JPH09128433A - Method for deciding diffusion resistance calculating expression for impurity diffusion layer in lsi circuit design - Google Patents
Method for deciding diffusion resistance calculating expression for impurity diffusion layer in lsi circuit designInfo
- Publication number
- JPH09128433A JPH09128433A JP7302127A JP30212795A JPH09128433A JP H09128433 A JPH09128433 A JP H09128433A JP 7302127 A JP7302127 A JP 7302127A JP 30212795 A JP30212795 A JP 30212795A JP H09128433 A JPH09128433 A JP H09128433A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion resistance
- diffusion layer
- calculation formula
- impurity diffusion
- calculating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＬＳＩ回路設計に
おける不純物拡散層の拡散抵抗算出式の決定方法、特
に、ＬＳＩ回路設計において、不純物拡散層の拡散抵抗
を算出するための最適な式を決定する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for determining a diffusion resistance calculation formula for an impurity diffusion layer in an LSI circuit design, and more particularly, an optimum formula for calculating a diffusion resistance for an impurity diffusion layer in an LSI circuit design. On how to do.
【０００２】[0002]
【従来の技術】ＬＳＩの集積度は飛躍的に向上してきて
おり、現在では、ＬＳＩの回路設計は、コンピュータを
利用してレイアウト設計、ネットリスト作成、動作シミ
ュレーションなどを行うのが一般的である。すなわち、
ライブラリとして用意された個々のレイアウト部品を組
合わせることによりレイアウト設計を行い、一般にＬＰ
Ｅ（Layout Parameter Extraction ）ツールと呼ばれて
いるパラメータ抽出装置を用いて、設計されたレイアウ
トから種々のパラメータを抽出し、作成したネットリス
トにこのパラメータを適用し、回路シミュレータを用い
てシミュレーションを行い、このシミュレーション結果
に基づいて、もとのレイアウトに必要な修正を施す、と
いう手順が繰り返し行われることになる。ＬＰＥツール
では、レイアウトを構成する個々の図形から種々の手法
によって種々のパラメータが抽出される。たとえば、不
純物拡散層を構成する図形からは、拡散抵抗値が抽出さ
れ、この抽出した拡散抵抗値を用いて後のシミュレーシ
ョンが行われることになる。したがって、精度の高いシ
ミュレーション結果を得るためには、ＬＰＥツールにお
いて正確なパラメータ抽出が行われなければならない。2. Description of the Related Art The degree of integration of LSIs has been dramatically improved, and at present, in the circuit design of LSIs, it is general to perform layout design, netlist creation, operation simulation, etc. using a computer. . That is,
Layout design is performed by combining individual layout components prepared as a library
Using a parameter extraction device called E (Layout Parameter Extraction) tool, various parameters are extracted from the designed layout, these parameters are applied to the created netlist, and simulation is performed using a circuit simulator. The procedure of making necessary corrections to the original layout based on this simulation result is repeated. With the LPE tool, various parameters are extracted from individual figures forming the layout by various methods. For example, the diffusion resistance value is extracted from the figure forming the impurity diffusion layer, and the subsequent simulation is performed using the extracted diffusion resistance value. Therefore, accurate parameter extraction must be performed in the LPE tool in order to obtain a highly accurate simulation result.
【０００３】[0003]
【発明が解決しようとする課題】レイアウト内の不純物
拡散層を構成する図形から、拡散抵抗値をパラメータと
して抽出する場合、従来のＬＰＥツールでは、予め定め
られた単一の算出式を用いて拡散抵抗値の算出を行って
いた。ところが、この単一の算出式では、必ずしも正確
な拡散抵抗値を得ることはできない。不純物拡散層を構
成する図形の形状は種々雑多であり、また、この不純物
拡散層に配線層を接続するためのコンタクトの数や位置
もいろいろあるため、常に同一の算出式を適用して算出
した場合には、精度の高い抵抗値を得ることはできない
のである。今後、ＬＳＩの集積化は益々進むものと期待
されており、素子の微細化が進めば進むほど、拡散抵抗
値などのパラメータの精度を高め、高精度なシミュレー
ションを行う必要が生じてくる。When the diffusion resistance value is extracted as a parameter from the figure forming the impurity diffusion layer in the layout, the conventional LPE tool uses a predetermined single calculation formula for diffusion. The resistance value was calculated. However, it is not always possible to obtain an accurate diffusion resistance value with this single calculation formula. The shapes of the figures forming the impurity diffusion layer are various, and the number and positions of contacts for connecting the wiring layer to the impurity diffusion layer are different, so the same calculation formula is always applied to calculate. In that case, it is not possible to obtain a highly accurate resistance value. It is expected that the LSI will be further integrated in the future, and as the elements are further miniaturized, it becomes necessary to increase the accuracy of parameters such as the diffusion resistance value and perform highly accurate simulation.
【０００４】しかしながら、不純物拡散層の拡散抵抗値
を算出する手法としては、いくつもの理論的な手法が知
られており、同一の不純物拡散層であっても、適用可能
な算出式は複数存在する。そして、この複数の算出式の
中から、最適な算出式を決定するためには、厳密な理論
的解析が必要になる。このため、実用上は、最適な算出
式を決定することは非常に困難であり、上述したよう
に、単一の算出式をあらゆる場合に近似的に適用してい
るのが実情である。However, a number of theoretical methods are known as methods for calculating the diffusion resistance value of an impurity diffusion layer, and there are a plurality of applicable calculation formulas even for the same impurity diffusion layer. . Then, a rigorous theoretical analysis is required to determine the optimum calculation formula from the plurality of calculation formulas. Therefore, in practice, it is very difficult to determine the optimum calculation formula, and as described above, the single calculation formula is approximately applied to all cases.
【０００５】そこで本発明は、ＬＳＩ回路設計におい
て、不純物拡散層の拡散抵抗を算出する最適な算出式を
効率よく決定することができる方法を提供することを目
的とする。Therefore, an object of the present invention is to provide a method capable of efficiently determining an optimum calculation formula for calculating the diffusion resistance of an impurity diffusion layer in LSI circuit design.
【０００６】[0006]
(1) 本発明の第１の態様は、ＬＳＩ回路設計時に、不
純物拡散層の拡散抵抗を算出する最適な式を決定する方
法において、所定の図形形状をもった不純物拡散層の拡
散抵抗を算出するための複数の算出式を用意する段階
と、所定のＬＳＩレイアウトパターンから不純物拡散層
を構成する図形を抽出する段階と、抽出した図形に、用
意した複数の算出式をそれぞれ適用し、拡散抵抗値を算
出する演算を行う段階と、ＬＳＩレイアウトパターンに
対応したネットリストを作成し、前段階で算出した複数
の拡散抵抗値をそれぞれこのネットリストに適用し、回
路シミュレータを用いたシミュレーションを行い、遅延
時間を示す特性値を複数の拡散抵抗値を適用したそれぞ
れの場合について求める段階と、ＬＳＩレイアウトパタ
ーンに基づいて実際にデバイスを制作し、このデバイス
についての特性値を実測する段階と、シミュレーション
によって求められた複数の特性値の中から、前段階によ
って実測された特性値に最も近い特性値を選択し、この
選択された特性値に対応した拡散抵抗値の算出に用いら
れた算出式を、不純物拡散層の拡散抵抗を算出する最適
な式として決定する段階と、を行うようにしたものであ
る。(1) A first aspect of the present invention is a method of determining an optimum formula for calculating a diffusion resistance of an impurity diffusion layer at the time of designing an LSI circuit, in which a diffusion resistance of an impurity diffusion layer having a predetermined graphic shape is calculated. To prepare a plurality of calculation formulas for calculating the impurity diffusion layer from a predetermined LSI layout pattern, and to apply the plurality of prepared calculation formulas to the extracted graphic, respectively. A step of performing a calculation for calculating a value and a netlist corresponding to the LSI layout pattern are created, and the plurality of diffusion resistance values calculated in the previous step are applied to this netlist, and a simulation using a circuit simulator is performed. The step of obtaining the characteristic value indicating the delay time for each case where a plurality of diffusion resistance values are applied, and the actual data design based on the LSI layout pattern are used. Select the characteristic value that is closest to the characteristic value measured in the previous step from the steps of creating the device and actually measuring the characteristic value of this device, and from the multiple characteristic values obtained by simulation. And a step of determining the calculation formula used for calculating the diffusion resistance value corresponding to the characteristic value as an optimum formula for calculating the diffusion resistance of the impurity diffusion layer.
【０００７】(2) 本発明の第２の態様は、上述の第１
の態様に係る決定方法において、不純物拡散層を構成す
る図形を複数の矩形領域で近似し、各矩形領域の縦横寸
法に基づいて拡散抵抗を算出する算出式を用意するよう
にしたものである。(2) The second aspect of the present invention is the above-mentioned first aspect.
In the determination method according to the above aspect, a graphic forming the impurity diffusion layer is approximated by a plurality of rectangular regions, and a calculation formula for calculating diffusion resistance based on the vertical and horizontal dimensions of each rectangular region is prepared.
【０００８】(3) 本発明の第３の態様は、上述の第１
の態様に係る決定方法において、不純物拡散層を構成す
る図形を複数の閉領域に分割し、各閉領域の面積および
周囲長に基づいて拡散抵抗を算出する算出式を用意する
ようにしたものである。(3) A third aspect of the present invention relates to the above-mentioned first aspect.
In the determination method according to the aspect (1), the figure forming the impurity diffusion layer is divided into a plurality of closed regions, and a calculation formula for calculating the diffusion resistance based on the area and the perimeter of each closed region is prepared. is there.
【０００９】[0009]
【発明の実施の形態】以下、本発明を図示する実施の形
態に基づいて説明する。はじめに、従来の一般的なＬＳ
Ｉ回路設計作業の手順を、図１のブロック図に基づいて
説明する。まず、コンピュータを用いたＬＳＩ回路設計
システムを利用してレイアウトＬを作成する。このレイ
アウトＬは、デジタルデータとして用意されることにな
る。続いて、パラメータ抽出装置１０により、レイアウ
トＬを構成する個々の図形に基づいてパラメータ抽出を
行う。パラメータ抽出装置１０は、一般にＬＰＥ（Layo
ut Parameter Extraction ）ツールとして知られている
装置であり、機能的には、図形抽出部１１とパラメータ
抽出部１２とを有する装置である。図形抽出部１１は、
レイアウトＬに含まれる個々の図形をそれぞれ認識し、
独立した図形として抽出する機能を果たし、パラメータ
抽出部１２は、抽出された個々の図形から種々のパラメ
ータを抽出する機能を果たす。ここで抽出されるパラメ
ータは、個々の図形によって構成される閉領域の電気的
な特性を示すものであり、たとえば、不純物拡散層を構
成する図形からは、拡散抵抗値がパラメータとして抽出
される。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described based on illustrated embodiments. First, conventional general LS
The procedure of I circuit design work will be described with reference to the block diagram of FIG. First, the layout L is created using the LSI circuit design system using a computer. This layout L will be prepared as digital data. Then, the parameter extraction device 10 extracts parameters based on the individual figures forming the layout L. The parameter extraction device 10 is generally an LPE (Layo
ut Parameter Extraction) device, which is functionally a device having a figure extracting unit 11 and a parameter extracting unit 12. The figure extraction unit 11
Recognize each figure included in layout L,
The parameter extracting unit 12 has a function of extracting as an independent figure, and has a function of extracting various parameters from the extracted individual figures. The parameters extracted here indicate the electrical characteristics of the closed region formed by individual figures. For example, the diffusion resistance value is extracted as a parameter from the figures forming the impurity diffusion layer.
【００１０】こうして、個々の図形についての電気的な
パラメータが抽出されたら、ネットリストＮが作成され
る。このネットリストＮは、レイアウトＬ内に含まれる
個々の回路要素の接続関係を示すものであり、ネットリ
ストＮの各部には、抽出されたパラメータが当てはめら
れる。すなわち、ネットリストＮは、単に個々の回路要
素の接続関係を示すだけではなく、各回路要素の電気的
なパラメータをも示すものである。続いて、このネット
リストＮに基づいて、回路シミュレータ２０によるシミ
ュレーションが行われる。上述したように、ネットリス
トＮは、電気的なパラメータが与えられた回路要素とそ
の接続関係を示す具体的な回路に相当するものであるか
ら、この回路の入力端子に所定の入力信号を与えたとき
に、出力端子にはどのような出力信号が得られるかを、
回路シミュレータ２０によってシミュレーションするこ
とが可能である。回路シミュレータ２０としては、一般
に「ＳＰＩＣＥ」などの装置が用いられている。In this way, when the electrical parameters for each figure are extracted, the netlist N is created. The netlist N shows the connection relationship of the individual circuit elements included in the layout L, and the extracted parameters are applied to each part of the netlist N. That is, the netlist N not only indicates the connection relationship of individual circuit elements, but also indicates the electrical parameter of each circuit element. Then, the circuit simulator 20 performs a simulation based on the netlist N. As described above, the netlist N corresponds to a specific circuit showing the circuit elements to which electrical parameters have been given and the connection relationship between them, so that a predetermined input signal is given to the input terminal of this circuit. The output signal obtained at the output terminal,
Simulation can be performed by the circuit simulator 20. As the circuit simulator 20, a device such as "SPICE" is generally used.
【００１１】通常は、この回路シミュレータ２０による
シミュレーションの結果を参考にして、レイアウトＬに
対する修正作業が行われ、この修正後のレイアウトＬに
対して同様の手順でシミュレーションを再度実行すると
いう処理が繰り返される。Normally, the process of modifying the layout L is performed with reference to the result of the simulation by the circuit simulator 20, and the process of re-executing the simulation on the modified layout L in the same procedure is repeated. Be done.
【００１２】このように、回路シミュレータ２０におけ
るシミュレーションは、パラメータ抽出装置１０によっ
て抽出されたパラメータに基づいて行われるため、パラ
メータ抽出部１２において精度の高いパラメータ抽出作
業が行われていないと、精度の高いシミュレーション結
果を得ることもできない。ところが、従来のパラメータ
抽出装置１０では、不純物拡散層についての拡散抵抗の
値をパラメータとして抽出する場合、単一の算出式を用
いているために、必ずしも精度の高いパラメータ抽出が
行われていないのが現状である。As described above, since the simulation in the circuit simulator 20 is carried out based on the parameters extracted by the parameter extracting device 10, the accuracy of the parameters can be improved if the parameter extracting unit 12 does not perform the highly accurate parameter extracting operation. It is also impossible to obtain high simulation results. However, in the conventional parameter extraction device 10, when the value of the diffusion resistance of the impurity diffusion layer is extracted as the parameter, a single calculation formula is used, and therefore the parameter extraction with high accuracy is not always performed. Is the current situation.
【００１３】図２は、一般的なＭＯＳＦＥＴを構成する
各層を示す平面図である。このＭＯＳＦＥＴは、ゲート
領域Ｇ、ソース領域Ｓ、ドレイン領域Ｄを有する。ゲー
ト領域Ｇは、金属などの導電性層であるが、ソース領域
Ｓおよびドレイン領域Ｄは半導体基板上に形成された不
純物拡散層である。なお、ゲート領域Ｇとソース領域Ｓ
およびドレイン領域Ｄとの間には絶縁層が形成されてい
るが、この平面図には現れていない。また、ソース領域
Ｓおよびドレイン領域Ｄには、それぞれコンタクトＣが
形成されており、このコンタクトＣには、図示されてい
ない配線層が接続されることになる。このようなＭＯＳ
ＦＥＴを構成する不純物拡散層（ソース領域Ｓおよびド
レイン領域Ｄ）について抽出すべきパラメータは、拡散
抵抗の値である。より具体的には、ゲート領域Ｇの境界
部分からコンタクトＣに至る経路についての電気抵抗値
である。回路シミュレータ２０によって、このＭＯＳＦ
ＥＴについてのシミュレーションを行う上では、このよ
うな電気抵抗値が必要になる。FIG. 2 is a plan view showing each layer constituting a general MOSFET. This MOSFET has a gate region G, a source region S, and a drain region D. The gate region G is a conductive layer of metal or the like, while the source region S and the drain region D are impurity diffusion layers formed on the semiconductor substrate. The gate region G and the source region S
An insulating layer is formed between the drain region D and the drain region D, but it does not appear in this plan view. Further, a contact C is formed in each of the source region S and the drain region D, and a wiring layer (not shown) is connected to the contact C. Such MOS
The parameter to be extracted for the impurity diffusion layer (source region S and drain region D) forming the FET is the value of diffusion resistance. More specifically, it is the electric resistance value of the path from the boundary portion of the gate region G to the contact C. By the circuit simulator 20, this MOSF
Such an electric resistance value is necessary for performing a simulation of ET.
【００１４】従来のパラメータ抽出装置１０では、この
ような拡散抵抗を算出するために、単一の算出式が用い
られてきた。具体的には、ドレイン領域Ｄについての拡
散抵抗Ｒは、 Ｒ＝ＲSH×（Ｌ／Ｗ） なる算出式により求められていた。ここで、ＲSHは、こ
のドレイン領域Ｄのシート抵抗値（層の厚みや不純物濃
度によって定まる）であり、Ｌはゲート領域Ｇの境界部
分からコンタクトＣに至る経路の距離、Ｗはこの経路の
幅である。従来のパラメータ抽出部１２は、不純物拡散
層を構成する図形については、無条件で上述の算出式を
適用し、算出した拡散抵抗Ｒをパラメータとして抽出す
る処理を行っている。しかしながら、ＬＳＩの集積度を
更に高めるためには、個々の素子を微細化することが必
須であり、不純物拡散層はより複雑な図形にならざるを
得ない。図２に示すような単純な図形からなる不純物拡
散層については、上述の算出式を適用すればほぼ正確な
拡散抵抗Ｒを算出することができるが、より複雑な図形
からなる不純物拡散層については、上述の算出式では必
ずしも正確な拡散抵抗Ｒを得ることはできない。In the conventional parameter extraction device 10, a single calculation formula has been used to calculate such diffusion resistance. Specifically, the diffusion resistance R for the drain region D has been obtained by the calculation formula R = RSH × (L / W). Here, RSH is the sheet resistance value of this drain region D (determined by the layer thickness and impurity concentration), L is the distance of the route from the boundary of the gate region G to the contact C, and W is the width of this route. Is. The conventional parameter extracting unit 12 unconditionally applies the above-described calculation formula to the figure forming the impurity diffusion layer, and extracts the calculated diffusion resistance R as a parameter. However, in order to further increase the degree of integration of the LSI, it is necessary to miniaturize each element, and the impurity diffusion layer has to have a more complicated figure. For the impurity diffusion layer having a simple pattern as shown in FIG. 2, the diffusion resistance R can be calculated almost accurately by applying the above calculation formula. However, for the impurity diffusion layer having a more complicated pattern, However, it is not always possible to obtain an accurate diffusion resistance R with the above calculation formula.
【００１５】常に正確な拡散抵抗Ｒを算出するために
は、個々の図形ごとに最適な算出式を適用するようにす
ればよいが、最適な算出式を決定するには、厳密な理論
的解析が必要になるため、これまでは、最適な算出式を
決定することは実用上非常に困難であった。本発明は、
個々の図形ごとに最適な算出式を効率よく決定すること
ができる方法を提供するものである。In order to always calculate the accurate diffusion resistance R, the optimum calculation formula may be applied to each figure. However, in order to determine the optimum calculation formula, a strict theoretical analysis is performed. Therefore, it has been very difficult in practice to determine an optimum calculation formula. The present invention
It is intended to provide a method capable of efficiently determining an optimum calculation formula for each figure.
【００１６】図３は、本発明に係る算出式決定方法の作
業手順を示すブロック図である。まず、コンピュータを
用いたＬＳＩ回路設計システムを利用してレイアウトＬ
をデジタルデータとして用意する。続いて、パラメータ
抽出装置１５により、レイアウトＬを構成する個々の図
形に基づいてパラメータ抽出を行う。このパラメータ抽
出装置１５は、図１に示すパラメータ抽出装置１０と同
様の装置であるが、新たに算出式選択部１３が付加され
ている点が異なる。図形抽出部１１で抽出された図形
は、パラメータ抽出部１２へ与えられるとともに、算出
式選択部１３にも与えられる。FIG. 3 is a block diagram showing a work procedure of the calculation formula determining method according to the present invention. First, a layout L is created by using an LSI circuit design system using a computer.
Is prepared as digital data. Subsequently, the parameter extraction device 15 extracts parameters based on the individual figures forming the layout L. This parameter extraction device 15 is the same device as the parameter extraction device 10 shown in FIG. 1, except that a calculation formula selection unit 13 is newly added. The graphic extracted by the graphic extraction unit 11 is given to the parameter extraction unit 12 and also to the calculation formula selection unit 13.
【００１７】算出式選択部１３は、図形抽出部１１から
与えられた図形が不純物拡散層であった場合にのみ動作
する。すなわち、図形抽出部１１から与えられた図形が
不純物拡散層であった場合には、算出式格納テーブルＴ
内に格納されている複数の拡散抵抗算出式を１つずつ順
番に選択し、これをパラメータ抽出部１２に与える作業
をする。パラメータ抽出部１２は、算出式選択部１３か
ら特定の算出式が与えられた場合には、この与えられた
特定の算出式を用いて、図形抽出部１１から与えられた
図形に対するパラメータ抽出作業を行うが、算出式選択
部１３から何ら算出式が与えられなかった場合には、予
め定められた算出式を用いて、図形抽出部１１から与え
られた図形に対するパラメータ抽出処理を行う。別言す
れば、図形抽出部１１から与えられた図形が、不純物拡
散層以外の図形であった場合には、従来どおり、予め定
められた算出式を用いたパラメータ抽出処理が行われる
のに対し、図形抽出部１１から与えられた図形が、不純
物拡散層の図形であった場合には、算出式選択部１３か
ら与えられた特定の算出式を用いたパラメータ抽出処理
を行うことになる。なお、算出式選択部１３は、算出式
格納テーブルＴ内に格納されている複数の算出式を順番
に選択してパラメータ抽出部１２に与える作業を行うの
で、パラメータ抽出部１２は、この複数の算出式をそれ
ぞれ適用したパラメータ抽出処理を行うことになり、適
用した算出式ごとにそれぞれ異なるパラメータ（すなわ
ち、拡散抵抗値）が得られることになる。The calculation formula selection unit 13 operates only when the graphic given from the graphic extraction unit 11 is an impurity diffusion layer. That is, when the figure given from the figure extracting unit 11 is the impurity diffusion layer, the calculation formula storage table T
A plurality of diffusion resistance calculation formulas stored in the formula are sequentially selected one by one, and the formulas are given to the parameter extraction unit 12. When a specific calculation formula is given from the calculation formula selection unit 13, the parameter extraction unit 12 uses the given specific calculation formula to perform the parameter extraction work for the graphic given from the graphic extraction unit 11. However, if no calculation formula is given from the calculation formula selection unit 13, the parameter extraction process for the graphic given from the graphic extraction unit 11 is performed using a predetermined calculation formula. In other words, when the figure given from the figure extracting unit 11 is a figure other than the impurity diffusion layer, the parameter extraction process using the predetermined calculation formula is performed as usual. If the figure given by the figure extraction unit 11 is the figure of the impurity diffusion layer, the parameter extraction process using the specific calculation formula given by the calculation formula selection unit 13 is performed. Note that the calculation formula selection unit 13 performs a work of sequentially selecting a plurality of calculation formulas stored in the calculation formula storage table T and giving the selected calculation formulas to the parameter extraction unit 12. The parameter extraction process is performed by applying each calculation formula, and different parameters (that is, diffusion resistance values) are obtained for each applied calculation formula.
【００１８】このパラメータ抽出装置１５が抽出したパ
ラメータを用いてネットリストＮが作成されるが、この
ネットリストＮ中の拡散抵抗値は、適用した算出式に対
応して複数種類の値をとることになる。更に、このネッ
トリストＮに対して、回路シミュレータ２０によってシ
ミュレーションが行われることになるが、やはり複数の
拡散抵抗値ごとにそれぞれ複数のシミュレーション結果
が得られることになる。そこで、このシミュレーション
の結果のうち、遅延時間を示す特性値Ｖをデータとして
取り出す。もちろん、この特性値Ｖも、適用した算出式
に対応して複数の値が得られることになる。A netlist N is created using the parameters extracted by the parameter extracting device 15. The diffusion resistance value in the netlist N must take a plurality of types of values corresponding to the applied calculation formula. become. Further, although the circuit simulator 20 performs a simulation on the netlist N, a plurality of simulation results are obtained for each of a plurality of diffusion resistance values. Therefore, of the results of this simulation, the characteristic value V indicating the delay time is extracted as data. Of course, this characteristic value V also has a plurality of values corresponding to the applied calculation formula.
【００１９】一方、もとのレイアウトＬに対応するレイ
アウトパターンに基づいて、実際にデバイスを制作す
る。このデバイスは、試作品としてのものであってもよ
いし、実際の製品としてのものであってもよい。そし
て、この実際のデバイスを用いて遅延時間を測定し、デ
バイス実測値Ｍを得る。最後に、比較装置３０を用い
て、シミュレーションで得られた複数の特性値Ｖとデバ
イス実測値Ｍとを比較し、デバイス実測値Ｍに最も近い
特性値Ｖを選択する。そして、この選択された特性値に
対応した拡散抵抗値の算出に用いられた算出式を、この
不純物拡散層の拡散抵抗を算出する最適な式として決定
するのである。On the other hand, a device is actually produced based on the layout pattern corresponding to the original layout L. This device may be a prototype or an actual product. Then, the delay time is measured using this actual device, and the device actual measurement value M is obtained. Finally, the comparison device 30 is used to compare a plurality of characteristic values V obtained by the simulation with the device actual measurement value M, and the characteristic value V closest to the device actual measurement value M is selected. Then, the calculation formula used for calculating the diffusion resistance value corresponding to the selected characteristic value is determined as the optimum formula for calculating the diffusion resistance of the impurity diffusion layer.
【００２０】[0020]
【実施例】以下、本発明をより具体的な実施例に基づい
て説明する。たとえば、図４に示すようなドレイン領域
Ｄについての拡散抵抗を算出する場合を考える。このド
レイン領域ＤはＭＯＳＦＥＴの一部分であり、シミュレ
ーションを行う上で必要なパラメータとなる拡散抵抗値
は、ゲート領域Ｇの境界部分からコンタクトＣに至る経
路についての電気抵抗値である。ただ、図２に示すドレ
イン領域Ｄとは異なり、図４に示すドレイン領域Ｄは、
部分Ｄ１，Ｄ２，Ｄ３から構成されており、単純な矩形
領域にはなっていない。したがって、前述した Ｒ＝ＲSH×（Ｌ／Ｗ） なる画一的な算出式を適用すると、正確な拡散抵抗値を
求めることはできない。このような複雑な形状をもった
ドレイン領域Ｄについての拡散抵抗値を算出する算出式
としては、いくつかの式が考えられる。ここでは、具体
的な算出式を５つ掲げておく。EXAMPLES The present invention will be described below based on more specific examples. For example, consider the case where the diffusion resistance for the drain region D as shown in FIG. 4 is calculated. The drain region D is a part of the MOSFET, and the diffusion resistance value which is a parameter necessary for performing the simulation is the electric resistance value of the path from the boundary portion of the gate region G to the contact C. However, unlike the drain region D shown in FIG. 2, the drain region D shown in FIG.
It is composed of portions D1, D2 and D3 and is not a simple rectangular area. Therefore, if the uniform formula of R = RSH × (L / W) described above is applied, an accurate diffusion resistance value cannot be obtained. As a calculation formula for calculating the diffusion resistance value for the drain region D having such a complicated shape, several formulas can be considered. Here, five specific calculation formulas are listed.
【００２１】＜算出式１＞まず、図５に示すように、ド
レイン領域Ｄを複数の矩形領域Ｆ１，Ｆ２，Ｆ３の集合
体で近似する。この例では、矩形領域Ｆ１の右端は部分
Ｄ２の中心位置、矩形領域Ｆ２の上端は部分Ｄ１の中心
位置、矩形領域Ｆ２の下端は部分Ｄ３の中心位置、矩形
領域Ｆ３の左端は部分Ｄ２の中心位置、矩形領域Ｆ３の
右端はコンタクトＣの中心位置、となっている。そし
て、これら矩形領域Ｆ１，Ｆ２，Ｆ３の縦横の寸法を、
それぞれ図示のように、Ｗ１，Ｌ１，Ｗ２，Ｌ２，Ｗ
３，Ｌ３とする。そして、<Calculation Formula 1> First, as shown in FIG. 5, the drain region D is approximated by an aggregate of a plurality of rectangular regions F1, F2, F3. In this example, the right end of the rectangular area F1 is the center position of the portion D2, the upper end of the rectangular area F2 is the center position of the portion D1, the lower end of the rectangular area F2 is the center position of the portion D3, and the left end of the rectangular area F3 is the center of the portion D2. The position, the right end of the rectangular area F3, is the center position of the contact C. Then, the vertical and horizontal dimensions of these rectangular regions F1, F2, F3 are
As shown, W1, L1, W2, L2, W
3, L3. And
【００２２】[0022]
【数１】 なる式により拡散抵抗値Ｒ１を求める。ここで、ＲSHは
ドレイン領域Ｄのシート抵抗である。(Equation 1) The diffusion resistance value R1 is calculated by the following equation. Here, RSH is the sheet resistance of the drain region D.
【００２３】＜算出式２＞やはり図５に示すような矩形
領域による近似を行い、各矩形領域の縦横寸法Ｗ１，Ｌ
１，Ｗ２，Ｌ２，Ｗ３，Ｌ３に基づいて、<Calculation Formula 2> Also, approximation is performed using rectangular areas as shown in FIG. 5, and vertical and horizontal dimensions W1 and L of each rectangular area are calculated.
Based on 1, W2, L2, W3, L3,
【００２４】[0024]
【数２】 なる式により拡散抵抗値Ｒ２を求める。(Equation 2) The diffusion resistance value R2 is calculated by the following equation.
【００２５】＜算出式３＞図６に示すように、ドレイン
領域Ｄを複数の閉領域Ｆ１，Ｆ２，Ｆ３に分割する（閉
領域Ｆ３の右端はコンタクトＣの中心位置）。そして、
各閉領域の面積Ｓ１，Ｓ２，Ｓ３および周囲長Ｐ１，Ｐ
２，Ｐ３に基づいて、<Calculation Formula 3> As shown in FIG. 6, the drain region D is divided into a plurality of closed regions F1, F2 and F3 (the right end of the closed region F3 is the center position of the contact C). And
Areas S1, S2, S3 and perimeters P1, P of each closed region
2, based on P3,
【００２６】[0026]
【数３】 なる式により拡散抵抗値Ｒ３を求める。(Equation 3) The diffusion resistance value R3 is calculated by the following equation.
【００２７】＜算出式４＞やはり、図６に示すように、
ドレイン領域Ｄを複数の閉領域Ｆ１，Ｆ２，Ｆ３に分割
し、各閉領域の面積Ｓ１，Ｓ２，Ｓ３および周囲長Ｐ
１，Ｐ２，Ｐ３に基づいて、<Calculation formula 4> Again, as shown in FIG.
The drain region D is divided into a plurality of closed regions F1, F2, F3, and the areas S1, S2, S3 and the perimeter P of each closed region are divided.
Based on 1, P2, P3,
【００２８】[0028]
【数４】 なる式により拡散抵抗値Ｒ４を求める。(Equation 4) The diffusion resistance value R4 is calculated by the following equation.
【００２９】＜算出式５＞やはり、図６に示すように、
ドレイン領域Ｄを複数の閉領域Ｆ１，Ｆ２，Ｆ３に分割
し、各閉領域の面積Ｓ１，Ｓ２，Ｓ３および周囲長Ｐ
１，Ｐ２，Ｐ３に基づいて、<Calculation formula 5> Again, as shown in FIG.
The drain region D is divided into a plurality of closed regions F1, F2, F3, and the areas S1, S2, S3 and the perimeter P of each closed region are divided.
Based on 1, P2, P3,
【００３０】[0030]
【数５】 なる式により拡散抵抗値Ｒ５を求める。(Equation 5) The diffusion resistance value R5 is calculated by the following equation.
【００３１】このような５種類の算出式の中から、図４
に示すドレイン領域Ｄに最適な算出式を１つだけ決定す
るには、次のようにすればよい。まず、図３に示す算出
式格納テーブルＴ内に、この５種類の算出式を格納して
おく。そして、図４に示すドレイン領域Ｄを含んだレイ
アウトＬを用意し、パラメータ抽出装置１５によってパ
ラメータ抽出処理を行う。すなわち、図形抽出部１１に
よって、ゲート領域Ｇやドレイン領域Ｄといった図形が
抽出され、それぞれがパラメータ抽出部１２に与えられ
てパラメータ抽出が行われる。このとき、ゲート領域Ｇ
については、パラメータ抽出部１２内の画一的な算出式
を適用してパラメータ（抵抗値や容量値）の抽出が行わ
れるが、不純物拡散層であるドレイン領域Ｄについて
は、算出式選択部１３によって、算出式格納テーブルＴ
内の５種類の算出式が１つずつ順に選択され、パラメー
タ抽出部１２は、この５種類の算出式をそれぞれ適用し
て、ドレイン領域Ｄの拡散抵抗値をパラメータとして求
めることになる。From among these five types of calculation formulas, FIG.
In order to determine only one optimum calculation formula for the drain region D shown in FIG. First, these five types of calculation formulas are stored in the calculation formula storage table T shown in FIG. Then, the layout L including the drain region D shown in FIG. 4 is prepared, and the parameter extracting device 15 performs the parameter extracting process. That is, the figure extracting unit 11 extracts figures such as the gate region G and the drain region D, and supplies them to the parameter extracting unit 12 to perform parameter extraction. At this time, the gate region G
For, the parameters (resistance value and capacitance value) are extracted by applying the uniform calculation formula in the parameter extraction unit 12. However, for the drain region D which is the impurity diffusion layer, the calculation formula selection unit 13 is used. According to the calculation formula storage table T
One of the five calculation formulas is selected one by one in order, and the parameter extraction unit 12 applies each of these five calculation formulas to obtain the diffusion resistance value of the drain region D as a parameter.
【００３２】こうして、パラメータ抽出装置１５によっ
て抽出されたパラメータを用いて、ネットリストＮが作
成されるが、このネットリストＮにおけるドレイン領域
Ｄの拡散抵抗値には、５種類の値が用意されることにな
る。そして、回路シミュレータ２０は、この５種類の値
を用いたシミュレーションをそれぞれ別個に実施し、５
種類の特性値Ｖが得られることになる。一方、レイアウ
トＬに基づいて、実際のデバイスを制作し、このデバイ
スを用いた実測値Ｍが測定され、比較装置３０におい
て、５種類の特性値Ｖの中から、実測値Ｍに最も近い特
性値Ｖが選択される。ここで、たとえば、５種類の特性
値Ｖのうち、上述した＜算出式２＞に対応する拡散抵抗
値を用いたシミュレーションによって得られた特性値Ｖ
が選択されたとすれば、図４に示すような形状のドレイ
ン領域Ｄについては、＜算出式２＞が最適の式であると
決定できる。In this way, the netlist N is created using the parameters extracted by the parameter extracting device 15. The diffusion resistance value of the drain region D in the netlist N is prepared in five kinds of values. It will be. Then, the circuit simulator 20 separately executes simulations using these five types of values,
The characteristic value V of the type is obtained. On the other hand, an actual device is manufactured based on the layout L, and the actual measurement value M using this device is measured, and the characteristic value closest to the actual measurement value M is selected from the five types of characteristic values V in the comparison device 30. V is selected. Here, for example, among the five types of characteristic values V, the characteristic value V obtained by the simulation using the diffusion resistance value corresponding to the above-described <calculation formula 2>
If is selected, <Calculation formula 2> can be determined to be the optimum formula for the drain region D having the shape shown in FIG.
【００３３】なお、実際のレイアウトＬ内には、多数の
回路が相互接続されているので、これらを部分的なサブ
サーキットに分け、回路シミュレータ２０におけるシミ
ュレーションは、このサブサーキットごとに行うように
するのが好ましい。同様に、デバイス実測値Ｍも、個々
のサブサーキットごとに行えば、比較装置３０におい
て、対応するサブサーキットごとの比較を行うことがで
きる。Since a large number of circuits are interconnected in the actual layout L, these are divided into partial sub-circuits, and the simulation in the circuit simulator 20 is performed for each sub-circuit. Is preferred. Similarly, if the device actual measurement value M is also performed for each individual sub-circuit, the comparison device 30 can perform comparison for each corresponding sub-circuit.
【００３４】このように、特定の不純物拡散層について
最適な算出式を決定しておけば、以後、同じようなパタ
ーンをもった不純物拡散層については、同じ算出式を利
用することができる。たとえば、図４に示すようなクラ
ンク図形状のドレイン領域Ｄ、図７(a) に示すような矩
形状のドレイン領域Ｄ、図７(b) に示すようなＬ字状の
ドレイン領域Ｄ、といった代表的な図形パターンについ
て、それぞれ最適な算出式を決定しておけば、以後は、
個々のドレイン領域Ｄがどの図形パターンに属するかを
判断して、最適な算出式を演算に用いることができる。By thus determining the optimum calculation formula for the specific impurity diffusion layer, the same calculation formula can be used for the impurity diffusion layers having similar patterns. For example, a crank-shaped drain region D as shown in FIG. 4, a rectangular drain region D as shown in FIG. 7A, and an L-shaped drain region D as shown in FIG. 7B. For each typical figure pattern, if you have decided the optimum calculation formula, after that,
It is possible to determine which figure pattern each drain region D belongs to and use the optimum calculation formula for the calculation.
【００３５】なお、最適な算出式は、不純物拡散層の図
形形状だけに左右されるものではなく、コンタクトの数
や位置によっても左右されるものと考えられる。たとえ
ば、図８(a) 〜(d) に示すドレイン領域Ｄは、いずれも
矩形図形の領域であるが、同図(a) では１つのコンタク
トＣのみが設けられているのに対し、同図(b) ，(c)で
は２つのコンタクトＣ１，Ｃ２が、同図(d) では４つの
コンタクトＣ１〜Ｃ４が設けられている。また、同図
(b) ，(c) では２つのコンタクトＣ１，Ｃ２の配置が互
いに異なっている。このように、コンタクトの数や配置
が異なると、最適な算出式も異なる可能性があるので、
それぞれの場合について、最適な算出式を決定しておく
のが望ましい。The optimum calculation formula is considered to depend not only on the figure shape of the impurity diffusion layer but also on the number and position of contacts. For example, the drain regions D shown in FIGS. 8A to 8D are all rectangular regions, but only one contact C is provided in FIG. Two contacts C1 and C2 are provided in (b) and (c), and four contacts C1 to C4 are provided in FIG. Also, the same figure
In (b) and (c), the two contacts C1 and C2 are arranged differently from each other. In this way, the optimal calculation formula may differ if the number and arrangement of contacts differ,
It is desirable to determine the optimum calculation formula for each case.
【００３６】[0036]
【発明の効果】以上のとおり、本発明によれば、ＬＳＩ
回路設計において、不純物拡散層の拡散抵抗を算出する
最適な算出式を効率よく決定することができるようにな
る。As described above, according to the present invention, the LSI
In circuit design, it becomes possible to efficiently determine the optimum calculation formula for calculating the diffusion resistance of the impurity diffusion layer.
【図１】従来の一般的なＬＳＩ回路設計作業の手順を説
明するブロック図である。FIG. 1 is a block diagram illustrating a procedure of a conventional general LSI circuit design work.
【図２】一般的なＭＯＳＦＥＴを構成する各層を示す平
面図である。FIG. 2 is a plan view showing layers constituting a general MOSFET.
【図３】本発明に係る算出式決定方法の作業手順を示す
ブロック図である。FIG. 3 is a block diagram showing a work procedure of a calculation formula determining method according to the present invention.
【図４】本発明に係る方法によって最適な拡散抵抗算出
式を求める対象となるドレイン領域Ｄの平面図である。FIG. 4 is a plan view of a drain region D for which an optimum diffusion resistance calculation formula is obtained by the method according to the present invention.
【図５】図４に示すドレイン領域Ｄについて拡散抵抗を
算出する一手法を示す図である。5 is a diagram showing one method of calculating diffusion resistance for the drain region D shown in FIG.
【図６】図４に示すドレイン領域Ｄについて拡散抵抗を
算出する別な一手法を示す図である。6 is a diagram showing another method for calculating diffusion resistance for the drain region D shown in FIG.
【図７】ドレイン領域Ｄの種々の図形形状を示す平面図
である。FIG. 7 is a plan view showing various graphic shapes of a drain region D.
【図８】同一のドレイン領域Ｄに形成された種々のコン
タクトを示す平面図である。8 is a plan view showing various contacts formed in the same drain region D. FIG.
１０…パラメータ抽出装置 １１…図形抽出部 １２…パラメータ抽出部 １３…算出式選択部 １５…パラメータ抽出装置 ２０…回路シミュレータ ３０…比較装置 Ｃ…コンタクト Ｄ…ドレイン領域 Ｆ１〜Ｆ３…矩形領域，閉領域 Ｇ…ゲート領域 Ｌ…レイアウト，拡散層の長さ Ｍ…デバイス実測値 Ｎ…ネットリスト Ｓ…ソース領域 Ｔ…算出式格納テーブル Ｖ…特性値（遅延時間） Ｗ…拡散層の幅 DESCRIPTION OF SYMBOLS 10 ... Parameter extraction device 11 ... Graphic extraction part 12 ... Parameter extraction part 13 ... Calculation formula selection part 15 ... Parameter extraction device 20 ... Circuit simulator 30 ... Comparison device C ... Contact D ... Drain area F1-F3 ... Rectangular area, closed area G ... Gate area L ... Layout, diffusion layer length M ... Device actual measurement value N ... Netlist S ... Source area T ... Calculation formula storage table V ... Characteristic value (delay time) W ... Diffusion layer width
Claims (3)
の拡散抵抗を算出する最適な式を決定する方法であっ
て、 所定の図形形状をもった不純物拡散層の拡散抵抗を算出
するための複数の算出式を用意する段階と、 所定のＬＳＩレイアウトパターンから不純物拡散層を構
成する図形を抽出する段階と、 抽出した図形に、用意した複数の算出式をそれぞれ適用
し、拡散抵抗値を算出する演算を行う段階と、 前記ＬＳＩレイアウトパターンに対応したネットリスト
を作成し、前段階で算出した複数の拡散抵抗値をそれぞ
れこのネットリストに適用し、回路シミュレータを用い
たシミュレーションを行い、遅延時間を示す特性値を複
数の拡散抵抗値を適用したそれぞれの場合について求め
る段階と、 前記ＬＳＩレイアウトパターンに基づいて実際にデバイ
スを制作し、このデバイスについての特性値を実測する
段階と、 前記シミュレーションによって求められた複数の特性値
の中から、前段階によって実測された特性値に最も近い
特性値を選択し、この選択された特性値に対応した拡散
抵抗値の算出に用いられた算出式を、前記不純物拡散層
の拡散抵抗を算出する最適な式として決定する段階と、 を有することを特徴とするＬＳＩ回路設計における不純
物拡散層の拡散抵抗算出式の決定方法。1. A method for determining an optimum formula for calculating diffusion resistance of an impurity diffusion layer in LSI circuit design, comprising a plurality of methods for calculating diffusion resistance of an impurity diffusion layer having a predetermined figure shape. A step of preparing a calculation formula, a step of extracting a figure forming an impurity diffusion layer from a predetermined LSI layout pattern, and a calculation for calculating a diffusion resistance value by applying each of a plurality of prepared formulas to the extracted figure And a netlist corresponding to the LSI layout pattern is created, a plurality of diffusion resistance values calculated in the previous step are applied to each of the netlists, and a simulation using a circuit simulator is performed to show the delay time. A step of obtaining a characteristic value for each case where a plurality of diffusion resistance values are applied, and an actual step based on the LSI layout pattern The step of producing a device and measuring the characteristic value of this device, and selecting the characteristic value closest to the characteristic value measured in the previous step from among the plurality of characteristic values obtained by the simulation, and selecting this In the LSI circuit design, which comprises: determining the calculation formula used for calculating the diffusion resistance value corresponding to the specified characteristic value as an optimum formula for calculating the diffusion resistance of the impurity diffusion layer. A method for determining the formula for calculating the diffusion resistance of the impurity diffusion layer.
し、各矩形領域の縦横寸法に基づいて拡散抵抗を算出す
る算出式を用意することを特徴とするＬＳＩ回路設計に
おける不純物拡散層の拡散抵抗算出式の決定方法。2. The determination method according to claim 1, wherein a graphic forming the impurity diffusion layer is approximated by a plurality of rectangular areas, and a calculation formula for calculating diffusion resistance based on vertical and horizontal dimensions of each rectangular area is prepared. A method for determining a diffusion resistance calculation formula for an impurity diffusion layer in an LSI circuit design, comprising:
各閉領域の面積および周囲長に基づいて拡散抵抗を算出
する算出式を用意することを特徴とするＬＳＩ回路設計
における不純物拡散層の拡散抵抗算出式の決定方法。3. The determination method according to claim 1, wherein the figure forming the impurity diffusion layer is divided into a plurality of closed regions,
A method for determining a diffusion resistance calculation formula for an impurity diffusion layer in an LSI circuit design, which comprises preparing a calculation formula for calculating a diffusion resistance based on the area and perimeter of each closed region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7302127A JPH09128433A (en) | 1995-10-26 | 1995-10-26 | Method for deciding diffusion resistance calculating expression for impurity diffusion layer in lsi circuit design |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7302127A JPH09128433A (en) | 1995-10-26 | 1995-10-26 | Method for deciding diffusion resistance calculating expression for impurity diffusion layer in lsi circuit design |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09128433A true JPH09128433A (en) | 1997-05-16 |
Family
ID=17905254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7302127A Pending JPH09128433A (en) | 1995-10-26 | 1995-10-26 | Method for deciding diffusion resistance calculating expression for impurity diffusion layer in lsi circuit design |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09128433A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012059053A (en) * | 2010-09-09 | 2012-03-22 | Fujitsu Ltd | Resistance value calculating program, resistance value calculating method, and resistance value calculating device |
| US8176455B2 (en) | 2008-09-05 | 2012-05-08 | Renesas Electronics Corporation | Semiconductor device design support apparatus and substrate netlist generation method |
| US8201122B2 (en) | 2010-05-25 | 2012-06-12 | International Business Machines Corporation | Computing resistance sensitivities with respect to geometric parameters of conductors with arbitrary shapes |
-
1995
- 1995-10-26 JP JP7302127A patent/JPH09128433A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8176455B2 (en) | 2008-09-05 | 2012-05-08 | Renesas Electronics Corporation | Semiconductor device design support apparatus and substrate netlist generation method |
| US8201122B2 (en) | 2010-05-25 | 2012-06-12 | International Business Machines Corporation | Computing resistance sensitivities with respect to geometric parameters of conductors with arbitrary shapes |
| JP2012059053A (en) * | 2010-09-09 | 2012-03-22 | Fujitsu Ltd | Resistance value calculating program, resistance value calculating method, and resistance value calculating device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5491333B2 (en) | Modeling and simulating device mismatch for integrated circuit design | |
| US6066179A (en) | Property estimation of an integrated circuit | |
| US8214784B2 (en) | Accurate parasitic capacitance extraction for ultra large scale integrated circuits | |
| US6775818B2 (en) | Device parameter and gate performance simulation based on wafer image prediction | |
| US6243653B1 (en) | Methods and apparatus for extracting parasitic capacitance values from a physical design of an integrated circuit | |
| JPH08202763A (en) | Apparatus and method for analysis of power network of vlsi circuit | |
| US9928337B2 (en) | Integrated circuit and design method for same | |
| JPH07153845A (en) | Preparation of integrated circuit structure | |
| JPH10275176A (en) | Interconnection modeling system and method therefor | |
| US8204721B2 (en) | Apparatus and method for emulation of process variation induced in split process semiconductor wafers | |
| JP2008027940A (en) | Design method for semiconductor integrated circuit and circuit simulation method | |
| US20020077798A1 (en) | Circuit simulation method and system | |
| JP2006031510A (en) | Jitter analysis method, jitter analysis apparatus and jitter analysis program | |
| KR20170133750A (en) | Computer-implemented method for designing integrated circuit | |
| US8132140B2 (en) | Analyzing device for circuit device, circuit device analyzing method, analyzing program, and electronic medium | |
| US7975249B2 (en) | Operation timing verifying apparatus and program | |
| US6678869B2 (en) | Delay calculation method and design method of a semiconductor integrated circuit | |
| US6820048B1 (en) | 4 point derating scheme for propagation delay and setup/hold time computation | |
| US7036096B1 (en) | Estimating capacitances using information including feature sizes extracted from a netlist | |
| US6484297B1 (en) | 4K derating scheme for propagation delay and setup/hold time computation | |
| JP2002535752A (en) | Method and apparatus for verifying the layout of an integrated circuit by computer and use of the method for manufacturing an integrated circuit | |
| JPH09128433A (en) | Method for deciding diffusion resistance calculating expression for impurity diffusion layer in lsi circuit design | |
| JP2000260973A (en) | Simulator, simulation method, method for setting conditions for manufacturing process, and recording medium | |
| US6195787B1 (en) | Layout designing method for semiconductor integrated circuits | |
| US20230259680A1 (en) | Standard cell characterization for internal conductive line of cell |