JPH09121131A - ミキサコンソールのためのモノリシック集積可能なミキサネットワーク - Google Patents

ミキサコンソールのためのモノリシック集積可能なミキサネットワーク

Info

Publication number
JPH09121131A
JPH09121131A JP8140409A JP14040996A JPH09121131A JP H09121131 A JPH09121131 A JP H09121131A JP 8140409 A JP8140409 A JP 8140409A JP 14040996 A JP14040996 A JP 14040996A JP H09121131 A JPH09121131 A JP H09121131A
Authority
JP
Japan
Prior art keywords
gain
resistance
network
preamplifier
mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8140409A
Other languages
English (en)
Inventor
Ulrich Theus
ウルリヒ・テウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of JPH09121131A publication Critical patent/JPH09121131A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H60/00Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/02Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
    • H04H60/04Studio equipment; Interconnection of studios

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 本発明は、利得あるいは減衰の調節の全範囲
で高い信号対雑音比が維持されるモノリシック集積ミキ
サネットワークを提供することを目的とする。 【解決手段】 各音響チャンネルに対する可変利得前置
増幅器v1と、この前置増幅器v1の出力に結合されている
利得が調節可能な合計増幅器v2と、前置増幅器v1と合計
増幅器v2とに結合されて所望のチャンネル利得に応じて
予め決められた比に基いて前置増幅器と合計増幅器との
間で分割される各音響チャンネルに対する全利得である
チャンネル利得vkを制御する制御装置Pを具備し、前記
比は、タップa1,a2を有する抵抗ネットワークrpのタッ
プa1,a2の位置の調整により合計増幅器v2の利得vsが前
置増幅器v1の利得vmよりも減少するようにチャンネル減
衰の増加に伴って減衰範囲変化可能にされていることを
特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、PC音響カード
(パーソナルコンピュータ用音響処理基板)のような音
響信号処理回路、あるいはカーラジオ受信機において、
異なる音響信号源の制御のための副回路として設けら
れ、或る1つの音響信号源から別の音響信号源への漸進
的な切換えが行われるミキサコンソールのためのモノリ
シック集積可能なミキサネットワークに関する。
【0002】
【従来の技術】この1つの応用は、異なる音響信号源か
ら入来する2つの信号を有し、音楽から最新の交通情報
メッセージへのクロスフェードである。交通情報メッセ
ージ中、音楽信号のチャンネルは減衰され、代わって交
通情報メッセージがフェードされる。良く知られている
ように、信号源の突然の急激なスイッチングは不快なク
リック音を生成し、突然の音量の変化を起こす可能性が
ある。そのようなミキサネットワークのさらに一層重大
な応用は、雑音の多い或いはフェードする受信チャンネ
ルからより良いチャンネルに感知できないようにクロス
フェードする場合である。この動作態様は、“ダイバー
シチ受信”と呼ばれる。そのようなクロスフェードは、
例えば制御ライン或いはバスシステムを介して適切にミ
キサネットワークに接続されているプロセッサによって
実行できる知能的制御装置を備えた全電子ミキサネット
ワークを要求する。
【0003】ミキサネットワークのために必要とされる
回路は、非常に大きく、ミキサネットワークが専門的な
スタジオ装置において使用される場合は特に著しい。カ
ーラジオ受信機あるいはPCにおける上記の応用のよう
な一般使用者用の装置において、要求される厳格さの程
度は低くなるが、知能ミキサに対して要求される回路の
量は依然として非常に大きいので、小型でモノリシック
集積可能な回路が要求され、必要とされるチップ領域の
量を最終的に決定する回路の量は、そのコストのために
最小に維持される。
【0004】能動素子を備えたミキサネットワークは、
入力端部において各チャンネルに対する可変利得前置増
幅器と、出力端部において異なって増幅された信号を単
一の信号に結合するための合計装置を含む(図1参
照)。各利得は、入力抵抗とフィードバック抵抗との抵
抗の比を変更することによって容易に調節可能であるの
で、前置増幅器は、演算増幅器を具備する回路によって
効果的に構成される。これは、アナログ回路において
は、スライド抵抗制御装置あるいは電位差計を介して行
われ、デジタル回路においては、タップの適切な制御、
あるいは電子スイッチングによって、並列あるいは直列
接続された抵抗を接続あるいは切断することによって、
簡単な方法でデジタル式に抵抗の比を変更することがで
きる抵抗ネットワークを介して行われる。個々のチャン
ネルの異なって増幅された信号は、合計装置によって合
計される。演算増幅装置が合計装置のために使用される
ならば、チャンネルごとに1つの入力抵抗を有し、全チ
ャンネルに対して共通のフィードバック抵抗を有する従
来の合計増幅器回路が使用される。ここで、フィードバ
ック抵抗と入力抵抗との間の比は、各チャンネル利得を
決定する。この結合の利点は、特にチャンネル利得を定
め、信号出力のインピーダンスを低くすることである。
【0005】しかしながら、上記で説明された前置増幅
器および合計増幅器を具備する構造は、有効な信号の振
幅が前置増幅器において所望の値により減少する一方
で、合計増幅器の利得によって、常に存在する内部また
は外部の雑音が変化せずにあるいは増大して通され、そ
の結果出力における信号対雑音比が不必要に劣化すると
いう欠点を有する。
【0006】
【発明が解決しようとする課題】したがって、本発明
は、内部あるいは外部の雑音に依存する信号対雑音比
が、利得あるいは減衰の全範囲において可能な限り高く
維持される、モノリシック集積可能なミキサネットワー
クのための回路装置を提供することである。
【0007】
【課題を解決するための手段】この目的は、各音響チャ
ンネルに対する可変利得(=前置増幅)のための前置増
幅器と、この前置増幅器の出力に結合され、その利得
(=合計利得)が各音響チャンネルに対して個々に調節
可能である合計増幅器と、各音響チャンネルに対する全
利得(=チャンネル利得)を制御するために前置増幅器
と合計増幅器とに結合される制御装置を有し、前記全利
得が、所望のチャンネル利得に依存し、前置増幅器より
も減少されるように信号減衰の増加に伴って減衰範囲を
変化する予め決められた比に基いて、前置増幅器と合計
増幅器との間で分割されるミキサコンソールのためのモ
ノリシック集積可能なミキサネットワークによって達成
される。
【0008】従来の技術において前述された、電子手段
無しには実行不可能な知能的利得調節が行われる。
【0009】ここで本発明は、好ましい実施形態によっ
て、添付の図面を参照して以下で詳細に説明される。
【0010】
【発明の実施の形態】図1は、それぞれ第1、第2、お
よび第3の信号入力e1、e2、およびe3に接続され
る3つのチャンネルに対する能動回路素子を備えた従来
技術のミキサネットワークを示している。能動回路素子
は、演算増幅装置OP1を形成するために接続された外
部素子を有する第1の演算増幅器v1である。後者は、
供給された信号に対して第1、第2、および第3の前置
増幅器M1、M2、およびM3を形成している。前置増
幅器の出力は、全ての3つのチャンネルを単一の信号に
結合するための第2の演算増幅装置OP2によって一緒
に接続され、出力oに伝送される。第2の演算増幅装置
OP2は、演算増幅器、すなわち能動素子として、第2
の演算増幅器v2を含む合計増幅器Sを形成している。
両方の演算増幅装置OP1、OP2において、能動素子
は、相互コンダクタンス増幅器、あるいは適切な外部素
子を備えた別の回路でもよい。図1において、演算増幅
器v2は合計増幅器として接続されており、各チャンネ
ルごとに1つの入力抵抗Rsvと全チャンネルに共通の
フィードバック抵抗Rsrとを有する。
【0011】3つの前置増幅器M1、M2、M3の利得
は、各入力抵抗Rmvおよびフィードバック抵抗Rmr
を介して調節される。入力抵抗Rmvは、各チャンネル
入力e1、e2、e3と第1の演算増幅器v1の反転入
力との間に接続されている。これはまた、演算増幅器v
1の出力がフィードバック抵抗Rmrを通ってフィード
バックされる場合の入力でもある。
【0012】利得調節のための従来の技術の別の回路も
あるが、図1に示されている第1および第2の演算増幅
装置OP1、OP2は、入力抵抗Rmv、Rsvの値に
対するフィードバック抵抗Rmr、Rsrの値の比によ
って、各利得が直接に決定される点で有効である。入力
抵抗およびフィードバック抵抗が電位差計あるいはスラ
イド抵抗制御装置rs(図3参照)によって構成される
時、そのタップa1が第1の演算増幅器v1の反転入力
に接続され、2つの別のノードk1、k2がそれぞれ入
力e1および演算増幅器の出力に接続されている第1の
演算増幅装置OP1において、利得調節が可能になる。
電位差計あるいはスライド抵抗制御装置の設定を変更す
ることによって、各音響チャンネルにおける信号を非常
に広い範囲にわたって増幅あるいは減衰することができ
る。
【0013】電位差計あるいはスライド抵抗制御装置r
sのアナログ調節は一般的に、手であるいはサーボモー
タによって行われる。しかしながら、個々の利得値のみ
が調節されなければならないならば、そのステップの大
きさは小さいが、電子調節は一層容易である。使用者の
応用においては、例えば、1.5dBのステップの大き
さで十分である。したがって、前置増幅器Mの入力抵抗
Rmvおよびフィードバック抵抗Rmrは、電子スイッ
チを介して回路との間で切換えられ、あるいはスイッチ
される複数の抵抗rを含む抵抗ネットワークrp(図2
参照)として構成される。抵抗rの直列あるいは並列接
続も可能である。
【0014】そのような抵抗ネットワークrpに対する
特に簡単な構造は、ほとんど異なっている抵抗rと、一
部あるいは全てにタップaiを備えている抵抗のノード
とを含む鎖状の抵抗である。タップaiの1つは、スラ
イド抵抗制御装置rsにおけるスライド接触部に対応す
る、図3に概略的に示されているスイッチ装置sを介し
て、1度で第1の演算増幅器v1の反転入力に接続する
ことができる。各タップa1を介して、単一のスライド
接触部は、タップされた抵抗ネットワークrpを2つの
部分に分割し、第1の抵抗R1およびそれに接続される
第2の抵抗R2を形成する。
【0015】本発明において、この鎖状の抵抗は、非常
に簡単な方法で、鎖状の抵抗の全抵抗値を3つの抵抗R
1、R2、R3に分割する第2のスライド抵抗あるいは
スライド接触部s2のみを必要とする。さらに、抵抗の
鎖状体のような調節可能な抵抗ネットワークrpを構成
する時、そのネットワークはモノリシック集積回路に特
に適する。したがってこの鎖状の抵抗は、非常に簡単な
方法で2つの抵抗R1、R2あるいは3つの抵抗R1、
R2、R3の抵抗比を広い範囲で変更することができ
る。これは、非常に小さいステップの寸法に対して、比
較的に長い連鎖状体を形成する多数の抵抗rによって達
成することができる。抵抗rの数は、抵抗ネットワーク
rpの構造がスイッチング装置によって変更されること
ができる場合に減少されるが、これは複雑なスイッチン
グ装置を必要とする。もちろん、2つの方法を組合せる
ことも可能である。鎖状の抵抗における3つの全ての抵
抗R1、R2、R3は一緒に結合されているので、1つ
の抵抗の値を変更することによって、隣接する抵抗、す
なわち同じタップaiに接続された抵抗の値に直接に影
響を与え、その値を変更する。2つのタップa1、a2
の平行移動によって、2つの外側の抵抗R1、R3の値
のみが変更し、中央の抵抗R2の値はそのままであるよ
うに、抵抗の変更が行われる。図4の実施形態におい
て、3つの抵抗R1、R2、R3の相互結合は、スライ
ド利得分配を行うために巧みに利用される。
【0016】図1の回路装置、特に第1の演算増幅器O
P1は、図3において一層詳細に示されている。前置増
幅器M1における利得制御部分は、スライド抵抗制御装
置rsの型式の可変抵抗を含み、そのタップa1はスラ
イド接触部sを介して、第1の演算増幅器v1の反転入
力に接続される。スライド抵抗制御装置rsの入力、す
なわち第1のノードk1は、固定抵抗Rmv´を通って
信号入力e1に接続される。タップa1を介して、スラ
イド抵抗rsの抵抗は2つの部分に分割され、第1の抵
抗R1および第2の抵抗R2を形成する。第2のノード
2によって形成されているスライド抵抗制御装置の出力
は、第1の演算増幅器v1の出力、およびこのチャンネ
ルに対する合計増幅器Sの入力抵抗Rsvとして機能す
る固定抵抗Rsv´の1つの端末に接続される。第1の
演算増幅装置OP1において、固定抵抗Rmv´および
第1の抵抗R1の抵抗値の合計は、入力抵抗Rmvを形
成し、第2の抵抗R2の値はフィードバック抵抗Rmr
を形成する(図1参照)。固定抵抗RsvおよびRsr
の接続によって第3のノードk3が形成され、それは合
計ラインs1によって第2の演算増幅器v2の反転入力
に接続される。この合計ラインs1に対して、第2の前
置増幅器M2および第3の前置増幅器M3は、結合され
た別の入力抵抗を介して接続される。スライド抵抗制御
装置rsにおいて、sは手によってあるいは制御装置p
によって電子的に動作される。スライド抵抗制御装置r
sあるいは電位差計のデジタル設計において、電子制御
装置は、電子スイッチ装置のみを動作すればよいので、
一層簡単になる。スライド抵抗制御装置rsあるいは電
位差計は、タップaiを備えた抵抗ネットワークrpに
よって交換される。
【0017】図4は、本発明の装置と図3に示されてい
る従来の技術の装置との相違を明白に示している。同じ
部分は同じ参照符号によって示されているので、再び説
明する必要はない。前置増幅器Mにおけるスライド抵抗
制御装置rsは、抵抗ネットワークrpによって置換さ
れている。第1および第2の電子スイッチs1およびs
2は、それぞれ第1および第2のタップa1およびa2
への接続を設定し、その結果抵抗ネットワークは3つの
部分に分割され、それぞれ第1、第2、および第3の抵
抗R1、R2、R3を形成している。第1および第2の
タップa1、a2のための許容可能な部分は重なり合わ
ない。図4において、関連した部分は、各スライド接触
部ラインの長さによって概略的に示されている。
【0018】図3と同様の第1の演算増幅装置OP1に
おいて、固定抵抗Rmv´および第1の抵抗R1は、入
力抵抗Rmvを形成するために結合し(図1参照)、第
2の抵抗R2はフィードバック抵抗Rmrを形成してい
る。第2の演算増幅装置OP2において、第3の抵抗R
3は入力抵抗Rsvを形成するための固定抵抗Rsv´
と結合する(図1参照)。第2の演算増幅装置OP2の
フィードバック抵抗Rsrは固定抵抗であるので、この
構造の利得あるいは減衰は、第3の抵抗R3の値を変化
することによって制御される。第2のタップa2は、第
2のスイッチs2を介して第1の演算増幅器v1の出力
に接続されているので、前置増幅器Mの利得vmは、第
1のスイッチs1および第2のスイッチs2の位置を介
して一緒に制御され、あるいはこれらの位置の何れかを
介して別々に制御される。前置増幅器Mの利得vmは、
固定抵抗Rmv´と第1の抵抗R1の値の合計に対する
第2の抵抗R2の値の比によって決定される。もちろ
ん、抵抗Rmv´、Rsv´、およびRsrは、抵抗ネ
ットワークに組み込み可能であることに注目すべきであ
る。
【0019】電子スイッチs1、s2およびそれに付加
される可能性のある別のスイッチは、制御装置Pによっ
て制御され、記憶された表Tによってスイッチs1、s
2の各位置を所望のチャンネル利得vkに割り当てる。
全チャンネル利得vkは、前置増幅器Mおよび合計増幅
器Sのチャンネルに関する利得の積vk=vm×vsで
ある。
【0020】+12dB乃至−34.5dBのダイナミ
ック範囲は、2つの範囲1および2に分割され(図5参
照)、第1の範囲は+12dB乃至約−6dBに、第2
の範囲は約−6dB乃至−34.5dBに及ぶ。
【0021】0dB乃至+12dBの全チャンネル利得
範囲および−6dBまでの低減衰範囲を含む第1の範囲
1において、合計利得vsは0dBのままである。した
がってチャンネル利得vkは、第1のタップa1の位置
を変化して増幅器Mにおける抵抗比を変更することによ
ってのみ調節される。第2の演算増幅装置OP2の2つ
の固定抵抗Rsv´およびRsrの値が等しい場合、例
えば図4において、3キロオームである場合、第2のタ
ップa2はこの利得範囲において第2のノードk2と同
じである。したがって合計増幅器Sの入力抵抗Rsv
(Rsv=Rsv´+R3)は最小値、すなわち固定抵
抗Rsv´のみの値を有する。最大利得、+12dBに
おいて、第1のタップa1は第1のノードk1に対応す
る。第2の抵抗R2によって形成される前置増幅器Mの
フィードバック抵抗Rmrは、R1=R3=0のとき、
その最大値、すなわち全抵抗ネットワークrpの値をと
る。利得が減少するとき、最後に、−6dBのチャンネ
ル利得において、タップa1の最大値に対応する第1の
抵抗R1に対する最大値(完全な入力抵抗Rmv、ここ
でRmv=Rmv´+R1)に到達するまで、タップa
1は第2のノードk2の方向に移動する。
【0022】本発明によると、減衰範囲、特に図5にお
ける第2の範囲2の下方部分に対応する高減衰部分の存
在において、減衰は前置増幅器Mではなく、合計増幅器
Sに導入される。これは、最大値に到達した後で、第1
の抵抗R1の値の変化を停止することによって達成され
る。したがって、第2の範囲2における第2の抵抗R2
の値はほんの僅かに減少するので、前置増幅器vmは−
6dB乃至−7.5dBの間でのみ変化し、全チャンネ
ル利得vkは−6dB乃至−34.5dBの間で変化す
る。したがって、第3の抵抗R3(および入力抵抗Rs
v、ここでRsv=Rsv´+R3)が、タップa2の
最小値に到達するまで、第2のタップa2は(第2のノ
ードk2から)第1のノードの方向k1に移動される
(カウント方向はk1において始る)。その結果、入力
抵抗Rsvの値は、6キロオームから約67キロオーム
に増加する。これは、−0dB乃至−27dBの合計利
得vsにおける変化に対応する。
【0023】一定の利得および減衰範囲、例えば図5に
おける第1および第2の範囲において、均一に処理する
ことができる。例えば単一のタップaiのみが変更され
るならば、制御装置Pに記憶される表Tは一層簡単にな
る。その範囲は利得変更の最小のステップの大きさに依
存し、上記の例においては1.5dBで十分である。制
御装置Pは、オンチッププロセッサによっても構成され
ることもできる。
【0024】もちろん、利得分割の制御、およびタップ
の制御は、幾分記述式によって規定され、その後プロセ
ッサにおいて計算される。関数が部分ごとに異なって定
められている利得分割の式において、チャンネル利得v
kは変数を形成している。中間の値が一次補間法によっ
て容易に計算できるので、線形従属性が近似値として個
々の範囲あるいは部分に対して特定化されるならば、式
は特に簡単に表される。
【図面の簡単な説明】
【図1】能動素子を備えた従来の技術のミキサネットワ
ークの概略図。
【図2】直列接続された抵抗および複数のタップを備え
た例示的な抵抗ネットワークの概略図。
【図3】図1のミキサネッチワークの一層詳細な回路
図。
【図4】本発明のミキサネットワークの回路図。
【図5】各チャンネルの利得および減衰が前置増幅器と
合計増幅器との間においてどのように分割されるかを例
示した表を示す図。
フロントページの続き (72)発明者 ウルリヒ・テウス ドイツ連邦共和国、デー − 79194 グ ンデルフィンゲン、シェーンベルクシュト ラーセ 5ベー

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 各音響チャンネルに対する可変利得前置
    増幅器と、この前置増幅器の出力に結合され、その利得
    が各音響チャンネルに対して異なって調節可能である合
    計増幅器と、および前置増幅器と合計増幅器とに結合さ
    れて所望のチャンネル利得に応じて予め決められた比に
    基いて前置増幅器と合計増幅器との間で分割される各音
    響チャンネルに対する全利得、すなわちチャンネル利得
    を制御する制御装置を具備し、 前記比は、合計増幅器の利得が前置増幅器の利得よりも
    減少するようにチャンネル減衰の増加に伴って減衰範囲
    変化可能にされていることを特徴とするミキサコンソー
    ルのためのモノリシック集積可能なミキサネットワー
    ク。
  2. 【請求項2】 各前置増幅および関連する合計利得がデ
    ジタル式に調節可能であり、前置増幅器および合計増幅
    器が、それぞれ第1の演算増幅装置および第2の演算増
    幅装置を形成し、そのチャンネル利得がタップされた抵
    抗ネットワークおよび電子スイッチング装置を介してデ
    ジタル式に調節可能である請求項1記載のミキサネット
    ワーク。
  3. 【請求項3】 前置増幅器において、タップされた抵抗
    ネットワークが制御装置に結合された電子スイッチング
    装置を介して第1の演算増幅器に接続されて第1の演算
    増幅装置を形成し、その結果第1の抵抗を形成している
    タップされた抵抗ネットワークの第1の部分が、入力抵
    抗として動作し、一方で第2の抵抗を形成しているタッ
    プされた第2の抵抗ネットワークがフィードバック抵抗
    として動作する請求項2記載のミキサネットワーク。
  4. 【請求項4】 第2の演算増幅装置が、第2の演算増幅
    器と、第2の演算増幅装置の入力抵抗およびフィードバ
    ック抵抗をそれぞれ構成している第1の固定抵抗および
    第2の固定抵抗とを具備している請求項3記載のミキサ
    ネットワーク構造。
  5. 【請求項5】 タップされたタ抵抗ネットワークの第3
    の部分である第3の抵抗が第2の演算増幅装置の入力抵
    抗として動作する請求項4記載のミキサネットワーク。
  6. 【請求項6】 タップされた抵抗ネットワークが、直列
    接続された抵抗を具備し、それらの抵抗のノードが、第
    1のタップと結合された第1の電子スイッチおよび第2
    のタップと結合された第2の電子スイッチとによって、
    第1、第2、および第3の抵抗を形成するタップとして
    設計されている請求項5記載のミキサネットワーク。
  7. 【請求項7】 信号の大きい増幅に対応する第1のチャ
    ンネル利得範囲において、第2の演算増幅装置の入力抵
    抗が最小値に設定され、チャンネル利得の各値が第1の
    タップの位置によって定められ、信号の大きい減衰に対
    応する第2のチャンネル利得の範囲において、第1の抵
    抗が最大値に設定され、チャンネル利得の各値が第2の
    タップの位置によって定められる請求項6記載のミキサ
    ネットワーク。
  8. 【請求項8】 信号の小さい増幅および、あるいは信号
    の小さい減衰に対応する中間のチャンネル利得範囲にお
    いて、第2の演算増幅装置の入力抵抗が最小値に設定さ
    れ、チャンネル利得の各値が第1のタップの位置によっ
    て定められる請求項7記載のミキサネットワーク。
  9. 【請求項9】 制御装置において、チャンネル利得が、
    記憶された表と計算された式の少なくとも一方によって
    前置増幅器利得と合計増幅器利得との間で分割される請
    求項2乃至8の何れか1項記載のミキサネットワーク。
JP8140409A 1995-06-01 1996-06-03 ミキサコンソールのためのモノリシック集積可能なミキサネットワーク Pending JPH09121131A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95108370A EP0746122B1 (de) 1995-06-01 1995-06-01 Monolithisch integrierbare Mischereinrichtung für ein Mischpult
DE95108370.8 1995-06-01

Publications (1)

Publication Number Publication Date
JPH09121131A true JPH09121131A (ja) 1997-05-06

Family

ID=8219318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8140409A Pending JPH09121131A (ja) 1995-06-01 1996-06-03 ミキサコンソールのためのモノリシック集積可能なミキサネットワーク

Country Status (5)

Country Link
US (1) US5751826A (ja)
EP (1) EP0746122B1 (ja)
JP (1) JPH09121131A (ja)
KR (1) KR970004484A (ja)
DE (1) DE59510874D1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020028755A (ko) * 2000-10-11 2002-04-17 최태영 등압에서 동시측정하는 양팔 혈압계 시스템 및 그의제어방법
US20070041606A1 (en) * 2005-08-22 2007-02-22 David Clark Company Incorporated Apparatus and method for noise cancellation in communication headset using dual-coil speaker

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357492A (en) * 1980-10-03 1982-11-02 Eugene Campbell Automatic microphone mixing apparatus
US4885792A (en) * 1988-10-27 1989-12-05 The Grass Valley Group, Inc. Audio mixer architecture using virtual gain control and switching
US5309517A (en) * 1991-05-17 1994-05-03 Crown International, Inc. Audio multiplexer
JPH05315870A (ja) * 1992-05-07 1993-11-26 Mitsubishi Electric Corp 情報処理装置
US5376896A (en) * 1992-12-10 1994-12-27 Sony Electronics Inc. Apparatus and method for reducing VCA distortion and noise

Also Published As

Publication number Publication date
EP0746122B1 (de) 2004-03-17
DE59510874D1 (de) 2004-04-22
KR970004484A (ko) 1997-01-29
US5751826A (en) 1998-05-12
EP0746122A1 (de) 1996-12-04

Similar Documents

Publication Publication Date Title
US5883963A (en) Method of adjusting the volume and the loudness in an audio device
US6442281B2 (en) Loudness volume control system
JPS5840367B2 (ja) オ−ディオ制御回路
JP2827240B2 (ja) ゲイン調節器
JP3004301B2 (ja) ハンドフリー交互動作電話機用制御装置
US7039203B2 (en) Reduced complexity audio mixing apparatus
US6239655B1 (en) Microphone amplifier with digital gain control
US4959867A (en) Audiometer attenuation method and apparatus
JPH09121131A (ja) ミキサコンソールのためのモノリシック集積可能なミキサネットワーク
US5028893A (en) Switched capacitor filters with continuous time control
JPS62236244A (ja) 受話音量調整方式
JP2006513615A (ja) 一定の入力インピーダンスを有する制御可能なrf広帯域増幅器
KR0178677B1 (ko) 하이 엔드 오디오 기기의 밸런스 입력레벨 자동 조절회로
JP3604927B2 (ja) オーディオ信号処理装置
JPH0746763B2 (ja) 多段信号伝送装置
JPH0713357Y2 (ja) 音響機器の音量調整回路
JP2545814Y2 (ja) 増幅回路
JPH0653746A (ja) 増幅回路及び音量制御装置
JPH10256852A (ja) 可変伝達コンダクタンス増幅装置
JP3214634B2 (ja) 音質調整回路
JPS63160405A (ja) 音量調整回路
KR940000250Y1 (ko) 오디오 프리음향조절증폭부의 음향조절 절환회로
JPH0738635A (ja) 電話機の側音レベル制御回路
JPH0645857A (ja) グラフィックイコライザ回路及びグラフィックイコライザ回路を用いた音響装置
JPH0951283A (ja) 受信機

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060725

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331