JPH09121015A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH09121015A
JPH09121015A JP30064295A JP30064295A JPH09121015A JP H09121015 A JPH09121015 A JP H09121015A JP 30064295 A JP30064295 A JP 30064295A JP 30064295 A JP30064295 A JP 30064295A JP H09121015 A JPH09121015 A JP H09121015A
Authority
JP
Japan
Prior art keywords
semiconductor device
package
resin
mounting
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30064295A
Other languages
Japanese (ja)
Inventor
Kazumi Hayashi
和美 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30064295A priority Critical patent/JPH09121015A/en
Publication of JPH09121015A publication Critical patent/JPH09121015A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable adherence of a vertical mounting package to a printed circuit board with a contact surface portion and prevent inclination or fall of the package with respect to the printed circuit board, by abutting a solder mounting portion of an outer lead against each land of the printed circuit board so that the lower surface of the contact surface portion of a resin-sealed body is abutted against the upper surface of the printed circuit board. SOLUTION: A vertical mounting package 18 has a plurality of outer leads 4 led out downward from an elongated rectangular lower surface of a resin- sealed body 14. Each of the outer leads 4 is bent to be perpendicular to and coplanar with the lower surface of the resin-sealed body 14, thus forming a solder mounting portion 4a. On the resin-sealed body 14, a contact surface portion 15 is formed which has a lower surface 16 coinciding with the surface including the group of solder mounting portions 4a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置、特
に、パッケージが実装基板の実装面に対して垂直に配置
されて表面実装される半導体装置に関し、例えば、メモ
リーのように高密度実装が要求される半導体装置に利用
して有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a package is arranged vertically to a mounting surface of a mounting substrate and surface mounted, and for example, high density mounting such as a memory is required. The present invention relates to a technique effectively applied to a semiconductor device.

【０００２】[0002]

【従来の技術】高密度実装の究極は三次元実装である。
プリント配線基板の上にＱＦＰ・ＩＣやＳＯＰ・ＩＣを
平面状に敷き詰めても高い実装密度は得られない。垂直
方向の空間を利用する方法にはプリント配線基板に半導
体装置を立てて並べる方法がある。プリント配線基板に
垂直に立てる形態のパッケージには、シングル・インラ
イン・パッケージや、ジップ・インライン・パッケージ
があるが、これらは挿入タイプのパッケージである。2. Description of the Related Art The ultimate in high-density packaging is three-dimensional packaging.
Even if the QFP / IC or SOP / IC is laid flat on the printed wiring board, a high packaging density cannot be obtained. As a method of utilizing the space in the vertical direction, there is a method of vertically arranging semiconductor devices on a printed wiring board. There are a single in-line package and a zip in-line package in the form of a form that stands upright on the printed wiring board, but these are insertion type packages.

【０００３】これに対して、表面実装タイプの垂直実装
パッケージが開発されている。従来のこの種のパッケー
ジとして、バーチカル・サーフェイス・マウント・パッ
ケージ（以下、ＶＳＭＰという。）が提案されている。
このＶＳＭＰはシン・スモール・アウトライン・パッケ
ージ（ＴＳＯＰ）のような薄形パッケージを端からアウ
タリードを引き出してプリント配線基板の上に直接垂直
に立てるものであり、アウタリードを下面に集めてＬ字
形状に折り曲げ、かつ、下面の両端部にパッケージを直
立させる支持用リードを突設した構造である。On the other hand, a surface mount type vertical mount package has been developed. As this type of conventional package, a vertical surface mount package (hereinafter referred to as VSMP) has been proposed.
This VSMP is a thin package such as a thin small outline package (TSOP) that pulls the outer leads from the edges and stands vertically directly on the printed wiring board. The outer leads are gathered on the bottom surface to form an L shape. It has a structure in which the leads are bent and projectingly provided on both ends of the lower surface so as to erect the package.

【０００４】なお、ＶＳＭＰを述べてある例としては、
株式会社日経ＢＰ社１９９３年５月３１日発行「実践講
座ＶＬＳＩパッケージング技術（下）」Ｐ１７９〜Ｐ１
８１、がある。Incidentally, as an example in which VSMP is described,
Nikkei BP Co., Ltd. Published May 31, 1993 "Practical course VLSI packaging technology (below)" P179-P1
There is 81.

【０００５】[0005]

【発明が解決しようとする課題】前記した従来のＶＳＭ
Ｐにおいては、リフロー半田付け処理によってプリント
配線基板に垂直実装する前に、アウタリード群および支
持用リードをプリント配線基板に半田ペースト等によっ
て仮接着されることになるが、この仮接着した状態にお
ける接着力が不足するため、ＶＳＭＰのプリント配線基
板に対する垂直配置状態が不安定になり、垂直実装の半
田付け状態に不良が発生するという問題点がある。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
In P, the outer lead group and the supporting leads are temporarily bonded to the printed wiring board by solder paste or the like before being vertically mounted on the printed wiring board by the reflow soldering process. Since the force is insufficient, the vertical arrangement state of the VSMP with respect to the printed wiring board becomes unstable, and there is a problem in that the soldering state of the vertical mounting becomes defective.

【０００６】本発明の目的は、確実に適正な垂直実装を
確保することができる表面実装タイプの垂直実装パッケ
ージを備えた半導体装置を提供することにある。An object of the present invention is to provide a semiconductor device provided with a surface mounting type vertical mounting package capable of surely ensuring proper vertical mounting.

【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。[0007] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【０００８】[0008]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。The outline of a typical invention among the inventions disclosed in the present application is as follows.

【０００９】すなわち、樹脂封止体と樹脂封止体から外
部に引き出された複数本のアウタリードとを備えている
パッケージが実装基板の実装面に対して垂直に配置され
て表面実装される半導体装置において、前記各アウタリ
ードは前記樹脂封止体からの引き出し方向に対して直角
に、かつ、同一平面内に含まれるようにそれぞれ屈曲さ
れて半田付け実装部を形成されており、前記樹脂封止体
におけるアウタリード群の引き出し側端面の一部は半田
付け実装部群を含む面に一致されて接触面部を形成され
ていることを特徴とする。That is, a semiconductor device in which a package including a resin encapsulant and a plurality of outer leads drawn out from the resin encapsulant is arranged perpendicular to the mounting surface of a mounting substrate and surface-mounted In, the outer leads are bent at right angles to the direction of withdrawing from the resin encapsulant and are bent so as to be included in the same plane to form a soldering mounting portion. Part of the lead-out side end surface of the outer lead group in is formed in contact with the surface including the soldering mounting section group to form a contact surface section.

【００１０】[0010]

【作用】前記した半導体装置がプリント配線基板に垂直
に配置されて表面実装されるに際して、各アウタリード
の半田付け実装部がプリント配線基板の各ランドに整合
されて当接されると、樹脂封止体の接触面部はプリント
配線基板の対向面に当接する状態になるため、この接触
面部とプリント配線基板の対向面間に接着材層を介在さ
せることにより、半導体装置はプリント配線基板に接触
面部によって強力に接着させることができる。この接着
状態によって半導体装置はプリント配線基板に確実に固
定されるため、半導体装置がプリント配線基板に対して
傾いたり、倒れたりするのを確実に防止することがで
き、その結果、各アウタリードの半田付け実装部はプリ
ント配線基板の各ランドに適正にリフロー半田付け処理
されることになる。When the above-mentioned semiconductor device is vertically arranged on the printed wiring board and surface-mounted, when the soldering mounting portion of each outer lead is aligned and abutted with each land of the printed wiring board, resin sealing is performed. Since the contact surface portion of the body comes into contact with the facing surface of the printed wiring board, the semiconductor device is connected to the printed wiring board by the adhesive layer between the contact surface portion and the facing surface of the printed wiring board. Can be strongly bonded. Since the semiconductor device is securely fixed to the printed wiring board by this adhesion state, it is possible to reliably prevent the semiconductor device from tilting or falling with respect to the printed wiring board, and as a result, the soldering of each outer lead. The attachment mounting portion is appropriately reflow soldered to each land of the printed wiring board.

【００１１】[0011]

【発明の実施の形態】図１は本発明の一実施形態である
半導体装置の実装状態を示しており（ａ）は外観斜視
図、（ｂ）は（ａ）のｂ−ｂ線に沿う側面断面図であ
る。図２はその半導体装置の製造方法におけるペレット
およびワイヤ・ボンディング工程後を示しており、
（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ矢視
断面図である。図３は同じく樹脂封止体成形工程を示す
縦断面図、図４はその成形後を示しており、（ａ）は一
部省略一部切断平面図、（ｂ）は（ａ）のｂ−ｂ矢視断
面図である。図５は同じくアウタリードの成形工程を示
しており、（ａ）は成形前の正面図、（ｂ）は成形後の
正面図である。1 shows a mounted state of a semiconductor device according to an embodiment of the present invention. (A) is an external perspective view, (b) is a side surface taken along line bb of (a). FIG. FIG. 2 shows a state after the pellet and wire bonding steps in the method for manufacturing the semiconductor device,
(A) is a partially omitted plan view and (b) is a sectional view taken along the line bb of (a). FIG. 3 is a longitudinal sectional view showing a resin encapsulant molding process, FIG. 4 shows the same after molding, (a) is a partially cutaway plan view, and (b) is a b- of (a). FIG. FIG. 5 also shows the outer lead forming process, wherein (a) is a front view before forming and (b) is a front view after forming.

【００１２】本実施形態において、本発明に係る半導体
装置は表面実装タイプの垂直実装パッケージ（以下、パ
ッケージという。）１８を備えている半導体装置１９と
して構成されている。このパッケージ１８は長方形の平
盤形状に成形された樹脂封止体１４と、樹脂封止体１４
の細長い一側面（以下、下面とする。）から外部に引き
出された複数本のアウタリード４とを備えており、この
パッケージ１８がプリント配線基板５１の実装面（以
下、上面とする。）に対して垂直に配置されて表面実装
されるように構成されている。樹脂封止体１４の内部に
は半導体集積回路が作り込まれている半導体ペレット
（以下、ペレットという。）９と、各アウタリード４に
それぞれ一体的に連結されているインナリード５と、ペ
レット９の各電極パッド９ａとインナリード５とに橋絡
されているボンディングワイヤ１２とが樹脂封止されて
いる。In the present embodiment, the semiconductor device according to the present invention is configured as a semiconductor device 19 having a surface mounting type vertical mounting package (hereinafter referred to as a package) 18. The package 18 includes a resin encapsulant 14 formed in a rectangular flat plate shape and a resin encapsulant 14
A plurality of outer leads 4 that are drawn out from one elongated side surface (hereinafter, referred to as a lower surface) of the package 18 with respect to the mounting surface (hereinafter, referred to as an upper surface) of the printed wiring board 51. Are vertically arranged and surface-mounted. A semiconductor pellet (hereinafter referred to as a pellet) 9 in which a semiconductor integrated circuit is formed inside the resin encapsulant 14, an inner lead 5 integrally connected to each outer lead 4, and a pellet 9. Each electrode pad 9a and the bonding wire 12 bridging the inner lead 5 are resin-sealed.

【００１３】各アウタリード４は樹脂封止体１４からの
引き出し方向に対して直角に、かつ、同一平面内に含ま
れるようにそれぞれ屈曲されて半田付け実装部４ａを形
成されており、樹脂封止体１４におけるアウタリード４
群の引き出し側端面（下面）の一部は半田付け実装部４
ａ群を含む面に一致されて接触面部１５を形成されてい
る。Each outer lead 4 is bent at right angles to the direction of extraction from the resin encapsulant 14 and is bent so as to be included in the same plane to form a soldering mounting portion 4a. Outer lead 4 in body 14
A part of the pull-out side end face (lower face) of the group is the soldering mounting portion 4
The contact surface portion 15 is formed so as to match the surface including the group a.

【００１４】以下、この半導体装置の構成の詳細をその
製造方法を追って説明する。本実施形態において、この
半導体装置の製造方法には、図２に示されている多連リ
ードフレーム１が使用されており、この多連リードフレ
ーム１は多連リードフレーム成形工程によって製作され
て準備される。この多連リードフレーム１は鉄−ニッケ
ル合金や燐青銅等の導電性の良好な材料からなる薄板が
用いられて、打ち抜きプレス加工またはエッチング加工
等のような適当な手段により一体成形されている。多連
リードフレーム１の表面には銀（Ａｇ）等を用いためっ
き処理が、後述するワイヤボンディングが適正に実施さ
れるように部分的または全体的に施されている（図示せ
ず）。この多連リードフレーム１には複数の単位リード
フレーム２が横方向に１列に並設されている。原則とし
て、説明および図示は一単位についてのみ行われてい
る。The details of the structure of this semiconductor device will be described below along with the manufacturing method thereof. In the present embodiment, the semiconductor device manufacturing method uses the multiple lead frame 1 shown in FIG. 2, and the multiple lead frame 1 is manufactured by a multiple lead frame molding process and prepared. To be done. The multiple lead frame 1 is made of a thin plate made of a material having good conductivity such as iron-nickel alloy or phosphor bronze, and is integrally formed by an appropriate means such as punching press or etching. The surface of the multiple lead frame 1 is partially or entirely plated with silver (Ag) or the like (not shown) so that the wire bonding described later can be properly performed. In the multiple lead frame 1, a plurality of unit lead frames 2 are arranged in a row in the horizontal direction. In principle, the description and illustration are only given for one unit.

【００１５】単位リードフレーム２は位置決め孔３ａが
開設されている細長い平板形状の外枠（フレーム）３を
備えており、外枠３の一方の長辺にはアウタリード４が
複数本、長手方向に等間隔を置かれて直角に突設されて
いる。各アウタリード４の先端には各インナリード５が
それぞれ一体的に連設されている。複数本のアウタリー
ド４のうち両端のアウタリード４にはバスバー６がそれ
ぞれ連結されており、バスバー６は信号伝達用のインナ
リード５群を迂回するようにコ字形状に配線されてい
る。アウタリード４におけるインナリード５およびバス
バー６との接続部分にはダムバー７が、隣合うアウタリ
ード４、４間に架設されており、ダムバー７は樹脂封止
体の成形時にレジンの流れをせき止める役目を果たし得
るように構成されている。The unit lead frame 2 is provided with an elongated flat plate-shaped outer frame (frame) 3 having positioning holes 3a. One outer side of the outer frame 3 has a plurality of outer leads 4 in the longitudinal direction. It projects at a right angle at equal intervals. Each inner lead 5 is integrally connected to the tip of each outer lead 4. A bus bar 6 is connected to the outer leads 4 at both ends of the plurality of outer leads 4, and the bus bar 6 is wired in a U-shape so as to bypass the inner lead 5 group for signal transmission. A dam bar 7 is installed between the outer leads 4 and 4 which are adjacent to each other in a portion of the outer lead 4 where the inner lead 5 and the bus bar 6 are connected. Is configured to get.

【００１６】以上の構成に係る多連リードフレーム１に
はペレット９が図２に示されているようにボンディング
される。ペレット９は半導体装置の製造工程における所
謂前工程において、半導体ウエハの状態で半導体素子を
含む集積回路を作り込まれ、ダイシング工程において長
方形の平板形状に分断されている。ペレット９の半導体
素子を含む集積回路を作り込まれた側の主面（以下、第
１主面という。）は、パッシベーション膜１０によって
被覆されており、パッシベーション膜１０の上には絶縁
シート１１が接着されている。ペレット９は絶縁シート
１１の上に単位リードフレーム２の一主面を当接されて
接着材層（図示せず）によって接着されることにより、
多連リードフレーム１にペレットボンディングされる。
この状態で、各インナリード５の先端部分はペレット９
の等間隔を置いて直交するように配設されており、ま
た、バスバー６はペレット９の第１主面に配列された電
極パッド９ａを挟んでインナリード５群の反対脇に配線
されている。Pellets 9 are bonded to the multiple lead frame 1 having the above structure as shown in FIG. In the so-called pre-process in the manufacturing process of the semiconductor device, the pellet 9 is formed with an integrated circuit including semiconductor elements in the state of a semiconductor wafer, and is divided into a rectangular flat plate shape in the dicing process. The main surface (hereinafter referred to as the first main surface) of the pellet 9 on the side where the integrated circuit including the semiconductor element is formed is covered with the passivation film 10, and the insulating sheet 11 is provided on the passivation film 10. It is glued. The pellet 9 is brought into contact with one main surface of the unit lead frame 2 on the insulating sheet 11 and bonded by an adhesive layer (not shown),
Pellet bonding is performed on the multiple lead frame 1.
In this state, the tip portion of each inner lead 5 is pellet 9
Are arranged so as to be orthogonal to each other at equal intervals, and the bus bar 6 is wired on the opposite side of the inner lead group 5 with the electrode pad 9a arranged on the first main surface of the pellet 9 interposed therebetween. .

【００１７】続いて、図２に示されているように、ペレ
ット９と単位リードフレーム２との間にはワイヤボンデ
ィング作業が実施される。すなわち、ペレット９の電極
パッド９ａとインナリード５の先端部分との間、およ
び、電極パッド９ａとバスバー６の対向位置との間には
ボンディングワイヤ１２が、超音波熱圧着式ワイヤボン
ディング装置等の適当なワイヤボンディング装置（図示
せず）が使用されることにより、その両端部をそれぞれ
ボンディングされて橋絡される。これにより、ペレット
９に作り込まれている集積回路は電極パッド９ａ、ボン
ディングワイヤ１２、インナリード５、バスバー６およ
びアウタリード４を介して電気的に外部に引き出される
ことになる。Subsequently, as shown in FIG. 2, wire bonding work is carried out between the pellet 9 and the unit lead frame 2. That is, the bonding wire 12 is provided between the electrode pad 9a of the pellet 9 and the tip portion of the inner lead 5, and between the electrode pad 9a and the opposing position of the bus bar 6, such as an ultrasonic thermocompression bonding wire bonding device. By using an appropriate wire bonding device (not shown), both ends thereof are respectively bonded and bridged. As a result, the integrated circuit built in the pellet 9 is electrically pulled out to the outside via the electrode pad 9a, the bonding wire 12, the inner lead 5, the bus bar 6 and the outer lead 4.

【００１８】以上のようにしてペレットおよびワイヤ・
ボンディングされた図２に示されている組立品１３に
は、図３に示されているトランスファ成形装置２０を使
用されて、接着力を高める接触面部１５を有した樹脂封
止体１４が図４に示されているように成形される。As described above, pellets and wires
For the bonded assembly 13 shown in FIG. 2, the transfer molding apparatus 20 shown in FIG. 3 is used, and the resin encapsulant 14 having the contact surface portion 15 that enhances the adhesive force is shown in FIG. Molded as shown in.

【００１９】図３に示されているトランスファ成形装置
２０はシリンダ装置（図示せず）によって互いに型締め
される一対の上型２１、下型２２を備えており、上型２
１と下型２２との合わせ面には上型キャビティー凹部２
３ａと、下型キャビティー凹部２３ｂとが互いに協働し
て長方形平板形状のキャビティー２３を形成するように
複数組（１組のみが図示されている。）没設されてい
る。本実施形態において、下型キャビティー凹部２３ｂ
は上型キャビティー凹部２３ａの長方形穴形状よりも短
辺側が長い長方形の穴形状に形成されており、この余分
に大きいキャビティー部分によって接触面部１５が長辺
全長にわたって一体的に成形されるようになっている。The transfer molding apparatus 20 shown in FIG. 3 includes a pair of upper mold 21 and lower mold 22 which are clamped together by a cylinder device (not shown).
The upper mold cavity recess 2 is formed on the mating surface between the lower mold 22 and the lower mold 1.
A plurality of sets (only one set is shown) are recessed so that the lower mold cavity recess 23b and the lower mold cavity 3a cooperate with each other to form a rectangular plate-shaped cavity 23. In the present embodiment, the lower mold cavity recess 23b
Is formed in a rectangular hole shape whose shorter side is longer than the rectangular hole shape of the upper mold cavity recess 23a, so that the contact surface portion 15 is integrally molded over the entire length of the long side by this extra large cavity portion. It has become.

【００２０】上型２１の合わせ面にはポット２４が開設
されており、ポット２４にはシリンダ装置（図示せず）
により進退されるプランジャ２５が成形材料としての液
状の樹脂（以下、レジンという。）を送給し得るように
挿入されている。下型２２の合わせ面にはカル２６がポ
ット２４との対向位置に配されて没設されているととも
に、複数条のランナ２７がポット２４にそれぞれ接続す
るように放射状に配されて没設されている。各ランナ２
７の他端部は下側キャビティー凹部２３ｂにそれぞれ接
続されており、その接続部にはゲート２８がレジンをキ
ャビティー２３内に注入し得るように形成されている。
また、下型２２の合わせ面には逃げ凹部２９が多連リー
ドフレーム１の厚みを逃げ得るように、多連リードフレ
ーム１の外形よりも若干大きめの長方形で、その厚さと
略等しい寸法の一定深さに没設されている。A pot 24 is provided on the mating surface of the upper mold 21, and a cylinder device (not shown) is provided in the pot 24.
The plunger 25 advanced and retracted by is inserted so that a liquid resin (hereinafter referred to as a resin) as a molding material can be fed. On the mating surface of the lower mold 22, culls 26 are arranged in a position facing the pot 24 and are buried therein, and a plurality of runners 27 are arranged in a radial pattern so as to be connected to the pot 24, respectively. ing. Each runner 2
The other end of 7 is connected to the lower cavity recess 23b, and a gate 28 is formed at the connecting portion so that the resin can be injected into the cavity 23.
Further, in order to allow the escape recess 29 to escape the thickness of the multiple lead frame 1 on the mating surface of the lower die 22, the rectangular shape is slightly larger than the outer shape of the multiple lead frame 1, and the dimension is substantially equal to the thickness thereof. It is buried in the depth.

【００２１】トランスファ成形に際して、組立品１３は
下型２２に没設されている逃げ凹部２９内に収容され
る。これにより、単位リードフレーム２におけるダムバ
ー７の内周縁辺は下型キャビティー凹部２３ｂの上型キ
ャビティー凹部２３ａから突き出た側の外周縁辺に沿っ
た状態になって、ダムを構成する状態になる。また、ペ
レット９、インナリード５群およびワイヤ１２は下型キ
ャビティー凹部２３ｂ内に収容された状態になる。At the time of transfer molding, the assembly 13 is housed in an escape recess 29 which is recessed in the lower mold 22. As a result, the inner peripheral edge of the dam bar 7 in the unit lead frame 2 is aligned with the outer peripheral edge of the lower mold cavity recess 23b on the side protruding from the upper mold cavity recess 23a, thereby forming a dam. . Further, the pellet 9, the inner lead 5 group and the wire 12 are accommodated in the lower mold cavity recess 23b.

【００２２】次に、上型２１と下型２２とが型締めさ
れ、単位リードフレーム２におけるダムバー７よりも外
枠３側の部分が上型２１と下型２２との合わせ面間に挟
み込まれる。続いて、ポット２４に投入されたタブレッ
ト（図示せず）を加熱溶融されて成るレジン３０が、プ
ランジャ２５によりポット２４からランナ２７およびゲ
ート２８を通じて各キャビティー２３に送給されて圧入
される。Next, the upper die 21 and the lower die 22 are clamped, and the portion of the unit lead frame 2 closer to the outer frame 3 than the dam bar 7 is sandwiched between the mating surfaces of the upper die 21 and the lower die 22. . Subsequently, the resin 30 formed by heating and melting a tablet (not shown) put in the pot 24 is fed from the pot 24 by the plunger 25 to each cavity 23 through the runner 27 and the gate 28 and is press-fitted.

【００２３】注入後、レジン３０が熱硬化されて樹脂封
止体１４が成形されると、上型２１および下型２２は型
開きされるとともに、エジェクタ・ピン（図示せず）に
よって樹脂封止体１４群が離型される。図４に示されて
いるように、離型された樹脂封止体１４の内部にはペレ
ット９、インナリード５群およびワイヤ１２群が樹脂封
止されている。この状態において、各アウタリード４の
ダムバー７よりも外枠３側の部分は接触面部１５の下面
１６から突出した状態になっており、各アウタリード４
のダムバー７よりもインナリード５側の部分は樹脂封止
体１４における接触面部１５の上型２１との合わせ面に
対応する側面（以下、切欠側面という。）１７において
露出した状態になっている。After the injection, when the resin 30 is thermoset and the resin encapsulant 14 is molded, the upper mold 21 and the lower mold 22 are opened, and the resin is encapsulated by ejector pins (not shown). The body group 14 is released. As shown in FIG. 4, the pellet 9, the inner lead 5 group, and the wire 12 group are resin-sealed inside the released resin sealing body 14. In this state, the portion of each outer lead 4 closer to the outer frame 3 than the dam bar 7 is in a state of protruding from the lower surface 16 of the contact surface portion 15.
The portion closer to the inner lead 5 than the dam bar 7 is exposed on a side surface (hereinafter, referred to as a notched side surface) 17 of the resin sealing body 14 corresponding to a mating surface with the upper mold 21 of the contact surface portion 15. .

【００２４】樹脂封止体１４を成形された半完成品とし
ての成形品は、図示しないリード切断工程において、各
単位リードフレーム毎に外枠３およびダムバー７を切り
落とされた後に、リード成形工程において、アウタリー
ド４を図５に示されているリード成形装置４０によって
Ｌ字形状に屈曲される。A molded product as a semi-finished product molded with the resin sealing body 14 is subjected to a lead cutting process after the outer frame 3 and the dam bar 7 are cut off for each unit lead frame in a lead cutting process (not shown). The outer lead 4 is bent into an L shape by the lead forming device 40 shown in FIG.

【００２５】図５に示されているリード成形装置４０は
上型４１と下型４２とを備えており、上型４１および下
型４２には樹脂封止体１４を押さえる押さえ凹部４３、
４４が樹脂封止体１４を収容し得るようにそれぞれ没設
されている。上型４１、下型４２の片脇には曲げローラ
４５が垂直方向に上下動するように回転自在に軸架され
ており、曲げローラ４５はアウタリード４に押接しなが
ら転動することにより、アウタリード４をＬ字形状に屈
曲するように構成されている。The lead forming apparatus 40 shown in FIG. 5 is provided with an upper die 41 and a lower die 42. The upper die 41 and the lower die 42 have a holding recess 43 for holding the resin sealing body 14, respectively.
44 are respectively recessed so that the resin sealing body 14 can be housed therein. A bending roller 45 is rotatably mounted on one side of the upper die 41 and the lower die 42 so as to vertically move in the vertical direction. The bending roller 45 rolls while being pressed against the outer lead 4 so that the outer lead 4 is configured to be bent into an L shape.

【００２６】次に、前記構成に係るリード成形装置４０
によるアウタリード４の屈曲方法を説明する。Next, the lead forming device 40 having the above-mentioned structure.
A method of bending the outer lead 4 will be described.

【００２７】まず、図５（ａ）に示されているように、
樹脂封止体１４は下型４２の上面に形成された押さえ凹
部４４内に配置される。この際、接触面部１５の切欠側
面１７が下向きにされて下型４２の上面における押さえ
凹部４４の外側部分に当接される。続いて、上型４１と
下型４２とが型締めされることにより、樹脂封止体１４
が上下の押さえ凹部４３、４４によって押さえられる。First, as shown in FIG. 5 (a),
The resin encapsulant 14 is arranged in a holding recess 44 formed on the upper surface of the lower mold 42. At this time, the notch side surface 17 of the contact surface portion 15 is made to face downward and is brought into contact with the outer side portion of the pressing concave portion 44 on the upper surface of the lower mold 42. Subsequently, the upper mold 41 and the lower mold 42 are clamped, so that the resin sealing body 14
Are pressed by the upper and lower pressing recesses 43 and 44.

【００２８】次いで、曲げローラ４５が垂直下方向に移
動されると、曲げローラ４５はアウタリード４を下方に
押し下げながらアウタリード４の外面を転動することに
より、図５（ｂ）に示されているように、アウタリード
４を下型４２の肩部を起点にしてＬ字形状に屈曲させ
る。このとき、切欠側面１７が下型４２の上面によって
押さえられているため、アウタリード４は適正にＬ字形
状に屈曲される状態になる。アウタリード４がＬ字形状
に屈曲されると、アウタリード４は切欠側面１７に対し
て直角に突出した状態になり、半田付け実装部４ａを形
成された状態になる。各半田付け実装部４ａは同一の平
面内に揃った状態になっており、かつ、樹脂封止体１４
の接触面部１５における下面１６と略同一の面を形成す
る状態になっている。Next, when the bending roller 45 is moved vertically downward, the bending roller 45 rolls the outer surface of the outer lead 4 while pushing the outer lead 4 downward, as shown in FIG. 5 (b). As described above, the outer lead 4 is bent in an L shape with the shoulder of the lower mold 42 as a starting point. At this time, since the notch side surface 17 is pressed by the upper surface of the lower mold 42, the outer lead 4 is properly bent into an L shape. When the outer lead 4 is bent into an L shape, the outer lead 4 projects at a right angle to the notch side surface 17, and the solder mounting portion 4a is formed. The soldering mounting portions 4a are aligned in the same plane, and the resin sealing body 14
The contact surface portion 15 is in a state of forming substantially the same surface as the lower surface 16.

【００２９】以上の製造方法によって図１に示されてい
る前記構成に係る表面実装タイプの垂直実装パッケージ
１８を備えている半導体装置１９が製造されたことにな
る。この半導体装置１９は図１に示されているようにプ
リント配線基板５１に垂直に立てられた状態で表面実装
される。By the above manufacturing method, the semiconductor device 19 including the surface mounting type vertical mounting package 18 having the above-described structure shown in FIG. 1 is manufactured. As shown in FIG. 1, the semiconductor device 19 is surface-mounted in a state where it is erected vertically on the printed wiring board 51.

【００３０】すなわち、プリント配線基板５１にはラン
ド５２が複数個、半導体装置１９のパッケージ１８にお
ける各アウタリード４に対応するように配されて略長方
形の薄板形状に形成されており、各ランド５２には半田
ペースト（図示せず）が塗布されている。半導体装置１
９がプリント配線基板５１に表面実装されるに際して、
プリント配線基板５１の各ランド５２にパッケージ１８
の各アウタリード４が整合されて当接配置される。アウ
タリード４群がランド５２群に当接されると、接触面部
１５においてアウタリード４群と面一の接着面部下面１
６はプリント配線基板５１の上面に当接した状態にな
る。そこで、この接触面部下面１６とプリント配線基板
５１の上面との間に接着材層５３を介設することによ
り、接触面部下面１６をプリント配線基板５１の上面に
強力に接着することができるため、半導体装置１９のパ
ッケージ１８がプリント配線基板５１に対して傾いた
り、倒れたりする事故を確実に防止することができる。That is, a plurality of lands 52 are arranged on the printed wiring board 51 so as to correspond to the outer leads 4 of the package 18 of the semiconductor device 19, and are formed in a substantially rectangular thin plate shape. Is coated with solder paste (not shown). Semiconductor device 1
When 9 is surface-mounted on the printed wiring board 51,
The package 18 is provided on each land 52 of the printed wiring board 51.
The outer leads 4 are aligned and abutted. When the group of outer leads 4 is brought into contact with the group of lands 52, the lower surface 1 of the bonding surface portion that is flush with the outer lead 4 group at the contact surface portion 15
6 is in contact with the upper surface of the printed wiring board 51. Therefore, since the adhesive layer 53 is provided between the lower surface 16 of the contact surface portion and the upper surface of the printed wiring board 51, the lower surface 16 of the contact surface portion can be strongly adhered to the upper surface of the printed wiring board 51. An accident that the package 18 of the semiconductor device 19 tilts or falls with respect to the printed wiring board 51 can be reliably prevented.

【００３１】通例、表面実装形パッケージを備えた半導
体装置はプリント配線基板に半田ペーストによって仮接
着された状態で、リフロー半田付け処理される加熱炉等
に輸送されることが多い。ＳＯＰ・ＩＣやＱＦＰ・ＩＣ
等の水平実装パッケージにおいては、この輸送中にパッ
ケージがプリント配線基板に対して傾いたり、倒れたり
することは殆どない。ところが、表面実装タイプの垂直
実装パッケージを備えている半導体装置においては、プ
リント配線基板との接触面積が狭くしかも重心が高いた
め、輸送中の横方向の慣性力によって倒れたり傾いたり
する事故が発生し易い。In general, a semiconductor device provided with a surface mount type package is often temporarily attached to a printed wiring board with a solder paste and then transported to a heating furnace or the like for reflow soldering. SOP / IC and QFP / IC
In such a horizontally mounted package, the package hardly tilts or falls with respect to the printed wiring board during the transportation. However, in a semiconductor device equipped with a surface mount type vertical mount package, the contact area with the printed wiring board is small and the center of gravity is high, so an accident such as a fall or tilt due to lateral inertial force during transportation may occur. Easy to do.

【００３２】しかし、本実施形態においては、この接触
面部下面１６とプリント配線基板５１の上面との間に接
着材層５３を介設することにより、接触面部下面１６を
プリント配線基板５１の上面に強力に接着することがで
きるため、表面実装タイプの垂直実装パッケージ１８を
備えている半導体装置１９であっても、垂直実装パッケ
ージ１８がプリント配線基板５１に対して傾いたり、倒
れたりする事故を確実に防止することができる。However, in the present embodiment, the contact surface lower surface 16 is provided on the upper surface of the printed wiring board 51 by providing the adhesive layer 53 between the lower surface 16 of the contact surface portion and the upper surface of the printed wiring board 51. Since it can be strongly bonded, even in the case of the semiconductor device 19 including the surface mounting type vertical mounting package 18, the vertical mounting package 18 can be securely tilted or fallen with respect to the printed wiring board 51. Can be prevented.

【００３３】そして、リフロー半田付け処理されると、
半導体装置１９のパッケージ１８における各アウタリー
ド４は半田付け実装部４ａにおいて各ランド５２に各半
田付け部５４を適正かつそれぞれに均等に形成されるた
め、半導体装置１９のパッケージ１８はプリント配線基
板５１に対して正確に垂直に表面実装された状態にな
る。When the reflow soldering process is performed,
Since each outer lead 4 in the package 18 of the semiconductor device 19 is properly and evenly formed with each soldering portion 54 on each land 52 in the soldering mounting portion 4a, the package 18 of the semiconductor device 19 is mounted on the printed wiring board 51. On the other hand, it becomes a state where it is surface-mounted exactly vertically.

【００３４】前記実施形態によれば次の効果が得られ
る。 （１） 表面実装タイプの垂直実装パッケージにおける
樹脂封止体にアウタリードの半田付け実装部と面一の下
面を有する接触面部を突設することにより、アウタリー
ド群とランド群との半田ペーストによる仮接着状態にお
いて、接触面部下面とプリント配線基板上面とによって
仮接着力を補うことができるため、表面実装タイプの垂
直実装パッケージを備えている半導体装置であっても、
垂直実装パッケージがプリント配線基板に対して傾いた
り、倒れたりする事故を確実に防止することができる。According to the above embodiment, the following effects can be obtained. (1) Temporary bonding by solder paste between the outer lead group and the land group by projecting a contact surface portion having a lower surface flush with the soldering mounting portion of the outer lead on the resin sealing body in the surface mounting type vertical mounting package. In this state, since the temporary adhesive force can be supplemented by the lower surface of the contact surface portion and the upper surface of the printed wiring board, even a semiconductor device including a surface mounting type vertical mounting package,
Accidents in which the vertically mounted package tilts or falls with respect to the printed wiring board can be reliably prevented.

【００３５】（２） 表面実装タイプの垂直実装パッケ
ージを備えている半導体装置をプリント配線基板に確実
に垂直に表面実装させることにより、三次元実装を実現
することができるため、実装密度を飛躍的に高めること
ができる。(2) Since three-dimensional mounting can be realized by surely surface-mounting a semiconductor device having a surface-mounting type vertical mounting package vertically on a printed wiring board, the mounting density is dramatically increased. Can be increased to

【００３６】図６は本発明の実施形態２である半導体装
置を示しており、（ａ）は外観斜視図、（ｂ）は底面図
である。FIG. 6 shows a semiconductor device according to a second embodiment of the present invention, (a) is an external perspective view and (b) is a bottom view.

【００３７】本実施形態２が前記実施形態１と異なる点
は、各アウタリード４の半田付け実装部４ａと、樹脂封
止体１４の接触面部１５が交互に向きを換えられて互い
に千鳥状に配置されている点である。The second embodiment is different from the first embodiment in that the soldering mounting portions 4a of the outer leads 4 and the contact surface portions 15 of the resin sealing body 14 are alternately turned and arranged in a zigzag pattern. That is the point.

【００３８】本実施形態２においても、接触面部１５の
下面１６によってアウタリード４の半田付け実装部４ａ
のランド５２との半田ペーストによる仮接着力の不足分
を補うことができるため、垂直実装パッケージ１８の傾
きや倒れ等の事故を未然に防止することができる。Also in the second embodiment, the solder mounting portion 4a of the outer lead 4 is formed by the lower surface 16 of the contact surface portion 15.
Since the shortage of the temporary adhesive force due to the solder paste with the land 52 can be compensated, it is possible to prevent accidents such as tilting and falling of the vertical mounting package 18 in advance.

【００３９】図７は本発明の実施形態３である半導体装
置の実装状態を示しており、（ａ）は外観斜視図、
（ｂ）は（ａ）のｂ−ｂ線に沿う側面断面図である。FIG. 7 shows a mounted state of the semiconductor device according to the third embodiment of the present invention, in which (a) is an external perspective view,
(B) is a side sectional view taken along the line bb of (a).

【００４０】本実施形態３が前記実施形態１と異なる点
は、樹脂封止体１４の接触面部１５に接触面積増加部１
５ａがアウタリード４の半田付け実装部４ａと反対方向
に突出されて形成されている点である。The third embodiment differs from the first embodiment in that the contact surface increasing portion 1 is provided on the contact surface portion 15 of the resin sealing body 14.
5a is formed so as to project in a direction opposite to the solder mounting portion 4a of the outer lead 4.

【００４１】本実施形態３によれば、プリント配線基板
５１との接触面積が増加されるため、垂直実装パッケー
ジ１８の傾きや倒れ等の事故をより一層確実に防止する
ことができる。According to the third embodiment, since the contact area with the printed wiring board 51 is increased, it is possible to more reliably prevent accidents such as tilting and falling of the vertically mounted package 18.

【００４２】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments, and can be variously modified without departing from the gist thereof. Needless to say.

【００４３】例えば、ペレットはリードフレームにリー
ド・オン・チップ（ＬＯＣ）構造にボンディングするに
限らず、タブやヘッダ等の基板にボンディングするよう
に構成してもよい。For example, the pellet is not limited to be bonded to a lead frame in a lead-on-chip (LOC) structure, but may be bonded to a substrate such as a tab or a header.

【００４４】垂直実装パッケージは接触面部の下面によ
ってプリント配線基板との接触面積を増加されることに
より、起立を維持し易くなるため、接触面部下面をプリ
ント配線基板の上面に接着層を介して接着しなくともよ
い。Since the contact area of the vertically mounted package with the printed wiring board is increased by the lower surface of the contact surface portion, it becomes easier to maintain the upright position. Therefore, the lower surface of the contact surface portion is bonded to the upper surface of the printed wiring board through the adhesive layer. You don't have to.

【００４５】[0045]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

【００４６】表面実装タイプの垂直実装パッケージにお
ける樹脂封止体にアウタリードの半田付け実装部と面一
の下面を有する接触面部を突設することにより、アウタ
リード群とランド群との半田ペーストによる仮接着状態
において、接触面部下面とプリント配線基板上面とによ
って仮接着力を補うことができるため、表面実装タイプ
の垂直実装パッケージを備えている半導体装置であって
も、垂直実装パッケージがプリント配線基板に対して傾
いたり、倒れたりする事故を確実に防止することができ
る。By provision of a contact surface portion having a lower surface flush with the soldering mounting portion of the outer lead on the resin sealing body in the surface mounting type vertical mounting package, the outer lead group and the land group are temporarily bonded by solder paste. In this state, since the temporary adhesive force can be supplemented by the lower surface of the contact surface portion and the upper surface of the printed wiring board, even in a semiconductor device having a surface mounting type vertical mounting package, the vertical mounting package is It is possible to reliably prevent an accident such as tilting or falling.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施形態である半導体装置の実装状
態を示しており（ａ）は外観斜視図、（ｂ）は（ａ）の
ｂ−ｂ線に沿う側面断面図である。1A and 1B show a mounted state of a semiconductor device according to an embodiment of the present invention, FIG. 1A is an external perspective view, and FIG. 1B is a side sectional view taken along line bb of FIG.

【図２】その半導体装置の製造方法におけるペレットお
よびワイヤ・ボンディング工程後を示しており、（ａ）
は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ矢視断面図
である。FIG. 2 shows a state after a pellet and wire bonding step in the method for manufacturing the semiconductor device, FIG.
Is a partially omitted plan view, and (b) is a sectional view taken along the line bb of (a).

【図３】樹脂封止体成形工程を示す縦断面図である。FIG. 3 is a vertical cross-sectional view showing a resin sealing body molding step.

【図４】その成形後を示しており、（ａ）は一部省略一
部切断平面図、（ｂ）は（ａ）のｂ−ｂ矢視断面図であ
る。4A and 4B are views after the molding, in which FIG. 4A is a partially cutaway plan view with a part thereof omitted, and FIG. 4B is a sectional view taken along the line bb of FIG.

【図５】アウタリードの成形工程を示しており、（ａ）
は成形前の正面図、（ｂ）は成形後の正面図である。FIG. 5 shows a molding process of the outer lead, (a)
Is a front view before molding, and (b) is a front view after molding.

【図６】本発明の実施形態２である半導体装置を示して
おり、（ａ）は外観斜視図、（ｂ）は底面図である。FIG. 6 shows a semiconductor device according to a second embodiment of the present invention, (a) is an external perspective view, and (b) is a bottom view.

【図７】本発明の実施形態３である半導体装置の実装状
態を示しており、（ａ）は外観斜視図、（ｂ）は（ａ）
のｂ−ｂ線に沿う側面断面図である。7A and 7B show a mounted state of a semiconductor device according to a third embodiment of the present invention, FIG. 7A is an external perspective view, and FIG.
FIG. 6 is a side sectional view taken along line bb of FIG.

【符号の説明】[Explanation of symbols]

１…多連リードフレーム、２…単位リードフレーム、３
…外枠（フレーム）、３ａ…位置決め孔、４…アウタリ
ード、４ａ…半田付け実装部、５…インナリード、６…
バスバー、７…ダムバー、９…ペレット、９ａ…電極パ
ッド、１０…パッシベーション膜、１１…絶縁シート、
１２…ボンディングワイヤ、１３…組立品、１４…樹脂
封止体、１５…接触面部、１５ａ…接触面積増加部、１
６…下面、１７…切欠側面、１８…表面実装タイプの垂
直実装パッケージ、１９…半導体装置、２０…トランス
ファ成形装置、２１…上型、２２…下型、２３…キャビ
ティー、２３ａ…上型キャビティー凹部、２３ｂ…下型
キャビティー凹部、２４…ポット、２５…プランジャ、
２６…カル、２７…ランナ、２８…ゲート、２９…逃げ
凹部、３０…レジン、４０…リード成形装置、４１…上
型、４２…下型、４３、４４…押さえ凹部、４５…曲げ
ローラ、５１…プリント配線基板、５２…ランド、５３
…接着材層、５４…半田付け部。1 ... multiple lead frame, 2 ... unit lead frame, 3
... Outer frame (frame), 3a ... Positioning hole, 4 ... Outer lead, 4a ... Solder mounting part, 5 ... Inner lead, 6 ...
Bus bar, 7 ... Dam bar, 9 ... Pellet, 9a ... Electrode pad, 10 ... Passivation film, 11 ... Insulating sheet,
12 ... Bonding wire, 13 ... Assembly, 14 ... Resin encapsulant, 15 ... Contact surface portion, 15a ... Contact area increasing portion, 1
6 ... Lower surface, 17 ... Notch side surface, 18 ... Surface mounting type vertical mounting package, 19 ... Semiconductor device, 20 ... Transfer molding device, 21 ... Upper mold, 22 ... Lower mold, 23 ... Cavity, 23a ... Upper mold cabinet Tee recess, 23b ... Lower mold cavity recess, 24 ... Pot, 25 ... Plunger,
26 ... Cull, 27 ... Runner, 28 ... Gate, 29 ... Escape recess, 30 ... Resin, 40 ... Lead forming device, 41 ... Upper mold, 42 ... Lower mold, 43, 44 ... Holding recess, 45 ... Bending roller, 51 ... Printed wiring board, 52 ... Land, 53
... Adhesive material layer, 54 ... Soldering part.

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 樹脂封止体と樹脂封止体から外部に引き
出された複数本のアウタリードとを備えているパッケー
ジが実装基板の実装面に対して垂直に配置されて表面実
装される半導体装置において、 前記各アウタリードは前記樹脂封止体からの引き出し方
向に対して直角に、かつ、同一平面内に含まれるように
それぞれ屈曲されて半田付け実装部を形成されており、
前記樹脂封止体におけるアウタリード群の引き出し側端
面の一部は半田付け実装部群を含む面に一致されて接触
面部を形成されていることを特徴とする半導体装置。1. A semiconductor device in which a package including a resin encapsulant and a plurality of outer leads drawn out from the resin encapsulant is arranged perpendicularly to a mounting surface of a mounting substrate and surface-mounted. In the above, each of the outer leads is formed at a right angle with respect to the withdrawal direction from the resin sealing body, and is bent so as to be included in the same plane to form a soldering mounting portion,
A semiconductor device, wherein a part of a lead-out side end surface of the outer lead group in the resin encapsulant is formed in contact with a surface including a soldering mounting section group. 【請求項２】 前記半田付け実装部および前記接触面部
が交互に向きを換えられて互いに千鳥状に配置されてい
ることを特徴とする請求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the soldering mounting portions and the contact surface portions are alternately turned and arranged in a zigzag pattern. 【請求項３】 前記接触面部が前記半田付け実装部と反
対方向に突出された面積増加部を形成されていることを
特徴とする請求項１に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the contact surface portion is formed with an area increasing portion protruding in a direction opposite to the soldering mounting portion.
JP30064295A 1995-10-25 1995-10-25 Semiconductor device Pending JPH09121015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30064295A JPH09121015A (en) 1995-10-25 1995-10-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30064295A JPH09121015A (en) 1995-10-25 1995-10-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH09121015A true JPH09121015A (en) 1997-05-06

Family

ID=17887329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30064295A Pending JPH09121015A (en) 1995-10-25 1995-10-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH09121015A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908299B1 (en) * 2008-10-16 2009-07-17 (주)참빛 Lead frame substrate and diode package having the same
JP2012069780A (en) * 2010-09-24 2012-04-05 Shindengen Electric Mfg Co Ltd Method for manufacturing resin seal type semiconductor device, resin seal type semiconductor device and lead frame for the same
US8692366B2 (en) 2010-09-30 2014-04-08 Analog Device, Inc. Apparatus and method for microelectromechanical systems device packaging
US8836132B2 (en) 2012-04-03 2014-09-16 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
US9475694B2 (en) 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
US10629574B2 (en) 2016-10-27 2020-04-21 Analog Devices, Inc. Compact integrated device packages
US10697800B2 (en) 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
US11628275B2 (en) 2018-01-31 2023-04-18 Analog Devices, Inc. Electronic devices
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908299B1 (en) * 2008-10-16 2009-07-17 (주)참빛 Lead frame substrate and diode package having the same
JP2012069780A (en) * 2010-09-24 2012-04-05 Shindengen Electric Mfg Co Ltd Method for manufacturing resin seal type semiconductor device, resin seal type semiconductor device and lead frame for the same
US8692366B2 (en) 2010-09-30 2014-04-08 Analog Device, Inc. Apparatus and method for microelectromechanical systems device packaging
US8836132B2 (en) 2012-04-03 2014-09-16 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
US9278851B2 (en) 2012-04-03 2016-03-08 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
US9475694B2 (en) 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages
US10629574B2 (en) 2016-10-27 2020-04-21 Analog Devices, Inc. Compact integrated device packages
US10697800B2 (en) 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
US11628275B2 (en) 2018-01-31 2023-04-18 Analog Devices, Inc. Electronic devices

Similar Documents

Publication Publication Date Title
JP2967344B2 (en) Stacked semiconductor package module and manufacturing method of stacked semiconductor package module
US6130115A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
KR100460063B1 (en) Stack ball grid arrary package of center pad chips and manufacturing method therefor
JP4352593B2 (en) Resin-sealed circuit device
KR100392713B1 (en) Electronic device
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JP2001094020A (en) Flip-chip pakcage provided with strip-shaped heat spreader and production method
US20020113325A1 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JP2001077232A (en) Semiconductor device and manufacture thereof
JP2885414B2 (en) Semiconductor device, mounting method thereof, and electronic device
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US6657298B1 (en) Integrated circuit chip package having an internal lead
US20030197262A1 (en) Dual-chip integrated circuit package and method of manufacturing the same
US6617200B2 (en) System and method for fabricating a semiconductor device
US20040084757A1 (en) Micro leadframe package having oblique etching
JP2915282B2 (en) Plastic molded integrated circuit package
JPH09121015A (en) Semiconductor device
JP3455685B2 (en) Method for manufacturing semiconductor device
JP3482888B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US5990544A (en) Lead frame and a semiconductor device having the same
JP4189161B2 (en) Lead frame, semiconductor device and manufacturing method thereof
JP2631520B2 (en) Molding method for resin-sealed package