JPH09120975A - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造Info
- Publication number
- JPH09120975A JPH09120975A JP27604195A JP27604195A JPH09120975A JP H09120975 A JPH09120975 A JP H09120975A JP 27604195 A JP27604195 A JP 27604195A JP 27604195 A JP27604195 A JP 27604195A JP H09120975 A JPH09120975 A JP H09120975A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- sealing resin
- resist layer
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 回路基板上における半導体チップの実装領域
およびその周辺の構造を改良して、封止用樹脂を短時間
で充填可能な半導体チップの実装構造を提供すること。 【解決手段】 半導体チップ10Dの実装領域200D
の内側には、レジスト層が形成されておらず、半導体チ
ップ10Dの辺101Dと、レジスト層23Dの端縁2
31Dとは、面方向に寸法tだけずれた位置にある。半
導体チップ10Dの実装領域200Dの内側では、封止
用樹脂40Dの塗布を行った半導体チップ10Dの辺1
01Dに相当する領域から辺103Dに相当する領域に
向けて互いに平行な配線パターン290Dが形成されて
いるが、これらの配線パターン290Dと交差するよう
な他の配線パターンは、形成されていない。封止用樹脂
40Dは、配線パターン291D〜294Dとレジスト
層23Dとによって構成された高い段差部41D〜44
Dによってせき止められる。
およびその周辺の構造を改良して、封止用樹脂を短時間
で充填可能な半導体チップの実装構造を提供すること。 【解決手段】 半導体チップ10Dの実装領域200D
の内側には、レジスト層が形成されておらず、半導体チ
ップ10Dの辺101Dと、レジスト層23Dの端縁2
31Dとは、面方向に寸法tだけずれた位置にある。半
導体チップ10Dの実装領域200Dの内側では、封止
用樹脂40Dの塗布を行った半導体チップ10Dの辺1
01Dに相当する領域から辺103Dに相当する領域に
向けて互いに平行な配線パターン290Dが形成されて
いるが、これらの配線パターン290Dと交差するよう
な他の配線パターンは、形成されていない。封止用樹脂
40Dは、配線パターン291D〜294Dとレジスト
層23Dとによって構成された高い段差部41D〜44
Dによってせき止められる。
Description
【0001】
【発明の属する技術分野】本発明は、フリップチップな
どの半導体チップの回路基板への実装構造に関するもの
である。さらに詳しくは、半導体チップを封止するため
の樹脂を半導体チップと回路基板との隙間に効率よく充
填するための構造技術に関するものである。
どの半導体チップの回路基板への実装構造に関するもの
である。さらに詳しくは、半導体チップを封止するため
の樹脂を半導体チップと回路基板との隙間に効率よく充
填するための構造技術に関するものである。
【0002】
【従来の技術】半導体チップの実装構造のうち、図8
(a)に示すように、配線パターン29Eの一部を配線
電極24Eとして露出させた状態にレジスト層23E
(ソルダーレジスト)が形成された回路基板20Eに対
し、半導体チップ10E(フリップチップ)を実装する
際には、半導体チップ10Eのチップ電極12Eと、回
路基板20Eの配線用電極24Eとをハンダ30Eによ
って接合する方法が一般的に用いられている。ここで、
半導体チップ10Eの実装領域200Eの内側にも縦横
に配線パターン28Eが形成され、その表面側にもレジ
スト層22Eが形成されている。また、半導体チップ1
0Eと回路基板20Eとの隙間G1Eには、半導体チッ
プ10E自身や接合部分の保護などを目的として、封止
用樹脂40Eが充填されている。
(a)に示すように、配線パターン29Eの一部を配線
電極24Eとして露出させた状態にレジスト層23E
(ソルダーレジスト)が形成された回路基板20Eに対
し、半導体チップ10E(フリップチップ)を実装する
際には、半導体チップ10Eのチップ電極12Eと、回
路基板20Eの配線用電極24Eとをハンダ30Eによ
って接合する方法が一般的に用いられている。ここで、
半導体チップ10Eの実装領域200Eの内側にも縦横
に配線パターン28Eが形成され、その表面側にもレジ
スト層22Eが形成されている。また、半導体チップ1
0Eと回路基板20Eとの隙間G1Eには、半導体チッ
プ10E自身や接合部分の保護などを目的として、封止
用樹脂40Eが充填されている。
【0003】かかる封止用樹脂40Eの充填方法とし
て、従来は、図8(b)に矢印E1、さらには矢印E3
で示すように、半導体チップ10Eの4つの辺101E
〜104Eのうちの1つの辺101E全体、あるいは2
つの辺101E、102Eに相当する領域に封止用樹脂
40Eを塗布し、塗布した封止用樹脂40Eが半導体チ
ップ10Eと回路基板20Eとの隙間G1Eに流れ込む
のを利用する方法を用いている。すなわち、半導体チッ
プ10Eの各辺101E〜104Eは、平面的には、レ
ジスト層23Eの内側端縁231Eと略重なる位置にあ
るが、そこには、図8(a)からわかるように、隙間G
2Eがあるので、半導体チップ10Eの外周縁に沿って
封止用樹脂40Eを塗布すれば、封止用樹脂40Eは、
矢印E2に示すように、隙間G2Eから半導体チップ1
0Eと回路基板20Eとの隙間G1Eに自動的に流れ込
んでいく。
て、従来は、図8(b)に矢印E1、さらには矢印E3
で示すように、半導体チップ10Eの4つの辺101E
〜104Eのうちの1つの辺101E全体、あるいは2
つの辺101E、102Eに相当する領域に封止用樹脂
40Eを塗布し、塗布した封止用樹脂40Eが半導体チ
ップ10Eと回路基板20Eとの隙間G1Eに流れ込む
のを利用する方法を用いている。すなわち、半導体チッ
プ10Eの各辺101E〜104Eは、平面的には、レ
ジスト層23Eの内側端縁231Eと略重なる位置にあ
るが、そこには、図8(a)からわかるように、隙間G
2Eがあるので、半導体チップ10Eの外周縁に沿って
封止用樹脂40Eを塗布すれば、封止用樹脂40Eは、
矢印E2に示すように、隙間G2Eから半導体チップ1
0Eと回路基板20Eとの隙間G1Eに自動的に流れ込
んでいく。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
実装構造では、まず、半導体チップ10Eの実装領域2
00Eの内側にも、レジスト層22Eが形成されていた
め、半導体チップ10Eと回路基板20Eとの隙間G1
Eは、レジスト層22Eの厚さに相当する分だけ狭いの
で、封止用樹脂40Eを隙間G1Eの内部に充填し終え
るのに時間がかかるという問題点がある。
実装構造では、まず、半導体チップ10Eの実装領域2
00Eの内側にも、レジスト層22Eが形成されていた
め、半導体チップ10Eと回路基板20Eとの隙間G1
Eは、レジスト層22Eの厚さに相当する分だけ狭いの
で、封止用樹脂40Eを隙間G1Eの内部に充填し終え
るのに時間がかかるという問題点がある。
【0005】また、半導体チップ10Eの辺101E
と、レジスト層23Eの内側端縁231Eとの間には、
隙間G2Eがあるので、封止用樹脂40Eの充填は可能
であるが、隙間G2Eが狭いので、封止用樹脂40Eを
隙間G1Eの内部に充填し終えるのに時間がかかるとい
う問題点がある。
と、レジスト層23Eの内側端縁231Eとの間には、
隙間G2Eがあるので、封止用樹脂40Eの充填は可能
であるが、隙間G2Eが狭いので、封止用樹脂40Eを
隙間G1Eの内部に充填し終えるのに時間がかかるとい
う問題点がある。
【0006】従って、半導体チップ10Eと回路基板2
0Eとの隙間G1Eに封止用樹脂40Eが流れ込む速度
に合わせて、半導体チップ10Eの辺101Eに沿って
封止用樹脂40Eを塗布していくが、その塗布速度が早
すぎると、封止用樹脂40Eが外側に向かって流れ出て
しまう。従って、封止用樹脂40Eをゆっくりと半導体
チップ10Eの辺101Eに沿って塗布していく必要が
あるので、その点からも、封止用樹脂40Eを充填する
のに時間がかかるという問題点がある。
0Eとの隙間G1Eに封止用樹脂40Eが流れ込む速度
に合わせて、半導体チップ10Eの辺101Eに沿って
封止用樹脂40Eを塗布していくが、その塗布速度が早
すぎると、封止用樹脂40Eが外側に向かって流れ出て
しまう。従って、封止用樹脂40Eをゆっくりと半導体
チップ10Eの辺101Eに沿って塗布していく必要が
あるので、その点からも、封止用樹脂40Eを充填する
のに時間がかかるという問題点がある。
【0007】さらに、従来は、半導体チップ10Eの実
装領域200Eの内側において、回路基板20Eには、
配線パターン28Eが縦横に形成されているため、そこ
には、配線パターン28Eの厚さ分に相当する段差が縦
横に形成されている状態にある。従って、半導体チップ
10Eと回路基板20Eとの隙間G1Eに流れ込んだ封
止用樹脂40Eは、段差を何回も越える必要があるた
め、封止用樹脂40Eを隙間G1Eの内部に充填し終え
るのに時間がかかるという問題点がある。
装領域200Eの内側において、回路基板20Eには、
配線パターン28Eが縦横に形成されているため、そこ
には、配線パターン28Eの厚さ分に相当する段差が縦
横に形成されている状態にある。従って、半導体チップ
10Eと回路基板20Eとの隙間G1Eに流れ込んだ封
止用樹脂40Eは、段差を何回も越える必要があるた
め、封止用樹脂40Eを隙間G1Eの内部に充填し終え
るのに時間がかかるという問題点がある。
【0008】すなわち、従来の半導体チップ10Eの実
装構造では、各部分の構造に封止用樹脂40Eを短時間
で充填するための配慮がなされていないので、封止用樹
脂40Eを充填するのに時間がかかるという問題点があ
る。
装構造では、各部分の構造に封止用樹脂40Eを短時間
で充填するための配慮がなされていないので、封止用樹
脂40Eを充填するのに時間がかかるという問題点があ
る。
【0009】以上の問題点に鑑みて、本発明の課題は、
回路基板上における半導体チップの実装領域およびその
周辺の構造を改良して、封止用樹脂を短時間で充填可能
な半導体チップの実装構造を提供することにある。
回路基板上における半導体チップの実装領域およびその
周辺の構造を改良して、封止用樹脂を短時間で充填可能
な半導体チップの実装構造を提供することにある。
【0010】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第1の形態では、配線パターンの一部を配
線電極として露出させた状態にレジスト層が形成された
回路基板と、該回路基板の前記配線電極にチップ電極が
接合された半導体チップと、該半導体チップと前記回路
基板との隙間に充填された封止用樹脂とを有する半導体
チップの実装構造において、前記レジスト層を、前記回
路基板表面における前記半導体チップの実装領域内を避
けるように形成したことを特徴とする。
に、本発明の第1の形態では、配線パターンの一部を配
線電極として露出させた状態にレジスト層が形成された
回路基板と、該回路基板の前記配線電極にチップ電極が
接合された半導体チップと、該半導体チップと前記回路
基板との隙間に充填された封止用樹脂とを有する半導体
チップの実装構造において、前記レジスト層を、前記回
路基板表面における前記半導体チップの実装領域内を避
けるように形成したことを特徴とする。
【0011】本発明の第2の形態では、配線パターンの
一部を配線電極として露出させた状態にレジスト層が形
成された回路基板と、該回路基板の前記配線電極にチッ
プ電極が接合された半導体チップと、該半導体チップと
前記回路基板との隙間に充填された封止用樹脂とを有す
る半導体チップの実装構造において、前記レジスト層
を、前記回路基板表面における前記半導体チップの実装
領域の外側において、該レジスト層の内側端縁が前記半
導体チップの外周縁より所定の寸法だけ外側に位置する
ように形成したことを特徴とする。
一部を配線電極として露出させた状態にレジスト層が形
成された回路基板と、該回路基板の前記配線電極にチッ
プ電極が接合された半導体チップと、該半導体チップと
前記回路基板との隙間に充填された封止用樹脂とを有す
る半導体チップの実装構造において、前記レジスト層
を、前記回路基板表面における前記半導体チップの実装
領域の外側において、該レジスト層の内側端縁が前記半
導体チップの外周縁より所定の寸法だけ外側に位置する
ように形成したことを特徴とする。
【0012】本発明の第3の形態では、配線パターンの
一部を配線電極として露出させた状態にレジスト層が形
成された回路基板と、該回路基板の前記配線電極にチッ
プ電極が接合された半導体チップと、該半導体チップと
前記回路基板との隙間に充填された封止用樹脂とを有す
る半導体チップの実装構造において、前記回路基板表面
における前記半導体チップの実装領域の外側には、前記
封止用樹脂をせき止める段差部を前記半導体チップの少
なくとも1つの辺に沿って形成したことを特徴とする。
一部を配線電極として露出させた状態にレジスト層が形
成された回路基板と、該回路基板の前記配線電極にチッ
プ電極が接合された半導体チップと、該半導体チップと
前記回路基板との隙間に充填された封止用樹脂とを有す
る半導体チップの実装構造において、前記回路基板表面
における前記半導体チップの実装領域の外側には、前記
封止用樹脂をせき止める段差部を前記半導体チップの少
なくとも1つの辺に沿って形成したことを特徴とする。
【0013】この場合には、前記段差部は、前記レジス
ト層と、該レジスト層の下層側において前記半導体チッ
プの少なくとも1つの辺に略平行に延設された配線パタ
ーンとによって構成することができる。
ト層と、該レジスト層の下層側において前記半導体チッ
プの少なくとも1つの辺に略平行に延設された配線パタ
ーンとによって構成することができる。
【0014】また、前記段差部は、前記レジスト層と、
該レジスト層の下層側において前記半導体チップの4つ
の辺にそれぞれ略平行に延設された配線パターンとによ
って構成してもよい。
該レジスト層の下層側において前記半導体チップの4つ
の辺にそれぞれ略平行に延設された配線パターンとによ
って構成してもよい。
【0015】さらに、前記段差部は、前記封止用樹脂を
せき止めることが可能な厚さに形成された前記レジスト
層によって構成してもよい。
せき止めることが可能な厚さに形成された前記レジスト
層によって構成してもよい。
【0016】本発明に係る第4の形態では、配線パター
ンの一部を配線電極として露出させた状態にレジスト層
が形成された回路基板と、該回路基板の前記配線電極に
チップ電極が接合された半導体チップと、該半導体チッ
プと前記回路基板との隙間に充填された封止用樹脂とを
有する半導体チップの実装構造において、前記回路基板
表面における前記半導体チップの実装領域内には、前記
封止用樹脂の塗布を行う前記半導体チップの1辺に相当
する領域から該1辺に対向する前記半導体チップの他の
辺に相当する領域に向けて延びる配線パターンを形成
し、該配線パターンと交差する他の配線パターンを形成
しないことを特徴とする。
ンの一部を配線電極として露出させた状態にレジスト層
が形成された回路基板と、該回路基板の前記配線電極に
チップ電極が接合された半導体チップと、該半導体チッ
プと前記回路基板との隙間に充填された封止用樹脂とを
有する半導体チップの実装構造において、前記回路基板
表面における前記半導体チップの実装領域内には、前記
封止用樹脂の塗布を行う前記半導体チップの1辺に相当
する領域から該1辺に対向する前記半導体チップの他の
辺に相当する領域に向けて延びる配線パターンを形成
し、該配線パターンと交差する他の配線パターンを形成
しないことを特徴とする。
【0017】また、それを変形した発明としては、配線
パターンの一部を配線電極として露出させた状態にレジ
スト層が形成された回路基板と、該回路基板の前記配線
電極にチップ電極が接合された半導体チップと、該半導
体チップと前記回路基板との隙間に充填された封止用樹
脂とを有する半導体チップの実装構造において、前記回
路基板表面における前記半導体チップの実装領域には、
前記封止用樹脂の塗布を行う前記半導体チップの1辺に
相当する領域から前記半導体チップの他の辺に相当する
領域に向けて延びる配線パターンを形成し、該配線パタ
ーンと交差する他の配線パターンを形成しないことを特
徴とする。
パターンの一部を配線電極として露出させた状態にレジ
スト層が形成された回路基板と、該回路基板の前記配線
電極にチップ電極が接合された半導体チップと、該半導
体チップと前記回路基板との隙間に充填された封止用樹
脂とを有する半導体チップの実装構造において、前記回
路基板表面における前記半導体チップの実装領域には、
前記封止用樹脂の塗布を行う前記半導体チップの1辺に
相当する領域から前記半導体チップの他の辺に相当する
領域に向けて延びる配線パターンを形成し、該配線パタ
ーンと交差する他の配線パターンを形成しないことを特
徴とする。
【0018】さらに、本発明では、上記の各形態をそれ
ぞれ組み合わせてもよい。
ぞれ組み合わせてもよい。
【0019】
【発明の実施の形態】図面に基づいて、本発明の実施例
を説明する。
を説明する。
【0020】[実施例1]本例は、本発明の第1および
第2の形態に係る特徴点を兼ね備えた実施例に相当し、
図1(a)は、本例の半導体チップの実装構造を示す断
面図、図1(b)は、この実装構造を示す平面図であ
る。
第2の形態に係る特徴点を兼ね備えた実施例に相当し、
図1(a)は、本例の半導体チップの実装構造を示す断
面図、図1(b)は、この実装構造を示す平面図であ
る。
【0021】図1(a)、(b)に示すように、本例の
実装構造において、回路基板20Aの表面には、配線パ
ターン29Aが形成され、その表面側には、その一部を
配線電極24Aとして露出させた状態のレジスト層23
A(ソルダーレジスト)が形成されている。半導体チッ
プ10A(フリップチップ)は、そのチップ電極12A
と、回路基板20Aの配線用電極24Aとがハンダ30
Aによって接合され、かつ、接合部分や半導体チップ1
0A自身の保護などを目的として、半導体チップ10A
と回路基板20Aとの隙間G1Aには封止用樹脂40A
が充填されている。
実装構造において、回路基板20Aの表面には、配線パ
ターン29Aが形成され、その表面側には、その一部を
配線電極24Aとして露出させた状態のレジスト層23
A(ソルダーレジスト)が形成されている。半導体チッ
プ10A(フリップチップ)は、そのチップ電極12A
と、回路基板20Aの配線用電極24Aとがハンダ30
Aによって接合され、かつ、接合部分や半導体チップ1
0A自身の保護などを目的として、半導体チップ10A
と回路基板20Aとの隙間G1Aには封止用樹脂40A
が充填されている。
【0022】本例では、レジスト層23は、半導体チッ
プ10Aの実装領域200Aの外側領域のみ形成され、
実装領域200Aの内側には、レジスト層が形成されて
いない。このため、従来の構造に比して、レジスト層の
厚さ分だけ、半導体チップ10Aと回路基板20Aとの
隙間G1Aは広く確保されている。
プ10Aの実装領域200Aの外側領域のみ形成され、
実装領域200Aの内側には、レジスト層が形成されて
いない。このため、従来の構造に比して、レジスト層の
厚さ分だけ、半導体チップ10Aと回路基板20Aとの
隙間G1Aは広く確保されている。
【0023】また、半導体チップ10Aの実装領域20
0Aの周囲において、レジスト層23Aの内側端縁23
1Aは、半導体チップ10Aの外周縁(各辺101A〜
104A)より所定の寸法tだけ外側に位置している。
すなわち、レジスト層23Aの内側端縁231Aと、半
導体チップ10Aの外周縁(各辺101A〜104A)
とは、面方向に寸法tだけずれている。このため、半導
体チップ10Aの辺101Aと、レジスト層23Aの端
縁231Aとの間に構成されている隙間G2Aは、従来
の構造に比較して広く確保されている。
0Aの周囲において、レジスト層23Aの内側端縁23
1Aは、半導体チップ10Aの外周縁(各辺101A〜
104A)より所定の寸法tだけ外側に位置している。
すなわち、レジスト層23Aの内側端縁231Aと、半
導体チップ10Aの外周縁(各辺101A〜104A)
とは、面方向に寸法tだけずれている。このため、半導
体チップ10Aの辺101Aと、レジスト層23Aの端
縁231Aとの間に構成されている隙間G2Aは、従来
の構造に比較して広く確保されている。
【0024】このような構造に半導体チップ10Aを実
装するにあたって、本例では以下の方法を用いている。
装するにあたって、本例では以下の方法を用いている。
【0025】まず、半導体チップ10Aのチップ電極1
2Aと、回路基板20Aの配線用電極24Aとをハンダ
30Aによって接合する。
2Aと、回路基板20Aの配線用電極24Aとをハンダ
30Aによって接合する。
【0026】次に、図1(b)に矢印A1で示すよう
に、半導体チップ10Aの4辺101A〜104Aのう
ちの1つの辺101Aに相当する領域に対し、その両端
(半導体チップ10Aの角部分に相当する位置)からわ
ずか内側に入った範囲に対して、ディスペンサーにより
封止用樹脂40Aを塗布する。その結果、図2に示すよ
うに、半導体チップ10Aの辺101Aに沿って、辺1
01Aとレジスト層23Aの内側端縁231Aとの間に
封止用樹脂40Aが溜まる。
に、半導体チップ10Aの4辺101A〜104Aのう
ちの1つの辺101Aに相当する領域に対し、その両端
(半導体チップ10Aの角部分に相当する位置)からわ
ずか内側に入った範囲に対して、ディスペンサーにより
封止用樹脂40Aを塗布する。その結果、図2に示すよ
うに、半導体チップ10Aの辺101Aに沿って、辺1
01Aとレジスト層23Aの内側端縁231Aとの間に
封止用樹脂40Aが溜まる。
【0027】このとき、回路基板20Aについては、裏
面側からヒータブロックBLなどによって直接、加熱す
る一方、半導体チップ10Aについては、その裏面側に
光ビームL(光エネルギー)を照射し、非接触で加熱す
る。
面側からヒータブロックBLなどによって直接、加熱す
る一方、半導体チップ10Aについては、その裏面側に
光ビームL(光エネルギー)を照射し、非接触で加熱す
る。
【0028】その結果、半導体チップ10Aの辺101
Aに沿って溜まっている封止用樹脂40Aは、回路基板
20Aおよび半導体チップ10Aを介して加熱され、矢
印A2で示すように、半導体チップ10Aの辺101A
と、レジスト層23Aの内側端縁231Aとの間に構成
されている隙間G2Aから、半導体チップ10Aと回路
基板20Aとの隙間G1Aに流れ込む。そして、封止用
樹脂40Aは、チップ電極12Aおよび配線用電極24
Aが形成されている位置よりも外側にまで広がって半導
体チップ10Aと回路基板20Aとの隙間G1Aを完全
に埋めるとともに、きれいなフィレットを形成しなが
ら、半導体チップ10Aの側面部13Aにまで届いて硬
化する。
Aに沿って溜まっている封止用樹脂40Aは、回路基板
20Aおよび半導体チップ10Aを介して加熱され、矢
印A2で示すように、半導体チップ10Aの辺101A
と、レジスト層23Aの内側端縁231Aとの間に構成
されている隙間G2Aから、半導体チップ10Aと回路
基板20Aとの隙間G1Aに流れ込む。そして、封止用
樹脂40Aは、チップ電極12Aおよび配線用電極24
Aが形成されている位置よりも外側にまで広がって半導
体チップ10Aと回路基板20Aとの隙間G1Aを完全
に埋めるとともに、きれいなフィレットを形成しなが
ら、半導体チップ10Aの側面部13Aにまで届いて硬
化する。
【0029】このように、本例では、半導体チップ10
Aの実装領域200Aの内側には、レジスト層が形成さ
れていないので、半導体チップ10Aと回路基板20A
との隙間G1Aは、従来の構造に比してレジスト層の厚
さに相当する分だけ広い。従って、封止用樹脂40A
は、半導体チップ10Aと回路基板20Aとの隙間G1
Aをスムーズに流れるので、封止用樹脂40Aを隙間G
1Aの内部に短時間で充填できる。
Aの実装領域200Aの内側には、レジスト層が形成さ
れていないので、半導体チップ10Aと回路基板20A
との隙間G1Aは、従来の構造に比してレジスト層の厚
さに相当する分だけ広い。従って、封止用樹脂40A
は、半導体チップ10Aと回路基板20Aとの隙間G1
Aをスムーズに流れるので、封止用樹脂40Aを隙間G
1Aの内部に短時間で充填できる。
【0030】また、半導体チップ10Aの辺101A
と、レジスト層23Aの端縁231Aとは、面方向に寸
法tだけずれた位置にあるので、半導体チップ10Aの
辺101Aと、レジスト層23の内側端縁231Aとの
間に構成されている隙間G2Aが広い。このため、封止
用樹脂40Aは、隙間G2Aから半導体チップ10Aと
回路基板20Aとの隙間G1Aに短時間で流れ込むの
で、封止用樹脂40Aを隙間G1Aの内部に短時間で充
填できる。
と、レジスト層23Aの端縁231Aとは、面方向に寸
法tだけずれた位置にあるので、半導体チップ10Aの
辺101Aと、レジスト層23の内側端縁231Aとの
間に構成されている隙間G2Aが広い。このため、封止
用樹脂40Aは、隙間G2Aから半導体チップ10Aと
回路基板20Aとの隙間G1Aに短時間で流れ込むの
で、封止用樹脂40Aを隙間G1Aの内部に短時間で充
填できる。
【0031】さらに、本例では、図1(b)に矢印A1
で示したように、封止用樹脂40Aを半導体チップ10
Aの1つの辺101Aに沿って塗布する際に、その塗布
する範囲を辺101Aの両端から内側に入った範囲に制
限してある。このため、そこに塗布された封止用樹脂4
0Aは、半導体チップ10Aの辺102A〜104Aに
沿って回り込むことなく、半導体チップ10Aと回路基
板20Aとの隙間G1Aに流れ込んだ後、そこから外側
に向けて広がっていく。従って、空気は、隙間G1Aか
ら効率よく押し出されるので、封止用樹脂40Aを充
填、硬化した後に、半導体チップ10Aと回路基板20
Aとの隙間G1Aに気泡が残らない。
で示したように、封止用樹脂40Aを半導体チップ10
Aの1つの辺101Aに沿って塗布する際に、その塗布
する範囲を辺101Aの両端から内側に入った範囲に制
限してある。このため、そこに塗布された封止用樹脂4
0Aは、半導体チップ10Aの辺102A〜104Aに
沿って回り込むことなく、半導体チップ10Aと回路基
板20Aとの隙間G1Aに流れ込んだ後、そこから外側
に向けて広がっていく。従って、空気は、隙間G1Aか
ら効率よく押し出されるので、封止用樹脂40Aを充
填、硬化した後に、半導体チップ10Aと回路基板20
Aとの隙間G1Aに気泡が残らない。
【0032】しかも、回路基板20Aについては、裏面
側からヒータブロックBLなどによって直接、加熱する
一方、半導体チップ10については、その裏面側に照射
した光ビームL(光エネルギー)によって非接触で加熱
する。このため、チップ電極12Aと配線用電極24A
との接合部分に物理的衝撃が加わらないので、接合部分
の信頼性が高い。また、半導体チップ10を裏面側から
光ビームLによって加熱する方法によれば、チップ電極
12Aと配線用電極24Aとの接合部分(ハンダ30
A)は、過熱されないので、接合部分の信頼性が高い。
さらに、封止用樹脂40Aは、回路基板20Aおよび半
導体チップ10Aの双方から加熱されるので、封止用樹
脂40Aの浸透性が高い。従って、封止用樹脂40Aを
隙間G1Aの内部に短時間で充填でき、かつ、半導体チ
ップ10Aと回路基板20Aとの隙間G1Aに気泡が残
らない。
側からヒータブロックBLなどによって直接、加熱する
一方、半導体チップ10については、その裏面側に照射
した光ビームL(光エネルギー)によって非接触で加熱
する。このため、チップ電極12Aと配線用電極24A
との接合部分に物理的衝撃が加わらないので、接合部分
の信頼性が高い。また、半導体チップ10を裏面側から
光ビームLによって加熱する方法によれば、チップ電極
12Aと配線用電極24Aとの接合部分(ハンダ30
A)は、過熱されないので、接合部分の信頼性が高い。
さらに、封止用樹脂40Aは、回路基板20Aおよび半
導体チップ10Aの双方から加熱されるので、封止用樹
脂40Aの浸透性が高い。従って、封止用樹脂40Aを
隙間G1Aの内部に短時間で充填でき、かつ、半導体チ
ップ10Aと回路基板20Aとの隙間G1Aに気泡が残
らない。
【0033】[実施例2]本例は、本発明の第1、第
2、および第3の形態に係る特徴点を兼ね備えた実施例
に相当し、図3(a)は、本発明の実施例1に係る半導
体チップの実装構造を示す断面図、図3(b)は、この
実装構造を示す平面図である。
2、および第3の形態に係る特徴点を兼ね備えた実施例
に相当し、図3(a)は、本発明の実施例1に係る半導
体チップの実装構造を示す断面図、図3(b)は、この
実装構造を示す平面図である。
【0034】図3(a)、(b)に示すように、本例の
実装構造においても、回路基板20Bの表面には、配線
パターン291B、293Bが形成され、その表面側に
は、レジスト層23Bが形成されている。また、回路基
板20Bは、多層基板として構成され、その内層には、
配線パターン292B、294Bが形成されている。こ
こで、レジスト層23bは、配線パターン292B、2
93Bの一部を配線電極24Bとして露出させた状態に
ある。半導体チップ10B(フリップチップ)は、その
チップ電極12Bと、回路基板20Bの配線用電極24
Bとがハンダ30Bによって接合され、かつ、半導体チ
ップ10Bと回路基板20Bとの隙間G1Bには封止用
樹脂40Bが充填されている。
実装構造においても、回路基板20Bの表面には、配線
パターン291B、293Bが形成され、その表面側に
は、レジスト層23Bが形成されている。また、回路基
板20Bは、多層基板として構成され、その内層には、
配線パターン292B、294Bが形成されている。こ
こで、レジスト層23bは、配線パターン292B、2
93Bの一部を配線電極24Bとして露出させた状態に
ある。半導体チップ10B(フリップチップ)は、その
チップ電極12Bと、回路基板20Bの配線用電極24
Bとがハンダ30Bによって接合され、かつ、半導体チ
ップ10Bと回路基板20Bとの隙間G1Bには封止用
樹脂40Bが充填されている。
【0035】本例では、半導体チップ10Bの実装領域
200Bの内側にレジスト層が形成されておらず、従来
の構造に比して、その厚さ分だけ、半導体チップ10B
と回路基板20Bとの隙間G1Bは広く確保されてい
る。
200Bの内側にレジスト層が形成されておらず、従来
の構造に比して、その厚さ分だけ、半導体チップ10B
と回路基板20Bとの隙間G1Bは広く確保されてい
る。
【0036】また、半導体チップ10Bの実装領域20
0Bの外側領域にレジスト層23Bが形成され、レジス
ト層23Bの内側端縁231Bは、半導体チップ10B
の外周縁(各辺101B〜104B)より所定の寸法t
だけ外側に位置している。すなわち、レジスト層23B
の内側端縁231Bと、半導体チップ10Bの外周縁
(各辺101B〜104B)とは、面方向に寸法tだけ
ずれている。このため、半導体チップ10Bの辺101
Bと、レジスト層23Bの内側端縁231Bとの間に構
成されている隙間G2Bは、従来の構造に比して広く確
保されている。
0Bの外側領域にレジスト層23Bが形成され、レジス
ト層23Bの内側端縁231Bは、半導体チップ10B
の外周縁(各辺101B〜104B)より所定の寸法t
だけ外側に位置している。すなわち、レジスト層23B
の内側端縁231Bと、半導体チップ10Bの外周縁
(各辺101B〜104B)とは、面方向に寸法tだけ
ずれている。このため、半導体チップ10Bの辺101
Bと、レジスト層23Bの内側端縁231Bとの間に構
成されている隙間G2Bは、従来の構造に比して広く確
保されている。
【0037】さたに、図3(b)に示すように、配線パ
ターン291Bは、半導体チップ10Bの辺101Bに
平行に配置され、その上層にレジスト層23Bが形成さ
れている状態にある。このため、図3(a)に示すよう
に、半導体チップ10Bの実装領域200Bの周囲に
は、配線パターン291Bおよびレジスト層23Bによ
って段差部41Bが構成され、この段差部41Bは、半
導体チップ10Bの辺101Bと平行に延びる状態にあ
る。段差部41Bは、後述するように、封止用樹脂40
Bが外側に流れだすことを防止するためのダムとして機
能する。
ターン291Bは、半導体チップ10Bの辺101Bに
平行に配置され、その上層にレジスト層23Bが形成さ
れている状態にある。このため、図3(a)に示すよう
に、半導体チップ10Bの実装領域200Bの周囲に
は、配線パターン291Bおよびレジスト層23Bによ
って段差部41Bが構成され、この段差部41Bは、半
導体チップ10Bの辺101Bと平行に延びる状態にあ
る。段差部41Bは、後述するように、封止用樹脂40
Bが外側に流れだすことを防止するためのダムとして機
能する。
【0038】このような構造に半導体チップ10Bを実
装するにあたって、本例では以下の方法を用いている。
装するにあたって、本例では以下の方法を用いている。
【0039】まず、半導体チップ10Bのチップ電極1
2Bと、回路基板20Bの配線用電極24Bとをハンダ
30Bによって接合する。
2Bと、回路基板20Bの配線用電極24Bとをハンダ
30Bによって接合する。
【0040】次に、図3(b)に矢印B1で示すよう
に、半導体チップ10Bの4辺101B〜104Bのう
ちの1つの辺101Bに対し、その両端(半導体チップ
10Bの角部分に相当する位置)からわずか内側に入っ
た範囲に、ディスペンサーにより封止用樹脂40Bを塗
布する。その結果、図4に示すように、半導体チップ1
0Bの辺101Bに沿って、辺101Bとレジスト層2
3Bの内側端縁231Bとの間には、封止用樹脂40B
が溜まる。
に、半導体チップ10Bの4辺101B〜104Bのう
ちの1つの辺101Bに対し、その両端(半導体チップ
10Bの角部分に相当する位置)からわずか内側に入っ
た範囲に、ディスペンサーにより封止用樹脂40Bを塗
布する。その結果、図4に示すように、半導体チップ1
0Bの辺101Bに沿って、辺101Bとレジスト層2
3Bの内側端縁231Bとの間には、封止用樹脂40B
が溜まる。
【0041】このとき、回路基板20Bについては、裏
面側からヒータブロックBLなどによって直接、加熱す
る一方、半導体チップ10Bについては、その裏面側に
光ビームL(光エネルギー)を照射し、非接触で加熱す
る。
面側からヒータブロックBLなどによって直接、加熱す
る一方、半導体チップ10Bについては、その裏面側に
光ビームL(光エネルギー)を照射し、非接触で加熱す
る。
【0042】その結果、半導体チップ10Bの辺101
Bに沿って溜まっている封止用樹脂40Bは、回路基板
20Bおよび半導体チップ10Bを介して加熱され、半
導体チップ10Bの辺101Bと、レジスト層23Bの
内側端縁231Bとの間に構成されている隙間G2Bか
ら、矢印B2で示すように、半導体チップ10Bと回路
基板20Bとの隙間G1Bに流れ込む。
Bに沿って溜まっている封止用樹脂40Bは、回路基板
20Bおよび半導体チップ10Bを介して加熱され、半
導体チップ10Bの辺101Bと、レジスト層23Bの
内側端縁231Bとの間に構成されている隙間G2Bか
ら、矢印B2で示すように、半導体チップ10Bと回路
基板20Bとの隙間G1Bに流れ込む。
【0043】そして、封止用樹脂40Bは、チップ電極
12Bおよび配線用電極24Bが形成されている位置よ
りも外側にまで広がって半導体チップ10Bと回路基板
20Bとの隙間G1Bを完全に埋めるとともに、きれい
なフィレットを形成しながら、半導体チップ10Bの側
面部13Bにまで届いて硬化する。この間、封止用樹脂
40Bは、配線パターン291Bとレジスト層23Bと
によって構成された段差部41Bによってせき止められ
ているため、外側領域にまで流れ出ない。
12Bおよび配線用電極24Bが形成されている位置よ
りも外側にまで広がって半導体チップ10Bと回路基板
20Bとの隙間G1Bを完全に埋めるとともに、きれい
なフィレットを形成しながら、半導体チップ10Bの側
面部13Bにまで届いて硬化する。この間、封止用樹脂
40Bは、配線パターン291Bとレジスト層23Bと
によって構成された段差部41Bによってせき止められ
ているため、外側領域にまで流れ出ない。
【0044】このように、本例では、半導体チップ10
Bの実装領域200Bの内側に、レジスト層が形成され
ていないので、半導体チップ10Bと回路基板20Bと
の隙間G1Bが広い。また、半導体チップ10Bの辺1
01Bと、レジスト層23Bの端縁231Bとは、面方
向に寸法tだけずれた位置にあるので、隙間G2Bも広
い。このため、封止用樹脂40Bは、半導体チップ10
Bと回路基板20Bとの隙間G1Bに短時間で流れ込む
ので、封止用樹脂40Bを隙間G1Bの内部に短時間で
充填できる。また、図3(b)に矢印B1で示したよう
に、封止用樹脂40Bを半導体チップ10Bの1つの辺
101Bに沿って塗布する範囲を辺101Bの両端から
わずか内側に入った範囲に制限してある。このため、そ
こに塗布された封止用樹脂40Bは、半導体チップ10
Bと回路基板20Bとの隙間G1Bに流れ込んだ後、そ
こから外側に向けて広がっていく。従って、半導体チッ
プ10Bと回路基板20Bとの隙間G1Bからは、空気
が効率よく押し出されるので、封止用樹脂40Bを充
填、硬化した後に、半導体チップ10Bと回路基板20
Bとの隙間G1Bに気泡が残らない。
Bの実装領域200Bの内側に、レジスト層が形成され
ていないので、半導体チップ10Bと回路基板20Bと
の隙間G1Bが広い。また、半導体チップ10Bの辺1
01Bと、レジスト層23Bの端縁231Bとは、面方
向に寸法tだけずれた位置にあるので、隙間G2Bも広
い。このため、封止用樹脂40Bは、半導体チップ10
Bと回路基板20Bとの隙間G1Bに短時間で流れ込む
ので、封止用樹脂40Bを隙間G1Bの内部に短時間で
充填できる。また、図3(b)に矢印B1で示したよう
に、封止用樹脂40Bを半導体チップ10Bの1つの辺
101Bに沿って塗布する範囲を辺101Bの両端から
わずか内側に入った範囲に制限してある。このため、そ
こに塗布された封止用樹脂40Bは、半導体チップ10
Bと回路基板20Bとの隙間G1Bに流れ込んだ後、そ
こから外側に向けて広がっていく。従って、半導体チッ
プ10Bと回路基板20Bとの隙間G1Bからは、空気
が効率よく押し出されるので、封止用樹脂40Bを充
填、硬化した後に、半導体チップ10Bと回路基板20
Bとの隙間G1Bに気泡が残らない。
【0045】しかも、回路基板20Bについては、裏面
側からヒータブロックBLなどによって直接、加熱する
一方、半導体チップ10については、その裏面側に照射
した光ビームL(光エネルギー)によって非接触で加熱
する。このため、チップ電極12Bと配線用電極24B
との接合部分は、物理的衝撃を受けないので、接合部分
の信頼性が高い。また、半導体チップ10を裏面側から
光ビームLによって加熱する方法によれば、チップ電極
12Bと配線用電極24Bとの接合部分(ハンダ30
B)は、過熱されないので、接合部分の信頼性が高い。
さらに、封止用樹脂40Bは、回路基板20Bおよび半
導体チップ10Bの双方から加熱されるので、封止用樹
脂40Bを隙間G1Bの内部に短時間で充填でき、か
つ、半導体チップ10Bと回路基板20Bとの隙間G1
Bに気泡が残らない。
側からヒータブロックBLなどによって直接、加熱する
一方、半導体チップ10については、その裏面側に照射
した光ビームL(光エネルギー)によって非接触で加熱
する。このため、チップ電極12Bと配線用電極24B
との接合部分は、物理的衝撃を受けないので、接合部分
の信頼性が高い。また、半導体チップ10を裏面側から
光ビームLによって加熱する方法によれば、チップ電極
12Bと配線用電極24Bとの接合部分(ハンダ30
B)は、過熱されないので、接合部分の信頼性が高い。
さらに、封止用樹脂40Bは、回路基板20Bおよび半
導体チップ10Bの双方から加熱されるので、封止用樹
脂40Bを隙間G1Bの内部に短時間で充填でき、か
つ、半導体チップ10Bと回路基板20Bとの隙間G1
Bに気泡が残らない。
【0046】さらに、本例では、半導体チップ10Bの
辺101Bに沿って塗布した封止用樹脂40Bは、配線
パターン291Bとレジスト層23Bとによって構成さ
れた段差部41Bによってせき止められる。従って、従
来の構造に比して、半導体チップ10Bの辺101Bに
沿って封止用樹脂40Bを多めに塗布することができる
ので、樹脂の塗布、充填工程を短時間に行うことができ
る。
辺101Bに沿って塗布した封止用樹脂40Bは、配線
パターン291Bとレジスト層23Bとによって構成さ
れた段差部41Bによってせき止められる。従って、従
来の構造に比して、半導体チップ10Bの辺101Bに
沿って封止用樹脂40Bを多めに塗布することができる
ので、樹脂の塗布、充填工程を短時間に行うことができ
る。
【0047】この場合でも、封止用樹脂40Bは、配線
パターン291Bとレジスト層23Bとによって2段に
構成された高い段差部41Bによってせき止められ、外
側領域にまで流れ出ない。それ故、半導体チップ10B
の実装領域200Bの近傍に他の電子部品を配置するこ
とができるので、回路基板20Bへの実装密度を高める
ことができる。
パターン291Bとレジスト層23Bとによって2段に
構成された高い段差部41Bによってせき止められ、外
側領域にまで流れ出ない。それ故、半導体チップ10B
の実装領域200Bの近傍に他の電子部品を配置するこ
とができるので、回路基板20Bへの実装密度を高める
ことができる。
【0048】[実施例2の変形例]なお、半導体チップ
10Bの実装領域200Bの周囲において、半導体チッ
プ10Bの辺に平行に延びる配線パターン291Bと、
レジスト層23Bとによって2段に構成された高い段差
部41Bについては、図5に示すように、半導体チップ
10Bの4つの辺101B〜104Bのうち、封止用樹
脂40Bを塗布する領域に対応する辺101Bだけでな
く、その他の辺102B〜104Bに対しても、略平行
に延びる段差部41Bを形成してもよい。
10Bの実装領域200Bの周囲において、半導体チッ
プ10Bの辺に平行に延びる配線パターン291Bと、
レジスト層23Bとによって2段に構成された高い段差
部41Bについては、図5に示すように、半導体チップ
10Bの4つの辺101B〜104Bのうち、封止用樹
脂40Bを塗布する領域に対応する辺101Bだけでな
く、その他の辺102B〜104Bに対しても、略平行
に延びる段差部41Bを形成してもよい。
【0049】このように構成によれば、半導体チップ1
0Bの辺101Bに対峙する段差部41Bは、封止用樹
脂40Bを塗布する際に多量の封止用樹脂40Bを溜め
ることを可能にする一方、他の辺103B(辺102
B、104B)に対峙する段差部41Bは、そこから外
側に封止用樹脂40Bが流れ出ることを防止する。その
結果、半導体チップ10Bの四方いずれの方向において
も、半導体チップ10Bに近接した位置に他の電子部品
を実装することができる。
0Bの辺101Bに対峙する段差部41Bは、封止用樹
脂40Bを塗布する際に多量の封止用樹脂40Bを溜め
ることを可能にする一方、他の辺103B(辺102
B、104B)に対峙する段差部41Bは、そこから外
側に封止用樹脂40Bが流れ出ることを防止する。その
結果、半導体チップ10Bの四方いずれの方向において
も、半導体チップ10Bに近接した位置に他の電子部品
を実装することができる。
【0050】[実施例3]本例は、本発明の第1、第
2、第3、および第4の形態に係る特徴点を兼ね備えた
実施例に相当し、図6(a)は、本発明の実施例1に係
る半導体チップの実装構造を示す断面図、図6(b)
は、この実装構造を示す平面図である。
2、第3、および第4の形態に係る特徴点を兼ね備えた
実施例に相当し、図6(a)は、本発明の実施例1に係
る半導体チップの実装構造を示す断面図、図6(b)
は、この実装構造を示す平面図である。
【0051】図6(a)に示すように、本例の実装構造
においても、回路基板20Cの表面には、配線パターン
291C、293Cが形成され、その表面側には、レジ
スト層23Cが形成されている。レジスト層23Cは、
配線パターン291C、293Cの一部を配線電極24
Cとして露出させた状態にある。半導体チップ10C
(フリップチップ)は、そのチップ電極12Cと、回路
基板20Cの配線用電極24Cとがハンダ30Cによっ
て接合され、かつ、半導体チップ10Cと回路基板20
Cとの隙間G1Cには封止用樹脂40Cが充填されてい
る。
においても、回路基板20Cの表面には、配線パターン
291C、293Cが形成され、その表面側には、レジ
スト層23Cが形成されている。レジスト層23Cは、
配線パターン291C、293Cの一部を配線電極24
Cとして露出させた状態にある。半導体チップ10C
(フリップチップ)は、そのチップ電極12Cと、回路
基板20Cの配線用電極24Cとがハンダ30Cによっ
て接合され、かつ、半導体チップ10Cと回路基板20
Cとの隙間G1Cには封止用樹脂40Cが充填されてい
る。
【0052】本例では、図6(b)に示すように、半導
体チップ10Cの実装領域200Cには、後述する方法
により封止用樹脂40Cの塗布を行う半導体チップ10
Cの1つの辺101Cに相当する領域から、この辺10
1Cに対向する半導体チップ10Cの辺103Cに相当
する領域に向けて、配線パターン291Cが直線的に延
びて、互いに平行な配線パターン290Cが形成されて
いる。但し、半導体チップ10Cの実装領域200Cの
内側では、配線パターン290Cと交差するような他の
配線パターンは、形成されていない。
体チップ10Cの実装領域200Cには、後述する方法
により封止用樹脂40Cの塗布を行う半導体チップ10
Cの1つの辺101Cに相当する領域から、この辺10
1Cに対向する半導体チップ10Cの辺103Cに相当
する領域に向けて、配線パターン291Cが直線的に延
びて、互いに平行な配線パターン290Cが形成されて
いる。但し、半導体チップ10Cの実装領域200Cの
内側では、配線パターン290Cと交差するような他の
配線パターンは、形成されていない。
【0053】また、実施例1ないし3と同様、半導体チ
ップ10Cの実装領域200Cの内側には、レジスト層
が形成されておらず、その分だけ、半導体チップ10C
と回路基板20Cとの隙間G1Cは広い。さらに、半導
体チップ10Cの実装領域200Cの周囲において、レ
ジスト層23Cの内側端縁231Cは、半導体チップ1
0Cの外周縁(各辺101C〜104C)より所定の寸
法tだけ外側に位置している。このため、半導体チップ
10Cの辺101Cと、レジスト層23Cの内側端縁2
31Cとの間に構成されている隙間G2Cは、従来の構
造に比較して広い。
ップ10Cの実装領域200Cの内側には、レジスト層
が形成されておらず、その分だけ、半導体チップ10C
と回路基板20Cとの隙間G1Cは広い。さらに、半導
体チップ10Cの実装領域200Cの周囲において、レ
ジスト層23Cの内側端縁231Cは、半導体チップ1
0Cの外周縁(各辺101C〜104C)より所定の寸
法tだけ外側に位置している。このため、半導体チップ
10Cの辺101Cと、レジスト層23Cの内側端縁2
31Cとの間に構成されている隙間G2Cは、従来の構
造に比較して広い。
【0054】しかも、本例では、封止用樹脂40Cの塗
布を行う半導体チップ10Cの1つの辺101Cに相当
する領域では、レジスト層23Cが厚めに形成され、封
止用樹脂40Cをせき止めるための段差部41C(ダ
ム)を構成している。
布を行う半導体チップ10Cの1つの辺101Cに相当
する領域では、レジスト層23Cが厚めに形成され、封
止用樹脂40Cをせき止めるための段差部41C(ダ
ム)を構成している。
【0055】このような構造に半導体チップ10Cを実
装するにあたって、本例では以下の方法を用いている。
装するにあたって、本例では以下の方法を用いている。
【0056】まず、半導体チップ10Cのチップ電極1
2Cと、回路基板20Cの配線用電極24Cとをハンダ
30Cによって接合する。
2Cと、回路基板20Cの配線用電極24Cとをハンダ
30Cによって接合する。
【0057】次に、図6(b)に矢印C1で示すよう
に、半導体チップ10Cの4辺101C〜104Cのう
ちの1つの辺101Cに対し、その両端(半導体チップ
10Cの角部分に相当する位置)からわずか内側に入っ
た範囲にまで、ディスペンサーにより封止用樹脂40C
を塗布する。その結果、半導体チップ10Cの辺101
Cに沿って、辺101Cとレジスト層23Cの端縁23
1Cとの間には、封止用樹脂40Cが溜まる。
に、半導体チップ10Cの4辺101C〜104Cのう
ちの1つの辺101Cに対し、その両端(半導体チップ
10Cの角部分に相当する位置)からわずか内側に入っ
た範囲にまで、ディスペンサーにより封止用樹脂40C
を塗布する。その結果、半導体チップ10Cの辺101
Cに沿って、辺101Cとレジスト層23Cの端縁23
1Cとの間には、封止用樹脂40Cが溜まる。
【0058】このとき、回路基板20Cについては、裏
面側からヒータブロックなどによって直接、加熱する一
方、半導体チップ10Cについては、その裏面側に光ビ
ーム(光エネルギー)を照射して、非接触で加熱する。
面側からヒータブロックなどによって直接、加熱する一
方、半導体チップ10Cについては、その裏面側に光ビ
ーム(光エネルギー)を照射して、非接触で加熱する。
【0059】その結果、半導体チップ10Cの辺101
Cに沿って溜まっている封止用樹脂40Cは、回路基板
20Cおよび半導体チップ10Cを介して加熱され、半
導体チップ10Cの辺101Cと回路基板20Cとの間
に構成されている隙間G2Cから、矢印C2で示すよう
に、半導体チップ10Cと回路基板20Cとの隙間G1
Cに流れ込む。
Cに沿って溜まっている封止用樹脂40Cは、回路基板
20Cおよび半導体チップ10Cを介して加熱され、半
導体チップ10Cの辺101Cと回路基板20Cとの間
に構成されている隙間G2Cから、矢印C2で示すよう
に、半導体チップ10Cと回路基板20Cとの隙間G1
Cに流れ込む。
【0060】この間、封止用樹脂40Cは、半導体チッ
プ10Cの辺101Cに相当する領域から辺103Cに
相当する領域に向けて、配線パターン290Cの凹凸に
導かれて半導体チップ10Cと回路基板20Cとの隙間
G1Cに流れ込む。
プ10Cの辺101Cに相当する領域から辺103Cに
相当する領域に向けて、配線パターン290Cの凹凸に
導かれて半導体チップ10Cと回路基板20Cとの隙間
G1Cに流れ込む。
【0061】そして、封止用樹脂40Cは、チップ電極
12Cおよび配線用電極24Cが形成されている位置よ
りも外側にまで広がって半導体チップ10Cと回路基板
20Cとの隙間G1Cを完全に埋めるとともに、きれい
なフィレットを形成しながら、半導体チップ10Cの側
面部13Cにまで届いて硬化する。この間、封止用樹脂
40Cは、厚めのレジスト層23Cによって構成された
段差部41Cによってせき止められるため、外側領域に
まで流れ出ない。
12Cおよび配線用電極24Cが形成されている位置よ
りも外側にまで広がって半導体チップ10Cと回路基板
20Cとの隙間G1Cを完全に埋めるとともに、きれい
なフィレットを形成しながら、半導体チップ10Cの側
面部13Cにまで届いて硬化する。この間、封止用樹脂
40Cは、厚めのレジスト層23Cによって構成された
段差部41Cによってせき止められるため、外側領域に
まで流れ出ない。
【0062】このように、本例では、半導体チップ10
Cの実装領域200Cの内側には、レジスト層が形成さ
れていないので、半導体チップ10Cと回路基板20C
との隙間G1Cが広い。また、半導体チップ10Cの辺
101Cと、レジスト層23Cの端縁231Cとは、面
方向に寸法tだけずれた位置にあるので、半導体チップ
10Cの辺101Cとレジスト層23Cの内側端縁23
1Cとの間の隙間G2Cが広い。このため、封止用樹脂
40Cは、半導体チップ10Cと回路基板20Cとの隙
間G1Cに短時間で流れ込むので、封止用樹脂40Cを
隙間G1Cの内部に短時間で充填できる。さらに、本例
では、図6(b)に矢印C1で示したように、封止用樹
脂40Cを半導体チップ10Cの1つの辺101Cに沿
って塗布する範囲を辺101Cの両端からわずか内側に
入った範囲に制限してある。このため、そこに塗布され
た封止用樹脂40Cは、半導体チップ10Cと回路基板
20Cとの隙間G1Cに流れ込んだ後、そこから外側に
向けて広がっていく。従って、半導体チップ10Cと回
路基板20Cとの隙間G1Cからは、空気が効率よく押
し出されるので、封止用樹脂40Cを充填、硬化した後
に、半導体チップ10Cと回路基板20Cとの隙間G1
Cに気泡が残らない。
Cの実装領域200Cの内側には、レジスト層が形成さ
れていないので、半導体チップ10Cと回路基板20C
との隙間G1Cが広い。また、半導体チップ10Cの辺
101Cと、レジスト層23Cの端縁231Cとは、面
方向に寸法tだけずれた位置にあるので、半導体チップ
10Cの辺101Cとレジスト層23Cの内側端縁23
1Cとの間の隙間G2Cが広い。このため、封止用樹脂
40Cは、半導体チップ10Cと回路基板20Cとの隙
間G1Cに短時間で流れ込むので、封止用樹脂40Cを
隙間G1Cの内部に短時間で充填できる。さらに、本例
では、図6(b)に矢印C1で示したように、封止用樹
脂40Cを半導体チップ10Cの1つの辺101Cに沿
って塗布する範囲を辺101Cの両端からわずか内側に
入った範囲に制限してある。このため、そこに塗布され
た封止用樹脂40Cは、半導体チップ10Cと回路基板
20Cとの隙間G1Cに流れ込んだ後、そこから外側に
向けて広がっていく。従って、半導体チップ10Cと回
路基板20Cとの隙間G1Cからは、空気が効率よく押
し出されるので、封止用樹脂40Cを充填、硬化した後
に、半導体チップ10Cと回路基板20Cとの隙間G1
Cに気泡が残らない。
【0063】しかも、回路基板20Cについては、裏面
側からヒータブロックなどによって直接、加熱する一
方、半導体チップ10については、その裏面側に照射し
た光ビーム(光エネルギー)によって非接触で加熱す
る。このため、チップ電極12Cと配線用電極24Cと
の接合部分は、物理的衝撃を受けないので、接合部分の
信頼性が高い。また、半導体チップ10を裏面側から光
ビームによって加熱する方法によれば、チップ電極12
Cと配線用電極24Cとの接合部分(ハンダ30C)
は、過熱されないので、接合部分の信頼性が高い。さら
に、封止用樹脂40Cは、回路基板20Cおよび半導体
チップ10Cの双方から加熱されるので、封止用樹脂4
0Cを隙間G1Cの内部に短時間で充填でき、かつ、半
導体チップ10Cと回路基板20Cとの隙間G1Cに気
泡が残らないなど、実施例1と同様な効果を奏する。
側からヒータブロックなどによって直接、加熱する一
方、半導体チップ10については、その裏面側に照射し
た光ビーム(光エネルギー)によって非接触で加熱す
る。このため、チップ電極12Cと配線用電極24Cと
の接合部分は、物理的衝撃を受けないので、接合部分の
信頼性が高い。また、半導体チップ10を裏面側から光
ビームによって加熱する方法によれば、チップ電極12
Cと配線用電極24Cとの接合部分(ハンダ30C)
は、過熱されないので、接合部分の信頼性が高い。さら
に、封止用樹脂40Cは、回路基板20Cおよび半導体
チップ10Cの双方から加熱されるので、封止用樹脂4
0Cを隙間G1Cの内部に短時間で充填でき、かつ、半
導体チップ10Cと回路基板20Cとの隙間G1Cに気
泡が残らないなど、実施例1と同様な効果を奏する。
【0064】さらに、本例では、半導体チップ10Cの
辺101Cに沿って塗布した封止用樹脂40Cは、厚め
のレジスト層23Cによって構成された高い段差部41
Cによってせき止められる。それ故、従来の構造に比し
て、半導体チップ10Cの辺101Cに沿って封止用樹
脂40Cを多めに塗布することができるので、樹脂の塗
布・充填工程を短時間に行うことができる。この場合で
も、封止用樹脂40Cは、高い段差部41Cによってせ
き止められ、外側領域にまで流れ出ない。それ故、半導
体チップ10Cの実装領域200Cの近傍に他の電子部
品を配置することができるので、回路基板20Cへの実
装密度を高めることができるなど、実施例3と同様な効
果を奏する。
辺101Cに沿って塗布した封止用樹脂40Cは、厚め
のレジスト層23Cによって構成された高い段差部41
Cによってせき止められる。それ故、従来の構造に比し
て、半導体チップ10Cの辺101Cに沿って封止用樹
脂40Cを多めに塗布することができるので、樹脂の塗
布・充填工程を短時間に行うことができる。この場合で
も、封止用樹脂40Cは、高い段差部41Cによってせ
き止められ、外側領域にまで流れ出ない。それ故、半導
体チップ10Cの実装領域200Cの近傍に他の電子部
品を配置することができるので、回路基板20Cへの実
装密度を高めることができるなど、実施例3と同様な効
果を奏する。
【0065】それに加えて、本例では、半導体チップ1
0Cの実装領域200Cの内側には、封止用樹脂40C
の塗布を行った半導体チップ10Cの辺101Cに相当
する領域から辺103Cに相当する領域に向けて互いに
平行な配線パターン290Cが形成されているが、これ
らの配線パターン290Cと交差するような他の配線パ
ターンは、形成されていない。従って、封止用樹脂40
Cは、配線パターン290Cの凹凸に沿って導かれるの
で、封止用樹脂40Cを半導体チップ10Cと回路基板
20Cとの隙間G1Cに短時間に充填できる。しかも、
封止用樹脂40Cは、配線パターン290Cに導かれ、
一定の方向性をもってスムーズに流れるので、空気が効
率よく排出される。それ故、半導体チップ10Cと回路
基板20Cとの隙間G1Cに気泡が残らない。
0Cの実装領域200Cの内側には、封止用樹脂40C
の塗布を行った半導体チップ10Cの辺101Cに相当
する領域から辺103Cに相当する領域に向けて互いに
平行な配線パターン290Cが形成されているが、これ
らの配線パターン290Cと交差するような他の配線パ
ターンは、形成されていない。従って、封止用樹脂40
Cは、配線パターン290Cの凹凸に沿って導かれるの
で、封止用樹脂40Cを半導体チップ10Cと回路基板
20Cとの隙間G1Cに短時間に充填できる。しかも、
封止用樹脂40Cは、配線パターン290Cに導かれ、
一定の方向性をもってスムーズに流れるので、空気が効
率よく排出される。それ故、半導体チップ10Cと回路
基板20Cとの隙間G1Cに気泡が残らない。
【0066】[実施例3の変形例]なお、実施例3で
は、封止用樹脂をせき止めるための段差部を厚いレジス
ト層によって構成したが、配線パターンとレジスト層と
によって段差部を構成してもよい。すなわち、図7
(a)、(b)に示すように、本例の実装構造において
も、回路基板20Dの表面には、半導体チップ10Dの
各辺101D〜104Dに平行な配線パターン291D
〜294Dが形成されているとともに、その表面側に
は、レジスト層23Dが形成されている。また、回路基
板20Dは、多層基板として構成され、その内層には、
配線パターン295D〜299Dが形成されている。こ
こで、レジスト層23Dは、配線パターン295D、2
96D、298D、299Dの一部を配線用電極24D
として露出させた状態にある。
は、封止用樹脂をせき止めるための段差部を厚いレジス
ト層によって構成したが、配線パターンとレジスト層と
によって段差部を構成してもよい。すなわち、図7
(a)、(b)に示すように、本例の実装構造において
も、回路基板20Dの表面には、半導体チップ10Dの
各辺101D〜104Dに平行な配線パターン291D
〜294Dが形成されているとともに、その表面側に
は、レジスト層23Dが形成されている。また、回路基
板20Dは、多層基板として構成され、その内層には、
配線パターン295D〜299Dが形成されている。こ
こで、レジスト層23Dは、配線パターン295D、2
96D、298D、299Dの一部を配線用電極24D
として露出させた状態にある。
【0067】半導体チップ10D(フリップチップ)
は、そのチップ電極12Dと、回路基板20Dの配線用
電極24Dとがハンダ30Dによって接合され、かつ、
半導体チップ10Dと回路基板20Dとの隙間G1Dに
は封止用樹脂40Dが充填されている。
は、そのチップ電極12Dと、回路基板20Dの配線用
電極24Dとがハンダ30Dによって接合され、かつ、
半導体チップ10Dと回路基板20Dとの隙間G1Dに
は封止用樹脂40Dが充填されている。
【0068】本例では、図7(b)に示すように、さら
に、半導体チップ10Dの実装領域200Dの内側に
は、後述する方法により封止用樹脂40Dの塗布を行う
半導体チップ10Dの1つの辺101Dに相当する領域
から、この辺101Dに対向する半導体チップ10Dの
辺103Dに相当する領域に向けて、互いに平行な配線
パターン290Dが形成されている。但し、半導体チッ
プ10Dの実装領域200Dの内側には、配線パターン
290Dと交差するような他の配線パターンは、形成さ
れていない。
に、半導体チップ10Dの実装領域200Dの内側に
は、後述する方法により封止用樹脂40Dの塗布を行う
半導体チップ10Dの1つの辺101Dに相当する領域
から、この辺101Dに対向する半導体チップ10Dの
辺103Dに相当する領域に向けて、互いに平行な配線
パターン290Dが形成されている。但し、半導体チッ
プ10Dの実装領域200Dの内側には、配線パターン
290Dと交差するような他の配線パターンは、形成さ
れていない。
【0069】また、半導体チップ10Dの実装領域20
0Dの内側には、レジスト層が形成されておらず、その
分だけ、半導体チップ10Dと回路基板20Dとの隙間
G1Dは広く確保されている。さらに、半導体チップ1
0Dの実装領域200Dの周囲において、レジスト層2
3Dの内側端縁231Dは、半導体チップ10Dの外周
縁(各辺101D〜104D)より所定の寸法tだけ外
側に位置している。このため、半導体チップ10Dの辺
101Dと、レジスト層23Dの端縁231Dとの間に
構成されている隙間G2Dは、従来の構造に比較して広
い。
0Dの内側には、レジスト層が形成されておらず、その
分だけ、半導体チップ10Dと回路基板20Dとの隙間
G1Dは広く確保されている。さらに、半導体チップ1
0Dの実装領域200Dの周囲において、レジスト層2
3Dの内側端縁231Dは、半導体チップ10Dの外周
縁(各辺101D〜104D)より所定の寸法tだけ外
側に位置している。このため、半導体チップ10Dの辺
101Dと、レジスト層23Dの端縁231Dとの間に
構成されている隙間G2Dは、従来の構造に比較して広
い。
【0070】さらに、本例では、封止用樹脂40Dの塗
布を行う半導体チップ10Dの1つの辺101Dに相当
する領域だけでなく、その他の各辺102D〜104D
に相当する領域にも、各辺101D〜104Dに平行な
配線パターン291D〜294Dと、レジスト層23D
とによって、封止用樹脂40Dをせき止めるための高い
段差部41D〜44D(ダム)が構成されている。
布を行う半導体チップ10Dの1つの辺101Dに相当
する領域だけでなく、その他の各辺102D〜104D
に相当する領域にも、各辺101D〜104Dに平行な
配線パターン291D〜294Dと、レジスト層23D
とによって、封止用樹脂40Dをせき止めるための高い
段差部41D〜44D(ダム)が構成されている。
【0071】このような構造に半導体チップ10Dを実
装するにあたって、本例では以下の方法を用いている。
装するにあたって、本例では以下の方法を用いている。
【0072】まず、半導体チップ10Dのチップ電極1
2Dと、回路基板20Dの配線用電極24Dとをハンダ
30Dによって接合する。
2Dと、回路基板20Dの配線用電極24Dとをハンダ
30Dによって接合する。
【0073】次に、図7(b)に矢印D1で示すよう
に、半導体チップ10Dの4辺101D〜104Dのう
ちの1つの辺101Dに対し、その両端(半導体チップ
10Dの角部分に相当する位置)からわずか内側に入っ
た範囲に、ディスペンサーにより封止用樹脂40Dを塗
布する。その結果、半導体チップ10Dの辺101Dに
沿って、辺101Dとレジスト層23Dの端縁231D
との間には、封止用樹脂40Dが溜まる。
に、半導体チップ10Dの4辺101D〜104Dのう
ちの1つの辺101Dに対し、その両端(半導体チップ
10Dの角部分に相当する位置)からわずか内側に入っ
た範囲に、ディスペンサーにより封止用樹脂40Dを塗
布する。その結果、半導体チップ10Dの辺101Dに
沿って、辺101Dとレジスト層23Dの端縁231D
との間には、封止用樹脂40Dが溜まる。
【0074】このとき、回路基板20Dについては、裏
面側からヒータブロックなどによって直接、加熱する一
方、半導体チップ10Dについては、その裏面側に光ビ
ーム(光エネルギー)を照射して、非接触で加熱する。
面側からヒータブロックなどによって直接、加熱する一
方、半導体チップ10Dについては、その裏面側に光ビ
ーム(光エネルギー)を照射して、非接触で加熱する。
【0075】その結果、半導体チップ10Dの辺101
Dに沿って溜まっている封止用樹脂40Dは、回路基板
20Dおよび半導体チップ10Dを介して加熱され、半
導体チップ10Dの辺101Dと回路基板20Dとの間
に構成されている隙間G2Dから、矢印D2で示すよう
に、半導体チップ10Dと回路基板20Dとの隙間G1
Dに流れ込む。
Dに沿って溜まっている封止用樹脂40Dは、回路基板
20Dおよび半導体チップ10Dを介して加熱され、半
導体チップ10Dの辺101Dと回路基板20Dとの間
に構成されている隙間G2Dから、矢印D2で示すよう
に、半導体チップ10Dと回路基板20Dとの隙間G1
Dに流れ込む。
【0076】この間、封止用樹脂40Dは、封止用樹脂
40Dの塗布を行った半導体チップ10Dの辺101D
に相当する領域から辺103Dに相当する領域に向け
て、配線パターン290Dの凹凸に導かれて半導体チッ
プ10Dと回路基板20Dとの隙間G1Dに流れ込む。
40Dの塗布を行った半導体チップ10Dの辺101D
に相当する領域から辺103Dに相当する領域に向け
て、配線パターン290Dの凹凸に導かれて半導体チッ
プ10Dと回路基板20Dとの隙間G1Dに流れ込む。
【0077】そして、封止用樹脂40Dは、チップ電極
12Dおよび配線用電極24Dが形成されている位置よ
りも外側にまで広がって半導体チップ10Dと回路基板
20Dとの隙間G1Dを完全に埋めるとともに、きれい
なフィレットを形成しながら、半導体チップ10Dの側
面部13Dにまで届いて硬化する。この間、封止用樹脂
40Dは、半導体チップ10Dの辺101Dに沿って溜
まっていた封止用樹脂40Dは、配線パターン291D
と厚めのレジスト層23Dとによって構成された高い段
差部41Dによってせき止められ、外側領域にまで流れ
出ない。
12Dおよび配線用電極24Dが形成されている位置よ
りも外側にまで広がって半導体チップ10Dと回路基板
20Dとの隙間G1Dを完全に埋めるとともに、きれい
なフィレットを形成しながら、半導体チップ10Dの側
面部13Dにまで届いて硬化する。この間、封止用樹脂
40Dは、半導体チップ10Dの辺101Dに沿って溜
まっていた封止用樹脂40Dは、配線パターン291D
と厚めのレジスト層23Dとによって構成された高い段
差部41Dによってせき止められ、外側領域にまで流れ
出ない。
【0078】このように、本例では、半導体チップ10
Dの実装領域200Dの内側には、レジスト層が形成さ
れていないので、半導体チップ10Dと回路基板20D
との隙間G1Dは広い。また、半導体チップ10Dの辺
101Dと、レジスト層23Dの端縁231Dとは、面
方向に寸法tだけずれた位置にあるので、半導体チップ
10Dの辺101Dと、レジスト層23Dの端縁231
Dとの間に構成されている隙間G2Dも広い。このた
め、封止用樹脂40Dは、半導体チップ10Dと回路基
板20Dとの隙間G1Dに短時間で流れ込むので、封止
用樹脂40Dを隙間G1Dの内部に短時間で充填でき
る。さらに、本例では、図7(b)に矢印D1で示した
ように、封止用樹脂40Dを半導体チップ10Dの1つ
の辺101Dに沿って塗布する範囲を辺101Dの両端
からわずか内側に入った範囲に制限してある。このた
め、そこに塗布された封止用樹脂40Dは、半導体チッ
プ10Dと回路基板20Dとの隙間G1Dに流れ込んだ
後、そこから外側に向けて広がっていく。従って、半導
体チップ10Dと回路基板20Dとの隙間G1Dから
は、空気が効率よく押し出されるので、封止用樹脂40
Dを充填、硬化した後に、半導体チップ10Dと回路基
板20Dとの隙間G1Dに気泡が残らない。
Dの実装領域200Dの内側には、レジスト層が形成さ
れていないので、半導体チップ10Dと回路基板20D
との隙間G1Dは広い。また、半導体チップ10Dの辺
101Dと、レジスト層23Dの端縁231Dとは、面
方向に寸法tだけずれた位置にあるので、半導体チップ
10Dの辺101Dと、レジスト層23Dの端縁231
Dとの間に構成されている隙間G2Dも広い。このた
め、封止用樹脂40Dは、半導体チップ10Dと回路基
板20Dとの隙間G1Dに短時間で流れ込むので、封止
用樹脂40Dを隙間G1Dの内部に短時間で充填でき
る。さらに、本例では、図7(b)に矢印D1で示した
ように、封止用樹脂40Dを半導体チップ10Dの1つ
の辺101Dに沿って塗布する範囲を辺101Dの両端
からわずか内側に入った範囲に制限してある。このた
め、そこに塗布された封止用樹脂40Dは、半導体チッ
プ10Dと回路基板20Dとの隙間G1Dに流れ込んだ
後、そこから外側に向けて広がっていく。従って、半導
体チップ10Dと回路基板20Dとの隙間G1Dから
は、空気が効率よく押し出されるので、封止用樹脂40
Dを充填、硬化した後に、半導体チップ10Dと回路基
板20Dとの隙間G1Dに気泡が残らない。
【0079】しかも、回路基板20Dについては、裏面
側からヒータブロックなどによって直接、加熱する一
方、半導体チップ10については、その裏面側に照射し
た光ビーム(光エネルギー)によって非接触で加熱す
る。このため、チップ電極12Dと配線用電極24Dと
の接合部分は、物理的衝撃を受けないので、接合部分の
信頼性が高い。また、半導体チップ10を裏面側から光
ビームによって加熱する方法によれば、チップ電極12
Dと配線用電極24Dとの接合部分(ハンダ30D)
は、過熱されないので、接合部分の信頼性が高い。さら
に、封止用樹脂40Dは、回路基板20Dおよび半導体
チップ10Dの双方から加熱されるので、封止用樹脂4
0Dを隙間G1Dの内部に短時間で充填でき、かつ、半
導体チップ10Dと回路基板20Dとの隙間G1Dに気
泡が残らない。
側からヒータブロックなどによって直接、加熱する一
方、半導体チップ10については、その裏面側に照射し
た光ビーム(光エネルギー)によって非接触で加熱す
る。このため、チップ電極12Dと配線用電極24Dと
の接合部分は、物理的衝撃を受けないので、接合部分の
信頼性が高い。また、半導体チップ10を裏面側から光
ビームによって加熱する方法によれば、チップ電極12
Dと配線用電極24Dとの接合部分(ハンダ30D)
は、過熱されないので、接合部分の信頼性が高い。さら
に、封止用樹脂40Dは、回路基板20Dおよび半導体
チップ10Dの双方から加熱されるので、封止用樹脂4
0Dを隙間G1Dの内部に短時間で充填でき、かつ、半
導体チップ10Dと回路基板20Dとの隙間G1Dに気
泡が残らない。
【0080】さらに、本例では、半導体チップ10Dの
実装領域200Dの周囲において、封止用樹脂40D
は、配線パターン291Dとレジスト層23Dとによっ
て構成された高い段差部41Dによってせき止められ
る。それ故、従来の構造に比して、半導体チップ10D
の辺101Dに沿って封止用樹脂40Dを多めに塗布す
ることができるので、樹脂の塗布・充填工程を短時間に
行うことができ、しかも、封止用樹脂40Dは、外側領
域にまで流れ出ない。また、封止用樹脂40Dは、半導
体チップ10Dのその他の方向においても、配線パター
ン292D〜294Dとレジスト層23Dとによって2
段に構成された高い段差部42D〜44Dによってせき
止められ、外側領域にまで流れ出ない。それ故、半導体
チップ10Dの実装領域200Dのいずれの方向におい
ても、その近傍に他の電子部品を配置することができる
ので、回路基板20Dへの実装密度を高めることができ
る。
実装領域200Dの周囲において、封止用樹脂40D
は、配線パターン291Dとレジスト層23Dとによっ
て構成された高い段差部41Dによってせき止められ
る。それ故、従来の構造に比して、半導体チップ10D
の辺101Dに沿って封止用樹脂40Dを多めに塗布す
ることができるので、樹脂の塗布・充填工程を短時間に
行うことができ、しかも、封止用樹脂40Dは、外側領
域にまで流れ出ない。また、封止用樹脂40Dは、半導
体チップ10Dのその他の方向においても、配線パター
ン292D〜294Dとレジスト層23Dとによって2
段に構成された高い段差部42D〜44Dによってせき
止められ、外側領域にまで流れ出ない。それ故、半導体
チップ10Dの実装領域200Dのいずれの方向におい
ても、その近傍に他の電子部品を配置することができる
ので、回路基板20Dへの実装密度を高めることができ
る。
【0081】さらに、半導体チップ10Dの実装領域2
00Dの内側では、封止用樹脂40Dの塗布を行った半
導体チップ10Dの辺101Dに相当する領域から辺1
03Dに相当する領域に向けて互いに平行な配線パター
ン290Dが形成されているが、これらの配線パターン
290Dと交差するような他の配線パターンは、形成さ
れていない。従って、封止用樹脂40Dは、配線パター
ン290Dの凹凸に導かれるので、半導体チップ10D
と回路基板20Dとの隙間G1Dをスムーズに流れる。
しかも、封止用樹脂40Dは、配線パターン290Dの
凹凸に導かれ、一定の方向性をもって流れるので、空気
が効率よく排出される。それ故、半導体チップ10Dと
回路基板20Dとの隙間G1Dに気泡が残らない。
00Dの内側では、封止用樹脂40Dの塗布を行った半
導体チップ10Dの辺101Dに相当する領域から辺1
03Dに相当する領域に向けて互いに平行な配線パター
ン290Dが形成されているが、これらの配線パターン
290Dと交差するような他の配線パターンは、形成さ
れていない。従って、封止用樹脂40Dは、配線パター
ン290Dの凹凸に導かれるので、半導体チップ10D
と回路基板20Dとの隙間G1Dをスムーズに流れる。
しかも、封止用樹脂40Dは、配線パターン290Dの
凹凸に導かれ、一定の方向性をもって流れるので、空気
が効率よく排出される。それ故、半導体チップ10Dと
回路基板20Dとの隙間G1Dに気泡が残らない。
【0082】なお、封止用樹脂40Dを配線パターン2
90Dの凹凸に沿って導くことによって、封止用樹脂4
0Dを半導体チップ10Dと回路基板20Dとの隙間G
1Dに短時間に、しかも気泡を残さずに充填するという
観点からすれば、封止用樹脂40Dの塗布を行う半導体
チップ10Dの辺101Dに相当する領域から、それに
対向する辺103Dに相当する領域に限らず、辺101
Dに相当する領域から他の辺102D、104Dに相当
する領域に向けて延びる配線パターンを形成し、それに
交差する配線パターンを構成しない構造にしてもよい。
90Dの凹凸に沿って導くことによって、封止用樹脂4
0Dを半導体チップ10Dと回路基板20Dとの隙間G
1Dに短時間に、しかも気泡を残さずに充填するという
観点からすれば、封止用樹脂40Dの塗布を行う半導体
チップ10Dの辺101Dに相当する領域から、それに
対向する辺103Dに相当する領域に限らず、辺101
Dに相当する領域から他の辺102D、104Dに相当
する領域に向けて延びる配線パターンを形成し、それに
交差する配線パターンを構成しない構造にしてもよい。
【0083】[その他の実施例]なお、上記の実施例で
は、本発明の代表的な4つの形態を複数組み合わせてあ
るが、4つの形態のうちの1つだけを備えた構成の実装
構造であっても、従来の実装構造に比して、封止用樹脂
を短時間で充填できるという効果を奏する。また、本発
明の代表的な4つの形態を上記実施例とは別の構成で組
み合わせた場合であっても、従来の実装構造に比して、
封止用樹脂を短時間で充填できるという効果を奏する。
は、本発明の代表的な4つの形態を複数組み合わせてあ
るが、4つの形態のうちの1つだけを備えた構成の実装
構造であっても、従来の実装構造に比して、封止用樹脂
を短時間で充填できるという効果を奏する。また、本発
明の代表的な4つの形態を上記実施例とは別の構成で組
み合わせた場合であっても、従来の実装構造に比して、
封止用樹脂を短時間で充填できるという効果を奏する。
【0084】
【発明の効果】以上のとおり、本発明の第1の形態に係
る半導体チップの実装構造では、半導体チップの実装領
域の内側にレジスト層を形成しないことに特徴を有す
る。従って、本発明によれば、半導体チップと回路基板
との隙間が広いため、封止用樹脂は、半導体チップと回
路基板との隙間で短時間で流れる。それ故、封止用樹脂
を半導体チップと回路基板との隙間に短時間で充填でき
る。
る半導体チップの実装構造では、半導体チップの実装領
域の内側にレジスト層を形成しないことに特徴を有す
る。従って、本発明によれば、半導体チップと回路基板
との隙間が広いため、封止用樹脂は、半導体チップと回
路基板との隙間で短時間で流れる。それ故、封止用樹脂
を半導体チップと回路基板との隙間に短時間で充填でき
る。
【0085】本発明の第2の形態に係る半導体チップの
実装構造では、半導体チップの外周縁とレジスト層の内
側端縁とは、面方向に所定の寸法だけずれた位置にある
ことに特徴を有する。従って、本発明によれば、半導体
チップの外周縁とレジスト層の内側端縁との間に構成さ
れている隙間が広い。このため、封止用樹脂は、半導体
チップと回路基板との隙間に短時間で流れ込むので、封
止用樹脂を半導体チップと回路基板との隙間に短時間で
充填できる。
実装構造では、半導体チップの外周縁とレジスト層の内
側端縁とは、面方向に所定の寸法だけずれた位置にある
ことに特徴を有する。従って、本発明によれば、半導体
チップの外周縁とレジスト層の内側端縁との間に構成さ
れている隙間が広い。このため、封止用樹脂は、半導体
チップと回路基板との隙間に短時間で流れ込むので、封
止用樹脂を半導体チップと回路基板との隙間に短時間で
充填できる。
【0086】本発明に係る第3の形態では、半導体チッ
プの実装領域の外側には、封止用樹脂をせき止めるため
の段差部が形成されていることに特徴を有する。従っ
て、本発明によれば、半導体チップの辺に沿って封止用
樹脂を多めに塗布することができるので、樹脂の塗布・
充填工程を短時間に行うことができる。しかも、封止用
樹脂は、外側領域にまで流れ出ないため、半導体チップ
の実装領域の近傍に他の電子部品を配置することができ
るので、回路基板への実装密度を高めることができる。
プの実装領域の外側には、封止用樹脂をせき止めるため
の段差部が形成されていることに特徴を有する。従っ
て、本発明によれば、半導体チップの辺に沿って封止用
樹脂を多めに塗布することができるので、樹脂の塗布・
充填工程を短時間に行うことができる。しかも、封止用
樹脂は、外側領域にまで流れ出ないため、半導体チップ
の実装領域の近傍に他の電子部品を配置することができ
るので、回路基板への実装密度を高めることができる。
【0087】さらに、半導体チップの実装領域の内側で
は、封止用樹脂の塗布を行った半導体チップの辺に相当
する領域から他の辺に相当する領域に向けて配線パター
ンが形成されているが、これらの配線パターンと交差す
るような他の配線パターンが形成されていないことに特
徴を有する。従って、本発明によれば、封止用樹脂は、
半導体チップの実装領域の内側において配線パターンの
凹凸に導かれるので、半導体チップと回路基板との隙間
をスムーズに流れる。しかも、封止用樹脂は、一定の方
向性をもって流れるので、空気が効率よく排出される。
それ故、半導体チップと回路基板との隙間に気泡が残ら
ない。
は、封止用樹脂の塗布を行った半導体チップの辺に相当
する領域から他の辺に相当する領域に向けて配線パター
ンが形成されているが、これらの配線パターンと交差す
るような他の配線パターンが形成されていないことに特
徴を有する。従って、本発明によれば、封止用樹脂は、
半導体チップの実装領域の内側において配線パターンの
凹凸に導かれるので、半導体チップと回路基板との隙間
をスムーズに流れる。しかも、封止用樹脂は、一定の方
向性をもって流れるので、空気が効率よく排出される。
それ故、半導体チップと回路基板との隙間に気泡が残ら
ない。
【図1】(a)は、本発明の実施例1に係る半導体チッ
プの実装構造を示す断面図、(b)は、この実装構造を
示す平面図である。
プの実装構造を示す断面図、(b)は、この実装構造を
示す平面図である。
【図2】図1に示す実装構造を構成する工程のうち、封
止用樹脂を充填する途中の状態を示す工程断面図であ
る。
止用樹脂を充填する途中の状態を示す工程断面図であ
る。
【図3】(a)は、本発明の実施例2に係る半導体チッ
プの実装構造を示す断面図、(b)は、この実装構造を
示す平面図である。
プの実装構造を示す断面図、(b)は、この実装構造を
示す平面図である。
【図4】図3に示す実装構造を構成する工程のうち、封
止用樹脂を充填する途中の状態を示す工程断面図であ
る。
止用樹脂を充填する途中の状態を示す工程断面図であ
る。
【図5】本発明の実施例2の変形例に係る実装構造を示
す断面図である。
す断面図である。
【図6】(a)は、本発明の実施例3に係る半導体チッ
プの実装構造を示す断面図、(b)は、この実装構造を
示す平面図である。
プの実装構造を示す断面図、(b)は、この実装構造を
示す平面図である。
【図7】(a)は、本発明の実施例3の変形例に係る半
導体チップの実装構造を示す断面図、(b)は、この実
装構造を示す平面図である。
導体チップの実装構造を示す断面図、(b)は、この実
装構造を示す平面図である。
【図8】(a)は、従来の半導体チップの実装構造を示
す断面図、(b)は、この実装構造を示す平面図であ
る。
す断面図、(b)は、この実装構造を示す平面図であ
る。
10A〜10E・・・半導体チップ 20A〜20E・・・回路基板 12A〜12E・・・チップ電極 23A〜23E・・・レジスト層 24A〜24E・・・配線用電極 30A〜30E・・・ハンダ 40A〜40E・・・封止用樹脂 41B、41C、41D〜44D・・・段差部 G1A〜G1E・・・半導体チップと回路基板 G2A〜G2E・・・半導体チップとレジスト層との隙
間 101A〜101E・・・半導体チップの樹脂を塗布す
る側の辺 200A〜200E・・・半導体チップの実装領域 231A〜231E・・・レジスト層の内側端縁 290C、290D・・・半導体チップの実装領域内の
配線パターン 291B、291D、292D、293D、294D・
・・半導体チップの辺に平行な配線パターン
間 101A〜101E・・・半導体チップの樹脂を塗布す
る側の辺 200A〜200E・・・半導体チップの実装領域 231A〜231E・・・レジスト層の内側端縁 290C、290D・・・半導体チップの実装領域内の
配線パターン 291B、291D、292D、293D、294D・
・・半導体チップの辺に平行な配線パターン
Claims (12)
- 【請求項1】 配線パターンの一部を配線電極として露
出させた状態にレジスト層が形成された回路基板と、該
回路基板の前記配線電極にチップ電極が接合された半導
体チップと、該半導体チップと前記回路基板との隙間に
充填された封止用樹脂とを有する半導体チップの実装構
造において、 前記レジスト層は、前記回路基板表面における前記半導
体チップの実装領域内を避けるように形成されているこ
とを特徴とする半導体チップの実装構造。 - 【請求項2】 配線パターンの一部を配線電極として露
出させた状態にレジスト層が形成された回路基板と、該
回路基板の前記配線電極にチップ電極が接合された半導
体チップと、該半導体チップと前記回路基板との隙間に
充填された封止用樹脂とを有する半導体チップの実装構
造において、 前記レジスト層は、前記回路基板表面における前記半導
体チップの実装領域の外側において、該レジスト層の内
側端縁が前記半導体チップの外周縁より所定の寸法だけ
外側に位置するように形成されていることを特徴とする
半導体チップの実装構造。 - 【請求項3】 請求項1において、前記レジスト層は、
前記回路基板表面における前記半導体チップの実装領域
の外側において、該レジスト層の内側端縁が前記半導体
チップの外周縁より所定の寸法だけ外側に位置するよう
に形成されていることを特徴とする半導体チップの実装
構造。 - 【請求項4】 配線パターンの一部を配線電極として露
出させた状態にレジスト層が形成された回路基板と、該
回路基板の前記配線電極にチップ電極が接合された半導
体チップと、該半導体チップと前記回路基板との隙間に
充填された封止用樹脂とを有する半導体チップの実装構
造において、 前記回路基板表面における前記半導体チップの実装領域
の外側には、前記封止用樹脂をせき止める段差部が前記
半導体チップの少なくとも1つの辺に沿って形成されて
いることを特徴とする半導体チップの実装構造。 - 【請求項5】 請求項1ないし3のいずれかの項におい
て、前記回路基板表面における前記半導体チップの実装
領域の外側には、前記封止用樹脂をせき止める段差部が
前記半導体チップの少なくとも1つの辺に沿って形成さ
れていることを特徴とする半導体チップの実装構造。 - 【請求項6】 請求項4または5において、前記段差部
は、前記レジスト層と、該レジスト層の下層側において
前記半導体チップの少なくとも1つの辺に略平行に延設
された配線パターンとによって構成されていることを特
徴とする半導体チップの実装構造。 - 【請求項7】 請求項4または5において、前記段差部
は、前記レジスト層と、該レジスト層の下層側において
前記半導体チップの4つの辺にそれぞれ略平行に延設さ
れた配線パターンとによって構成されていることを特徴
とする半導体チップの実装構造。 - 【請求項8】 請求項4または5において、前記段差部
は、前記封止用樹脂をせき止めることが可能な厚さに形
成された前記レジスト層によって構成されていることを
特徴とする半導体チップの実装構造。 - 【請求項9】 配線パターンの一部を配線電極として露
出させた状態にレジスト層が形成された回路基板と、該
回路基板の前記配線電極にチップ電極が接合された半導
体チップと、該半導体チップと前記回路基板との隙間に
充填された封止用樹脂とを有する半導体チップの実装構
造において、 前記回路基板表面における前記半導体チップの実装領域
内には、前記封止用樹脂の塗布を行う前記半導体チップ
の1辺に相当する領域から該1辺に対向する前記半導体
チップの他の辺に相当する領域に向けて延びる配線パタ
ーンが形成され、該配線パターンと交差する他の配線パ
ターンが形成されていないことを特徴とする半導体チッ
プの実装構造。 - 【請求項10】 請求項1ないし8のいずれかの項にお
いて、前記回路基板表面における前記半導体チップの実
装領域内には、前記封止用樹脂の塗布を行う前記半導体
チップの1辺に相当する領域から該1辺に対向する前記
半導体チップの他の辺に相当する領域に向けて延びる配
線パターンが形成され、該配線パターンと交差する他の
配線パターンが形成されていないことを特徴とする半導
体チップの実装構造。 - 【請求項11】 配線パターンの一部を配線電極として
露出させた状態にレジスト層が形成された回路基板と、
該回路基板の前記配線電極にチップ電極が接合された半
導体チップと、該半導体チップと前記回路基板との隙間
に充填された封止用樹脂とを有する半導体チップの実装
構造において、 前記回路基板表面における前記半導体チップの実装領域
には、前記封止用樹脂の塗布を行う前記半導体チップの
1辺に相当する領域から前記半導体チップの他の辺に相
当する領域に向けて延びる配線パターンが形成され、該
配線パターンと交差する他の配線パターンが形成されて
いないことを特徴とする半導体チップの実装構造。 - 【請求項12】 請求項1ないし10のいずれかの項に
おいて、前記回路基板表面における前記半導体チップの
実装領域には、前記封止用樹脂の塗布を行う前記半導体
チップの1辺に相当する領域から前記半導体チップの他
の辺に相当する領域に向けて延びる配線パターンが形成
され、該配線パターンと交差する他の配線パターンが形
成されていないことを特徴とする半導体チップの実装構
造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27604195A JPH09120975A (ja) | 1995-10-24 | 1995-10-24 | 半導体チップの実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27604195A JPH09120975A (ja) | 1995-10-24 | 1995-10-24 | 半導体チップの実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09120975A true JPH09120975A (ja) | 1997-05-06 |
Family
ID=17563968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27604195A Pending JPH09120975A (ja) | 1995-10-24 | 1995-10-24 | 半導体チップの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09120975A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001097277A1 (fr) * | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Procede d'encapsulation de pieces electroniques et une telle encapsulation |
JP2006066551A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
-
1995
- 1995-10-24 JP JP27604195A patent/JPH09120975A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001097277A1 (fr) * | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Procede d'encapsulation de pieces electroniques et une telle encapsulation |
US7355126B2 (en) | 2000-06-16 | 2008-04-08 | Matsushita Electric Industrial Co., Ltd. | Electronic parts packaging method and electronic parts package |
JP2006066551A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4565931B2 (ja) * | 2004-08-25 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3367886B2 (ja) | 電子回路装置 | |
JP4536603B2 (ja) | 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置 | |
RU2146067C1 (ru) | Органический кристаллодержатель для интегральных схем с проволочными соединениями | |
US6740352B2 (en) | Method for forming bonding pads | |
US20160081179A1 (en) | Manufacturing of a heat sink by wave soldering | |
JP3391282B2 (ja) | 電子部品の製造方法 | |
KR100860515B1 (ko) | 기판 상에 탑재된 반도체 소자를 갖는 실장 기판 및 실장구조 | |
US20060079029A1 (en) | Flexible circuit board processing method | |
JP3631922B2 (ja) | センタパッド型半導体パッケージ素子の製造方法 | |
JPH09120975A (ja) | 半導体チップの実装構造 | |
JP7232123B2 (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
JPH09120981A (ja) | 半導体チップの実装方法 | |
JP4416776B2 (ja) | パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法 | |
JPH09120976A (ja) | 半導体チップの実装方法 | |
KR100697624B1 (ko) | 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지 | |
JP2017098319A (ja) | プリント配線板、プリント配線板の製造方法および半導体装置 | |
TWI823452B (zh) | 半導體封裝構造及其電路板 | |
TWI838816B (zh) | 封裝結構及其製造方法 | |
KR100208471B1 (ko) | 방열판이 부착된 bga패키지의 몰딩방법 | |
JP3281864B2 (ja) | 混成集積回路装置の製造方法 | |
US8101870B2 (en) | Method for manufacturing printed circuit board, printed circuit board, and electronic apparatus | |
JP2002203926A (ja) | 部品実装方法および部品実装基板 | |
CN116314056A (zh) | 封装体及其制作方法 | |
JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
JPH1074869A (ja) | 電子部品アセンブリおよび組立て方法 |