JPH09120975A - 半導体チップの実装構造 - Google Patents

半導体チップの実装構造

Info

Publication number
JPH09120975A
JPH09120975A JP27604195A JP27604195A JPH09120975A JP H09120975 A JPH09120975 A JP H09120975A JP 27604195 A JP27604195 A JP 27604195A JP 27604195 A JP27604195 A JP 27604195A JP H09120975 A JPH09120975 A JP H09120975A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
sealing resin
resist layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27604195A
Other languages
English (en)
Inventor
Satoshi Nakajima
敏 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP27604195A priority Critical patent/JPH09120975A/ja
Publication of JPH09120975A publication Critical patent/JPH09120975A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 回路基板上における半導体チップの実装領域
およびその周辺の構造を改良して、封止用樹脂を短時間
で充填可能な半導体チップの実装構造を提供すること。 【解決手段】 半導体チップ１０Ｄの実装領域２００Ｄ
の内側には、レジスト層が形成されておらず、半導体チ
ップ１０Ｄの辺１０１Ｄと、レジスト層２３Ｄの端縁２
３１Ｄとは、面方向に寸法ｔだけずれた位置にある。半
導体チップ１０Ｄの実装領域２００Ｄの内側では、封止
用樹脂４０Ｄの塗布を行った半導体チップ１０Ｄの辺１
０１Ｄに相当する領域から辺１０３Ｄに相当する領域に
向けて互いに平行な配線パターン２９０Ｄが形成されて
いるが、これらの配線パターン２９０Ｄと交差するよう
な他の配線パターンは、形成されていない。封止用樹脂
４０Ｄは、配線パターン２９１Ｄ〜２９４Ｄとレジスト
層２３Ｄとによって構成された高い段差部４１Ｄ〜４４
Ｄによってせき止められる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップな
どの半導体チップの回路基板への実装構造に関するもの
である。さらに詳しくは、半導体チップを封止するため
の樹脂を半導体チップと回路基板との隙間に効率よく充
填するための構造技術に関するものである。
【０００２】
【従来の技術】半導体チップの実装構造のうち、図８
（ａ）に示すように、配線パターン２９Ｅの一部を配線
電極２４Ｅとして露出させた状態にレジスト層２３Ｅ
（ソルダーレジスト）が形成された回路基板２０Ｅに対
し、半導体チップ１０Ｅ（フリップチップ）を実装する
際には、半導体チップ１０Ｅのチップ電極１２Ｅと、回
路基板２０Ｅの配線用電極２４Ｅとをハンダ３０Ｅによ
って接合する方法が一般的に用いられている。ここで、
半導体チップ１０Ｅの実装領域２００Ｅの内側にも縦横
に配線パターン２８Ｅが形成され、その表面側にもレジ
スト層２２Ｅが形成されている。また、半導体チップ１
０Ｅと回路基板２０Ｅとの隙間Ｇ１Ｅには、半導体チッ
プ１０Ｅ自身や接合部分の保護などを目的として、封止
用樹脂４０Ｅが充填されている。
【０００３】かかる封止用樹脂４０Ｅの充填方法とし
て、従来は、図８（ｂ）に矢印Ｅ１、さらには矢印Ｅ３
で示すように、半導体チップ１０Ｅの４つの辺１０１Ｅ
〜１０４Ｅのうちの１つの辺１０１Ｅ全体、あるいは２
つの辺１０１Ｅ、１０２Ｅに相当する領域に封止用樹脂
４０Ｅを塗布し、塗布した封止用樹脂４０Ｅが半導体チ
ップ１０Ｅと回路基板２０Ｅとの隙間Ｇ１Ｅに流れ込む
のを利用する方法を用いている。すなわち、半導体チッ
プ１０Ｅの各辺１０１Ｅ〜１０４Ｅは、平面的には、レ
ジスト層２３Ｅの内側端縁２３１Ｅと略重なる位置にあ
るが、そこには、図８（ａ）からわかるように、隙間Ｇ
２Ｅがあるので、半導体チップ１０Ｅの外周縁に沿って
封止用樹脂４０Ｅを塗布すれば、封止用樹脂４０Ｅは、
矢印Ｅ２に示すように、隙間Ｇ２Ｅから半導体チップ１
０Ｅと回路基板２０Ｅとの隙間Ｇ１Ｅに自動的に流れ込
んでいく。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
実装構造では、まず、半導体チップ１０Ｅの実装領域２
００Ｅの内側にも、レジスト層２２Ｅが形成されていた
め、半導体チップ１０Ｅと回路基板２０Ｅとの隙間Ｇ１
Ｅは、レジスト層２２Ｅの厚さに相当する分だけ狭いの
で、封止用樹脂４０Ｅを隙間Ｇ１Ｅの内部に充填し終え
るのに時間がかかるという問題点がある。
【０００５】また、半導体チップ１０Ｅの辺１０１Ｅ
と、レジスト層２３Ｅの内側端縁２３１Ｅとの間には、
隙間Ｇ２Ｅがあるので、封止用樹脂４０Ｅの充填は可能
であるが、隙間Ｇ２Ｅが狭いので、封止用樹脂４０Ｅを
隙間Ｇ１Ｅの内部に充填し終えるのに時間がかかるとい
う問題点がある。
【０００６】従って、半導体チップ１０Ｅと回路基板２
０Ｅとの隙間Ｇ１Ｅに封止用樹脂４０Ｅが流れ込む速度
に合わせて、半導体チップ１０Ｅの辺１０１Ｅに沿って
封止用樹脂４０Ｅを塗布していくが、その塗布速度が早
すぎると、封止用樹脂４０Ｅが外側に向かって流れ出て
しまう。従って、封止用樹脂４０Ｅをゆっくりと半導体
チップ１０Ｅの辺１０１Ｅに沿って塗布していく必要が
あるので、その点からも、封止用樹脂４０Ｅを充填する
のに時間がかかるという問題点がある。
【０００７】さらに、従来は、半導体チップ１０Ｅの実
装領域２００Ｅの内側において、回路基板２０Ｅには、
配線パターン２８Ｅが縦横に形成されているため、そこ
には、配線パターン２８Ｅの厚さ分に相当する段差が縦
横に形成されている状態にある。従って、半導体チップ
１０Ｅと回路基板２０Ｅとの隙間Ｇ１Ｅに流れ込んだ封
止用樹脂４０Ｅは、段差を何回も越える必要があるた
め、封止用樹脂４０Ｅを隙間Ｇ１Ｅの内部に充填し終え
るのに時間がかかるという問題点がある。
【０００８】すなわち、従来の半導体チップ１０Ｅの実
装構造では、各部分の構造に封止用樹脂４０Ｅを短時間
で充填するための配慮がなされていないので、封止用樹
脂４０Ｅを充填するのに時間がかかるという問題点があ
る。
【０００９】以上の問題点に鑑みて、本発明の課題は、
回路基板上における半導体チップの実装領域およびその
周辺の構造を改良して、封止用樹脂を短時間で充填可能
な半導体チップの実装構造を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の形態では、配線パターンの一部を配
線電極として露出させた状態にレジスト層が形成された
回路基板と、該回路基板の前記配線電極にチップ電極が
接合された半導体チップと、該半導体チップと前記回路
基板との隙間に充填された封止用樹脂とを有する半導体
チップの実装構造において、前記レジスト層を、前記回
路基板表面における前記半導体チップの実装領域内を避
けるように形成したことを特徴とする。
【００１１】本発明の第２の形態では、配線パターンの
一部を配線電極として露出させた状態にレジスト層が形
成された回路基板と、該回路基板の前記配線電極にチッ
プ電極が接合された半導体チップと、該半導体チップと
前記回路基板との隙間に充填された封止用樹脂とを有す
る半導体チップの実装構造において、前記レジスト層
を、前記回路基板表面における前記半導体チップの実装
領域の外側において、該レジスト層の内側端縁が前記半
導体チップの外周縁より所定の寸法だけ外側に位置する
ように形成したことを特徴とする。
【００１２】本発明の第３の形態では、配線パターンの
一部を配線電極として露出させた状態にレジスト層が形
成された回路基板と、該回路基板の前記配線電極にチッ
プ電極が接合された半導体チップと、該半導体チップと
前記回路基板との隙間に充填された封止用樹脂とを有す
る半導体チップの実装構造において、前記回路基板表面
における前記半導体チップの実装領域の外側には、前記
封止用樹脂をせき止める段差部を前記半導体チップの少
なくとも１つの辺に沿って形成したことを特徴とする。
【００１３】この場合には、前記段差部は、前記レジス
ト層と、該レジスト層の下層側において前記半導体チッ
プの少なくとも１つの辺に略平行に延設された配線パタ
ーンとによって構成することができる。
【００１４】また、前記段差部は、前記レジスト層と、
該レジスト層の下層側において前記半導体チップの４つ
の辺にそれぞれ略平行に延設された配線パターンとによ
って構成してもよい。
【００１５】さらに、前記段差部は、前記封止用樹脂を
せき止めることが可能な厚さに形成された前記レジスト
層によって構成してもよい。
【００１６】本発明に係る第４の形態では、配線パター
ンの一部を配線電極として露出させた状態にレジスト層
が形成された回路基板と、該回路基板の前記配線電極に
チップ電極が接合された半導体チップと、該半導体チッ
プと前記回路基板との隙間に充填された封止用樹脂とを
有する半導体チップの実装構造において、前記回路基板
表面における前記半導体チップの実装領域内には、前記
封止用樹脂の塗布を行う前記半導体チップの１辺に相当
する領域から該１辺に対向する前記半導体チップの他の
辺に相当する領域に向けて延びる配線パターンを形成
し、該配線パターンと交差する他の配線パターンを形成
しないことを特徴とする。
【００１７】また、それを変形した発明としては、配線
パターンの一部を配線電極として露出させた状態にレジ
スト層が形成された回路基板と、該回路基板の前記配線
電極にチップ電極が接合された半導体チップと、該半導
体チップと前記回路基板との隙間に充填された封止用樹
脂とを有する半導体チップの実装構造において、前記回
路基板表面における前記半導体チップの実装領域には、
前記封止用樹脂の塗布を行う前記半導体チップの１辺に
相当する領域から前記半導体チップの他の辺に相当する
領域に向けて延びる配線パターンを形成し、該配線パタ
ーンと交差する他の配線パターンを形成しないことを特
徴とする。
【００１８】さらに、本発明では、上記の各形態をそれ
ぞれ組み合わせてもよい。
【００１９】
【発明の実施の形態】図面に基づいて、本発明の実施例
を説明する。
【００２０】［実施例１］本例は、本発明の第１および
第２の形態に係る特徴点を兼ね備えた実施例に相当し、
図１（ａ）は、本例の半導体チップの実装構造を示す断
面図、図１（ｂ）は、この実装構造を示す平面図であ
る。
【００２１】図１（ａ）、（ｂ）に示すように、本例の
実装構造において、回路基板２０Ａの表面には、配線パ
ターン２９Ａが形成され、その表面側には、その一部を
配線電極２４Ａとして露出させた状態のレジスト層２３
Ａ（ソルダーレジスト）が形成されている。半導体チッ
プ１０Ａ（フリップチップ）は、そのチップ電極１２Ａ
と、回路基板２０Ａの配線用電極２４Ａとがハンダ３０
Ａによって接合され、かつ、接合部分や半導体チップ１
０Ａ自身の保護などを目的として、半導体チップ１０Ａ
と回路基板２０Ａとの隙間Ｇ１Ａには封止用樹脂４０Ａ
が充填されている。
【００２２】本例では、レジスト層２３は、半導体チッ
プ１０Ａの実装領域２００Ａの外側領域のみ形成され、
実装領域２００Ａの内側には、レジスト層が形成されて
いない。このため、従来の構造に比して、レジスト層の
厚さ分だけ、半導体チップ１０Ａと回路基板２０Ａとの
隙間Ｇ１Ａは広く確保されている。
【００２３】また、半導体チップ１０Ａの実装領域２０
０Ａの周囲において、レジスト層２３Ａの内側端縁２３
１Ａは、半導体チップ１０Ａの外周縁（各辺１０１Ａ〜
１０４Ａ）より所定の寸法ｔだけ外側に位置している。
すなわち、レジスト層２３Ａの内側端縁２３１Ａと、半
導体チップ１０Ａの外周縁（各辺１０１Ａ〜１０４Ａ）
とは、面方向に寸法ｔだけずれている。このため、半導
体チップ１０Ａの辺１０１Ａと、レジスト層２３Ａの端
縁２３１Ａとの間に構成されている隙間Ｇ２Ａは、従来
の構造に比較して広く確保されている。
【００２４】このような構造に半導体チップ１０Ａを実
装するにあたって、本例では以下の方法を用いている。
【００２５】まず、半導体チップ１０Ａのチップ電極１
２Ａと、回路基板２０Ａの配線用電極２４Ａとをハンダ
３０Ａによって接合する。
【００２６】次に、図１（ｂ）に矢印Ａ１で示すよう
に、半導体チップ１０Ａの４辺１０１Ａ〜１０４Ａのう
ちの１つの辺１０１Ａに相当する領域に対し、その両端
（半導体チップ１０Ａの角部分に相当する位置）からわ
ずか内側に入った範囲に対して、ディスペンサーにより
封止用樹脂４０Ａを塗布する。その結果、図２に示すよ
うに、半導体チップ１０Ａの辺１０１Ａに沿って、辺１
０１Ａとレジスト層２３Ａの内側端縁２３１Ａとの間に
封止用樹脂４０Ａが溜まる。
【００２７】このとき、回路基板２０Ａについては、裏
面側からヒータブロックＢＬなどによって直接、加熱す
る一方、半導体チップ１０Ａについては、その裏面側に
光ビームＬ（光エネルギー）を照射し、非接触で加熱す
る。
【００２８】その結果、半導体チップ１０Ａの辺１０１
Ａに沿って溜まっている封止用樹脂４０Ａは、回路基板
２０Ａおよび半導体チップ１０Ａを介して加熱され、矢
印Ａ２で示すように、半導体チップ１０Ａの辺１０１Ａ
と、レジスト層２３Ａの内側端縁２３１Ａとの間に構成
されている隙間Ｇ２Ａから、半導体チップ１０Ａと回路
基板２０Ａとの隙間Ｇ１Ａに流れ込む。そして、封止用
樹脂４０Ａは、チップ電極１２Ａおよび配線用電極２４
Ａが形成されている位置よりも外側にまで広がって半導
体チップ１０Ａと回路基板２０Ａとの隙間Ｇ１Ａを完全
に埋めるとともに、きれいなフィレットを形成しなが
ら、半導体チップ１０Ａの側面部１３Ａにまで届いて硬
化する。
【００２９】このように、本例では、半導体チップ１０
Ａの実装領域２００Ａの内側には、レジスト層が形成さ
れていないので、半導体チップ１０Ａと回路基板２０Ａ
との隙間Ｇ１Ａは、従来の構造に比してレジスト層の厚
さに相当する分だけ広い。従って、封止用樹脂４０Ａ
は、半導体チップ１０Ａと回路基板２０Ａとの隙間Ｇ１
Ａをスムーズに流れるので、封止用樹脂４０Ａを隙間Ｇ
１Ａの内部に短時間で充填できる。
【００３０】また、半導体チップ１０Ａの辺１０１Ａ
と、レジスト層２３Ａの端縁２３１Ａとは、面方向に寸
法ｔだけずれた位置にあるので、半導体チップ１０Ａの
辺１０１Ａと、レジスト層２３の内側端縁２３１Ａとの
間に構成されている隙間Ｇ２Ａが広い。このため、封止
用樹脂４０Ａは、隙間Ｇ２Ａから半導体チップ１０Ａと
回路基板２０Ａとの隙間Ｇ１Ａに短時間で流れ込むの
で、封止用樹脂４０Ａを隙間Ｇ１Ａの内部に短時間で充
填できる。
【００３１】さらに、本例では、図１（ｂ）に矢印Ａ１
で示したように、封止用樹脂４０Ａを半導体チップ１０
Ａの１つの辺１０１Ａに沿って塗布する際に、その塗布
する範囲を辺１０１Ａの両端から内側に入った範囲に制
限してある。このため、そこに塗布された封止用樹脂４
０Ａは、半導体チップ１０Ａの辺１０２Ａ〜１０４Ａに
沿って回り込むことなく、半導体チップ１０Ａと回路基
板２０Ａとの隙間Ｇ１Ａに流れ込んだ後、そこから外側
に向けて広がっていく。従って、空気は、隙間Ｇ１Ａか
ら効率よく押し出されるので、封止用樹脂４０Ａを充
填、硬化した後に、半導体チップ１０Ａと回路基板２０
Ａとの隙間Ｇ１Ａに気泡が残らない。
【００３２】しかも、回路基板２０Ａについては、裏面
側からヒータブロックＢＬなどによって直接、加熱する
一方、半導体チップ１０については、その裏面側に照射
した光ビームＬ（光エネルギー）によって非接触で加熱
する。このため、チップ電極１２Ａと配線用電極２４Ａ
との接合部分に物理的衝撃が加わらないので、接合部分
の信頼性が高い。また、半導体チップ１０を裏面側から
光ビームＬによって加熱する方法によれば、チップ電極
１２Ａと配線用電極２４Ａとの接合部分（ハンダ３０
Ａ）は、過熱されないので、接合部分の信頼性が高い。
さらに、封止用樹脂４０Ａは、回路基板２０Ａおよび半
導体チップ１０Ａの双方から加熱されるので、封止用樹
脂４０Ａの浸透性が高い。従って、封止用樹脂４０Ａを
隙間Ｇ１Ａの内部に短時間で充填でき、かつ、半導体チ
ップ１０Ａと回路基板２０Ａとの隙間Ｇ１Ａに気泡が残
らない。
【００３３】［実施例２］本例は、本発明の第１、第
２、および第３の形態に係る特徴点を兼ね備えた実施例
に相当し、図３（ａ）は、本発明の実施例１に係る半導
体チップの実装構造を示す断面図、図３（ｂ）は、この
実装構造を示す平面図である。
【００３４】図３（ａ）、（ｂ）に示すように、本例の
実装構造においても、回路基板２０Ｂの表面には、配線
パターン２９１Ｂ、２９３Ｂが形成され、その表面側に
は、レジスト層２３Ｂが形成されている。また、回路基
板２０Ｂは、多層基板として構成され、その内層には、
配線パターン２９２Ｂ、２９４Ｂが形成されている。こ
こで、レジスト層２３ｂは、配線パターン２９２Ｂ、２
９３Ｂの一部を配線電極２４Ｂとして露出させた状態に
ある。半導体チップ１０Ｂ（フリップチップ）は、その
チップ電極１２Ｂと、回路基板２０Ｂの配線用電極２４
Ｂとがハンダ３０Ｂによって接合され、かつ、半導体チ
ップ１０Ｂと回路基板２０Ｂとの隙間Ｇ１Ｂには封止用
樹脂４０Ｂが充填されている。
【００３５】本例では、半導体チップ１０Ｂの実装領域
２００Ｂの内側にレジスト層が形成されておらず、従来
の構造に比して、その厚さ分だけ、半導体チップ１０Ｂ
と回路基板２０Ｂとの隙間Ｇ１Ｂは広く確保されてい
る。
【００３６】また、半導体チップ１０Ｂの実装領域２０
０Ｂの外側領域にレジスト層２３Ｂが形成され、レジス
ト層２３Ｂの内側端縁２３１Ｂは、半導体チップ１０Ｂ
の外周縁（各辺１０１Ｂ〜１０４Ｂ）より所定の寸法ｔ
だけ外側に位置している。すなわち、レジスト層２３Ｂ
の内側端縁２３１Ｂと、半導体チップ１０Ｂの外周縁
（各辺１０１Ｂ〜１０４Ｂ）とは、面方向に寸法ｔだけ
ずれている。このため、半導体チップ１０Ｂの辺１０１
Ｂと、レジスト層２３Ｂの内側端縁２３１Ｂとの間に構
成されている隙間Ｇ２Ｂは、従来の構造に比して広く確
保されている。
【００３７】さたに、図３（ｂ）に示すように、配線パ
ターン２９１Ｂは、半導体チップ１０Ｂの辺１０１Ｂに
平行に配置され、その上層にレジスト層２３Ｂが形成さ
れている状態にある。このため、図３（ａ）に示すよう
に、半導体チップ１０Ｂの実装領域２００Ｂの周囲に
は、配線パターン２９１Ｂおよびレジスト層２３Ｂによ
って段差部４１Ｂが構成され、この段差部４１Ｂは、半
導体チップ１０Ｂの辺１０１Ｂと平行に延びる状態にあ
る。段差部４１Ｂは、後述するように、封止用樹脂４０
Ｂが外側に流れだすことを防止するためのダムとして機
能する。
【００３８】このような構造に半導体チップ１０Ｂを実
装するにあたって、本例では以下の方法を用いている。
【００３９】まず、半導体チップ１０Ｂのチップ電極１
２Ｂと、回路基板２０Ｂの配線用電極２４Ｂとをハンダ
３０Ｂによって接合する。
【００４０】次に、図３（ｂ）に矢印Ｂ１で示すよう
に、半導体チップ１０Ｂの４辺１０１Ｂ〜１０４Ｂのう
ちの１つの辺１０１Ｂに対し、その両端（半導体チップ
１０Ｂの角部分に相当する位置）からわずか内側に入っ
た範囲に、ディスペンサーにより封止用樹脂４０Ｂを塗
布する。その結果、図４に示すように、半導体チップ１
０Ｂの辺１０１Ｂに沿って、辺１０１Ｂとレジスト層２
３Ｂの内側端縁２３１Ｂとの間には、封止用樹脂４０Ｂ
が溜まる。
【００４１】このとき、回路基板２０Ｂについては、裏
面側からヒータブロックＢＬなどによって直接、加熱す
る一方、半導体チップ１０Ｂについては、その裏面側に
光ビームＬ（光エネルギー）を照射し、非接触で加熱す
る。
【００４２】その結果、半導体チップ１０Ｂの辺１０１
Ｂに沿って溜まっている封止用樹脂４０Ｂは、回路基板
２０Ｂおよび半導体チップ１０Ｂを介して加熱され、半
導体チップ１０Ｂの辺１０１Ｂと、レジスト層２３Ｂの
内側端縁２３１Ｂとの間に構成されている隙間Ｇ２Ｂか
ら、矢印Ｂ２で示すように、半導体チップ１０Ｂと回路
基板２０Ｂとの隙間Ｇ１Ｂに流れ込む。
【００４３】そして、封止用樹脂４０Ｂは、チップ電極
１２Ｂおよび配線用電極２４Ｂが形成されている位置よ
りも外側にまで広がって半導体チップ１０Ｂと回路基板
２０Ｂとの隙間Ｇ１Ｂを完全に埋めるとともに、きれい
なフィレットを形成しながら、半導体チップ１０Ｂの側
面部１３Ｂにまで届いて硬化する。この間、封止用樹脂
４０Ｂは、配線パターン２９１Ｂとレジスト層２３Ｂと
によって構成された段差部４１Ｂによってせき止められ
ているため、外側領域にまで流れ出ない。
【００４４】このように、本例では、半導体チップ１０
Ｂの実装領域２００Ｂの内側に、レジスト層が形成され
ていないので、半導体チップ１０Ｂと回路基板２０Ｂと
の隙間Ｇ１Ｂが広い。また、半導体チップ１０Ｂの辺１
０１Ｂと、レジスト層２３Ｂの端縁２３１Ｂとは、面方
向に寸法ｔだけずれた位置にあるので、隙間Ｇ２Ｂも広
い。このため、封止用樹脂４０Ｂは、半導体チップ１０
Ｂと回路基板２０Ｂとの隙間Ｇ１Ｂに短時間で流れ込む
ので、封止用樹脂４０Ｂを隙間Ｇ１Ｂの内部に短時間で
充填できる。また、図３（ｂ）に矢印Ｂ１で示したよう
に、封止用樹脂４０Ｂを半導体チップ１０Ｂの１つの辺
１０１Ｂに沿って塗布する範囲を辺１０１Ｂの両端から
わずか内側に入った範囲に制限してある。このため、そ
こに塗布された封止用樹脂４０Ｂは、半導体チップ１０
Ｂと回路基板２０Ｂとの隙間Ｇ１Ｂに流れ込んだ後、そ
こから外側に向けて広がっていく。従って、半導体チッ
プ１０Ｂと回路基板２０Ｂとの隙間Ｇ１Ｂからは、空気
が効率よく押し出されるので、封止用樹脂４０Ｂを充
填、硬化した後に、半導体チップ１０Ｂと回路基板２０
Ｂとの隙間Ｇ１Ｂに気泡が残らない。
【００４５】しかも、回路基板２０Ｂについては、裏面
側からヒータブロックＢＬなどによって直接、加熱する
一方、半導体チップ１０については、その裏面側に照射
した光ビームＬ（光エネルギー）によって非接触で加熱
する。このため、チップ電極１２Ｂと配線用電極２４Ｂ
との接合部分は、物理的衝撃を受けないので、接合部分
の信頼性が高い。また、半導体チップ１０を裏面側から
光ビームＬによって加熱する方法によれば、チップ電極
１２Ｂと配線用電極２４Ｂとの接合部分（ハンダ３０
Ｂ）は、過熱されないので、接合部分の信頼性が高い。
さらに、封止用樹脂４０Ｂは、回路基板２０Ｂおよび半
導体チップ１０Ｂの双方から加熱されるので、封止用樹
脂４０Ｂを隙間Ｇ１Ｂの内部に短時間で充填でき、か
つ、半導体チップ１０Ｂと回路基板２０Ｂとの隙間Ｇ１
Ｂに気泡が残らない。
【００４６】さらに、本例では、半導体チップ１０Ｂの
辺１０１Ｂに沿って塗布した封止用樹脂４０Ｂは、配線
パターン２９１Ｂとレジスト層２３Ｂとによって構成さ
れた段差部４１Ｂによってせき止められる。従って、従
来の構造に比して、半導体チップ１０Ｂの辺１０１Ｂに
沿って封止用樹脂４０Ｂを多めに塗布することができる
ので、樹脂の塗布、充填工程を短時間に行うことができ
る。
【００４７】この場合でも、封止用樹脂４０Ｂは、配線
パターン２９１Ｂとレジスト層２３Ｂとによって２段に
構成された高い段差部４１Ｂによってせき止められ、外
側領域にまで流れ出ない。それ故、半導体チップ１０Ｂ
の実装領域２００Ｂの近傍に他の電子部品を配置するこ
とができるので、回路基板２０Ｂへの実装密度を高める
ことができる。
【００４８】［実施例２の変形例］なお、半導体チップ
１０Ｂの実装領域２００Ｂの周囲において、半導体チッ
プ１０Ｂの辺に平行に延びる配線パターン２９１Ｂと、
レジスト層２３Ｂとによって２段に構成された高い段差
部４１Ｂについては、図５に示すように、半導体チップ
１０Ｂの４つの辺１０１Ｂ〜１０４Ｂのうち、封止用樹
脂４０Ｂを塗布する領域に対応する辺１０１Ｂだけでな
く、その他の辺１０２Ｂ〜１０４Ｂに対しても、略平行
に延びる段差部４１Ｂを形成してもよい。
【００４９】このように構成によれば、半導体チップ１
０Ｂの辺１０１Ｂに対峙する段差部４１Ｂは、封止用樹
脂４０Ｂを塗布する際に多量の封止用樹脂４０Ｂを溜め
ることを可能にする一方、他の辺１０３Ｂ（辺１０２
Ｂ、１０４Ｂ）に対峙する段差部４１Ｂは、そこから外
側に封止用樹脂４０Ｂが流れ出ることを防止する。その
結果、半導体チップ１０Ｂの四方いずれの方向において
も、半導体チップ１０Ｂに近接した位置に他の電子部品
を実装することができる。
【００５０】［実施例３］本例は、本発明の第１、第
２、第３、および第４の形態に係る特徴点を兼ね備えた
実施例に相当し、図６（ａ）は、本発明の実施例１に係
る半導体チップの実装構造を示す断面図、図６（ｂ）
は、この実装構造を示す平面図である。
【００５１】図６（ａ）に示すように、本例の実装構造
においても、回路基板２０Ｃの表面には、配線パターン
２９１Ｃ、２９３Ｃが形成され、その表面側には、レジ
スト層２３Ｃが形成されている。レジスト層２３Ｃは、
配線パターン２９１Ｃ、２９３Ｃの一部を配線電極２４
Ｃとして露出させた状態にある。半導体チップ１０Ｃ
（フリップチップ）は、そのチップ電極１２Ｃと、回路
基板２０Ｃの配線用電極２４Ｃとがハンダ３０Ｃによっ
て接合され、かつ、半導体チップ１０Ｃと回路基板２０
Ｃとの隙間Ｇ１Ｃには封止用樹脂４０Ｃが充填されてい
る。
【００５２】本例では、図６（ｂ）に示すように、半導
体チップ１０Ｃの実装領域２００Ｃには、後述する方法
により封止用樹脂４０Ｃの塗布を行う半導体チップ１０
Ｃの１つの辺１０１Ｃに相当する領域から、この辺１０
１Ｃに対向する半導体チップ１０Ｃの辺１０３Ｃに相当
する領域に向けて、配線パターン２９１Ｃが直線的に延
びて、互いに平行な配線パターン２９０Ｃが形成されて
いる。但し、半導体チップ１０Ｃの実装領域２００Ｃの
内側では、配線パターン２９０Ｃと交差するような他の
配線パターンは、形成されていない。
【００５３】また、実施例１ないし３と同様、半導体チ
ップ１０Ｃの実装領域２００Ｃの内側には、レジスト層
が形成されておらず、その分だけ、半導体チップ１０Ｃ
と回路基板２０Ｃとの隙間Ｇ１Ｃは広い。さらに、半導
体チップ１０Ｃの実装領域２００Ｃの周囲において、レ
ジスト層２３Ｃの内側端縁２３１Ｃは、半導体チップ１
０Ｃの外周縁（各辺１０１Ｃ〜１０４Ｃ）より所定の寸
法ｔだけ外側に位置している。このため、半導体チップ
１０Ｃの辺１０１Ｃと、レジスト層２３Ｃの内側端縁２
３１Ｃとの間に構成されている隙間Ｇ２Ｃは、従来の構
造に比較して広い。
【００５４】しかも、本例では、封止用樹脂４０Ｃの塗
布を行う半導体チップ１０Ｃの１つの辺１０１Ｃに相当
する領域では、レジスト層２３Ｃが厚めに形成され、封
止用樹脂４０Ｃをせき止めるための段差部４１Ｃ（ダ
ム）を構成している。
【００５５】このような構造に半導体チップ１０Ｃを実
装するにあたって、本例では以下の方法を用いている。
【００５６】まず、半導体チップ１０Ｃのチップ電極１
２Ｃと、回路基板２０Ｃの配線用電極２４Ｃとをハンダ
３０Ｃによって接合する。
【００５７】次に、図６（ｂ）に矢印Ｃ１で示すよう
に、半導体チップ１０Ｃの４辺１０１Ｃ〜１０４Ｃのう
ちの１つの辺１０１Ｃに対し、その両端（半導体チップ
１０Ｃの角部分に相当する位置）からわずか内側に入っ
た範囲にまで、ディスペンサーにより封止用樹脂４０Ｃ
を塗布する。その結果、半導体チップ１０Ｃの辺１０１
Ｃに沿って、辺１０１Ｃとレジスト層２３Ｃの端縁２３
１Ｃとの間には、封止用樹脂４０Ｃが溜まる。
【００５８】このとき、回路基板２０Ｃについては、裏
面側からヒータブロックなどによって直接、加熱する一
方、半導体チップ１０Ｃについては、その裏面側に光ビ
ーム（光エネルギー）を照射して、非接触で加熱する。
【００５９】その結果、半導体チップ１０Ｃの辺１０１
Ｃに沿って溜まっている封止用樹脂４０Ｃは、回路基板
２０Ｃおよび半導体チップ１０Ｃを介して加熱され、半
導体チップ１０Ｃの辺１０１Ｃと回路基板２０Ｃとの間
に構成されている隙間Ｇ２Ｃから、矢印Ｃ２で示すよう
に、半導体チップ１０Ｃと回路基板２０Ｃとの隙間Ｇ１
Ｃに流れ込む。
【００６０】この間、封止用樹脂４０Ｃは、半導体チッ
プ１０Ｃの辺１０１Ｃに相当する領域から辺１０３Ｃに
相当する領域に向けて、配線パターン２９０Ｃの凹凸に
導かれて半導体チップ１０Ｃと回路基板２０Ｃとの隙間
Ｇ１Ｃに流れ込む。
【００６１】そして、封止用樹脂４０Ｃは、チップ電極
１２Ｃおよび配線用電極２４Ｃが形成されている位置よ
りも外側にまで広がって半導体チップ１０Ｃと回路基板
２０Ｃとの隙間Ｇ１Ｃを完全に埋めるとともに、きれい
なフィレットを形成しながら、半導体チップ１０Ｃの側
面部１３Ｃにまで届いて硬化する。この間、封止用樹脂
４０Ｃは、厚めのレジスト層２３Ｃによって構成された
段差部４１Ｃによってせき止められるため、外側領域に
まで流れ出ない。
【００６２】このように、本例では、半導体チップ１０
Ｃの実装領域２００Ｃの内側には、レジスト層が形成さ
れていないので、半導体チップ１０Ｃと回路基板２０Ｃ
との隙間Ｇ１Ｃが広い。また、半導体チップ１０Ｃの辺
１０１Ｃと、レジスト層２３Ｃの端縁２３１Ｃとは、面
方向に寸法ｔだけずれた位置にあるので、半導体チップ
１０Ｃの辺１０１Ｃとレジスト層２３Ｃの内側端縁２３
１Ｃとの間の隙間Ｇ２Ｃが広い。このため、封止用樹脂
４０Ｃは、半導体チップ１０Ｃと回路基板２０Ｃとの隙
間Ｇ１Ｃに短時間で流れ込むので、封止用樹脂４０Ｃを
隙間Ｇ１Ｃの内部に短時間で充填できる。さらに、本例
では、図６（ｂ）に矢印Ｃ１で示したように、封止用樹
脂４０Ｃを半導体チップ１０Ｃの１つの辺１０１Ｃに沿
って塗布する範囲を辺１０１Ｃの両端からわずか内側に
入った範囲に制限してある。このため、そこに塗布され
た封止用樹脂４０Ｃは、半導体チップ１０Ｃと回路基板
２０Ｃとの隙間Ｇ１Ｃに流れ込んだ後、そこから外側に
向けて広がっていく。従って、半導体チップ１０Ｃと回
路基板２０Ｃとの隙間Ｇ１Ｃからは、空気が効率よく押
し出されるので、封止用樹脂４０Ｃを充填、硬化した後
に、半導体チップ１０Ｃと回路基板２０Ｃとの隙間Ｇ１
Ｃに気泡が残らない。
【００６３】しかも、回路基板２０Ｃについては、裏面
側からヒータブロックなどによって直接、加熱する一
方、半導体チップ１０については、その裏面側に照射し
た光ビーム（光エネルギー）によって非接触で加熱す
る。このため、チップ電極１２Ｃと配線用電極２４Ｃと
の接合部分は、物理的衝撃を受けないので、接合部分の
信頼性が高い。また、半導体チップ１０を裏面側から光
ビームによって加熱する方法によれば、チップ電極１２
Ｃと配線用電極２４Ｃとの接合部分（ハンダ３０Ｃ）
は、過熱されないので、接合部分の信頼性が高い。さら
に、封止用樹脂４０Ｃは、回路基板２０Ｃおよび半導体
チップ１０Ｃの双方から加熱されるので、封止用樹脂４
０Ｃを隙間Ｇ１Ｃの内部に短時間で充填でき、かつ、半
導体チップ１０Ｃと回路基板２０Ｃとの隙間Ｇ１Ｃに気
泡が残らないなど、実施例１と同様な効果を奏する。
【００６４】さらに、本例では、半導体チップ１０Ｃの
辺１０１Ｃに沿って塗布した封止用樹脂４０Ｃは、厚め
のレジスト層２３Ｃによって構成された高い段差部４１
Ｃによってせき止められる。それ故、従来の構造に比し
て、半導体チップ１０Ｃの辺１０１Ｃに沿って封止用樹
脂４０Ｃを多めに塗布することができるので、樹脂の塗
布・充填工程を短時間に行うことができる。この場合で
も、封止用樹脂４０Ｃは、高い段差部４１Ｃによってせ
き止められ、外側領域にまで流れ出ない。それ故、半導
体チップ１０Ｃの実装領域２００Ｃの近傍に他の電子部
品を配置することができるので、回路基板２０Ｃへの実
装密度を高めることができるなど、実施例３と同様な効
果を奏する。
【００６５】それに加えて、本例では、半導体チップ１
０Ｃの実装領域２００Ｃの内側には、封止用樹脂４０Ｃ
の塗布を行った半導体チップ１０Ｃの辺１０１Ｃに相当
する領域から辺１０３Ｃに相当する領域に向けて互いに
平行な配線パターン２９０Ｃが形成されているが、これ
らの配線パターン２９０Ｃと交差するような他の配線パ
ターンは、形成されていない。従って、封止用樹脂４０
Ｃは、配線パターン２９０Ｃの凹凸に沿って導かれるの
で、封止用樹脂４０Ｃを半導体チップ１０Ｃと回路基板
２０Ｃとの隙間Ｇ１Ｃに短時間に充填できる。しかも、
封止用樹脂４０Ｃは、配線パターン２９０Ｃに導かれ、
一定の方向性をもってスムーズに流れるので、空気が効
率よく排出される。それ故、半導体チップ１０Ｃと回路
基板２０Ｃとの隙間Ｇ１Ｃに気泡が残らない。
【００６６】［実施例３の変形例］なお、実施例３で
は、封止用樹脂をせき止めるための段差部を厚いレジス
ト層によって構成したが、配線パターンとレジスト層と
によって段差部を構成してもよい。すなわち、図７
（ａ）、（ｂ）に示すように、本例の実装構造において
も、回路基板２０Ｄの表面には、半導体チップ１０Ｄの
各辺１０１Ｄ〜１０４Ｄに平行な配線パターン２９１Ｄ
〜２９４Ｄが形成されているとともに、その表面側に
は、レジスト層２３Ｄが形成されている。また、回路基
板２０Ｄは、多層基板として構成され、その内層には、
配線パターン２９５Ｄ〜２９９Ｄが形成されている。こ
こで、レジスト層２３Ｄは、配線パターン２９５Ｄ、２
９６Ｄ、２９８Ｄ、２９９Ｄの一部を配線用電極２４Ｄ
として露出させた状態にある。
【００６７】半導体チップ１０Ｄ（フリップチップ）
は、そのチップ電極１２Ｄと、回路基板２０Ｄの配線用
電極２４Ｄとがハンダ３０Ｄによって接合され、かつ、
半導体チップ１０Ｄと回路基板２０Ｄとの隙間Ｇ１Ｄに
は封止用樹脂４０Ｄが充填されている。
【００６８】本例では、図７（ｂ）に示すように、さら
に、半導体チップ１０Ｄの実装領域２００Ｄの内側に
は、後述する方法により封止用樹脂４０Ｄの塗布を行う
半導体チップ１０Ｄの１つの辺１０１Ｄに相当する領域
から、この辺１０１Ｄに対向する半導体チップ１０Ｄの
辺１０３Ｄに相当する領域に向けて、互いに平行な配線
パターン２９０Ｄが形成されている。但し、半導体チッ
プ１０Ｄの実装領域２００Ｄの内側には、配線パターン
２９０Ｄと交差するような他の配線パターンは、形成さ
れていない。
【００６９】また、半導体チップ１０Ｄの実装領域２０
０Ｄの内側には、レジスト層が形成されておらず、その
分だけ、半導体チップ１０Ｄと回路基板２０Ｄとの隙間
Ｇ１Ｄは広く確保されている。さらに、半導体チップ１
０Ｄの実装領域２００Ｄの周囲において、レジスト層２
３Ｄの内側端縁２３１Ｄは、半導体チップ１０Ｄの外周
縁（各辺１０１Ｄ〜１０４Ｄ）より所定の寸法ｔだけ外
側に位置している。このため、半導体チップ１０Ｄの辺
１０１Ｄと、レジスト層２３Ｄの端縁２３１Ｄとの間に
構成されている隙間Ｇ２Ｄは、従来の構造に比較して広
い。
【００７０】さらに、本例では、封止用樹脂４０Ｄの塗
布を行う半導体チップ１０Ｄの１つの辺１０１Ｄに相当
する領域だけでなく、その他の各辺１０２Ｄ〜１０４Ｄ
に相当する領域にも、各辺１０１Ｄ〜１０４Ｄに平行な
配線パターン２９１Ｄ〜２９４Ｄと、レジスト層２３Ｄ
とによって、封止用樹脂４０Ｄをせき止めるための高い
段差部４１Ｄ〜４４Ｄ（ダム）が構成されている。
【００７１】このような構造に半導体チップ１０Ｄを実
装するにあたって、本例では以下の方法を用いている。
【００７２】まず、半導体チップ１０Ｄのチップ電極１
２Ｄと、回路基板２０Ｄの配線用電極２４Ｄとをハンダ
３０Ｄによって接合する。
【００７３】次に、図７（ｂ）に矢印Ｄ１で示すよう
に、半導体チップ１０Ｄの４辺１０１Ｄ〜１０４Ｄのう
ちの１つの辺１０１Ｄに対し、その両端（半導体チップ
１０Ｄの角部分に相当する位置）からわずか内側に入っ
た範囲に、ディスペンサーにより封止用樹脂４０Ｄを塗
布する。その結果、半導体チップ１０Ｄの辺１０１Ｄに
沿って、辺１０１Ｄとレジスト層２３Ｄの端縁２３１Ｄ
との間には、封止用樹脂４０Ｄが溜まる。
【００７４】このとき、回路基板２０Ｄについては、裏
面側からヒータブロックなどによって直接、加熱する一
方、半導体チップ１０Ｄについては、その裏面側に光ビ
ーム（光エネルギー）を照射して、非接触で加熱する。
【００７５】その結果、半導体チップ１０Ｄの辺１０１
Ｄに沿って溜まっている封止用樹脂４０Ｄは、回路基板
２０Ｄおよび半導体チップ１０Ｄを介して加熱され、半
導体チップ１０Ｄの辺１０１Ｄと回路基板２０Ｄとの間
に構成されている隙間Ｇ２Ｄから、矢印Ｄ２で示すよう
に、半導体チップ１０Ｄと回路基板２０Ｄとの隙間Ｇ１
Ｄに流れ込む。
【００７６】この間、封止用樹脂４０Ｄは、封止用樹脂
４０Ｄの塗布を行った半導体チップ１０Ｄの辺１０１Ｄ
に相当する領域から辺１０３Ｄに相当する領域に向け
て、配線パターン２９０Ｄの凹凸に導かれて半導体チッ
プ１０Ｄと回路基板２０Ｄとの隙間Ｇ１Ｄに流れ込む。
【００７７】そして、封止用樹脂４０Ｄは、チップ電極
１２Ｄおよび配線用電極２４Ｄが形成されている位置よ
りも外側にまで広がって半導体チップ１０Ｄと回路基板
２０Ｄとの隙間Ｇ１Ｄを完全に埋めるとともに、きれい
なフィレットを形成しながら、半導体チップ１０Ｄの側
面部１３Ｄにまで届いて硬化する。この間、封止用樹脂
４０Ｄは、半導体チップ１０Ｄの辺１０１Ｄに沿って溜
まっていた封止用樹脂４０Ｄは、配線パターン２９１Ｄ
と厚めのレジスト層２３Ｄとによって構成された高い段
差部４１Ｄによってせき止められ、外側領域にまで流れ
出ない。
【００７８】このように、本例では、半導体チップ１０
Ｄの実装領域２００Ｄの内側には、レジスト層が形成さ
れていないので、半導体チップ１０Ｄと回路基板２０Ｄ
との隙間Ｇ１Ｄは広い。また、半導体チップ１０Ｄの辺
１０１Ｄと、レジスト層２３Ｄの端縁２３１Ｄとは、面
方向に寸法ｔだけずれた位置にあるので、半導体チップ
１０Ｄの辺１０１Ｄと、レジスト層２３Ｄの端縁２３１
Ｄとの間に構成されている隙間Ｇ２Ｄも広い。このた
め、封止用樹脂４０Ｄは、半導体チップ１０Ｄと回路基
板２０Ｄとの隙間Ｇ１Ｄに短時間で流れ込むので、封止
用樹脂４０Ｄを隙間Ｇ１Ｄの内部に短時間で充填でき
る。さらに、本例では、図７（ｂ）に矢印Ｄ１で示した
ように、封止用樹脂４０Ｄを半導体チップ１０Ｄの１つ
の辺１０１Ｄに沿って塗布する範囲を辺１０１Ｄの両端
からわずか内側に入った範囲に制限してある。このた
め、そこに塗布された封止用樹脂４０Ｄは、半導体チッ
プ１０Ｄと回路基板２０Ｄとの隙間Ｇ１Ｄに流れ込んだ
後、そこから外側に向けて広がっていく。従って、半導
体チップ１０Ｄと回路基板２０Ｄとの隙間Ｇ１Ｄから
は、空気が効率よく押し出されるので、封止用樹脂４０
Ｄを充填、硬化した後に、半導体チップ１０Ｄと回路基
板２０Ｄとの隙間Ｇ１Ｄに気泡が残らない。
【００７９】しかも、回路基板２０Ｄについては、裏面
側からヒータブロックなどによって直接、加熱する一
方、半導体チップ１０については、その裏面側に照射し
た光ビーム（光エネルギー）によって非接触で加熱す
る。このため、チップ電極１２Ｄと配線用電極２４Ｄと
の接合部分は、物理的衝撃を受けないので、接合部分の
信頼性が高い。また、半導体チップ１０を裏面側から光
ビームによって加熱する方法によれば、チップ電極１２
Ｄと配線用電極２４Ｄとの接合部分（ハンダ３０Ｄ）
は、過熱されないので、接合部分の信頼性が高い。さら
に、封止用樹脂４０Ｄは、回路基板２０Ｄおよび半導体
チップ１０Ｄの双方から加熱されるので、封止用樹脂４
０Ｄを隙間Ｇ１Ｄの内部に短時間で充填でき、かつ、半
導体チップ１０Ｄと回路基板２０Ｄとの隙間Ｇ１Ｄに気
泡が残らない。
【００８０】さらに、本例では、半導体チップ１０Ｄの
実装領域２００Ｄの周囲において、封止用樹脂４０Ｄ
は、配線パターン２９１Ｄとレジスト層２３Ｄとによっ
て構成された高い段差部４１Ｄによってせき止められ
る。それ故、従来の構造に比して、半導体チップ１０Ｄ
の辺１０１Ｄに沿って封止用樹脂４０Ｄを多めに塗布す
ることができるので、樹脂の塗布・充填工程を短時間に
行うことができ、しかも、封止用樹脂４０Ｄは、外側領
域にまで流れ出ない。また、封止用樹脂４０Ｄは、半導
体チップ１０Ｄのその他の方向においても、配線パター
ン２９２Ｄ〜２９４Ｄとレジスト層２３Ｄとによって２
段に構成された高い段差部４２Ｄ〜４４Ｄによってせき
止められ、外側領域にまで流れ出ない。それ故、半導体
チップ１０Ｄの実装領域２００Ｄのいずれの方向におい
ても、その近傍に他の電子部品を配置することができる
ので、回路基板２０Ｄへの実装密度を高めることができ
る。
【００８１】さらに、半導体チップ１０Ｄの実装領域２
００Ｄの内側では、封止用樹脂４０Ｄの塗布を行った半
導体チップ１０Ｄの辺１０１Ｄに相当する領域から辺１
０３Ｄに相当する領域に向けて互いに平行な配線パター
ン２９０Ｄが形成されているが、これらの配線パターン
２９０Ｄと交差するような他の配線パターンは、形成さ
れていない。従って、封止用樹脂４０Ｄは、配線パター
ン２９０Ｄの凹凸に導かれるので、半導体チップ１０Ｄ
と回路基板２０Ｄとの隙間Ｇ１Ｄをスムーズに流れる。
しかも、封止用樹脂４０Ｄは、配線パターン２９０Ｄの
凹凸に導かれ、一定の方向性をもって流れるので、空気
が効率よく排出される。それ故、半導体チップ１０Ｄと
回路基板２０Ｄとの隙間Ｇ１Ｄに気泡が残らない。
【００８２】なお、封止用樹脂４０Ｄを配線パターン２
９０Ｄの凹凸に沿って導くことによって、封止用樹脂４
０Ｄを半導体チップ１０Ｄと回路基板２０Ｄとの隙間Ｇ
１Ｄに短時間に、しかも気泡を残さずに充填するという
観点からすれば、封止用樹脂４０Ｄの塗布を行う半導体
チップ１０Ｄの辺１０１Ｄに相当する領域から、それに
対向する辺１０３Ｄに相当する領域に限らず、辺１０１
Ｄに相当する領域から他の辺１０２Ｄ、１０４Ｄに相当
する領域に向けて延びる配線パターンを形成し、それに
交差する配線パターンを構成しない構造にしてもよい。
【００８３】［その他の実施例］なお、上記の実施例で
は、本発明の代表的な４つの形態を複数組み合わせてあ
るが、４つの形態のうちの１つだけを備えた構成の実装
構造であっても、従来の実装構造に比して、封止用樹脂
を短時間で充填できるという効果を奏する。また、本発
明の代表的な４つの形態を上記実施例とは別の構成で組
み合わせた場合であっても、従来の実装構造に比して、
封止用樹脂を短時間で充填できるという効果を奏する。
【００８４】
【発明の効果】以上のとおり、本発明の第１の形態に係
る半導体チップの実装構造では、半導体チップの実装領
域の内側にレジスト層を形成しないことに特徴を有す
る。従って、本発明によれば、半導体チップと回路基板
との隙間が広いため、封止用樹脂は、半導体チップと回
路基板との隙間で短時間で流れる。それ故、封止用樹脂
を半導体チップと回路基板との隙間に短時間で充填でき
る。
【００８５】本発明の第２の形態に係る半導体チップの
実装構造では、半導体チップの外周縁とレジスト層の内
側端縁とは、面方向に所定の寸法だけずれた位置にある
ことに特徴を有する。従って、本発明によれば、半導体
チップの外周縁とレジスト層の内側端縁との間に構成さ
れている隙間が広い。このため、封止用樹脂は、半導体
チップと回路基板との隙間に短時間で流れ込むので、封
止用樹脂を半導体チップと回路基板との隙間に短時間で
充填できる。
【００８６】本発明に係る第３の形態では、半導体チッ
プの実装領域の外側には、封止用樹脂をせき止めるため
の段差部が形成されていることに特徴を有する。従っ
て、本発明によれば、半導体チップの辺に沿って封止用
樹脂を多めに塗布することができるので、樹脂の塗布・
充填工程を短時間に行うことができる。しかも、封止用
樹脂は、外側領域にまで流れ出ないため、半導体チップ
の実装領域の近傍に他の電子部品を配置することができ
るので、回路基板への実装密度を高めることができる。
【００８７】さらに、半導体チップの実装領域の内側で
は、封止用樹脂の塗布を行った半導体チップの辺に相当
する領域から他の辺に相当する領域に向けて配線パター
ンが形成されているが、これらの配線パターンと交差す
るような他の配線パターンが形成されていないことに特
徴を有する。従って、本発明によれば、封止用樹脂は、
半導体チップの実装領域の内側において配線パターンの
凹凸に導かれるので、半導体チップと回路基板との隙間
をスムーズに流れる。しかも、封止用樹脂は、一定の方
向性をもって流れるので、空気が効率よく排出される。
それ故、半導体チップと回路基板との隙間に気泡が残ら
ない。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施例１に係る半導体チッ
プの実装構造を示す断面図、（ｂ）は、この実装構造を
示す平面図である。
【図２】図１に示す実装構造を構成する工程のうち、封
止用樹脂を充填する途中の状態を示す工程断面図であ
る。
【図３】（ａ）は、本発明の実施例２に係る半導体チッ
プの実装構造を示す断面図、（ｂ）は、この実装構造を
示す平面図である。
【図４】図３に示す実装構造を構成する工程のうち、封
止用樹脂を充填する途中の状態を示す工程断面図であ
る。
【図５】本発明の実施例２の変形例に係る実装構造を示
す断面図である。
【図６】（ａ）は、本発明の実施例３に係る半導体チッ
プの実装構造を示す断面図、（ｂ）は、この実装構造を
示す平面図である。
【図７】（ａ）は、本発明の実施例３の変形例に係る半
導体チップの実装構造を示す断面図、（ｂ）は、この実
装構造を示す平面図である。
【図８】（ａ）は、従来の半導体チップの実装構造を示
す断面図、（ｂ）は、この実装構造を示す平面図であ
る。
【符号の説明】
１０Ａ〜１０Ｅ・・・半導体チップ ２０Ａ〜２０Ｅ・・・回路基板 １２Ａ〜１２Ｅ・・・チップ電極 ２３Ａ〜２３Ｅ・・・レジスト層 ２４Ａ〜２４Ｅ・・・配線用電極 ３０Ａ〜３０Ｅ・・・ハンダ ４０Ａ〜４０Ｅ・・・封止用樹脂 ４１Ｂ、４１Ｃ、４１Ｄ〜４４Ｄ・・・段差部 Ｇ１Ａ〜Ｇ１Ｅ・・・半導体チップと回路基板 Ｇ２Ａ〜Ｇ２Ｅ・・・半導体チップとレジスト層との隙
間 １０１Ａ〜１０１Ｅ・・・半導体チップの樹脂を塗布す
る側の辺 ２００Ａ〜２００Ｅ・・・半導体チップの実装領域 ２３１Ａ〜２３１Ｅ・・・レジスト層の内側端縁 ２９０Ｃ、２９０Ｄ・・・半導体チップの実装領域内の
配線パターン ２９１Ｂ、２９１Ｄ、２９２Ｄ、２９３Ｄ、２９４Ｄ・
・・半導体チップの辺に平行な配線パターン

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 配線パターンの一部を配線電極として露
    出させた状態にレジスト層が形成された回路基板と、該
    回路基板の前記配線電極にチップ電極が接合された半導
    体チップと、該半導体チップと前記回路基板との隙間に
    充填された封止用樹脂とを有する半導体チップの実装構
    造において、 前記レジスト層は、前記回路基板表面における前記半導
    体チップの実装領域内を避けるように形成されているこ
    とを特徴とする半導体チップの実装構造。
  2. 【請求項２】 配線パターンの一部を配線電極として露
    出させた状態にレジスト層が形成された回路基板と、該
    回路基板の前記配線電極にチップ電極が接合された半導
    体チップと、該半導体チップと前記回路基板との隙間に
    充填された封止用樹脂とを有する半導体チップの実装構
    造において、 前記レジスト層は、前記回路基板表面における前記半導
    体チップの実装領域の外側において、該レジスト層の内
    側端縁が前記半導体チップの外周縁より所定の寸法だけ
    外側に位置するように形成されていることを特徴とする
    半導体チップの実装構造。
  3. 【請求項３】 請求項１において、前記レジスト層は、
    前記回路基板表面における前記半導体チップの実装領域
    の外側において、該レジスト層の内側端縁が前記半導体
    チップの外周縁より所定の寸法だけ外側に位置するよう
    に形成されていることを特徴とする半導体チップの実装
    構造。
  4. 【請求項４】 配線パターンの一部を配線電極として露
    出させた状態にレジスト層が形成された回路基板と、該
    回路基板の前記配線電極にチップ電極が接合された半導
    体チップと、該半導体チップと前記回路基板との隙間に
    充填された封止用樹脂とを有する半導体チップの実装構
    造において、 前記回路基板表面における前記半導体チップの実装領域
    の外側には、前記封止用樹脂をせき止める段差部が前記
    半導体チップの少なくとも１つの辺に沿って形成されて
    いることを特徴とする半導体チップの実装構造。
  5. 【請求項５】 請求項１ないし３のいずれかの項におい
    て、前記回路基板表面における前記半導体チップの実装
    領域の外側には、前記封止用樹脂をせき止める段差部が
    前記半導体チップの少なくとも１つの辺に沿って形成さ
    れていることを特徴とする半導体チップの実装構造。
  6. 【請求項６】 請求項４または５において、前記段差部
    は、前記レジスト層と、該レジスト層の下層側において
    前記半導体チップの少なくとも１つの辺に略平行に延設
    された配線パターンとによって構成されていることを特
    徴とする半導体チップの実装構造。
  7. 【請求項７】 請求項４または５において、前記段差部
    は、前記レジスト層と、該レジスト層の下層側において
    前記半導体チップの４つの辺にそれぞれ略平行に延設さ
    れた配線パターンとによって構成されていることを特徴
    とする半導体チップの実装構造。
  8. 【請求項８】 請求項４または５において、前記段差部
    は、前記封止用樹脂をせき止めることが可能な厚さに形
    成された前記レジスト層によって構成されていることを
    特徴とする半導体チップの実装構造。
  9. 【請求項９】 配線パターンの一部を配線電極として露
    出させた状態にレジスト層が形成された回路基板と、該
    回路基板の前記配線電極にチップ電極が接合された半導
    体チップと、該半導体チップと前記回路基板との隙間に
    充填された封止用樹脂とを有する半導体チップの実装構
    造において、 前記回路基板表面における前記半導体チップの実装領域
    内には、前記封止用樹脂の塗布を行う前記半導体チップ
    の１辺に相当する領域から該１辺に対向する前記半導体
    チップの他の辺に相当する領域に向けて延びる配線パタ
    ーンが形成され、該配線パターンと交差する他の配線パ
    ターンが形成されていないことを特徴とする半導体チッ
    プの実装構造。
  10. 【請求項１０】 請求項１ないし８のいずれかの項にお
    いて、前記回路基板表面における前記半導体チップの実
    装領域内には、前記封止用樹脂の塗布を行う前記半導体
    チップの１辺に相当する領域から該１辺に対向する前記
    半導体チップの他の辺に相当する領域に向けて延びる配
    線パターンが形成され、該配線パターンと交差する他の
    配線パターンが形成されていないことを特徴とする半導
    体チップの実装構造。
  11. 【請求項１１】 配線パターンの一部を配線電極として
    露出させた状態にレジスト層が形成された回路基板と、
    該回路基板の前記配線電極にチップ電極が接合された半
    導体チップと、該半導体チップと前記回路基板との隙間
    に充填された封止用樹脂とを有する半導体チップの実装
    構造において、 前記回路基板表面における前記半導体チップの実装領域
    には、前記封止用樹脂の塗布を行う前記半導体チップの
    １辺に相当する領域から前記半導体チップの他の辺に相
    当する領域に向けて延びる配線パターンが形成され、該
    配線パターンと交差する他の配線パターンが形成されて
    いないことを特徴とする半導体チップの実装構造。
  12. 【請求項１２】 請求項１ないし１０のいずれかの項に
    おいて、前記回路基板表面における前記半導体チップの
    実装領域には、前記封止用樹脂の塗布を行う前記半導体
    チップの１辺に相当する領域から前記半導体チップの他
    の辺に相当する領域に向けて延びる配線パターンが形成
    され、該配線パターンと交差する他の配線パターンが形
    成されていないことを特徴とする半導体チップの実装構
    造。
JP27604195A 1995-10-24 1995-10-24 半導体チップの実装構造 Pending JPH09120975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27604195A JPH09120975A (ja) 1995-10-24 1995-10-24 半導体チップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27604195A JPH09120975A (ja) 1995-10-24 1995-10-24 半導体チップの実装構造

Publications (1)

Publication Number Publication Date
JPH09120975A true JPH09120975A (ja) 1997-05-06

Family

ID=17563968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27604195A Pending JPH09120975A (ja) 1995-10-24 1995-10-24 半導体チップの実装構造

Country Status (1)

Country Link
JP (1) JPH09120975A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097277A1 (fr) * 2000-06-16 2001-12-20 Matsushita Electric Industrial Co., Ltd. Procede d'encapsulation de pieces electroniques et une telle encapsulation
JP2006066551A (ja) * 2004-08-25 2006-03-09 Renesas Technology Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097277A1 (fr) * 2000-06-16 2001-12-20 Matsushita Electric Industrial Co., Ltd. Procede d'encapsulation de pieces electroniques et une telle encapsulation
US7355126B2 (en) 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package
JP2006066551A (ja) * 2004-08-25 2006-03-09 Renesas Technology Corp 半導体装置の製造方法
JP4565931B2 (ja) * 2004-08-25 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3367886B2 (ja) 電子回路装置
JP4536603B2 (ja) 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
RU2146067C1 (ru) Органический кристаллодержатель для интегральных схем с проволочными соединениями
US6740352B2 (en) Method for forming bonding pads
US20160081179A1 (en) Manufacturing of a heat sink by wave soldering
JP3391282B2 (ja) 電子部品の製造方法
KR100860515B1 (ko) 기판 상에 탑재된 반도체 소자를 갖는 실장 기판 및 실장구조
US20060079029A1 (en) Flexible circuit board processing method
JP3631922B2 (ja) センタパッド型半導体パッケージ素子の製造方法
JPH09120975A (ja) 半導体チップの実装構造
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JPH09120981A (ja) 半導体チップの実装方法
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JPH09120976A (ja) 半導体チップの実装方法
KR100697624B1 (ko) 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
JP2017098319A (ja) プリント配線板、プリント配線板の製造方法および半導体装置
TWI823452B (zh) 半導體封裝構造及其電路板
TWI838816B (zh) 封裝結構及其製造方法
KR100208471B1 (ko) 방열판이 부착된 bga패키지의 몰딩방법
JP3281864B2 (ja) 混成集積回路装置の製造方法
US8101870B2 (en) Method for manufacturing printed circuit board, printed circuit board, and electronic apparatus
JP2002203926A (ja) 部品実装方法および部品実装基板
CN116314056A (zh) 封装体及其制作方法
JPH118335A (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JPH1074869A (ja) 電子部品アセンブリおよび組立て方法