JPH09115844A - Introduction of impurity - Google Patents
Introduction of impurityInfo
- Publication number
- JPH09115844A JPH09115844A JP8210355A JP21035596A JPH09115844A JP H09115844 A JPH09115844 A JP H09115844A JP 8210355 A JP8210355 A JP 8210355A JP 21035596 A JP21035596 A JP 21035596A JP H09115844 A JPH09115844 A JP H09115844A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- solid sample
- gas
- impurities
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Plasma Technology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関わるものであり、特に固体表面の近傍に低温（特
に室温から極低温にかけての領域）で原子または分子を
固体表面に付着や堆積させることによる不純物の導入方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and in particular, it deposits or deposits atoms or molecules on a solid surface at a low temperature (particularly in a region from room temperature to extremely low temperature) in the vicinity of the solid surface. The present invention relates to a method of introducing impurities.
【０００２】[0002]
【従来の技術】従来、固体表面としてのシリコン基板の
表面への不純物の導入については、例えば、［Ｄｉｇｅ
ｓｔ ｏｆ ｔｅｃｈｎｉｃａｌ ｐａｐｅｒｓ １９
９３ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ ｔｅｃｈｎ
ｏｌｏｇｙ；ｐｐ９７−９８］に記載された技術が挙げ
られる。2. Description of the Related Art Conventionally, the introduction of impurities into the surface of a silicon substrate as a solid surface is described, for example, in [Dige
st of technical papers 19
93symposium on VLSI techn
technology; pp97-98].
【０００３】具体的に説明すると、先ず、真空槽の中に
設置したシリコンウエハを高温（例えば、 800℃程度）
に保ち、真空槽の中に水素を含むガスを導入してシリコ
ンウエハの表面を清浄化する。Specifically, first, a silicon wafer placed in a vacuum chamber is heated to a high temperature (for example, about 800 ° C.).
Then, a gas containing hydrogen is introduced into the vacuum chamber to clean the surface of the silicon wafer.
【０００４】次に、清浄化されたシリコンウエハを含む
真空槽の中に所定の元素を含むガス（例えばダイボラン
Ｂ2 Ｈ6 ）を導入し、単に前記ガスに曝してシリコンウ
エハの表面に所望の原子もしくは分子であるほう素を付
着もしくは吸着させてドーピングを行なう。この際、主
に真空槽に導入された不純物導入用のガスの分解、さら
には前記不純物の真空槽における拡散を促進してシリコ
ンウエハの面内に均一に不純物を導入させるために、ド
ーピングガスを導入する際の温度は概ね 900℃前後であ
る。Next, a gas containing a predetermined element (for example, diborane B 2 H 6 ) is introduced into a vacuum chamber containing a cleaned silicon wafer, and simply exposed to the gas to expose a desired surface of the silicon wafer. Doping is performed by attaching or adsorbing boron, which is an atom or a molecule. At this time, a doping gas is used in order to mainly decompose the gas for introducing impurities introduced into the vacuum chamber and further promote the diffusion of the impurities in the vacuum chamber so that the impurities are uniformly introduced into the surface of the silicon wafer. The temperature at the time of introduction is approximately 900 ° C.
【０００５】次に、上記のようにドーピング層が形成さ
れたシリコンウエハに金属配線を行ったり、所定の酸化
雰囲気の中で薄い酸化膜を形成し、その後、ＣＶＤ装置
などでゲート電極を形成し、ＭＯＳトランジスタを形成
している。Next, metal wiring is formed on the silicon wafer on which the doping layer is formed as described above, or a thin oxide film is formed in a predetermined oxidizing atmosphere, and then a gate electrode is formed by a CVD apparatus or the like. , MOS transistors are formed.
【０００６】[0006]
【発明が解決しようとする課題】このように従来の不純
物導入方法では、固体表面としてのシリコン基板の表面
が 800℃〜 900℃の高温に曝されるため、レジスト（所
謂、ノボラック型樹脂など）を用いたことによる選択的
なドーピングを行うことは不可能である。というのは通
常のレジストは 250℃程度が耐熱限界であり、それ以上
の温度ではレジストが溶けて流動しパターンそのものが
形成できなくなるためである。As described above, according to the conventional impurity introduction method, the surface of the silicon substrate as a solid surface is exposed to a high temperature of 800 ° C. to 900 ° C., so that the resist (so-called novolac type resin, etc.) It is impossible to perform selective doping by using. This is because the normal resist has a heat resistance limit of about 250 ° C, and at temperatures above that, the resist melts and flows, making it impossible to form the pattern itself.
【０００７】換言すれば、清浄工程とドーピング工程の
少なくとも一方をレジストの耐熱温度以上の温度で行う
ことになれば、選択的なドーピングができないと云うこ
とである。なお、清浄工程では温度が高いとレジストが
使用できないからと云って単に温度を下げただけでは、
ガス（具体的には、水素ガス）とシリコン基板の表面と
が反応しないため、清浄化することはできない。In other words, if at least one of the cleaning step and the doping step is performed at a temperature higher than the heat resistant temperature of the resist, selective doping cannot be performed. In the cleaning process, if the temperature is high, the resist cannot be used.
Since the gas (specifically, hydrogen gas) does not react with the surface of the silicon substrate, it cannot be cleaned.
【０００８】より詳しくは、導入すべき不純物を含有す
るガスを真空槽に導入する際に、わざわざ 900℃と云っ
た高温にすることなく低温で導入してドーピング使用と
した場合には、不純物が導入される基板の表面を単に清
浄化するだけでなく活性化する必要がある。しかしなが
ら、従来のように清浄工程を 800℃と云った高温で行う
とレジストを用いた選択的な不純物導入が行えなくな
る。というのは、清浄工程が 800℃の場合には清浄工程
においてレジストを使用できないため、清浄化の後にレ
ジストパターンを形成することになってしまい、レジス
トパターンを形成すると清浄工程で活性化させたシリコ
ン基板の表面が活性でなくなってしまうからである。More specifically, when the gas containing the impurities to be introduced is introduced into the vacuum chamber at a low temperature without intentionally increasing the temperature to 900 ° C. and the doping is used, the impurities are not The surface of the substrate to be introduced needs to be activated rather than simply cleaned. However, if the cleaning step is performed at a high temperature of 800 ° C. as in the conventional case, selective introduction of impurities using a resist cannot be performed. This is because when the cleaning process is 800 ° C, the resist cannot be used in the cleaning process, so a resist pattern is formed after cleaning, and when the resist pattern is formed, the silicon activated in the cleaning process is used. This is because the surface of the substrate becomes inactive.
【０００９】本発明はレジストを用いることができる低
温で不純物の導入を選択的に行うために、清浄工程だけ
でなくドーピング工程もレジストを用いることができる
低温で行うことできる不純物の導入方法を提供すること
を目的とする。The present invention provides a method for introducing impurities which can be used not only in the cleaning step but also in the doping step at low temperature so that the impurities can be selectively introduced at low temperature where the resist can be used. The purpose is to do.
【００１０】レジストは超ＬＳＩ製造工程においては極
めて一般的に用いられるものであり、これが使用できな
い場合にはドーピング防止膜を形成する必要性が生じ
る。このドーピング防止膜（例えば、シリコン窒化膜を
挙げることができる）そのものもレジストパターンを用
いて選択的に形成することになるため、ドーピング防止
膜の選択的な形成工程の分だけ工程は複雑になりそのコ
スト上昇は避けられない。また、ドーピングにより形成
される不純物分布は、温度が高くなると深さ方向にも不
純物が拡散されるため、ドーピング工程を高温で行うと
不純物の分布を急峻にすることは不可能である。The resist is extremely commonly used in the VLSI manufacturing process, and if it cannot be used, it becomes necessary to form a doping prevention film. Since this anti-doping film (for example, a silicon nitride film) itself is also selectively formed by using a resist pattern, the process becomes complicated by the selective forming process of the anti-doping film. The cost rise is inevitable. In addition, in the impurity distribution formed by doping, when the temperature rises, the impurities are diffused in the depth direction as well. Therefore, if the doping process is performed at a high temperature, it is impossible to make the impurity distribution steep.
【００１１】本発明はＣ−ＭＯＳ構造の形成時などの不
純物ドーピング工程を、レジストの機能を損なわない低
温で実施でき、ドーピング防止膜の形成も必要でない不
純物の導入方法を提供することを目的とする。It is an object of the present invention to provide an impurity doping method capable of performing an impurity doping step such as when forming a C-MOS structure at a low temperature without impairing the function of a resist, and not requiring the formation of a doping prevention film. To do.
【００１２】[0012]
【課題を解決するための手段】本発明の不純物の導入方
法は、プラズマの照射によって固体試料の表面に活性な
試料面を露出させ、プラズマの照射が作用しない状態で
目的の不純物を含有するガスまたは蒸気を固体試料の前
記活性な試料面に接触させて前記不純物を導入すること
を特徴とする。The method of introducing impurities according to the present invention is a gas containing an impurity of interest in which the active sample surface is exposed on the surface of a solid sample by plasma irradiation and the plasma irradiation does not act. Alternatively, the impurity is introduced by bringing vapor into contact with the active sample surface of a solid sample.
【００１３】この本発明によると、Ｃ−ＭＯＳ構造の形
成時などの不純物ドーピング工程を、レジストの機能を
損なわない低温で実施できる。According to the present invention, the impurity doping step such as the formation of the C-MOS structure can be carried out at a low temperature without impairing the function of the resist.
【００１４】[0014]
【発明の実施の形態】請求項１記載の不純物の導入方法
は、固体試料の表面近傍に不純物を導入するに際し、固
体試料をセットした真空槽に不活性ガスまたは還元性ガ
スを含有した不活性ガスを導入して前記ガスを励起し前
記固体試料の表面にプラズマを発生させ、このプラズマ
の照射によって前記固体試料の表面に活性な試料面を露
出させ、プラズマの照射が作用しない状態で前記不純物
を含有するガスまたは蒸気を固体試料の前記活性な試料
面に接触させて前記不純物を導入することを特徴とす
る。BEST MODE FOR CARRYING OUT THE INVENTION The method for introducing impurities according to claim 1 is such that, when introducing impurities near the surface of the solid sample, an inert gas or a reducing gas is contained in a vacuum chamber in which the solid sample is set. A gas is introduced to excite the gas to generate plasma on the surface of the solid sample, the active sample surface is exposed on the surface of the solid sample by irradiation of the plasma, and the impurities are contained in a state where plasma irradiation does not act. The impurity is introduced by bringing a gas or a vapor containing a gas into contact with the active sample surface of the solid sample.
【００１５】この構成によると、ＣＭＯＳ構造の形成時
などの不純物ドーピング工程を、表面清浄化から不純物
ドーピングまでレジストの機能を損なわない低温で実施
できる。According to this structure, the impurity doping process such as the formation of the CMOS structure can be carried out at a low temperature from the surface cleaning to the impurity doping without damaging the function of the resist.
【００１６】さらに、不純物の熱的な拡散を完全に回避
できるため、不純物の構成を完全に設計通りに保持する
ことができ、高精度な不純物拡散層を形成することがで
きる。Furthermore, since the thermal diffusion of impurities can be completely avoided, the structure of impurities can be maintained as designed and a highly accurate impurity diffusion layer can be formed.
【００１７】請求項２記載の不純物の導入方法は、固体
試料の表面近傍に不純物を導入するに際し、不純物を導
入する部分を残して固体試料の試料面をレジストにより
覆い、固体試料をセットした真空槽に不活性ガスまたは
還元性ガスを含有した不活性ガスを導入して前記ガスを
励起し前記固体試料の表面にプラズマを発生させ、この
プラズマの照射によって前記固体試料の表面に活性な試
料面を露出させ、プラズマの照射が作用しない状態で前
記不純物を含有するガスまたは蒸気を固体試料の前記活
性な試料面に接触させて前記レジストで覆われずに露出
した固体試料の前記活性な試料面に不純物を導入するこ
とを特徴とする。According to a second aspect of the present invention, in introducing impurities into the vicinity of the surface of a solid sample, the sample surface of the solid sample is covered with a resist, leaving a portion into which the impurities are introduced, and the vacuum is set. An inert gas containing an inert gas or a reducing gas is introduced into the tank to excite the gas to generate plasma on the surface of the solid sample, and the irradiation of the plasma activates the surface of the solid sample to the active sample surface. The active sample surface of the solid sample exposed without being covered with the resist by exposing the active sample surface of the solid sample to a gas or vapor containing the impurities in a state where plasma irradiation does not act. It is characterized in that impurities are introduced into.
【００１８】請求項３記載の不純物の導入方法は、固体
試料の表面近傍に不純物を導入して“Ｎ型ＭＯＳ領域お
よび、またはその他のディバイス”と“Ｐ型ＭＯＳ領域
および、またはその他のディバイス”を形成するに際
し、第１の不純物を導入する部分を残して固体試料の試
料面をレジストにより覆い、固体試料をセットした真空
槽に不活性ガスまたは還元性ガスを含有した不活性ガス
を導入して前記ガスを励起し前記固体試料の表面にプラ
ズマを発生させ、このプラズマの照射によって前記固体
試料の表面に活性な試料面を露出させ、プラズマの照射
が作用しない状態で前記第１の不純物を含有するガスま
たは蒸気を固体試料の前記活性な試料面に接触させて前
記レジストで覆われずに露出した固体試料の前記活性な
試料面に第１の不純物を導入し、第２の不純物を導入す
る部分を残して固体試料の試料面をレジストにより覆
い、固体試料をセットした真空槽に不活性ガスまたは還
元性ガスを含有した不活性ガスを導入して前記ガスを励
起し前記固体試料の表面にプラズマを発生させ、このプ
ラズマの照射によって前記固体試料の表面に活性な試料
面を露出させ、プラズマの照射が作用しない状態で前記
第２の不純物を含有するガスまたは蒸気を固体試料の前
記活性な試料面に接触させて前記レジストで覆われずに
露出した固体試料の前記活性な試料面に第２の不純物を
導入することを特徴とする。According to a third aspect of the present invention, there is provided an impurity introduction method in which an impurity is introduced in the vicinity of the surface of a solid sample so that "N-type MOS region and / or other device" and "P-type MOS region and / or other device" are introduced. When forming the, the sample surface of the solid sample is covered with a resist leaving a portion for introducing the first impurity, and an inert gas or an inert gas containing a reducing gas is introduced into the vacuum chamber in which the solid sample is set. The gas is excited to generate plasma on the surface of the solid sample, and the active sample surface is exposed on the surface of the solid sample by irradiation of this plasma, and the first impurities are removed in a state where plasma irradiation does not act. A gas or a vapor contained therein is contacted with the active sample surface of the solid sample to expose the active sample surface of the solid sample exposed without being covered with the resist to a first impurity. Is introduced, the sample surface of the solid sample is covered with a resist leaving a portion for introducing the second impurity, and an inert gas or an inert gas containing a reducing gas is introduced into the vacuum chamber in which the solid sample is set. The gas is excited to generate plasma on the surface of the solid sample, the active sample surface is exposed on the surface of the solid sample by the irradiation of the plasma, and the second impurity is contained in a state where the plasma irradiation does not act. The second impurity is introduced into the active sample surface of the solid sample exposed without being covered with the resist by bringing the gas or vapor into contact with the active sample surface of the solid sample.
【００１９】（実施の形態１）図１〜図３は（実施の形
態１）を示す。図１において、真空槽２には不純物の導
入を行なう対象であるシリコン基板８は保持台４にセッ
トされている。この保持台４には冷却手段が備えられて
おり、シリコン基板８を低温に保つことができる。(Embodiment 1) FIGS. 1 to 3 show (Embodiment 1). In FIG. 1, a silicon substrate 8 as an object for introducing impurities is set on a holding table 4 in a vacuum chamber 2. The holding table 4 is provided with a cooling means, so that the silicon substrate 8 can be kept at a low temperature.
【００２０】真空槽２にはプラズマを発生させるために
マイクロ波発生源１および高周波電源３が設置されてい
る。真空槽２に導入されるガス導入系としては、ガスフ
ィード１０およびこの真空槽２のガスを排気するポンプ
６が設置されている。A microwave source 1 and a high frequency power source 3 are installed in the vacuum chamber 2 to generate plasma. As a gas introduction system introduced into the vacuum chamber 2, a gas feed 10 and a pump 6 for exhausting the gas in the vacuum chamber 2 are installed.
【００２１】図２と図３は図１に示した装置を使用した
ダイオードの作製工程を示している。先ず、図２の
（ａ）に示すように絶縁分離膜１１により素子領域が分
離されたシリコン基板８の素子領域の基板表面８ａに、
所望の不純物層を形成するに先だって、ガスフィード１
０から不活性ガス（例えば、ヘリウム，ネオン，アルゴ
ンなど）または還元性のガス例えば、水素）を含有する
不活性ガスを導入し、シリコン基板８の上にプラズマ２
５を発生させる。2 and 3 show steps of manufacturing a diode using the apparatus shown in FIG. First, as shown in FIG. 2A, on the substrate surface 8a of the element region of the silicon substrate 8 whose element region is separated by the insulating separation film 11,
Before forming the desired impurity layer, the gas feed 1
An inert gas containing an inert gas (eg, helium, neon, argon, etc.) or a reducing gas (eg, hydrogen) from 0 is introduced, and a plasma 2 is formed on the silicon substrate 8.
5 is generated.
【００２２】なお、プラズマ２５は、この場合マイクロ
波発生源１から発生される 2.45 ＧＨｚのマイクロ波お
よび 13.56ＭＨｚの高周波電源３から発生される高周波
を併用して発生させる。、また、この時のガスを導入し
た際の真空度は約３×１０-4Ｔｏｒｒ、マイクロ波発生
源１の出力パワーは約 500Ｗ、高周波電源３の出力パワ
ーは約 300Ｗとした。In this case, the plasma 25 is generated by using the microwave of 2.45 GHz generated from the microwave generation source 1 and the high frequency generated from the high frequency power source 3 of 13.56 MHz together. Further, the degree of vacuum when introducing the gas at this time was about 3 × 10 −4 Torr, the output power of the microwave generation source 1 was about 500 W, and the output power of the high frequency power supply 3 was about 300 W.
【００２３】このようにして形成されたプラズマの照射
によって、シリコン基板８の基板表面８ａの自然酸化膜
が除去され、清浄かつ活性なシリコン表面が露出する。
清浄かつ活性なシリコン表面が露出すると、次の工程で
はプラズマの照射が基板表面８ａに作用しないように、
前記のプラズマの照射を停止する。By irradiating the plasma thus formed, the natural oxide film on the substrate surface 8a of the silicon substrate 8 is removed and the clean and active silicon surface is exposed.
When the clean and active silicon surface is exposed, plasma irradiation does not affect the substrate surface 8a in the next step,
Irradiation of the plasma is stopped.
【００２４】次に、上記のように清浄かつ活性になった
基板表面８ａに対してプラズマの照射を停止した環境下
で、ドーピングしようとする目的の不純物を含有するガ
スをガスフィード１０から真空槽２に導入して、不純物
を含有するガスを基板表面８ａに接触させる。Next, under the environment in which the plasma irradiation is stopped on the substrate surface 8a which has been cleaned and activated as described above, the gas containing the impurities to be doped is supplied from the gas feed 10 to the vacuum chamber. 2 is introduced to bring the gas containing impurities into contact with the substrate surface 8a.
【００２５】このガス導入によって、清浄かつ活性な基
板表面８ａに不純物を直接に付着させ、図２の（ｂ）に
示すように不純物層１２（シリコン基板８と反対の導電
型を有する）を形成する。より詳しくは、プラズマの照
射を停止させることによって、次のようなメカニズムに
より浅い不純物層を形成することができる。By introducing this gas, impurities are directly adhered to the clean and active substrate surface 8a to form an impurity layer 12 (having a conductivity type opposite to that of the silicon substrate 8) as shown in FIG. 2B. To do. More specifically, by stopping the plasma irradiation, the shallow impurity layer can be formed by the following mechanism.
【００２６】第１に、プラズマガスでないため、不純物
粒子の有するエネルギーが大きくなり過ぎないため、深
くドーピングされることがない。第２に、不純物粒子の
プラズマ拡散を防止できるため、深くドーピングされる
ことがない。First, since it is not a plasma gas, the energy possessed by the impurity particles does not become too large, so that it is not deeply doped. Secondly, since plasma diffusion of impurity particles can be prevented, deep doping is not performed.
【００２７】なお、上記のように清浄かつ活性な基板表
面８ａを露出させ、さらに不純物を導入する際の温度
は、両方が 40 ℃という低温であった。続いて、図３の
（ａ）に示すように、不純物が導入されたシリコン基板
８の上に、例えばＣＶＤシリコン酸化膜などの絶縁物層
１４を 500ｎｍ堆積する。この後、適当な熱処理を行っ
て不純物分布を制御してもよく、本実施の形態では 100
0 ℃で 10 秒間の熱処理を行った。この熱処理を行うま
では高温の熱処理を行っていないため、従来の技術で挙
げたものと比較すると、浅く不純物を導入することがで
きる。The temperature at which the clean and active substrate surface 8a was exposed and impurities were introduced as described above was as low as 40.degree. Subsequently, as shown in FIG. 3A, an insulator layer 14 such as a CVD silicon oxide film is deposited to a thickness of 500 nm on the impurity-doped silicon substrate 8. After that, appropriate heat treatment may be performed to control the impurity distribution.
Heat treatment was performed at 0 ° C. for 10 seconds. Since high-temperature heat treatment is not performed until this heat treatment is performed, impurities can be introduced shallowly as compared with those mentioned in the conventional technique.
【００２８】最後に、図３の（ｂ）に示すように、絶縁
物層１４にフォトリソグラフィ手法とエッチング手法を
用いて開口部１６を形成し、次いで金属配線を形成する
ために金属の単層膜または多層膜を形成する。そしてこ
の金属膜にフォトリソグラフィ手法とエッチング手法を
用いてパターニングを施し、金属配線１８を形成してダ
イオードの形成を終了する。Finally, as shown in FIG. 3B, an opening 16 is formed in the insulating layer 14 by using a photolithography method and an etching method, and then a single metal layer is formed to form a metal wiring. Form a film or a multilayer film. Then, the metal film is patterned by using a photolithography method and an etching method to form a metal wiring 18, and the formation of the diode is completed.
【００２９】以上のように基板表面８ａを不活性ガスや
水素を含有するプラズマに曝すのを真空中で行っている
ため、基板表面に導入されるべき不純物が吸着しやすく
なり、常温のような低温下であってもシリコン基板に不
純物をドーピングすることが可能となる。As described above, since the substrate surface 8a is exposed to the plasma containing the inert gas and hydrogen in a vacuum, the impurities to be introduced into the substrate surface are easily adsorbed, and the temperature is kept at room temperature. It is possible to dope the silicon substrate with impurities even at a low temperature.
【００３０】さらに詳しくは、基板表面８ａに未結合手
（ｄａｎｇｌｉｎｇ ｂｏｎｄ）が露出して化学的に非
常に活性となり、不純物を含有するガスを基板表面８ａ
に接触させた際にはガスの分解が促進される。More specifically, a dangling bond is exposed on the substrate surface 8a to be chemically very active, and a gas containing impurities is removed from the substrate surface 8a.
When it is brought into contact with, the decomposition of gas is promoted.
【００３１】また、ノンプラズマの環境下での常温での
反応においては、不純物の移動や拡散が全く発生しなか
ったので、極めて浅い接合が形成できる。このことは、
特に0.1μｍ未満の微細なデバイス形成時に要求される
深さ 40 ｎｍ程度の接合が形成できる。Further, in the reaction at room temperature under a non-plasma environment, no movement or diffusion of impurities occurs, so that an extremely shallow junction can be formed. This means
In particular, it is possible to form a junction having a depth of about 40 nm required when forming a fine device of less than 0.1 μm.
【００３２】（実施の形態２）図４と図５は（実施の形
態２）を示す。この実施の形態では、不純物導入時にノ
ボラック型樹脂などのレジスト（例えば、フォトレジス
ト）によるパターニングを利用した不純物の導入方法に
よって、ＣＭＯＳ半導体装置を製造する工程を示してい
る。(Second Embodiment) FIGS. 4 and 5 show (Second Embodiment). In this embodiment, a process of manufacturing a CMOS semiconductor device is shown by an impurity introduction method using patterning with a resist (for example, photoresist) such as a novolac resin when introducing impurities.
【００３３】基本的な製造工程は上記の（実施の形態
１）で述べたものと同様であり、ここでは不純物拡散を
行いたい領域を開口する形でレジストパターンを形成し
ている。このように不純物拡散を行いたい領域以外をレ
ジストにより覆って不純物を導入すれば、選択的なドー
ピングを極めて簡単に達成することができる。The basic manufacturing process is the same as that described in the above-mentioned (Embodiment 1), and here, the resist pattern is formed in such a manner that the region where impurity diffusion is desired is opened. In this way, if the region other than the region where the impurity diffusion is desired is covered with the resist to introduce the impurities, selective doping can be achieved very easily.
【００３４】図４の（ａ）はＭＯＳ半導体装置の製造工
程の途中であり、絶縁分離膜１１およびゲート電極２０
が形成された段階のものであり、この状態で、隣接した
二つのＭＯＳをＰ型ＭＯＳとＮ型ＭＯＳに作り分ける。
先ず、Ｎ型ＭＯＳを作ろうとする領域をレジスト２２ａ
で覆い、この状態のシリコン基板８を図１に示すような
真空槽２にセットして以下の工程を行う。FIG. 4A shows an intermediate step of manufacturing the MOS semiconductor device, in which the insulating separation film 11 and the gate electrode 20 are formed.
Is formed, and two adjacent MOSs are separately formed into a P-type MOS and an N-type MOS in this state.
First, the region where an N-type MOS is to be formed is set in the resist 22a.
Then, the silicon substrate 8 in this state is set in the vacuum chamber 2 as shown in FIG. 1 and the following steps are performed.
【００３５】ガスフィード１０から不活性ガスもしくは
還元性のガスを含む不活性ガスを導入し、プラズマ状態
とする。この際のプラズマの発生の手法は、 2.45 ＧＨ
ｚのマイクロ波と、 13.56ＭＨｚの高周波を併用して行
い、この時のガスを導入した際の真空度は約３×１０-4
Ｔｏｒｒ、マイクロ波発生源１の出力パワーは約 500
Ｗ、高周波電源３の出力パワーは約 300Ｗとした。An inert gas or an inert gas containing a reducing gas is introduced from the gas feed 10 into a plasma state. The method of plasma generation at this time is 2.45 GH
The microwave of z and the high frequency of 13.56MHz are used together, and the degree of vacuum when gas is introduced at this time is about 3 × 10 -4.
Output power of Torr and microwave generator 1 is about 500
W, and the output power of the high frequency power supply 3 was set to about 300W.
【００３６】このプラズマの照射によってシリコン基板
８のＰ型ＭＯＳ領域の自然酸化膜が除去され、清浄かつ
活性な表面８ａが露出する。次いで、ガスフィード１０
から不純物として、例えばほう素を含むガスを導入す
る。このガス導入によって、清浄かつ活性な基板表面８
ａに不純物を直接に付着させることができ、後にＰ型Ｍ
ＯＳのゲート電極となる不純物層２４ａとドレイン電極
となる不純物層２４ｂが形成される。By this plasma irradiation, the natural oxide film in the P-type MOS region of the silicon substrate 8 is removed, and the clean and active surface 8a is exposed. Then, the gas feed 10
A gas containing boron, for example, is introduced as an impurity. By introducing this gas, a clean and active substrate surface 8
Impurities can be directly attached to a.
An impurity layer 24a serving as a gate electrode of the OS and an impurity layer 24b serving as a drain electrode are formed.
【００３７】次いでレジスト２２ａを除去した後、図４
の（ｂ）に示すように図４の（ａ）で先にほう素を導入
したＰ型ＭＯＳ領域をレジスト２２ｂで覆う。不純物導
入の手順は同様であるが、今回は例えば砒素を含むガス
で砒素をドーピングし、後にＮ型ＭＯＳのゲート電極と
なる不純物層２６ａとドレイン電極となる不純物層２６
ｂが形成される。Next, after removing the resist 22a, FIG.
As shown in FIG. 4B, the P-type MOS region in which boron is introduced in FIG. 4A is covered with the resist 22b. The procedure for introducing impurities is the same, but this time, for example, arsenic is doped with a gas containing arsenic, and the impurity layer 26a to be the gate electrode of the N-type MOS and the impurity layer 26 to be the drain electrode later are formed.
b is formed.
【００３８】そしてレジスト２２ｂを除去した後、以下
の工程を行う。ほう素および砒素の不純物が導入された
シリコン基板８の上に、例えばＣＶＤ酸化膜などの絶縁
物を例えば 500ｎｍ堆積する。この後、適当な熱処理を
行って不純物分布を制御してもよく、本実施の形態では
1000 ℃で 10 秒熱処理を行った。この絶縁物にフォト
リソグラフィ手法とエッチング手法を用いて図５の
（ａ）に示すように開口部１６を形成する。After removing the resist 22b, the following steps are performed. An insulator such as a CVD oxide film is deposited to a thickness of, for example, 500 nm on the silicon substrate 8 into which the impurities of boron and arsenic are introduced. After that, appropriate heat treatment may be performed to control the impurity distribution. In this embodiment,
Heat treatment was performed at 1000 ° C for 10 seconds. An opening 16 is formed in this insulator by using a photolithography method and an etching method as shown in FIG.
【００３９】次いで、金属配線を形成するために金属の
単層膜または多層膜を形成し、この金属膜にフォトリソ
グラフィ手法とエッチング手法を用いてパターニングを
施し、図５の（ｂ）に示すように金属配線１８を形成す
る。Next, a metal single-layer film or a multi-layer film is formed to form a metal wiring, and the metal film is patterned by using a photolithography method and an etching method, as shown in FIG. The metal wiring 18 is formed on.
【００４０】また、絶縁膜開口部における不純物拡散層
と金属層の電気的接触を良好に保つために、接触部の不
純物層には、所謂、イオン注入手法を用いて適当な不純
物分布を形成しても構わない。その際には、Ｐ型ＭＯＳ
領域には例えばほう素をエネルギー 15 ｋｅＶでドーズ
量５×１０15／ｃｍ2 、Ｎ型ＭＯＳには例えば砒素をエ
ネルギー３０ｋｅＶでドーズ量３×１０15／ｃｍ2 注入
すればよい。勿論、この数値は作製する半導体装置の設
計によって大幅に異なるため、ここでは詳述しないが適
切な設定が必要なことはいうまでもない。In order to maintain good electrical contact between the impurity diffusion layer and the metal layer in the opening of the insulating film, a proper impurity distribution is formed in the impurity layer at the contact portion by using a so-called ion implantation method. It doesn't matter. In that case, P-type MOS
For example, boron may be implanted into the region at an energy of 15 keV and a dose of 5 × 10 15 / cm 2 , and for the N-type MOS, for example, arsenic may be implanted at a energy of 30 keV and a dose of 3 × 10 15 / cm 2 . Of course, since this numerical value greatly differs depending on the design of the semiconductor device to be manufactured, it is needless to say that an appropriate setting is necessary although not described here in detail.
【００４１】上記の各実施の形態では、プラズマ発生手
段として、電子サイクロトロン共鳴（Ｅｉｅｃｔｒｏｎ
Ｃｙｃｉｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）を用いた
が、本発明はこれに限定されるものではなく、誘導結合
型プラズマ（Ｉｎｄｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌ
ａｓｍａ），ヘリコン，マルチスパイラル方式，マグネ
トロン，２周波，トライオード，ＬＥＰ（Ｌｉｓｓａｊ
ｏｕ Ｅｌｅｃｔｒｏｎ Ｐｌａｓｍａ）などを用いて
もよい。In each of the above-mentioned embodiments, electron cyclotron resonance (Eitron) is used as the plasma generating means.
Although a Cytrontron Resonance was used, the present invention is not limited to this, and an inductively coupled plasma (Inductive Coupled Pl) is used.
asma), helicon, multi-spiral system, magnetron, dual frequency, triode, LEP (Lissaj)
ou Electron Plasma) or the like may be used.
【００４２】上記の実施の形態では、固体試料の表面近
傍に不純物を導入してＮ型ＭＯＳ領域とＰ型ＭＯＳ領域
を形成する場合を例に挙げて説明したが、ＭＯＳではな
くてバイポーラディバイスのようなディバイスの形成す
る場合にも適用することができ、本発明の不純物導入方
法は、固体試料の表面近傍に不純物を導入して“Ｎ型Ｍ
ＯＳ領域および、またはその他のディバイス”と“Ｐ型
ＭＯＳ領域および、またはその他のディバイス”を形成
する場合に実施して有効であると云える。In the above-mentioned embodiment, the case where the N-type MOS region and the P-type MOS region are formed by introducing impurities near the surface of the solid sample has been described as an example, but not the MOS but the bipolar device. The present invention can be applied to the case of forming such a device, and the impurity introduction method of the present invention introduces impurities into the vicinity of the surface of a solid sample to obtain “N-type M
It can be said that it is effective when implemented when forming the OS region and / or other device and the "P-type MOS region and / or other device".
【００４３】上記の各実施の形態では、清浄かつ活性な
基板表面８ａに接触させる目的の不純物は、ガスの状態
で真空槽２に導入したが、目的の不純物の蒸発源を真空
槽２に配置し、この蒸発源から蒸発させた蒸気を清浄か
つ活性な基板表面８ａに接触させるようにしても同様に
ドーピングすることができる。In each of the above-mentioned embodiments, the impurities to be brought into contact with the clean and active substrate surface 8a are introduced into the vacuum chamber 2 in a gas state, but the evaporation source of the impurities is placed in the vacuum chamber 2. Then, the vapor evaporated from the evaporation source may be brought into contact with the clean and active substrate surface 8a to perform the same doping.
【００４４】[0044]
【発明の効果】以上のように本発明によると、試料表面
を不活性ガス等を含有するプラズマに曝すのを真空中で
行っているため、不純物のドーピングが常温で行えるの
で、極めて浅い、不純物のプロファイルを得ることがで
きると共に、耐熱性のないレジストの機能を保全しなが
ら簡単に任意の領域のみに所望の不純物層を形成でき、
特に、“Ｎ型ＭＯＳ領域および、またはその他のディバ
イス”と“Ｐ型ＭＯＳ領域および、またはその他のディ
バイス”を高精度に作製することができる。As described above, according to the present invention, since the sample surface is exposed to the plasma containing the inert gas or the like in a vacuum, the impurity doping can be performed at room temperature. It is possible to obtain a profile of, and easily form a desired impurity layer only in an arbitrary region while maintaining the function of a resist having no heat resistance.
In particular, the "N-type MOS region and / or other device" and the "P-type MOS region and / or other device" can be manufactured with high precision.
【図１】（実施の形態１）の不純物導入の導入に使用す
るドーピング装置の構成図FIG. 1 is a configuration diagram of a doping apparatus used for introducing impurities according to (Embodiment 1)
【図２】同実施の形態の不純物導入の工程図FIG. 2 is a process diagram of impurity introduction according to the same embodiment.
【図３】同実施の形態の不純物導入の工程図FIG. 3 is a process diagram of impurity introduction according to the same embodiment.
【図４】（実施の形態２）の不純物導入の工程図FIG. 4 is a process diagram of impurity introduction according to (Embodiment 2)
【図５】（実施の形態２）の不純物導入の工程図FIG. 5 is a process diagram of impurity introduction of (Embodiment 2)
２ 真空槽 ４ 保持台 ６ ポンプ ８ シリコン基板 ８ａ 基板表面 １０ ガスフィード １１ 絶縁分離膜 １２ 不純物層 １４ 絶縁物 １６ 開口部 １８ 金属配線 ２０ ゲート電極 ２２ａ，２２ｂ レジスト 2 vacuum tank 4 holding table 6 pump 8 silicon substrate 8a substrate surface 10 gas feed 11 insulating separation film 12 impurity layer 14 insulator 16 opening 18 metal wiring 20 gate electrodes 22a, 22b resist
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 一郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Ichiro Nakayama 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.
Claims (3)
に際し、 固体試料をセットした真空槽に不活性ガスまたは還元性
ガスを含有した不活性ガスを導入して前記ガスを励起し
前記固体試料の表面にプラズマを発生させ、 このプラズマの照射によって前記固体試料の表面に活性
な試料面を露出させ、 プラズマの照射が作用しない状態で前記不純物を含有す
るガスまたは蒸気を固体試料の前記活性な試料面に接触
させて前記不純物を導入する不純物の導入方法。1. When introducing impurities into the vicinity of the surface of a solid sample, an inert gas or an inert gas containing a reducing gas is introduced into a vacuum chamber in which the solid sample is set, and the gas is excited to excite the solid sample. A plasma is generated on the surface of the solid sample, the active sample surface is exposed on the surface of the solid sample by the irradiation of the plasma, and the gas or vapor containing the impurities is activated by the active gas of the solid sample in the state where the plasma irradiation does not act. A method for introducing impurities, which comprises bringing the impurities into contact with a sample surface.
に際し、 不純物を導入する部分を残して固体試料の試料面をレジ
ストにより覆い、 固体試料をセットした真空槽に不活性ガスまたは還元性
ガスを含有した不活性ガスを導入して前記ガスを励起し
前記固体試料の表面にプラズマを発生させ、 このプラズマの照射によって前記固体試料の表面に活性
な試料面を露出させ、 プラズマの照射が作用しない状態で前記不純物を含有す
るガスまたは蒸気を固体試料の前記活性な試料面に接触
させて前記レジストで覆われずに露出した固体試料の前
記活性な試料面に不純物を導入する不純物の導入方法。2. When introducing impurities near the surface of a solid sample, the sample surface of the solid sample is covered with a resist, leaving a portion for introducing impurities, and an inert gas or a reducing gas is placed in a vacuum chamber in which the solid sample is set. An inert gas containing is introduced to excite the gas to generate plasma on the surface of the solid sample, and the irradiation of the plasma exposes the active sample surface to the surface of the solid sample, and the plasma irradiation acts. A method for introducing impurities, in which a gas or vapor containing the impurities is brought into contact with the active sample surface of a solid sample without introducing the impurities to introduce impurities into the active sample surface of the solid sample exposed without being covered with the resist. .
“Ｎ型ＭＯＳ領域および、またはその他のディバイス”
と“Ｐ型ＭＯＳ領域および、またはその他のディバイ
ス”を形成するに際し、 第１の不純物を導入する部分を残して固体試料の試料面
をレジストにより覆い、 固体試料をセットした真空槽に不活性ガスまたは還元性
ガスを含有した不活性ガスを導入して前記ガスを励起し
前記固体試料の表面にプラズマを発生させ、このプラズ
マの照射によって前記固体試料の表面に活性な試料面を
露出させ、プラズマの照射が作用しない状態で前記第１
の不純物を含有するガスまたは蒸気を固体試料の前記活
性な試料面に接触させて前記レジストで覆われずに露出
した固体試料の前記活性な試料面に第１の不純物を導入
し、 第２の不純物を導入する部分を残して固体試料の試料面
をレジストにより覆い、 固体試料をセットした真空槽に不活性ガスまたは還元性
ガスを含有した不活性ガスを導入して前記ガスを励起し
前記固体試料の表面にプラズマを発生させ、このプラズ
マの照射によって前記固体試料の表面に活性な試料面を
露出させ、プラズマの照射が作用しない状態で前記第２
の不純物を含有するガスまたは蒸気を固体試料の前記活
性な試料面に接触させて前記レジストで覆われずに露出
した固体試料の前記活性な試料面に第２の不純物を導入
する不純物の導入方法。3. An "N-type MOS region and / or other device" by introducing impurities near the surface of a solid sample.
When forming the "P-type MOS region and / or other device", the sample surface of the solid sample is covered with a resist, leaving a portion for introducing the first impurity, and an inert gas is placed in a vacuum chamber in which the solid sample is set. Alternatively, an inert gas containing a reducing gas is introduced to excite the gas to generate plasma on the surface of the solid sample, and the irradiation of this plasma exposes an active sample surface on the surface of the solid sample, and plasma In the state where the irradiation of
A gas or vapor containing impurities in the solid sample is brought into contact with the active sample surface of the solid sample to introduce the first impurity into the active sample surface of the solid sample exposed without being covered with the resist, The sample surface of the solid sample is covered with a resist, leaving a portion for introducing impurities, and an inert gas or an inert gas containing a reducing gas is introduced into the vacuum chamber in which the solid sample is set to excite the gas so that the solid Plasma is generated on the surface of the sample, the active sample surface is exposed on the surface of the solid sample by the irradiation of the plasma, and the second sample is applied in a state where the plasma irradiation does not act.
A method of introducing an impurity by bringing a gas or vapor containing impurities of the above into contact with the active sample surface of a solid sample to introduce a second impurity into the active sample surface of the solid sample exposed without being covered with the resist. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21035596A JP4086334B2 (en) | 1995-08-10 | 1996-08-09 | Impurity introduction method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20425695 | 1995-08-10 | ||
| JP7-204256 | 1995-08-10 | ||
| JP21035596A JP4086334B2 (en) | 1995-08-10 | 1996-08-09 | Impurity introduction method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115844A true JPH09115844A (en) | 1997-05-02 |
| JP4086334B2 JP4086334B2 (en) | 2008-05-14 |
Family
ID=26514371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21035596A Expired - Fee Related JP4086334B2 (en) | 1995-08-10 | 1996-08-09 | Impurity introduction method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4086334B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531982A (en) * | 2003-09-09 | 2007-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for individually optimizing thin gate dielectrics of PMOS and NMOS transistors in the same semiconductor chip, and devices manufactured thereby |
| US7547619B2 (en) | 2002-09-20 | 2009-06-16 | Panasonic Corporation | Method of introducing impurity, device and element |
-
1996
- 1996-08-09 JP JP21035596A patent/JP4086334B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547619B2 (en) | 2002-09-20 | 2009-06-16 | Panasonic Corporation | Method of introducing impurity, device and element |
| JP2007531982A (en) * | 2003-09-09 | 2007-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for individually optimizing thin gate dielectrics of PMOS and NMOS transistors in the same semiconductor chip, and devices manufactured thereby |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4086334B2 (en) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5628871A (en) | Method of removing resist mask and a method of manufacturing semiconductor device | |
| US5789312A (en) | Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics | |
| US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
| KR100439558B1 (en) | Method for introducing impurities and method for manufacturing the semiconductor device | |
| TW200428658A (en) | Method for fabricating a gate structure of a field effect transistor | |
| JPH08162433A (en) | Cleaning method of ion doping equipment | |
| JP2516951B2 (en) | Method for manufacturing semiconductor device | |
| US6555451B1 (en) | Method for making shallow diffusion junctions in semiconductors using elemental doping | |
| TW413947B (en) | Method for producing semiconductor device | |
| US5851906A (en) | Impurity doping method | |
| JPH0758695B2 (en) | Plasma doping method | |
| US5319231A (en) | Insulated gate semiconductor device having an elevated plateau like portion | |
| JP4086334B2 (en) | Impurity introduction method | |
| JPH11251294A (en) | Manufacturing semiconductor device | |
| US6716740B2 (en) | Method for depositing silicon oxide incorporating an outgassing step | |
| JPH0770502B2 (en) | Method for manufacturing semiconductor device | |
| KR100499755B1 (en) | Method of fabricating deep sub-micron cmos source/drain with mdd and selective cvd silicide | |
| JP2000164732A (en) | Semiconductor device and manufacture thereof | |
| JPH0869994A (en) | Production of semiconductor device | |
| US6521505B2 (en) | Manufacturing method of semiconductor device | |
| JP2842386B2 (en) | Method for manufacturing semiconductor device | |
| JP2003188151A (en) | Method for manufacturing semiconductor integrated circuit | |
| JP3352246B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06124959A (en) | Manufacture of semiconductor device | |
| JPH02172218A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |