JPH0898105A - Television receiver - Google Patents

Abstract

PURPOSE: To provide a picture of high picture quality by causing it to correspond to plural broadcast systems while the increase of a hardware scale is suppressed. CONSTITUTION: For receiving digital broadcasting, a controller 322 causes switches 319 and 320 to select a terminal (a), connects a memory part 321 to an MPEG decoder 315 and operates it. A video signal from the MPEG decoder 315 is supplied to a switch 324. For receiving NTSC broadcasting, the controller 322 causes the switches 319 and 320 to select a terminal (b). Thus, an NTSC decoder 318 is connected to the memory part 321 and it can be operated. A decoded video signal is outputted to the switch 324. Thus, the switches 319 and 320 share the memory part 321 by the two decoders 315 and 318. Thus, the increase of the hardware scale can be suppressed and picture quality using the memory parts can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】［発明の目的］[Object of the Invention]

【産業上の利用分野】本発明は、現行アナログ放送とデ
ィジタル放送を受信可能なテレビジョン受信機に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television receiver capable of receiving current analog broadcasting and digital broadcasting.

【０００２】[0002]

【従来の技術】現在、日本国内においては、ＮＴＳＣ方
式のカラー放送が行われている。この現行ＮＴＳＣ放送
を高画質化及び高音質化することを目標として、ディジ
タル技術を用いた第２世代ＥＤＴＶ（Extended Defini
tion TV ）放送も１９９５年から開始される予定であ
る。また、現行ＮＴＳＣ放送では、放送波の垂直部ブラ
ンキング期間に文字放送のディジタルデータが多重され
ており、通常の放送だけでなく文字放送の視聴も可能と
なっている。更に、近年、ＢＳ（衛星放送）の音声チャ
ンネルを用いたデータ放送及びＦＡＸ放送等の新しい放
送も行なわれている。2. Description of the Related Art At present, in Japan, NTSC color broadcasting is being performed. Aiming to improve the image quality and sound quality of this current NTSC broadcast, the second-generation EDTV (Extended Defini) using digital technology is used.
tion TV) broadcasting is scheduled to start in 1995. In the current NTSC broadcasting, digital data of teletext is multiplexed during the vertical blanking period of the broadcast wave, so that not only ordinary broadcasting but also teletext can be viewed. Further, in recent years, new broadcasting such as data broadcasting and fax broadcasting using BS (satellite broadcasting) audio channels has been performed.

【０００３】従来、メモリ及びディジタルＬＳＩ等が高
価であることから、これらの各種放送サービスの実施は
困難であった。しかし、メモリ技術の進歩に伴って、デ
ィジタルデータをディスプレイに表示することが容易と
なり、通常放送だけでなく各種放送サービスを利用する
ことができるようになってきた。ディジタル技術及び半
導体技術の進歩は著しく、放送及び通信の分野に大きな
影響を与えている。画像のディジタル化が進み、ディジ
タルテレビジョン（ＴＶ）放送も検討され始めた。Conventionally, it has been difficult to carry out these various broadcasting services because memories and digital LSIs are expensive. However, with the progress of memory technology, it has become easy to display digital data on a display, and various broadcasting services can be used in addition to normal broadcasting. Advances in digital and semiconductor technologies are significant and have a major impact on the fields of broadcasting and communications. As digitalization of images has advanced, digital television (TV) broadcasting has begun to be considered.

【０００４】画像のディジタル化においては圧縮技術が
必須であり、各種標準化案が検討されている。例えば、
動画像を圧縮して伝送するディジタル圧縮符号化方式と
してＭＰＥＧ（Moving Picture Experts Group）２方式
の国際標準化が進んでいる。ＭＰＥＧ２においては、Ｄ
ＣＴ（Discrete Cosine Transform ）変換、フレーム間
予測符号化、ランレングス符号化及びエントロピー符号
化を複合的に用いて映像信号を符号化する。ディジタル
ＴＶ放送においてもこのＭＰＥＧ２をベースにした画像
圧縮が考えられている。また、ＭＰＥＧ２はＣＡＴＶ等
においても用いられており、双方向のデータ伝送を行う
ディジタルＣＡＴＶシステムでは、動画像をＭＰＥＧ２
方式で圧縮することにより、多数のチャンネルを用いて
同時にサービスを行うことを可能にしている。ＭＰＥＧ
２規格の圧縮によって、高音質化及び高画質化を維持し
た圧縮符号化が可能となる。A compression technique is indispensable for digitizing an image, and various standardization plans have been studied. For example,
International standardization of the MPEG (Moving Picture Experts Group) 2 system is progressing as a digital compression encoding system for compressing and transmitting a moving image. In MPEG2, D
A video signal is encoded by compositely using CT (Discrete Cosine Transform) conversion, interframe predictive encoding, run length encoding, and entropy encoding. Image compression based on this MPEG2 is also considered in digital TV broadcasting. MPEG2 is also used in CATV and the like. In a digital CATV system that performs bidirectional data transmission, a moving image is MPEG2.
By compressing by the method, it is possible to simultaneously serve using a large number of channels. MPEG
The compression based on the two standards enables compression encoding while maintaining high sound quality and high image quality.

【０００５】ところで、近年、ＭＰＥＧ２等の画像圧縮
技術の確立によって、音声及び映像を統合的に扱い、ユ
ーザーの要求に応じて各種の情報サービスを画像によっ
ても提供することができるマルチメディアサービスも発
展しようとしている。例えば、画像、音声及び各種デー
タを統一して扱う放送方式や、双方向ＣＡＴＶ等が検討
されている。これらの多種多様なサービスを一般家庭に
おいて享受するための端末装置としてテレビジョン受信
機を利用することが考えられる。By the way, in recent years, with the establishment of an image compression technique such as MPEG2, a multimedia service has been developed which can handle audio and video in an integrated manner and can also provide various information services by image according to a user's request. Trying to. For example, a broadcasting system that handles images, sounds, and various data in a unified manner, bidirectional CATV, and the like are under study. It is conceivable to use a television receiver as a terminal device for enjoying these various services at home.

【０００６】図１０は現行ＮＴＳＣ放送を受信可能な従
来のテレビジョン受信機を示すブロック図である。ま
た、図１１はＮＴＳＣ信号を発生するエンコーダを示す
ブロック図である。FIG. 10 is a block diagram showing a conventional television receiver capable of receiving the current NTSC broadcast. FIG. 11 is a block diagram showing an encoder that generates an NTSC signal.

【０００７】ＮＴＳＣ放送については、「放送方式」
（日本放送出版協会）の１３８ぺ一ジから１４１ぺ一ジ
に詳述されている。図１１に示すエンコーダの入力端子
１乃至３には夫々テレビカメラ又はＶＴＲ等によって得
られたソース画像のＲ，Ｇ，Ｂ信号が入力される。入力
されたＲ，Ｇ，Ｂ信号はマトリックス回路４によって、
夫々輝度信号（Ｙ信号）、色差信号（Ｉ信号，Ｑ信号）
に変換される。Ｙ信号は遅延線５により遅延されて加算
回路７に与えられる。Ｉ信号は遅延線６によって遅延さ
れてＩ信号用ローパスフィルタ（ＬＰＦ）８に供給され
る。Ｑ信号はＱ信号用ＬＰＦ９に供給される。For NTSC broadcasting, "broadcast system"
It is described in detail on pages 138 to 141 of the Japan Broadcast Publishing Association. The input terminals 1 to 3 of the encoder shown in FIG. 11 are supplied with R, G, and B signals of source images obtained by a television camera, a VTR, or the like, respectively. The input R, G, B signals are output by the matrix circuit 4.
Luminance signal (Y signal) and color difference signal (I signal, Q signal) respectively
Is converted to. The Y signal is delayed by the delay line 5 and given to the adder circuit 7. The I signal is delayed by the delay line 6 and supplied to the I signal low pass filter (LPF) 8. The Q signal is supplied to the Q signal LPF 9.

【０００８】Ｉ信号用ＬＰＦ８は入力されたＩ信号を帯
域制限してＩ信号変調器10に出力する。Ｑ信号用ＬＰＦ
９は入力されたＱ信号を帯域制限してＱ信号変調器11に
出力する。なお、遅延線６は、ＬＰＦ８よりもＬＰＦ９
の方がカットオフ周波数が低いことから生じる遅延の差
を吸収する。また、遅延線５はＩ，Ｑ信号の処理に要す
る時間を吸収してタイミングを合わせている。ＬＰＦ
８，９の出力信号は、夫々変調器10，11によって変調さ
れて加算回路７に供給され、加算回路７によってＹ信号
と加算される。The I-signal LPF 8 band-limits the input I-signal and outputs it to the I-signal modulator 10. LPF for Q signal
9 limits the band of the input Q signal and outputs it to the Q signal modulator 11. The delay line 6 has an LPF 9 rather than an LPF 8.
Absorbs the difference in delay caused by the lower cutoff frequency. Further, the delay line 5 absorbs the time required for processing the I and Q signals and adjusts the timing. LPF
The output signals of 8 and 9 are respectively modulated by the modulators 10 and 11 and supplied to the adder circuit 7, where they are added to the Y signal.

【０００９】変調器10，11が用いるキャリアは３．５８
ＭＨz 発振器12の出力に基づいて作成する。３．５８Ｍ
Ｈz 発振器12は周波数が３．５８ＭＨz の発振出力を−
５７゜移相器13に与える。−５７゜移相器13によってＩ
軸のキャリアが作成されて変調器10に供給される。ま
た、また、Ｉ軸キャリアを−９０゜移相器14によって−
９０゜移相することによりＱ軸キャリアを作成して変調
器11に供給している。The carrier used by the modulators 10 and 11 is 3.58.
It is created based on the output of the MHz oscillator 12. 3.58M
The Hz oscillator 12 has an oscillation output of a frequency of 3.58 MHz.
It is applied to the 57 ° phase shifter 13. I by the -57 ° phase shifter 13
Axial carriers are created and provided to modulator 10. Also, the I-axis carrier is moved by -90 ° phase shifter 14
A Q-axis carrier is created by 90 ° phase shift and is supplied to the modulator 11.

【００１０】また、３．５８ＭＨｚ発振器12の発振出力
は同期信号発生器15に供給される。同期信号発生器15は
発振器12の発振出力を分周することにより複合同期信号
を作成して加算回路７に出力すると共に、水平周期のタ
イミング信号を発生してバースト変調器16に出力する。
バースト変調器16は発振器12から３．５８ＭＨz の発振
出力が与えられ、タイミング信号のタイミングでバース
ト信号を生成して加算回路７に出力する。Further, the oscillation output of the 3.58 MHz oscillator 12 is supplied to the synchronizing signal generator 15. The sync signal generator 15 creates a composite sync signal by dividing the oscillation output of the oscillator 12 and outputs the composite sync signal to the adder circuit 7 and also generates a horizontal cycle timing signal and outputs it to the burst modulator 16.
The burst modulator 16 is provided with an oscillation output of 3.58 MHz from the oscillator 12, generates a burst signal at the timing of the timing signal, and outputs the burst signal to the adder circuit 7.

【００１１】加算回路７はＹ信号とＩ，Ｑ信号との複合
信号にバースト信号及び複合同期信号を加算してＮＴＳ
Ｃ信号を生成して出力端子17を介して出力する。こうし
てエンコードされたＮＴＳＣ信号は地上波、ＢＳ波又は
ＣＳ（衛星通信）波等を用いて高周波テレビジョン信号
として各家庭に送信される。The adder circuit 7 adds the burst signal and the composite synchronizing signal to the composite signal of the Y signal and the I and Q signals to add NTS.
The C signal is generated and output via the output terminal 17. The NTSC signal thus encoded is transmitted to each home as a high frequency television signal by using a terrestrial wave, a BS wave, a CS (satellite communication) wave or the like.

【００１２】一方、受信側においては、受信された高周
波テレビジョン信号は図示しないチューナに与えられて
所定のチャンネルの映像信号が選局され、中間周波信号
に変換されて図１０の入力端子21に入力される。映像検
波器22は選局された中間周波信号を検波し、ベースバン
ドの映像信号を色副搬送波トラップ23及び帯域増幅器24
に出力する。映像信号は色副搬送波トラップ23によって
色成分が除去されてＹ信号が抽出される。このＹ信号は
遅延線25を介してマトリックス回路26に与えられる。On the other hand, on the receiving side, the received high frequency television signal is given to a tuner (not shown) to select a video signal of a predetermined channel, which is converted to an intermediate frequency signal and input to the input terminal 21 of FIG. Is entered. The video detector 22 detects the selected intermediate frequency signal and outputs the baseband video signal to the color subcarrier trap 23 and the band amplifier 24.
Output to. The color component is removed from the video signal by the color subcarrier trap 23 and the Y signal is extracted. This Y signal is applied to the matrix circuit 26 via the delay line 25.

【００１３】一方、帯域増幅器24によって映像信号から
色信号が分離され、Ｉ信号同期検波器27、Ｑ信号同期検
波器28及びバーストぬきとり回路29に供給される。バー
ストぬきとり回路29は入力された信号からバースト信号
を抜取り、位相比較器30に出力する。位相比較器30には
電圧制御水晶発振器31からの３．５８ＭＨz の発振出力
も入力される。位相比較器30は２入力の位相を比較し
て、位相差に基づく誤差信号を電圧制御水晶発振器31に
出力する。これにより、誤差信号を０とするように電圧
制御水晶発振器31の発振出力が変化して、電圧制御水晶
発振器31からはバースト信号に位相同期した再生バース
ト信号が出力される。この再生バースト信号はＩ軸キャ
リアとしてＩ信号同期検波器27に出力される。また、再
生バースト信号は−９０゜移相器32によって９０゜移相
されてＱ軸キャリアとしてＱ信号同期検波器28に出力さ
れる。On the other hand, the band amplifier 24 separates the color signal from the video signal and supplies it to the I signal synchronous detector 27, the Q signal synchronous detector 28 and the burst removing circuit 29. The burst removal circuit 29 extracts the burst signal from the input signal and outputs it to the phase comparator 30. The oscillation output of 3.58 MHz from the voltage controlled crystal oscillator 31 is also input to the phase comparator 30. The phase comparator 30 compares the phases of two inputs and outputs an error signal based on the phase difference to the voltage controlled crystal oscillator 31. As a result, the oscillation output of the voltage-controlled crystal oscillator 31 changes so that the error signal becomes zero, and the voltage-controlled crystal oscillator 31 outputs a reproduction burst signal phase-synchronized with the burst signal. This reproduced burst signal is output to the I signal synchronous detector 27 as an I axis carrier. The reproduced burst signal is phase-shifted by 90 ° by the -90 ° phase shifter 32 and is output to the Q signal synchronous detector 28 as a Q-axis carrier.

【００１４】Ｉ信号同期検波器27及びＱ信号同期検波器
28は夫々Ｉ軸キャリア又はＱ軸キャリアを用いた検波を
行って、Ｉ信号及びＱ信号を得る。これらのＩ信号及び
Ｑ信号は夫々Ｉ信号用ＬＰＦ33及びＱ信号用ＬＰＦ34に
よって帯域制限される。帯域制限されたＱ信号はマトリ
ックス回路26に与えられ、Ｉ信号は遅延線35を介してマ
トリックス回路26に与えられる。遅延線25，35は夫々Ｙ
信号及びＩ信号を遅延させることにより、Ｙ信号、Ｉ信
号及びＱ信号のタイミングを一致させてマトリックス回
路26に供給する。マトリックス回路26は入力された信号
にマトリックス処理を施してＲ，Ｇ，Ｂ信号を得る。こ
のようにして、ＮＴＳＣ信号がデコードされる。I signal synchronous detector 27 and Q signal synchronous detector
28 performs detection using the I-axis carrier or the Q-axis carrier, respectively, and obtains an I signal and a Q signal. The I signal and the Q signal are band-limited by the I signal LPF 33 and the Q signal LPF 34, respectively. The band-limited Q signal is supplied to the matrix circuit 26, and the I signal is supplied to the matrix circuit 26 via the delay line 35. Delay lines 25 and 35 are Y respectively
By delaying the signal and the I signal, the timings of the Y signal, the I signal, and the Q signal are matched and supplied to the matrix circuit 26. The matrix circuit 26 performs matrix processing on the input signal to obtain R, G, B signals. In this way, the NTSC signal is decoded.

【００１５】ところで、上述したように、ＮＴＳＣ方式
のアナログ信号は輝度信号（Ｙ信号）と色信号（Ｃ信
号）とが周波数多重されて伝送される。このため、受信
側においてＹ信号とＣ信号とを分離する必要がある。ラ
インメモリを用いたコムフィルタによってＹ／Ｃ分離を
行うと、十分な分離性能が得られないことから、クロス
トークが生じてしまう。そこで、最近では、フレームメ
モリを用いた３次元Ｙ／Ｃ分離回路が採用されるように
なった。図１２はこのような３次元Ｙ／Ｃ分離回路を示
すブロック図である。By the way, as described above, an NTSC analog signal is transmitted by frequency-multiplexing a luminance signal (Y signal) and a color signal (C signal). Therefore, it is necessary to separate the Y signal and the C signal on the receiving side. If Y / C separation is performed by a comb filter using a line memory, sufficient separation performance cannot be obtained, so that crosstalk occurs. Therefore, recently, a three-dimensional Y / C separation circuit using a frame memory has been adopted. FIG. 12 is a block diagram showing such a three-dimensional Y / C separation circuit.

【００１６】入力端子221 を介して入力されたＮＴＳＣ
方式の映像信号は、フレームメモリ222 及び２次元フィ
ルタ223 に入力される。フレームメモリ222 によって入
力映像信号は１フレーム期間遅延されて、加算器224 、
減算器225 ，226 及びフレームメモリ227 に与えられ
る。ＮＴＳＣ映像信号の色信号は１フレーム期間前後で
位相が反転している。即ち、現フレームの映像信号がＹ
信号＋Ｃ信号であるものとすると、１フレーム前の映像
信号はＹ信号−Ｃ信号である。従って、加算器224 にお
いてフレームメモリ222 の入出力、即ち、１フレーム前
後の信号を加算するとＹ信号が得られ、減算器225 にお
いてフレームメモリ222 の入出力同士を減算するとＣ信
号が得られる。加算器224 の出力は静画時の輝度信号Ｙ
として混合回路（以下、ＭＩＸという）228 に与えら
れ、減算器225 の出力は静画時の色信号ＣとしてＭＩＸ
229 に与えられる。NTSC input through the input terminal 221
The video signal of the system is input to the frame memory 222 and the two-dimensional filter 223. The input video signal is delayed by one frame period by the frame memory 222, and the adder 224,
It is given to the subtracters 225 and 226 and the frame memory 227. The phase of the color signal of the NTSC video signal is inverted before and after one frame period. That is, the video signal of the current frame is Y
Assuming that it is a signal + C signal, the video signal of one frame before is a Y signal-C signal. Therefore, when the adder 224 inputs / outputs the frame memory 222, that is, when signals of one frame and before and after one frame are added, a Y signal is obtained, and when the subtracter 225 subtracts the input / output of the frame memory 222 from each other, a C signal is obtained. The output of the adder 224 is the luminance signal Y in the still image.
Is given to the mixing circuit (hereinafter referred to as MIX) 228, and the output of the subtractor 225 is used as the color signal C in the still image.
Given to 229.

【００１７】入力された映像信号が静画である場合に
は、上述したフレームメモリ222 、加算器224 及び減算
器225 を用いたフレーム間の演算によって確実なＹ／Ｃ
分離が可能である。しかし、動画の場合には、フレーム
間の動きによって画像が重なり２重像となる画質劣化が
生じる。この理由から、動画時にはフレーム間の演算を
行わず、フレーム内の演算による２次元フィルタ（コム
フィルタ）を採用する。即ち、入力端子221 からの映像
信号は、ラインメモリを用いた２次元フィルタ（コムフ
ィルタ）223 にも供給される。２次元フィルタ223 によ
って、映像信号はＹ信号とＣ信号とに分離される。２次
元フィルタ223 からのＹ信号及びＣ信号は夫々動画時の
輝度信号Ｙ及び色信号ＣとしてＭＩＸ228 ，229 に供給
される。When the input video signal is a still image, a reliable Y / C is calculated by the inter-frame calculation using the frame memory 222, the adder 224 and the subtractor 225 described above.
Separation is possible. However, in the case of a moving image, the image quality is deteriorated by overlapping the images due to the movement between the frames to form a double image. For this reason, a two-dimensional filter (com filter) based on intra-frame calculation is adopted without performing inter-frame calculation during moving images. That is, the video signal from the input terminal 221 is also supplied to a two-dimensional filter (com filter) 223 using a line memory. The video signal is separated into a Y signal and a C signal by the two-dimensional filter 223. The Y signal and the C signal from the two-dimensional filter 223 are supplied to the MIX 228 and 229 as the luminance signal Y and the color signal C at the time of moving image, respectively.

【００１８】一方、入力端子221 からの映像信号は減算
器226 にも与えられる。減算器226は１フレーム期間前
後の映像信号を減算し、現在入力されている画像が動い
ているか静止しているかを検出する。減算器226 からの
検出信号は動き検出回路230に与えられる。ところで、
フレーム間の差を求めた場合には、動き成分だけでなく
Ｃ信号の漏込み分も検出されることになる。このため、
動き検出回路230 は図示しないＬＰＦによって減算器22
6 からの検出信号の低域成分を抽出して動き成分とす
る。また、フレームメモリ222 からの遅延信号はフレー
ムメモリ227 によって１フレーム期間遅延されて減算器
231 に与えられる。減算器231 には入力端子221 からの
映像信号も与えられており、減算器231 によって２フレ
ーム期間前後の映像信号の差が求められる。現フレーム
の映像信号がＹ信号＋Ｃ信号であるものとすると、２フ
レーム期間遅延した信号もＹ信号＋Ｃ信号となる。従っ
て、減算器231 が求めた２フレーム間の差は動き成分で
あると考えられる。On the other hand, the video signal from the input terminal 221 is also given to the subtractor 226. The subtractor 226 subtracts the video signal before and after one frame period to detect whether the currently input image is moving or stationary. The detection signal from the subtractor 226 is given to the motion detection circuit 230. by the way,
When the difference between the frames is obtained, not only the motion component but also the leak amount of the C signal is detected. For this reason,
The motion detection circuit 230 uses the LPF (not shown) to subtract
The low frequency component of the detection signal from 6 is extracted as the motion component. Also, the delay signal from the frame memory 222 is delayed by the frame memory 227 for one frame period, and the subtractor
Given to 231. The video signal from the input terminal 221 is also given to the subtractor 231, and the difference between the video signals before and after the two-frame period is obtained by the subtractor 231. Assuming that the video signal of the current frame is the Y signal + C signal, the signal delayed by two frame periods is also the Y signal + C signal. Therefore, the difference between the two frames obtained by the subtractor 231 is considered to be a motion component.

【００１９】動き検出回路230 は、減算器226 からの検
出信号を低域成分の動き検出信号として用い、減算器23
1 からの検出信号を全帯域の動き検出信号として用いて
動きの判定を行う。なお、２フレーム間の差分に基づく
動き検出では早い動きの検出が不良であるので、動き検
出回路230 は、１フレーム間の差分と２フレーム間の差
分との最大値演算によって正確な動き検出を行ってい
る。動き検出回路230 の出力信号はＭＩＸ228 ，229 に
与えられる。ＭＩＸ228 は動き検出回路230 の出力によ
って入力映像信号が静画であることが示された場合に
は、加算器224 の出力信号を選択し、動画であることが
示された場合には、２次元フィルタ223 の出力信号を選
択してＹ信号として出力端子232 に出力する。また、Ｍ
ＩＸ229 は動き検出回路230 の出力によって入力映像信
号が静画であることが示された場合には、減算器225 の
出力信号を選択し、動画であることが示された場合に
は、２次元フィルタ223 の出力信号を選択してＣ信号と
して出力端子232 に出力する。The motion detection circuit 230 uses the detection signal from the subtractor 226 as a low-frequency component motion detection signal,
Motion detection is performed using the detection signal from 1 as the motion detection signal for the entire band. It should be noted that since the motion detection based on the difference between the two frames fails to detect the fast motion, the motion detection circuit 230 performs accurate motion detection by calculating the maximum value of the difference between the one frame and the difference between the two frames. Is going. The output signal of the motion detection circuit 230 is given to MIX228 and 229. The MIX 228 selects the output signal of the adder 224 when it is shown by the output of the motion detection circuit 230 that the input video signal is a still image, and it is two-dimensional when it is shown that it is a moving image. The output signal of the filter 223 is selected and output as the Y signal to the output terminal 232. Also, M
The IX229 selects the output signal of the subtractor 225 when the output of the motion detection circuit 230 indicates that the input video signal is a still image, and the two-dimensional when it indicates that the input video signal is a moving image. The output signal of the filter 223 is selected and output as the C signal to the output terminal 232.

【００２０】このように、図１２の回路は静画時に分離
性能に優れたフレーム間Ｙ／Ｃ分離を行い、動画時には
２次元フィルタによるＹ／Ｃ分離を行っており、高精度
のＹ／Ｃ分離が可能である。このため、図１２の３次元
Ｙ／Ｃ分離回路を採用することにより、高画質の表示が
可能である。As described above, the circuit shown in FIG. 12 performs Y / C separation between frames which is excellent in separation performance when a still image and Y / C separation by a two-dimensional filter when a moving picture is performed, thus achieving a high precision Y / C. Separation is possible. Therefore, high-quality display is possible by adopting the three-dimensional Y / C separation circuit of FIG.

【００２１】更に、近年、高画質の画像を得るために、
走査変換によって飛越し走査信号を順次走査信号に変換
し、これによりフリッカを低減したテレビジョン受信機
が商品化されている。Further, in recent years, in order to obtain high quality images,
Television receivers have been commercialized in which interlaced scanning signals are sequentially converted into scanning signals by scanning conversion, thereby reducing flicker.

【００２２】図１３はこのような飛越し走査信号を順次
走査信号に変換する走査変換回路を示すブロック図であ
る。FIG. 13 is a block diagram showing a scanning conversion circuit for converting such an interlaced scanning signal into a sequential scanning signal.

【００２３】ＮＴＳＣ方式の映像信号は飛越し走査を採
用しているので、垂直方向に鋭いエッジ部が存在する場
合にはフリッカが目立ってしまう。また、近年、ディス
プレイの大画面化によって走査線構造も見えやすくなっ
て画質は一層劣化しやすくなっている。このため、走査
変換が採用されており、飛越し走査信号を順次走査信号
に変換することにより、フリッカを低減すると共に、走
査線を密にして高画質化を図っている。Since the NTSC video signal employs interlaced scanning, flicker becomes conspicuous when there are sharp edge portions in the vertical direction. Further, in recent years, due to the increase in the screen size of the display, the scanning line structure is more visible, and the image quality is more likely to deteriorate. For this reason, scan conversion is adopted, and flicker is reduced by converting interlaced scan signals into sequential scan signals, and the scanning lines are made dense to achieve high image quality.

【００２４】入力端子241 を介して入力されたＮＴＳＣ
方式の映像信号はＮＴＳＣデコーダ242 に供給される。
ＮＴＳＣデコーダ242 は、図１０に示すデコーダと同一
構成であり、入力された映像信号をデコードしてＹ信号
及び色差信号（Ｉ，Ｑ信号）を出力する。Ｙ信号はフィ
ールドメモリ243 によって１フィールド期間遅延されて
ＭＩＸ244 に与えられる。Ｙ信号はライン補間回路245
にも与えられ、ライン補間回路245 は１ライン前後の走
査線の和を算出してＭＩＸ244 に出力する。NTSC input through the input terminal 241
The system video signal is supplied to the NTSC decoder 242.
The NTSC decoder 242 has the same configuration as the decoder shown in FIG. 10, and decodes the input video signal and outputs a Y signal and color difference signals (I, Q signals). The Y signal is delayed by one field period by the field memory 243 and applied to the MIX 244. Y signal is line interpolation circuit 245
The line interpolation circuit 245 calculates the sum of the scanning lines before and after one line and outputs the sum to the MIX 244.

【００２５】フィールドメモリ243 の出力は動き検出回
路247 にそのまま与えられると共に、フレームメモリ24
6 によって１フレーム期間遅延されて与えられている。
更に、動き検出回路247 にはＮＴＳＣデコーダ242 から
のＹ信号も入力されており、動き検出回路247 は、Ｙ信
号のフィールド間差及びフレーム間差を求め、求めた差
分に基づいて入力映像信号の動き成分を検出する。The output of the field memory 243 is given to the motion detection circuit 247 as it is, and also the frame memory 24
It is given with a delay of 1 frame period by 6.
Further, the Y signal from the NTSC decoder 242 is also input to the motion detection circuit 247, and the motion detection circuit 247 obtains the field difference and the frame difference of the Y signal, and based on the obtained difference, the input video signal Detect motion components.

【００２６】動き検出回路247 からの動き検出信号はＭ
ＩＸ244 に与えられる。ＭＩＸ244は動き検出信号によ
って静止画が入力されたことが示された場合には、フィ
ールドメモリ243 の出力を選択し、動画が入力されたこ
とが示された場合には、ライン補間回路245 の出力を選
択して倍速メモリ248 に出力する。一方、倍速メモリ24
9 にはＮＴＳＣデコーダ242 からのＹ信号が供給され
る。倍速メモリ248 ，249 は入力されたＹ信号を書込み
クロックの２倍の周波数の読出しクロックを用いて読出
す。即ち、各倍速メモリ248 ，249 からは１走査期間の
Ｙ信号が１／２の時間で読出される。セレクタ250 は倍
速メモリ248 ，249 からのＹ信号を１／２走査期間毎に
切換え選択して出力端子251 から出力する。The motion detection signal from the motion detection circuit 247 is M
Given to IX244. The MIX 244 selects the output of the field memory 243 when the motion detection signal indicates that a still image has been input, and the output of the line interpolation circuit 245 when it indicates that a moving image has been input. To output to the double speed memory 248. On the other hand, double speed memory 24
The Y signal from the NTSC decoder 242 is supplied to 9. The double speed memories 248 and 249 read the input Y signal using a read clock having a frequency twice that of the write clock. That is, the Y signal for one scanning period is read from each of the double speed memories 248 and 249 in half the time. The selector 250 switches and selects the Y signals from the double speed memories 248 and 249 every 1/2 scanning period and outputs the selected Y signal from the output terminal 251.

【００２７】動画時には、倍速メモリ249 からのＹ信号
とライン補間回路245 によって生成したＹ信号とによっ
て１水平期間に２ラインのＹ信号が出力される。一方、
静画時には、倍速メモリ249 からのＹ信号とフィールド
メモリ243 からの前フィールドのＹ信号とによって１水
平期間に２ラインのＹ信号が出力される。従って、特に
静止画の場合には、フリッカが低減された極めて高画質
の画像が得られる。During a moving image, two lines of Y signals are output in one horizontal period by the Y signal from the double speed memory 249 and the Y signal generated by the line interpolation circuit 245. on the other hand,
During a still image, two lines of Y signals are output in one horizontal period by the Y signal from the double speed memory 249 and the Y signal of the previous field from the field memory 243. Therefore, particularly in the case of a still image, an extremely high quality image with reduced flicker can be obtained.

【００２８】一方、ＮＴＳＣデコーダ242 からのＩ信号
及びＱ信号はセレクタ252 に与えられ、周波数がｆsc
（色副搬送波周波数）のクロックによって交互に出力さ
れる。倍速メモリ253 はセレクタ252 の出力を読込むと
共に、読込みの２倍の速度で読出してセレクタ254 に出
力する。セレクタ254 は周波数が２ｆscのクロックを用
いてＩ信号とＱ信号とをｆscタイミングで分離して、夫
々出力端子256 ，257 から出力する。On the other hand, the I signal and Q signal from the NTSC decoder 242 are given to the selector 252 and the frequency is fsc.
It is alternately output by the clock of (color subcarrier frequency). The double speed memory 253 reads the output of the selector 252, reads the output at twice the speed of the read, and outputs it to the selector 254. The selector 254 separates the I signal and the Q signal at the fsc timing by using the clock having the frequency of 2fsc, and outputs them from the output terminals 256 and 257, respectively.

【００２９】このように、図１３の回路は、動き適応順
次走査変換によって、飛越し走査信号を順次走査信号に
変換することにより、走査線数を倍にして、画質を向上
させている。As described above, the circuit of FIG. 13 converts the interlaced scanning signal into the sequential scanning signal by the motion adaptive progressive scanning conversion, thereby doubling the number of scanning lines and improving the image quality.

【００３０】ところで、上述したＮＴＳＣ方式のカラー
放送では、画面の横縦比（アスペクト比）は４：３であ
る。しかし、ＨＤＴＶ（High Definition TV）の研究の
過程で、画面のアスペクト比を現行よりも横長の１６：
９にすることにより、臨場感を向上させることができる
ことが明らかとなった。そこで、現行放送との両立性を
保ちながらアスペクト比１６：９のワイド画像を伝送す
る第２世代ＥＤＴＶ放送が検討されている。By the way, in the above-mentioned NTSC color broadcast, the aspect ratio of the screen is 4: 3. However, in the course of research on HDTV (High Definition TV), the aspect ratio of the screen is 16:
It has been clarified that the presence of 9 can improve the sense of presence. Therefore, a second generation EDTV broadcast that transmits a wide image with an aspect ratio of 16: 9 while maintaining compatibility with the current broadcast is under study.

【００３１】第２世代ＥＤＴＶ信号の有効走査線は、ア
スペクト比が４：３の現行ＮＴＳＣ信号の垂直方向中央
の１６：９の部分に対応している。従って、例えば、ア
スペクト比が４：３の現行放送用のテレビジョン受像機
によって第２世代ＥＤＴＶ放送を映出すると、画面上下
に無画部を有し中央に主画部を有するレターボックス表
示が行われることになる。レターボックス表示を採用す
ることにより、ＮＴＳＣ方式のテレビジョン受信機で再
生しても番組素材がカットされないという利点がある。The effective scanning line of the second generation EDTV signal corresponds to the 16: 9 portion in the vertical center of the current NTSC signal having an aspect ratio of 4: 3. Therefore, for example, when a second-generation EDTV broadcast is displayed by a television receiver for current broadcasting having an aspect ratio of 4: 3, a letterbox display having a non-image portion at the top and bottom of the screen and a main image portion at the center is displayed. Will be done. By adopting the letterbox display, there is an advantage that the program material is not cut even if it is played back by an NTSC television receiver.

【００３２】第２世代ＥＤＴＶは、アスペクト比が４：
３の現行ＮＴＳＣ信号の中央の１６：９の部分のみを有
効走査線としているので、現行ＮＴＳＣ信号の有効走査
線数が４８０本であるのに対し、伝送する第２世代ＥＤ
ＴＶ信号の有効走査線数は３６０本となる。第２世代Ｅ
ＤＴＶ方式に対応したテレビジョン受像機においては、
デコード時にこの３６０本の有効走査線を３→４走査変
換して４８０本に戻す。単に走査線変換しただけでは、
第２世代ＥＤＴＶ信号は現行ＮＴＳＣ信号よりも解像度
が劣化してしまうので、送信時に解像度を改善するため
の水平及び垂直補強信号を多重化して伝送することが決
定している。The second generation EDTV has an aspect ratio of 4:
Since only the central 16: 9 portion of the current NTSC signal of No. 3 is the effective scanning line, the number of effective scanning lines of the current NTSC signal is 480, whereas the second generation ED for transmission
The number of effective scanning lines for TV signals is 360. Second generation E
In a television receiver compatible with the DTV system,
At the time of decoding, these effective scanning lines of 360 lines are converted into 3 to 4 scanning lines and returned to 480 lines. By simply converting the scan lines,
Since the resolution of the second-generation EDTV signal is lower than that of the current NTSC signal, it has been decided to multiplex and transmit horizontal and vertical reinforcement signals for improving resolution at the time of transmission.

【００３３】このような第２世代ＥＤＴＶ信号を発生す
るエンコーダについて、テレビジョン学会技術報告Vol.
17,No.65,pp19-24,BCS'93-42(Dec.1993)に記載されたシ
ステムが提案されている。図１４はこのエンコーダを示
すブロック図である。Regarding the encoder for generating such a second generation EDTV signal, Technical Report Vol.
The system described in 17, No. 65, pp 19-24, BCS'93-42 (Dec.1993) has been proposed. FIG. 14 is a block diagram showing this encoder.

【００３４】この例では、４８０ライン／画面高（ｌｐ
ｈ）の順次走査（プログレッシブ）信号を４→３走査線
変換すると共に、飛越し走査（インターレース）信号に
変換して主画面信号として主画面期間に伝送する。そし
て、走査線変換による折り返し歪の発生を防止するため
の帯域制限によって失われる成分ＶＨ及び飛越し走査変
換時に帯域制限されて失われる成分ＬＤを垂直補強信号
として上下無画部期間に伝送するようになっている。In this example, 480 lines / screen height (lp
The progressive scanning signal of (h) is converted from 4 to 3 scanning lines and is converted into an interlaced scanning signal to be transmitted as a main screen signal in the main screen period. Then, the component VH lost due to band limitation for preventing the generation of aliasing distortion due to scan line conversion and the component LD lost due to band limitation during interlaced scan conversion are transmitted as vertical reinforcement signals in the upper and lower non-image part periods. It has become.

【００３５】図１４において、入力端子71乃至73には夫
々ソース画像のＲ，Ｇ，Ｂ信号が入力される。これらの
Ｒ，Ｇ，Ｂ信号はマトリックス回路74によってＹ信号、
Ｉ信号及びＱ信号に変換される。Ｙ信号は垂直処理部75
の４→３変換回路76に与えられ、４８０ｌｐｈの信号か
ら３６０ｌｐｈの信号に走査線変換される。垂直処理部
75を構成するＳＳＫＦ（Symmetric Short Kernel Filte
r ）77，78は、夫々垂直ＬＰＦ及び垂直ＨＰＦとして機
能し、走査線変換した輝度信号を垂直低域成分と垂直高
域成分とに分離する。垂直処理部75のＰＩ変換回路79は
垂直低域成分を飛越し走査信号に変換して１８０ｌｐｈ
の主画面信号としてレターボックス変換回路81に供給す
る。また、垂直処理部75のＰＩ変換回路80は垂直高域成
分を飛越し走査信号に変換して１８０乃至３６０ｌｐｈ
の垂直時間高域成分ＬＤとして多重回路82に供給する。In FIG. 14, R, G and B signals of the source image are input to the input terminals 71 to 73, respectively. These R, G, B signals are Y signals by the matrix circuit 74,
It is converted into an I signal and a Q signal. Y signal is vertical processing unit 75
Is applied to the 4 → 3 conversion circuit 76 and the scanning line is converted from the 480 lph signal to the 360 lph signal. Vertical processing unit
SSKF (Symmetric Short Kernel Filte) that constitutes 75
r) 77 and 78 function as a vertical LPF and a vertical HPF, respectively, and separate the scan line converted luminance signal into a vertical low band component and a vertical high band component. The PI conversion circuit 79 of the vertical processing unit 75 converts the vertical low-frequency component into an interlaced scanning signal and outputs 180 lph.
It is supplied to the letterbox conversion circuit 81 as the main screen signal of. In addition, the PI conversion circuit 80 of the vertical processing unit 75 converts the vertical high frequency component into the interlaced scanning signal to convert 180 to 360 lph.
And is supplied to the multiplex circuit 82 as the vertical time high-frequency component LD.

【００３６】一方、マトリクス回路74からのＹ信号、Ｉ
信号及びＱ信号は前置フィルタ83に与えられる。前置フ
ィルタ83は入力された信号を帯域制限する。前置フィル
タ83からのＹ信号は、垂直高域成分処理部84に与えられ
る。垂直高域成分処理部84はＶシフタ85、４→３変換回
路86及びＰＩ変換回路87によって構成されている。Ｙ信
号の垂直高域成分はＶシフタ85によって垂直低域に周波
数シフトされた後、４→３変換回路86によって３６０乃
至４８０ｌｐｈの垂直高域成分に変換され、更に、ＰＩ
変換回路87によって飛越し走査信号に変換される。この
１フィールド当たり６０ｌｐｈの垂直高域成分はＶＨ′
信号として多重回路82に供給される。On the other hand, the Y signal from the matrix circuit 74, I
The signal and the Q signal are provided to the prefilter 83. The pre-filter 83 band-limits the input signal. The Y signal from the prefilter 83 is provided to the vertical high frequency component processing unit 84. The vertical high frequency component processing section 84 is composed of a V shifter 85, a 4 → 3 conversion circuit 86 and a PI conversion circuit 87. The vertical high frequency component of the Y signal is frequency-shifted to the vertical low frequency band by the V shifter 85, and then converted into the vertical high frequency component of 360 to 480 lph by the 4 → 3 conversion circuit 86.
It is converted into an interlaced scanning signal by the conversion circuit 87. The vertical high frequency component of 60 lph per field is VH '.
The signal is supplied to the multiplexing circuit 82 as a signal.

【００３７】マトリックス回路74からのＹ信号は動き検
出回路88にも与えられている。動き検出回路88は画像の
動きを検出して動き検出信号を多重回路82に出力する。
多重回路82は、動き検出回路88からの動き検出信号によ
って画像が静止画であることが示された場合にはＶＨ’
信号とＬＤ信号とを多重してレターボックス変換回路81
に出力し、動画であることが示された場合にはＬＤ信号
のみをレターボックス変換回路81に出力する。The Y signal from the matrix circuit 74 is also given to the motion detection circuit 88. The motion detection circuit 88 detects the motion of the image and outputs a motion detection signal to the multiplexing circuit 82.
If the motion detection signal from the motion detection circuit 88 indicates that the image is a still image, the multiplexing circuit 82 outputs VH '.
Signal and LD signal are multiplexed and letterbox conversion circuit 81
When it is shown that the image is a moving image, only the LD signal is output to the letterbox conversion circuit 81.

【００３８】レターボックス変換回路81はＰＩ変換回路
79からの主画面信号を画面中央の主画面期間に割当て、
多重回路82の出力を垂直補強信号として画面上下の無画
部期間に割当てて多重する。レターボックス変換回路81
からの主画面信号はプリコーミング回路88によってプリ
コーミング処理された後、ＬＰＦ89によって０乃至４．
２ＭＨz に帯域制限され、多重回路90を介してスイッチ
92の端子ａに与えられる。なお、プリコーミング処理
は、後述するＨＨ′信号の多重周波数領域にホールを形
成するためのものである。また、レターボックス変換回
路81からの垂直補強信号（ＬＤ／ＶＨ′）はｆsc変調回
路91に与えられ、ｆsc変調回路91は色副搬送波を用いて
垂直補強信号を変調してスイッチ92の端子ｂに出力す
る。なお、垂直補強信号はレターボックス変換回路81に
おいて時間軸方向に１／３に圧縮されるようになってい
る。The letterbox conversion circuit 81 is a PI conversion circuit.
The main screen signal from 79 is assigned to the main screen period in the center of the screen,
The output of the multiplexing circuit 82 is assigned as a vertical reinforcement signal to the upper and lower non-image part periods of the screen and multiplexed. Letterbox conversion circuit 81
The main screen signal from the pre-combing circuit 88 is precombed by the precombing circuit 88, and then the LPF 89 outputs 0 to 4.
Bandwidth limited to 2MHz and switched through multiplex circuit 90
Applied to terminal a of 92. The precombing process is for forming a hole in the multiple frequency region of the HH 'signal described later. Further, the vertical reinforcement signal (LD / VH ') from the letterbox conversion circuit 81 is given to the fsc modulation circuit 91, and the fsc modulation circuit 91 modulates the vertical reinforcement signal by using the color subcarrier and the terminal b of the switch 92. Output to. The vertical reinforcement signal is compressed in the letterbox conversion circuit 81 to 1/3 in the time axis direction.

【００３９】第２世代ＥＤＴＶ放送においては、水平方
向の解像度を改善するために、現行放送帯域では伝送す
ることができない４．２ＭＨｚ以上の成分も伝送するよ
うになっている。即ち、前置フィルタ83からの輝度信号
水平高域成分を４→３変換回路93によって走査線変換し
た後、ＰＩ変換回路94によって飛越し走査信号に変換し
て１８０ｌｐｈの輝度信号水平高域成分をＨＨ信号とし
てレターボックス変換回路81に出力する。レターボック
ス変換回路81はＨＨ信号を主画面期間に割当ててホール
多重回路95に与える。ホール多重回路93はＨＨ信号を色
副搬送波と共役な周波数領域である吹抜きホールに周波
数シフトし、ＨＨ′信号として多重回路90に与えて主画
面信号に多重させる。In the second-generation EDTV broadcasting, in order to improve the resolution in the horizontal direction, components of 4.2 MHz or higher, which cannot be transmitted in the current broadcasting band, are also transmitted. That is, the luminance signal horizontal high-frequency component from the prefilter 83 is converted into a scanning line by the 4 → 3 conversion circuit 93, and then converted into an interlaced scanning signal by the PI conversion circuit 94 to obtain a luminance signal horizontal high-frequency component of 180 lph. The HH signal is output to the letterbox conversion circuit 81. The letter box conversion circuit 81 allocates the HH signal to the main screen period and supplies it to the hall multiplexing circuit 95. The hall multiplexing circuit 93 frequency-shifts the HH signal to the blow-out hall, which is a frequency region conjugate with the color subcarrier, and supplies it as a HH 'signal to the multiplexing circuit 90 to multiplex it with the main screen signal.

【００４０】一方、前置フィルタ83からのＩ，Ｑ信号は
夫々４→３変換回路96，98に供給される。４→３変換回
路96，98は夫々Ｉ，Ｑ信号を走査線変換してＰＩ変換回
路97，99に出力する。更に、Ｉ，Ｑ信号は、夫々ＰＩ変
換回路97，99によって飛越し走査信号に変換され、レタ
ーボックス変換回路81を介してＬＰＦ100 ，101 に供給
される。ＬＰＦ100 ，101 は夫々Ｉ，Ｑ信号を夫々１．
５ＭＨz 又は０．５ＭＨz の低域に帯域制限してＩＱ変
調回路102 に出力する。Ｉ，Ｑ信号はＩＱ変調回路102
によって直交変調されて多重回路90に与えられ、ＮＴＳ
Ｃ信号と同様に、多重回路90において主画面のＹ信号に
多重される。On the other hand, the I and Q signals from the prefilter 83 are supplied to the 4 → 3 conversion circuits 96 and 98, respectively. The 4 → 3 conversion circuits 96 and 98 convert the I and Q signals into scanning lines and output them to the PI conversion circuits 97 and 99, respectively. Further, the I and Q signals are converted into interlaced scanning signals by PI conversion circuits 97 and 99, respectively, and are supplied to LPFs 100 and 101 via a letter box conversion circuit 81. The LPFs 100 and 101 respectively send I and Q signals to 1.
The band is limited to a low frequency band of 5 MHz or 0.5 MHz and output to the IQ modulation circuit 102. The I and Q signals are the IQ modulation circuit 102.
Is quadrature-modulated by the
Similar to the C signal, the multiplexing circuit 90 multiplexes the Y signal of the main screen.

【００４１】多重回路90からの主画面信号とｆsc変調回
路91からの垂直補強信号とはスイッチ92によって主画面
期間と無画部期間とで切換えられて、第２世代ＥＤＴＶ
信号として出力端子103 から出力される。The main screen signal from the multiplexing circuit 90 and the vertical reinforcement signal from the fsc modulation circuit 91 are switched by the switch 92 between the main screen period and the non-image part period, and the second generation EDTV is displayed.
The signal is output from the output terminal 103.

【００４２】この第２世代ＥＤＴＶ信号を受信する受信
側装置として現行方式に対応した従来のテレビジョン受
信機を用いた場合には、上述したように、上下に無画部
を有し、画面中央に主画面が表示されるレターボックス
形式の表示が行われて、両立性が確保されることにな
る。また、第２世代ＥＤＴＶ方式に対応した従来のテレ
ビジョン受信機では、多重された水平及び垂直補強信号
を用いることにより高解像度の表示が行われる。When a conventional television receiver compatible with the current system is used as a receiving side device for receiving the second generation EDTV signal, as described above, it has a non-image part at the top and bottom and a screen center. The main screen is displayed in a letterbox format to ensure compatibility. Further, in a conventional television receiver compatible with the second generation EDTV system, high resolution display is performed by using the multiplexed horizontal and vertical reinforcement signals.

【００４３】ところで、図１４のエンコーダでは、上述
したように、主画面信号とＬＤ信号との分離に公知のＳ
ＳＫＦを採用している。ＳＳＫＦによる分離は、順次走
査信号を主画面部と無画部とで半分ずつ分配して伝送す
る手法であると考えられる。しかしながら、無画部が６
０［本／フィールド］であるのに対し、垂直補強信号は
１８０［本／フィールド］であるので、垂直補強信号は
時間方向に１／３に圧縮して無画部に時分割多重するよ
うになっている。By the way, in the encoder shown in FIG. 14, as described above, a known S signal is used for separating the main screen signal and the LD signal.
It uses SKF. Separation by SSKF is considered to be a method in which a progressive scanning signal is divided into half and transmitted in the main screen portion and the non-picture portion. However, the non-image part is 6
The vertical reinforcement signal is 180 [lines / field], whereas the vertical reinforcement signal is 0 [lines / field]. Therefore, the vertical reinforcement signal should be compressed to 1/3 in the time direction and time-division multiplexed in the non-picture part. Has become.

【００４４】このように、垂直補強信号は、無画部に１
／３に時間圧縮して時分割多重されることから、無画部
で伝送できる信号帯域は１／３に制限される。即ち、主
画面信号の帯域が例えば４．２ＭＨｚであれば、無画部
期間の信号帯域は１．４Ｈｚとなる。更に、無画部期間
の垂直補強信号は、上述したように、色副搬送波（周波
数ｆscが３．５８ＭＨｚ）を用いてＡＭ変調されてお
り、垂直補強信号については伝送可能な帯域が１．２Ｍ
Ｈｚに制限されてしまう。As described above, the vertical reinforcement signal is 1
Since it is time-compressed to / 3 and time-division multiplexed, the signal band that can be transmitted in the non-picture part is limited to ⅓. That is, if the band of the main screen signal is, for example, 4.2 MHz, the signal band in the non-image part period is 1.4 Hz. Further, as described above, the vertical reinforcement signal in the non-image part period is AM-modulated using the color subcarrier (frequency fsc is 3.58 MHz), and the transmittable band of the vertical reinforcement signal is 1.2M.
It will be limited to Hz.

【００４５】これに対し、伝送される主画面信号は１．
２ＭＨｚ以上の成分も含んでいる。従って、受信側で
は、ＳＳＫＦを用いて主画面信号及び無画部期間の信号
から順次走査信号の再現することができる帯域は１．２
ＭＨｚ以下である。このため、受信側では、１．２ＭＨ
ｚ以上の成分については、主画面信号のみを用い、公知
の補間処理によって、飛越し走査から順次走査に変換し
なければならない。On the other hand, the main screen signals transmitted are 1.
It also contains components above 2 MHz. Therefore, on the receiving side, the band in which the sequential scanning signal can be reproduced from the signal of the main screen signal and the signal of the non-picture area using SSKF is 1.2.
It is below MHz. Therefore, 1.2MH on the receiving side
For components of z or more, only the main screen signal must be used, and interlaced scanning must be converted to progressive scanning by known interpolation processing.

【００４６】図１５はこのようなＳＳＫＦによって作成
された第２世代ＥＤＴＶ信号をデコードする従来のテレ
ビジョン受信機を示すブロック図であり、テレビジョン
学会技術報告Vol.17,No.65,pp19-24,BCS'93-42(Dec.199
3)に記載された例を示している。図１５のデコーダは図
１４に示すエンコーダによって得られる第２世代ＥＤＴ
Ｖ信号をデコードするものである。FIG. 15 is a block diagram showing a conventional television receiver for decoding a second-generation EDTV signal created by such SSKF, which is technical report of the Institute of Television Engineers of Japan, Vol. 17, No. 65, pp19-. 24, BCS'93-42 (Dec.199
The example described in 3) is shown. The decoder of FIG. 15 is a second generation EDT obtained by the encoder shown in FIG.
The V signal is decoded.

【００４７】第２世代ＥＤＴＶ信号は入力端子111 を介
してスイッチ112 に供給される。スイッチ112 によって
主画面期間の主画面信号は３次元Ｙ／Ｃ／ＨＨ′分離回
路113 及び動き検出回路114 に与えられ、上下無画部期
間の垂直補強信号はｆsc復調回路115 に与えられる。動
き検出回路114 は主画面信号の動きを検出して動き検出
信号を出力する。３次元Ｙ／Ｃ／ＨＨ′分離回路113
は、図示しないフレームメモリを有しており、動き検出
信号に基づいて、主画面信号からＹ信号と色信号（Ｉ，
Ｑ信号）とを分離すると共に、水平補強信号（ＨＨ′信
号）を分離する。The second generation EDTV signal is supplied to the switch 112 via the input terminal 111. The main picture signal in the main picture period is given to the three-dimensional Y / C / HH 'separation circuit 113 and the motion detection circuit 114 by the switch 112, and the vertical reinforcement signal in the upper and lower non-picture area is given to the fsc demodulation circuit 115. The motion detection circuit 114 detects the motion of the main screen signal and outputs a motion detection signal. Three-dimensional Y / C / HH 'separation circuit 113
Has a frame memory (not shown), and based on the motion detection signal, a Y signal and a color signal (I,
Q signal) and a horizontal reinforcement signal (HH 'signal).

【００４８】分離されたＹ信号は水平低域輝度信号とし
て加算器116 に与えられる。また、ＨＨ′信号はＨＨ復
調回路117 に与えられて復調され、４．２乃至６ＭＨz
の水平高域成分であるＨＨ信号が加算器116 に与えられ
る。加算器116 はＹ信号にＨＨ信号を加算することによ
り主画面信号の水平解像度を向上させて、加算器118、
ハイパスフィルタ（ＨＰＦ）119 、ＬＰＦ120 及び動き
検出回路121 に出力する。The separated Y signal is supplied to the adder 116 as a horizontal low band luminance signal. Further, the HH 'signal is given to the HH demodulation circuit 117 and demodulated, and 4.2 to 6 MHz.
The HH signal which is the horizontal high-frequency component of The adder 116 improves the horizontal resolution of the main screen signal by adding the HH signal to the Y signal, and the adder 118,
It outputs to the high pass filter (HPF) 119, the LPF 120 and the motion detection circuit 121.

【００４９】一方、スイッチ112 からの垂直補強信号は
ｆsc復調回路115 によって復調され、水平伸張回路122
に供給される。垂直補強信号は、水平伸張回路122 によ
って３倍に時間伸張されてＬＤ／ＶＨ’分離復調回路12
3 に与えられる。動き検出回路121 は主画面信号の動き
を検出して動き検出信号を出力しており、ＬＤ／ＶＨ′
分離復調回路123 は動き検出信号に基づいて、垂直補強
信号をＬＤ信号とＶＨ′信号とに分離する。ＬＤ信号は
ＳＳＫＦＶＨＰＦ124 に与えられ、ＶＨ′信号は３→４
変換回路125 に与えられる。On the other hand, the vertical reinforcement signal from the switch 112 is demodulated by the fsc demodulation circuit 115 and the horizontal expansion circuit 122.
Is supplied to. The vertical reinforcement signal is time-expanded to three times by the horizontal expansion circuit 122 and LD / VH ′ separation demodulation circuit 12
Given to 3. The motion detection circuit 121 detects the motion of the main screen signal and outputs a motion detection signal. LD / VH '
The separation / demodulation circuit 123 separates the vertical reinforcement signal into an LD signal and a VH ′ signal based on the motion detection signal. The LD signal is given to the SSKFVHPF124, and the VH 'signal is 3 → 4.
It is given to the conversion circuit 125.

【００５０】復調されたＬＤ，ＶＨ′信号を用いて主画
面信号の垂直解像度を改善する。ＳＳＫＦＶＨＰＦ124
は、逆フィルタ処理によって、輝度信号の垂直時間高域
成分を加算器118 に出力する。加算器118 は加算器116
からの主画面信号に垂直時間高域成分を加算して、飛越
し走査変換時の解像度低下を補正する。加算器118 の出
力は３→４変換回路130 に与えられる。The demodulated LD and VH 'signals are used to improve the vertical resolution of the main screen signal. SSKFVHPF124
Outputs the vertical time high frequency component of the luminance signal to the adder 118 by the inverse filter processing. The adder 118 is the adder 116
The vertical time high frequency component is added to the main screen signal from to correct the resolution decrease at the time of interlaced scanning conversion. The output of the adder 118 is given to the 3 → 4 conversion circuit 130.

【００５１】上述したように、ＬＤ信号は１．２ＭＨｚ
以上の成分を含んでいない。従って、主画面信号の１．
２ＭＨz 以上の成分については、垂直補強信号を用いた
解像度改善を行うことはできず、動き適応走査線補間が
行われる。As mentioned above, the LD signal is 1.2 MHz.
It does not contain the above ingredients. Therefore, the main screen signal 1.
For components of 2 MHz or higher, the resolution cannot be improved by using the vertical reinforcement signal, and the motion adaptive scanning line interpolation is performed.

【００５２】即ち、加算器116 からの主画面信号は、Ｈ
ＰＦ119 において１．２ＭＨz 以上の成分に帯域制限さ
れて動き適応走査線補間回路126 に供給される。動き適
応走査線補間回路126 は動き検出信号に基づいて走査線
補間を行って加算器127 に出力する。なお、実際のハー
ドウェアでは、動き適応走査線補間回路126 によって飛
越し走査を順次走査に変換すると処理速度が高速になる
ことから、伝送された走査線と補間によって生成される
走査線とを、夫々、直接系と補間系とに分けて処理す
る。即ち、加算器116 の出力は直接系の加算器118 に供
給され、動き適応走査線補間回路126 からの補間によっ
て生成された出力は補間系の加算器127 に供給される。That is, the main screen signal from the adder 116 is H
The PF 119 band-limits the component of 1.2 MHz or more and supplies it to the motion adaptive scanning line interpolation circuit 126. The motion adaptive scanning line interpolation circuit 126 performs scanning line interpolation based on the motion detection signal and outputs it to the adder 127. In the actual hardware, since the processing speed becomes high when the interlaced scanning is converted into the sequential scanning by the motion adaptive scanning line interpolation circuit 126, the transmitted scanning line and the scanning line generated by the interpolation are The direct system and the interpolation system are separately processed. That is, the output of the adder 116 is supplied to the direct adder 118, and the output generated by the interpolation from the motion adaptive scanning line interpolation circuit 126 is supplied to the interpolation adder 127.

【００５３】一方、主画面信号の水平１．２ＭＨｚ以下
の帯域の成分はＬＰＦ120 によって取出されてＳＳＫＦ
ＶＬＰ128 に与えられる。ＳＳＫＦＶＬＰＦ128 は、主
画面信号の水平低域の垂直時間低域成分を加算器129 に
出力する。加算器129 はＳＳＫＦＶＬＰＦ128 の出力と
ＳＳＫＦＶＨＰＦ124 の出力とを加算することにより、
補間系における水平低域成分の解像度を改善して加算器
127 に出力する。加算器127 は補間系の水平低域及び水
平高域成分を加算して３→４変換回路130 に出力する。
３→４変換回路130 は入力された直接系及び補間系の主
画面信号を４８０ｌｐｈの信号に走査線変換して加算器
132 に出力する。On the other hand, the horizontal band component of 1.2 MHz or less of the main screen signal is extracted by the LPF 120 to obtain the SSKF.
Applied to VLP128. The SSKFVLPF 128 outputs the vertical low-frequency component of the horizontal low frequency of the main screen signal to the adder 129. The adder 129 adds the output of SSKFVLPF128 and the output of SSKFVHPF124 to obtain
Adder with improved resolution of horizontal low-frequency component in interpolation system
Output to 127. The adder 127 adds the horizontal low band component and the horizontal high band component of the interpolation system and outputs the result to the 3 → 4 conversion circuit 130.
The 3 → 4 conversion circuit 130 scans the input main screen signals of the direct system and the interpolation system into signals of 480 lph, and adds them.
Output to 132.

【００５４】一方、ＬＤ／ＶＨ′分離復調回路123 から
のＶＨ′信号は３→４変換回路125によって走査線数が
４／３倍に変換され、Ｖシフタ131 によって元の垂直高
域に周波数シフトされた後、加算器132 に供給される。
加算器132 は３→４変換回路130 からの０乃至３６０ｌ
ｐｈの垂直低域成分に３６０乃至４８０ｌｐｈの垂直高
域成分を加算することより、走査線変換時解像度低下を
補正する。加算器132からの４８０ｌｐｈの順次走査信
号はマトリックス回路133 に与えられる。On the other hand, the VH 'signal from the LD / VH' separation demodulation circuit 123 has its scanning line number converted to 4/3 times by the 3 → 4 conversion circuit 125, and the V shifter 131 frequency shifts it to the original vertical high range. Then, it is supplied to the adder 132.
The adder 132 outputs 0 to 360 l from the 3 → 4 conversion circuit 130.
By adding the vertical high-frequency component of 360 to 480 lph to the vertical low-frequency component of ph, the resolution deterioration at the time of scanning line conversion is corrected. The 480 lph progressive scan signal from the adder 132 is applied to the matrix circuit 133.

【００５５】一方、３次元Ｙ／Ｃ／ＨＨ′分離回路113
によって分離された色信号は、ＩＣ復調回路134 与えら
れてＩ信号，Ｑ信号に戻される。Ｉ信号及びＱ信号は夫
々ＬＰＦ135 ，136 によって水平帯域が制限された後、
３→４変換回路137 ，138 に供給される。３→４変換回
路137 ，138 は夫々Ｉ信号及びＱ信号を走査線変換して
４８０本の順次走査信号に変換してマトリックス回路13
3 に出力する。マトリックス回路133 はマトリックス処
理によってＲ，Ｇ，Ｂ信号を生成して出力する。この
Ｒ，Ｇ，Ｂ信号を図示しないディスプレイに供給するこ
とにより、水平及び垂直解像度が改善されたワイド画像
を映出させることができる。On the other hand, the three-dimensional Y / C / HH 'separation circuit 113
The color signal separated by is supplied to the IC demodulation circuit 134 and is returned to the I signal and the Q signal. After the horizontal bands of the I signal and the Q signal are limited by the LPFs 135 and 136, respectively,
It is supplied to the 3 → 4 conversion circuits 137 and 138. The 3 → 4 conversion circuits 137 and 138 respectively convert the I signal and the Q signal into scanning lines to convert them into 480 progressive scanning signals, and the matrix circuit 13
Output to 3. The matrix circuit 133 generates and outputs R, G, B signals by matrix processing. By supplying the R, G, B signals to a display (not shown), a wide image with improved horizontal and vertical resolutions can be displayed.

【００５６】また、図１６は図１５において垂直方向に
４／３倍に画像を伸長する３→４変換回路125 ，130 ，
137 ，138 以降の部分を具体的に示すブロック図であ
る。Further, FIG. 16 shows 3 → 4 conversion circuits 125, 130 for expanding an image by 4/3 times in the vertical direction in FIG.
FIG. 3 is a block diagram specifically showing the parts after 137 and 138.

【００５７】入力端子111 からの第２世代ＥＤＴＶ信号
は回路261 に入力される。回路261は、図１５のスイッ
チ112 から加算器118 ，127 ，129 までの回路と同様の
構成であり、回路261 からは水平解像度が改善された主
画部信号、時間軸が元に戻された垂直補強信号、Ｉ，Ｑ
信号及び補間信号が出力される。これらの主画部信号、
補間信号及び垂直補強信号は夫々フィールドメモリ262
，263 ，264 に供給される。フィールドメモリ262 乃
至264 は入力された信号の４ラインに１本のタイミング
で仮の走査線を挿入しながら、入力された信号を記憶す
る。これにより、画像は垂直方向に伸長される。The second generation EDTV signal from the input terminal 111 is input to the circuit 261. The circuit 261 has the same configuration as the circuit from the switch 112 to the adders 118, 127, and 129 in FIG. 15, and the circuit 261 restores the main picture part signal with improved horizontal resolution and the time axis to the original. Vertical reinforcement signal, I, Q
The signal and the interpolation signal are output. These main picture signals,
The interpolation signal and the vertical reinforcement signal are respectively stored in the field memory 262.
, 263, 264. The field memories 262 to 264 store the input signal while inserting a temporary scanning line in four lines of the input signal at one timing. This stretches the image vertically.

【００５８】一方、回路261 からのＩ，Ｑ信号はセレク
タ266 に与えられて、色副搬送波に同期して時分割多重
されてＣ信号としてフィールドメモリ265 に与えられ
る。フィールドメモリ265 において、Ｃ信号の４ライン
に１ラインのタイミングで仮の走査線が挿入されながら
記憶が行われて、垂直方向に伸長される。On the other hand, the I and Q signals from the circuit 261 are given to the selector 266, time division multiplexed in synchronism with the color subcarrier and given to the field memory 265 as the C signal. In the field memory 265, the temporary scanning lines are stored while being inserted into the four lines of the C signal at the timing of one line, and are expanded in the vertical direction.

【００５９】フィールドメモリ262 乃至265 から読出さ
れた信号は、夫々倍速メモリ267 乃至270 に供給されて
書込まれ、１／２の時間で読出されて倍速に変換され
る。倍速メモリ267 ，268 から読出されたデータは１／
２水平走査期間で切換わるスイッチ271 によって交互に
選択されて垂直補間回路272 に与えられる。垂直補間回
路272 は挿入された仮の走査線を含めて補間を行って、
加算器132 に出力する。また、同様に、倍速メモリ269
，270 から読出されたデータは、夫々垂直補間回路273
，274 によって補間されてＶシフタ131 又はセレクタ2
75 に供給される。垂直補間された垂直補強信号はＶシ
フタ131 によって垂直高域にシフトされた後、加算器13
2 に供給されて主画部信号と合成される。こうして、出
力端子276 からは水平及び垂直解像度が改善された４８
０ｌｐｈの輝度信号が出力される。The signals read from the field memories 262 to 265 are supplied to and written in the double speed memories 267 to 270, respectively, read in half the time and converted to double speed. The data read from the double speed memory 267, 268 is 1 /
The signals are alternately selected by the switch 271 which is switched in two horizontal scanning periods and given to the vertical interpolation circuit 272. The vertical interpolation circuit 272 performs interpolation including the inserted provisional scanning line,
Output to adder 132. Similarly, double speed memory 269
, 270 read the vertical interpolation circuit 273 respectively.
, 274 interpolated by V shifter 131 or selector 2
Supplied to 75. The vertically interpolated vertical reinforcement signal is shifted to the vertical high band by the V shifter 131, and then added by the adder 13
2 and is combined with the main picture part signal. Thus, output terminal 276 has improved horizontal and vertical resolution.
A 0 lph luminance signal is output.

【００６０】一方、フィールドメモリ265 から読出され
た信号は倍速メモリ270 によって倍速に変換され、垂直
補間回路274 によって補間されてセレクタ275 に供給さ
れる。セレクタ275 は色副搬送波の２倍の周波数の信号
に同期させて垂直補間回路274 の出力を交互に出力する
ことによりＩ，Ｑ信号を分離して夫々出力端子277 ，27
8 から出力する。こうして、出力端子277 ，278 からは
夫々４８０ｌｐｈのＩ信号及びＱ信号が出力される。On the other hand, the signal read from the field memory 265 is converted to double speed by the double speed memory 270, interpolated by the vertical interpolation circuit 274 and supplied to the selector 275. The selector 275 separates the I and Q signals by alternately outputting the output of the vertical interpolation circuit 274 in synchronism with a signal having a frequency twice that of the color subcarrier to separate the output signals 277 and 27, respectively.
Output from 8. Thus, the I and Q signals of 480 lph are output from the output terminals 277 and 278, respectively.

【００６１】このように、ＥＤＴＶ放送に対応したデコ
ーダにおいては、レターボックス画像を垂直方向に伸長
するた、大容量のメモリが必要となる。As described above, a decoder compatible with EDTV broadcasting requires a large-capacity memory for vertically extending a letterbox image.

【００６２】ところで、上述した現行ＮＴＳＣ放送用、
文字多重放送用及びＥＤＴＶ放送用の従来のテレビジョ
ン受信機はアナログ構成である。これに対し、近年、放
送信号をディジタル化して伝送するディジタル放送が検
討されている。図１７はディジタル化されたテレビジョ
ン放送の送受信システムを示すブロック図である。な
お、図１７はテレビジョン学会技術報告Vol15,No.35,pp
31-36,BCS'91-38(Dec.1991) に記載されたシステムから
抜粋したものである。図１７のシステムは１２ＧＨｚ帯
衛星放送波を利用したＩＳＤＢ（Integrated Service D
igital Broadcasting ）を示している。By the way, for the above-mentioned current NTSC broadcasting,
Conventional television receivers for teletext and EDTV broadcasts have an analog configuration. On the other hand, in recent years, digital broadcasting in which a broadcast signal is digitized and transmitted has been studied. FIG. 17 is a block diagram showing a transmission / reception system for digitized television broadcasting. Fig. 17 shows the Technical Report of the Television Society of Japan Vol15, No.35, pp.
It is an excerpt from the system described in 31-36, BCS'91-38 (Dec. 1991). The system shown in FIG. 17 is an ISDB (Integrated Service D) using 12 GHz band satellite broadcast waves.
igital Broadcasting).

【００６３】ＴＶエンコーダ141 ，142 は夫々テレビジ
ョン画像ＴＶ１，ＴＶ２のディジタル信号を生成する。
静止画エンコーダ143 は静止画像のディジタル信号を生
成し、ファックスエンコーダ144 はファクシミリ画像の
ディジタル信号を生成する。これらのエンコーダ141 乃
至144 及び図示しない他のエンコーダからのディジタル
信号は夫々パケットエンコーダ145 乃至148 及び図示し
ない他のパケットエンコーダに与えられる。パケットエ
ンコーダ145 乃至148 及び図示しないパケットエンコー
ダは入力されたディジタル信号をパケット化して、ディ
ジタルのビットストリームをマルチプレクサ149 に出力
する。The TV encoders 141 and 142 generate digital signals of the television images TV1 and TV2, respectively.
The still image encoder 143 produces a still image digital signal, and the fax encoder 144 produces a facsimile image digital signal. Digital signals from these encoders 141 to 144 and another encoder (not shown) are supplied to packet encoders 145 to 148 and another packet encoder (not shown), respectively. The packet encoders 145 to 148 and the packet encoder (not shown) packetize the input digital signal and output the digital bit stream to the multiplexer 149.

【００６４】各ビットストリームはマルチプレクサ149
によって多重され、一連のディジタルデータがディジタ
ル変調器150 に供給されて変調される。変調されたディ
ジタル信号は、アップコンバータ151 によってアップコ
ンバートされ、１４ＧＨｚ帯の信号としてアンテナ152
から送信される。この送信波は衛星153 によって受信さ
れ、１２ＧＨｚ帯の信号に変換された後各家庭に送信さ
れる 受信機側において、衛星153 からの放送波はアンテナ15
4 を介して受信され、ＢＳコンバータ155 によって１Ｇ
Ｈｚ帯の信号に周波数変換されて、ＩＳＤＢチューナ15
6 を構成するＢＳチューナ157 に供給される。ＢＳチュ
ーナ157 は入力された信号を更に周波数変換してディジ
タル復調器158 に与える。ＢＳチューナ157 の出力信号
はディジタル復調器158 によって復調され、デマルチプ
レクサ159 によって各データストリームに分離されて、
パケットデコーダ160 乃至163 及び他のパケットデコー
ダに供給される。Each bit stream is a multiplexer 149
Are multiplexed, and a series of digital data is supplied to the digital modulator 150 and modulated. The modulated digital signal is up-converted by the up converter 151, and the antenna 152 is converted into a 14 GHz band signal.
Sent from. This transmitted wave is received by the satellite 153, converted into a 12 GHz band signal, and then transmitted to each home. On the receiver side, the broadcast wave from the satellite 153 is transmitted to the antenna 15
4 via the BS converter 155 1G
The frequency is converted to a Hz band signal and ISDB tuner 15
It is supplied to the BS tuner 157 that composes 6. The BS tuner 157 further frequency-converts the input signal and gives it to the digital demodulator 158. The output signal of the BS tuner 157 is demodulated by the digital demodulator 158 and separated into each data stream by the demultiplexer 159,
It is supplied to the packet decoders 160 to 163 and other packet decoders.

【００６５】パケットデコーダ160 乃至163 及び他のパ
ケットデコーダはパケット化されたデータを通常のビッ
トストリームに戻して、夫々ディスプレイ装置164 乃至
166及びファクシミリ装置167 並びに図示しない他の装
置に供給する。こうして、ディスプレイ装置164 乃至16
6 には夫々テレビジョン画像ＴＶ１，ＴＶ２及び静止画
像が表示され、ファクシミリ装置167 からはファクシミ
リ画像が得られる。The packet decoders 160 to 163 and other packet decoders convert the packetized data back into a normal bitstream and display devices 164 to 164 respectively.
166 and a facsimile device 167 and other devices not shown. Thus, the display devices 164-16
Television images TV1 and TV2 and a still image are displayed at 6, respectively, and a facsimile image is obtained from the facsimile device 167.

【００６６】このように、ＩＳＤＢシステムでは、複数
のテレビジョン画像をディジタルデータに変換して時分
割多重して伝送することができると共に、他のディジタ
ルデータの伝送も可能である。例えば、ファクシミリデ
ータ及びゲームソフト等のディジタルデータ等を同時に
伝送可能である。As described above, in the ISDB system, a plurality of television images can be converted into digital data and time-division multiplexed for transmission, and at the same time, other digital data can be transmitted. For example, it is possible to simultaneously transmit facsimile data and digital data such as game software.

【００６７】ところで、ＩＳＤＢは、１９９３年テレビ
ジョン学会年次大会、ITE'93,15-6の「ＩＳＤＢの階層
化モデル」及び15-8の「ディジタルテレビサービスの高
機能化」において詳述されているように、層構造を用い
てシステムが構築されている。ISDB is described in detail in "The Hierarchical Model of ISDB" of ITE'93, 15-6 and "High Performance of Digital Television Service" of ITE'93, 15-6, 1993 Annual Conference of Television Society. As described above, the system is constructed using the layered structure.

【００６８】図１８はこれらの文献に記載された層構造
を示す説明図である。FIG. 18 is an explanatory view showing the layer structure described in these documents.

【００６９】各層はＩＳＤＢの代表的な機能を示してお
り、図の左列は送信側の例であり、、図の右列は受信側
の例である。また、図の中央列は層と層との機能を連結
するインターフェース信号の例を示している。第１，
２，３層の下位層では情報を受信者まで伝送することに
関連した処理機能を規定し、第５，６，７層の上位層で
はサービスに関連した処理機能を規定する。また、第４
層では上位層と下位層との処理を整合させる機能が規定
されている。Each layer shows a typical function of ISDB. The left column of the figure is an example of the transmitting side, and the right column of the figure is an example of the receiving side. Also, the center column of the figure shows an example of interface signals that connect the functions of layers. First,
The lower layers of the second and third layers define processing functions related to transmitting information to the receiver, and the upper layers of the fifth, sixth, and seventh layers specify processing functions related to services. Also, the fourth
The layer defines the function of matching the processes of the upper layer and the lower layer.

【００７０】送信側においては、第７層で、映像、音声
及び文字データ等について規定する。第６層では符号化
について規定し、第５層ではデータのグループ化につい
て規定する。第４層ではビットストリームの速度を変換
し、第３層ではパケット化及び時分割多重について規定
する。第２層では誤り訂正符号化について規定し、第１
層ではディジタル変調について規定する。On the transmitting side, the seventh layer defines video, audio and character data. The sixth layer specifies coding, and the fifth layer specifies grouping of data. The fourth layer converts the bitstream speed, and the third layer defines packetization and time division multiplexing. The second layer specifies error correction coding and the first layer
Layers specify digital modulation.

【００７１】例えば、図の中央列に示すように、第７層
で規定された番組信号は第６層に基づく符号化処理が行
われる。符号化データは第５層に基づいてグループ化さ
れて第４層で速度変換されて各チャンネルのデータに変
換される。次に、第３層に基づいてパケット化され、第
２層で誤り訂正符号化される。誤り訂正符号化されたビ
ットストリームは第１層に基づいて変調され、伝送信号
が伝送路を介して伝送される。For example, as shown in the center column of the drawing, the program signal defined in the seventh layer is subjected to the encoding process based on the sixth layer. The coded data is grouped based on the fifth layer, subjected to speed conversion in the fourth layer, and converted into data of each channel. Next, packetization is performed based on the third layer, and error correction coding is performed on the second layer. The error correction coded bit stream is modulated based on the first layer, and the transmission signal is transmitted via the transmission path.

【００７２】一方、受信側の各層は夫々送信側の各層の
逆処理である。受信側では第１層から第７層へ処理が行
われて、番組信号が再生される。On the other hand, each layer on the receiving side is the reverse process of each layer on the transmitting side. On the receiving side, processing is performed from the first layer to the seventh layer, and the program signal is reproduced.

【００７３】図１９及び図２０は夫々図１８の層構造に
基づくＩＳＤＢのデコーダ及びエンコーダを示すブロッ
ク図である。19 and 20 are block diagrams showing an ISDB decoder and encoder based on the layer structure of FIG. 18, respectively.

【００７４】図２０において、入力端子171 ，172 には
夫々テレビジョン放送Ａの画像Ａ及び音声Ａのディジタ
ル信号が入力される。また、入力端子173 ，174 には夫
々テレビジョン放送Ｂの画像Ｂ及び音声Ｂのディジタル
信号が入力される。更に、入力端子175 には所定の文字
データ等のディジタルデータが入力される。In FIG. 20, digital signals of image A and audio A of television broadcast A are input to input terminals 171 and 172, respectively. Further, the digital signals of the image B and the sound B of the television broadcast B are input to the input terminals 173 and 174, respectively. Further, digital data such as predetermined character data is input to the input terminal 175.

【００７５】画像Ａ及び音声Ａのディジタルデータは夫
々ＭＰＥＧビデオエンコーダ176 及びＭＰＥＧオーディ
オエンコーダ177 に与えられて圧縮され、パケットエン
コーダ178 に供給される。パケットエンコーダ178 は画
像の圧縮データと音声の圧縮データとをパケット化して
ＦＩＦＯ（ファーストイン・ファーストアウト）メモリ
179 に出力する。The digital data of the image A and the audio A are supplied to the MPEG video encoder 176 and the MPEG audio encoder 177, respectively, and compressed, and then supplied to the packet encoder 178. The packet encoder 178 packetizes the compressed image data and the compressed audio data into a FIFO (first-in first-out) memory.
Output to 179.

【００７６】同様に、画像Ｂ及び音声Ｂのディジタルデ
ータは夫々ＭＰＥＧビデオエンコーダ181 及びＭＰＥＧ
オーディオエンコーダ182 に与えられて圧縮され、パケ
ットエンコーダ183 に供給される。パケットエンコーダ
183 は画像の圧縮データと音声の圧縮データとをパケッ
ト化してＦＩＦＯメモリ184 に出力する。また、入力端
子175 からのディジタルデータは変換器185 によって所
定のディジタルビットストリームに変換され、パケット
エンコーダ186 によってパケット化されてＦＩＦＯメモ
リ187 に供給される。Similarly, digital data of image B and audio B are MPEG video encoder 181 and MPEG, respectively.
It is supplied to the audio encoder 182, compressed, and supplied to the packet encoder 183. Packet encoder
183 packetizes the compressed image data and the compressed audio data and outputs the packetized data to the FIFO memory 184. Further, the digital data from the input terminal 175 is converted into a predetermined digital bit stream by the converter 185, packetized by the packet encoder 186 and supplied to the FIFO memory 187.

【００７７】ＦＩＦＯメモリ179 ，184 ，187 から読出
されたビットストリームはマルチプレクサ（以下、ＭＵ
Ｘという）180 によって時分割多重される。ＭＵＸ180
からのディジタルストリームは、誤り訂正回路188 によ
って訂正符号が付加され、ＱＰＳＫ変調回路189 によっ
てディジタル変調された後アップコンバータ190 に与え
られる。アップコンバータ190 はディジタル変調データ
を周波数変換して出力端子191 から出力する。The bit streams read from the FIFO memories 179, 184 and 187 are multiplexers (hereinafter referred to as MUs).
180). MUX180
The digital stream from is added with a correction code by the error correction circuit 188, digitally modulated by the QPSK modulation circuit 189, and then given to the up converter 190. The up-converter 190 frequency-converts the digital modulation data and outputs it from the output terminal 191.

【００７８】一方、図１９に示す受信側では、伝送信号
は入力端子195 を介してダウンコンバータ196 に与えら
れる。ダウンコンバータ196 によって伝送信号は周波数
変換され、ＱＰＳＫ復調回路197 によって元のデータに
復調される。復調データは誤り訂正回路198 によって誤
り訂正された後デマルチプレクサ（以下、ＤＥＭＵＸと
いう）199 に与えられる。On the other hand, on the receiving side shown in FIG. 19, the transmission signal is given to the down converter 196 via the input terminal 195. The down converter 196 frequency-converts the transmission signal, and the QPSK demodulation circuit 197 demodulates the original data. The demodulated data is error-corrected by an error correction circuit 198 and then applied to a demultiplexer (hereinafter referred to as DEMUX) 199.

【００７９】デマルチプレクサ199 はデパケットコント
ロール回路204 に制御されて、入力されたディジタルス
トリームを各パケットストリームに分離する。画像Ａに
基づくパケットストリームはＦＩＦＯメモリ200 を介し
てＭＰＥＧビデオデコーダ205 に与えられ、復号化され
た後合成回路208 に供給される。画像Ｂに基づくパケッ
トストリームはＦＩＦＯメモリ201 を介してＭＰＥＧビ
デオデコーダ206 に与えられ、復号化された後合成回路
208 に供給される。また、音声Ａ，Ｂに基づくパケット
ストリームはＦＩＦＯメモリ202 を介してＭＰＥＧオー
ディオデコーダ207 に供給される。ＭＰＥＧオーディオ
デコーダ207 は入力されたデータを復号化して出力端子
209 から音声出力として出力する。The demultiplexer 199 is controlled by the depacket control circuit 204 to separate the input digital stream into packet streams. The packet stream based on the image A is given to the MPEG video decoder 205 via the FIFO memory 200, decoded, and then supplied to the synthesizing circuit 208. The packet stream based on the image B is given to the MPEG video decoder 206 via the FIFO memory 201, and is decoded and then synthesized.
Supplied to the 208. The packet stream based on the voices A and B is supplied to the MPEG audio decoder 207 via the FIFO memory 202. The MPEG audio decoder 207 decodes the input data and outputs it
Output from 209 as audio output.

【００８０】ＦＩＦＯメモリ203 にはＤＥＭＵＸ199 か
らディジタルデータに基づくパケットストリームが入力
される。このパケットストリームはインターフェース
（以下、Ｉ／Ｆという）210 を介してバス211 に供給さ
れる。ＣＰＵ212 はＩ／Ｆ210を介して入力されたデー
タをバス211 を介してメモリ213 に格納すると共に読出
して解読する。ＣＰＵ212 は解読結果をグラフィックコ
ントローラ214 を介してＶＲＡＭ215 に出力する。ＶＲ
ＡＭ215 は解読結果を画像に展開して、画像データをグ
ラフィックコントローラ24を介して合成回路208 に出力
する。A packet stream based on digital data is input from the DEMUX 199 to the FIFO memory 203. This packet stream is supplied to the bus 211 via an interface (hereinafter referred to as I / F) 210. The CPU 212 stores the data input via the I / F 210 in the memory 213 via the bus 211 and reads and decodes the data. The CPU 212 outputs the decoding result to the VRAM 215 via the graphic controller 214. VR
The AM 215 develops the decoded result into an image and outputs the image data to the synthesizing circuit 208 via the graphic controller 24.

【００８１】合成回路208 は画像Ａ，Ｂの画像データを
合成すると共に、ＶＲＡＭ215 からの画像データを合成
して画像出力として出力端子216 から出力する。この画
像出力を図示しないディスプレイ装置に供給することに
より、画像Ａ，Ｂ及びディジタルデータに基づく画像を
同時に画面上に表示させることができる。The synthesizing circuit 208 synthesizes the image data of the images A and B, synthesizes the image data from the VRAM 215, and outputs it as an image output from the output terminal 216. By supplying this image output to a display device (not shown), the images based on the images A and B and the digital data can be simultaneously displayed on the screen.

【００８２】画像表示はリモコンによって制御可能であ
る。図示しないリモコンからの信号は制御マイコン217
によって解読され、デパケットコントロール回路204 に
供給される。リモコン操作によってデパケット処理を制
御することができ、例えば、音声出力として音声Ｂを選
択することができる。また、画像Ａ，Ｂの一方のみを表
示させることもできる。また、制御マイコン217 の解読
結果は、Ｉ／Ｆ218 を介してＣＰＵ212 にも供給され
る。ＣＰＵ212 は解読結果に基づいて画像生成を制御す
る。例えば、リモコン操作によってＶＲＡＭ215 からの
画像データに基づく画像の表示位置等を指定することも
可能である。このように、図１９及び図２０の装置によ
って、画像データ、音声データ及び他のディジタルデー
タを統一的に処理することができる。Image display can be controlled by a remote controller. A signal from a remote controller not shown is a control microcomputer 217.
It is decoded by and supplied to the depacket control circuit 204. The depacket processing can be controlled by operating the remote controller, and, for example, the sound B can be selected as the sound output. It is also possible to display only one of the images A and B. The decoding result of the control microcomputer 217 is also supplied to the CPU 212 via the I / F 218. The CPU 212 controls image generation based on the decoding result. For example, it is possible to specify the display position of an image based on the image data from the VRAM 215 by operating the remote controller. As described above, the apparatus shown in FIGS. 19 and 20 can integrally process image data, audio data, and other digital data.

【００８３】このように、ディジタル放送システムで
は、画像データをＭＰＥＧ方式を用いて圧縮して伝送す
ることから、デコーダ側においてＭＰＥＧビデオデコー
ダが必要となる。図２１はこのようなＭＰＥＧビデオデ
コーダを示すブロック図である。ＭＰＥＧビデオデコー
ダの基本構成は、「日経エレクトロニクス、３月１４日
号、７７ページから９２ページに記載されており、更
に、「インターフェース１９９２年８月号１２５ページ
から１４５ページにおいて詳述されている。図２１のデ
コーダはこれらの記述に基づいたものである。また、図
２２はＭＰＥＧ２方式のシンタックスを説明するための
説明図である。図中、矢印によって符号化における予測
の方向を示している。As described above, in the digital broadcasting system, since the image data is compressed by the MPEG system and transmitted, the MPEG video decoder is required on the decoder side. FIG. 21 is a block diagram showing such an MPEG video decoder. The basic configuration of the MPEG video decoder is described in "Nikkei Electronics, March 14, issue, pages 77 to 92, and further," Interface August 1992, pages 125 to 145. The decoder in Fig. 21 is based on these descriptions, and Fig. 22 is an explanatory diagram for explaining the syntax of the MPEG2 system, in which the arrow indicates the direction of prediction in encoding. .

【００８４】ＭＰＥＧ２方式においては、所定枚数のフ
レーム画像でＧＯＰ（Group Of Picture）が構成され
る。ＧＯＰにはフレーム内符号化フレーム（Ｉピクチ
ャ）が少なくとも１枚は含まれている。フレーム内符号
化フレームＩはＤＣＴによって１フレームの画像データ
を符号化したものである。このフレーム内符号化フレー
ムＩから所定フレーム毎の１フレームの画像データは、
前方予測符号化によって前方予測符号化フレーム（Ｐピ
クチャ）に変換される。更に、フレーム内符号化フレー
ムＩ又は前方予測符号化フレームＰと前方予測符号化フ
レームＰとの間の各フレームの画像データは、前方及び
後方の画像データを用いた両方向予測符号化によって両
方向予測符号化フレーム（Ｂピクチャ）に変換される。In the MPEG2 system, a GOP (Group Of Picture) is composed of a predetermined number of frame images. The GOP includes at least one intra-coded frame (I picture). The intra-frame encoded frame I is one frame of image data encoded by DCT. The image data of one frame for each predetermined frame from the intra-frame encoded frame I is
It is converted into a forward predictive coding frame (P picture) by the forward predictive coding. Further, the image data of each frame between the intra-frame coded frame I or the forward predictive coded frame P and the forward predictive coded frame P is bidirectionally predictive coded by bidirectional predictive coding using the forward and backward image data. Converted into a frame (B picture).

【００８５】図２１において、入力端子281 を介して入
力されたＭＰＥＧデータ列は、受信バッファ282 に一時
保持された後所定の復号レートで可変長デコーダ283 に
供給される。ＭＰＥＧデータ列は可変長デコーダ283 に
おいて可変長復号された後、逆量子化回路284 において
逆量子化され、更に、逆ＤＣＴ回路285 によって逆量子
化されて元の空間座標軸データに戻される。入力された
ＭＰＥＧデータ列がフレーム内符号化されたものである
場合には、逆ＤＣＴ回路285 の出力はスイッチ287 を介
して出力端子289 に出力される。In FIG. 21, the MPEG data string input through the input terminal 281 is temporarily held in the reception buffer 282 and then supplied to the variable length decoder 283 at a predetermined decoding rate. The MPEG data string is variable-length decoded by the variable-length decoder 283, inverse-quantized by the inverse quantization circuit 284, and further inverse-quantized by the inverse DCT circuit 285 to be returned to the original spatial coordinate axis data. When the input MPEG data sequence is intra-frame coded, the output of the inverse DCT circuit 285 is output to the output terminal 289 via the switch 287.

【００８６】また、スイッチ287 からの再生画像データ
はフレームメモリ290 ，291 によって遅延されて予測器
292 乃至294 に供給され、予測器294 乃至292 からは夫
々後向き予測、双方向予測及び前向き予測による予測画
像がスイッチ288 に供給されている。入力されたＭＰＥ
Ｇデータ列がフレーム間予測符号化されたものである場
合には、逆ＤＣＴ回路285 の出力は予測誤差である。こ
の場合には、スイッチ288 は予測方向を示すデータに基
づいて予測器292 乃至294 からの予測画像を選択して加
算器286 に与える。加算器286 は予測画像と予測誤差と
を加算することにより、フレーム画像を再生してスイッ
チ287 を介して出力する。こうして、ＭＰＥＧデータ列
は復号化され、出力端子289 を介して出力される。Also, the reproduced image data from the switch 287 is delayed by the frame memories 290 and 291 and the predictor
292 to 294, and predictors 294 to 292 respectively supply predicted images by backward prediction, bidirectional prediction, and forward prediction to the switch 288. Input MPE
When the G data string is interframe predictive coded, the output of the inverse DCT circuit 285 is a prediction error. In this case, the switch 288 selects the predicted image from the predictors 292 to 294 based on the data indicating the prediction direction and supplies it to the adder 286. The adder 286 reproduces the frame image by adding the prediction image and the prediction error and outputs the frame image via the switch 287. In this way, the MPEG data string is decoded and output via the output terminal 289.

【００８７】このように、ＭＰＥＧ２方式のデコーダに
おいては、予測画像を得るために、少なくとも２フレー
ム分のメモリが必要となる。このため、装置が高コスト
となってしまう。As described above, in the MPEG2 system decoder, at least two frames of memory are required to obtain a predicted image. Therefore, the cost of the device becomes high.

【００８８】[0088]

【発明が解決しようとする課題】このように、上述した
従来のテレビジョン受信機においては、多種多様の放送
サービスに対応するために、各方式に対応した複数のデ
コーダが必要となる。そして、ディジタル放送を受信す
るためのＭＰＥＧ２に対応したデコーダ及びＥＤＴＶ放
送に対応したデコーダのいずれも大容量のメモリを必要
とする。また、現行放送に対応したデコーダでも、高画
質化の要求に応じて、３次元Ｙ／Ｃ分離及び走査変換等
を採用すると、大容量のメモリが必要となり、極めて高
価になってしまうという問題点があった。As described above, in the above-mentioned conventional television receiver, a plurality of decoders corresponding to the respective systems are required in order to support a wide variety of broadcasting services. Then, both a decoder compatible with MPEG2 for receiving digital broadcasting and a decoder compatible with EDTV broadcasting require a large-capacity memory. Further, even in a decoder compatible with current broadcasting, if three-dimensional Y / C separation and scan conversion are adopted in response to a demand for high image quality, a large capacity memory is required, which is extremely expensive. was there.

【００８９】本発明はかかる問題点に鑑みてなされたも
のであって、ハードウェア規模の増大を抑制しながら、
複数の放送方式に対応させて、高画質の画像を得ること
ができるテレビジョン受信機を提供することを目的とす
る。The present invention has been made in view of the above problems, and suppresses an increase in hardware scale,
An object of the present invention is to provide a television receiver capable of obtaining high-quality images corresponding to a plurality of broadcasting systems.

【００９０】［発明の構成］[Structure of the Invention]

【課題を解決するための手段】本発明の請求項１に係る
テレビジョン受信機は、複数の放送方式に夫々対応した
複数のデコーダと、前記複数のデコーダに共用される記
憶手段と、前記複数のデコーダのうちの所定のデコーダ
を選択して前記記憶手段と接続することにより選択した
デコーダによるデコードを可能にする切換え手段と、こ
の切換え手段によって選択されたデコーダからの映像信
号に基づく表示を行う表示手段とを具備したものであ
り、本発明の請求項１２に係るテレビジョン受信機は、
複数の放送方式に夫々対応した複数のデコーダと、前記
複数のデコーダに共用される記憶手段と、前記複数のデ
コーダのうちの所定のデコーダを選択して前記記憶手段
と接続することにより選択したデコーダの機能を拡張す
る切換え手段と、この切換え手段によって選択されてい
ない他のデコーダからの映像信号を縮小する圧縮手段
と、前記切換え手段によって選択されたデコーダからの
映像信号に基づく画面を親画面とし前記圧縮手段からの
映像信号に基づく画面を子画面として多画面表示を可能
にする表示手段とを具備したものである。A television receiver according to claim 1 of the present invention comprises a plurality of decoders respectively corresponding to a plurality of broadcasting systems, a storage means shared by the plurality of decoders, and a plurality of the plurality of decoders. Switching means for enabling decoding by the selected decoder by selecting a predetermined decoder from among the decoders and the display based on the video signal from the decoder selected by this switching means. A television receiver according to claim 12 of the present invention comprises a display means,
A plurality of decoders respectively corresponding to a plurality of broadcasting systems, a storage unit shared by the plurality of decoders, and a decoder selected by selecting a predetermined decoder from the plurality of decoders and connecting to the storage unit A switching means for expanding the function of, a compression means for reducing a video signal from another decoder not selected by the switching means, and a screen based on the video signal from the decoder selected by the switching means as a parent screen. And a display unit that enables multi-screen display by using a screen based on the video signal from the compression unit as a sub-screen.

【００９１】[0091]

【作用】本発明の請求項１においては、切換え手段によ
って複数のデコーダのうちの所定のデコーダが選択され
て記憶手段に接続される。これにより、選択されたデコ
ーダはデコード可能となり、対応した放送方式の映像信
号をデコードして表示手段に与える。これにより、切換
え手段によって選択されたデコーダに対応する放送方式
の映像信号に基づく画像が表示される。According to the first aspect of the present invention, the switching means selects a predetermined decoder from the plurality of decoders and connects it to the storage means. As a result, the selected decoder can be decoded, and the video signal of the corresponding broadcasting system is decoded and given to the display means. As a result, an image based on the video signal of the broadcasting system corresponding to the decoder selected by the switching means is displayed.

【００９２】本発明の請求項１２においては、切換え手
段によって複数のデコーダのうちの所定のデコーダが選
択されて記憶手段に接続される。これにより、選択され
たデコーダは機能が拡張される。一方、選択されない他
のデコーダがデコードした映像信号は圧縮手段に与えら
れて縮小される。表示手段は選択されたデコーダからの
映像信号に基づく画面を親画面とし、圧縮手段からの映
像信号に基づく画面を子画面として多画面表示する。In the twelfth aspect of the present invention, the switching means selects a predetermined decoder from the plurality of decoders and connects it to the storage means. This extends the functionality of the selected decoder. On the other hand, the video signal decoded by another decoder not selected is given to the compression means and reduced. The display means performs multi-screen display using a screen based on the video signal from the selected decoder as a parent screen and a screen based on the video signal from the compression means as a child screen.

【００９３】[0093]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明に係るテレビジョン受信機の
一実施例を示すブロック図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a television receiver according to the present invention.

【００９４】ディジタル放送局301 は例えば図２０と同
一構成のエンコーダを有しており、アンテナ303 を介し
て放送波を送信する。この送信波は衛星304 を介して各
家庭に送信されるようになっている。アナログ放送局30
2 は例えば図１１と同一構成のエンコーダを有してお
り、ＮＴＳＣ放送波をアンテナ305 を介して送出可能で
ある。The digital broadcasting station 301 has, for example, an encoder having the same configuration as in FIG. 20, and transmits a broadcast wave via the antenna 303. This transmitted wave is transmitted to each home via satellite 304. Analog broadcasting station 30
2 has, for example, an encoder having the same configuration as in FIG. 11, and can send NTSC broadcast waves via the antenna 305.

【００９５】本実施例のテレビジョン受信機311 は、衛
星304 からのディジタル放送及びアンテナ305 からのア
ナログ放送を同時に受信可能である。即ち、衛星304 か
らのディジタル放送波はアンテナ312 によって受信され
る。アンテナ312 からのディジタル信号はディジタル復
調回路313 に供給され、ディジタル復調回路313 は入力
されたディジタル信号を周波数シフトしてディジタル復
調し、デパケット処理回路314 に供給する。デパケット
処理回路314 は入力されたディジタルビットストリーム
をデパケット処理してＭＰＥＧ方式のデータ例に変換し
てＭＰＥＧデコーダ315 に出力する。The television receiver 311 of this embodiment can simultaneously receive digital broadcasting from the satellite 304 and analog broadcasting from the antenna 305. That is, the digital broadcast wave from the satellite 304 is received by the antenna 312. The digital signal from the antenna 312 is supplied to the digital demodulation circuit 313, and the digital demodulation circuit 313 frequency shifts the input digital signal to perform digital demodulation, and supplies it to the depacket processing circuit 314. The depacket processing circuit 314 depacketizes the input digital bit stream to convert it into an example data of the MPEG system and outputs it to the MPEG decoder 315.

【００９６】一方、アンテナ316 に誘起したアナログ放
送波はチューナ317 に供給される。チューナ317 は入力
されたアナログ信号を選局してベースバンドの映像信号
をＮＴＳＣデコーダ318 に出力する。On the other hand, the analog broadcast wave induced in the antenna 316 is supplied to the tuner 317. The tuner 317 selects the input analog signal and outputs a baseband video signal to the NTSC decoder 318.

【００９７】本実施例においては、ＭＰＥＧデコーダ31
5 及びＮＴＳＣデコーダ318 は、スイッチ319 ，320 に
よって共通のメモリ部321 に接続されるようになってい
る。スイッチ319 ，320 は、コントローラ322 に制御さ
れて連動して動作し、ディジタル放送信号をデコードす
る場合にはＭＰＥＧデコーダ315 とメモリ321 とを接続
し、アナログ放送信号をデコードする場合にはＮＴＳＣ
デコーダ318 とメモリ部321 とを接続するようになって
いる。In this embodiment, the MPEG decoder 31
5 and the NTSC decoder 318 are connected to a common memory section 321 by switches 319 and 320. The switches 319 and 320 operate in conjunction with each other under the control of the controller 322, connect the MPEG decoder 315 and memory 321 when decoding a digital broadcast signal, and NTSC when decoding an analog broadcast signal.
The decoder 318 and the memory unit 321 are connected.

【００９８】ＭＰＥＧデコーダ315 はメモリ部321 を用
いて入力されたＭＰＥＧデータ列を復号化してスイッチ
324 の端子ａに出力するようになっている。また、ＮＴ
ＳＣデコーダ318 はメモリ部321 を用いて入力されたア
ナログ信号をデコードしてスイッチ324 の端子ｂに出力
するようになっている。スイッチ324 はコントローラ32
2 に制御されて、ＭＰＥＧデコーダ315 の出力又はＮＴ
ＳＣデコーダ318 の出力を選択してモニタ325 に出力す
る。モニタ325 は表示画面326 上にスイッチ324 からの
映像信号に基づく表示を表示するようになっている。The MPEG decoder 315 decodes the MPEG data string input using the memory unit 321, and switches it.
It is designed to output to terminal a of 324. Also, NT
The SC decoder 318 decodes the analog signal input using the memory unit 321, and outputs it to the terminal b of the switch 324. Switch 324 is controller 32
Controlled by 2, the output of the MPEG decoder 315 or NT
The output of the SC decoder 318 is selected and output to the monitor 325. The monitor 325 is adapted to display a display based on the video signal from the switch 324 on the display screen 326.

【００９９】コントローラ322 は端子323 を介してユー
ザーの図示しないリモコン装置のキー操作に基づくリモ
コン信号が与えられ、このリモコン信号に基づいて、ス
イッチ319 ，320 、メモリ部321 及びスイッチ324 を制
御するようになっている。The controller 322 is given a remote control signal based on a key operation of a remote control device (not shown) by the user via the terminal 323, and controls the switches 319 and 320, the memory section 321, and the switch 324 based on the remote control signal. It has become.

【０１００】図２は図１中のＭＰＥＧデコーダ315 、ス
イッチ319 ，320 、メモリ部321 及びＮＴＳＣデコーダ
318 に含まれる３次元Ｙ／Ｃ分離回路の具体的な構成を
示すブロック図である。図２において図２１及び図１２
と同一の構成要素には同一符号を付してある。FIG. 2 shows the MPEG decoder 315, switches 319 and 320, memory unit 321 and NTSC decoder in FIG.
3 is a block diagram showing a specific configuration of a three-dimensional Y / C separation circuit included in 318. FIG. 21 and 12 in FIG.
The same components as those in FIG.

【０１０１】図２の破線部331 は図２１のＭＰＥＧデコ
ーダからフレームメモリ290 ，291を削除した構成であ
る。即ち、入力端子332 を介して入力されたＭＰＥＧデ
ータ列は受信バッファ282 に供給される。受信バッファ
282 は入力されたＭＰＥＧデータ列を一時保持した後所
定の復号レートで可変長デコーダ283 に出力する。可変
長デコーダ283 はＭＰＥＧデータ列を可変長復号化して
逆量子化回路284 に与え、逆量子化回路284 は入力され
たデータを逆量子化処理して逆ＤＣＴ回路285に出力す
る。逆ＤＣＴ回路285 は入力された逆量子化出力を逆Ｄ
ＣＴ処理して、周波数軸のデータを空間座標軸データに
戻す。逆ＤＣＴ回路285 の出力は加算器286 及びスイッ
チ287 に与えられる。なお、可変長デコーダ283 は、入
力されたデータ列がフレーム内符号化されたものである
か、フレーム間符号化されたものであるかを示すデータ
をスイッチ287 に出力すると共に、フレーム間予測符号
化における予測方向を示すデータをスイッチ288 に出力
するようになっている。A broken line portion 331 in FIG. 2 has a configuration in which the frame memories 290 and 291 are deleted from the MPEG decoder in FIG. That is, the MPEG data string input via the input terminal 332 is supplied to the reception buffer 282. Receive buffer
282 temporarily holds the input MPEG data sequence and then outputs it to the variable length decoder 283 at a predetermined decoding rate. The variable length decoder 283 performs variable length decoding of the MPEG data string and supplies it to the inverse quantization circuit 284, and the inverse quantization circuit 284 inversely quantizes the input data and outputs it to the inverse DCT circuit 285. The inverse DCT circuit 285 inverts the input inverse quantization output by inverse D
CT processing is performed to return the frequency axis data to the spatial coordinate axis data. The output of the inverse DCT circuit 285 is given to the adder 286 and the switch 287. The variable length decoder 283 outputs to the switch 287 data indicating whether the input data sequence is intra-frame coded or inter-frame coded, and also the inter-frame prediction code. The data indicating the prediction direction in the conversion is output to the switch 288.

【０１０２】スイッチ287 は、入力データがフレーム内
符号化されたものである場合には、逆ＤＣＴ回路285 の
出力を選択してデマルチプレクサ339 に出力する。ま
た、スイッチ287 は入力データがフレーム間符号化され
たものである場合には、加算器286 の出力を選択して、
端子333 に出力するようになっている。端子333 はスイ
ッチ319 の端子ａに接続されている。一方、端子335 は
スイッチ320 の端子ａに接続されている。スイッチ319
，320 相互間にはメモリ部321 を構成するフレームメ
モリ336 ，337 が接続されている。スイッチ319 ，320
はコントローラ322に制御されて、ＭＰＥＧデコーダ315
の動作時には端子ａを選択し、ＮＴＳＣデコーダ318
内の破線にて囲った３次元Ｙ／Ｃ分離回路351 の動作時
には端子ｂを選択するようになっている。The switch 287 selects the output of the inverse DCT circuit 285 and outputs it to the demultiplexer 339 when the input data is intra-frame coded. Further, the switch 287 selects the output of the adder 286 when the input data is interframe coded,
It is designed to output to terminal 333. The terminal 333 is connected to the terminal a of the switch 319. On the other hand, the terminal 335 is connected to the terminal a of the switch 320. Switch319
, 320 are connected to frame memories 336, 337 forming the memory unit 321. Switch 319, 320
Is controlled by the controller 322, and the MPEG decoder 315
Is selected, the terminal a is selected and the NTSC decoder 318
The terminal b is selected when the three-dimensional Y / C separation circuit 351 surrounded by the broken line is operating.

【０１０３】フレームメモリ336 はスイッチ287 からの
１フレーム分の再生データを保持してフレームメモリ33
7 及び端子334 に出力する。フレームメモリ337 はフレ
ームメモリ336 の出力を１フレーム分保持して端子335
に出力する。端子334 は前向き予測器292 及び双方向予
測器293 に接続され、端子335 は双方向予測器293 及び
後向き予測器294 に接続される。The frame memory 336 holds the reproduction data for one frame from the switch 287 and stores it in the frame memory 33.
Output to 7 and terminal 334. The frame memory 337 holds the output of the frame memory 336 for one frame and stores it in the terminal 335.
Output to. Terminal 334 is connected to forward predictor 292 and bidirectional predictor 293, and terminal 335 is connected to bidirectional predictor 293 and backward predictor 294.

【０１０４】前向き予測器292 は、復号化フレームに対
して前フレームの復号化データを用いた動き補償予測に
よって予測画像を求めてスイッチ288 に出力し、後向き
予測器294 は、復号化フレームに対して後フレームの復
号化データを用いた動き補償予測によって予測画像を求
めてスイッチ288 に出力する。また、双方向予測器293
は復号化フレームに対して前後のフレームの復号化デー
タを用いた動き補償予測によって予測画像を求めてスイ
ッチ288 に出力する。スイッチ288 は可変長デコーダ28
3 からの予測方向を示すデータに基づいて、予測器292
乃至294 の出力を選択して加算器286 に出力するように
なっている。The forward predictor 292 obtains a predicted image for the decoded frame by motion compensation prediction using the decoded data of the previous frame and outputs the predicted image to the switch 288. The backward predictor 294 determines the predicted frame for the decoded frame. Then, a predicted image is obtained by motion compensation prediction using the decoded data of the subsequent frame and is output to the switch 288. Also, the bidirectional predictor 293
For the decoded frame, the predicted image is obtained by motion compensation prediction using the decoded data of the preceding and succeeding frames and is output to the switch 288. Switch 288 is a variable length decoder 28
Predictor 292 based on the data from 3
Outputs from 294 to 294 are selected and output to the adder 286.

【０１０５】デマルチプレクサ339 は復号化された画像
データが入力され、Ｙ信号とＣ信号とに分離して夫々出
力端子341 及びＣ補間回路340 に出力する。Ｃ補間回路
340は入力されたＣ信号を補間して出力端子342 を介し
て出力するようになっている。The demultiplexer 339 receives the decoded image data, separates it into a Y signal and a C signal, and outputs them to the output terminal 341 and the C interpolation circuit 340, respectively. C interpolation circuit
340 interpolates the input C signal and outputs it through the output terminal 342.

【０１０６】一方、入力端子352 を介して入力されたＮ
ＴＳＣ方式の映像信号は、減算器226 ，225 ，231 、加
算器224 及び２次元フィルタ223 に与えられると共にス
イッチ319 の端子ｂにも与えられる。スイッチ319 が端
子ｂを選択した場合には、入力された映像信号はフレー
ムメモリ336 に与えられる。フレームメモリ336 の出力
は減算器226 ，225 及び加算器224 に与えられると共
に、フレームメモリ337にも与えられる。フレームメモ
リ337 の出力はスイッチ320 の端子ｂを介して減算器23
1 に与えられる。On the other hand, N input via the input terminal 352
The video signal of the TSC system is given to the subtractors 226, 225 and 231, the adder 224 and the two-dimensional filter 223 and also to the terminal b of the switch 319. When the switch 319 selects the terminal b, the input video signal is given to the frame memory 336. The output of the frame memory 336 is given to the subtractors 226 and 225 and the adder 224, and also to the frame memory 337. The output of the frame memory 337 is output to the subtractor 23 via the terminal b of the switch 320.
Given to 1.

【０１０７】減算器226 は１フレーム期間前後の映像信
号の差分を求めて動き検出回路230に出力する。減算器2
31 は２フレーム期間前後の映像信号の差分を求めて動
き検出回路230 に出力する。動き検出回路230 は減算器
226 ，231 の出力に基づいて動きを検出して、動き検出
信号をＭＩＸ228 ，229 に出力する。The subtractor 226 obtains the difference between the video signals before and after one frame period and outputs it to the motion detection circuit 230. Subtractor 2
31 obtains the difference between the video signals before and after the two-frame period and outputs it to the motion detection circuit 230. The motion detection circuit 230 is a subtractor
Motion is detected based on the outputs of 226 and 231 and a motion detection signal is output to MIX 228 and 229.

【０１０８】加算器224 は１フレーム期間前後の映像信
号の和を求めて静画時の輝度信号としてＭＩＸ228 に出
力する。また、減算器225 は１フレーム前後の映像信号
の差を求めて静画時の色信号としてＭＩＸ229 に出力す
る。２次元フィルタ223 は入力映像信号を２次元フィル
タリング処理して動画時の輝度信号及び色信号を夫々Ｍ
ＩＸ228 ，229 に出力するようになっている。ＭＩＸ22
8 ，229 は動き検出回路230 からの動き検出信号に基づ
く混合比で入力されたＹ信号及びＣ信号を合成して、出
力端子356 ，357 に出力するようになっている。The adder 224 obtains the sum of the video signals before and after one frame period, and outputs the sum as a luminance signal for a still image to the MIX 228. Further, the subtractor 225 obtains the difference between the video signals before and after one frame and outputs it to the MIX 229 as a color signal for a still image. The two-dimensional filter 223 performs a two-dimensional filtering process on the input video signal and outputs a luminance signal and a chrominance signal at the time of moving image, respectively.
It outputs to IX228 and 229. MIX22
Reference numerals 8 and 229 synthesize the Y and C signals input at a mixing ratio based on the motion detection signal from the motion detection circuit 230, and output them to output terminals 356 and 357.

【０１０９】ところで、メモリ部321 において記憶する
データ量はＭＰＥＧ方式とＮＴＳＣ方式とでは異なる。
図３はこれらの方式の画像フォーマットを示す説明図で
あり、図３（ａ）はＭＰＥＧ２方式を示し、図３（ｂ）
はＮＴＳＣ方式を示している。The amount of data stored in the memory unit 321 differs between the MPEG system and the NTSC system.
FIG. 3 is an explanatory diagram showing image formats of these systems, FIG. 3 (a) shows the MPEG2 system, and FIG. 3 (b).
Indicates the NTSC system.

【０１１０】ＭＰＥＧ２方式は、解像度を示すレベル及
び圧縮手法の数を示すプロファイルによって１１の仕様
に分類される。通信、放送又はコンピュータの分野にお
いて有効な仕様としてＭＰ＠ＭＬ（メインプロファイル
メインレベル）がある。このＭＰ＠ＭＬでは、図３に示
すように、輝度信号Ｙは４８０ライン×７２０画素で色
差信号Ｃｒ，Ｃｂはいずれも２４０ライン×３６０画素
であり、フレームメモリとしては４８０ライン×１０８
０画素分の容量が必要となる。また、ＮＴＳＣ方式で
は、有効画素は４８０ライン×７６０画素である。従っ
て、ＭＰＥＧ２方式のビデオ信号をデコードするために
必要なメモリ容量はＮＴＳＣ方式の映像信号をデコード
するために必要なメモリ容量よりも大きい。このため、
メモリ部321 の各フレームメモリ336 ，337 はＭＰＥＧ
２方式の映像信号を考慮した容量となっている。The MPEG2 system is classified into 11 specifications according to the level indicating the resolution and the profile indicating the number of compression methods. MP @ ML (main profile main level) is an effective specification in the fields of communication, broadcasting, and computers. In this MP @ ML, as shown in FIG. 3, the luminance signal Y is 480 lines × 720 pixels, the color difference signals Cr and Cb are both 240 lines × 360 pixels, and the frame memory is 480 lines × 108 pixels.
A capacity of 0 pixels is required. Also, in the NTSC system, effective pixels are 480 lines × 760 pixels. Therefore, the memory capacity required to decode the MPEG2 system video signal is larger than the memory capacity required to decode the NTSC system video signal. For this reason,
The frame memories 336 and 337 of the memory unit 321 are MPEG
It has a capacity that takes into consideration the video signals of the two systems.

【０１１１】次に、このように構成された実施例の動作
について図４の説明図を参照して説明する。Next, the operation of the embodiment thus constructed will be described with reference to the explanatory view of FIG.

【０１１２】ユーザーがディジタル放送の受信を希望す
るものとする。この場合には、ユーザーのリモコン操作
に基づくリモコン信号が端子323 を介してコントローラ
322に供給されると、コントローラ322 はスイッチ319
，320 を制御して端子ａを選択させる。これにより、
メモリ部321 はＭＰＥＧデータのデコードに用いられ
る。また、コントローラ322 は、メモリ部321 の各フレ
ームメモリ336 ，337 をＭＰＥＧ方式の映像信号の１フ
レーム分の記憶容量に設定する。It is assumed that the user wants to receive digital broadcasting. In this case, the remote control signal based on the user's remote control operation is transmitted via the terminal 323 to the controller.
When supplied to 322, controller 322 switches 319
, 320 to select terminal a. This allows
The memory unit 321 is used for decoding MPEG data. Further, the controller 322 sets each of the frame memories 336 and 337 of the memory unit 321 to a storage capacity for one frame of an MPEG video signal.

【０１１３】アンテナ312 に誘起したディジタル放送波
はディジタル復調回路313 において周波数シフトされて
ディジタル復調される。ディジタル復調回路313 からの
ベースバンドのディジタルストリームはデパケット処理
回路314 に供給されてデパケット処理され、ＭＰＥＧ２
方式のシンタックスのデータ列に変換される。デパケッ
ト処理回路314 からのＭＰＥＧデータ列は図２の端子33
2 を介してＭＰＥＧデコーダ315 の受信バッファ282 に
供給される。The digital broadcast wave induced in the antenna 312 is frequency-shifted and digitally demodulated in the digital demodulation circuit 313. The baseband digital stream from the digital demodulation circuit 313 is supplied to the depacket processing circuit 314 for depacket processing, and MPEG2
Converted to a data string of the system syntax. The MPEG data string from the depacket processing circuit 314 is the terminal 33 of FIG.
2 is supplied to the reception buffer 282 of the MPEG decoder 315.

【０１１４】このＭＰＥＧデータ列は、受信バッファ28
2 に一時保持された後所定の復号レートで可変長デコー
ダ283 に供給される。ＭＰＥＧデータ列は可変長デコー
ダ283 において可変長復号された後、逆量子化回路284
において逆量子化され、更に、逆ＤＣＴ回路285 によっ
て逆量子化されて元の空間座標軸データに戻される。入
力されたＭＰＥＧデータ列がフレーム内符号化されたも
のである場合には、逆ＤＣＴ回路285 の出力はスイッチ
287 を介してデマルチプレクサ339 に出力される。This MPEG data string is stored in the reception buffer 28.
After being temporarily held at 2, it is supplied to the variable length decoder 283 at a predetermined decoding rate. The MPEG data string is variable-length decoded by the variable-length decoder 283, and then the inverse quantization circuit 284.
Is inversely quantized, and is further inversely quantized by the inverse DCT circuit 285 to be returned to the original space coordinate axis data. When the input MPEG data string is intra-frame coded, the output of the inverse DCT circuit 285 is a switch.
Output to demultiplexer 339 via 287.

【０１１５】また、スイッチ287 からの再生画像データ
は端子333 を介してスイッチ319 の端子ａに供給され
る。スイッチ319 ，320 は端子ａを選択しており、加算
器287からの出力はスイッチ319 を介してフレームメモ
リ336 に供給される。フレームメモリ336 は加算器287
の出力を１フレーム分保持し、フレームメモリ337 はフ
レームメモリ336 の出力を１フレーム分保持する。フレ
ームメモリ336 ，337 によって記憶された画像信号は端
子334 ，335 を介して予測器292 乃至294 に供給され、
予測器294 乃至292 からは夫々後向き予測、双方向予測
及び前向き予測による予測画像がスイッチ288 に供給さ
れる。The reproduced image data from the switch 287 is supplied to the terminal a of the switch 319 via the terminal 333. The switches 319 and 320 select the terminal a, and the output from the adder 287 is supplied to the frame memory 336 via the switch 319. Frame memory 336 is adder 287
The frame memory 337 holds the output of the frame memory 336 for one frame. The image signals stored by the frame memories 336 and 337 are supplied to the predictors 292 to 294 via terminals 334 and 335, respectively.
The predictors 294 to 292 supply the switch 288 with predicted images by backward prediction, bidirectional prediction, and forward prediction, respectively.

【０１１６】入力されたＭＰＥＧデータ列がフレーム間
予測符号化されたものである場合には、逆ＤＣＴ回路28
5 の出力は予測誤差である。この場合には、スイッチ28
8 は予測方向を示すデータに基づいて予測器292 乃至29
4 からの予測画像を選択して加算器286 に与える。加算
器286 は予測画像と予測誤差とを加算することにより、
フレーム画像を再生してスイッチ287 を介して出力す
る。こうして、ＭＰＥＧデータ列は復号化されて、デマ
ルチプレクサ339 に与えられる。デマルチプレクサ339
は復号化された画像信号をＹ信号とＣ信号とに分離す
る。デマルチプレクサ339 からのＹ信号は出力端子341
を介してそのまま出力され、Ｃ信号はＣ補間回路340 に
よって補間された後出力端子342 を介して出力される。If the input MPEG data string is interframe predictive coded, the inverse DCT circuit 28
The output of 5 is the prediction error. In this case, switch 28
8 is the predictors 292 to 29 based on the data indicating the prediction direction.
The predicted image from 4 is selected and given to adder 286. The adder 286 adds the prediction image and the prediction error to obtain
The frame image is reproduced and output via the switch 287. Thus, the MPEG data string is decoded and given to the demultiplexer 339. Demultiplexer 339
Separates the decoded image signal into a Y signal and a C signal. The Y signal from the demultiplexer 339 is output from the output terminal 341.
Is output as it is, and the C signal is interpolated by the C interpolation circuit 340 and then output via the output terminal 342.

【０１１７】出力端子341 ，342 からのＹ信号及びＣ信
号は図１のスイッチ324 を介してモニタ325 に供給され
る。モニタ325 の表示画面326 上には、ディジタル放送
に基づく画像が映出される。即ち、ディジタル放送が飛
越し走査信号である場合には、図４（ａ）に示す飛越し
走査のディジタル放送画面が表示される。また、ディジ
タル放送が順次走査信号である場合には、図４（ｂ）に
示す順次走査のディジタル放送画面が表示される。The Y and C signals from the output terminals 341 and 342 are supplied to the monitor 325 via the switch 324 in FIG. An image based on digital broadcasting is displayed on the display screen 326 of the monitor 325. That is, when the digital broadcast is an interlaced scanning signal, the interlaced scanning digital broadcasting screen shown in FIG. 4A is displayed. When the digital broadcast is a progressive scan signal, the progressive scan digital broadcast screen shown in FIG. 4B is displayed.

【０１１８】ここで、ユーザーが現行ＮＴＳＣ放送を受
信するためのリモコン操作を行うものとする。そうする
と、コントローラ322 はスイッチ319 ，320 を制御して
端子ｂを選択させると共に、フレームメモリ336 ，337
の遅延量をＮＴＳＣ信号の１フレーム期間に一致させ
る。Here, it is assumed that the user operates the remote controller to receive the current NTSC broadcast. Then, the controller 322 controls the switches 319 and 320 to select the terminal b, and the frame memories 336 and 337.
The delay amount is matched with one frame period of the NTSC signal.

【０１１９】アンテナ316 に誘起した現行アナログ放送
波はチューナ317 に与えられて復調される。チューナ31
7 からのベースバンド映像信号はＮＴＳＣデコーダ318
の端子352 に供給される。端子352 はスイッチ319 の端
子ｂに接続されており、入力されたＮＴＳＣ方式の映像
信号は、スイッチ319 を介してフレームメモリ336 に供
給される。フレームメモリ336 によって入力映像信号は
１フレーム期間遅延されて、加算器224 、減算器225 ，
226 及びフレームメモリ337 に与えられる。ＮＴＳＣ方
式の映像信号は色信号が１フレーム期間前後で反転して
いるので、加算器224 においてフレームメモリ336 の入
出力を加算することによりＹ信号が得られる。また、減
算器225 においてフレームメモリ336 の入出力同士を減
算することによりＣ信号が得られる。加算器224 の出力
は静画時の輝度信号ＹとしてＭＩＸ228 に与えられ、減
算器225 の出力は静画時の色信号ＣとしてＭＩＸ229 に
与えられる。The current analog broadcast wave induced in the antenna 316 is given to the tuner 317 and demodulated. Tuner 31
Baseband video signal from 7 is NTSC decoder 318
Supplied to terminal 352 of the. The terminal 352 is connected to the terminal b of the switch 319, and the input NTSC video signal is supplied to the frame memory 336 via the switch 319. The input video signal is delayed by one frame period by the frame memory 336, and the adder 224, the subtractor 225,
226 and the frame memory 337. Since the color signal of the NTSC system video signal is inverted before and after one frame period, the Y signal is obtained by adding the input and output of the frame memory 336 in the adder 224. Further, the subtractor 225 subtracts the inputs and outputs of the frame memory 336 to obtain the C signal. The output of the adder 224 is given to the MIX 228 as the luminance signal Y in the still image, and the output of the subtractor 225 is given to the MIX 229 as the color signal C in the still image.

【０１２０】一方、入力端子352 からの映像信号は２次
元フィルタ223 にも与えられている。２次元フィルタ22
3 によって、映像信号はＹ信号とＣ信号とに分離され、
夫々動画時の輝度信号Ｙ及び色信号ＣとしてＭＩＸ228
，229 に供給される。On the other hand, the video signal from the input terminal 352 is also given to the two-dimensional filter 223. Two-dimensional filter 22
By 3, the video signal is separated into Y signal and C signal,
MIX228 is used as the luminance signal Y and the color signal C for moving images, respectively.
, 229.

【０１２１】入力端子352 からの映像信号は減算器226
にも与えられる。減算器226 は１フレーム期間前後の映
像信号を減算し、現在入力されている画像が動いている
か静止しているかを検出する。減算器226 からの検出信
号は動き検出回路230 に与えられる。動き検出回路230
は減算器226 の検出信号の低域成分を抽出して動き成分
とする。また、フレームメモリ336 からの遅延信号はフ
レームメモリ337 によって１フレーム期間遅延されて減
算器231 に与えられる。減算器231 には入力端子352 か
らの映像信号も与えられており、減算器231 によって２
フレーム期間前後の映像信号の差が求められる。２フレ
ーム前後のＣ信号は同相であるので、減算器231 が求め
た２フレーム間の差は動き成分であると考えられる。動
き検出回路230 は、減算器226 からの検出信号を低域成
分の動き検出信号として用い、減算器231 からの検出信
号を全帯域の動き検出信号として用いて動きの判定を行
う。なお、動き検出回路230 は、１フレーム間の差分と
２フレーム間の差分との最大値演算によって正確な動き
検出を行っている。The video signal from the input terminal 352 is subtracted by the subtractor 226.
Also given to. The subtractor 226 subtracts the video signal before and after one frame period to detect whether the currently input image is moving or stationary. The detection signal from the subtractor 226 is given to the motion detection circuit 230. Motion detection circuit 230
Is a low-frequency component of the detection signal of the subtractor 226 and is used as a motion component. Further, the delay signal from the frame memory 336 is delayed by one frame period by the frame memory 337 and is given to the subtractor 231. The video signal from the input terminal 352 is also given to the subtractor 231, and the subtractor 231 outputs 2
The difference between the video signals before and after the frame period is obtained. Since the C signals before and after two frames are in phase, the difference between the two frames obtained by the subtractor 231 is considered to be a motion component. The motion detection circuit 230 uses the detection signal from the subtractor 226 as a low-frequency component motion detection signal and the detection signal from the subtractor 231 as a full-band motion detection signal to determine motion. The motion detection circuit 230 performs accurate motion detection by calculating the maximum value of the difference between one frame and the difference between two frames.

【０１２２】動き検出回路230 の出力信号はＭＩＸ228
，229 に与えられる。ＭＩＸ228 は動き検出回路230
の出力に基づいて、加算器224 からのＹ信号と２次元フ
ィルタ223 からのＹ信号とを混合してＹ信号を出力端子
356 に出力する。また、ＭＩＸ229 は動き検出回路230
の出力に基づいて、減算器225 からのＣ信号と２次元フ
ィルタ223 からのＣ信号とを混合してＣ信号を出力端子
357 に出力する。The output signal of the motion detection circuit 230 is MIX228.
, 229. MIX228 is a motion detection circuit 230
The Y signal from the adder 224 and the Y signal from the two-dimensional filter 223 are mixed based on the output of
Output to 356. Also, MIX229 is a motion detection circuit 230.
The C signal from the subtractor 225 and the C signal from the two-dimensional filter 223 are mixed based on the output of
Output to 357.

【０１２３】出力端子356 ，357 からのＹ信号及びＣ信
号は図１のスイッチ324 を介してモニタ325 に供給され
る。こうして、モニタ325 の表示画面326 上には、現行
アナログ放送に基づく画像（図４（ｃ））が映出され
る。The Y and C signals from the output terminals 356 and 357 are supplied to the monitor 325 via the switch 324 in FIG. Thus, the image (FIG. 4C) based on the current analog broadcast is displayed on the display screen 326 of the monitor 325.

【０１２４】このように、本実施例においては、メモリ
部321 をディジタル放送及びＮＴＳＣ放送受信用に共用
化し、スイッチ319 ，320 によってＭＰＥＧデコーダ31
5 とＮＴＳＣデコーダ318 用のメモリとして切換えて用
いており、１つのメモリ部を用いて２つの放送波を受信
して高画質の画像を表示することを可能にしている。メ
モリ部を共用化することにより複数の放送方式に対応さ
せる場合でも、ハードウェアの規模の増大を抑制して安
価なシステムを構成することができる。As described above, in this embodiment, the memory section 321 is shared for receiving digital broadcasting and NTSC broadcasting, and the MPEG decoder 31 is set by the switches 319 and 320.
5 and NTSC decoder 318 are switched and used, and one memory unit can be used to receive two broadcast waves and display a high quality image. Even when a plurality of broadcasting systems are supported by sharing the memory unit, it is possible to suppress an increase in the scale of hardware and configure an inexpensive system.

【０１２５】図５は本発明の他の実施例を示すブロック
図である。図５において図２と同一の構成要素には同一
符号を付して説明を省略する。本実施例はディジタル放
送を受信すると共に、ＮＴＳＣ放送を受信して動き適応
走査変換するものに適用した例であり、図１のＮＴＳＣ
デコーダ318 に代えて走査変換回路361 を採用した点が
図１の実施例と異なる。FIG. 5 is a block diagram showing another embodiment of the present invention. 5, the same components as those in FIG. 2 are designated by the same reference numerals and the description thereof will be omitted. The present embodiment is an example applied to receiving digital broadcasting and NTSC broadcasting to perform motion adaptive scan conversion.
This embodiment differs from the embodiment of FIG. 1 in that a scan conversion circuit 361 is adopted instead of the decoder 318.

【０１２６】図５の走査変換回路361 は図１３に示す走
査変換回路からフィールドメモリ243 及びフレームメモ
リ246 を削除した構成である。即ち、チューナ317 （図
１参照）からのＮＴＳＣ方式の映像信号は入力端子352
を介して走査変換回路361 のＮＴＳＣデコーダ242 に供
給される。ＮＴＳＣデコーダ242 は、図１０に示すデコ
ーダと同一構成であり、入力された映像信号をデコード
してＹ信号及び色差信号（Ｉ，Ｑ信号）を出力する。本
実施例においては、ＮＴＳＣデコーダ242 からのＹ信号
はスイッチ319 の端子ｂに供給されるようになってい
る。また、本実施例においては、フレームメモリ336 は
コントローラ322 に制御されて、走査変換回路361 の動
作時には遅延量がＮＴＳＣ信号の１フィールド期間に設
定されるようになっている。フレームメモリ336 は、ス
イッチ319 を介して入力されたＹ信号を１フィールド期
間遅延させてフレームメモリ337 、動き検出回路247 及
びＭＩＸ244 に出力する。The scan conversion circuit 361 shown in FIG. 5 has a structure in which the field memory 243 and the frame memory 246 are deleted from the scan conversion circuit shown in FIG. That is, the NTSC video signal from the tuner 317 (see FIG. 1) is input to the input terminal 352.
Is supplied to the NTSC decoder 242 of the scan conversion circuit 361. The NTSC decoder 242 has the same configuration as the decoder shown in FIG. 10, and decodes the input video signal and outputs a Y signal and color difference signals (I, Q signals). In this embodiment, the Y signal from the NTSC decoder 242 is supplied to the terminal b of the switch 319. Further, in the present embodiment, the frame memory 336 is controlled by the controller 322 so that the delay amount is set to one field period of the NTSC signal when the scan conversion circuit 361 operates. The frame memory 336 delays the Y signal input via the switch 319 for one field period and outputs it to the frame memory 337, the motion detection circuit 247 and the MIX 244.

【０１２７】フレームメモリ337 はフレームメモリ336
からのＹ信号を１フレーム期間遅延されてスイッチ320
の端子ｂを介して出力する。スイッチ320 からのＹ信号
は動き検出回路247 に与えられるようになっている。動
き検出回路247 にはＮＴＳＣデコーダ242 からのＹ信号
も入力されており、動き検出回路247 は、Ｙ信号のフィ
ールド間差及びフレーム間差を求め、求めた差分に基づ
いて入力映像信号の動き成分を検出する。The frame memory 337 is a frame memory 336.
The Y signal from the switch is delayed for one frame period and then switched to the switch 320.
It is output via the terminal b. The Y signal from the switch 320 is supplied to the motion detecting circuit 247. The Y signal from the NTSC decoder 242 is also input to the motion detection circuit 247. The motion detection circuit 247 calculates the field difference and the frame difference of the Y signal, and based on the calculated difference, the motion component of the input video signal. To detect.

【０１２８】一方、ＮＴＳＣデコーダ242 からのＹ信号
はライン補間回路245 にも与えられる。ライン補間回路
245 は１ライン前後の走査線の和を算出してＭＩＸ244
に出力する。ＭＩＸ244 は動き検出回路247 からの動き
検出信号が与えられ、動き検出信号によって静止画が入
力されたことが示された場合には、フレームメモリ336
の出力を選択し、動画が入力されたことが示された場合
には、ライン補間回路245 の出力を選択して倍速メモリ
248 に出力する。On the other hand, the Y signal from the NTSC decoder 242 is also given to the line interpolation circuit 245. Line interpolation circuit
245 calculates the sum of the scanning lines before and after one line and MIX244
Output to. The MIX 244 receives the motion detection signal from the motion detection circuit 247, and when the motion detection signal indicates that a still image has been input, the frame memory 336.
If the output is selected and it is shown that a video is input, select the output of the line interpolation circuit 245 to select the double speed memory.
Output to 248.

【０１２９】倍速メモリ249 にはＮＴＳＣデコーダ242
からのＹ信号が供給される。倍速メモリ248 ，249 は入
力されたＹ信号を書込みクロックの２倍の周波数の読出
しクロックを用いて読出すことにより、入力されたＹ信
号を倍速に変換してセレクタ250 に出力するようになっ
ている。セレクタ250 は倍速メモリ248 ，249 からのＹ
信号を１／２走査期間毎に切換え選択して出力端子251
から出力する。The double speed memory 249 has an NTSC decoder 242.
From the Y signal. The double speed memories 248 and 249 read the input Y signal using a read clock having a frequency twice that of the write clock to convert the input Y signal to double speed and output it to the selector 250. There is. The selector 250 is a Y from the double speed memories 248 and 249.
Output signal 251 by switching and selecting signals every 1/2 scanning period
Output from

【０１３０】一方、ＮＴＳＣデコーダ242 からのＩ信号
及びＱ信号はセレクタ252 に与えられる。セレクタ252
は色副搬送波に同期したクロックを用いて入力された
Ｉ，Ｑ信号を時分割に倍速メモリ253 に出力する。倍速
メモリ253 はセレクタ252 の出力を読込むと共に、読込
みの２倍の速度で読出してセレクタ254 に出力する。セ
レクタ254 は周波数が２ｆscのクロックを用いてＩ信号
とＱ信号とをｆscタイミングで分離して、夫々出力端子
256 ，257 から出力するようになっている。On the other hand, the I and Q signals from the NTSC decoder 242 are given to the selector 252. Selector 252
Outputs the input I and Q signals using the clock synchronized with the color subcarrier to the double speed memory 253 in a time division manner. The double speed memory 253 reads the output of the selector 252, reads the output at twice the speed of the read, and outputs it to the selector 254. The selector 254 separates the I signal and the Q signal at the fsc timing by using the clock having the frequency of 2fsc, and outputs the respective output terminals.
It is designed to output from 256 and 257.

【０１３１】次に、このように構成された実施例の動作
について図６の説明図を参照して説明する。Next, the operation of the embodiment thus constructed will be described with reference to the explanatory view of FIG.

【０１３２】ユーザーが図示しないリモコン装置を操作
してディジタル放送を受信するためのキー操作を行った
場合には、コントローラ322 によってスイッチ319 ，32
0 は端子ａを選択する。また、コントローラ322 は各フ
レームメモリ336 ，337 の記憶容量をＭＰＥＧ２の画像
信号の１フレーム分に設定する。この場合には、図１の
実施例と同様に、ＭＰＥＧデコーダ315 によってデコー
ドが行われ、モニタ325 の表示画面326 には、図６
（ａ）又は（ｂ）に示す飛越し走査ディジタル放送又は
順次走査ディジタル放送画面が表示される。When the user operates a remote controller (not shown) to perform a key operation for receiving a digital broadcast, the controller 322 causes the switches 319 and 32 to be operated.
0 selects terminal a. Further, the controller 322 sets the storage capacity of each of the frame memories 336 and 337 to one frame of the MPEG2 image signal. In this case, as in the embodiment shown in FIG. 1, the MPEG decoder 315 performs decoding, and the display screen 326 of the monitor 325 displays the information shown in FIG.
The interlaced scanning digital broadcasting or progressive scanning digital broadcasting screen shown in (a) or (b) is displayed.

【０１３３】一方、ユーザー操作によって現行アナログ
放送の受信が指定されるものとする。この場合には、コ
ントローラ322 はスイッチ319 ，320 に端子ｂを選択さ
せる。更に、コントローラ322 はフレームメモリ336 に
よる遅延量をＮＴＳＣ方式のＹ信号の１フィールド期間
に設定し、フレームメモリ337 の遅延量はＮＴＳＣ方式
のＹ信号の１フレーム期間に設定する。On the other hand, it is assumed that the reception of the current analog broadcast is designated by the user operation. In this case, the controller 322 causes the switches 319 and 320 to select the terminal b. Further, the controller 322 sets the delay amount by the frame memory 336 to one field period of the NTSC system Y signal, and sets the delay amount of the frame memory 337 to one frame period of the NTSC system Y signal.

【０１３４】入力端子352 を介して入力されたＮＴＳＣ
方式の映像信号はＮＴＳＣデコーダ242 に供給されてデ
コードされる。ＮＴＳＣデコーダ242 からのＹ信号はス
イッチ319 を介してフレームメモリ336 供給される。フ
レームメモリ363 によってＹ信号は１フィールド期間遅
延されてＭＩＸ244 に与えられる。Ｙ信号はライン補間
回路245 にも与えられ、ライン補間回路245 は１ライン
前後の走査線の和を算出してＭＩＸ244 に出力する。NTSC input through the input terminal 352
The system video signal is supplied to the NTSC decoder 242 and decoded. The Y signal from the NTSC decoder 242 is supplied to the frame memory 336 via the switch 319. The Y signal is delayed by one field period by the frame memory 363 and is applied to the MIX 244. The Y signal is also given to the line interpolation circuit 245, and the line interpolation circuit 245 calculates the sum of the scanning lines before and after one line and outputs it to the MIX 244.

【０１３５】フレームメモリ336 の出力はフレームメモ
リ337 によって１フレーム期間遅延され、スイッチ320
を介して出力される。フレームメモリ336 ，337 の出力
は動き検出回路247 に供給され、動き検出回路247 はＹ
信号のフレーム間差を求める。また、動き検出回路247
にはＮＴＳＣデコーダ242 からのＹ信号も入力されてお
り、動き検出回路247 は、Ｙ信号のフィールド間差も求
め、求めたフレーム間差及びフィールド間差に基づいて
入力映像信号の動き成分を検出する。The output of the frame memory 336 is delayed by the frame memory 337 for one frame period, and the switch 320
Is output via. The outputs of the frame memories 336 and 337 are supplied to the motion detection circuit 247, and the motion detection circuit 247 outputs Y.
Find the difference between the frames of the signal. Also, the motion detection circuit 247
Also, the Y signal from the NTSC decoder 242 is also input to the motion detection circuit 247. The motion detection circuit 247 also calculates the field difference of the Y signal and detects the motion component of the input video signal based on the calculated frame difference and field difference. To do.

【０１３６】動き検出回路247 からの動き検出信号はＭ
ＩＸ244 に与えられ、動き検出信号に基づいてフレーム
メモリ336 の出力とライン補間回路245 の出力とが混合
されて倍速メモリ248 に与えられる。一方、倍速メモリ
249 にはＮＴＳＣデコーダ242 からのＹ信号が供給され
る。倍速メモリ248 ，249 は入力されたＹ信号を倍速に
変換してセレクタ250 に与える。セレクタ250 によって
倍速メモリ248 ，249からのＹ信号は１／２走査期間毎
に切換えられて出力端子251 から出力される。The motion detection signal from the motion detection circuit 247 is M
The output of the frame memory 336 and the output of the line interpolation circuit 245 are mixed on the basis of the motion detection signal and supplied to the double speed memory 248. On the other hand, double speed memory
The Y signal from the NTSC decoder 242 is supplied to 249. The double speed memories 248 and 249 convert the input Y signal to double speed and give it to the selector 250. The Y signals from the double speed memories 248 and 249 are switched by the selector 250 every 1/2 scanning period and output from the output terminal 251.

【０１３７】一方、ＮＴＳＣデコーダ242 からのＩ信号
及びＱ信号はセレクタ252 に与えられ、色副搬送波に同
期したクロックによって交互に出力される。倍速メモリ
253はセレクタ252 の出力を倍速に変換してセレクタ254
に与え、セレクタ254 は周波数が２ｆscのクロックを
用いてＩ信号とＱ信号とをｆscタイミングで分離して、
夫々出力端子256 ，257 から出力する。On the other hand, the I signal and the Q signal from the NTSC decoder 242 are given to the selector 252 and alternately outputted by the clock synchronized with the color subcarrier. Double speed memory
253 is a selector 254 that converts the output of selector 252 to double speed.
The selector 254 separates the I signal and the Q signal at the fsc timing using a clock having a frequency of 2fsc,
Output from output terminals 256 and 257, respectively.

【０１３８】出力端子251 ，256 ，257 からのＹ信号及
びＩ，Ｑ信号はスイッチ324 （図１参照）を介してモニ
タ325 に供給される。こうして、モニタ325 の表示画面
326上には、現行アナログ放送画像を順次走査に変換し
た画面（図６（ｃ））が映出される。The Y signal and I, Q signal from the output terminals 251, 256, 257 are supplied to the monitor 325 via the switch 324 (see FIG. 1). Thus, the display screen of monitor 325
On the screen 326, a screen (FIG. 6C) obtained by converting the current analog broadcast image into progressive scan is displayed.

【０１３９】このように、本実施例においては、ＭＰＥ
Ｇデコーダと走査変換回路用のメモリを共用化すること
により、１つのメモリ部を用いて２種類の放送のデコー
ドを可能にしている。他の作用及び効果は図１の実施例
と同様である。Thus, in this embodiment, MPE
By sharing the G decoder and the memory for the scan conversion circuit, it is possible to decode two types of broadcasts using one memory unit. Other actions and effects are similar to those of the embodiment shown in FIG.

【０１４０】図７は本発明の他の実施例を示すブロック
図である。図７において図２と同一の構成要素には同一
符号を付して説明を省略する。本実施例はディジタル放
送を受信すると共に、第２世代ＥＤＴＶ信号を受信して
３→４走査線変換するものに適用した例であり、図１の
ＮＴＳＣデコーダ318 に代えて３→４走査線変換回路38
6 を採用すると共に、メモリ部321 に代えてメモリ部37
1 を採用した点が図１の実施例と異なる。FIG. 7 is a block diagram showing another embodiment of the present invention. 7, the same components as those in FIG. 2 are designated by the same reference numerals and the description thereof will be omitted. The present embodiment is an example applied to receiving digital broadcasting and receiving second generation EDTV signals to perform 3 → 4 scanning line conversion. Instead of the NTSC decoder 318 of FIG. 1, 3 → 4 scanning line conversion is performed. Circuit 38
6 is adopted, and the memory unit 37 is replaced with the memory unit 37.
1 is different from the embodiment shown in FIG.

【０１４１】本実施例のメモリ部371 は、４つのフィー
ルドメモリ372 乃至375 及びスイッチ376 乃至384 によ
って構成されている。フィールドメモリ372 は入力端が
スイッチ319 に接続され、出力端がスイッチ376 を介し
てフィールドメモリ373 の入力端に接続される。フィー
ルドメモリ373 の出力端はスイッチ377 を介してフィー
ルドメモリ374 の入力端に接続され、フィールドメモリ
374 の出力端はスイッチ378 を介してフィールドメモリ
375 の入力端に接続される。フィールドメモリ375 の出
力端はスイッチ320 に接続されている。これらのスイッ
チ319 ，320 ，376 乃至378 はコントローラ322 によっ
て制御されるようになっている。また、コントローラ32
2 はフィールドメモリ372 乃至375 の遅延量をディジタ
ル放送の１フィールドに設定するか又はＮＴＳＣ放送の
１フィールドに設定することができるようになってい
る。The memory section 371 of this embodiment is composed of four field memories 372 to 375 and switches 376 to 384. The field memory 372 has an input end connected to the switch 319 and an output end connected to the input end of the field memory 373 via the switch 376. The output of field memory 373 is connected via switch 377 to the input of field memory 374,
The output of 374 is connected to the field memory via switch 378.
It is connected to the input terminal of 375. The output terminal of the field memory 375 is connected to the switch 320. These switches 319, 320, 376 to 378 are controlled by the controller 322. Also, the controller 32
2 is capable of setting the delay amount of the field memories 372 to 375 in one field of digital broadcasting or one field of NTSC broadcasting.

【０１４２】なお、ＭＰＥＧデコーダのスイッチ287
（図２参照）に接続された端子333 はスイッチ319 の端
子ａに接続され、後向き予測器294 及び双方向予測器29
3 に接続された端子335 はスイッチ320 の端子ａに接続
され、前向き予測器292 及び双方向予測器293 に接続さ
れた端子334 はフィールドメモリ374 の入力端に接続さ
れるようになっている。The switch 287 of the MPEG decoder
The terminal 333 connected to (see FIG. 2) is connected to the terminal a of the switch 319, and the backward predictor 294 and the bidirectional predictor 29 are connected.
The terminal 335 connected to 3 is connected to the terminal a of the switch 320, and the terminal 334 connected to the forward predictor 292 and the bidirectional predictor 293 is connected to the input terminal of the field memory 374.

【０１４３】一方、図７の走査線変換回路386 は図１６
に示す走査線変換回路からフィールドメモリ262 乃至26
5 を削除した構成である。即ち、チューナ317 （図１参
照）からのＮＴＳＣ方式の映像信号は入力端子385 を介
して走査線変換回路386 の回路261 に供給される。回路
261 は受信した第２世代ＥＤＴＶ信号から水平解像度を
改善した主画部信号、時間軸を元に戻した垂直補強信
号、Ｉ，Ｑ信号及び補間信号を出力するようになってい
る。主画部信号はスイッチ319 の端子ｂを介してフィー
ルドメモリ372 に供給され、フィールドメモリ372 の出
力信号はスイッチ376 に出力されると共に、スイッチ37
9 を介して倍速メモリ267 に供給されるようになってい
る。補間信号はスイッチ380 を介してフィールドメモリ
373 に供給され、フィールドメモリ373 の出力信号はス
イッチ381 を介して倍速メモリ268に供給されるように
なっている。また、垂直補強信号はスイッチ382 を介し
てフィールドメモリ374 に供給され、フィールドメモリ
374 の出力信号はスイッチ378 に出力されると共に、ス
イッチ383 を介して倍速メモリ269 に供給されるように
なっている。また、Ｉ，Ｑ信号はセレクタ266 に供給さ
れる。セレクタ266 はＩ，Ｑ信号を色副搬送波に同期さ
せて時分割多重し、スイッチ384 を介してフィールドメ
モリ375 出力する。フィールドメモリ375 の出力信号は
スイッチ320 を介して倍速メモリ270 に供給されるよう
になっている。On the other hand, the scanning line conversion circuit 386 of FIG.
From the scanning line conversion circuit shown in FIG.
This is a configuration in which 5 is deleted. That is, the NTSC video signal from the tuner 317 (see FIG. 1) is supplied to the circuit 261 of the scanning line conversion circuit 386 via the input terminal 385. circuit
Reference numeral 261 is adapted to output a main image portion signal with improved horizontal resolution, a vertical reinforcement signal with the time axis restored to the original, I, Q signals and an interpolation signal from the received second generation EDTV signal. The main image portion signal is supplied to the field memory 372 via the terminal b of the switch 319, and the output signal of the field memory 372 is output to the switch 376 and the switch 37.
It is supplied to the double speed memory 267 via 9. The interpolated signal is sent to the field memory via switch 380.
The output signal of the field memory 373 is supplied to the double speed memory 268 via the switch 381. The vertical reinforcement signal is also supplied to the field memory 374 via the switch 382,
The output signal of 374 is output to the switch 378 and is also supplied to the double speed memory 269 via the switch 383. Also, the I and Q signals are supplied to the selector 266. The selector 266 time-division-multiplexes the I and Q signals in synchronism with the color subcarriers and outputs them via the switch 384 to the field memory 375. The output signal of the field memory 375 is supplied to the double speed memory 270 via the switch 320.

【０１４４】フィールドメモリ372 乃至375 は入力され
た信号の４ラインに１本のタイミングで仮の走査線を挿
入しながら、入力された信号を記憶する。倍速メモリ26
7 乃至270 は夫々フィールドメモリ372 乃至375 から読
出されて書込まれた信号を、１／２の時間で読出して倍
速に変換する。スイッチ271 は倍速メモリ267 ，268か
ら読出されたデータを１／２水平走査期間で切換えて交
互に垂直補間回路272に出力する。垂直補間回路272 は
挿入された仮の走査線を含めて補間を行って、加算器13
2 に出力する。また、垂直補間回路273 ，274 は夫々倍
速メモリ269 ，270 から読出されたデータを補間して、
Ｖシフタ131 又はセレクタ275 に出力する。Ｖシフタ13
1 は垂直補間された垂直補強信号を垂直高域にシフトし
て加算器132 に出力する。加算器132 は垂直補間回路27
2 の出力とＶシフタ131 の出力とを合成して出力端子27
6 を介して出力する。The field memories 372 to 375 store the input signal while inserting a temporary scanning line in four lines of the input signal at one timing. Double speed memory 26
7 to 270 read the signals read and written from the field memories 372 to 375, respectively, in half the time and convert them into double speed. The switch 271 switches the data read from the double speed memories 267 and 268 in the 1/2 horizontal scanning period and alternately outputs the data to the vertical interpolation circuit 272. The vertical interpolation circuit 272 performs interpolation including the inserted provisional scanning line, and the adder 13
Output to 2. Further, the vertical interpolation circuits 273 and 274 interpolate the data read from the double speed memories 269 and 270, respectively,
Output to the V shifter 131 or the selector 275. V shifter 13
1 shifts the vertically interpolated vertical reinforcement signal to the vertical high band and outputs it to the adder 132. The adder 132 is a vertical interpolation circuit 27
2 output and V shifter 131 output are combined and output terminal 27
Output via 6.

【０１４５】垂直補間回路274 は倍速メモリ270 から読
出された信号を補間してセレクタ275 に出力する。セレ
クタ275 は色副搬送波の２倍の周波数の信号に同期させ
て垂直補間回路274 の出力を交互に出力することにより
Ｉ，Ｑ信号を分離して夫々出力端子277 ，278 から出力
するようになっている。The vertical interpolation circuit 274 interpolates the signal read from the double speed memory 270 and outputs it to the selector 275. The selector 275 outputs the output of the vertical interpolation circuit 274 alternately in synchronism with a signal having a frequency twice that of the color subcarrier so that the I and Q signals are separated and output from the output terminals 277 and 278, respectively. ing.

【０１４６】次に、このように構成された実施例の動作
について説明する。Next, the operation of the embodiment thus constructed will be described.

【０１４７】ユーザーが図示しないリモコン装置を操作
してディジタル放送を受信するためのキー操作を行った
場合には、コントローラ322 によってスイッチ319 ，32
0 は端子ａを選択する。また、コントローラ322 はフィ
ールドメモリ372 乃至375 の記憶容量をディジタル放送
の１フィールド分に設定すると共に、スイッチ376 乃至
378 をオンにし、スイッチ379 乃至384 をオフにする。
これにより、フィールドメモリ372 ，373 によって図２
のフレームメモリ336 と同様の画像データが記憶され、
フィールドメモリ374 ，375 によって図２のフレームメ
モリ337 と同様の画像データが記憶される。この場合に
は、図１の実施例と同様に、ＭＰＥＧデコーダ315 によ
ってデコードが行われ、モニタ325 の表示画面326 に
は、ディジタル放送に基づく表示が行われる。When the user operates a remote controller (not shown) to perform a key operation for receiving a digital broadcast, the controller 322 operates the switches 319 and 32.
0 selects terminal a. Further, the controller 322 sets the storage capacities of the field memories 372 to 375 for one field of digital broadcasting, and switches 376 to 376.
Turn on 378 and turn off switches 379-384.
As a result, the field memories 372 and 373 are used to perform the operation of FIG.
Image data similar to the frame memory 336 of
Image data similar to that of the frame memory 337 of FIG. 2 is stored in the field memories 374 and 375. In this case, as in the embodiment of FIG. 1, the MPEG decoder 315 performs decoding, and the display screen 326 of the monitor 325 displays a digital broadcast.

【０１４８】一方、ユーザー操作によって第２世代ＥＤ
ＴＶ放送の受信が指定されるものとする。この場合に
は、コントローラ322 はスイッチ319 ，320 に端子ｂを
選択させる。更に、コントローラ322 はフィールドメモ
リ372 乃至375 による遅延量を第２世代ＥＤＴＶ信号の
１フィールド期間に設定すると共に、スイッチ376 乃至
378 をオフにし、スイッチ379 乃至384 をオンにする。On the other hand, the second generation ED is operated by the user operation.
Reception of TV broadcast shall be designated. In this case, the controller 322 causes the switches 319 and 320 to select the terminal b. Further, the controller 322 sets the delay amount by the field memories 372 to 375 to one field period of the second generation EDTV signal, and switches 376 to 376.
Turn off 378 and turn on switches 379-384.

【０１４９】入力端子385 からの第２世代ＥＤＴＶ信号
は回路261 に供給され、回路261 からは水平解像度が改
善された主画部信号、時間軸が元に戻された垂直補強信
号、Ｉ，Ｑ信号及び補間信号が出力される。これらの主
画部信号、補間信号及び垂直補強信号は夫々スイッチ31
9 の端子ｂ及びスイッチ380 ，382 を介してフィールド
メモリ372 乃至374 に供給される。フィールドメモリ37
2 乃至374 は入力された信号の４ラインに１本のタイミ
ングで仮の走査線を挿入しながら、入力された信号を記
憶する。これにより、画像は垂直方向に伸長される。The second generation EDTV signal from the input terminal 385 is supplied to the circuit 261, and from the circuit 261, the main picture portion signal with improved horizontal resolution, the vertical reinforcement signal with the time axis restored to the original, I, Q. The signal and the interpolation signal are output. The main picture portion signal, the interpolation signal and the vertical reinforcement signal are respectively switched by the switch 31.
It is supplied to the field memories 372 to 374 through the terminal b of 9 and the switches 380 and 382. Field memory 37
Reference numerals 2 to 374 store the input signal while inserting a temporary scanning line in four lines of the input signal at one timing. This stretches the image vertically.

【０１５０】一方、回路261 からのＩ，Ｑ信号はセレク
タ266 に与えられて色副搬送波に同期して時分割多重さ
れ、Ｃ信号としてスイッチ384 を介してフィールドメモ
リ375 に与えられる。フィールドメモリ375 において、
Ｃ信号の４ラインに１ラインのタイミングで仮の走査線
が挿入されながら記憶が行われて、垂直方向に伸長され
る。On the other hand, the I and Q signals from the circuit 261 are given to the selector 266, time division multiplexed in synchronism with the color subcarrier, and given to the field memory 375 via the switch 384 as the C signal. In the field memory 375,
Storage is performed while a temporary scanning line is inserted at a timing of one line in four lines of the C signal, and the data is expanded in the vertical direction.

【０１５１】フィールドメモリ372 乃至375 から読出さ
れた信号は、夫々、スイッチ379 ，381 ，383 及びスイ
ッチ320 の端子ｂを介して倍速メモリ267 乃至270 に供
給される。倍速メモリ267 乃至270 は入力された信号を
倍速に変換する。倍速メモリ267 ，268 から読出された
データは１／２水平走査期間で切換わるスイッチ271に
よって交互に選択されて垂直補間回路272 に与えられ、
垂直補間回路272 によって補間される。一方、倍速メモ
リ269 から読出された垂直補強信号は垂直補間回路273
によって補間され、更に、Ｖシフタ131 によって垂直高
域にシフトされる。Ｖシフタ131 からの垂直補強信号は
加算器132 によって主画部信号と合成されて出力端子27
6 から出力される。The signals read from the field memories 372 to 375 are supplied to the double speed memories 267 to 270 via the terminals b of the switches 379, 381 and 383 and the switch 320, respectively. The double speed memories 267 to 270 convert the input signals into double speed. The data read from the double speed memories 267 and 268 are alternately selected by the switch 271 which is switched in the 1/2 horizontal scanning period and given to the vertical interpolation circuit 272.
It is interpolated by the vertical interpolation circuit 272. On the other hand, the vertical reinforcement signal read from the double speed memory 269 is the vertical interpolation circuit 273.
Is interpolated by the V shifter 131 and further shifted to the vertical high range by the V shifter 131. The vertical reinforcement signal from the V shifter 131 is combined with the main picture portion signal by the adder 132 and output terminal 27
It is output from 6.

【０１５２】一方、倍速メモリ270 からのＣ信号は垂直
補間回路274 によって補間されてセレクタ275 に供給さ
れ、色副搬送波の２倍の周波数の信号に同期して交互に
出力される。こうして、出力端子277 ，278 からはＩ信
号及びＱ信号が出力される。On the other hand, the C signal from the double speed memory 270 is interpolated by the vertical interpolation circuit 274 and supplied to the selector 275, and is alternately output in synchronization with the signal having the frequency twice the color subcarrier. Thus, the I and Q signals are output from the output terminals 277 and 278.

【０１５３】このように、本実施例においては、ディジ
タル放送信号を復号するＭＰＥＧデコーダと第２世代Ｅ
ＤＴＶ信号デコーダの３→４走査線変換回路用のメモリ
を共用化して、ハード規模の増大を抑制している。他の
作用及び効果は図１の実施例と同様である。As described above, in this embodiment, the MPEG decoder for decoding the digital broadcast signal and the second generation E
The memory for the 3 → 4 scanning line conversion circuit of the DTV signal decoder is shared to suppress an increase in hardware scale. Other actions and effects are similar to those of the embodiment shown in FIG.

【０１５４】図８は本発明の他の実施例を示すブロック
図である。本実施例はディジタル放送に基づく画像とア
ナログ放送に基づく画像とを合成して同時に表示するこ
とを可能にしたものである。図８において図１と同一の
構成要素には同一符号を付して説明を省略する。FIG. 8 is a block diagram showing another embodiment of the present invention. In this embodiment, an image based on digital broadcasting and an image based on analog broadcasting can be combined and displayed simultaneously. In FIG. 8, the same components as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted.

【０１５５】入力端子391 ，392 には夫々ディジタル放
送及びＮＴＳＣ放送に基づく映像信号が入力される。こ
れらのディジタル映像信号及びＮＴＳＣ映像信号は夫々
ＭＰＥＧデコーダ401 及びＮＴＳＣデコーダ402 に与え
られる。デコーダ401 ，402はスイッチ319 ，320 を介
して共通のメモリ部321 に接続されている。ＭＰＥＧデ
コーダ401 は図２のＭＰＥＧデコーダ315 と同様の構成
であり、入力されたディジタル映像信号をデコードして
スイッチ393 の端子ａ及びスイッチ394 の端子ｂに出力
する。ＮＴＳＣデコーダ402 は図２のＮＴＳＣデコーダ
318 と同様の構成であり、入力されたＮＴＳＣ映像信号
をデコードしてスイッチ393 の端子ｂ及びスイッチ394
の端子ａに出力する。Video signals based on digital broadcasting and NTSC broadcasting are input to the input terminals 391 and 392, respectively. These digital video signal and NTSC video signal are applied to the MPEG decoder 401 and NTSC decoder 402, respectively. The decoders 401 and 402 are connected to a common memory unit 321 via switches 319 and 320. The MPEG decoder 401 has the same configuration as the MPEG decoder 315 of FIG. 2, and decodes the input digital video signal and outputs it to the terminal a of the switch 393 and the terminal b of the switch 394. The NTSC decoder 402 is the NTSC decoder of FIG.
The configuration is similar to that of 318, and the input NTSC video signal is decoded and the terminal b of the switch 393 and the switch 394.
Output to the terminal a.

【０１５６】なお、ＭＥＰＧデコーダ401 はコントロー
ラ322 に制御されて、フレームメモリを用いた復号化、
即ち、前方予測及び後方予測を用いた復号化を停止し
て、フレーム内符号化フレームの復号化のみを行うこと
ができるようになっている。また、ＮＴＳＣデコーダ40
2 はコントローラ322 に制御されて、動き適応Ｙ／Ｃ分
離処理を停止して、動画モード時のフィールド内Ｙ／Ｃ
分離処理のみを行うことができるようになっている。な
お、コントローラ322 による動画モード時の設定は、動
き検出回路にゲートを追加することで容易に実現するこ
とができる。Note that the MPEG decoder 401 is controlled by the controller 322 to perform decoding using a frame memory,
That is, the decoding using the forward prediction and the backward prediction can be stopped and only the decoding of the intra-coded frame can be performed. Also, NTSC decoder 40
2 is controlled by the controller 322 to stop the motion-adaptive Y / C separation processing, and the Y / C in the field in the moving image mode is stopped.
Only the separation process can be performed. The setting in the moving image mode by the controller 322 can be easily realized by adding a gate to the motion detection circuit.

【０１５７】スイッチ393 ，394 はコントローラ322 に
よって切換え制御される。コントローラ322 は端子323
からのリモコン信号に基づいて、ディジタル放送に基づ
く親画面とＮＴＳＣ放送に基づく子画面とを同時に表示
させることが指示された場合には、スイッチ393 ，394
に端子ａを選択させ、ＮＴＳＣ放送に基づく親画面とデ
ィジタル放送に基づく子画面とを同時に表示させること
が指示された場合には、スイッチ393 ，394 に端子ｂを
選択させるようになっている。なお、コントローラ322
は、スイッチ393 ，394 に端子ａを選択させる場合に
は、スイッチ319，320 にも端子ａを選択させ、スイッ
チ393 ，394 に端子ｂを選択させる場合には、スイッチ
319 ，320 にも端子ｂを選択させるようになっている。The switches 393 and 394 are switched and controlled by the controller 322. Controller 322 has terminal 323
If it is instructed to simultaneously display the parent screen based on digital broadcasting and the child screen based on NTSC broadcasting based on the remote control signal from the switch 393, 394.
When it is instructed to select the terminal a and to simultaneously display the parent screen based on the NTSC broadcast and the child screen based on the digital broadcast, the switches 393 and 394 are allowed to select the terminal b. The controller 322
When the switches 393 and 394 select the terminal a, the switches 319 and 320 also select the terminal a, and when the switches 393 and 394 select the terminal b, the switch a
The terminals b are also selected for 319 and 320.

【０１５８】スイッチ393 からの信号は親画面信号とし
てセレクタ395 並びに水平及び垂直コントローラ399 に
供給される。スイッチ394 からの信号は子画面用の信号
として水平及び垂直処理回路396 並びに水平及び垂直コ
ントローラ397 に供給される。水平及び垂直処理回路39
6 は入力された映像信号を水平及び垂直方向に圧縮して
メモリ398 に出力する。水平及び垂直コントローラ397
は入力された映像信号から水平及び垂直同期信号を抽出
してメモリ398 の書込みアドレスを発生するようになっ
ている。一方、水平及び垂直コントローラ399 はスイッ
チ393 からの親画面信号から水平及び垂直同期信号を抽
出してメモリ398 の読出しアドレスを発生するようにな
っている。The signal from the switch 393 is supplied as a parent screen signal to the selector 395 and the horizontal and vertical controllers 399. The signal from the switch 394 is supplied to the horizontal and vertical processing circuit 396 and the horizontal and vertical controller 397 as a signal for the child screen. Horizontal and vertical processing circuit 39
6 compresses the input video signal in the horizontal and vertical directions and outputs it to the memory 398. Horizontal and vertical controller 397
The horizontal and vertical sync signals are extracted from the input video signal to generate the write address of the memory 398. On the other hand, the horizontal / vertical controller 399 extracts the horizontal / vertical synchronizing signals from the parent screen signal from the switch 393 to generate the read address of the memory 398.

【０１５９】メモリ398 は水平及び垂直コントローラ39
7 からの書込みアドレスに基づいて子画面用の映像信号
を書込み、水平及び垂直コントローラ399 からの読出し
アドレスに基づいて格納された映像信号を読出す。メモ
リ398 の書込み及び読出しを非同期で行うことにより、
親画面と子画面とを合成することができる。メモリ398
からの映像信号は子画面信号としてセレクタ395 に供給
される。セレクタ395は、水平及び垂直コントローラ399
によって親画面信号のタイミングで制御され、親画面
期間に親画面信号を選択し、子画面期間に子画面信号を
選択して出力端子400 に出力するようになっている。出
力端子400 からの映像信号は図示しないモニタに供給さ
れるようになっている。The memory 398 is a horizontal and vertical controller 39.
The video signal for the child screen is written based on the write address from 7 and the stored video signal is read based on the read address from the horizontal and vertical controller 399. By writing and reading memory 398 asynchronously,
A parent screen and a child screen can be combined. Memory 398
The video signal from is supplied to the selector 395 as a child screen signal. Selector 395 is a horizontal and vertical controller 399
Is controlled at the timing of the parent screen signal, the parent screen signal is selected in the parent screen period, the child screen signal is selected in the child screen period, and output to the output terminal 400. The video signal from the output terminal 400 is supplied to a monitor (not shown).

【０１６０】次に、このように構成された実施例の動作
について図９の説明図を参照して説明する。図９はモニ
タの表示画面上の表示を示している。Next, the operation of the embodiment thus constructed will be described with reference to the explanatory view of FIG. FIG. 9 shows a display on the display screen of the monitor.

【０１６１】入力端子391 ，392 を介して入力されたデ
ィジタル映像信号及びＮＴＳＣ映像信号は夫々ＭＰＥＧ
デコーダ401 及びＮＴＳＣデコーダ402 に供給される。
ここで、ユーザーが親画面としてディジタル放送に基づ
く画像を表示させ、子画面としてＮＴＳＣ放送に基づく
画像を表示させるためのリモコン操作を行うものとす
る。コントローラ322 は端子323 からのリモコン信号に
基づいて、スイッチ319，320 に端子ａを選択させると
共に、スイッチ393 ，394 にも端子ａを選択させる。ま
た、コントローラ322 はメモリ部321 の２つのフレーム
メモリ336 ，337（図２参照）の容量を夫々ディジタル
放送の１フレーム分に設定する。これにより、ＭＰＥＧ
デコーダ401 にメモリ部321 のフレームメモリ336 ，33
7 が接続されることになり、ＭＰＥＧデコーダ401 は入
力されたディジタル映像信号をデコードしてスイッチ39
3 の端子ａを介してセレクタ395 並びに水平及び垂直コ
ントローラ399 に出力する。Digital video signals and NTSC video signals input via the input terminals 391 and 392 are respectively MPEG signals.
It is supplied to the decoder 401 and the NTSC decoder 402.
Here, it is assumed that the user performs a remote control operation to display an image based on digital broadcasting as a main screen and an image based on NTSC broadcasting as a child screen. The controller 322 causes the switches 319 and 320 to select the terminal a and also the switches 393 and 394 to select the terminal a based on the remote control signal from the terminal 323. Further, the controller 322 sets the capacities of the two frame memories 336 and 337 (see FIG. 2) of the memory unit 321 to one frame of digital broadcasting, respectively. This allows MPEG
In the decoder 401, the frame memories 336, 33 of the memory unit 321
7, the MPEG decoder 401 decodes the input digital video signal and switches 39
It outputs to the selector 395 and the horizontal and vertical controllers 399 via the terminal a of 3.

【０１６２】一方、ＮＴＳＣデコーダ402 にはメモリ部
321 が接続されていない。このため、ＮＴＳＣデコーダ
402 は２つのフレームメモリを用いた３次元Ｙ／Ｃ分離
処理を行うことができない。コントローラ322 はＮＴＳ
Ｃデコーダ402 を制御して、Ｙ／Ｃ分離処理における動
き適応動作を停止させて強制的に動画モードに設定す
る。これにより、ＮＴＳＣデコーダ402 は２次元フィル
タ223 （図２参照）を用いたフィールド内の２次元Ｙ／
Ｃ分離処理によってＮＴＳＣ映像信号をデコードする。
ＮＴＳＣデコーダ402 からの映像信号はスイッチ394 の
端子ａを介して水平及び垂直処理回路396 並びに水平及
び垂直コントローラ397 に供給される。On the other hand, the NTSC decoder 402 has a memory section.
321 is not connected. Therefore, the NTSC decoder
The 402 cannot perform a three-dimensional Y / C separation process using two frame memories. Controller 322 is NTS
The C decoder 402 is controlled to stop the motion adaptive operation in the Y / C separation processing and forcibly set to the moving image mode. As a result, the NTSC decoder 402 uses the two-dimensional filter 223 (see FIG. 2) to perform two-dimensional Y /
The NTSC video signal is decoded by C separation processing.
The video signal from the NTSC decoder 402 is supplied to the horizontal and vertical processing circuit 396 and the horizontal and vertical controller 397 via the terminal a of the switch 394.

【０１６３】水平及び垂直処理回路396 によって、デコ
ードされたＮＴＳＣ映像信号は水平及び垂直方向に圧縮
され、水平及び垂直コントローラ397 からの書込みアド
レスに基づいてメモリ398 に書込まれる。水平及び垂直
コントローラ399 は親画面信号に同期した読出しアドレ
スをメモリ398 に与えてメモリ398 に格納された映像信
号を読出す。メモリ398 からのＮＴＳＣ方式の縮小映像
信号は、子画面信号としてセレクタ395 に出力される。The decoded NTSC video signal is compressed in the horizontal and vertical directions by the horizontal and vertical processing circuit 396, and written in the memory 398 based on the write address from the horizontal and vertical controller 397. The horizontal / vertical controller 399 gives a read address synchronized with the main screen signal to the memory 398 to read the video signal stored in the memory 398. The NTSC reduced video signal from the memory 398 is output to the selector 395 as a child screen signal.

【０１６４】セレクタ395 は親画面期間にスイッチ393
からの親画面信号を選択し、子画面期間にメモリ398 か
らの子画面信号を選択して、出力端子400 を介して図示
しないモニタに出力する。図９（ａ），（ｂ）はこの場
合のモニタの表示画面上の表示を示している。表示画面
上には、図９（ａ），（ｂ）に示すように、親画面とし
て飛越し走査又は順次走査のディジタル放送画面が表示
され、子画面領域に飛越し走査又は順次走査のＮＴＳＣ
アナログ放送画面が縮小されて表示される。なお、ＮＴ
ＳＣ映像信号のデコード時に、フレームメモリを用いた
３次元Ｙ／Ｃ分離処理を行っていないが、デコードした
映像信号を縮小して子画面表示していることから、十分
な画質を得ることができる。The selector 395 switches the switch 393 during the main screen period.
From the memory 398 is selected during the child screen period and output to the monitor (not shown) via the output terminal 400. 9A and 9B show the display on the display screen of the monitor in this case. As shown in FIGS. 9A and 9B, an interlaced scan or progressive scan digital broadcast screen is displayed on the display screen, and an interlaced scan or progressive scan NTSC is displayed in the child screen area.
The analog broadcast screen is reduced and displayed. In addition, NT
When the SC video signal is decoded, the three-dimensional Y / C separation process using the frame memory is not performed, but the decoded video signal is reduced and displayed on the small screen, so that sufficient image quality can be obtained. .

【０１６５】次に、ユーザーが親画面としてＮＴＳＣ放
送に基づく画像を表示させ、子画面としてディジタル放
送に基づく画像を表示させるためのリモコン操作を行う
ものとする。コントローラ322 は端子323 は、スイッチ
319 ，320 ，393 ，394 に端子ｂを選択させると共に、
メモリ部321 の各フレームメモリ336 ，337 の遅延量を
ＮＴＳＣ映像信号の１フレーム期間に設定する。これに
より、ＮＴＳＣデコーダ402 にメモリ部321 のフレーム
メモリ336 ，337 が接続されることになり、ＮＴＳＣデ
コーダ402 は入力されたＮＴＳＣ映像信号に対して、動
き適応３次元Ｙ／Ｃ分離処理を施してデコードし、スイ
ッチ393 の端子ｂを介してセレクタ395並びに水平及び
垂直コントローラ399 に出力する。Next, it is assumed that the user operates a remote controller to display an image based on NTSC broadcasting as a main screen and an image based on digital broadcasting as a child screen. Controller 322 has terminal 323 and has switch
319, 320, 393, and 394 select the terminal b,
The delay amounts of the frame memories 336 and 337 of the memory unit 321 are set to one frame period of the NTSC video signal. As a result, the frame memories 336 and 337 of the memory unit 321 are connected to the NTSC decoder 402, and the NTSC decoder 402 performs motion adaptive three-dimensional Y / C separation processing on the input NTSC video signal. The data is decoded and output to the selector 395 and the horizontal and vertical controllers 399 via the terminal b of the switch 393.

【０１６６】一方、ＭＰＥＧデコーダ401 にはメモリ部
321 が接続されないことから、ＭＰＥＧデコーダ401 は
フレーム間符号化フレームを復号化することができな
い。この場合には、ＭＰＥＧデコーダ401 は、コントロ
ーラ322 に制御されて、入力されたディジタル映像信号
のフレーム内符号化フレーム（Ｉピクチャ）のみを復号
化する。従って、ＭＰＥＧデコーダ401 からは、例えば
１２フレーム毎に映像信号が出力される準動画が得られ
る。この準動画の映像信号は子画面用の映像信号として
スイッチ394 の端子ｂを介して水平及び垂直処理回路39
6 並びに水平及び垂直コントローラ397 に供給される。On the other hand, the MPEG decoder 401 has a memory section.
Since 321 is not connected, the MPEG decoder 401 cannot decode the inter-frame coded frame. In this case, the MPEG decoder 401 is controlled by the controller 322 to decode only the intra-coded frame (I picture) of the input digital video signal. Therefore, from the MPEG decoder 401, for example, a quasi-moving image in which a video signal is output every 12 frames is obtained. The video signal of this quasi-moving image is used as a video signal for the sub-screen through the terminal b of the switch 394, and the horizontal and vertical processing circuit 39
6 and the horizontal and vertical controllers 397.

【０１６７】子画面用の映像信号は水平及び垂直処理回
路396 によって縮小されてメモリ398 に与えられる。水
平及び垂直コントローラ397 はメモリ398 の書込みをＩ
ピクチャに同期させて行う。メモリ398 からの読出しは
水平及び垂直コントローラ399 によって親画面信号に同
期して行われ、メモリ398 からの準動画の縮小映像信号
は子画面信号としてセレクタ395 に与えられる。セレク
タ395 は親画面期間にスイッチ393 の出力を選択し、子
画面期間にメモリ398 の出力を選択して、出力端子400
を介してモニタに供給する。図９（ｃ），（ｄ）はこの
場合の表示画面上の表示を示している。図９（ａ），
（ｂ）に示すように、表示画面上には、親画面として飛
越し走査又は順次走査のＮＴＳＣ放送画面が表示され、
子画面領域には飛越し走査又は順次走査のディジタル放
送に基づく準動画が縮小されて表示される。The video signal for the child screen is reduced by the horizontal and vertical processing circuit 396 and given to the memory 398. The horizontal and vertical controller 397 will write the memory 398 to the I
It is performed in synchronization with the picture. Reading from the memory 398 is performed by the horizontal and vertical controllers 399 in synchronization with the parent screen signal, and the reduced video signal of the quasi-moving image from the memory 398 is given to the selector 395 as a child screen signal. The selector 395 selects the output of the switch 393 during the main screen period, selects the output of the memory 398 during the sub screen period, and outputs the output terminal 400.
To the monitor via. 9C and 9D show the display on the display screen in this case. FIG. 9 (a),
As shown in (b), an interlaced scanning or progressive scanning NTSC broadcast screen is displayed as a main screen on the display screen.
In the small screen area, a quasi-moving image based on interlaced scanning or progressive scanning digital broadcasting is reduced and displayed.

【０１６８】このように、本実施例においては、メモリ
部321 を２つの放送信号のデコードに共用化すると共
に、メモリ部321 をデコードに用いないデコーダからの
映像信号については、縮小表示させており、画質を劣化
させることなく、また、ハード規模の増大を抑制して２
画面を同時に表示させることができる。As described above, in this embodiment, the memory section 321 is shared for decoding two broadcast signals, and the video signal from the decoder not using the memory section 321 for decoding is reduced and displayed. , Without deteriorating the image quality and suppressing the increase in hardware scale.
The screen can be displayed simultaneously.

【０１６９】図２３は本発明の他の実施例を示すブロッ
ク図である。図２３において図１と同一の構成要素には
同一符号を付して説明を省略する。従来例においては衛
星を利用したディジタル放送について説明したが、地上
波によるディジタル放送も検討されている。本実施例は
ディジタル放送とアナログ放送とが混在して地上波によ
って伝送される場合に適用したものである。FIG. 23 is a block diagram showing another embodiment of the present invention. In FIG. 23, the same components as those in FIG. Although the digital broadcasting using satellites has been described in the conventional example, digital broadcasting by terrestrial waves is also under consideration. This embodiment is applied to the case where digital broadcasting and analog broadcasting are mixed and transmitted by terrestrial waves.

【０１７０】本実施例はスイッチ411 及びアナログ／デ
ィジタル判定回路412 が設けられた点が図１の実施例と
異なる。なお、本実施例においては、ディジタル放送局
301のアンテナ303 は地上波を発生し、この地上波はア
ンテナ316 によって受信可能であるものとする。This embodiment is different from the embodiment of FIG. 1 in that a switch 411 and an analog / digital decision circuit 412 are provided. In addition, in this embodiment, the digital broadcasting station
The antenna 303 of 301 generates a ground wave, and this ground wave is receivable by the antenna 316.

【０１７１】スイッチ411 は、コントローラ322 に制御
されてアンテナ312 ，316 に誘起した信号の一方を選択
してディジタル復調回路313 に供給するようになってい
る。アナログ／ディジタル判定回路412 にはディジタル
復調回路313 及びＮＴＳＣデコーダ318 の出力が与えら
れる。ディジタル復調回路313 は、ＱＰＳＫ復調回路等
に設けられている位相比較器がロックしているか否かを
示す検出信号をアナログ／ディジタル判定回路412 に出
力する。また、ＮＴＳＣデコーダ318 は、入力された映
像信号に対して同期分離を行い、同期信号の周期を検出
して、入力信号に所定の同期信号が含まれているか否か
を示す検出信号をアナログ／ディジタル判定回路412 に
出力するようになっている。The switch 411 is controlled by the controller 322 to select one of the signals induced in the antennas 312 and 316 and supply it to the digital demodulation circuit 313. The analog / digital decision circuit 412 is supplied with the outputs of the digital demodulation circuit 313 and the NTSC decoder 318. The digital demodulation circuit 313 outputs a detection signal indicating whether or not the phase comparator provided in the QPSK demodulation circuit or the like is locked, to the analog / digital determination circuit 412. The NTSC decoder 318 also performs sync separation on the input video signal, detects the cycle of the sync signal, and outputs a detection signal indicating whether the input signal includes a predetermined sync signal as an analog / analog signal. It is designed to output to the digital judgment circuit 412.

【０１７２】アナログ／ディジタル判定回路412 は、デ
ィジタル復調回路313 からの検出信号に基づいて、ディ
ジタル復調回路313 の位相比較器がロックしていること
が示された場合には、地上波によってディジタル放送が
伝送されていることを示す判定信号をコントローラ322
に出力する。また、アナログ／ディジタル判定回路412
は、入力信号に所定の同期信号が含まれていることを示
す検出信号が入力された場合には、地上波によってアナ
ログ放送が伝送されていることを示す判定信号をコント
ローラ322 に出力するようになっている。コントローラ
322 は判定信号に基づいてスイッチ411 の切換えを制御
すると共に、各種制御を切換えるようになっている。If the analog / digital decision circuit 412 indicates that the phase comparator of the digital demodulation circuit 313 is locked based on the detection signal from the digital demodulation circuit 313, the analog / digital decision circuit 412 digitally broadcasts by terrestrial waves. Is transmitted to the controller 322.
Output to. Also, the analog / digital decision circuit 412
When a detection signal indicating that the input signal contains a predetermined synchronization signal is input, a determination signal indicating that analog broadcasting is being transmitted by terrestrial waves is output to the controller 322. Has become. controller
322 controls switching of the switch 411 based on the determination signal and also switches various controls.

【０１７３】このように構成された実施例においては、
アンテナ316 に誘起した地上波の信号はチューナ317 に
与えられると共に、スイッチ411 を介してディジタル復
調回路313 にも与えられる。チューナ317 は地上波によ
って伝送された信号を選局してＮＴＳＣデコーダ318 に
出力する。ＮＴＳＣデコーダ318 は同期分離を行い、入
力された信号に所定の同期信号が含まれているか否かを
検出する。一方、ディジタル復調回路313 は入力された
信号に対して位相比較器がロックするか否かを検出す
る。In the embodiment thus constructed,
The ground wave signal induced in the antenna 316 is given to the tuner 317 and also to the digital demodulation circuit 313 via the switch 411. The tuner 317 selects the signal transmitted by the ground wave and outputs it to the NTSC decoder 318. The NTSC decoder 318 performs synchronization separation and detects whether the input signal contains a predetermined synchronization signal. On the other hand, the digital demodulation circuit 313 detects whether or not the phase comparator locks on the input signal.

【０１７４】ディジタル復調回路313 及びＮＴＳＣデコ
ーダ318 からの検出信号はアナログ／ディジタル判定回
路412 に供給されて、地上波によってディジタル放送が
行われているか又はアナログ放送が行われているかが判
定される。アナログ／ディジタル判定回路412 からの判
定信号はコントローラ322 に与えられて、スイッチ411
が切換制御されると共に、各種制御が切換えられる。The detection signals from the digital demodulation circuit 313 and the NTSC decoder 318 are supplied to the analog / digital determination circuit 412, and it is determined whether the digital broadcasting is being performed by the ground wave or the analog broadcasting is being performed. The judgment signal from the analog / digital judgment circuit 412 is given to the controller 322, and the switch 411
Is controlled to be switched and various controls are switched.

【０１７５】他の作用及び効果は図１の実施例と同様で
ある。Other actions and effects are similar to those of the embodiment shown in FIG.

【０１７６】なお、上記各実施例においては、２種類の
放送波を受信する例について説明したが、３種類以上の
放送方式に対応させることができることは明らかであ
る。In each of the above embodiments, an example in which two types of broadcast waves are received has been described, but it is clear that three or more types of broadcast systems can be supported.

【０１７７】[0177]

【発明の効果】以上説明したように本発明によれば、ハ
ードウェア規模の増大を抑制しながら、放送サービスの
拡張に柔軟に対応することができるという効果を有す
る。As described above, according to the present invention, it is possible to flexibly deal with the expansion of broadcasting services while suppressing the increase in the hardware scale.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に係るテレビジョン受信機の一実施例を
示すブロック図。FIG. 1 is a block diagram showing an embodiment of a television receiver according to the present invention.

【図２】図１中のＭＰＥＧデコーダ315 、スイッチ319
，320 、メモリ部321 及びＮＴＳＣデコーダ318 に含
まれる３次元Ｙ／Ｃ分離回路の具体的な構成を示すブロ
ック図。2 is an MPEG decoder 315 and a switch 319 in FIG.
, 320, a memory unit 321, and a block diagram showing a specific configuration of a three-dimensional Y / C separation circuit included in the NTSC decoder 318.

【図３】実施例を説明するための説明図。FIG. 3 is an explanatory diagram for explaining an example.

【図４】実施例の動作を説明するための説明図。FIG. 4 is an explanatory diagram for explaining the operation of the embodiment.

【図５】本発明の他の実施例を示すブロック図。FIG. 5 is a block diagram showing another embodiment of the present invention.

【図６】図５の実施例の動作を説明するための説明図。FIG. 6 is an explanatory diagram for explaining the operation of the embodiment of FIG.

【図７】本発明の他の実施例を示すブロック図。FIG. 7 is a block diagram showing another embodiment of the present invention.

【図８】本発明の他の実施例を示すブロック図。FIG. 8 is a block diagram showing another embodiment of the present invention.

【図９】図８の実施例の動作を説明するための説明図。9 is an explanatory diagram for explaining the operation of the embodiment in FIG.

【図１０】現行ＮＴＳＣ放送を受信可能な従来のテレビ
ジョン受信機を示すブロック図。FIG. 10 is a block diagram showing a conventional television receiver capable of receiving current NTSC broadcasting.

【図１１】ＮＴＳＣ信号を発生するエンコーダを示すブ
ロック図。FIG. 11 is a block diagram showing an encoder that generates an NTSC signal.

【図１２】３次元Ｙ／Ｃ分離回路を示すブロック図。FIG. 12 is a block diagram showing a three-dimensional Y / C separation circuit.

【図１３】走査変換回路を示すブロック図。FIG. 13 is a block diagram showing a scan conversion circuit.

【図１４】第２世代ＥＤＴＶ信号を発生するエンコーダ
を示すブロック図。FIG. 14 is a block diagram illustrating an encoder that generates a second generation EDTV signal.

【図１５】第２世代ＥＤＴＶ方式に対応した従来のテレ
ビジョン受信機を示すブロック図。FIG. 15 is a block diagram showing a conventional television receiver compatible with the second generation EDTV system.

【図１６】走査線変換回路を示すブロック図。FIG. 16 is a block diagram showing a scan line conversion circuit.

【図１７】ＩＳＤＢシステムを示すブロック図。FIG. 17 is a block diagram showing an ISDB system.

【図１８】ＩＳＤＢの層構造を示す説明図。FIG. 18 is an explanatory diagram showing a layer structure of ISDB.

【図１９】ＩＳＤＢのデコーダを示すブロック図。FIG. 19 is a block diagram showing an ISDB decoder.

【図２０】ＩＳＤＢのエンコーダを示すブロック図。FIG. 20 is a block diagram showing an ISDB encoder.

【図２１】ＭＰＥＧデコーダを示すブロック図。FIG. 21 is a block diagram showing an MPEG decoder.

【図２２】ＭＰＥＧ２方式のシンタックスを説明するた
めの説明図。FIG. 22 is an explanatory diagram for explaining the syntax of the MPEG2 system.

【図２３】本発明の他の実施例を示すブロック図。FIG. 23 is a block diagram showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

311 …テレビジョン受信機、315 …ＭＰＥＧデコーダ、
318 …ＮＴＳＣデコーダ、319 ，320 ，324 …スイッ
チ、321 …メモリ部、322 …コントローラ311 ... Television receiver, 315 ... MPEG decoder,
318 ... NTSC decoder, 319, 320, 324 ... Switch, 321 ... Memory part, 322 ... Controller

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/00 7/24 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁶ Identification code Office reference number FI technical display location H04N 7/00 7/24

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】 複数の放送方式に夫々対応した複数のデ
コーダと、 前記複数のデコーダに共用される記憶手段と、 前記複数のデコーダのうちの所定のデコーダを選択して
前記記憶手段と接続することにより選択したデコーダに
よるデコードを可能にする切換え手段と、 この切換え手段によって選択されたデコーダからの映像
信号に基づく表示を行う表示手段とを具備したことを特
徴とするテレビジョン受信機。1. A plurality of decoders respectively corresponding to a plurality of broadcasting systems, a storage unit shared by the plurality of decoders, and a predetermined decoder of the plurality of decoders is selected and connected to the storage unit. Thus, the television receiver is provided with a switching unit that enables decoding by the selected decoder, and a display unit that displays based on the video signal from the decoder selected by the switching unit. 【請求項２】 前記複数の放送方式は、ディジタル放送
方式及びアナログ放送方式を含むことを特徴とする請求
項１に記載のテレビジョン受信機。2. The television receiver according to claim 1, wherein the plurality of broadcasting systems include a digital broadcasting system and an analog broadcasting system. 【請求項３】 前記切換え手段は、前記ユーザー操作に
基づいて制御されることを特徴とする請求項１に記載の
テレビジョン受信機。3. The television receiver according to claim 1, wherein the switching means is controlled based on the user operation. 【請求項４】 前記複数のデコーダは、ＭＰＥＧデコー
ダを含むことを特徴とする請求項１に記載のテレビジョ
ン受信機。4. The television receiver according to claim 1, wherein the plurality of decoders include an MPEG decoder. 【請求項５】 前記記憶手段は、前記ＭＰＥＧデコーダ
の動き予測復号化処理に用いられることを特徴とする請
求項４に記載のテレビジョン受信機。5. The television receiver according to claim 4, wherein the storage means is used for a motion prediction decoding process of the MPEG decoder. 【請求項６】 前記複数のデコーダは、ＮＴＳＣデコー
ダを含むことを特徴とする請求項１に記載のテレビジョ
ン受信機。6. The television receiver according to claim 1, wherein the plurality of decoders include an NTSC decoder. 【請求項７】 前記記憶手段は、３次元Ｙ／Ｃ分離処理
におけるフレーム分離及び動き検出に用いられることを
特徴とする請求項６に記載のテレビジョン受信機。7. The television receiver according to claim 6, wherein the storage means is used for frame separation and motion detection in the three-dimensional Y / C separation processing. 【請求項８】 前記記憶手段は、走査変換処理における
走査線補間及び動き検出に用いられることを特徴とする
請求項６に記載のテレビジョン受信機。8. The television receiver according to claim 6, wherein the storage unit is used for scanning line interpolation and motion detection in a scan conversion process. 【請求項９】 前記複数のデコーダは、第２世代ＥＤＴ
Ｖデコーダを含むことを特徴とする請求項１に記載のテ
レビジョン受信機。9. The plurality of decoders are second generation EDT.
The television receiver according to claim 1, further comprising a V decoder. 【請求項１０】 前記記憶手段は、前記第２世代ＥＤＴ
Ｖデコーダにおける垂直方向の伸長処理に用いられるこ
とを特徴とする請求項９に記載のテレビジョン受信機。10. The storage means is the second-generation EDT.
The television receiver according to claim 9, wherein the television receiver is used for vertical expansion processing in a V decoder. 【請求項１１】 前記記憶手段は、前記第２世代ＥＤＴ
Ｖデコーダにおける補強信号のデコード処理に用いられ
ることを特徴とする請求項９に記載のテレビジョン受信
機。11. The storage means is the second-generation EDT.
The television receiver according to claim 9, wherein the television receiver is used for decoding processing of a reinforcement signal in a V decoder. 【請求項１２】 複数の放送方式に夫々対応した複数の
デコーダと、 前記複数のデコーダに共用される記憶手段と、 前記複数のデコーダのうちの所定のデコーダを選択して
前記記憶手段と接続することにより選択したデコーダの
機能を拡張する切換え手段と、 この切換え手段によって選択されていない他のデコーダ
からの映像信号を縮小する圧縮手段と、 前記切換え手段によって選択されたデコーダからの映像
信号に基づく画面を親画面とし前記圧縮手段からの映像
信号に基づく画面を子画面として多画面表示を可能にす
る表示手段とを具備したことを特徴とするテレビジョン
受信機。12. A plurality of decoders respectively corresponding to a plurality of broadcasting systems, a storage unit shared by the plurality of decoders, and a predetermined decoder of the plurality of decoders is selected and connected to the storage unit. Based on the video signal from the decoder selected by the switching means, the switching means for expanding the function of the decoder selected by the switching means, the compression means for reducing the video signal from another decoder not selected by the switching means A television receiver, comprising: a display unit that uses a screen as a parent screen and a screen based on a video signal from the compression unit as a child screen to enable multi-screen display. 【請求項１３】 前記複数の放送方式がディジタル放送
方式であるか又はアナログ放送方式であるかを検出し、
検出結果に基づいて前記切換え手段を制御する判定手段
を付加したことを特徴とする請求項１に記載のテレビジ
ョン受信機。13. Detecting whether the plurality of broadcasting systems are digital broadcasting systems or analog broadcasting systems,
The television receiver according to claim 1, further comprising a determination unit that controls the switching unit based on a detection result.