JPH0897687A - Pulse signal detection circuit - Google Patents
Pulse signal detection circuitInfo
- Publication number
- JPH0897687A JPH0897687A JP6233485A JP23348594A JPH0897687A JP H0897687 A JPH0897687 A JP H0897687A JP 6233485 A JP6233485 A JP 6233485A JP 23348594 A JP23348594 A JP 23348594A JP H0897687 A JPH0897687 A JP H0897687A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching transistor
- current
- voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は電圧信号検出用のパルス
信号検出回路に関し、特に、直流電圧に重畳されたパル
スの電圧変化を検出するパルス信号検出回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse signal detecting circuit for detecting a voltage signal, and more particularly to a pulse signal detecting circuit for detecting a voltage change of a pulse superimposed on a DC voltage.
【０００２】[0002]
【従来の技術】図７は、ＡＭ変調されたデータの受信回
路の包絡線検波後の出力からデジタル信号を検出する場
合に用いられるコンパレータを用いたレベル検出回路の
例である。この例ではアンテナ１１で受信された信号は
ＲＦアンプ１２で増幅され、ミキサ１３で復調波と混合
され復調された後、増幅器とクリスタルからなる共振器
１４で復調され、さらに増幅された後包絡線検波器１６
で検波されコンパレータ１７で基準電圧ＶREF と比較さ
れ、データ信号が検出される。コンパレータ１７の出力
はＡＧＣ信号部１８を経由してＲＦアンプ１２にも帰還
され、回路での信号の飽和を防止するように働く。2. Description of the Related Art FIG. 7 shows an example of a level detection circuit using a comparator used when detecting a digital signal from the output of an AM-modulated data receiving circuit after envelope detection. In this example, the signal received by the antenna 11 is amplified by the RF amplifier 12, mixed and demodulated by the demodulated wave by the mixer 13, demodulated by the resonator 14 including an amplifier and a crystal, and further amplified, and then the envelope curve. Detector 16
Then, the data signal is detected by the comparator 17 and compared with the reference voltage V REF by the comparator 17. The output of the comparator 17 is also fed back to the RF amplifier 12 via the AGC signal section 18, and acts to prevent signal saturation in the circuit.
【０００３】このような回路は例えばポケットベルのペ
ージヤ、自動車のキーレスエントリ、駅やスキー場等で
のゲート通過時のＩＤ認識等に用いることができる。ま
た類似の回路は容量性の検出器を用いた非接触センサー
などでも用いられる。また、信号の媒体は、電波、電磁
波、光等が考えられる。Such a circuit can be used, for example, for pager of pager, keyless entry of automobile, ID recognition when passing through a gate at a station or a ski resort. Similar circuits are also used in non-contact sensors with capacitive detectors. The signal medium may be radio waves, electromagnetic waves, light, or the like.
【０００４】この様なパルスデータの検出回路では、変
調度、受信レベルの大小、雑音の大小など信号の受信状
態によって、データの検出能力が異なってくる。In such a pulse data detection circuit, the data detection capability varies depending on the signal reception state such as the modulation degree, the reception level, the noise level, and the like.
【０００５】図８は受信波形からデータ信号を検出する
経緯での波形を示したものである。図８（ａ）のような
受信波形を、包絡線検波した結果が図８（ｂ）のようで
あったとしよう。この検波波形は受信状態によってその
“Ｈｉ”、“Ｌｏ”レベルが変動したり、ノドの深さが
変わったりする。従って、単に一定レベルの基準電圧Ｖ
REF との比較を行うようなコンパレータでは正確な検出
が出来ず、データ受信の誤りを引き起こす。FIG. 8 shows a waveform in the process of detecting a data signal from the received waveform. It is assumed that the result of envelope detection of the received waveform as shown in FIG. 8A is as shown in FIG. 8B. The "Hi" and "Lo" levels of the detected waveform vary and the depth of the throat changes depending on the reception state. Therefore, the reference voltage V of a constant level is simply
Accurate detection cannot be performed with a comparator that compares with REF , causing an error in data reception.
【０００６】この様な問題を解決する方法として、図９
に示すような回路を用いて、包絡線検波出力とそれを積
分した出力とを比較することによって、立ち下がりエッ
ジを検出する方法がある。As a method for solving such a problem, FIG.
There is a method of detecting a falling edge by comparing the envelope detection output with the output obtained by integrating the envelope detection output using a circuit as shown in FIG.
【０００７】図１０がこの回路の各部の波形で、抵抗Ｒ
a とコンデンサＣa とオペアンプ２０で構成される積分
回路２０の出力波形 図１０（ｂ）と、この回路の入力
である包絡線検波出力 図１０（ａ）をコンパレータ２
１で比較したコンパレータ２１の出力波形が図１０
（ｃ）である。FIG. 10 shows the waveform of each part of this circuit, and the resistance R
The output waveform of the integrating circuit 20 composed of a, the capacitor Ca, and the operational amplifier 20 is shown in FIG. 10B, and the envelope detection output which is the input of this circuit is shown in FIG.
The output waveform of the comparator 21 compared in 1 is shown in FIG.
It is (c).
【０００８】この方法では包絡線検波出力図１０（ａ）
の直流成分の変動は積分波形図１０（ｂ）で補償でき
る。しかし、この方法では立ち下がり期間（パルス幅）
ｔL が短い場合には図１０中のΔＶが小さいのでコンパ
レータ２１のオーバドライブ量が確保できないため、コ
ンパレータ２１の出力図１０（ｃ）が大巾に時間遅れｔ
d を引き起こすという問題がある。また抵抗Ｒa やコン
デンサＣa の精度と温度特性によって積分特性が変化
し、時間遅れｔd が変化したりや出力波形図１０（ｃ）
の立ち下がり期間（パルス幅）ｔ´L が変化してしま
う。In this method, the envelope detection output is shown in FIG. 10 (a).
The fluctuation of the DC component of can be compensated by the integrated waveform chart 10 (b). However, with this method, the falling period (pulse width)
When t L is short, ΔV in FIG. 10 is small, and therefore the overdrive amount of the comparator 21 cannot be secured. Therefore, the output of the comparator 21 shown in FIG.
There is a problem of causing d . In addition, the integration characteristic changes depending on the accuracy and temperature characteristics of the resistor Ra and the capacitor Ca, the time delay t d changes, and the output waveform shown in FIG.
Fall period (pulse width) t'L is changed.
【０００９】さらに入力される包絡線検波出力図１０
（ａ）の“Ｌｏ”レベルが０．５Ｖ程度と低い場合に
は、通常のオペアンプの最少入力感度が０．７Ｖ程度で
あること−から、この方式は使用できない。勿論、オペ
アンプに０Ｖが入力可能な単電源オペアンプを用いれば
解決できるが、単電源オペアンプは汎用オペアンプより
もトランジスタ数が多く消費電流が大きいという問題が
あり、携帯用機器へ用いるのには適していない。Further input envelope detection output FIG.
When the "Lo" level in (a) is as low as about 0.5 V, the minimum input sensitivity of an ordinary operational amplifier is about 0.7 V, and therefore this method cannot be used. Of course, this can be solved by using a single power supply operational amplifier capable of inputting 0 V to the operational amplifier, but the single power supply operational amplifier has a problem that it has a larger number of transistors and a larger current consumption than a general-purpose operational amplifier, and is suitable for use in a portable device. Absent.
【００１０】[0010]
【発明が解決しようとする課題】上述のごとく、従来の
パルス信号検出回路では直流成分の変動や、変調度、受
信レベル、雑音の大小などによって、データの検出能力
が変動すると言う問題があった。これを避けるため、積
分回路を用いた方法をとると、パルス幅によって動作が
制約されるなどの現象が起きてしまう。また“Ｌｏ”レ
ベルが低すぎる場合にも誤動作を発生する虞があった。As described above, the conventional pulse signal detection circuit has a problem that the detection capability of data varies depending on the variation of the DC component, the modulation degree, the reception level, the magnitude of noise, and the like. . In order to avoid this, if a method using an integrating circuit is adopted, a phenomenon such as an operation being restricted by the pulse width will occur. Further, there is a possibility that a malfunction may occur even when the “Lo” level is too low.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、変動の多い直流レベル信号上にハイレベ
ルとローレベルの差が一定しないパルス信号が重畳され
た入力信号から、該パルス信号を検出するパルス信号検
出回路において、スイッチングトランジスタと２組の電
流ミラー回路と２つの電流源と２つの電圧源と容量手段
で構成され、前記スイッチングトランジスタのエミッタ
と入力信号間に該入力信号を前記スイッチングトランジ
スタに結合するように前記容量手段が設けられ、前記電
流ミラー回路は前記スイッチングトランジスタのコレク
タ側及びエミッタ側にそれぞれ設けられて前記スイッチ
ングトランジスタの負荷を構成し、前記電流源は前記電
流ミラー回路の電流を制限することによって前記スイッ
チングトランジスタを流れる電流および前記容量手段の
充放電電流を制限し、前記電圧源の１つは前記スイッチ
ングトランジスタ回路および前記電流ミラー回路の電源
であり、前記電圧源の他の１つは前記スイッチングトラ
ンジスタのベースバイアス電源であることを特徴とす
る。In order to achieve the above object, the present invention provides a pulse signal from an input signal obtained by superimposing a pulse signal having a constant difference between a high level and a low level on a DC level signal having a large fluctuation. A pulse signal detection circuit for detecting a signal includes a switching transistor, two sets of current mirror circuits, two current sources, two voltage sources and a capacitance means, and the input signal is provided between the emitter of the switching transistor and the input signal. The capacitance means is provided so as to be coupled to the switching transistor, the current mirror circuit is provided on each of a collector side and an emitter side of the switching transistor to form a load of the switching transistor, and the current source is the current mirror. Said switching transistor by limiting the current in the circuit Limiting the flowing current and the charging / discharging current of the capacitance means, one of the voltage sources is a power source of the switching transistor circuit and the current mirror circuit, and another one of the voltage sources is a base bias of the switching transistor. It is a power source.
【００１２】さらに、前記スイッチングトランジスタの
ベース・エミッタ間電圧の温度特性と、前記スイッチン
グトランジスタのベースバイアス電源の温度特性を一致
させたことを特徴とする。Further, the temperature characteristic of the base-emitter voltage of the switching transistor and the temperature characteristic of the base bias power source of the switching transistor are matched.
【００１３】[0013]
【作用】本発明によれば、コンデンサを通したパルスで
スイッチングトランジスタを直接スイッチングさせて、
パルス波形を整形再現する。このため、直流レベル信号
上にハイレベルとローレベルの差が一定しないパルス信
号が重畳されたような入力信号から、直流レベル、パル
スレベルに左右されず、正確にパルス信号を再生するこ
とができる。また回路構成も簡単で、低電圧電源で動作
可能に構成であるため、小形で携帯用の機器にも利用で
きる構成が得られる。According to the present invention, the switching transistor is directly switched by the pulse passing through the capacitor,
Shape and reproduce the pulse waveform. Therefore, a pulse signal can be accurately reproduced from an input signal in which a pulse signal in which the difference between the high level and the low level is not constant is superimposed on the DC level signal, regardless of the DC level and the pulse level. . Further, since the circuit configuration is simple and can be operated by a low voltage power source, it is possible to obtain a configuration which is small and can be used for portable equipment.
【００１４】[0014]
【実施例】以下、本発明にかかるパルス信号検出回路を
添付図面を参照にして詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A pulse signal detection circuit according to the present invention will be described below in detail with reference to the accompanying drawings.
【００１５】図１は本発明の一実施例の包絡線検波出力
のパルス信号検出回路である。この回路は入力信号の
“Ｈｉ”レベルと“Ｌｏ”レベルのレベル差がある一定
値（例えば３００ｍＶ）以上あればそのレベルを検出す
ることを目的としている。FIG. 1 shows a pulse signal detection circuit for envelope detection output according to an embodiment of the present invention. The purpose of this circuit is to detect the level difference between the "Hi" level and the "Lo" level of the input signal if the level difference exceeds a certain value (for example, 300 mV).
【００１６】図１の回路はｎｐｎトランジスタＱ１と２
個のｐｎｐトランジスタＱ２、Ｑ３で構成される第１の
電流ミラー回路と２個のｎｐｎトランジスタＱ４、Ｑ５
で構成される第２の電流ミラー回路と抵抗Ｒ１〜３、コ
ンデンサＣ１、２つの電流源Ｉ1 、Ｉ2 および２つの電
圧源Ｖ2 、Ｖ3 で構成されている。定数としては、抵抗
Ｒ1 が１００ｋΩ、Ｒ2 が５ｋΩ、Ｒ3 が５ｋΩ、Ｃ1
は１０μＦ、Ｉ1 、Ｉ2 が１μＡ程度、Ｖ2 が２〜５
Ｖ、Ｖ3 が１Ｖ程度の値である。The circuit of FIG. 1 has npn transistors Q1 and 2
A first current mirror circuit composed of pnp transistors Q2 and Q3 and two npn transistors Q4 and Q5
And a resistor R1 to R3, a capacitor C1, two current sources I1 and I2, and two voltage sources V2 and V3. As constants, the resistance R1 is 100 kΩ, R2 is 5 kΩ, R3 is 5 kΩ, C1
Is 10 μF, I1 and I2 are about 1 μA, and V2 is 2 to 5
V and V3 are values of about 1V.
【００１７】この回路の各部波形を図２に示す。またこ
の回路の動作を説明するフローチャートを図３に示す。
この図１、図２、図３にそって回路の動作を説明する。The waveform of each part of this circuit is shown in FIG. Further, a flow chart for explaining the operation of this circuit is shown in FIG.
The operation of the circuit will be described with reference to FIGS. 1, 2 and 3.
【００１８】入力Ｖ1 として図２（１）に示すような信
号が入力されるものとする。この波形の直流成分Ｖdcin
は、２〜５Ｖ程度の電源電圧Ｖ2 ＝Ｖccに対して０．５
Ｖから１．５Ｖぐらいまで変動することがあるものと
し、パルス波高Ｖp は小さい時は０．３Ｖ程度であると
する。It is assumed that a signal as shown in FIG. 2A is input as the input V1. DC component of this waveform V dcin
Is 0.5 with respect to the power supply voltage V2 = Vcc of about 2 to 5V.
It may vary from V to about 1.5V, and the pulse wave height Vp is about 0.3V when it is small.
【００１９】図２の（イ）の期間は初期モード期間に当
たり直流成分Ｖdcinが一定期間入力に与えられ、これに
よりコンデンサＣ1 は充電される（図３、１００）。こ
の時トランジスタＱ1 はオンであり、図１の（ａ）点の
電圧はＶ(a) は Ｖ(a) ＝Ｖ3 −Ｖbe＝Ｖ(a)1 となる（図３、１０１）。但しＶbeはトランジスタＱ1
のオン時のベース−エミッタ間電圧である。The period (b) in FIG. 2 corresponds to the initial mode period, and the direct current component V dcin is applied to the input for a certain period, whereby the capacitor C1 is charged (100 in FIG. 3). At this time, the transistor Q1 is on, and the voltage at the point (a) in FIG. 1 becomes V (a) = V (a) = V3−Vbe = V (a) 1 (101 in FIG. 3). However, Vbe is transistor Q1
Is the base-emitter voltage when the transistor is on.
【００２０】次に図２の（ロ）の期間にはいると入力Ｖ
1 がパルス波高Ｖp 分立ち上がる。これによりコンデン
サＣ1 がさらにＶdcin＋Ｖp に近い電圧までトランジス
タＱ4 を流れる充電電流Ｉ1'で充電される（図３、１０
２）。電圧Ｖ(a) は一旦 Ｖ(a) ＝Ｖ(a)1＋Ｖp ＝Ｖ(a)2 まで上昇する。これによってトランジスタＱ1 のベース
−エミッタ間電圧は、ベース電圧がＶ3 と固定された電
圧でエミッタ電圧Ｖ(a) が高くなるため、相対的に低く
なり、トランジスタＱ1 はオフになる。これで図１の
（ｂ）点の電圧であり、出力電圧であるＶ(b) はＶcc＝
Ｖ2 に近くなり“Ｈｉ”レベルになる。コンデンサＣ1
が充電し切るまでの間、電圧Ｖ(a) は一旦Ｖ(a)2になっ
た後、徐々に低下する。しかし、このことが問題になら
ないようにコンデンサＣ1 の容量と充電電流を選んでコ
ンデンサＣ1 の充電時間がパルスの周波数に比べて充分
長くなるようにすることができる。Next, when the period (b) in FIG.
1 rises by the pulse wave height Vp. As a result, the capacitor C1 is charged with the charging current I1 'flowing through the transistor Q4 to a voltage closer to V dcin + V p (FIGS. 3 and 10).
2). The voltage V (a) once rises to V (a) = V (a) 1 + Vp = V (a) 2. As a result, the base-emitter voltage of the transistor Q1 becomes relatively low because the base voltage is fixed to V3 and the emitter voltage V (a) becomes high, and the transistor Q1 is turned off. This is the voltage at point (b) in FIG. 1 and the output voltage V (b) is Vcc =
It becomes close to V2 and becomes "Hi" level. Capacitor C1
Until the battery is fully charged, the voltage V (a) once becomes V (a) 2 and then gradually decreases. However, the capacitance and charging current of the capacitor C1 can be selected so that this is not a problem so that the charging time of the capacitor C1 is sufficiently longer than the pulse frequency.
【００２１】次に図２の（ハ）の期間にはいると入力Ｖ
1 は（ロ）の期間よりもパルス波高Ｖp 分立ち下がる。
これにより図１の（ａ）点の電圧はＶ(a) は Ｖ(a) ＝Ｖ(a)2−Ｖp となりトランジスタＱ1 は再びオンになる。トランジス
タＱ1 がオンになると出力電圧であるＶ(b) は回路のオ
ン電流Ｉ2'による抵抗Ｒ１での電圧低下分低くなり出力
電圧Ｖ(b) は“Ｌｏ”レベルになる。図２で（２）はこ
のようなＶ(a) の変化の様子を、（４）は出力電圧Ｖ
(b) の変化の様子を示している。また（３）はコンデン
サＣ1 を流れる電流の変化の様子を示したものである。Next, when the period of (c) of FIG.
1 falls by the pulse wave height Vp from the period of (b).
As a result, the voltage at point (a) in FIG. 1 becomes V (a) = V (a) = V (a) 2-Vp, and the transistor Q1 is turned on again. When the transistor Q1 is turned on, the output voltage V (b) is lowered by the amount of the voltage drop in the resistor R1 due to the on-current I2 'of the circuit, and the output voltage V (b) becomes "Lo" level. In Fig. 2, (2) shows the state of such changes in V (a), and (4) shows the output voltage V
The changes in (b) are shown. Further, (3) shows how the current flowing through the capacitor C1 changes.
【００２２】図４および図５はＳＰＩＣＥシミュレーシ
ョンの結果を示したもので、Ｖcc＝２．５Ｖ、Ｖ3 ＝
１．０Ｖとし、入力波形Ｖ1 を与えたときの出力波形Ｖ
(b) と（ａ）点の電圧Ｖ(a) およびコンデンサＣ1 の充
電電流ｉC1の変化の様子を求めたものである。各シミュ
レーション波形は図２の波形とほぼ一致しており、入力
波形Ｖ1 で０．３Ｖ程度のパルスのレベル差が出力電圧
Ｖ(b) では２Ｖ近くのパルスとなって安定に出力される
事が分かる。4 and 5 show the results of the SPICE simulation, where Vcc = 2.5V and V3 =
Output waveform V when input waveform V1 is set to 1.0V
The changes in the voltage V (a) at points (b) and (a) and the charging current i C1 of the capacitor C1 are obtained. The simulation waveforms are almost the same as the waveforms in FIG. 2, and the level difference of the pulse of about 0.3V in the input waveform V1 becomes a pulse of nearly 2V in the output voltage V (b) and is stably output. I understand.
【００２３】このように本発明では入力信号Ｖ1 のパル
ス波高値の差だけを取り出してトランジスタＱ1 をスイ
ッチさせ、入力信号パルスに合わせた出力電圧Ｖ(b) を
所定のレベルで取り出す事ができる。As described above, according to the present invention, it is possible to take out only the difference in the pulse peak value of the input signal V1 and switch the transistor Q1 to take out the output voltage V (b) corresponding to the input signal pulse at a predetermined level.
【００２４】この発明の回路ではトランジスタＱ1 のス
イッチングに拘るトランジスタＱ1のオン時のベース−
エミッタ間電圧Ｖbeが重要な役割を持っている。またト
ランジスタＱ1 のベース電圧Ｖ3 の温度特性とＶbeの温
度特性は同じでなくてはならない。しかし、それ以外の
コンデンサＣ1 の容量や充電電流Ｉ1'や回路のオン電流
Ｉ2'の値については精度や温度特性の要求はさほど厳し
くなくても良い。In the circuit of the present invention, the base when the transistor Q1 is on, which is concerned with the switching of the transistor Q1,
The emitter-to-emitter voltage Vbe has an important role. Further, the temperature characteristic of the base voltage V3 of the transistor Q1 and the temperature characteristic of Vbe must be the same. However, with respect to other values of the capacitance of the capacitor C1, the charging current I1 ', and the value of the on-current I2' of the circuit, the requirements for accuracy and temperature characteristics may not be so strict.
【００２５】図６はトランジスタＱ1 のＶbeの温度特性
と同様な温度特性を持つトランジスタＱ1 のベース電圧
Ｖ3 用の電源を、トランジスタＱ1 と同じ特性のトラン
ジスタＱ4 をダイオード接続することで構成した例であ
る。図で Ｉ3 は１０μＡ、Ｒ4 は３０ｋΩ程度の値が
用いられる。FIG. 6 shows an example in which a power supply for the base voltage V3 of the transistor Q1 having a temperature characteristic similar to that of Vbe of the transistor Q1 is constituted by diode-connecting a transistor Q4 having the same characteristic as the transistor Q1. . In the figure, I3 is 10 μA and R4 is 30 kΩ.
【００２６】さらに、この回路で回路のオン電流Ｉ2'を
構成する回路の定数の設定が重要である。入力Ｖ1 が
“Ｈｉ”レベルから“Ｌｏ”レベルへ立ち下がった時、
トランジスタＱ1 はオフからオンになるが、その時、電
源Ｖ2 から抵抗Ｒ1 、トランジスタＱ1 、コンデンサＣ
1 へと突入電流Ｉrush（図２（ｃ））が流れ、コンデン
サＣ1 にプリチャージした電荷を放電しきってしまうこ
とが起きる。また、この突入電流Ｉrush後の電流の持続
が大きいとやはりコンデンサＣ1 のプリチャージ電荷を
放電しきってしまう。この電流を小さくするためにこの
回路では、トランジスタＱ1 のコレクタにｐｎｐトラン
ジスタＱ2 を使ったカレントミラー回路による負荷を設
けると共に、このｐｎｐトランジスタＱ2 のエミッタ抵
抗Ｒ１を比較的高抵抗（１００ｋΩ程度）にしている。Further, it is important to set the constant of the circuit that constitutes the on-current I2 'of the circuit in this circuit. When the input V1 falls from "Hi" level to "Lo" level,
The transistor Q1 turns from off to on. At that time, the power source V2 supplies the resistor R1, the transistor Q1, and the capacitor C.
An inrush current I rush (FIG. 2 (c)) flows to 1 and the charge precharged in the capacitor C1 is completely discharged. If the current after the rush current Irush is large, the precharge charge of the capacitor C1 will be completely discharged. In order to reduce this current, in this circuit, a load is provided by a current mirror circuit using a pnp transistor Q2 at the collector of the transistor Q1, and the emitter resistance R1 of this pnp transistor Q2 is made relatively high (about 100 kΩ). There is.
【００２７】以上の実施例では入力信号である包絡線検
波出力の“Ｈｉ”レベルと“Ｌｏ”レベルの差のみを直
接検出している。従って波形積分などを伴う従来方式と
比べて入力パルスのデューティ比等には影響を受けず、
検出回路内での遅れも小さく遅れ量は常に一定である。In the above embodiment, only the difference between the "Hi" level and the "Lo" level of the envelope detection output which is the input signal is directly detected. Therefore, compared with the conventional method that involves waveform integration, etc., it is not affected by the duty ratio of the input pulse, etc.
The delay in the detection circuit is small and the delay amount is always constant.
【００２８】さらに積分回路を使う方式では積分回路の
時定数の精度で回路の検出誤差が大きく左右されるのに
比べ、本発明ではトランジスタＱ1 のベース−エミッタ
間電圧Ｖbeの温度特性とベース電圧Ｖ3 の温度特性を一
致させれば、素子の精度や温度特性にはほとんど影響を
受けない。Further, in the method using the integrating circuit, the detection error of the circuit greatly depends on the accuracy of the time constant of the integrating circuit, whereas in the present invention, the temperature characteristic of the base-emitter voltage Vbe of the transistor Q1 and the base voltage V3. If the temperature characteristics of are matched, the accuracy and temperature characteristics of the element are hardly affected.
【００２９】本発明では最初コンデンサＣ1 をプリチャ
ージしておく必要があるが、その後は容量結合によって
パルス信号が入力されトランジスタＱ1 をスイッチング
する形式なので、パルス幅が正確に伝達され、また入力
信号の“Ｌｏ”レベルの直流レベルの電圧値に対しては
何の制限もなく、０．５Ｖでも１．５Ｖでも差し支えな
い。従って従来の場合は検出困難であった０．５Ｖなど
いう低い値でも問題はない。In the present invention, it is necessary to precharge the capacitor C1 first, but after that, since the pulse signal is input by capacitive coupling and the transistor Q1 is switched, the pulse width is accurately transmitted and the input signal There is no limitation on the voltage value of the DC level of "Lo" level, and either 0.5V or 1.5V will do. Therefore, there is no problem even with a low value such as 0.5 V, which was difficult to detect in the conventional case.
【００３０】更に回路が簡単で、素子数が従来のものに
比べて格段に少ないので、小型で消費電力が少なく、廉
価であり、素子数の少ない分だけ信頼性が高い。Further, since the circuit is simple and the number of elements is remarkably smaller than that of the conventional one, the size is small, the power consumption is low, the cost is low, and the reliability is high due to the small number of elements.
【００３１】[0031]
【発明の効果】以上説明したように本発明では、コンデ
ンサを通したパルスでスイッチングトランジスタを直接
スイッチングさせて、パルス波形を再現するようにして
いる。このため、入力パルスのパルス幅に影響されずに
パルスが再生できる。また、パルスの入力レベルの絶対
値にも影響されない。As described above, in the present invention, the switching transistor is directly switched by the pulse passing through the capacitor to reproduce the pulse waveform. Therefore, the pulse can be reproduced without being affected by the pulse width of the input pulse. In addition, it is not affected by the absolute value of the pulse input level.
【００３２】さらに、スイッチングトランジスタと同じ
温度特性をベースバイアス電源に持たせているので、素
子そのもののの精度や温度特性には余り影響されない。
このため、回路の素子数を少なくでき、また電源も低い
電圧のもので充分である。Further, since the base bias power supply has the same temperature characteristics as the switching transistor, the accuracy and temperature characteristics of the element itself are not so affected.
Therefore, the number of elements in the circuit can be reduced, and a power source with a low voltage is sufficient.
【００３３】したがって、直流レベル信号上にハイレベ
ルとローレベルの差が一定しないパルス信号が重畳され
たような入力信号から、直流レベル、パルスレベルに左
右されず、正確にパルス信号を再生することができる。
また回路構成も簡単で、低電圧電源で動作可能に構成で
あるため、小形で携帯用の機器にも利用できる。Therefore, it is possible to accurately reproduce a pulse signal from an input signal in which a pulse signal in which the difference between the high level and the low level is not constant is superimposed on the DC level signal, regardless of the DC level and the pulse level. You can
Further, the circuit configuration is simple and can be operated by a low voltage power source, so that it can be used in a small and portable device.
【図１】本発明の一実施例の回路図。FIG. 1 is a circuit diagram of an embodiment of the present invention.
【図２】図１に示す実施例の各部の波形図。FIG. 2 is a waveform chart of each part of the embodiment shown in FIG.
【図３】図１に示す実施例での処理の概要を示すフロー
チャート。FIG. 3 is a flowchart showing an outline of processing in the embodiment shown in FIG.
【図４】図１に示す実施例のＳＰＩＣＥシミュレーショ
ンによる各部波形の表示結果（その１−回路入力信号と
回路出力信号）。FIG. 4 is a display result of waveforms at various parts by SPICE simulation of the embodiment shown in FIG. 1 (part 1-circuit input signal and circuit output signal).
【図５】図１に示す実施例のＳＰＩＣＥシミュレーショ
ンによる各部波形の表示結果（その２−ａ点電圧とコン
デンサ電流）。5 is a display result of waveforms at various parts by the SPICE simulation of the embodiment shown in FIG. 1 (part 2-a voltage and capacitor current).
【図６】図１に示す実施例で用いられるトランジスタベ
ース電源の一実施例。6 is an example of a transistor base power supply used in the example shown in FIG.
【図７】データ通信受信回路の従来例の回路ブロック
図。FIG. 7 is a circuit block diagram of a conventional example of a data communication receiving circuit.
【図８】図７の従来例の各部波形図。FIG. 8 is a waveform chart of each part of the conventional example of FIG.
【図９】データ通信受信回路の検波回路の他の実施例。FIG. 9 is another embodiment of the detection circuit of the data communication receiving circuit.
【図１０】図９の従来例での各部波形図。10 is a waveform chart of each part in the conventional example of FIG.
１１ アンテナ １２ ＲＦ増幅器 １３ ミキサー １４ 共振器 １５ 増幅器 １６ 包絡線検波器 １７、２１ コンパレータ １８ ＡＧＣ信号部 ２０ オペアンプ Ｉ1 〜Ｉ3 電流源 Ｑ1 〜Ｑ6 トランジスタ Ｒ1 〜Ｒ4 、Ｒa 〜Ｒc 抵抗 Ｖ1 〜Ｖ3 電源 11 antenna 12 RF amplifier 13 mixer 14 resonator 15 amplifier 16 envelope detector 17, 21 comparator 18 AGC signal section 20 operational amplifier I1 to I3 current source Q1 to Q6 transistors R1 to R4, Ra to Rc resistance V1 to V3 power supply
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 7/26 １０３ Ｃ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H04B 7/26 103 C
Claims (2)
ルとローレベルの差が一定しないパルス信号が重畳され
た入力信号から、該パルス信号を検出するパルス信号検
出回路において、 スイッチングトランジスタと２組の電流ミラー回路と２
つの電流源と２つの電圧源と容量手段で構成され、前記
スイッチングトランジスタのエミッタと入力信号間に該
入力信号を前記スイッチングトランジスタに結合するよ
うに前記容量手段が設けられ、前記電流ミラー回路は前
記スイッチングトランジスタのコレクタ側及びエミッタ
側にそれぞれ設けられて前記スイッチングトランジスタ
の負荷を構成し、前記電流源は前記電流ミラー回路の電
流を制限することによって前記スイッチングトランジス
タを流れる電流および前記容量手段の充放電電流を制限
し、前記電圧源の１つは前記スイッチングトランジスタ
回路および前記電流ミラー回路の電源であり、前記電圧
源の他の１つは前記スイッチングトランジスタのベース
バイアス電源であることを特徴とする請求項１記載のパ
ルス信号検出回路。1. A pulse signal detection circuit for detecting a pulse signal from an input signal in which a pulse signal whose high-level and low-level differences are not constant is superimposed on a DC level signal which varies a lot, and a switching transistor and two pairs. Current mirror circuit and 2
The current mirror circuit includes the one current source, the two voltage sources, and the capacitance means, and the capacitance means is provided between the emitter of the switching transistor and the input signal so as to couple the input signal to the switching transistor. They are provided on the collector side and the emitter side of the switching transistor, respectively, to form a load of the switching transistor, and the current source limits the current of the current mirror circuit so that the current flowing through the switching transistor and the charging / discharging of the capacitance means. Current limiting, one of the voltage sources being a power supply for the switching transistor circuit and the current mirror circuit, and another one of the voltage sources being a base bias power supply for the switching transistor. Item 1 pulse signal detection circuit
・エミッタ間電圧の温度特性と、前記スイッチングトラ
ンジスタのベースバイアス電源の温度特性を一致させた
ことを特徴とする請求項１記載のパルス信号検出回路。2. The pulse signal detection circuit according to claim 1, wherein the temperature characteristic of the base-emitter voltage of the switching transistor and the temperature characteristic of the base bias power supply of the switching transistor are matched.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23348594A JP3148797B2 (en) | 1994-09-28 | 1994-09-28 | Pulse signal detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23348594A JP3148797B2 (en) | 1994-09-28 | 1994-09-28 | Pulse signal detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897687A true JPH0897687A (en) | 1996-04-12 |
| JP3148797B2 JP3148797B2 (en) | 2001-03-26 |
Family
ID=16955751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23348594A Expired - Fee Related JP3148797B2 (en) | 1994-09-28 | 1994-09-28 | Pulse signal detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148797B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5521272B2 (en) * | 2006-04-12 | 2014-06-11 | 三菱レイヨン株式会社 | Sludge or wastewater treatment method |
-
1994
- 1994-09-28 JP JP23348594A patent/JP3148797B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3148797B2 (en) | 2001-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100427908C (en) | Temp. checking circuit unsensing for change of supply voltage and temp | |
| US5440254A (en) | Accurate low voltage detect circuit | |
| US5614851A (en) | High-accuracy, low-power peak-to-peak voltage detector | |
| EP0377897A2 (en) | Duty ratio control circuit apparatus | |
| US5942921A (en) | Differential comparator with an extended input range | |
| US8843093B2 (en) | Low power squelch detector circuit | |
| US4321488A (en) | Sample and hold detector | |
| AU599296B2 (en) | Temperature stabilized rf detector | |
| US7049856B2 (en) | High speed peak amplitude comparator | |
| US5825209A (en) | Quadrature phase detector | |
| US5367491A (en) | Apparatus for automatically initiating a stress mode of a semiconductor memory device | |
| EP0124944B1 (en) | Peak detector | |
| US4701639A (en) | Threshold detector circuit and method | |
| US5798663A (en) | Precision hysteresis generator | |
| US6570443B2 (en) | Amplitude control of an alternating signal generated by an electronic device such as an oscillator circuit | |
| US6628147B2 (en) | Comparator having reduced sensitivity to offset voltage and timing errors | |
| US5469090A (en) | Transistor circuit for holding peak/bottom level of signal | |
| EP0273630A3 (en) | Improved line receiver | |
| JPH0897687A (en) | Pulse signal detection circuit | |
| CN110672928A (en) | Circuit and device for measuring time difference of pulse per second signal | |
| US7220953B2 (en) | Photodiode circuit with improved response time | |
| CA2201697A1 (en) | Extended frequency range relaxation oscillator with improved linearity | |
| US6856117B2 (en) | Detection circuit having an adaptive threshold | |
| US6300804B1 (en) | Differential comparator with dispersion reduction circuitry | |
| US5101178A (en) | Crystal oscillator having frequency adjustment responsive to power supply voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |