JPH0897004A - Chip resistor - Google Patents
Chip resistorInfo
- Publication number
- JPH0897004A JPH0897004A JP6235444A JP23544494A JPH0897004A JP H0897004 A JPH0897004 A JP H0897004A JP 6235444 A JP6235444 A JP 6235444A JP 23544494 A JP23544494 A JP 23544494A JP H0897004 A JPH0897004 A JP H0897004A
- Authority
- JP
- Japan
- Prior art keywords
- film
- overglass
- layer
- resistor
- terminal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、オーバーガラスのカケ
などが少なく、且つ吸引保持に優れたチップ抵抗器に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip resistor which is less likely to have overglass chips and which is excellent in suction holding.
【０００２】[0002]
【従来の技術】従来より、チップ抵抗器は、図５、図
６、図７示すように、矩形状のセラミック基板１の相対
向する一対の端辺（以下、短辺側端辺という）に端子電
極２ａ、２ｂが形成されており、そのセラミック基板１
の表面に、厚膜抵抗体膜３、１次オーバーガラス４、２
次オーバーガラス５０が夫々形成されていた。尚、厚膜
抵抗体膜３は、両端子電極の表面側導体に接続してお
り、１次オーバーガラス４は、厚膜抵抗体膜３のレーザ
ートリミング時の衝撃を緩和するために厚膜抵抗体膜３
を被覆するように、また、２次オーバーガラス５０は、
少なくとも厚膜抵抗体膜３に形成したトリミング溝３ａ
を完全に覆うために形成されていた。2. Description of the Related Art Conventionally, as shown in FIG. 5, FIG. 6, and FIG. 7, a chip resistor has a pair of opposite side edges (hereinafter referred to as short side edges) of a rectangular ceramic substrate 1. Terminal electrodes 2a, 2b are formed, and the ceramic substrate 1
On the surface of the thick film resistor film 3, the primary overglass 4, 2
Next overglass 50 was formed respectively. In addition, the thick film resistor film 3 is connected to the surface side conductors of both terminal electrodes, and the primary overglass 4 is formed by the thick film resistor film 3 in order to reduce the impact at the time of laser trimming of the thick film resistor film 3. Body membrane 3
And the secondary overglass 50 is
At least the trimming groove 3a formed in the thick film resistor film 3
Was formed to completely cover the.
【０００３】その製造方法の一例は、まず、複数のセラ
ミック基板１が抽出できるように分割溝を縦横に形成し
た大型セラミック基板を用意し、分割溝に区画された各
素子領域に各種厚膜技法を用いて、端子電極２ａ、２
ｂ、厚膜抵抗体膜３、オーバーガラス層４、５０を形成
する。An example of the manufacturing method is as follows. First, a large-sized ceramic substrate in which dividing grooves are formed vertically and horizontally so that a plurality of ceramic substrates 1 can be extracted is prepared, and various thick film techniques are applied to each element region divided into the dividing grooves. By using the terminal electrodes 2a, 2
b, the thick film resistor film 3, and the overglass layers 4 and 50 are formed.
【０００４】具体的には、各領域の短辺側端辺部分の表
面及び裏面に、端子電極２ａ、２ｂとなる導体膜をＡｇ
系導電性ペーストの印刷焼きつけにより形成する。Specifically, a conductor film to be the terminal electrodes 2a and 2b is formed on the front and back surfaces of the short side edge portions of each region by Ag.
It is formed by printing and baking a conductive paste.
【０００５】次に、端子電極２ａ、２ｂとなる表面側導
体膜に跨がるように、厚膜抵抗体膜３を、酸化ルテニウ
ムを主成分とする抵抗ペーストを用いて印刷・焼きつけ
により形成する。Next, the thick film resistor film 3 is formed by printing and baking using a resistance paste containing ruthenium oxide as a main component so as to extend over the surface side conductor film to be the terminal electrodes 2a, 2b. .
【０００６】次に、厚膜抵抗体膜３上にホウ珪酸鉛系の
ガラスペーストで、１次オーバーガラス層４を印刷・焼
きつけにより形成する。Next, a primary overglass layer 4 is formed on the thick film resistor film 3 by printing and baking with a lead borosilicate glass paste.
【０００７】次に、表面側の導体膜に抵抗値測定用プロ
ーブを当てて、厚膜抵抗体膜３の抵抗値をモニタリング
しながら、レーザー光線などを照射して、厚膜抵抗体膜
３の一部にトリミング溝３ａを形成して、厚膜抵抗体膜
３の抵抗値を所定値に調整する。Next, a probe for resistance value measurement is applied to the conductor film on the front surface side, and while monitoring the resistance value of the thick film resistor film 3, a laser beam or the like is irradiated to irradiate the thick film resistor film 3. A trimming groove 3a is formed in the portion to adjust the resistance value of the thick film resistor film 3 to a predetermined value.
【０００８】その後、１次オーバーガラス層４上に、ホ
ウ珪酸鉛系のガラスペーストで、２次オーバーガラス層
５０を印刷・焼きつけにより形成する。After that, a secondary overglass layer 50 is formed on the primary overglass layer 4 by printing and baking with a lead borosilicate glass paste.
【０００９】次に、端子電極２ａ、２ｂを形成した短辺
側端面が露出するように、大型セラミック基板を短冊状
に１次分割を行う。Next, the large-sized ceramic substrate is first divided into strips so that the end faces on the short sides on which the terminal electrodes 2a and 2b are formed are exposed.
【００１０】次に、分割されて露出する端面に、端子電
極２ａ、２ｂの表面側の導体膜と裏面側の導体膜とが接
続するように、端面の導体膜をＡｇ系導電性ペーストの
印刷焼きつけにより形成する。Next, the conductor film on the end face is printed with Ag-based conductive paste so that the conductor film on the front surface side and the conductor film on the rear surface side of the terminal electrodes 2a and 2b are connected to the end face which is divided and exposed. It is formed by baking.
【００１１】次に、端子電極２ａ、２ｂを形成した短辺
側端辺と直交する相対向するもう一対の端辺（以下、長
辺側端辺という）の分割溝を２次分割処理して、短冊状
基板を個々のチップ抵抗器に分割する。Next, the pair of dividing grooves of another pair of opposite side edges (hereinafter, referred to as long side side edges) orthogonal to the short side edges forming the terminal electrodes 2a and 2b are subjected to a secondary division process. , The strip substrate is divided into individual chip resistors.
【００１２】最後に、端子電極の表面に、Ｎｉメッキや
半田メッキなどの表面メッキ層を形成する。Finally, a surface plating layer such as Ni plating or solder plating is formed on the surface of the terminal electrode.
【００１３】このようなチップ抵抗器において、１次オ
ーバーガラス層４、２次オーバーガラス層５０は、端子
電極２ａ、２ｂを露出し、且つ厚膜抵抗体膜３を完全に
覆うように形成され、その端部は、二次分割される長辺
側端辺にまで延出していた。In such a chip resistor, the primary overglass layer 4 and the secondary overglass layer 50 are formed so as to expose the terminal electrodes 2a and 2b and completely cover the thick film resistor film 3. , The end thereof extended to the long-side end that is secondarily divided.
【００１４】即ち、大型セラミック基板上で、１次オー
バーガラス層４、２次オーバーガラス層５０を形成する
場合には、ガラスペーストを分割溝を越えて隣接する素
子領域に跨がるようにして形成していた。That is, when the primary overglass layer 4 and the secondary overglass layer 50 are formed on a large-sized ceramic substrate, the glass paste is spread over the dividing grooves and over the adjacent element regions. Had formed.
【００１５】しかし、このような構造であると１次オー
バーガラス層４、２次オーバーガラス層５０は、２次分
割時にセラミック基板１と一緒に分割処理されることに
なり、分割時の機械的な衝撃により、特に、ガラス層５
０にクラックやカケなどが発生することがあった。この
ようなクラック、カケなどが発生してしまうと、チップ
抵抗器の製造工程においては、端子電極２ａ、２ｂ表面
に表面メッキ層を形成する際のメッキ液が含浸したり、
使用中においては湿気などが含浸してしまい、種々の悪
影響を与える。However, with such a structure, the primary overglass layer 4 and the secondary overglass layer 50 are divided together with the ceramic substrate 1 at the time of the secondary division, and mechanically at the time of division. Due to a strong impact, especially the glass layer 5
There were cases where cracks, chips, etc. occurred at 0. If such cracks, chips, etc. occur, in the manufacturing process of the chip resistor, a plating solution for forming a surface plating layer on the surfaces of the terminal electrodes 2a, 2b is impregnated,
During use, it is impregnated with moisture and the like, which has various adverse effects.
【００１６】例えば、メッキ液が含浸した場合、プリン
ト配線基板にチップ抵抗器を半田接合する際に、半田の
溶融熱によりメッキ液が膨張・爆発してしまったり、ま
た、湿気が含浸した場合、トリミングによる抵抗値調整
後の抵抗値が変動してしまうことがある。For example, when the plating solution is impregnated, when the chip resistor is soldered to the printed wiring board, the plating solution expands or explodes due to the melting heat of the solder, or when it is impregnated with moisture, The resistance value may change after the resistance value is adjusted by trimming.
【００１７】また、別の従来のチップ抵抗器は、１次オ
ーバーガラス層に比較して膜厚が厚い２次オーバーガラ
ス層を、セラミック基板の長辺側端辺にまで達しないパ
ターンに形成していた。即ち、大型セラミック基板上
に、２次オーバーガラス層を形成する際には、基板の長
辺側端辺（分割溝）に到達しないように、その素子領域
内で独立させるようにして形成していた。In another conventional chip resistor, a secondary overglass layer, which is thicker than the primary overglass layer, is formed in a pattern that does not reach the long side edges of the ceramic substrate. Was there. That is, when the secondary overglass layer is formed on the large-sized ceramic substrate, the secondary overglass layer is formed so as to be independent within the element region so as not to reach the long side edge (division groove) of the substrate. It was
【００１８】このような構造では、２次オーバーガラス
層のカケやクラックの発生を防止できるものであった。With such a structure, it is possible to prevent the occurrence of chips and cracks in the secondary overglass layer.
【００１９】[0019]
【発明が解決しようとする課題】しかし、このように２
次オーバーガラス層を分割溝にまで達しないように形成
することは、印刷ずれなどを考慮すると困難であり、し
かも、０．５ｍｍ×１．０ｍｍのチップ抵抗器の超小型
化されている近年では非常に困難である。However, in this way,
It is difficult to form the next overglass layer so as not to reach the dividing groove in consideration of printing misalignment, and moreover, in recent years, when the chip resistor of 0.5 mm × 1.0 mm is miniaturized. Very difficult.
【００２０】また、２次オーバーガラス層を分割溝にま
で達しないように形成すると、その表面の平坦部分の面
積は大きく減少してしまい、チップ抵抗器のマウント装
置で、プリント配線基板の所定位置に吸着して配置する
場合、吸着信頼性が減少してしまうことになる。Further, if the secondary overglass layer is formed so as not to reach the dividing groove, the area of the flat portion of the surface will be greatly reduced, and in the mounting device of the chip resistor, the predetermined position of the printed wiring board will be obtained. In the case of adsorbing and arranging on the substrate, the adsorption reliability will be reduced.
【００２１】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、製造工程が容易で、特に２次
オーバーガラス層のカケやクラックを有効に抑え、さら
に、マウント装置での吸着信頼性が維持できるチップ抵
抗器を提案するこことにある。The present invention has been devised in view of the above-mentioned problems, and an object thereof is to facilitate a manufacturing process, particularly effectively suppress chipping and cracks in the secondary overglass layer, and further, mount device. The purpose is to propose a chip resistor that can maintain the adsorption reliability in the above.
【００２２】[0022]
【課題を解決するための手段】本発明のチップ抵抗器
は、矩形状セラミック基板の相対向する１対の両端辺に
端子電極を、セラミック基板の表面に該端子電極と接続
するように厚膜抵抗体膜を、該厚膜抵抗体膜上に前記端
子電極を露出するようにして１次オーバーガラス被覆
層、２次オーバーガラス層を夫々配置して成るチップ抵
抗器において、前記２次オーバーガラス層は、セラミッ
ク基板の相対向するもう一対の端辺にまで延出してお
り、且つその厚みが、厚膜抵抗体膜部分に比較して、前
記延出した端辺部分で薄くなっている。In the chip resistor of the present invention, a terminal electrode is formed on a pair of opposite ends of a rectangular ceramic substrate, and a thick film is formed on the surface of the ceramic substrate so as to be connected to the terminal electrode. In a chip resistor comprising a resistor film, a primary overglass coating layer and a secondary overglass layer respectively disposed on the thick film resistor film so as to expose the terminal electrodes, the secondary overglass is provided. The layer extends to another pair of opposite edges of the ceramic substrate, and the thickness of the layer is thinner at the extended edges than in the thick film resistor film portion.
【００２３】[0023]
【作用】本発明によれば、２次オーバーガラス層が、端
子電極を形成した基板の相対向する一対の端辺と直交す
るもう一対の端辺にまで達して形成されることになるた
め、例えば、大型セラミック基板上に２次オーバーガラ
ス層を形成する際に、隣接する素子領域を区画する分割
溝に跨がって形成することができ、その製造工程が容易
となる。しかも、２次オーバーガラス層の表面の平坦部
分の面積が減少することがないため、マウント装置での
吸着信頼性が維持できる。According to the present invention, the secondary overglass layer is formed so as to reach up to another pair of edges that are orthogonal to the pair of edges that face each other of the substrate on which the terminal electrodes are formed. For example, when the secondary overglass layer is formed on the large-sized ceramic substrate, the secondary overglass layer can be formed so as to straddle the dividing grooves that partition the adjacent element regions, and the manufacturing process thereof becomes easy. Moreover, since the area of the flat portion of the surface of the secondary overglass layer does not decrease, the suction reliability in the mount device can be maintained.
【００２４】また、２次オーバーガラス層が到達する基
板の端辺側においては、その厚みが薄くなっているた
め、分割処理に２次オーバーガラス層に発生するクラッ
クやカケなどを有効に抑えることができる。On the side of the edge of the substrate that the secondary overglass layer reaches, the thickness is thin, so cracks and chips that occur in the secondary overglass layer during the dividing process can be effectively suppressed. You can
【００２５】このため、ガラス層にメッキ液が含浸した
り、湿気が含浸したりすることがなく、特性の変動の少
ない取扱が安全なチップ抵抗器となる。Therefore, the glass resistor is not impregnated with the plating solution or moisture, and the chip resistor is safe to handle with little fluctuation in characteristics.
【００２６】[0026]
【実施例】以下、本発明のチップ抵抗器を図面に基づい
て詳説する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The chip resistor of the present invention will be described below in detail with reference to the drawings.
【００２７】図１は、本発明のチップ抵抗器の平面図で
あり、図２は図１中のＡ−Ａ線断面を示す図であり、図
３は図１中のＢ−Ｂ線断面図である。尚、図５〜図７に
示すした従来のチップ抵抗器と同一部分は同一符号を付
して説明する。FIG. 1 is a plan view of a chip resistor of the present invention, FIG. 2 is a view showing a cross section taken along line AA in FIG. 1, and FIG. 3 is a cross sectional view taken along line BB in FIG. Is. Incidentally, the same parts as those of the conventional chip resistor shown in FIGS.
【００２８】本発明のチップ抵抗器は、矩形状セラミッ
ク基板１、基板１の相対向する一対の端辺部分に形成さ
れた端子電極２ａ、２ｂ、該端子電極２ａ、２ｂに跨が
るように配置された厚膜抵抗体膜３、該厚膜抵抗体膜３
を被覆する１次オーバーガラス層４、該１次オーバーガ
ラス層４を被覆する２次オーバーガラス層５とから構成
されている。尚、図に示すチップ抵抗器は、端子電極２
ａ、２ｂを形成した基板１の相対向する端辺は、もう一
対の端辺よりも短いため、説明上、「短辺側端辺」とい
い、端子電極２ａ、２ｂが形成されていない端辺を「長
辺側端辺」という。The chip resistor of the present invention straddles the rectangular ceramic substrate 1, the terminal electrodes 2a and 2b formed on a pair of opposite side edges of the substrate 1, and the terminal electrodes 2a and 2b. Thick film resistor film 3 arranged, and the thick film resistor film 3
And a secondary overglass layer 5 that covers the primary overglass layer 4. In addition, the chip resistor shown in FIG.
Since the opposite edges of the substrate 1 on which a and 2b are formed are shorter than the other pair of edges, they are referred to as “short-side edges” in the description, and the edges where the terminal electrodes 2a and 2b are not formed. The side is called the “long side edge”.
【００２９】セラミック基板１は、基板厚み０．３ｍｍ
のアルミナなどのセラミックからなる。The ceramic substrate 1 has a substrate thickness of 0.3 mm.
Made of ceramics such as alumina.
【００３０】端子電極２ａ、２ｂは、セラミック基板１
の短辺側端辺部分の表面、端面、裏面に渡り形成されて
いる。具体的には、Ａｇ系導電性ペーストの印刷焼きつ
けにより形成される。尚、端子電極２ａ、２ｂの表面に
は、端子電極２ａ、２ｂの半田食われを防止し、半田濡
れ性を向上させるための表面メッキ層が形成されてい
る。The terminal electrodes 2a and 2b are the ceramic substrate 1
Is formed over the front surface, the end surface, and the back surface of the short side edge portion. Specifically, it is formed by printing and printing an Ag-based conductive paste. A surface plating layer is formed on the surfaces of the terminal electrodes 2a and 2b to prevent the terminal electrodes 2a and 2b from being eroded by solder and to improve solder wettability.
【００３１】厚膜抵抗体膜３は、セラミック基板１の表
面に、前記端子電極２ａ、２ｂの表面側の導体膜に重畳
するように、例えば、酸化ルテニウムなどを主成分とす
る抵抗体ペーストの印刷・焼きつけにより形成される。The thick film resistor film 3 is made of, for example, a resistor paste containing ruthenium oxide as a main component so as to overlap the surface of the ceramic substrate 1 and the conductor film on the surface side of the terminal electrodes 2a and 2b. It is formed by printing and printing.
【００３２】１次オーバーガラス層４は、厚膜抵抗体膜
３上に、少なくともレーザートリミングされる位置を含
むように被覆されている。この膜厚は５〜１０μｍ程度
であり、ホウ珪酸鉛系などの低融点ガラスを主成分とす
るガラスペーストを印刷・焼きつけすることにより形成
される。その形状は、好ましくは１次オーバーガラス層
４の長手方向の寸法は、厚膜抵抗体膜３の長手方向の寸
法よりも、少なくとも５０μｍ程度短くなっている。こ
れは、１次オーバーガラス層４の印刷時、印刷ずれが生
じても、この１次オーバーガラス層４によって、端子電
極２ａ、２ｂの露出面積を狭くしないためである。ま
た、長手方向と直交する幅に関しては、基板１の全幅に
わたり形成されている。The primary overglass layer 4 is coated on the thick film resistor film 3 so as to include at least the position to be laser trimmed. This film thickness is about 5 to 10 μm, and is formed by printing and baking a glass paste whose main component is a low melting point glass such as lead borosilicate. With respect to the shape, the dimension of the primary overglass layer 4 in the longitudinal direction is preferably at least about 50 μm shorter than the dimension of the thick film resistor film 3 in the longitudinal direction. This is because the exposed area of the terminal electrodes 2a and 2b is not narrowed by the primary overglass layer 4 even if printing misalignment occurs during printing of the primary overglass layer 4. Further, the width orthogonal to the longitudinal direction is formed over the entire width of the substrate 1.
【００３３】この１次オーバーガラス層４が形成された
後、厚膜抵抗体膜３の抵抗値を調整するためのトリミン
グ処理が行われ、その結果、１次オーバーガラス層４及
び厚膜抵抗体膜３の一部にトリミング溝３ａが形成され
る。具体的には、端子電極２ａ、２ｂの表面側の導体膜
に抵抗値測定用のプーロブが当てて、厚膜抵抗体膜３の
抵抗値を測定しながら、所定抵抗値になるようにレーザ
ー光線を照射して、１次オーバーガラス層４及び厚膜抵
抗体膜３の一部を除去することによって行われる。After the primary overglass layer 4 is formed, a trimming process for adjusting the resistance value of the thick film resistor film 3 is performed, and as a result, the primary overglass layer 4 and the thick film resistor are formed. A trimming groove 3 a is formed in a part of the film 3. Specifically, a resistance measuring probe is applied to the conductor films on the surface side of the terminal electrodes 2a and 2b to measure the resistance value of the thick film resistor film 3, and a laser beam is applied so as to reach a predetermined resistance value. Irradiation is performed to remove a part of the primary overglass layer 4 and the thick film resistor film 3.
【００３４】２次オーバーガラス層５は、１次オーバー
ガラス層４及び厚膜抵抗体膜３に形成されたトリミング
溝を被覆するために、１次オーバーガラス層４及び厚膜
抵抗体膜３を完全に覆うように形成される。具体的には
ホウ珪酸鉛系などの低融点ガラスを主成分とするガラス
ペーストを印刷・焼きつけすることにより形成される。
その形状は、基板１の短辺側端辺においては、１次オー
バーガラス層４及び厚膜抵抗体膜層３を完全に被覆する
ように形成され、さらに、基板の長辺側端辺に関して
は、その端辺に到達するように形成されている。The secondary overglass layer 5 includes the primary overglass layer 4 and the thick film resistor film 3 in order to cover the trimming grooves formed in the primary overglass layer 4 and the thick film resistor film 3. It is formed so as to completely cover. Specifically, it is formed by printing and baking a glass paste containing a low-melting glass such as lead borosilicate as a main component.
The shape is formed so that the short side edge of the substrate 1 completely covers the primary overglass layer 4 and the thick film resistor film layer 3, and the long edge side of the substrate is , Is formed so as to reach the edge.
【００３５】ここで、２次オーバーガラス層５の膜厚
は、実質的に厚膜抵抗体膜３を被覆する基板１の中央部
分と、長辺側端辺にまで延出する部分では、その膜厚が
異なり、基板１の中央部分の厚膜は１０〜２０μｍであ
り、長辺側端辺部分では１０μｍ以下となっている。Here, the film thickness of the secondary overglass layer 5 is substantially the same in the central portion of the substrate 1 covering the thick film resistor film 3 and the portion extending to the long side edge. The film thickness is different, and the thick film in the central portion of the substrate 1 is 10 to 20 μm, and is 10 μm or less in the long side edge portion.
【００３６】次に、上述の構造のチップ抵抗器の製造方
法を説明する。Next, a method of manufacturing the chip resistor having the above structure will be described.
【００３７】まず、上述の所定形状のセラミック基板１
が複数抽出できる大型セラミック基板を用意する。ここ
で、所定形状のセラミック基板１は、大型セラミック基
板の表面及び又は裏面に形成された縦横に延びる分割溝
に複数の素子領域に区画されている。First, the ceramic substrate 1 having the above-mentioned predetermined shape.
Prepare a large-sized ceramic substrate that can be extracted multiple times. Here, the ceramic substrate 1 having a predetermined shape is divided into a plurality of element regions by dividing grooves formed in the front surface and / or the back surface of the large-sized ceramic substrate and extending vertically and horizontally.
【００３８】次に、各素子領域の短辺側端辺部の表面側
及び裏面側に、端子電極２ａ、２ｂとなる導体膜を形成
する。具体的には、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄなど
のＡｇ合金）を主成分とする導電性ペーストの印刷・８
５０℃程度の焼きつけにより形成される。Next, a conductor film to be the terminal electrodes 2a and 2b is formed on the front surface side and the back surface side of the short side edge portion of each element region. Specifically, printing of a conductive paste containing Ag-based (Ag simple substance, Ag alloy such as Ag-Pd) as a main component.
It is formed by baking at about 50 ° C.
【００３９】次に、各素子領域の表面に、端子電極２
ａ、２ｂとなる表面側の導体膜に端部が重畳するよう
に、厚膜抵抗体膜３を形成する。具体的には、酸化ルテ
ニウムを主成分とする抵抗体ペーストの印刷・８５０℃
程度の焼きつけにより形成される。Next, the terminal electrode 2 is formed on the surface of each element region.
The thick film resistor film 3 is formed so that the end portions thereof overlap the conductor films on the surface side to be a and 2b. Specifically, printing a resistor paste containing ruthenium oxide as the main component at 850 ° C.
It is formed by baking a degree.
【００４０】次に、各素子領域の幅方向の分割溝を介し
て隣接する各領域に連続して、厚膜抵抗体膜３の少なく
ともトリミング部分を覆うように１次オーバーガラス層
４を、ホウ珪酸鉛系の低融点ガラスペーストを印刷・８
５０℃の焼きつけにより形成する。Next, the primary overglass layer 4 is formed so as to cover at least the trimming portion of the thick film resistor film 3 continuously to each region adjacent to each other via the dividing groove in the width direction of each element region. Print lead silicate-based low-melting glass paste.
It is formed by baking at 50 ° C.
【００４１】次に、各素子領域において、端子電極２
ａ、２ｂの表面側の導体膜に抵抗値測定用のプーロブを
当てて、厚膜抵抗体膜３の抵抗値を測定しながら、１次
オーバーガラス層４を介してレーザー照射して、厚膜抵
抗体膜３の一部を除去し、トリミング溝３ａを形成し
て、所定抵抗値にまで調整を行う。Next, in each element region, the terminal electrode 2
While applying resistance measuring porobs to the conductor films on the surface side of a and 2b and measuring the resistance value of the thick film resistor film 3, laser irradiation is performed through the primary overglass layer 4 to form a thick film. A part of the resistor film 3 is removed, a trimming groove 3a is formed, and the resistance value is adjusted to a predetermined value.
【００４２】次に、各素子領域の幅方向の分割溝を介し
て隣接する各領域に連続して、各領域の１次オーバーガ
ラス層４、厚膜抵抗体膜３を完全に覆うすよに、２次オ
ーバーガラス層５をホウ珪酸鉛系の低融点ガラスペース
トを印刷・８５０℃の焼きつけにより形成する。Next, the primary overglass layer 4 and the thick film resistor film 3 in each region are completely covered so as to be continuous with each adjacent region via the dividing groove in the width direction of each element region. The secondary overglass layer 5 is formed by printing a lead borosilicate-based low melting point glass paste and baking at 850 ° C.
【００４３】この時、２次オーバーガラス層５は、厚膜
抵抗体膜３上部分の膜厚が１０〜２０μｍ、各領域の長
辺側端辺部分で１０μｍ以下と膜厚を変える必要があ
る。この膜厚を達成する方法としては、図４に示すよう
に、２次オーバーガラス層５となるガラス塗布膜５１を
形成した際のパターンを制御することによって達成され
る。図４では、分割溝１１・・・、１２・・・によって
区画された各素子領域を有する大型セラミック基板１０
上に、２次オーバーガラス層５となるガラス塗布膜５１
は、基板の幅方向に隣接する各素子領域に連続して形成
される。ここで、ガラス塗布膜５１は、基板の幅方向に
隣接する各素子領域を区画する２次分割される分割溝１
２上に、所定形状の開口部５１ａ・・・が形成されてい
る。具体的には、開口部５１ａ・・・の形状は、分割溝
１２・・・が延びる方向が長辺となる長円形、菱形状、
矩形状、楔状三角形状などとなるように形成される。At this time, the film thickness of the secondary overglass layer 5 needs to be changed to 10 to 20 μm at the upper portion of the thick film resistor film 3 and 10 μm or less at the long side edge portion of each region. . The method for achieving this film thickness is achieved by controlling the pattern when the glass coating film 51 to be the secondary overglass layer 5 is formed, as shown in FIG. In FIG. 4, a large-sized ceramic substrate 10 having element regions divided by dividing grooves 11 ...
On top, a glass coating film 51 to be the secondary overglass layer 5 is formed.
Are continuously formed in the element regions adjacent to each other in the width direction of the substrate. Here, the glass coating film 51 is a secondary dividing groove 1 that divides each element region adjacent in the width direction of the substrate.
The openings 51a having a predetermined shape are formed on the surface 2. Specifically, the shapes of the openings 51a ... Are oval, diamond-shaped, with the longer sides extending in the direction in which the dividing grooves 12 ...
It is formed to have a rectangular shape, a wedge-shaped triangular shape, or the like.
【００４４】これにより、低融点ガラスペーストのダレ
により、開口部５１の周囲では、この開口部５１ａを埋
めるようになり、その結果、２次オーバーガラス層５に
おいて、分割溝１２上の部分では膜厚を薄くすることが
できる。これは、開口部５１ａの面積と、この開口部５
１ａに流れ込む領域の面積を考慮して全体の膜厚を制御
することにより、分割溝１２上の部分において１０μｍ
以下の薄い膜厚の２次オーバーガラス層５を達成するこ
とができる。As a result, the sag of the low-melting glass paste fills the opening 51a around the opening 51, and as a result, the film is formed in the portion above the dividing groove 12 in the secondary overglass layer 5. The thickness can be reduced. This is the area of the opening 51a and the opening 5
By controlling the overall film thickness in consideration of the area of the region flowing into 1a, 10 μm in the portion above the dividing groove 12
The secondary overglass layer 5 having the following thin film thickness can be achieved.
【００４５】即ち、２次オーバーガラス層５となるガラ
ス塗布膜５１を印刷した後、開口部５１ａにガラスペー
ストのダレが流れ込むまで暫く放置して、乾燥処理し、
焼きつけ処理することにより形成する。That is, after printing the glass coating film 51 which becomes the secondary overglass layer 5, the glass coating film 51 is left for a while until the sag of the glass paste flows into the opening 51a, and the drying treatment is performed.
It is formed by baking.
【００４６】次に、図４に示す端電極２ａ、２ｂとなる
短辺側端辺の分割溝１１に沿って、大型セラミック基板
１０を１次分割処理して、大型セラミック基板を短冊状
基板となる。Next, the large-sized ceramic substrate 10 is subjected to a primary dividing process along the dividing grooves 11 on the short-side edges to be the end electrodes 2a and 2b shown in FIG. Become.
【００４７】次に、短冊状基板の分割端面が露出するよ
うに整列させて、この分割端面に、端子電極２ａ、２ｂ
となる表面側の導体膜、と裏面側の導体膜とが接続する
ように端面導体膜を、Ａｇ形導電性ペーストの印刷によ
り形成する。これにより、一応、表面、端面、裏面の３
面に渡る端子電極２ａ、２ｂが達成される。Next, the strip-shaped substrates are aligned so that the divided end faces are exposed, and the terminal electrodes 2a and 2b are attached to the divided end faces.
An end face conductor film is formed by printing Ag-type conductive paste so that the conductor film on the front surface side and the conductor film on the back surface side are connected to each other. As a result, the front surface, the end surface, and the back surface
The terminal electrodes 2a, 2b across the surface are achieved.
【００４８】次に、２次オーバーガラス層５が被覆され
ている分割溝（図４では「１２」）に沿って２次分割処
理を行う。この時、セラミック基板１、１次及び２次オ
ーバーガラス層４、５も同時に分割されることになる
が、特に２次オーバーガラス層５は、従来の２次オーバ
ーガラス層５０に比較して膜厚が非常に薄くなっている
ので、機械的な応力により、分割処理したとしても、２
次オーバーガラス層５の分割部分に発生するカケやクラ
ックを有効に抑えることができる。Next, a secondary dividing process is performed along the dividing groove ("12" in FIG. 4) covered with the secondary overglass layer 5. At this time, the ceramic substrate 1, the primary and secondary overglass layers 4 and 5 are also divided at the same time. In particular, the secondary overglass layer 5 is a film as compared with the conventional secondary overglass layer 50. Since the thickness is extremely thin, even if split processing is performed due to mechanical stress, 2
It is possible to effectively suppress cracks and cracks generated in the divided portions of the next overglass layer 5.
【００４９】最後に、上述のように２次分割により、個
々に分割されたチップ抵抗器をメッキ処理を行い、２次
オーバーガラス層５から露出している端子電極２ａ、２
ｂの表面に、Ｎｉメッキ層やハンダメッキ層の表面メッ
キ層を形成する。Finally, as described above, the divided chip resistors are plated by the secondary division, and the terminal electrodes 2a, 2 exposed from the secondary overglass layer 5 are plated.
A surface plating layer such as a Ni plating layer or a solder plating layer is formed on the surface of b.
【００５０】以上のように、本発明によれば、基板の長
辺側端辺にまで２次オーバーガラス層５が延出してい
る。このため、製造工程においては、基板の長辺側端辺
を規制する分割溝１２に隣接する素子領域にわたり、一
連に２次オーバーガラス層５を形成することができるた
め、従来の後者の技術に比較して製造工程が容易とな
る。As described above, according to the present invention, the secondary overglass layer 5 extends to the long side edge of the substrate. For this reason, in the manufacturing process, the secondary overglass layer 5 can be formed in series over the element region adjacent to the dividing groove 12 that controls the long side edge of the substrate. In comparison, the manufacturing process becomes easier.
【００５１】また、従来の後者の技術のように、セラミ
ック基板の何れの端辺にも延出することのない２次オー
バーガラス層を形成した場合、ガラスペーストの表面張
力により、その表面の曲率が非常に小さくなり、チップ
抵抗器のマウント装置における吸着信頼が低くなってし
まっていたのに対して、本発明では、厚膜抵抗体膜３の
表面の２次オーバーガラス層５の表面が比較的平坦面が
増大し、マウント装置における吸着信頼性が大きく向上
する。When a secondary overglass layer that does not extend to any edge of the ceramic substrate is formed as in the latter technique of the related art, the surface tension of the glass paste causes the curvature of the surface. However, in the present invention, the surface of the secondary overglass layer 5 on the surface of the thick film resistor film 3 is compared with that of the thick film resistor film 3. The flat surface is increased, and the suction reliability of the mounting device is greatly improved.
【００５２】また、本発明の２次オーバーガラス層５で
は、厚膜抵抗体膜３の上部においては、トリミング溝３
ａを修復し、メッキ液の浸入を防ぐに必要な膜厚とな
り、しかも、基板の長辺側端辺では２次分割処理時にお
ける安定した分割が可能な薄い膜厚とすることができる
ため、２次分割時の２次オーバーガラス層５のカケ、ク
ラックなどを有効に抑えることができ、安定した抵抗値
特性が得られ、取扱が安全なチップ抵抗器となる。Further, in the secondary overglass layer 5 of the present invention, the trimming groove 3 is formed on the thick film resistor film 3.
Since the film thickness is required to restore a and prevent the plating solution from entering, and the long side edge of the substrate can have a thin film thickness that enables stable division during the secondary division process. Chips and cracks in the secondary overglass layer 5 during secondary division can be effectively suppressed, stable resistance value characteristics can be obtained, and the chip resistor can be handled safely.
【００５３】尚、上述の実施例では、２つの端子電極間
に１つの厚膜抵抗体膜を形成したチップ抵抗器で説明し
たが、セラミック基板上に、複数対の端子電極を形成
し、その対どうし間に複数の厚膜抵抗体膜を形成した多
連チップ抵抗器や、１つの端子電極と対を成す複数の端
子電極を形成し、その複数の端子電極と１つの端子電極
間に複数の厚膜抵抗体膜を形成したチップ状ネットワー
ク抵抗器などにも広く用いることができる。また、実施
例では、チップ抵抗器で説明したため、一般に基板の短
辺側端辺に端子電極が形成されるが、上述の多連チップ
抵抗器、ネットワーク抵抗器は長辺側端辺に端子電極膜
が形成されることがある。本発明でいう相対向するもう
一対の端辺とは、端子電極が形成されていない端辺をい
うものである。In the above embodiment, the chip resistor in which one thick film resistor film is formed between two terminal electrodes has been described, but a plurality of pairs of terminal electrodes are formed on the ceramic substrate, and Multiple chip resistors in which a plurality of thick film resistor films are formed between pairs or a plurality of terminal electrodes forming a pair with one terminal electrode are formed, and a plurality of terminal electrodes are formed between the plurality of terminal electrodes and one terminal electrode. It can also be widely used for chip-shaped network resistors having the thick film resistor film formed therein. Further, in the embodiment, since the chip resistor is explained, the terminal electrode is generally formed on the short side edge of the substrate, but the multiple chip resistor and the network resistor described above have terminal electrodes on the long edge side. A film may form. The pair of opposite edges in the present invention means the edges on which the terminal electrodes are not formed.
【００５４】[0054]
【発明の効果】以上のように、本発明のチップ抵抗器に
よれば、厚膜抵抗体膜を被覆する２次オーバーガラス層
が、基板の相対向するもう一対の端辺（実施例では、長
辺側端辺）にまで達しており、その製造にあたっては、
隣接する領域のチップ抵抗器と連続して形成することが
できるため、製造工程が簡略化する。As described above, according to the chip resistor of the present invention, the secondary overglass layer which covers the thick film resistor film has a pair of opposite edges of the substrate (in the embodiment, The long side edge) has been reached,
Since it can be formed continuously with the chip resistors in the adjacent regions, the manufacturing process is simplified.
【００５５】しかも、２次オーバーガラス層の膜厚は、
厚膜抵抗体膜の上部では厚く、基板の幅方向の端辺部分
では薄くなっている。このため、厚膜抵抗体膜に形成さ
れたトリミング溝を完全に修復し、安定して保護するこ
とができ、しかもその表面を平坦面とすることができ、
同時に、基板の相対向するもう一対の端辺では、分割時
の機械的な応力により、カケやクラックを有効に抑える
ことができる。Moreover, the film thickness of the secondary overglass layer is
The upper part of the thick film resistor film is thick, and the end portion in the width direction of the substrate is thin. Therefore, the trimming groove formed in the thick film resistor film can be completely repaired and stably protected, and the surface can be made flat.
At the same time, chipping and cracking can be effectively suppressed on the other pair of opposite edges of the substrate due to mechanical stress during division.
【００５６】さらに、厚膜抵抗体膜の上部の２次オーバ
ーガラス層の表面が平坦な面として、比較的広くなるた
め、チップ抵抗器のマウント装置における吸着信頼性が
向上する。Furthermore, since the surface of the secondary overglass layer on the thick film resistor film is relatively wide as a flat surface, the adsorption reliability in the mounting device of the chip resistor is improved.
【図１】本発明のチップ抵抗器の平面図である。FIG. 1 is a plan view of a chip resistor according to the present invention.
【図２】図１中Ａ−Ａ線断面を示す図である。FIG. 2 is a view showing a cross section taken along the line AA in FIG.
【図３】図１中Ｂ−Ｂ線断面を示す図である。3 is a diagram showing a cross section taken along line BB in FIG. 1. FIG.
【図４】本発明のチップ抵抗器の主要製造工程における
平面図である。FIG. 4 is a plan view in the main manufacturing process of the chip resistor of the present invention.
【図５】従来のチップ抵抗器の平面図である。FIG. 5 is a plan view of a conventional chip resistor.
【図６】図５中Ｘ−Ｘ線断面を示す図である。6 is a diagram showing a cross section taken along line XX in FIG.
【図７】図５中Ｙ−Ｙ線断面を示す図である。7 is a diagram showing a cross section taken along line YY in FIG.
１・・・セラミック基板 ２ａ、２ｂ・・・・端子電極 ３・・・厚膜抵抗体膜 ４・・・１次オーバーガラス層 ５・・・２次オーバーガラス層 1 ... Ceramic substrate 2a, 2b ... Terminal electrode 3 ... Thick film resistor film 4 ... Primary overglass layer 5 ... Secondary overglass layer
Claims (1)
の両端辺に端子電極を、セラミック基板の表面に該端子
電極と接続するように厚膜抵抗体膜を、該厚膜抵抗体膜
上に前記端子電極を露出するようにして１次オーバーガ
ラス被覆層、２次オーバーガラス層を夫々配置して成る
チップ抵抗器において、 前記２次オーバーガラス層は、セラミック基板の相対向
するもう一対の端辺にまで延出しており、且つその厚み
が、厚膜抵抗体膜の上部に比較して前記延出した端辺部
分で薄くなっていることを特徴とするチップ抵抗器。1. A rectangular ceramic substrate is provided with terminal electrodes on a pair of opposite end sides facing each other, and a thick film resistor film is formed on the surface of the ceramic substrate so as to be connected to the terminal electrodes, and on the thick film resistor film. In a chip resistor in which a primary overglass coating layer and a secondary overglass layer are respectively disposed so as to expose the terminal electrodes, a secondary overglass layer is formed on the ceramic substrate, and A chip resistor which is extended to the end side and whose thickness is thinner in the extended side part than in the upper part of the thick film resistor film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235444A JPH0897004A (en) | 1994-09-29 | 1994-09-29 | Chip resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235444A JPH0897004A (en) | 1994-09-29 | 1994-09-29 | Chip resistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897004A true JPH0897004A (en) | 1996-04-12 |
Family
ID=16986208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6235444A Pending JPH0897004A (en) | 1994-09-29 | 1994-09-29 | Chip resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897004A (en) |
-
1994
- 1994-09-29 JP JP6235444A patent/JPH0897004A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10189318A (en) | Manufacture of network resistor | |
| JPH09190902A (en) | Structure of chip type resistor and its manufacture | |
| TWI223283B (en) | Method for manufacturing multi-chip resistor | |
| JP2002270409A (en) | Chip resistor and its manufacturing method | |
| US7103965B2 (en) | Method of making chip resistor | |
| JP2000306711A (en) | Multiple chip resistor and production thereof | |
| JPH0897004A (en) | Chip resistor | |
| JP2001118705A (en) | Chip resistor | |
| JPH0963805A (en) | Square chip resistor | |
| JPH07169601A (en) | Square-shaped chip resistor and its manufacture | |
| JP3651179B2 (en) | Resistor manufacturing method | |
| JPH11111513A (en) | Manufacture of chip resistor | |
| JP2000030902A (en) | Chip type resistor and its manufacture | |
| JPH08330102A (en) | Ship resistor | |
| JP2939425B2 (en) | Surface mount type resistor and its manufacturing method | |
| JP4059967B2 (en) | Chip-type composite functional parts | |
| JPH01152701A (en) | Chip-type electronic component | |
| JPH0653004A (en) | Rectangular chip resistor and its manufacture | |
| JPH0618123B2 (en) | Network resistor | |
| JP3812442B2 (en) | Method for manufacturing multiple chip resistors | |
| JPH0774007A (en) | Manufacture of fixed resistor | |
| JP2004128218A (en) | Method of manufacturing small electronic component and chip resistor | |
| JP2003338401A (en) | Thick film chip resistor and manufacturing method thereof | |
| JPH0766002A (en) | Fixed resistor | |
| JPH09180904A (en) | Method for manufacturing electronic component |