JPH089639A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPH089639A JPH089639A JP6164770A JP16477094A JPH089639A JP H089639 A JPH089639 A JP H089639A JP 6164770 A JP6164770 A JP 6164770A JP 16477094 A JP16477094 A JP 16477094A JP H089639 A JPH089639 A JP H089639A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- voltage
- converter
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Inverter Devices (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】スイッチング損失が少なく、電流サージ及び電
圧サージが小さい電力変換装置を提供する。 【構成】第1のスイッチング手段中のスイッチング素子
10を有するAC/DCコンバータと、ゼロ電圧スイッ
チング動作を行なう第2のスイッチング手段を有するD
C/DCコンバータとが縦続接続され、第1のスイッチ
ング手段中のスイッチング素子と第2のスイッチング手
段の出力とを第3のスイッチング回路を介して接続し、
第1、第2のスイッチング手段及び第3のスイッチング
回路を同期動作させるとともに、第3のスイッチング回
路を介して第2のスイッチング手段のゼロ電圧スイッチ
ング動作時の電圧を第1のスイッチング手段中のスイッ
チング素子10に供給することにより、第1のスイッチ
ング手段中のスイッチング素子10をもゼロ電圧スイッ
チング動作させている。
圧サージが小さい電力変換装置を提供する。 【構成】第1のスイッチング手段中のスイッチング素子
10を有するAC/DCコンバータと、ゼロ電圧スイッ
チング動作を行なう第2のスイッチング手段を有するD
C/DCコンバータとが縦続接続され、第1のスイッチ
ング手段中のスイッチング素子と第2のスイッチング手
段の出力とを第3のスイッチング回路を介して接続し、
第1、第2のスイッチング手段及び第3のスイッチング
回路を同期動作させるとともに、第3のスイッチング回
路を介して第2のスイッチング手段のゼロ電圧スイッチ
ング動作時の電圧を第1のスイッチング手段中のスイッ
チング素子10に供給することにより、第1のスイッチ
ング手段中のスイッチング素子10をもゼロ電圧スイッ
チング動作させている。
Description
【0001】
【産業上の利用分野】本発明は、電力変換装置に関し、
特に、高調波電流の抑制、力率の改善を図ったスイッチ
ング方式の電力変換装置に関する。
特に、高調波電流の抑制、力率の改善を図ったスイッチ
ング方式の電力変換装置に関する。
【0002】
【従来の技術】電子・電気機器の電源としては、商用交
流電源を整流・平滑化して得られる直流電源が用いらる
ことが多い。この整流回路としては、その簡便さからコ
ンデンサ・インプット型の整流回路が多く用いられる。
しかし、この整流回路では、入力交流電圧のピーク値近
傍でのみ電流が流れるため、入力電流波形がパルス状と
なり、高調波が発生し、力率が低下してしまう。かかる
使用に対しては法的規制が行なわれようとしており、高
調波の発生の抑制、即ち力率を改善するAC/DCコン
バータの開発が促進されている。
流電源を整流・平滑化して得られる直流電源が用いらる
ことが多い。この整流回路としては、その簡便さからコ
ンデンサ・インプット型の整流回路が多く用いられる。
しかし、この整流回路では、入力交流電圧のピーク値近
傍でのみ電流が流れるため、入力電流波形がパルス状と
なり、高調波が発生し、力率が低下してしまう。かかる
使用に対しては法的規制が行なわれようとしており、高
調波の発生の抑制、即ち力率を改善するAC/DCコン
バータの開発が促進されている。
【0003】図4には、かかる従来のコンバータの回路
図が示されている。図4に示すコンバータは、昇圧型コ
ンバータで構成されたアクティブフィルタ部と、スイッ
チング時にだけ共振を生じさせるいわゆる部分共振を実
現するハーフブリッジタイプのDC/DCコンバータ部
が縦続接続されて構成されている。ここで、「アクティ
ブフィルタ」とは、半導体スイッチング技術を利用する
ことにより、高調波の発生と、それに伴う力率低下を改
善した整流回路のことであり、従前から知られている能
動素子を使用した信号のフィルタリング回路とは異なる
ものである。また、「共振」とは、例えば電圧共振型で
あれば、スイッチング素子とは別に、インダクタとキャ
パシタを用意し、このインダクタと直列に前記キャパシ
タを挿入し、このキャパシタの両端に前記スイッチング
素子を接続し、このスイッチング素子のスイッチング動
作時に回路に生じる共振現象のことをいう。
図が示されている。図4に示すコンバータは、昇圧型コ
ンバータで構成されたアクティブフィルタ部と、スイッ
チング時にだけ共振を生じさせるいわゆる部分共振を実
現するハーフブリッジタイプのDC/DCコンバータ部
が縦続接続されて構成されている。ここで、「アクティ
ブフィルタ」とは、半導体スイッチング技術を利用する
ことにより、高調波の発生と、それに伴う力率低下を改
善した整流回路のことであり、従前から知られている能
動素子を使用した信号のフィルタリング回路とは異なる
ものである。また、「共振」とは、例えば電圧共振型で
あれば、スイッチング素子とは別に、インダクタとキャ
パシタを用意し、このインダクタと直列に前記キャパシ
タを挿入し、このキャパシタの両端に前記スイッチング
素子を接続し、このスイッチング素子のスイッチング動
作時に回路に生じる共振現象のことをいう。
【0004】アクティブフィルタ部は、入力交流電圧
(商用電源)1、インダクタ2、キャパシタ3、整流用
のダイオード4、5、6、7、電流センサ8、インダク
タ9、スイッチング素子10、ダイオード11、キャパ
シタ12とで構成されている。インダクタ2とキャパシ
タ3は、本コンバータ内部のスイッチングノイズが商用
電源側に戻るのを防止するノイズフィルタとして動作す
る。
(商用電源)1、インダクタ2、キャパシタ3、整流用
のダイオード4、5、6、7、電流センサ8、インダク
タ9、スイッチング素子10、ダイオード11、キャパ
シタ12とで構成されている。インダクタ2とキャパシ
タ3は、本コンバータ内部のスイッチングノイズが商用
電源側に戻るのを防止するノイズフィルタとして動作す
る。
【0005】一方、DC/DCコンバータ部は、スイッ
チング素子13、このスイッチング素子13に並列に接
続されたダイオード15、キャパシタ17、スイッチン
グ素子14、このスイッチング素子14に並列に接続さ
れたダイオード16とキャパシタ18、部分共振用イン
ダクタ兼絶縁トランス19、キャパシタ20、21を備
える。
チング素子13、このスイッチング素子13に並列に接
続されたダイオード15、キャパシタ17、スイッチン
グ素子14、このスイッチング素子14に並列に接続さ
れたダイオード16とキャパシタ18、部分共振用イン
ダクタ兼絶縁トランス19、キャパシタ20、21を備
える。
【0006】絶縁トランス19の2次側出力は、ブリッ
ジ構成の2次側整流用ダイオード22、23、24、2
5に接続されており、その出力は、2次側平滑用インダ
クタ26、2次側平滑用キャパシタ27に接続され、こ
のキャパシタ27の両端に直流電圧が得られる。負荷2
8は、キャパシタ27の両端に接続されている。
ジ構成の2次側整流用ダイオード22、23、24、2
5に接続されており、その出力は、2次側平滑用インダ
クタ26、2次側平滑用キャパシタ27に接続され、こ
のキャパシタ27の両端に直流電圧が得られる。負荷2
8は、キャパシタ27の両端に接続されている。
【0007】DC/DCコンバータ部の半導体スイッチ
ング素子13、14は、50%デューティのパルスで駆
動されており、したがって、インダクタ兼絶縁トランス
19の2次側には、デューティが50%の矩形波が得ら
れることになる。
ング素子13、14は、50%デューティのパルスで駆
動されており、したがって、インダクタ兼絶縁トランス
19の2次側には、デューティが50%の矩形波が得ら
れることになる。
【0008】ところで、図4の構成で、2段目にDC/
DCコンバータを付加する意義は次の通りである。即
ち、もし入力電源ラインの電圧が100Vとすると、1
段目の昇圧型コンバータの直流出力は200V近くとな
り、この電圧をシリーズレギュレータを用いて直接的に
TTL、CMOS、OPアンプ等で使用する5〜40V
程度に下げることは効率の点で著しく不利である。そこ
で、この昇圧型コンバータの直流出力を一旦高周波に変
換し、この高周波トランスを使用してステップダウン
し、さらに整流することにより所定の直流電圧を得てい
る。このような構成にすると、効率が低下することなく
電圧のミスマッチを解消することができるだけでなく、
同時に1次側交流入力と2次側直流出力との絶縁が図れ
るため、安全性の点でも有利になるという一石二鳥の効
果が得られる。
DCコンバータを付加する意義は次の通りである。即
ち、もし入力電源ラインの電圧が100Vとすると、1
段目の昇圧型コンバータの直流出力は200V近くとな
り、この電圧をシリーズレギュレータを用いて直接的に
TTL、CMOS、OPアンプ等で使用する5〜40V
程度に下げることは効率の点で著しく不利である。そこ
で、この昇圧型コンバータの直流出力を一旦高周波に変
換し、この高周波トランスを使用してステップダウン
し、さらに整流することにより所定の直流電圧を得てい
る。このような構成にすると、効率が低下することなく
電圧のミスマッチを解消することができるだけでなく、
同時に1次側交流入力と2次側直流出力との絶縁が図れ
るため、安全性の点でも有利になるという一石二鳥の効
果が得られる。
【0009】また、制御部40は、入力電圧Vi、入力
電流i、出力電圧Vdcの各々の信号を受けて各スイッ
チング素子に供給するパルスを生成するもので、アクテ
ィブフィルタ部用の制御回路41とDC/DCコンバー
タ部用の制御回路42とで構成されている。
電流i、出力電圧Vdcの各々の信号を受けて各スイッ
チング素子に供給するパルスを生成するもので、アクテ
ィブフィルタ部用の制御回路41とDC/DCコンバー
タ部用の制御回路42とで構成されている。
【0010】アクティブフィルタ部の動作は、周知(例
えば、雑誌「電子技術」1992年11月号、73ペー
ジから76ページ)であるので、詳細には説明しない
が、要は常に入力電圧Viに比例した入力電流iを流す
構成を有し、電源から昇圧型のコンバータをみた入力イ
ンピーダンスが抵抗性となるようにコンバータを制御し
ている。
えば、雑誌「電子技術」1992年11月号、73ペー
ジから76ページ)であるので、詳細には説明しない
が、要は常に入力電圧Viに比例した入力電流iを流す
構成を有し、電源から昇圧型のコンバータをみた入力イ
ンピーダンスが抵抗性となるようにコンバータを制御し
ている。
【0011】アクティブフィルタ部用の制御回路41の
構成例を図5に示す。入力電流iの波形を入力交流電圧
Viの波形と同じにするため、先ず、入力電圧Viを検
出して、入力電圧Viと同一波形の電流icを生成せし
める。次に、電流icとiとの差が減算器202により
検出されて比較器201に供給され、両電流の差に比例
したPWM信号が得られる。このPWM信号でスイッチ
ング素子10が駆動される。こうしたフィードフォワー
ド制御により、入力電圧Viと入力電流iが同じ波形と
なり、高調波の抑制と力率改善を実現できる。
構成例を図5に示す。入力電流iの波形を入力交流電圧
Viの波形と同じにするため、先ず、入力電圧Viを検
出して、入力電圧Viと同一波形の電流icを生成せし
める。次に、電流icとiとの差が減算器202により
検出されて比較器201に供給され、両電流の差に比例
したPWM信号が得られる。このPWM信号でスイッチ
ング素子10が駆動される。こうしたフィードフォワー
ド制御により、入力電圧Viと入力電流iが同じ波形と
なり、高調波の抑制と力率改善を実現できる。
【0012】しかし、このフィードフォワード制御だけ
では電流icにより、アクティブフィルタ部の出力とし
ての直流電圧Vdcを入力電圧Viの変動や負荷変動に
対して安定化できない。そこで、予め設定した出力電圧
設定値Vsと電圧Vdcとの差電圧(Vs−Vdc)を
減算器204で検出し、この検出された差電圧と入力電
圧Viとの積を乗算器203で求めて上記電流icを生
成する。このようなフィードバック系により、電流ic
の値は電圧Vdcの変化をも取り込むことになり、電圧
Vdcが安定化されて、入力電圧Viと入力電流iは、
同じ波形、即ち、アクティブフィルタ部の入力を抵抗性
とすることができる。上記アクティブフィルタ部の制御
回路は、専用ICあるいはハイブリットICとして市販
されている。
では電流icにより、アクティブフィルタ部の出力とし
ての直流電圧Vdcを入力電圧Viの変動や負荷変動に
対して安定化できない。そこで、予め設定した出力電圧
設定値Vsと電圧Vdcとの差電圧(Vs−Vdc)を
減算器204で検出し、この検出された差電圧と入力電
圧Viとの積を乗算器203で求めて上記電流icを生
成する。このようなフィードバック系により、電流ic
の値は電圧Vdcの変化をも取り込むことになり、電圧
Vdcが安定化されて、入力電圧Viと入力電流iは、
同じ波形、即ち、アクティブフィルタ部の入力を抵抗性
とすることができる。上記アクティブフィルタ部の制御
回路は、専用ICあるいはハイブリットICとして市販
されている。
【0013】図4におけるDC/DCコンバータの動作
を、その動作波形を示す図6を参照しながら以下説明す
る。スイッチング素子13、14は、制御回路42から
の制御信号により交互にオン、オフ動作するので、イン
ダクタ兼絶縁トランス19のインダクタンスには矩形波
電圧が加わる。インダクタンスのインダクタンス値を小
さくしておけば、ここを流れる電流ixは正負両方向に
流れる三角波となる。ここで、ゼロ電圧スイッチングを
行なうため、予め、スイッチング素子13、14の駆動
パルスには両スイッチが共にオフとなるようなデッドタ
イムTdが設けられている。
を、その動作波形を示す図6を参照しながら以下説明す
る。スイッチング素子13、14は、制御回路42から
の制御信号により交互にオン、オフ動作するので、イン
ダクタ兼絶縁トランス19のインダクタンスには矩形波
電圧が加わる。インダクタンスのインダクタンス値を小
さくしておけば、ここを流れる電流ixは正負両方向に
流れる三角波となる。ここで、ゼロ電圧スイッチングを
行なうため、予め、スイッチング素子13、14の駆動
パルスには両スイッチが共にオフとなるようなデッドタ
イムTdが設けられている。
【0014】(1)スイッチング素子14→オフで、ス
イッチング素子13→オンへの遷移:この場合の各部の
動作波形が図6のA部分に示されている。スイッチング
素子14がオフする直前に、電流Is2がスイッチング
素子14を流れており、スイッチ14のオフに伴う電圧
の遷移は短時間であるため、この期間中、ixは一定
(=Is2)とみなせる。そして、スイッチング素子1
4がオフする時のX点の電位はゼロで、キャパシタ17
は電圧Vdcに充電されている。
イッチング素子13→オンへの遷移:この場合の各部の
動作波形が図6のA部分に示されている。スイッチング
素子14がオフする直前に、電流Is2がスイッチング
素子14を流れており、スイッチ14のオフに伴う電圧
の遷移は短時間であるため、この期間中、ixは一定
(=Is2)とみなせる。そして、スイッチング素子1
4がオフする時のX点の電位はゼロで、キャパシタ17
は電圧Vdcに充電されている。
【0015】ここで、スイッチング素子14がオフする
と、電流ixはキャパシタ17を放電し、キャパシタ1
8を充電し、X点の電位はゼロから直線的にVdcに向
かって上昇する。この時、スイッチング素子13の両端
電圧は、Vdcから直線的に減少し、スイッチング素子
14の両端電圧はゼロからVdcに向かって直線的に増
加する。このため、スイッチング素子14のオンからオ
フへの遷移はゼロ電圧スイッチングとなる。同様にスイ
ッチング素子13のオフからオンへの遷移もゼロ電圧ス
イッチングとなる。
と、電流ixはキャパシタ17を放電し、キャパシタ1
8を充電し、X点の電位はゼロから直線的にVdcに向
かって上昇する。この時、スイッチング素子13の両端
電圧は、Vdcから直線的に減少し、スイッチング素子
14の両端電圧はゼロからVdcに向かって直線的に増
加する。このため、スイッチング素子14のオンからオ
フへの遷移はゼロ電圧スイッチングとなる。同様にスイ
ッチング素子13のオフからオンへの遷移もゼロ電圧ス
イッチングとなる。
【0016】(2)スイッチング素子13→オフ、スイ
ッチング素子14→オン、への遷移:この場合の各部の
動作波形が図6のB部分に示されている。スイッチング
素子13がオフする直前まで、電流Is1がインダクタ
兼絶縁トランス19のインダクタに流れており、電圧V
xoの遷移は短時間Tfに行なわれるため、この期間中
ix=Is1は一定とみなせる。スイッチング素子13
がオフする時のX点の電位はVdcで、キャパシタ18
もVdcに充電されている。
ッチング素子14→オン、への遷移:この場合の各部の
動作波形が図6のB部分に示されている。スイッチング
素子13がオフする直前まで、電流Is1がインダクタ
兼絶縁トランス19のインダクタに流れており、電圧V
xoの遷移は短時間Tfに行なわれるため、この期間中
ix=Is1は一定とみなせる。スイッチング素子13
がオフする時のX点の電位はVdcで、キャパシタ18
もVdcに充電されている。
【0017】ここで、スイッチング素子13がオフする
と、電流ixはキャパシタ17を充電、キャパシタ18
を放電し、X点の電位はゼロに向かって直線的に減少す
る。そして、スイッチング素子13の両端電圧は、ゼロ
からVdcに向かって直線的に増加し、スイッチング素
子14の両端電圧は、直線的にVdcからゼロに向かっ
て減少する。このため、スイッチング素子13のオンか
らオフへの遷移はゼロ電圧ターンオフ、スイッチング素
子14のオフからオンへの遷移もゼロ電圧ターンオンと
なる。
と、電流ixはキャパシタ17を充電、キャパシタ18
を放電し、X点の電位はゼロに向かって直線的に減少す
る。そして、スイッチング素子13の両端電圧は、ゼロ
からVdcに向かって直線的に増加し、スイッチング素
子14の両端電圧は、直線的にVdcからゼロに向かっ
て減少する。このため、スイッチング素子13のオンか
らオフへの遷移はゼロ電圧ターンオフ、スイッチング素
子14のオフからオンへの遷移もゼロ電圧ターンオンと
なる。
【0018】以上述べた動作(1)と(2)を交互に繰
り返すことにより、上記DC/DCコンバータはゼロ電
圧スイッチング動作を行なう。
り返すことにより、上記DC/DCコンバータはゼロ電
圧スイッチング動作を行なう。
【0019】
【発明が解決しようとする課題】上述のように、従来の
電力変換装置は、昇圧型コンバータによるアクティブフ
ィルタ部とDC/DCコンバータ部が縦続接続されてお
り、高調波抑制・高力率型コンバータとなる。
電力変換装置は、昇圧型コンバータによるアクティブフ
ィルタ部とDC/DCコンバータ部が縦続接続されてお
り、高調波抑制・高力率型コンバータとなる。
【0020】しかしながら、後段のDC/DCコンバー
タ部の各スイッチング素子は、ゼロ電圧スイッチング動
作を行なっているが、前段のアクティブフィルタ部のス
イッチング素子10は従来通りのスイッチング動作、即
ち非ゼロ電流、非ゼロ電圧スイッチングという、半導体
スイッチの電力損失等の観点から言えば致命的な動作を
行なうという欠点を持っている。そのため、アクティブ
フィルタ部では、スイッチング時に大きなスイッチング
損失、大きな電流サージと電圧サージが発生する。
タ部の各スイッチング素子は、ゼロ電圧スイッチング動
作を行なっているが、前段のアクティブフィルタ部のス
イッチング素子10は従来通りのスイッチング動作、即
ち非ゼロ電流、非ゼロ電圧スイッチングという、半導体
スイッチの電力損失等の観点から言えば致命的な動作を
行なうという欠点を持っている。そのため、アクティブ
フィルタ部では、スイッチング時に大きなスイッチング
損失、大きな電流サージと電圧サージが発生する。
【0021】そこで、本発明の目的は、スイッチング損
失が少なく、電流サージ及び電圧サージが小さい電力変
換装置を提供することにある。
失が少なく、電流サージ及び電圧サージが小さい電力変
換装置を提供することにある。
【0022】
【課題を解決するための手段】前述の課題を解決するた
め本発明の電力変換装置は、入力AC電圧の全周期にわ
たり、該入力電圧の瞬時値に比例した入力電流の瞬時値
を流すように構成され、第1のスイッチング手段の作用
に基づいてAC電力をDC電力に変換するAC/DCコ
ンバータと、ゼロ電圧スイッチング動作を行なう第2の
スイッチング手段の作用に基づいてDC電力を異なるレ
ベルをもつDC電力に変換するDC/DCコンバータと
が縦続接続された電力変換装置において、前記AC/D
Cコンバータの前記第1のスイッチング手段中のスイッ
チング素子と前記DC/DCコンバータの前記第2のス
イッチング手段の出力とが第3のスイッチング回路を介
して接続され、前記第1のスイッチング手段、前記第2
のスイッチング手段及び前記第3のスイッチング回路が
同期動作されるとともに、前記第3のスイッチング回路
を介して前記第2のスイッチング手段のゼロ電圧スイッ
チング動作時の電圧が前記第1のスイッチング手段中に
供給され、前記第1のスイッチング手段中のスイッチン
グ素子もゼロ電圧スイッチング動作が行なわれるように
構成される。
め本発明の電力変換装置は、入力AC電圧の全周期にわ
たり、該入力電圧の瞬時値に比例した入力電流の瞬時値
を流すように構成され、第1のスイッチング手段の作用
に基づいてAC電力をDC電力に変換するAC/DCコ
ンバータと、ゼロ電圧スイッチング動作を行なう第2の
スイッチング手段の作用に基づいてDC電力を異なるレ
ベルをもつDC電力に変換するDC/DCコンバータと
が縦続接続された電力変換装置において、前記AC/D
Cコンバータの前記第1のスイッチング手段中のスイッ
チング素子と前記DC/DCコンバータの前記第2のス
イッチング手段の出力とが第3のスイッチング回路を介
して接続され、前記第1のスイッチング手段、前記第2
のスイッチング手段及び前記第3のスイッチング回路が
同期動作されるとともに、前記第3のスイッチング回路
を介して前記第2のスイッチング手段のゼロ電圧スイッ
チング動作時の電圧が前記第1のスイッチング手段中に
供給され、前記第1のスイッチング手段中のスイッチン
グ素子もゼロ電圧スイッチング動作が行なわれるように
構成される。
【0023】
【作用】本発明では、上記第1のスイッチング手段を有
するAC/DCコンバータと、ゼロ電圧スイッチング動
作を行なう第2のスイッチング手段を有するDC/DC
コンバータとが縦続接続され、第1のスイッチンング手
段中のスイッチングと第2のスイッチング手段の出力と
を第3のスイッチング回路を介して接続し、第1、第2
のスイッチング手段及び第3のスイッチング回路を同期
動作させるとともに、第3のスイッチング回路を介して
第2のスイッチング手段のゼロ電圧スイッチング動作時
の電圧を第1のスイッチング手段中のスイッチング素子
に供給することにより、第1のスイッチング手段中のス
イッチング素子をもゼロ電圧スイッチング動作させてい
る。
するAC/DCコンバータと、ゼロ電圧スイッチング動
作を行なう第2のスイッチング手段を有するDC/DC
コンバータとが縦続接続され、第1のスイッチンング手
段中のスイッチングと第2のスイッチング手段の出力と
を第3のスイッチング回路を介して接続し、第1、第2
のスイッチング手段及び第3のスイッチング回路を同期
動作させるとともに、第3のスイッチング回路を介して
第2のスイッチング手段のゼロ電圧スイッチング動作時
の電圧を第1のスイッチング手段中のスイッチング素子
に供給することにより、第1のスイッチング手段中のス
イッチング素子をもゼロ電圧スイッチング動作させてい
る。
【0024】すなわち、本発明は、後段のDC/DCコ
ンバータ部がゼロ電圧スイッチング動作をしていること
を利用して、アクティブフィルタ部のスイッチング素子
10もゼロ電圧スイッチングとして動作させ、スイッチ
ング素子10のスイッチング損失を低減させている。よ
り具体的には、入力電圧の全周期にわたり、その入力電
圧に比例した入力電流を流すように構成されたスイッチ
ング方式のAC/DCコンバータであるアクティブフィ
ルタ部と、ゼロ電圧スイッチング可能なDC/DCコン
バータ部とを縦続接続し、この両者をダイオード及びス
イッチの直列回路で結合して、アクティブフィルタ、D
C/DCコンバータ及びこのスイッチの三者を同期運転
することにより、アクティブフィルタ部も容易に部分共
振を可能とし、従来タイプのものに比べてスイッチング
雑音・スイッチング損失の低減を図っている。
ンバータ部がゼロ電圧スイッチング動作をしていること
を利用して、アクティブフィルタ部のスイッチング素子
10もゼロ電圧スイッチングとして動作させ、スイッチ
ング素子10のスイッチング損失を低減させている。よ
り具体的には、入力電圧の全周期にわたり、その入力電
圧に比例した入力電流を流すように構成されたスイッチ
ング方式のAC/DCコンバータであるアクティブフィ
ルタ部と、ゼロ電圧スイッチング可能なDC/DCコン
バータ部とを縦続接続し、この両者をダイオード及びス
イッチの直列回路で結合して、アクティブフィルタ、D
C/DCコンバータ及びこのスイッチの三者を同期運転
することにより、アクティブフィルタ部も容易に部分共
振を可能とし、従来タイプのものに比べてスイッチング
雑音・スイッチング損失の低減を図っている。
【0025】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図1は、本発明による電力変換装置の
第1の実施例を示す回路図であり、アクティブフィルタ
とハーフブリッジ型DC/DCコンバータを組み合わせ
て高力率のAC/DCコンバータを構成している。
ながら説明する。図1は、本発明による電力変換装置の
第1の実施例を示す回路図であり、アクティブフィルタ
とハーフブリッジ型DC/DCコンバータを組み合わせ
て高力率のAC/DCコンバータを構成している。
【0026】本実施例では、DC/DCコンバータに部
分共振方式によるゼロ電圧スイッチングを採用し、さら
に両回路を半導体スイッチング素子101を介して結合
し、この半導体スイッチをも含めて両回路を同期運転
し、アクティブフィルタも部分共振方式で動作するよう
に構成している。
分共振方式によるゼロ電圧スイッチングを採用し、さら
に両回路を半導体スイッチング素子101を介して結合
し、この半導体スイッチをも含めて両回路を同期運転
し、アクティブフィルタも部分共振方式で動作するよう
に構成している。
【0027】本実施例は、図4に示す従来回路における
アクティブフィルタ部とDC/DCコンバータ部とを組
み合わせた構成に対して若干の素子を追加し、その上で
両者を同期運転させ、DC/DCコンバータ部でのゼロ
電圧スイッチング波形をアクティブフィルタ部のスイッ
チ素子10に印加し、結果としてアクティブフィルタ部
もゼロ電圧スイッチング動作を行なうようにしている。
アクティブフィルタ部とDC/DCコンバータ部とを組
み合わせた構成に対して若干の素子を追加し、その上で
両者を同期運転させ、DC/DCコンバータ部でのゼロ
電圧スイッチング波形をアクティブフィルタ部のスイッ
チ素子10に印加し、結果としてアクティブフィルタ部
もゼロ電圧スイッチング動作を行なうようにしている。
【0028】先ず、アクティブフィルタ部の構成を説明
すると、電源ライン(交流電源1)には、インダクタ2
とキャパシタ3から成るフィルタが接続されており、本
装置で発生したスイッチング雑音の電源ラインへの逆流
を阻止している。このフィルタには、入力した交流を全
波整流する整流用ダイオード4、5、6、7が接続され
ており、全波整流波形Viが得られる。その出力端に
は、インダクタ9と半導体スイッチング素子10と電流
センサ8の直列回路が接続されている。また、半導体ス
イッチング素子10には、ゼロ電圧スイッチングを確実
とするためのキャパシタ103が並列に接続されてい
る。
すると、電源ライン(交流電源1)には、インダクタ2
とキャパシタ3から成るフィルタが接続されており、本
装置で発生したスイッチング雑音の電源ラインへの逆流
を阻止している。このフィルタには、入力した交流を全
波整流する整流用ダイオード4、5、6、7が接続され
ており、全波整流波形Viが得られる。その出力端に
は、インダクタ9と半導体スイッチング素子10と電流
センサ8の直列回路が接続されている。また、半導体ス
イッチング素子10には、ゼロ電圧スイッチングを確実
とするためのキャパシタ103が並列に接続されてい
る。
【0029】半導体スイッチング素子10の両端には、
ダイオード11と平滑用のキャパシタ12の直列回路が
接続され、キャパシタ12の両端から直流出力が得られ
る。この直流出力は、次段のハーフブリッジ型のDC/
DCコンバータ部に加えられる。
ダイオード11と平滑用のキャパシタ12の直列回路が
接続され、キャパシタ12の両端から直流出力が得られ
る。この直流出力は、次段のハーフブリッジ型のDC/
DCコンバータ部に加えられる。
【0030】このDC/DCコンバータ部は、スイッチ
ング素子13とそれに並列に接続されたダイオード15
とキャパシタ17、スイッチング素子14と、このスイ
ッチング素子14に並列に接続されたダイオード16と
キャパシタ18、部分共振用インダクタ兼絶縁トランス
19、キャパシタ20、21を備える。絶縁トランス1
9の2次側出力は、2次側整流用ダイオード22、2
3、24、25に接続され、その出力が2次側平滑用イ
ンダクタ26、2次側平滑用キャパシタ27に接続され
ている。キャパシタ27の両端に直流電圧が得られる。
負荷28は、キャパシタ27の両端に接続されている。
キャパシタ17と18、及びインダクタ兼絶縁トランス
19により部分共振が生ずる。
ング素子13とそれに並列に接続されたダイオード15
とキャパシタ17、スイッチング素子14と、このスイ
ッチング素子14に並列に接続されたダイオード16と
キャパシタ18、部分共振用インダクタ兼絶縁トランス
19、キャパシタ20、21を備える。絶縁トランス1
9の2次側出力は、2次側整流用ダイオード22、2
3、24、25に接続され、その出力が2次側平滑用イ
ンダクタ26、2次側平滑用キャパシタ27に接続され
ている。キャパシタ27の両端に直流電圧が得られる。
負荷28は、キャパシタ27の両端に接続されている。
キャパシタ17と18、及びインダクタ兼絶縁トランス
19により部分共振が生ずる。
【0031】上記DC/DCコンバータ部の半導体スイ
ッチング素子13、14は、50%デューティのパルス
で駆動されており、インダクタ兼用トランス19の2次
側にはデューティが50%の矩形波が得られることにな
る。
ッチング素子13、14は、50%デューティのパルス
で駆動されており、インダクタ兼用トランス19の2次
側にはデューティが50%の矩形波が得られることにな
る。
【0032】制御部30は、電圧Vi、電流センサ8で
検出した電流及び直流電圧Vdcを受け、生成した駆動
パルスを各半導体スイッチング素子10、101、1
3、14に対して供給する。
検出した電流及び直流電圧Vdcを受け、生成した駆動
パルスを各半導体スイッチング素子10、101、1
3、14に対して供給する。
【0033】DC/DCコンバータ部の出力(X点)
と、アクティブフィルタ部の半導体スイッチング素子1
0のY点との間には、半導体スイッチング素子101と
逆流防止用ダイオード102とが直列に接続されてい
る。
と、アクティブフィルタ部の半導体スイッチング素子1
0のY点との間には、半導体スイッチング素子101と
逆流防止用ダイオード102とが直列に接続されてい
る。
【0034】上記構成において、アクティブフィルタ
部、DC/DCコンバータ部及び半導体スイッチング素
子101を同期して運転させる。したがって、DC/D
Cコンバータ部でのゼロ電圧スイッチング電圧が半導体
スイッチング素子101と逆流防止用ダイオード102
とを通ってアクティブフィルタ部の半導体スイッチング
素子10に接続され、結果としてアクティブフィルタ部
もゼロ電圧スイッチング動作を行なうことができる。こ
の動作のタイミングチャートが図2に示されている。
部、DC/DCコンバータ部及び半導体スイッチング素
子101を同期して運転させる。したがって、DC/D
Cコンバータ部でのゼロ電圧スイッチング電圧が半導体
スイッチング素子101と逆流防止用ダイオード102
とを通ってアクティブフィルタ部の半導体スイッチング
素子10に接続され、結果としてアクティブフィルタ部
もゼロ電圧スイッチング動作を行なうことができる。こ
の動作のタイミングチャートが図2に示されている。
【0035】図2において、半導体スイッチング素子1
3、14、101、10がそれぞれオン、オフ、オン、
オフの状態から、半導体スイッチング素子13、14が
オフ、オンの状態に遷移したとする。すると、図1のX
点の電位は、インダクタ兼絶縁トランス19のインダク
タと半導体スイッチのキャパシタによる共振のため、V
xoに示すように時間T1のスロープでZ点の電位に向
かって下降する。このとき、半導体スイッチング素子1
01は、まだオン状態なので、Y点の電位Vyは、ダイ
オード102がオンして強制的にZ点の電位に下降す
る。
3、14、101、10がそれぞれオン、オフ、オン、
オフの状態から、半導体スイッチング素子13、14が
オフ、オンの状態に遷移したとする。すると、図1のX
点の電位は、インダクタ兼絶縁トランス19のインダク
タと半導体スイッチのキャパシタによる共振のため、V
xoに示すように時間T1のスロープでZ点の電位に向
かって下降する。このとき、半導体スイッチング素子1
01は、まだオン状態なので、Y点の電位Vyは、ダイ
オード102がオンして強制的にZ点の電位に下降す
る。
【0036】このアクティブフィルタ部の半導体スイッ
チング素子10自体は、この後、両端の電圧が略ゼロ
(X点の電位とZ点の電位がほぼ等しくなる)になった
ところでオン信号を与えて導通状態にする。このよう
に、半導体スイッチング素子10は、その両端の電圧が
ゼロに近い状態でスイッチング(即ち「ゼロ電圧スイッ
チング」)を行なうため、スイッチング時に発生する電
力損失(=電圧×電流)はゼロに近い値となり、これに
伴い効率の改善やスイッチング雑音の低減を図ることが
できる。スイッチング素子101は、スイッチング素子
10のオン後にオフする。スイッチング素子14は、ス
イッチング素子101がオフした後にオンする。
チング素子10自体は、この後、両端の電圧が略ゼロ
(X点の電位とZ点の電位がほぼ等しくなる)になった
ところでオン信号を与えて導通状態にする。このよう
に、半導体スイッチング素子10は、その両端の電圧が
ゼロに近い状態でスイッチング(即ち「ゼロ電圧スイッ
チング」)を行なうため、スイッチング時に発生する電
力損失(=電圧×電流)はゼロに近い値となり、これに
伴い効率の改善やスイッチング雑音の低減を図ることが
できる。スイッチング素子101は、スイッチング素子
10のオン後にオフする。スイッチング素子14は、ス
イッチング素子101がオフした後にオンする。
【0037】出力電圧Vdcは、半導体スイッチング素
子10のオン時間(デューティ)を変えることにより調
整できる。この時、半導体スイッチング素子13、14
は同じデューティでスイッチングしている。図2のT
w、TpとVi、Vdcとの関係は次のようになる。 Tw/Tp=1−Vdc/Vi (但し、Vxo>
Vi) ここで、TpはPWM信号の搬送波(キャリア)の周期
である。上記式より、Twを制御することにより出力電
圧Vxoを変化できることがわかる。尚、キャパシタ1
7、18、103は、それぞれ半導体スイッチング素子
13、14、10の内部寄生キャパシタでもよい。ま
た、ダイオード15、16は、半導体スイッチング素子
13、14の寄生ダイオードでもよい。
子10のオン時間(デューティ)を変えることにより調
整できる。この時、半導体スイッチング素子13、14
は同じデューティでスイッチングしている。図2のT
w、TpとVi、Vdcとの関係は次のようになる。 Tw/Tp=1−Vdc/Vi (但し、Vxo>
Vi) ここで、TpはPWM信号の搬送波(キャリア)の周期
である。上記式より、Twを制御することにより出力電
圧Vxoを変化できることがわかる。尚、キャパシタ1
7、18、103は、それぞれ半導体スイッチング素子
13、14、10の内部寄生キャパシタでもよい。ま
た、ダイオード15、16は、半導体スイッチング素子
13、14の寄生ダイオードでもよい。
【0038】本実施例では、直列接続した2つの半導体
スイッチから成る、いわゆるハーフブリッジ型DC/D
Cコンバータの出力を、ダイオード22、23、24、
25により整流して直流出力を得ているが、この整流部
分を同期整流方式にすれば、その同期信号と同じ周波数
の交流を出力することも可能である。
スイッチから成る、いわゆるハーフブリッジ型DC/D
Cコンバータの出力を、ダイオード22、23、24、
25により整流して直流出力を得ているが、この整流部
分を同期整流方式にすれば、その同期信号と同じ周波数
の交流を出力することも可能である。
【0039】本実施例では、DC/DCコンバータ部に
ハーフブリッジ型のDC/DCコンバータを用いたが、
この部分にフルブリッジ(ハーフブリッジを2個並列に
接続したもので、Hブリッジとも言う)型のDC/DC
コンバータを用いることもできる。この場合は、各ハー
フブリッジへの駆動パルスの位相を変化させることによ
り出力電圧Voを安定化できる。また、部分共振用イン
ダクタと出力トランスを共用しているが別々のものでも
かまわない。
ハーフブリッジ型のDC/DCコンバータを用いたが、
この部分にフルブリッジ(ハーフブリッジを2個並列に
接続したもので、Hブリッジとも言う)型のDC/DC
コンバータを用いることもできる。この場合は、各ハー
フブリッジへの駆動パルスの位相を変化させることによ
り出力電圧Voを安定化できる。また、部分共振用イン
ダクタと出力トランスを共用しているが別々のものでも
かまわない。
【0040】図3は、本発明による電力変換装置の第2
の実施例を示す回路図である。本実施例は、上述第1の
実施例のインダクタ兼絶縁トランス以降の回路に磁気増
幅器安定化回路を導入したものである。この磁気増幅器
安定回路の動作は周知である。例えば、長谷川 彰著
「改訂スイッチングレギュレータ設計ノウハウ」(CQ
出版社)の、主として52ページから63ページ参照。
の実施例を示す回路図である。本実施例は、上述第1の
実施例のインダクタ兼絶縁トランス以降の回路に磁気増
幅器安定化回路を導入したものである。この磁気増幅器
安定回路の動作は周知である。例えば、長谷川 彰著
「改訂スイッチングレギュレータ設計ノウハウ」(CQ
出版社)の、主として52ページから63ページ参照。
【0041】本実施例の回路の動作および使用部材は、
インダクタ兼絶縁トランスまでは、図1の回路と同様で
あるが、本実施例においては、このトランスまでを前置
レギュレータとして動作させ(つまり、電圧をおおまか
に安定化させる)、次段の磁気増幅器安定化回路で出力
電圧の本格的な安定化を図っている。
インダクタ兼絶縁トランスまでは、図1の回路と同様で
あるが、本実施例においては、このトランスまでを前置
レギュレータとして動作させ(つまり、電圧をおおまか
に安定化させる)、次段の磁気増幅器安定化回路で出力
電圧の本格的な安定化を図っている。
【0042】可飽和リアクトル50、51は、磁気増幅
器方式でPWM制御を行なう。この可飽和リアクトル出
力は、整流ダイオード52、53で全波整流され、平滑
用インダクタ57に供給される。
器方式でPWM制御を行なう。この可飽和リアクトル出
力は、整流ダイオード52、53で全波整流され、平滑
用インダクタ57に供給される。
【0043】ダイオード56は、フライホイール用のダ
イオードである。平滑用インダクタ57を通った出力
は、標準電圧発生・誤差増幅用のシャントレギュレータ
60により規定の出力電圧に制御される。抵抗器61、
62は出力電圧を設定する。トランジスタ58、ダイオ
ード54、55は、可飽和リアクトル50、51にリセ
ット電流を流すためのものである。
イオードである。平滑用インダクタ57を通った出力
は、標準電圧発生・誤差増幅用のシャントレギュレータ
60により規定の出力電圧に制御される。抵抗器61、
62は出力電圧を設定する。トランジスタ58、ダイオ
ード54、55は、可飽和リアクトル50、51にリセ
ット電流を流すためのものである。
【0044】本実施例では、磁気増幅器部分が全波タイ
プで構成されているが、小電力の場合は半波タイプ(そ
の場合は可飽和リアクトル50または51の片方のみ使
用)を用いることもできる。1次側の制御回路は、電圧
Vをフィードバックして安定化を図っており、半導体ス
イッチング素子10、13、14、101のタイミング
は、図2と同様である。
プで構成されているが、小電力の場合は半波タイプ(そ
の場合は可飽和リアクトル50または51の片方のみ使
用)を用いることもできる。1次側の制御回路は、電圧
Vをフィードバックして安定化を図っており、半導体ス
イッチング素子10、13、14、101のタイミング
は、図2と同様である。
【0045】本発明における部分共振方式と2次側磁気
増幅方式とのマッチングは、波形の立上り、立下り時に
可飽和リアクトル50、51がOFFしているため非常
によい。尚、キャパシタ17、18、103は、それぞ
れ半導体スイッチング素子13、14、10の内部寄生
キャパシタでもよい。また、ダイオード15、16は、
半導体スイッチング素子13、14の寄生ダイオードで
も良いことは第1の実施例と同様である。
増幅方式とのマッチングは、波形の立上り、立下り時に
可飽和リアクトル50、51がOFFしているため非常
によい。尚、キャパシタ17、18、103は、それぞ
れ半導体スイッチング素子13、14、10の内部寄生
キャパシタでもよい。また、ダイオード15、16は、
半導体スイッチング素子13、14の寄生ダイオードで
も良いことは第1の実施例と同様である。
【0046】
【発明の効果】以上説明したように、本発明の電力変換
装置によれば、アクティブフィルタとDC/DCコンバ
ータをスイッチ回路を介して縦続接続し、これらを同期
運転することにより、従来は多くの付加回路が必要であ
った昇圧型アクティブフィルタ部の部分共振によるゼロ
電圧スイッチングが僅かな素子の追加で可能となる。そ
のため、装置全体がゼロ電圧スイッチング動作可能とな
り、スイッチング損失が低下し、スイッチング周波数を
高くできる。その結果、使用するインダクタやキャパシ
タの形状を小さくできるので装置の小型化も可能とな
る。
装置によれば、アクティブフィルタとDC/DCコンバ
ータをスイッチ回路を介して縦続接続し、これらを同期
運転することにより、従来は多くの付加回路が必要であ
った昇圧型アクティブフィルタ部の部分共振によるゼロ
電圧スイッチングが僅かな素子の追加で可能となる。そ
のため、装置全体がゼロ電圧スイッチング動作可能とな
り、スイッチング損失が低下し、スイッチング周波数を
高くできる。その結果、使用するインダクタやキャパシ
タの形状を小さくできるので装置の小型化も可能とな
る。
【図1】本発明による電力変換装置の第1の実施例を示
す回路図である。
す回路図である。
【図2】図1に示す第1の実施例の動作タイミングチャ
ートである。
ートである。
【図3】本発明の第2の実施例を示す回路図である。
【図4】従来の電力変換装置の回路図である。
【図5】図4に示す従来の電力変換装置におけるアクテ
ィブフィルタ部の制御回路の構成図である。
ィブフィルタ部の制御回路の構成図である。
【図6】図4に示す従来の電力変換装置におけるDC/
DCコンバータ部のタイミングチャートである。
DCコンバータ部のタイミングチャートである。
1 入力交流電圧(商用電源) 2,9,26,57 インダクタ 3,12,17,18,20,21,27,63,10
3 キャパシタ 4,5,6,7 整流用ダイオード 8 電流センサ 10,13,14,101 半導体スイッチング素子 11,15,16,22〜25,52〜56,102
ダイオード 19 インダクタ兼絶縁トランス 28,64 負荷抵抗 30,40 制御部 41 DC/DCコンバータ制御
回路 42 アクティブフィルタ制御回
路 50,51 可飽和リアクトル 58 トランジスタ 59,61,62 抵抗 60 シャントレギュレータ 70 制御回路 201 比較器 202,204 減算器 203 乗算器
3 キャパシタ 4,5,6,7 整流用ダイオード 8 電流センサ 10,13,14,101 半導体スイッチング素子 11,15,16,22〜25,52〜56,102
ダイオード 19 インダクタ兼絶縁トランス 28,64 負荷抵抗 30,40 制御部 41 DC/DCコンバータ制御
回路 42 アクティブフィルタ制御回
路 50,51 可飽和リアクトル 58 トランジスタ 59,61,62 抵抗 60 シャントレギュレータ 70 制御回路 201 比較器 202,204 減算器 203 乗算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 光 植 横浜市港北区綱島東6−3−20 株式会社 エヌエフ回路設計ブロック内
Claims (3)
- 【請求項1】入力AC電圧の全周期にわたり、該入力電
圧の瞬時値に比例した入力電流の瞬時値を流すように構
成され、第1のスイッチング手段の作用に基づいてAC
電力をDC電力に変換するAC/DCコンバータと、ゼ
ロ電圧スイッチング動作を行なう第2のスイッチング手
段の作用に基づいてDC電力を異なるレベルをもつDC
電力に変換するDC/DCコンバータとが縦続接続され
た電力変換装置において、 前記AC/DCコンバータの前記第1のスイッチング手
段中のスイッチング素子と前記DC/DCコンバータの
前記第2のスイッチング手段の出力とが第3のスイッチ
ング回路を介して接続され、前記第1のスイッチング手
段、前記第2のスイッチング手段及び前記第3のスイッ
チング回路が同期動作されるとともに、前記第3のスイ
ッチング回路を介して前記第2のスイッチング手段のゼ
ロ電圧スイッチング動作時の電圧が前記第1のスイッチ
ング手段中に供給され、前記第1のスイッチング手段中
のスイッチング素子もゼロ電圧スイッチング動作が行な
われることを特徴とする電力変換装置。 - 【請求項2】前記第1のスイッチング手段中のスイッチ
ング素子には、キャパシタンス手段が並列接続されてい
る請求項1に記載の電力変換装置。 - 【請求項3】前記第3のスイッチング回路には、逆流防
止用のダイオードが直列接続されている請求項1に記載
の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6164770A JPH089639A (ja) | 1994-06-23 | 1994-06-23 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6164770A JPH089639A (ja) | 1994-06-23 | 1994-06-23 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH089639A true JPH089639A (ja) | 1996-01-12 |
Family
ID=15799609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6164770A Pending JPH089639A (ja) | 1994-06-23 | 1994-06-23 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH089639A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100392310B1 (ko) * | 2001-05-14 | 2003-07-22 | 한국전기연구원 | 자동 강압 조정기 및 그 제어 방법 |
JP2009148118A (ja) * | 2007-12-17 | 2009-07-02 | Daihen Corp | 電源装置及びアーク加工用電源装置 |
JP2012029535A (ja) * | 2010-07-27 | 2012-02-09 | Panasonic Electric Works Co Ltd | 電源装置及びこの電源装置を備えた照明装置 |
JP2015061322A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社日本自動車部品総合研究所 | 電力変換装置 |
WO2017158916A1 (ja) * | 2016-03-16 | 2017-09-21 | 東芝キヤリア株式会社 | 電源装置 |
JP2018201336A (ja) * | 2018-10-02 | 2018-12-20 | 株式会社Soken | 電力変換装置 |
-
1994
- 1994-06-23 JP JP6164770A patent/JPH089639A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100392310B1 (ko) * | 2001-05-14 | 2003-07-22 | 한국전기연구원 | 자동 강압 조정기 및 그 제어 방법 |
JP2009148118A (ja) * | 2007-12-17 | 2009-07-02 | Daihen Corp | 電源装置及びアーク加工用電源装置 |
JP2012029535A (ja) * | 2010-07-27 | 2012-02-09 | Panasonic Electric Works Co Ltd | 電源装置及びこの電源装置を備えた照明装置 |
JP2015061322A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社日本自動車部品総合研究所 | 電力変換装置 |
WO2017158916A1 (ja) * | 2016-03-16 | 2017-09-21 | 東芝キヤリア株式会社 | 電源装置 |
JPWO2017158916A1 (ja) * | 2016-03-16 | 2018-08-09 | 東芝キヤリア株式会社 | 電源装置 |
JP2018201336A (ja) * | 2018-10-02 | 2018-12-20 | 株式会社Soken | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101357070B1 (ko) | 고효율 전력 변환기 시스템 | |
US7379309B2 (en) | High-frequency DC-DC converter control | |
US8130520B2 (en) | Power supply apparatus and semiconductor integrated circuit device | |
US7990127B2 (en) | Method and apparatus for AC to DC power conversion with reduced harmonic current | |
US20020191422A1 (en) | Switching power supply unit | |
US20200328668A1 (en) | Pfwm control system for switching-mode power supply circuit | |
US8817497B2 (en) | Switching power converter for reducing EMI from ring oscillation and its control method | |
JP7279715B2 (ja) | トーテムポール型単相pfcコンバータ | |
JPH07177745A (ja) | スイッチングレギュレータ | |
JP2010124567A (ja) | スイッチング電源装置 | |
JP2002218743A (ja) | コンデンサの充電装置 | |
EP1001514A2 (en) | Switched power converter with hold-up time and harmonics reduction | |
JPH089639A (ja) | 電力変換装置 | |
JP3755815B2 (ja) | スイッチング電源装置 | |
JP2001161066A (ja) | 電力変換装置 | |
JP3480283B2 (ja) | 電源装置 | |
Lu et al. | A high frequency zvs isolated dual boost converter with holdup time extension capability | |
JPH10309078A (ja) | スイッチング型直流電源装置 | |
JP2000197351A (ja) | 力率改善型電源装置 | |
JPH08103080A (ja) | 高入力力率電源回路およびこの電源回路の過電流保護回路 | |
JP2003348834A (ja) | 単相昇降圧コンバータ | |
JP3483128B2 (ja) | ランプ用電源回路 | |
JP2005192285A (ja) | スイッチング電源装置 | |
JP4329451B2 (ja) | スイッチング電源装置 | |
JP4306234B2 (ja) | スイッチング電源装置 |