JPH088654A - Operational amplifier - Google Patents
Operational amplifierInfo
- Publication number
- JPH088654A JPH088654A JP6135426A JP13542694A JPH088654A JP H088654 A JPH088654 A JP H088654A JP 6135426 A JP6135426 A JP 6135426A JP 13542694 A JP13542694 A JP 13542694A JP H088654 A JPH088654 A JP H088654A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- operational amplifier
- power supply
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は演算増幅器に関し、特
に、出力段にプッシュプル回路を用いた演算増幅器に関
する。近年、電子機器は小型化および低消費電力化が進
み、例えば、携帯用として電池で駆動されるものも多く
なってい来ている。すなわち、家庭或いはオフィス等に
据えつけて使用する電子機器(例えば、AC100Vに
より駆動する電子機器)においては、例えば、内部の半
導体集積回路(LSI)を5Vで動作させるようになっ
ている。しかしながら、携帯機器では、例えば、電源電
圧を3V程度とし、しかも電池により駆動するため、電
池の電力消費と共に電源電圧が低下することになる。こ
のような電源電圧の変動、或いは、3Vおよび5Vの両
方の電源電圧への対応を考えた場合、電子機器の中で使
用される回路は、広い電源電圧範囲にわたって安定した
特性であることが必要となる。具体的に、アナログ回路
を広い電源電圧に対応させる場合に重要となるのは演算
増幅器(オペアンプ)であり、特に、CMOSで構成さ
れたアナログ/ディジタル混載のLSIで重い負荷や高
速駆動用として使用される出力段のプッシュプル回路を
用いた演算増幅器において問題となりやすい。そこで、
広い電源電圧範囲にわたって安定した特性を有する演算
増幅器の提供が要望されている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier, and more particularly to an operational amplifier using a push-pull circuit in an output stage. 2. Description of the Related Art In recent years, electronic devices have been reduced in size and power consumption, and for example, many of them are portable and driven by a battery. That is, in an electronic device installed and used in a home or an office (for example, an electronic device driven by AC100V), for example, an internal semiconductor integrated circuit (LSI) is operated at 5V. However, in a portable device, for example, the power supply voltage is set to about 3 V and the device is driven by a battery. Therefore, the power supply voltage decreases with the power consumption of the battery. Considering such fluctuations in power supply voltage or both power supply voltages of 3V and 5V, circuits used in electronic devices must have stable characteristics over a wide power supply voltage range. Becomes Specifically, it is an operational amplifier (op-amp) that is important when making an analog circuit compatible with a wide range of power supply voltages. Especially, it is used for a heavy load or high-speed drive in an analog / digital mixed LSI composed of CMOS. This tends to cause a problem in an operational amplifier using a push-pull circuit in the output stage. Therefore,
It is desired to provide an operational amplifier having stable characteristics over a wide power supply voltage range.
【0002】[0002]
【従来の技術】図6は従来の演算増幅器の一例を示す回
路図である。ここで、参照符号100 は差動増幅段,200は
レベルシフト段, そして,300は出力段を示している。ま
た、参照符号VDDは高電位の電源線(第1の電源手段)
を示し、VSSは低電位の電源線(グランドレベル:第2
の電源手段)を示している。2. Description of the Related Art FIG. 6 is a circuit diagram showing an example of a conventional operational amplifier. Here, reference numeral 100 is a differential amplification stage, 200 is a level shift stage, and 300 is an output stage. Reference numeral V DD is a high-potential power supply line (first power supply means)
And V SS is a low-potential power line (ground level: second
Power supply means).
【0003】図6に示されるように、差動増幅段100
は、Nチャネル型MOSトランジスタT1,T2,Pチャネル
型MOSトランジスタT3,T4,および, 定電流源CS1 で構
成されている。ここで、反転入力/IN はトランジスタT1
のゲートに供給され、非反転入力(正論理の入力)INは
トランジスタT2のゲートに供給され、そして、トランジ
スタT4およびT2の接続個所から差動増幅段100 の出力が
取り出され、レベルシフト段200 へ供給されるようにな
っている。As shown in FIG. 6, a differential amplifier stage 100
Is composed of N-channel type MOS transistors T1 and T2, P-channel type MOS transistors T3 and T4, and a constant current source CS1. Where inverting input / IN is transistor T1
The non-inverting input (positive logic input) IN is supplied to the gate of the transistor T2, and the output of the differential amplifier stage 100 is taken out from the connection point of the transistors T4 and T2. To be supplied to.
【0004】レベルシフト段200 は、Nチャネル型MO
SトランジスタT5および定電流源CS0 で構成されてい
る。また、出力段300 は、Pチャネル型MOSトランジ
スタT6およびNチャネル型MOSトランジスタT7により
プッシュプル回路として構成されている。ここで、トラ
ンジスタT6のゲートには差動増幅段100 の出力が供給さ
れ、また、トランジスタT7のゲートにはトランジスタT5
のソースおよび定電流源CS0 の接続個所から取り出され
たレベルシフト段200 の出力(レベルシフト段200 によ
りレベルシフトされた信号)が供給されている。ここ
で、レベルシフト段200 におけるトランジスタT5のバッ
クゲート(基板)は、低電位の電源電圧(グランドレベ
ル:VSS)とされている。The level shift stage 200 is an N-channel MO
It is composed of an S transistor T5 and a constant current source CS0. Moreover, the output stage 300 is configured as a push-pull circuit by the P-channel type MOS transistor T6 and the N-channel type MOS transistor T7. Here, the output of the differential amplifier stage 100 is supplied to the gate of the transistor T6, and the gate of the transistor T7 is connected to the transistor T5.
The output of the level shift stage 200 (the signal level-shifted by the level shift stage 200) taken out from the connection point of the source of the constant current source CS0 and the constant current source CS0 is supplied. Here, the back gate (substrate) of the transistor T5 in the level shift stage 200 is set to a low-potential power supply voltage (ground level: V SS ).
【0005】[0005]
【発明が解決しようとする課題】上述した図6に示す従
来の演算増幅器は、例えば、電源電圧VDDが変動した場
合、レベルシフト段200 のレベルシフト量が電源電圧変
動に完全には追従しないため、出力段300 のトランジス
タT6およびT7のバイアス電圧(ゲート・ソース間電圧V
GS−閾値電圧Vth)が変動し、その結果、トランジスタ
T6,T7 を流れる電流が変化して演算増幅器の電源電流お
よび他の特性が変動することになっていた。In the conventional operational amplifier shown in FIG. 6 described above, for example, when the power supply voltage V DD changes, the level shift amount of the level shift stage 200 does not completely follow the power supply voltage change. Therefore, the bias voltage of the transistors T6 and T7 of the output stage 300 (gate-source voltage V
GS -threshold voltage V th ) fluctuates, resulting in a transistor
It was supposed that the current flowing through T6 and T7 would change and the power supply current and other characteristics of the operational amplifier would change.
【0006】すなわち、図6に示す演算増幅器では、電
源電圧VDDが変動すると、プッシュプル回路を構成する
一方のトランジスタT7のバイアス電圧が変化し、このト
ランジスタT7のバイアス電圧がフィードバックされて、
プッシュプル回路を構成する他方のトランジスタT6のバ
イアス電圧もずれてしまうことになっていた。図7は従
来の演算増幅器の他の例を示す回路図であり、上述した
図6の演算増幅器を改良したものである(特開平1-1378
08号公報参照)。That is, in the operational amplifier shown in FIG. 6, when the power supply voltage V DD fluctuates, the bias voltage of one transistor T7 forming the push-pull circuit changes, and the bias voltage of this transistor T7 is fed back,
The bias voltage of the other transistor T6 forming the push-pull circuit was also deviated. FIG. 7 is a circuit diagram showing another example of the conventional operational amplifier, which is an improvement of the operational amplifier of FIG. 6 described above (Japanese Patent Laid-Open No. 1-1378).
(See publication 08).
【0007】この図7に示す演算増幅器において、レベ
ルシフト段200 は、Nチャネル型MOSトランジスタT
5' および電源電圧の変動に応じて電流値を変化させる
電流源CS0'で構成されている。尚、差動増幅段100 およ
び出力段300 は、図6の演算増幅器におけるものと同様
の構成とされている。この図7に示す演算増幅器は、或
る特定の(標準的に用いられる)電源電圧近傍(例え
ば、電源電圧5V±5%の範囲)では電源電圧の変動に
対してプッシュプル回路を構成するトランジスタT6,T7
のバイアス電圧を変化しないようにすることが可能であ
る。しかしながら、広範囲の電源電圧(例えば、電源電
圧5Vおよび3V)にわたって演算増幅器の動作を安定
化させるのは困難であった。さらに、前述したバイアス
電圧変動が考えられるため、出力段300 の動作点はA級
(または、A級に近いAB級)に選ばれることが多く、
その結果、消費電流を低下させることができないという
問題もあった。尚、出力段300 の動作点をB級に近く選
ぶと、バイアス電圧の変動によりトランジスタT6,T7 が
両方共カットオフする場合が生じて歪の原因となる。In the operational amplifier shown in FIG. 7, the level shift stage 200 includes an N-channel MOS transistor T
5'and a current source CS0 'that changes the current value according to the fluctuation of the power supply voltage. The differential amplifier stage 100 and the output stage 300 have the same configuration as that of the operational amplifier shown in FIG. The operational amplifier shown in FIG. 7 is a transistor that constitutes a push-pull circuit with respect to fluctuations in the power supply voltage in the vicinity of a certain (standardly used) power supply voltage (for example, in the range of the power supply voltage 5V ± 5%). T6, T7
It is possible not to change the bias voltage of. However, it has been difficult to stabilize the operation of the operational amplifier over a wide range of power supply voltages (for example, power supply voltages 5V and 3V). Further, since the bias voltage fluctuation described above is considered, the operating point of the output stage 300 is often selected to be class A (or class AB close to class A).
As a result, there is also a problem that the current consumption cannot be reduced. If the operating point of the output stage 300 is selected close to the class B, the transistors T6 and T7 may both be cut off due to the fluctuation of the bias voltage, which causes distortion.
【0008】本発明は、上述した従来の演算増幅器が有
する課題に鑑み、広い電源電圧範囲にわたって安定した
動作を行うことのできる演算増幅器の提供を目的とす
る。In view of the problems of the conventional operational amplifier described above, it is an object of the present invention to provide an operational amplifier capable of performing stable operation over a wide power supply voltage range.
【0009】[0009]
【課題を解決するための手段】図1は本発明に係る演算
増幅器の原理構成を示すブロック図である。本発明によ
れば、差動増幅段100 と、第1の電源手段VDDと第2の
電源手段V SSとの間に直列に接続された第1の導電型の
第1のトランジスタT6および該第1の導電型と逆の第2
の導電型の第2のトランジスタT7を備え、該第1のトラ
ンジスタT6が前記差動増幅段100 の出力により駆動され
る出力段300 と、該第1のトランジスタT6に流れる電流
を検出し、該検出された電流に対応した制御信号Sを生
成する制御信号生成手段1と、該制御信号生成手段1か
らの制御信号Sに応じて、前記第2のトランジスタT7を
駆動制御する駆動制御手段2とを具備することを特徴と
する演算増幅器が提供される。FIG. 1 shows an operation according to the present invention.
It is a block diagram which shows the principle structure of an amplifier. According to the invention
Then, the differential amplification stage 100 and the first power supply means VDDAnd the second
Power supply means V SSOf the first conductivity type connected in series between
A first transistor T6 and a second opposite to the first conductivity type
Second transistor T7 of the conductivity type of
Transistor T6 is driven by the output of the differential amplifier stage 100.
Output stage 300 and the current flowing through the first transistor T6
To generate a control signal S corresponding to the detected current.
Control signal generating means 1 and the control signal generating means 1
The second transistor T7 in response to the control signal S from
A drive control means 2 for controlling the drive.
An operational amplifier is provided.
【0010】[0010]
【作用】本発明の演算増幅器によれば、出力段300 は、
第1の電源手段VDDと第2の電源手段VSSとの間に直列
に接続された第1の導電型の第1のトランジスタT6およ
び該第1の導電型と逆の第2の導電型の第2のトランジ
スタT7により構成されている。制御信号生成手段1は、
第1のトランジスタT6に流れる電流を検出し、該検出さ
れた電流に対応した制御信号Sを生成し、また、駆動制
御手段2は、制御信号生成手段1からの制御信号Sに応
じて、第2のトランジスタT7を駆動制御するようになっ
ている。ここで、第1のトランジスタT6および第2のト
ランジスタT7は、プッシュプル回路を構成している。According to the operational amplifier of the present invention, the output stage 300 is
A first transistor T6 of a first conductivity type connected in series between the first power supply means V DD and the second power supply means V SS, and a second conductivity type opposite to the first conductivity type. Of the second transistor T7. The control signal generation means 1 is
The current flowing through the first transistor T6 is detected and a control signal S corresponding to the detected current is generated, and the drive control means 2 responds to the control signal S from the control signal generation means 1 to generate a control signal S The second transistor T7 is driven and controlled. Here, the first transistor T6 and the second transistor T7 form a push-pull circuit.
【0011】制御信号生成手段1は、第1のトランジス
タT6の電流値に比例した制御信号Sを生成する。駆動制
御手段2は、この制御信号Sを受け取り、該制御信号S
が減少したことを検出して、第2のトランジスタT7を駆
動制御する。すなわち、本発明の演算増幅器は、第1の
トランジスタT6の電流を検出し、該第1のトランジスタ
T6の電流が減少した場合、第2のトランジスタT7の電流
を増加するように駆動制御する。これによって、電源電
圧が変動した場合でも、第2のトランジスタT7の電流が
変化することはなく、電源電圧に依存しない特性を得る
ことが可能となる。The control signal generating means 1 generates a control signal S proportional to the current value of the first transistor T6. The drive control means 2 receives the control signal S, and the control signal S
Is detected to drive the second transistor T7. That is, the operational amplifier of the present invention detects the current of the first transistor T6,
When the current of T6 decreases, the driving of the second transistor T7 is controlled to increase. As a result, even when the power supply voltage changes, the current of the second transistor T7 does not change, and it is possible to obtain the characteristic that does not depend on the power supply voltage.
【0012】このように、本発明の演算増幅器によれ
ば、広い電源電圧範囲にわたって安定した動作を行うこ
とができる。As described above, according to the operational amplifier of the present invention, stable operation can be performed over a wide power supply voltage range.
【0013】[0013]
【実施例】以下、図面を参照して本発明に係る演算増幅
器の実施例を説明する。図2は本発明の演算増幅器の第
1の実施例を示す回路図である。同図において、参照符
号1は制御信号生成部(制御信号生成手段),2は駆動制
御部(駆動制御手段), 100は差動増幅段, そして,300は
出力段を示している。これらの差動増幅段100 および出
力段300 は、図6および図7を参照して説明した従来の
演算増幅器におけるものと同様の構成とされている。さ
らに、参照符号VDDは高電位の電源線(第1の電源手
段)を示し、VSSは低電位の電源線(グランドレベル:
第2の電源手段)を示している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of an operational amplifier according to the present invention will be described below with reference to the drawings. FIG. 2 is a circuit diagram showing a first embodiment of the operational amplifier of the present invention. In the figure, reference numeral 1 is a control signal generation unit (control signal generation means), 2 is a drive control unit (drive control means), 100 is a differential amplification stage, and 300 is an output stage. The differential amplifier stage 100 and the output stage 300 have the same structure as those in the conventional operational amplifier described with reference to FIGS. 6 and 7. Further, reference numeral V DD indicates a high potential power source line (first power source means), and V SS indicates a low potential power source line (ground level:
2nd power supply means) is shown.
【0014】図2に示されるように、差動増幅段100
は、Nチャネル型MOSトランジスタT1,T2,Pチャネル
型MOSトランジスタT3,T4,および, 定電流源CS1 で構
成されている。ここで、反転入力/IN はトランジスタT1
のゲートに供給され、非反転入力(正論理の入力)INは
トランジスタT2のゲートに供給され、そして、トランジ
スタT4およびT2の接続個所から差動増幅段100 の出力が
取り出されるようになっている。定電流源CS1 の一端は
トランジスタT1のソースおよびトランジスタT2のソース
に共通接続され、また、定電流源CS1 の他端は低電位の
電源線VSSに接続されている。As shown in FIG. 2, the differential amplifier stage 100
Is composed of N-channel type MOS transistors T1 and T2, P-channel type MOS transistors T3 and T4, and a constant current source CS1. Where inverting input / IN is transistor T1
The non-inverting input (positive logic input) IN is supplied to the gate of the transistor T2, and the output of the differential amplifier stage 100 is taken out from the connection point of the transistors T4 and T2. . One end of the constant current source CS1 is commonly connected to the source of the transistor T1 and the source of the transistor T2, and the other end of the constant current source CS1 is connected to the low potential power supply line V SS .
【0015】出力段300 は、高電位の電源線VDDと低電
位の電源線VSS)との間に直列に接続された2つのトラ
ンジスタT6,T7 を備えている。すなわち、出力段300 は
プッシュプル回路として構成されており、ソースが高電
位の電源線VDDに接続されたPチャネル型MOSトラン
ジスタT6およびソースが低電位の電源線VSSに接続され
たNチャネル型MOSトランジスタT7を備えている。こ
こで、演算増幅器の出力OUT は、トランジスタT6のドレ
インおよびトランジスタT7のドレインの共通接続個所か
ら取り出されるようになっている。The output stage 300 comprises two transistors T6, T7 connected in series between a high potential power supply line V DD and a low potential power supply line V SS ). That is, the output stage 300 is configured as a push-pull circuit, and the P-channel type MOS transistor T6 whose source is connected to the high potential power source line V DD and the N channel whose source is connected to the low potential power source line V SS Type MOS transistor T7. Here, the output OUT of the operational amplifier is taken out from the common connection point of the drain of the transistor T6 and the drain of the transistor T7.
【0016】制御信号生成部1は、ソースが高電位の電
源線VDDに接続されたPチャネル型MOSトランジスタ
TAにより構成されている。ここで、制御信号生成部1を
構成するトランジスタTAのゲートは、動増幅段100 の出
力が供給された出力段300 のトランジスタT6のゲートに
共通接続されている。すなわち、トランジスタTAとトラ
ンジスタT6とはカレントミラー接続され、該トランジス
タTAに流れる電流IaはトランジスタT6を流れる電流I6に
比例 (Ia=k1・I6) するようになっている。尚、参照符
号k1〜k7は、それぞれ所定の定数を示している。The control signal generator 1 is a P-channel type MOS transistor whose source is connected to the high potential power source line V DD.
It is composed of TA. Here, the gate of the transistor TA that constitutes the control signal generation unit 1 is commonly connected to the gate of the transistor T6 of the output stage 300 to which the output of the dynamic amplification stage 100 is supplied. That is, the transistor TA and the transistor T6 are current-mirror connected, and the current Ia flowing through the transistor TA is proportional to the current I6 flowing through the transistor T6 (Ia = k1 · I6). The reference characters k1 to k7 indicate predetermined constants.
【0017】駆動制御部2は、それぞれのソースが高電
位の電源線VDDに接続されたPチャネル型MOSトラン
ジスタTB,TC,ゲートおよびドレインがトランジスタTCの
ドレインに共通接続されたNチャネル型MOSトランジ
スタTD, および, 定電流源CS2 を備えている。トランジ
スタTBのゲートおよびドレインは、定電流源CS2 を介し
て低電位の電源線VSSに接続されると共に、トランジス
タTCのゲートおよび制御信号生成部1のトランジスタTA
のドレインに共通接続され、制御信号生成部1から制御
信号Sを受け取るようになっている。ここで、トランジ
スタTBとトランジスタTCとはカレントミラー接続され、
該トランジスタTBに流れる電流IbはトランジスタTCを流
れる電流Icに比例 (Ic=k2・Ib) するようになってい
る。The drive control unit 2 includes P-channel MOS transistors TB and TC whose sources are connected to the high-potential power supply line V DD , and N-channel MOS transistors whose gate and drain are commonly connected to the drain of the transistor TC. It is equipped with a transistor TD and a constant current source CS2. The gate and drain of the transistor TB are connected to the low-potential power supply line V SS via the constant current source CS2, and the gate of the transistor TC and the transistor TA of the control signal generator 1 are connected.
Is commonly connected to the drains of the control signal generator 1 and receives the control signal S from the control signal generator 1. Here, the transistor TB and the transistor TC are current-mirror connected,
The current Ib flowing through the transistor TB is proportional to the current Ic flowing through the transistor TC (Ic = k2 · Ib).
【0018】制御信号生成部1を構成するトランジスタ
TAは、出力段300 のトランジスタT6を流れる電流に比例
した信号(制御信号)Sを生成するようになっている。
図2において、信号SはトランジスタTAを流れる電流Ia
に対応し、駆動制御部2はこの信号Sを受け取り、該信
号S(電流Ia)が減少したことを検出して、出力段300
のトランジスタT7を駆動制御するようになっている。こ
こで、トランジスタTDと出力段300 におけるトランジス
タT7とはカレントミラー接続され、該トランジスタT7に
流れる電流I7はトランジスタTdを流れる電流Icに比例
(I7=k3・Ic) するようになっている。Transistor constituting the control signal generator 1
TA is adapted to generate a signal (control signal) S proportional to the current flowing through the transistor T6 of the output stage 300.
In FIG. 2, the signal S is the current Ia flowing through the transistor TA.
In response to this, the drive control section 2 receives this signal S, detects that the signal S (current Ia) has decreased, and outputs the output stage 300.
It is designed to drive and control the transistor T7. Here, the transistor TD and the transistor T7 in the output stage 300 are current-mirror connected, and the current I7 flowing through the transistor T7 is proportional to the current Ic flowing through the transistor Td.
(I7 = k3 ・ Ic).
【0019】上述したように、本第1実施例において、
トランジスタTAを流れる電流Ia(制御信号S)はトラン
ジスタT6を流れる電流I6に比例し、また、トランジスタ
TBを流れる電流IbはトランジスタTCを流れる電流Icに比
例し、そして、該電流IcはトランジスタT7を流れる電流
I7に比例している。すなわち、Ia=k1・I6, Ic=k2・I
b, I7=k3・Icとなる。また、Ia+Ib=Is2(一定)であ
るため、I7+k3・k2・(Is2−k1・I6)=k3・k2・(Is2−
k1) ・k2・k3・I6となる。ここで、k1,k2,k3は、各トラ
ンジスタの物理形状(大きさ等)で決まる定数であり、
電源電圧に依存しない。従って、トランジスタT7を流れ
る電流I7の大きさも電源電圧に依存しないことになる。As described above, in the first embodiment,
The current Ia (control signal S) flowing through the transistor TA is proportional to the current I6 flowing through the transistor T6, and
The current Ib flowing through TB is proportional to the current Ic flowing through the transistor TC, and the current Ic is the current flowing through the transistor T7.
It is proportional to I7. That is, Ia = k1 · I6, Ic = k2 · I
b, I7 = k3 · Ic. Since Ia + Ib = Is2 (constant), I7 + k3 · k2 · (Is2-k1 · I6) = k3 · k2 · (Is2-
k1) ・ k2 ・ k3 ・ I6. Here, k1, k2, k3 are constants determined by the physical shape (size, etc.) of each transistor,
It does not depend on the power supply voltage. Therefore, the magnitude of the current I7 flowing through the transistor T7 also does not depend on the power supply voltage.
【0020】このように、本第1実施例では、出力段30
0 の一方のトランジスタT6を流れる電流I6を、該トラン
ジスタT6とカレントミラー接続されたトランジスタTA
(制御信号生成手段1)により間接的に検出して制御信
号Sを生成する。さらに、この制御信号Sが駆動制御手
段2に供給されて、トランジスタT6を流れる電流が減少
した場合には、出力段300 の他方のトランジスタT7のゲ
ートに印加する制御電圧を上昇させて該トランジスタT7
を流れる電流を増大するようになっている。尚、トラン
ジスタT6を流れる電流が増大した場合には、出力段300
の他方のトランジスタT7のゲートに印加する制御電圧を
降下させて該トランジスタT7を流れる電流I7を減少する
ようになっている。また、本実施例では、I7≦k2・k3・
Is2 の関係が成立し、吸込電流についての電流制限機能
を持つことになる。以上のように、本第1実施例の演算
増幅器によれば、広い電源電圧範囲にわたって安定した
動作を行うことが可能となる。As described above, in the first embodiment, the output stage 30
A current I6 flowing through one of the transistors T6 of 0 is connected to a transistor TA which is current-mirror connected to the transistor T6.
The (control signal generating means 1) indirectly detects and generates the control signal S. Further, when the control signal S is supplied to the drive control means 2 and the current flowing through the transistor T6 decreases, the control voltage applied to the gate of the other transistor T7 of the output stage 300 is increased to increase the transistor T7.
It is designed to increase the current flowing through. If the current flowing through the transistor T6 increases, the output stage 300
The control voltage applied to the gate of the other transistor T7 is decreased to reduce the current I7 flowing through the transistor T7. Further, in this embodiment, I7 ≦ k2 · k3 ·
The relationship of Is2 is established, and it has a current limiting function for the sink current. As described above, according to the operational amplifier of the first embodiment, it is possible to perform stable operation over a wide power supply voltage range.
【0021】図3は本発明の演算増幅器の第2の実施例
を示す回路図である。図3に示す第2実施例において
も、差動増幅段100 および出力段300(トランジスタT1〜
T4およびT6,T7 の構成)の構成は、上述した図2に示す
第1実施例, 並びに, 図6および図7を参照して説明し
た従来例におけるものと同様である。図3に示す第2実
施例において、制御信号生成部1は、ソースが高電位の
電源線VDDに接続されたPチャネル型MOSトランジス
タTEで構成され、また、駆動制御部2は、抵抗器(負荷
手段)R, ドレインが該抵抗器Rを介して低電位の電源
線VSSに接続されたPチャネル型MOSトランジスタT
F, および, 定電流源CS3 により構成されている。ここ
で、差動増幅段100 の出力は、出力段300 のトランジス
タT6のゲート, 制御信号生成部1のトランジスタTEのゲ
ート, および, 駆動制御部2のトランジスタTFのソース
に共通に供給されている。また、トランジスタTEのドレ
インは、トランジスタTFのゲートに接続されると共に、
定電流源CS3 を介して低電位の電源線VSSに接続されて
いる。そして、トランジスタTFのドレインと抵抗器Rの
一端との接続個所から駆動制御部2の出力が取り出され
て出力段300 のトランジスタT7のゲートに供給されてい
る。尚、制御信号生成部1を構成するトランジスタTEと
出力段300 の一方のトランジスタT6とはカレントミラー
接続され、該トランジスタTEに流れる電流Ieはトランジ
スタT6を流れる電流I6に比例 (Ie=k4・I6) するように
なっている。FIG. 3 is a circuit diagram showing a second embodiment of the operational amplifier of the present invention. Also in the second embodiment shown in FIG. 3, the differential amplification stage 100 and the output stage 300 (transistors T1 to
The configurations of T4, T6, and T7) are the same as those in the above-described first embodiment shown in FIG. 2 and the conventional example described with reference to FIGS. 6 and 7. In the second embodiment shown in FIG. 3, the control signal generator 1 is composed of a P-channel type MOS transistor TE whose source is connected to the high-potential power supply line V DD , and the drive controller 2 is a resistor. (Loading means) P-channel MOS transistor T whose R and drain are connected to the low potential power source line V SS through the resistor R
It is composed of F and a constant current source CS3. Here, the output of the differential amplification stage 100 is commonly supplied to the gate of the transistor T6 of the output stage 300, the gate of the transistor TE of the control signal generation unit 1, and the source of the transistor TF of the drive control unit 2. . The drain of the transistor TE is connected to the gate of the transistor TF, and
It is connected to a low potential power supply line V SS via a constant current source CS3. The output of the drive control unit 2 is taken out from the connection point between the drain of the transistor TF and one end of the resistor R and supplied to the gate of the transistor T7 of the output stage 300. It should be noted that the transistor TE that constitutes the control signal generator 1 and the one transistor T6 of the output stage 300 are current-mirror connected, and the current Ie flowing through the transistor TE is proportional to the current I6 flowing through the transistor T6 (Ie = k4 · I6 ).
【0022】すなわち、本第2実施例において、トラン
ジスタTEを流れる電流Ie(制御信号S)はトランジスタ
T6を流れるる電流I6と比例関係にあり、Ie=k4・I6とな
る。そして、トランジスタTEを流れる電流IeがIe>Is3
の状態では、ノードN1(トランジスタTEのドレイン, ト
ランジスタTFのゲート, および, 定電流源CS3 一端の共
通接続個所)の電圧(V1)は電源線の電圧(VDD)に近い
高い電圧となっており、トランジスタTFはオフ状態とな
って、ノードN3(トランジスタTFのドレイン,トランジ
スタT7のゲート, および, 抵抗器Rの一端の共通接続個
所)の電圧(V3)は低電圧となる。その結果、出力段300
の他方のトランジスタT7はオフ状態となって電流を流さ
ないことになる。That is, in the second embodiment, the current Ie (control signal S) flowing through the transistor TE is
It is proportional to the current I6 flowing through T6, and Ie = k4 · I6. The current Ie flowing through the transistor TE is Ie> Is3
In the state of, the voltage (V1) of the node N1 (drain of the transistor TE, the gate of the transistor TF, and the common connection point at one end of the constant current source CS3) becomes a high voltage close to the voltage of the power supply line (V DD ). Therefore, the transistor TF is turned off, and the voltage (V3) at the node N3 (the drain of the transistor TF, the gate of the transistor T7, and the common connection point at one end of the resistor R) becomes a low voltage. As a result, the output stage 300
The other transistor T7 is turned off and no current flows.
【0023】一方、トランジスタT6を流れる電流I6がI6
<Is3/k4に減少すると、すなわち、トランジスタTEを流
れる電流IeがIe<Is2 となり、ノードN1の電圧(V1)が低
下してV1<V2−Vth(TF)になると、トランジスタTFに電
流Ifが流れ、抵抗器Rによる降下電圧が大きくなり(ノ
ードN3の電圧V3が上昇して)、その結果、出力段300の
他方のトランジスタT7に電流I7が流れるようになる。
尚、上記の式において、参照符号V2はノードN2の電圧
(差動増幅段100 の出力電圧) を示し、また、Vth(TF)
はトランジスタTFの閾値電圧を示している。On the other hand, the current I6 flowing through the transistor T6 is I6.
When it decreases to <Is3 / k4, that is, when the current Ie flowing through the transistor TE becomes Ie <Is2 and the voltage (V1) at the node N1 drops and becomes V1 <V2-Vth (TF), the current If flows in the transistor TF. As a result, the voltage dropped by the resistor R becomes large (the voltage V3 at the node N3 rises), and as a result, the current I7 flows through the other transistor T7 of the output stage 300.
In the above formula, reference numeral V2 indicates the voltage of the node N2 (output voltage of the differential amplifier stage 100), and Vth (TF)
Indicates the threshold voltage of the transistor TF.
【0024】以上の動作は、電源電圧の大きさ(電圧
値)に依存しないため、トランジスタT7を流れる電流I7
も電源電圧に依存しないことになる。尚、図3に示す実
施例では、演算増幅器の出力 OUTと低電位の電源線VSS
との間に定電流源CS4 が挿入されているが、該定電流源
CS4 は、通常の動作点(V+IN =V-IN )においてトラ
ンジスタT6を流れる電流I6に相当する電流を流し、トラ
ンジスタT7がオフ状態の時に、演算増幅器の出力 OUTか
ら電流を吸込む役割を果たしている。Since the above operation does not depend on the magnitude (voltage value) of the power supply voltage, the current I7 flowing through the transistor T7 is
Will not depend on the power supply voltage. In the embodiment shown in FIG. 3, the output OUT of the operational amplifier and the low potential power supply line V SS
The constant current source CS4 is inserted between the
CS4 is normal operating point in (V + IN = V -IN) flowing a current corresponding to the current I6 flowing through the transistor T6, when the transistor T7 is off, and plays a role of sucking current from the output OUT of the operational amplifier There is.
【0025】このように、本第2実施例では、出力段30
0 の一方のトランジスタT6を流れる電流I6を、該トラン
ジスタT6とカレントミラー接続されたトランジスタTE
(制御信号生成手段1)により間接的に検出して制御信
号Sを生成する。さらに、この制御信号Sが駆動制御手
段2に供給されて、トランジスタT6を流れる電流が所定
の値以下になった時に、出力段300 の他方のトランジス
タT7をオン状態として該トランジスタT7が電流I7を流す
ようになっている。尚、トランジスタT6を流れる電流が
所定の値以上の場合には、出力段300 の他方のトランジ
スタT7はオフ状態で電流を流さないことになる。以上の
ように、本第2実施例の演算増幅器においても、広い電
源電圧範囲にわたって安定した動作を行うことが可能と
なる。As described above, in the second embodiment, the output stage 30
A current I6 flowing through one of the transistors T6 of 0 is connected to a transistor TE which is current-mirror connected to the transistor T6.
The (control signal generating means 1) indirectly detects and generates the control signal S. Further, when the control signal S is supplied to the drive control means 2 and the current flowing through the transistor T6 becomes less than a predetermined value, the other transistor T7 of the output stage 300 is turned on and the transistor T7 supplies the current I7. It is designed to be flushed. When the current flowing through the transistor T6 is equal to or larger than a predetermined value, the other transistor T7 of the output stage 300 is in the off state and no current flows. As described above, also in the operational amplifier of the second embodiment, it is possible to perform stable operation over a wide power supply voltage range.
【0026】図4は本発明の演算増幅器の第3の実施例
を示す回路図である。図4に示す第3実施例において
も、差動増幅段100 および出力段300(トランジスタT1〜
T4およびT6,T7 の構成)の構成は、上述した各演算増幅
器と同様である。図4に示す第3実施例において、制御
信号生成部1は、ソースが高電位の電源線VDDに接続さ
れたPチャネル型MOSトランジスタTGで構成され、ま
た、駆動制御部2は、ソースが低電位の電源線VSSに接
続されたNチャネル型MOSトランジスタTH,TI,TJ, お
よび, 定電流源CS5 により構成されている。ここで、差
動増幅段100 の出力は、出力段300 のトランジスタT6の
ゲートおよび制御信号生成部1のトランジスタTGのゲー
トに共通に供給されている。また、トランジスタTGのド
レインは、トランジスタTHのゲートおよびドレイン, 並
びに, トランジスタTIのゲートに共通接続されている。
さらに、定電流源CS5 の一端は高電位の電源線VDDに接
続され、定電流源CS5 の他端はトランジスタTIのドレイ
ン, トランジスタTJのドレインおよびゲート, 並びに,
トランジスタT7のゲートに共通接続されている。尚、ト
ランジスタTGとトランジスタT6とはカレントミラー接続
され、該トランジスタTGに流れる電流Igはトランジスタ
T6を流れる電流I6に比例 (Ig=k5・I6) するようになっ
ている。また、トランジスタTHとトランジスタTIとはカ
レントミラー接続され、該トランジスタTIに流れる電流
IiはトランジスタTHを流れる電流Ihに比例 (Ii=k6・I
h) するようになっている。さらに、トランジスタTJと
トランジスタT7とはカレントミラー接続され、該トラン
ジスタT7に流れる電流I7はトランジスタTJを流れる電流
Ijに比例 (I7=k7・Ij) するようになっている。FIG. 4 is a circuit diagram showing a third embodiment of the operational amplifier of the present invention. Also in the third embodiment shown in FIG. 4, the differential amplifier stage 100 and the output stage 300 (transistors T1 ...
The configuration of T4, T6, and T7) is the same as that of each operational amplifier described above. In the third embodiment shown in FIG. 4, the control signal generator 1 is composed of a P-channel MOS transistor TG whose source is connected to the high-potential power supply line V DD , and the drive controller 2 has a source It is composed of N-channel type MOS transistors TH, TI, TJ and a constant current source CS5 connected to a low potential power source line V SS . Here, the output of the differential amplification stage 100 is commonly supplied to the gate of the transistor T6 of the output stage 300 and the gate of the transistor TG of the control signal generation unit 1. The drain of the transistor TG is commonly connected to the gate and drain of the transistor TH and the gate of the transistor TI.
Further, one end of the constant current source CS5 is connected to the high potential power source line V DD, and the other end of the constant current source CS5 is connected to the drain of the transistor TI, the drain and gate of the transistor TJ, and
Commonly connected to the gates of the transistors T7. The transistor TG and the transistor T6 are current-mirror connected, and the current Ig flowing through the transistor TG is
It is proportional to the current I6 flowing through T6 (Ig = k5 ・ I6). Further, the transistor TH and the transistor TI are connected by a current mirror, and the current flowing through the transistor TI.
Ii is proportional to the current Ih flowing through the transistor TH (Ii = k6 ・ I
h) It is designed to do. Further, the transistor TJ and the transistor T7 are current-mirror connected, and the current I7 flowing through the transistor T7 is the current flowing through the transistor TJ.
It is proportional to Ij (I7 = k7 · Ij).
【0027】すなわち、本第3実施例において、トラン
ジスタT6を流れる電流I6とトランジスタTGを流れる電流
Igとは比例関係にあり、トランジスタTHを流れる電流Ih
とトランジスタTIを流れる電流Iiとは比例関係にあり、
そして、トランジスタTJを流れる電流Ijとトランジスタ
T7を流れる電流I7とは比例関係にあり、Ig=k5・I6,Ii
=k6・Ih, I7=k7・Ijとなる。また、Ii+Ij=Is5(一
定)より、I7=k7・(Is5−k5・k6・I6)=k7・Is5 −k5
・k6・k7・I6となる。ここで、k5〜k7は定数であるた
め、トランジスタT7を流れる電流I7は電源電圧に依存し
ないことになる。That is, in the third embodiment, the current I6 flowing through the transistor T6 and the current flowing through the transistor TG.
The current Ih flowing through the transistor TH is proportional to Ig and is proportional to
Is proportional to the current Ii flowing through the transistor TI,
Then, the current Ij flowing through the transistor TJ and the transistor
There is a proportional relationship with the current I7 flowing through T7, and Ig = k5 ・ I6, Ii
= K6 ・ Ih, I7 = k7 ・ Ij. Also, from Ii + Ij = Is5 (constant), I7 = k7 ・ (Is5−k5 ・ k6 ・ I6) = k7 ・ Is5−k5
・ It becomes k6 ・ k7 ・ I6. Since k5 to k7 are constants, the current I7 flowing through the transistor T7 does not depend on the power supply voltage.
【0028】このように、本第3実施例において、出力
段300 の一方のトランジスタT6を流れる電流I6を、該ト
ランジスタT6とカレントミラー接続されたトランジスタ
TG(制御信号生成手段1)により間接的に検出して制御
信号Sを生成する。さらに、この制御信号Sが駆動制御
手段2に供給されて、トランジスタT6を流れる電流が減
少した場合には、出力段300 の他方のトランジスタT7の
ゲートに印加する制御電圧を上昇させて該トランジスタ
T7を流れる電流を増大するようになっている。尚、トラ
ンジスタT6を流れる電流が増大した場合には、出力段30
0 の他方のトランジスタT7のゲートに印加する制御電圧
を降下させて該トランジスタT7を流れる電流I7を減少す
るようになっている。また、本第3実施例でも、I7≦k7
・Is5 の関係が成立し、吸込電流についての電流制限機
能を持つことになる。以上のように、本第3実施例の演
算増幅器によれば、広い電源電圧範囲にわたって安定し
た動作を行うことが可能となる。As described above, in the third embodiment, the current I6 flowing through the one transistor T6 of the output stage 300 is connected to the transistor T6 in a current mirror connection.
The control signal S is generated indirectly by the TG (control signal generation means 1). Further, when the control signal S is supplied to the drive control means 2 and the current flowing through the transistor T6 decreases, the control voltage applied to the gate of the other transistor T7 of the output stage 300 is increased to increase the current.
It is designed to increase the current through T7. If the current flowing through the transistor T6 increases, the output stage 30
The control voltage applied to the gate of the other zero transistor T7 is lowered to reduce the current I7 flowing through the transistor T7. Also in the third embodiment, I7 ≦ k7
・ The relation of Is5 is established, and the current limit function for the sink current is provided. As described above, according to the operational amplifier of the third embodiment, it is possible to perform stable operation over a wide power supply voltage range.
【0029】図5は図4に示す演算増幅器の変形例を示
す回路図である。この図5に示す演算増幅器は、図4の
演算増幅器において、Pチャネル型MOSトランジスタ
をPNP型バイポーラトランジスタで構成し、且つ、N
チャネル型MOSトランジスタをNPN型バイポーラト
ランジスタで構成するようにしたものである。すなわ
ち、図5の演算増幅器における差動増幅段100'および出
力段300'は、図4の演算増幅器の差動増幅段100 および
出力段300 に対応し、図5におけるバイポーラトランジ
スタ T10〜T40,T60,T70 および定電流源CS10は、図4に
おけるMOSトランジスタT1〜T4,T6,T7および定電流源
CS1 に対応している。また、図5の演算増幅器におい
て、制御信号生成部1'を構成するバイポーラトランジス
タTG0,並びに, 駆動制御部2'を構成するバイポーラトラ
ンジスタTH0,TI0,TJ0 および定電流源CS50は、図4にお
けるMOSトランジスタTG, 並びに, MOSトランジス
タTH,TI,TJおよび定電流源CS5 に対応している。FIG. 5 is a circuit diagram showing a modification of the operational amplifier shown in FIG. The operational amplifier shown in FIG. 5 is the same as the operational amplifier shown in FIG.
The channel type MOS transistor is configured by an NPN type bipolar transistor. That is, the differential amplifier stage 100 'and the output stage 300' in the operational amplifier of FIG. 5 correspond to the differential amplifier stage 100 and the output stage 300 of the operational amplifier of FIG. 4, and the bipolar transistors T10 to T40, T60 in FIG. , T70 and constant current source CS10 are MOS transistors T1 to T4, T6, T7 and constant current source in FIG.
It corresponds to CS1. Further, in the operational amplifier of FIG. 5, the bipolar transistor TG0 forming the control signal generating unit 1 ′, the bipolar transistors TH0, TI0, TJ0 forming the drive control unit 2 ′, and the constant current source CS50 are the MOS transistors of FIG. It corresponds to the transistor TG, the MOS transistors TH, TI, TJ and the constant current source CS5.
【0030】このように、上述した各実施例の演算増幅
器は、MOS(MIS)トランジスタで構成されたもの
に限定されず、バイポーラトランジスタ、或いは、他の
様々なデバイスにより構成されたものにも適用すること
ができるのはいうまでもない。As described above, the operational amplifier of each of the above-described embodiments is not limited to the one constituted by the MOS (MIS) transistor, but is applied to the one constituted by the bipolar transistor or various other devices. It goes without saying that you can do it.
【0031】[0031]
【発明の効果】以上、詳述したように、本発明の演算増
幅器によれば、電源電圧に対する特性変化を抑制するこ
とが可能であり、広い電源電圧範囲にわたって安定した
動作を行うことができる。As described above in detail, according to the operational amplifier of the present invention, it is possible to suppress the characteristic change with respect to the power supply voltage, and it is possible to perform stable operation over a wide power supply voltage range.
【図1】本発明に係る演算増幅器の原理構成を示すブロ
ック図である。FIG. 1 is a block diagram showing a principle configuration of an operational amplifier according to the present invention.
【図2】本発明の演算増幅器の第1の実施例を示す回路
図である。FIG. 2 is a circuit diagram showing a first embodiment of the operational amplifier according to the present invention.
【図3】本発明の演算増幅器の第2の実施例を示す回路
図である。FIG. 3 is a circuit diagram showing a second embodiment of the operational amplifier according to the present invention.
【図4】本発明の演算増幅器の第3の実施例を示す回路
図である。FIG. 4 is a circuit diagram showing a third embodiment of the operational amplifier according to the present invention.
【図5】図4に示す演算増幅器の変形例を示す回路図で
ある。5 is a circuit diagram showing a modified example of the operational amplifier shown in FIG.
【図6】従来の演算増幅器の一例を示す回路図である。FIG. 6 is a circuit diagram showing an example of a conventional operational amplifier.
【図7】従来の演算増幅器の他の例を示す回路図であ
る。FIG. 7 is a circuit diagram showing another example of a conventional operational amplifier.
1,1' …制御信号生成手段 2,2' …駆動制御手段 100,100'…差動増幅段 200,200'…レベルシフト段 300,300'…出力段 VDD…第1の電源手段(高電位の電源線) VSS…第2の電源手段(定電位の電源線)1, 1 '... Control signal generation means 2, 2' ... Drive control means 100, 100 '... Differential amplification stage 200, 200' ... Level shift stage 300, 300 '... Output stage V DD ... First power supply means (high potential power supply line) V SS ... second power supply means (constant potential power supply line)
Claims (14)
間に直列に接続された第1の導電型の第1のトランジス
タ(T6)および該第1の導電型と逆の第2の導電型の第2
のトランジスタ(T7)を備え、該第1のトランジスタ(T6)
が前記差動増幅段(100) の出力により駆動される出力段
(300) と、 該第1のトランジスタ(T6)に流れる電流を検出し、該検
出された電流に対応した制御信号(S) を生成する制御信
号生成手段(1) と、 該制御信号生成手段(1) からの制御信号(S) に応じて、
前記第2のトランジスタ(T7)を駆動制御する駆動制御手
段(2) とを具備することを特徴とする演算増幅器。1. A first conductivity type first connected in series between a differential amplifier stage (100) and a first power supply means (V DD ) and a second power supply means (V SS ). Transistor (T6) and a second conductivity type second opposite to the first conductivity type
The first transistor (T6)
Is an output stage driven by the output of the differential amplification stage (100)
(300), a control signal generation means (1) for detecting a current flowing through the first transistor (T6) and generating a control signal (S) corresponding to the detected current, and the control signal generation means Depending on the control signal (S) from (1),
An operational amplifier comprising: a drive control means (2) for controlling the drive of the second transistor (T7).
生成手段(1) により検出された前記第1のトランジスタ
(T6)に流れる電流が減少した場合、前記第2のトランジ
スタ(T7)に流れる電流を増大するように該第2のトラン
ジスタ(T7)を駆動制御することを特徴とする請求項1の
演算増幅器。2. The drive control means (2) includes the first transistor detected by the control signal generation means (1).
The operational amplifier according to claim 1, wherein when the current flowing through (T6) decreases, the second transistor (T7) is drive-controlled so as to increase the current flowing through the second transistor (T7). .
子が前記第1の電源手段(VDD)に接続され, 制御端子
が前記差動増幅段(100) の出力および前記第1のトラン
ジスタ(T6)の制御端子に接続された前記第1の導電型の
第3のトランジスタ(TA)を具備し、且つ、前記駆動制御
手段(2) は、各第1の端子が前記第1の電源手段
(VDD)に接続された前記第1の導電型の第4および第
5のトランジスタ(TB,TC) 、第1の端子が前記第2の電
源手段(VSS)に接続され, 制御端子および第2の端子
が前記第5のトランジスタ(TC)の第2の端子および前記
第2のトランジスタ(T7)の制御端子に共通接続された前
記第2の導電型の第6のトランジスタ(TD)、および、定
電流源(CS2) を具備し、前記第4のトランジスタ(TB)の
制御端子および第2の端子は前記定電流源(CS2) を介し
て前記第2の電源手段(VSS)に接続されると共に,前
記第5のトランジスタ(TC)の制御端子および前記第3の
トランジスタ(TA)の第2の端子に共通接続され, 前記制
御信号生成手段(1) から前記制御信号(S) を受け取るよ
うになっていることを特徴とする請求項2の演算増幅
器。3. The control signal generation means (1) has a first terminal connected to the first power supply means (V DD ), and a control terminal connected to the output of the differential amplifier stage (100) and the first terminal. The third transistor (TA) of the first conductivity type is connected to the control terminal of the first transistor (T6), and the drive control means (2) has the first terminal of the third transistor (TA). A first power supply means (V DD ) connected to the fourth and fifth transistors (TB, TC) of the first conductivity type, and a first terminal connected to the second power supply means (V SS ). A sixth transistor of the second conductivity type, the control terminal and the second terminal of which are commonly connected to the second terminal of the fifth transistor (TC) and the control terminal of the second transistor (T7) (TD) and a constant current source (CS2), and the control terminal and the second terminal of the fourth transistor (TB) are the constant current source (CS2). ) Is connected to the second power supply means (V SS ) and is commonly connected to the control terminal of the fifth transistor (TC) and the second terminal of the third transistor (TA), An operational amplifier according to claim 2, characterized in that said control signal (S) is received from said control signal generating means (1).
のトランジスタ(TA)はカレントミラー接続され、前記第
4のトランジスタ(TB)と第5のトランジスタ(TC)とはカ
レントミラー接続され、そして、前記第2のトランジス
タ(T7)と第6のトランジスタ(TD)とはカレントミラー接
続されていることを特徴とする請求項3の演算増幅器。4. The first transistor (T6) and the third transistor (T6).
Transistor (TA) is current-mirror connected, the fourth transistor (TB) and the fifth transistor (TC) are current-mirror connected, and the second transistor (T7) and the sixth transistor (TA) are connected. The operational amplifier according to claim 3, wherein the TD) is connected to a current mirror.
子が前記第1の電源手段(VDD)に接続され,制御端子
が前記差動増幅段(100) の出力および前記第1のトラン
ジスタ(T6)の制御端子に接続された前記第1の導電型の
第3のトランジスタ(TG)を具備し、且つ、前記駆動制御
手段(2) は、各第1の端子が前記第2の電源手段
(VSS)に接続された前記第2の導電型の第4,第5お
よび第6のトランジスタ(TH,TI,TJ)、および、定電流源
(CS5) を具備し、前記第5のトランジスタ(TI)の第2の
端子, 前記第6のトランジスタ(TJ)の第2の端子および
制御端子, および, 前記第2のトランジスタ(T7)の制御
端子は前記定電流源(CS5) を介して前記第1の電源手段
(VDD)に接続され, 前記第4のトランジスタ(TH)の第
2の端子および制御端子, および, 前記第5のトランジ
スタ(TI)の制御端子は前記第3のトランジスタ(TG)の第
2の端子に共通接続され, 前記制御信号生成手段(1) か
ら前記制御信号(S) を受け取るようになっていることを
特徴とする請求項2の演算増幅器。5. The control signal generation means (1) has a first terminal connected to the first power supply means (V DD ), and a control terminal connected to the output of the differential amplifier stage (100) and the first power supply means (V DD ). The third transistor (TG) of the first conductivity type is connected to the control terminal of the first transistor (T6), and the drive control means (2) has the first terminal of the third transistor (TG). Second power supply type fourth, fifth and sixth transistors (TH, TI, TJ) connected to a second power supply means (V SS ) and a constant current source
(CS5), the second terminal of the fifth transistor (TI), the second terminal and control terminal of the sixth transistor (TJ), and the control of the second transistor (T7) The terminal is connected to the first power supply means (V DD ) via the constant current source (CS5), the second terminal and control terminal of the fourth transistor (TH), and the fifth transistor The control terminal of (TI) is commonly connected to the second terminal of the third transistor (TG), and receives the control signal (S) from the control signal generating means (1). The operational amplifier according to claim 2.
のトランジスタ(TG)はカレントミラー接続され、前記第
4のトランジスタ(TH)と第5のトランジスタ(TI)とはカ
レントミラー接続され、そして、前記第2のトランジス
タ(T7)と第6のトランジスタ(TJ)とはカレントミラー接
続されていることを特徴とする請求項5の演算増幅器。6. The first transistor (T6) and the third transistor
Transistor (TG) is current-mirror connected, the fourth transistor (TH) and the fifth transistor (TI) are current-mirror connected, and the second transistor (T7) and the sixth transistor (TI) are connected. 6. The operational amplifier according to claim 5, wherein the operational amplifier is connected to TJ) in a current mirror.
生成手段(1) により検出された前記第1のトランジスタ
(T6)に流れる電流が所定の値よりも大きい場合、前記第
2のトランジスタ(T7)に電流を流すように該第2のトラ
ンジスタ(T7)を駆動制御することを特徴とする請求項1
の演算増幅器。7. The drive control means (2) includes the first transistor detected by the control signal generation means (1).
2. The second transistor (T7) is drive-controlled so that a current flows through the second transistor (T7) when the current flowing through the (T6) is larger than a predetermined value.
Operational amplifier.
子が前記第1の電源手段(VDD)に接続され,制御端子
が前記差動増幅段(100) の出力および前記第1のトラン
ジスタ(T6)の制御端子に接続された前記第1の導電型の
第3のトランジスタ(TE)を具備し、且つ、前記駆動制御
手段(2) は、負荷手段(R),第1の端子が前記第1のトラ
ンジスタ(T6)の制御端子および前記第3のトランジスタ
(TE)の制御端子に共通接続され, 第2の端子が前記第2
のトランジスタ(T7)の制御端子に接続されると共に前記
負荷手段(R) を介して前記第2の電源手段(VSS)に接
続された前記第1の導電型の第4トランジスタ(TF)、お
よび、第1の定電流源(CS3) を具備し、前記第3のトラ
ンジスタ(TE)の第2の端子および前記第4のトランジス
タ(TF)の制御端子は前記第1の定電流源(CS3) を介して
前記第2の電源手段(VSS)に接続されていることを特
徴とする請求項7の演算増幅器。8. The control signal generation means (1) has a first terminal connected to the first power supply means (V DD ), and a control terminal connected to the output of the differential amplification stage (100) and the first power supply means (V DD ). The third transistor (TE) of the first conductivity type connected to the control terminal of the first transistor (T6), and the drive control means (2) includes the load means (R) and the first Has a control terminal of the first transistor (T6) and the third transistor
(TE) is commonly connected to the control terminal and the second terminal is the second terminal.
The fourth transistor (TF) of the first conductivity type, which is connected to the control terminal of the transistor (T7) and is connected to the second power source means (V SS ) via the load means (R), And a first constant current source (CS3), wherein the second terminal of the third transistor (TE) and the control terminal of the fourth transistor (TF) are connected to the first constant current source (CS3). 9. The operational amplifier according to claim 7, wherein the operational amplifier is connected to the second power supply means (V SS ) via
子および前記第2のトランジスタ(T7)の第2の端子との
接続個所(OUT) と, 前記第2の電源手段(V SS)との間
に第2の定電流源(CS4) を設けたことを特徴とする請求
項8の演算増幅器。9. The second end of the first transistor (T6)
Child and the second terminal of the second transistor (T7)
The connection point (OUT) and the second power source means (V SSBetween)
The second constant current source (CS4) is provided in the
Paragraph 8 operational amplifier.
3のトランジスタ(TE)はカレントミラー接続されている
ことを特徴とする請求項8の演算増幅器。10. The operational amplifier according to claim 8, wherein the first transistor (T6) and the third transistor (TE) are current-mirror connected.
導電型の第3および第4のトランジスタ(T1,T2),前記第
1の導電型の第5および第6のトランジスタ(T3,T4),お
よび, 定電流源(CS1)を具備し、前記第3および第4の
トランジスタ(T1,T2) の各第1の端子は前記定電流源
(CS1)を介して前記第2の電源手段(V SS)に接続さ
れ、該第第3および第4のトランジスタ(T1,T2) の各制
御端子には第1の入力(/IN) および第2の入力(IN)が供
給され、前記第5および第6のトランジスタ(T3,T4) の
各第1の端子は前記第1の電源手段(VDD)に接続さ
れ、該第5および第6のトランジスタ(T3,T4) の各制御
端子は該第5のトランジスタ(T3)の第2の端子および前
記第3のトランジスタ(T1)の第2の端子に共通接続さ
れ、前記第6のトランジスタ(T4)の第2の端子および前
記第4のトランジスタ(T2)の第2の端子の共通接続個所
から前記差動増幅段(100) の出力が取り出されるように
なっている請求項1の演算増幅器。11. The differential amplification stage (100) comprises the second amplification stage (100).
Conductive type third and fourth transistors (T1, T2),
1st conductivity type fifth and sixth transistors (T3, T4),
And a constant current source (CS1), and the third and fourth
Each first terminal of the transistors (T1, T2) is the constant current source
(CS1) through the second power source means (V SS) Connected to
Each of the third and fourth transistors (T1, T2).
The control terminal is supplied with the first input (/ IN) and the second input (IN).
Of the fifth and sixth transistors (T3, T4)
Each first terminal is connected to the first power supply means (VDD) Connected to
And controlling each of the fifth and sixth transistors (T3, T4)
The terminal is the second terminal of the fifth transistor (T3) and the front
Note Connected commonly to the second terminal of the third transistor (T1).
The second terminal of the sixth transistor (T4) and the front
Common connection point for the second terminal of the fourth transistor (T2)
So that the output of the differential amplifier stage (100) can be extracted from
The operational amplifier according to claim 1, wherein
のトランジスタ(T6)の第1の端子は前記第1の電源手段
(VDD)に接続され、該第1のトランジスタ(T6)の制御
端子には前記差動増幅段(100) の出力が供給され、前記
第2のトランジスタ(T7)の第1の端子は前記第2の電源
手段(VSS)に接続され、該第2のトランジスタ(T7)の
制御端子には前記駆動制御手段(2) の出力が供給され、
該第1のトランジスタ(T6)の第2の端子および該第2の
トランジスタ(T7)の第2の端子の共通接続個所から当該
演算増幅器の出力(OUT,/OUT)が取り出されるようになっ
ていることを特徴とする請求項1の演算増幅器。12. The first stage of the output stage (300)
The first terminal of the transistor (T6) is connected to the first power supply means (V DD ), and the output of the differential amplifier stage (100) is supplied to the control terminal of the first transistor (T6). The first terminal of the second transistor (T7) is connected to the second power supply means (V SS ), and the drive control means (2) is connected to the control terminal of the second transistor (T7). Output of
The output (OUT, / OUT) of the operational amplifier is taken out from the common connection point of the second terminal of the first transistor (T6) and the second terminal of the second transistor (T7). The operational amplifier according to claim 1, wherein:
り、前記第2の導電型はNチャネル型であり、前記各ト
ランジスタはMISトランジスタであり、前記第1の端
子はソースであり、前記第2の端子はドレインであり、
そして、前記制御端子はゲートであることを特徴とする
請求項1〜12の何れかの演算増幅器。13. The first conductivity type is a P-channel type, the second conductivity type is an N-channel type, each of the transistors is a MIS transistor, and the first terminal is a source. The second terminal is a drain,
The operational amplifier according to any one of claims 1 to 12, wherein the control terminal is a gate.
前記第2の導電型はNPN型であり、前記各トランジス
タはバイポーラトランジスタであり、前記第1の端子は
エミッタであり、前記第2の端子はコレクタであり、そ
して、前記制御端子はベースであることを特徴とする請
求項1〜12の何れかの演算増幅器。14. The first conductivity type is a PNP type,
The second conductivity type is NPN type, each transistor is a bipolar transistor, the first terminal is an emitter, the second terminal is a collector, and the control terminal is a base. The operational amplifier according to any one of claims 1 to 12, wherein
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13542694A JP3385100B2 (en) | 1994-06-17 | 1994-06-17 | Operational amplifier |
US08/412,561 US5606287A (en) | 1994-06-17 | 1995-03-29 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
DE69532093T DE69532093T2 (en) | 1994-06-17 | 1995-03-30 | Current detector circuits |
EP01103727A EP1104108B1 (en) | 1994-06-17 | 1995-03-30 | Current detector circuits |
EP95302148A EP0688097B1 (en) | 1994-06-17 | 1995-03-30 | Operational amplifiers and current detector circuits |
DE69522150T DE69522150T2 (en) | 1994-06-17 | 1995-03-30 | Operational amplifiers and current detector circuits |
US08/694,288 US5673002A (en) | 1994-06-17 | 1996-08-08 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
US09/259,272 USRE37217E1 (en) | 1994-06-17 | 1999-02-24 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13542694A JP3385100B2 (en) | 1994-06-17 | 1994-06-17 | Operational amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH088654A true JPH088654A (en) | 1996-01-12 |
JP3385100B2 JP3385100B2 (en) | 2003-03-10 |
Family
ID=15151457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13542694A Expired - Lifetime JP3385100B2 (en) | 1994-06-17 | 1994-06-17 | Operational amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3385100B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298355A (en) * | 2000-02-29 | 2001-10-26 | Seiko Instruments Inc | Cmos output circuit |
US6380808B1 (en) | 1998-12-25 | 2002-04-30 | Fujitsu, Limited | Push-pull amplifier circuit with idling current control |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63153903A (en) * | 1986-08-13 | 1988-06-27 | Toshiba Corp | Amplifier circuit |
JPS63207209A (en) * | 1987-02-24 | 1988-08-26 | Asahi Kasei Micro Syst Kk | Operational amplifier |
JPH01137808A (en) * | 1987-11-25 | 1989-05-30 | Fujitsu Ltd | Operational amplifier circuit |
JPH01318414A (en) * | 1988-06-20 | 1989-12-22 | Hitachi Ltd | Level shift circuit |
JPH04185005A (en) * | 1990-11-20 | 1992-07-01 | Toshiba Corp | Amplifying circuit |
JPH05129844A (en) * | 1991-11-01 | 1993-05-25 | Citizen Watch Co Ltd | Cmos operational amplifier |
JPH07162245A (en) * | 1993-12-13 | 1995-06-23 | Nec Corp | Amplifier circuit |
-
1994
- 1994-06-17 JP JP13542694A patent/JP3385100B2/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63153903A (en) * | 1986-08-13 | 1988-06-27 | Toshiba Corp | Amplifier circuit |
JPS63207209A (en) * | 1987-02-24 | 1988-08-26 | Asahi Kasei Micro Syst Kk | Operational amplifier |
JPH01137808A (en) * | 1987-11-25 | 1989-05-30 | Fujitsu Ltd | Operational amplifier circuit |
JPH01318414A (en) * | 1988-06-20 | 1989-12-22 | Hitachi Ltd | Level shift circuit |
JPH04185005A (en) * | 1990-11-20 | 1992-07-01 | Toshiba Corp | Amplifying circuit |
JPH05129844A (en) * | 1991-11-01 | 1993-05-25 | Citizen Watch Co Ltd | Cmos operational amplifier |
JPH07162245A (en) * | 1993-12-13 | 1995-06-23 | Nec Corp | Amplifier circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6380808B1 (en) | 1998-12-25 | 2002-04-30 | Fujitsu, Limited | Push-pull amplifier circuit with idling current control |
JP2001298355A (en) * | 2000-02-29 | 2001-10-26 | Seiko Instruments Inc | Cmos output circuit |
JP4672883B2 (en) * | 2000-02-29 | 2011-04-20 | セイコーインスツル株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3385100B2 (en) | 2003-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0688097B1 (en) | Operational amplifiers and current detector circuits | |
US5990742A (en) | Differential amplifier circuit | |
US7915948B2 (en) | Current mirror circuit | |
JP3575453B2 (en) | Reference voltage generation circuit | |
EP0372956A1 (en) | Constant current source circuit | |
US7589578B2 (en) | Level shift circuit and semiconductor device | |
US7330056B1 (en) | Low power CMOS LVDS driver | |
US6731169B2 (en) | Differential amplifier circuit | |
JPH04229714A (en) | Integrated circuit having buffer | |
US6844773B2 (en) | Semiconductor integrated circuit device enabling to produce a stable constant current even on a low power-source voltage | |
US6373297B1 (en) | Input buffer capable of achieving quick response | |
JP2006203762A (en) | Flip-flop circuit and semiconductor device | |
JP3385100B2 (en) | Operational amplifier | |
JP2820980B2 (en) | Logic circuit | |
US7532071B2 (en) | Operational amplifier circuit | |
US6433636B2 (en) | Operational amplifier designed to have increased output range | |
JP3855810B2 (en) | Differential amplifier circuit | |
JP2006025085A (en) | Cmos driving circuit | |
US6353363B1 (en) | Low voltage rail-to-rail CMOS output stage | |
JP3539778B2 (en) | Reference voltage generation circuit | |
US6469548B1 (en) | Output buffer crossing point compensation | |
US5773992A (en) | Output buffer circuit capable of supressing ringing | |
JPH04154207A (en) | Schmitt trigger circuit | |
JP2002185269A (en) | Buffer amplifier | |
JP2006086905A (en) | Slew rate adjusting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131227 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |