JPH088393A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH088393A JPH088393A JP6142034A JP14203494A JPH088393A JP H088393 A JPH088393 A JP H088393A JP 6142034 A JP6142034 A JP 6142034A JP 14203494 A JP14203494 A JP 14203494A JP H088393 A JPH088393 A JP H088393A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- substrate
- semiconductor device
- thin film
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明はマルチチップモジュール型の半導体
装置に関し、信頼性の向上を実現することを目的とす
る。 【構成】 セラミック基板51と、薄膜多層基板52
と、ベアチップと、実装のためのリード55とを有す
る。薄膜多層基板52は、基板本体70と、薄膜多層配
線層71とを有する。薄膜多層配線層71は、絶縁層7
3-1〜73-3と、配線パターン74と、ビア構造部75
と、デ・カップキャパシタ72とを有する。絶縁層73
-1〜73-3は、感光性物質が混合している混合樹脂製の
絶縁層本体100と、これを覆うBOB製の被覆絶縁層
部101とを有し、上面は平滑である。ビア構造部75
は、ビアが重なり合わずに互いにずれている構造を有す
る。デ・カップリングキャパシタ72は、一対の櫛歯状
電極が組合わされた構成を有する。
装置に関し、信頼性の向上を実現することを目的とす
る。 【構成】 セラミック基板51と、薄膜多層基板52
と、ベアチップと、実装のためのリード55とを有す
る。薄膜多層基板52は、基板本体70と、薄膜多層配
線層71とを有する。薄膜多層配線層71は、絶縁層7
3-1〜73-3と、配線パターン74と、ビア構造部75
と、デ・カップキャパシタ72とを有する。絶縁層73
-1〜73-3は、感光性物質が混合している混合樹脂製の
絶縁層本体100と、これを覆うBOB製の被覆絶縁層
部101とを有し、上面は平滑である。ビア構造部75
は、ビアが重なり合わずに互いにずれている構造を有す
る。デ・カップリングキャパシタ72は、一対の櫛歯状
電極が組合わされた構成を有する。
Description
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特に
マルチチップモジュール構造の半導体装置に関する。
マルチチップモジュール構造の半導体装置に関する。
【0002】近年、電子装置においては、取扱う信号の
周波数が100MHz以上と相当に高くなってきてい
る。
周波数が100MHz以上と相当に高くなってきてい
る。
【0003】これに伴って、電子装置に組込まれる半導
体装置は、高周波数に対応可能であることが要求されて
きている。
体装置は、高周波数に対応可能であることが要求されて
きている。
【0004】この要求を満たす半導体装置として、現在
は、薄膜多層基板上にベアLSIが実装されたマルチチ
ップモジュール構造の半導体装置が多く用いられてい
る。
は、薄膜多層基板上にベアLSIが実装されたマルチチ
ップモジュール構造の半導体装置が多く用いられてい
る。
【0005】
【従来の技術】図13は従来のマルチチップモジュール
構造の半導体装置10の一部を拡大して示す。
構造の半導体装置10の一部を拡大して示す。
【0006】半導体装置10は、セラミック基板11、
薄膜多層基板12、ベアチップ13、リード14、及び
ワイヤ15等を有する。
薄膜多層基板12、ベアチップ13、リード14、及び
ワイヤ15等を有する。
【0007】ベアチップ13は、フリップチップ方式
で、薄膜多層基板12上に、複数実装してある。
で、薄膜多層基板12上に、複数実装してある。
【0008】薄膜多層基板12は、Si製の基板本体2
0と、この上面の薄膜多層配線層21とよりなる。
0と、この上面の薄膜多層配線層21とよりなる。
【0009】薄膜多層配線層21は、最下部に、デ・カ
ップリングキャパシタ22を有し、この上側に、絶縁層
23とCu製の配線パターン24と交互に複数有し、且
つビア25を有する構造を有する。
ップリングキャパシタ22を有し、この上側に、絶縁層
23とCu製の配線パターン24と交互に複数有し、且
つビア25を有する構造を有する。
【0010】デ・カップリングキャパシタ22は、ベア
チップ13が動作することに伴って発生するスイッチン
グノイズを抑えて、電圧Vccを安定化させる働きをす
るものであり、基板本体12と略同じ大きさを有する、
一対の電極としてのCu膜30,31と、この間の誘電
体層32とよりなる構造を有する。
チップ13が動作することに伴って発生するスイッチン
グノイズを抑えて、電圧Vccを安定化させる働きをす
るものであり、基板本体12と略同じ大きさを有する、
一対の電極としてのCu膜30,31と、この間の誘電
体層32とよりなる構造を有する。
【0011】絶縁層23は、感光物質が混合してある混
合ポリイミド樹脂である。
合ポリイミド樹脂である。
【0012】感光性物質を混入させるのは、感光基とポ
リイミドとの複雑な合成反応を用いないことにより安価
な絶縁材料となり、装置全体のコストを下げることがで
きるからである。
リイミドとの複雑な合成反応を用いないことにより安価
な絶縁材料となり、装置全体のコストを下げることがで
きるからである。
【0013】ビア25は、三つのビア部35,36,3
7が、同じ位置に重なっている構造を有する。
7が、同じ位置に重なっている構造を有する。
【0014】
【発明が解決しようとする課題】従来の半導体装置10
は、薄膜多層配線層21の部分に、解決しようとする課
題を有する。具体的には、デ・カップリングキャパシタ
22、Cu配線層24、ビア25について、夫々解決し
ようとする課題を有している。
は、薄膜多層配線層21の部分に、解決しようとする課
題を有する。具体的には、デ・カップリングキャパシタ
22、Cu配線層24、ビア25について、夫々解決し
ようとする課題を有している。
【0015】デ・カップリングキャパシタ22に関す
る解決しようとする課題 電圧安定化のためには、デ・カップリングキャパシタ2
2は、静電容量が出来るだけ大きいことが必要である。
る解決しようとする課題 電圧安定化のためには、デ・カップリングキャパシタ2
2は、静電容量が出来るだけ大きいことが必要である。
【0016】このため、Cu膜30,31は、広い面積
を有しており、誘電体層32は、出来る限り薄くしてあ
る。
を有しており、誘電体層32は、出来る限り薄くしてあ
る。
【0017】このため、誘電体層32にピンホールが生
じ易く、このピンホールが原因で、上下のCu膜30,
31が短絡し、デ・カップリングキャパシタ22が不良
となってしまうことが起き易かった。
じ易く、このピンホールが原因で、上下のCu膜30,
31が短絡し、デ・カップリングキャパシタ22が不良
となってしまうことが起き易かった。
【0018】Cu配線層24に関する解決しようとす
る課題 Cu配線層24の下地面である絶縁層23の表面23a
は、感光性物質の存在によって、1〜2μmの微細な凹
凸を有する粗面となっている。
る課題 Cu配線層24の下地面である絶縁層23の表面23a
は、感光性物質の存在によって、1〜2μmの微細な凹
凸を有する粗面となっている。
【0019】Cu配線層24は、Cuをスパッタリング
して、Cuの膜を形成し、次いで、エッチングを行って
形成される。
して、Cuの膜を形成し、次いで、エッチングを行って
形成される。
【0020】上記の微細な凹凸がスパッタリングに悪影
響を及ぼし、Cu膜は局所的な膜厚のバラツキを有する
ものとなる。このため、エッチングして形成された配線
パターン24は、局所的に薄い部分を有するものとな
り、体積電気抵抗率が理論値の数倍大きくなってしま
う。
響を及ぼし、Cu膜は局所的な膜厚のバラツキを有する
ものとなる。このため、エッチングして形成された配線
パターン24は、局所的に薄い部分を有するものとな
り、体積電気抵抗率が理論値の数倍大きくなってしま
う。
【0021】本発明者は、配線パターン24の体積電気
抵抗率を測定したところ、5.30μΩcmであった。
この値は、理論値である1.67μΩcmの約3倍大き
い。このため、半導体装置の動作時に配線パターン24
が異常に発熱し、これが原因でマイグレーションが進
み、絶縁層23の材質を変化させ、絶縁性を低下させて
しまう。絶縁層23の絶縁性の低下が進行すると、絶縁
層23の上側の配線パターン24と下側の配線パターン
24とが短絡する事故を起こしてしまう。
抵抗率を測定したところ、5.30μΩcmであった。
この値は、理論値である1.67μΩcmの約3倍大き
い。このため、半導体装置の動作時に配線パターン24
が異常に発熱し、これが原因でマイグレーションが進
み、絶縁層23の材質を変化させ、絶縁性を低下させて
しまう。絶縁層23の絶縁性の低下が進行すると、絶縁
層23の上側の配線パターン24と下側の配線パターン
24とが短絡する事故を起こしてしまう。
【0022】また、薄膜多層基板12は、設計値からか
なり外れた特性を有するものとなってしまい、結果的に
は、半導体装置10の特性を低下させていた。
なり外れた特性を有するものとなってしまい、結果的に
は、半導体装置10の特性を低下させていた。
【0023】また、最悪の場合には、配線パターン24
が断線してしまうこともあった。
が断線してしまうこともあった。
【0024】ビア25に関する解決しようとする課題 ビア部が同じ個所に形成されているため、ビア部が重な
るにつれて、ビア部が深く、急峻となって、符号38で
示すように、一部が薄くなってしまう。
るにつれて、ビア部が深く、急峻となって、符号38で
示すように、一部が薄くなってしまう。
【0025】このことによって、ビア25の信頼性が低
下してしまう。
下してしまう。
【0026】そこで、本発明は、上記の課題を解決した
半導体装置を提供することを目的とする。
半導体装置を提供することを目的とする。
【0027】
【課題を解決するための手段】請求項1の発明は、基板
本体と、該基板本体の表面の薄膜多層配線層とよりなる
基板と、該基板に実装された半導体部品と、実装のため
の端子とを有し、上記薄膜多層配線層は、絶縁層と、配
線パターンとが順次積み重なった構造を有し、上記絶縁
層は、添加材が混合してある混合樹脂製の絶縁層本体
と、該絶縁層本体を覆う、添加材を有しない絶縁材料製
の被覆絶縁層部とよりなり、上記配線パターンが、上記
被覆絶縁層部の表面上に存在する構成としたものであ
る。
本体と、該基板本体の表面の薄膜多層配線層とよりなる
基板と、該基板に実装された半導体部品と、実装のため
の端子とを有し、上記薄膜多層配線層は、絶縁層と、配
線パターンとが順次積み重なった構造を有し、上記絶縁
層は、添加材が混合してある混合樹脂製の絶縁層本体
と、該絶縁層本体を覆う、添加材を有しない絶縁材料製
の被覆絶縁層部とよりなり、上記配線パターンが、上記
被覆絶縁層部の表面上に存在する構成としたものであ
る。
【0028】請求項2の発明は、上記被覆絶縁層部は、
上記絶縁層本体の厚さより薄い厚さを有する構成とした
ものである。
上記絶縁層本体の厚さより薄い厚さを有する構成とした
ものである。
【0029】請求項3の発明は、上記被覆絶縁層部の絶
縁材料は、BCB,ポリイミド樹脂,エポキシ樹脂又は
SOGのうちのいずれか一つである構成としたものであ
る。請求項4の発明は、基板本体と、該基板本体の表面
の薄膜多層配線層とよりなる基板と、該基板に実装され
た半導体部品と、実装のための端子とを有し、上記薄膜
多層配線層は、絶縁層と、配線パターンとが順次積み重
なっており、且つビア構造部を有する構造を有し、該ビ
ア構造部は、放射状に配された複数の腕部を有する形状
を有し、上記個々の絶縁層の上面の同じ位置に、各腕部
が対向する位置関係で配してあり、間に絶縁層を挟んで
積み重なっている複数のビア用パッドと、上記各絶縁層
を挟んで対向する二つのビア用パッドの対応する腕部の
間を電気的に接続するビアとよりなり、上記ビアは、重
なり合わない位置関係を有する構成としたものである。
縁材料は、BCB,ポリイミド樹脂,エポキシ樹脂又は
SOGのうちのいずれか一つである構成としたものであ
る。請求項4の発明は、基板本体と、該基板本体の表面
の薄膜多層配線層とよりなる基板と、該基板に実装され
た半導体部品と、実装のための端子とを有し、上記薄膜
多層配線層は、絶縁層と、配線パターンとが順次積み重
なっており、且つビア構造部を有する構造を有し、該ビ
ア構造部は、放射状に配された複数の腕部を有する形状
を有し、上記個々の絶縁層の上面の同じ位置に、各腕部
が対向する位置関係で配してあり、間に絶縁層を挟んで
積み重なっている複数のビア用パッドと、上記各絶縁層
を挟んで対向する二つのビア用パッドの対応する腕部の
間を電気的に接続するビアとよりなり、上記ビアは、重
なり合わない位置関係を有する構成としたものである。
【0030】請求項5の発明は、基板本体と、該基板本
体の表面の薄膜多層配線層とよりなる基板と、該基板に
実装された半導体部品と、実装のための端子とを有し、
上記薄膜多層配線層は、複数の絶縁層と、複数配線パタ
ーンとが順次積み重なり合っており、且つデ・カップリ
ングキャパシタを有する構造を有し、該デ・カップリン
グキャパシタは、夫々の歯部が交互に並ぶように配され
た、一対の櫛歯状電極と、隣り合う歯部の間を占めてい
る誘電体部とよりなる構成としたものである。
体の表面の薄膜多層配線層とよりなる基板と、該基板に
実装された半導体部品と、実装のための端子とを有し、
上記薄膜多層配線層は、複数の絶縁層と、複数配線パタ
ーンとが順次積み重なり合っており、且つデ・カップリ
ングキャパシタを有する構造を有し、該デ・カップリン
グキャパシタは、夫々の歯部が交互に並ぶように配され
た、一対の櫛歯状電極と、隣り合う歯部の間を占めてい
る誘電体部とよりなる構成としたものである。
【0031】請求項6の発明は、上記櫛歯状電極は、屈
曲した形状の歯部を有する構成としたものである。
曲した形状の歯部を有する構成としたものである。
【0032】
【作用】請求項1の被覆絶縁層部を有し、この平滑な表
面に配線パターンを有する構成は、配線パターンの元に
なる膜を形成するときのステップカバーレージを良くす
るように作用する。
面に配線パターンを有する構成は、配線パターンの元に
なる膜を形成するときのステップカバーレージを良くす
るように作用する。
【0033】請求項2の被覆絶縁層部を絶縁層本体より
薄くした構成は、被覆絶縁層部を形成するために使用す
る絶縁材料の量を少なくするように作用する。
薄くした構成は、被覆絶縁層部を形成するために使用す
る絶縁材料の量を少なくするように作用する。
【0034】請求項3のBCB,ポリイミド樹脂,エポ
キシ樹脂又はSOGは、平滑さの程度の高い表面を形成
するように作用する。
キシ樹脂又はSOGは、平滑さの程度の高い表面を形成
するように作用する。
【0035】請求項4の放射状の腕部を有する形状のビ
ア用パッドを同じ位置に有する構成は、腕を選んで腕部
の間をビアによって電気的に接続することによって、ビ
アが重なり合うことが無いように作用する。
ア用パッドを同じ位置に有する構成は、腕を選んで腕部
の間をビアによって電気的に接続することによって、ビ
アが重なり合うことが無いように作用する。
【0036】請求項5の一対の櫛歯状電極の歯部が交互
に並んだ構成は、隣り合う歯部の間の寸法が、該電体部
によって影響を受けないように作用する。
に並んだ構成は、隣り合う歯部の間の寸法が、該電体部
によって影響を受けないように作用する。
【0037】請求項6の歯部を屈曲した構成は、歯部の
対向する面の面積を広くするように作用する。
対向する面の面積を広くするように作用する。
【0038】
【実施例】図2は本発明の一実施例になる、QFP(Qu
ad Flat Package)型であるマルチチップモジュール型の
半導体装置50を示す。図1は、図2中、I−Iに沿う
拡大断面図を示す。
ad Flat Package)型であるマルチチップモジュール型の
半導体装置50を示す。図1は、図2中、I−Iに沿う
拡大断面図を示す。
【0039】図1及び図2に示すように、半導体装置5
0は、セラミック基板51と、セラミック基板11上に
載置されて固定してある薄膜多層基板52と、フリップ
チップ方式で薄膜多層基板52上に実装してある二つの
ベアチップ53-1,53-2と、各ベアチップ53-1,5
3-2上の冷却ブロック54-1,54-2と、各辺に沿って
並んでいる実装のための端子としての多数のリード55
と、薄膜多層基板52の周辺に沿って並んでいるパッド
56とリード55との間を接続するワイヤ57と、基板
51,52及びベアチップ53-1,53-2等を封止する
樹脂パッケージ部58と、冷却ブロック54-1,54-2
と接触して、樹脂パッケージ部58上に固定してあるヒ
ートシンク59とを有する構造を有する。
0は、セラミック基板51と、セラミック基板11上に
載置されて固定してある薄膜多層基板52と、フリップ
チップ方式で薄膜多層基板52上に実装してある二つの
ベアチップ53-1,53-2と、各ベアチップ53-1,5
3-2上の冷却ブロック54-1,54-2と、各辺に沿って
並んでいる実装のための端子としての多数のリード55
と、薄膜多層基板52の周辺に沿って並んでいるパッド
56とリード55との間を接続するワイヤ57と、基板
51,52及びベアチップ53-1,53-2等を封止する
樹脂パッケージ部58と、冷却ブロック54-1,54-2
と接触して、樹脂パッケージ部58上に固定してあるヒ
ートシンク59とを有する構造を有する。
【0040】この半導体装置50は、リード55の先端
側を半田付けされて、プリント基板(図示せず)上に実
装されて使用される。
側を半田付けされて、プリント基板(図示せず)上に実
装されて使用される。
【0041】図2に示すように薄膜多層基板52は、S
i製の基板本体70と、この上面の薄膜多層配線層71
とよりなる。
i製の基板本体70と、この上面の薄膜多層配線層71
とよりなる。
【0042】薄膜多層配線層71は、最下部に、デ・カ
ップリングキャパシタ72を有し、この上側に、交互に
積層された絶縁層73-1〜73-3とCu製の配線パター
ン74とを有し、且つビア構造部75を有する構造を有
する。絶縁層73-1〜73-3を総合的にさすときには、
符号73を使用する。
ップリングキャパシタ72を有し、この上側に、交互に
積層された絶縁層73-1〜73-3とCu製の配線パター
ン74とを有し、且つビア構造部75を有する構造を有
する。絶縁層73-1〜73-3を総合的にさすときには、
符号73を使用する。
【0043】本発明は、薄膜多層基板52の薄膜多層配
線層71に特徴を有する。具体的には、本発明は、デ・
カップリングキャパシタ72、絶縁層73、配線パター
ン74、ビア構造部75について特徴を有する。
線層71に特徴を有する。具体的には、本発明は、デ・
カップリングキャパシタ72、絶縁層73、配線パター
ン74、ビア構造部75について特徴を有する。
【0044】以下、本発明の特徴部分について説明す
る。
る。
【0045】〔デ・カップリングキャパシタ72〕デ・
カップリングキャパシタ72は、図3(A)に併せて示
すように、一対の櫛歯状の電極80,81と、誘電体部
82とよりなる。
カップリングキャパシタ72は、図3(A)に併せて示
すように、一対の櫛歯状の電極80,81と、誘電体部
82とよりなる。
【0046】一方の電極80は接地してあり、他方の電
極81は、Vcc配線パターンに接続してある。
極81は、Vcc配線パターンに接続してある。
【0047】各櫛歯状電極80,81は、夫々、帯状の
基部80a,81aと、帯状基部80a,81aより突
き出しており、等間隔P1 で並んでいる、直線状の多数
の歯部80b,81bとよりなる。
基部80a,81aと、帯状基部80a,81aより突
き出しており、等間隔P1 で並んでいる、直線状の多数
の歯部80b,81bとよりなる。
【0048】一対の櫛歯状電極80,81は、歯部80
bと歯部81bとが交互に並んだ状態にある。
bと歯部81bとが交互に並んだ状態にある。
【0049】誘電体部82は、隣り合う歯部80b,8
1bとの間の隙間83内を占めている。
1bとの間の隙間83内を占めている。
【0050】静電体部82を間に挟んで対向し合ってい
る、歯部80bの側面80cと、歯部81bの側面81
cとがキャパシタC1 を形成している。側面80c,8
1cは夫々面積S1 を有する。
る、歯部80bの側面80cと、歯部81bの側面81
cとがキャパシタC1 を形成している。側面80c,8
1cは夫々面積S1 を有する。
【0051】電気的には、デ・カップリングキャパシタ
72は、図3(B)に示すように、このキャパシタC1
が並列に多数接続された構造を有する。
72は、図3(B)に示すように、このキャパシタC1
が並列に多数接続された構造を有する。
【0052】ここで、歯部80b,81bは、長く基板
52の一辺の長さaに略相当する長さbを有する。
52の一辺の長さaに略相当する長さbを有する。
【0053】基板本体70の上面には、全面に亘って、
絶縁層84が形成してある。
絶縁層84が形成してある。
【0054】電極80,81は、絶縁層84の上面に、
基板本体70の全面に亘って形成してある。
基板本体70の全面に亘って形成してある。
【0055】絶縁層84は、電極80,81と基板本体
70との間の絶縁を確実に保障すると共に、電極80,
81と基板本体70とが反応することを確実に防止する
ために形成してある。この絶縁層84が無くても、絶縁
及び反応防止を保証できるときには、絶縁層84は省略
してもよい。
70との間の絶縁を確実に保障すると共に、電極80,
81と基板本体70とが反応することを確実に防止する
ために形成してある。この絶縁層84が無くても、絶縁
及び反応防止を保証できるときには、絶縁層84は省略
してもよい。
【0056】上記構造のデ・カップリングキャパシタ7
2は、図4に示すように製造される。
2は、図4に示すように製造される。
【0057】まず、絶縁層形成工程90を行う。ここで
は、スパッタリングによって、基板本体70の上面全体
に、絶縁層84を形成する。
は、スパッタリングによって、基板本体70の上面全体
に、絶縁層84を形成する。
【0058】次に、Cu膜形成工程91を行う。ここで
は、スパッタリングによって絶縁層84の上面の全面に
亘って、Cu膜を形成する。
は、スパッタリングによって絶縁層84の上面の全面に
亘って、Cu膜を形成する。
【0059】次に、エッチング工程92を行う。ここで
は、Cu膜をエッチングして、櫛歯状電極80,81を
形成する。
は、Cu膜をエッチングして、櫛歯状電極80,81を
形成する。
【0060】次に、誘電体層形成工程93を行う。ここ
では、塗布によって、櫛歯状電極80,81の厚さt1
より厚い厚さt2 に、誘電体層85を形成する。
では、塗布によって、櫛歯状電極80,81の厚さt1
より厚い厚さt2 に、誘電体層85を形成する。
【0061】誘電体層85のうち、上記隙間83を埋め
た部分が、上記の誘電体部82を構成する。上記構造の
デ・カップリングキャパシタ72は、以下に述べる特長
を有する。 歯部80b,81b間の短絡が起こりにくい。
た部分が、上記の誘電体部82を構成する。上記構造の
デ・カップリングキャパシタ72は、以下に述べる特長
を有する。 歯部80b,81b間の短絡が起こりにくい。
【0062】歯部80b,81bは、水平方向に並んで
いる。このため、隣り合う歯部80b,81bの間の間
隔eは、エッチングによって決まり、電極が厚さ方向に
配されている従来の構造に比べて、安定に定まる。
いる。このため、隣り合う歯部80b,81bの間の間
隔eは、エッチングによって決まり、電極が厚さ方向に
配されている従来の構造に比べて、安定に定まる。
【0063】従って、隙間83が狭くなる部分ができに
くく、歯部80aと歯部80bとか短絡してしまう、初
期不良は起きにくい。
くく、歯部80aと歯部80bとか短絡してしまう、初
期不良は起きにくい。
【0064】修理が可能である。
【0065】歯部80a,80bが基板本体70の面方
向に並んでいるため、歯部80a,80bが短絡してい
る場所を発見し易い。この短絡している歯部80a,8
0bについては、歯部の基部側を切断することによっ
て、初期不良を起こしていたデ・カップリングキャパシ
タ72を修理しうる。
向に並んでいるため、歯部80a,80bが短絡してい
る場所を発見し易い。この短絡している歯部80a,8
0bについては、歯部の基部側を切断することによっ
て、初期不良を起こしていたデ・カップリングキャパシ
タ72を修理しうる。
【0066】上記及びによって、半導体装置50
の歩留りは、従来のものに比べて高くなる。
の歩留りは、従来のものに比べて高くなる。
【0067】〔絶縁層73と配線パターン74〕図5及
び図1に示すように、絶縁層73は、絶縁層本体100
と、この絶縁層本体100の上面の表面絶縁層101と
よりなる二層構造である。
び図1に示すように、絶縁層73は、絶縁層本体100
と、この絶縁層本体100の上面の表面絶縁層101と
よりなる二層構造である。
【0068】絶縁層本体100は、ポリイミド樹脂に添
加物としての感光性物質が混合してある、富士通研究所
製のブレンドポリイミド製であり、厚さt3 は7μmで
ある。
加物としての感光性物質が混合してある、富士通研究所
製のブレンドポリイミド製であり、厚さt3 は7μmで
ある。
【0069】被覆絶縁層101は、添加材が混入してし
ない、ダウケミカル社製のBCB(Benzocyclobutene)
製であり、厚さt4 は5μmである。即ち、t4 <t3
である。
ない、ダウケミカル社製のBCB(Benzocyclobutene)
製であり、厚さt4 は5μmである。即ち、t4 <t3
である。
【0070】絶縁層本体100の表面100aは、混合
してある感光性物質によって、高さが数μmの微小な凹
部102及び凸部103を有する。
してある感光性物質によって、高さが数μmの微小な凹
部102及び凸部103を有する。
【0071】被覆絶縁層部101は、凹部102を埋
め、凸部103を覆って形成されている。BCBには添
加材が添加されていないため、被覆絶縁層部101は、
平滑な表面101aを有する。
め、凸部103を覆って形成されている。BCBには添
加材が添加されていないため、被覆絶縁層部101は、
平滑な表面101aを有する。
【0072】被覆絶縁層部101の平滑な表面101a
上に、配線パターン74が形成してある。
上に、配線パターン74が形成してある。
【0073】配線パターン74は、厚さt5 が約3μm
であり、下側から順に、厚さが0.1μmのCrW層、
厚さが3μmのCu層、厚さが0.1μmのCrW層よ
りなる三層構造を有する。
であり、下側から順に、厚さが0.1μmのCrW層、
厚さが3μmのCu層、厚さが0.1μmのCrW層よ
りなる三層構造を有する。
【0074】配線パターン74は、下地が平滑であるの
で、全長に亘って略均一な厚さt5を有し、局所的な薄
い部分は有しない。
で、全長に亘って略均一な厚さt5を有し、局所的な薄
い部分は有しない。
【0075】本発明者は、配線パターン74の体積電気
抵抗率を測定した。結果は、1.98μΩcmであっ
た。この値は、理論値である1.67μΩcmと略等し
い。
抵抗率を測定した。結果は、1.98μΩcmであっ
た。この値は、理論値である1.67μΩcmと略等し
い。
【0076】また、ビア用パッド110も、平滑な面1
01a上に形成してあり、一様な厚さを有する。
01a上に形成してあり、一様な厚さを有する。
【0077】ビア111も、平滑な面上に形成してあ
り、厚さは一様である。
り、厚さは一様である。
【0078】上記の配線パターン74、ビア用パッド1
10、及びビア111は、図6(A)乃至(F)に示す
工程によって形成される。
10、及びビア111は、図6(A)乃至(F)に示す
工程によって形成される。
【0079】絶縁層本体形成工程120(図6(A)
参照) 富士通研究所製のブレンドポリイミドを塗布して、絶縁
層本体100を形成する。
参照) 富士通研究所製のブレンドポリイミドを塗布して、絶縁
層本体100を形成する。
【0080】パターニング工程121(図6(B)参
照) 露光、現像を行って、ビアが形成される予定の個所に、
孔130をあける。
照) 露光、現像を行って、ビアが形成される予定の個所に、
孔130をあける。
【0081】表面絶縁層形成工程122(図6(C)
参照) ダウケミカル社製のBCBを塗布して、被覆絶縁層10
1を形成する。
参照) ダウケミカル社製のBCBを塗布して、被覆絶縁層10
1を形成する。
【0082】パターニング工程123(図6(D)参
照) 露光、現像を行って、ビアが形成される予定の個所に、
孔131をあける。
照) 露光、現像を行って、ビアが形成される予定の個所に、
孔131をあける。
【0083】導体膜形成工程124(図6(E)参
照) CrW,Cu,CrWを順次スパッタリングして、導体
膜132を形成する。 パターニング工程125(図6(F)参照) 露光、現像を行って、配線パターン74、ビア110、
ビア用パッド111を形成する。
照) CrW,Cu,CrWを順次スパッタリングして、導体
膜132を形成する。 パターニング工程125(図6(F)参照) 露光、現像を行って、配線パターン74、ビア110、
ビア用パッド111を形成する。
【0084】上記構造の絶縁層73及び配線パターン7
4は、以下の特長を有する。
4は、以下の特長を有する。
【0085】配線パターン74は、薄い部分を有して
いず、理論値に近い体積電気抵抗率を有する。従って、
配線パターン74が断線することは勿論、異常に発熱す
ることも防止出来る。異常発熱が起きないため、マイグ
レーションが進まず、よって絶縁層の絶縁特性が低下す
ることが起きず、絶縁層の上側と下側の配線パターンが
短絡してしまうことを長期間に亘って確実に防止するこ
とが出来る。この結果、半導体装置50は、長期に亘っ
て安定に動作し続ける。
いず、理論値に近い体積電気抵抗率を有する。従って、
配線パターン74が断線することは勿論、異常に発熱す
ることも防止出来る。異常発熱が起きないため、マイグ
レーションが進まず、よって絶縁層の絶縁特性が低下す
ることが起きず、絶縁層の上側と下側の配線パターンが
短絡してしまうことを長期間に亘って確実に防止するこ
とが出来る。この結果、半導体装置50は、長期に亘っ
て安定に動作し続ける。
【0086】また、薄膜多層基板52は設計値に近い特
性を有する。これによって、半導体装置50は、設計値
に近い特性を有する。
性を有する。これによって、半導体装置50は、設計値
に近い特性を有する。
【0087】t4 <t3 であるため、富士通研究所製
のブレンドポリイミドに比べて価格の高いダウケミカル
社製のBCBの使用量を少なくすることが出来る。これ
により、半導体装置50をより安価としうる。
のブレンドポリイミドに比べて価格の高いダウケミカル
社製のBCBの使用量を少なくすることが出来る。これ
により、半導体装置50をより安価としうる。
【0088】〔ビア構造部75〕ビア構造部75は、図
1及び図7に示すように、第1乃至第4のビア用パッド
111-1〜111-4と、第1乃至第3のビア110-1〜
110-3とを有する。
1及び図7に示すように、第1乃至第4のビア用パッド
111-1〜111-4と、第1乃至第3のビア110-1〜
110-3とを有する。
【0089】各ビア用パッド111-1〜111-4は、夫
々十字形状であり、四方に、放射状に存在する腕部11
1-1-1〜111-1-4〜111-4-1〜111-4-4を有し、
同じ大きさを有する。
々十字形状であり、四方に、放射状に存在する腕部11
1-1-1〜111-1-4〜111-4-1〜111-4-4を有し、
同じ大きさを有する。
【0090】ビア用パッド111-1は、誘電体層85の
上面に、ビア用パッド111-2は、絶縁層73-1の上面
に、ビア用パッド111-3は、絶縁層73-2の上面に、
ビア用パッド111-4は絶縁層73-3の上面に、夫々の
中心O1 ,O2 ,O3 ,O4が一致し、且つ対応する腕
部111-1-1〜111-4-4が対向した位置関係で配して
ある。
上面に、ビア用パッド111-2は、絶縁層73-1の上面
に、ビア用パッド111-3は、絶縁層73-2の上面に、
ビア用パッド111-4は絶縁層73-3の上面に、夫々の
中心O1 ,O2 ,O3 ,O4が一致し、且つ対応する腕
部111-1-1〜111-4-4が対向した位置関係で配して
ある。
【0091】ビア用パッド111-1の第4の腕部111
-1-4から、配線パターン140が引き出されている。
-1-4から、配線パターン140が引き出されている。
【0092】絶縁層73-1をつらぬくビア110-1は、
ビア用パッド111-2の第2の腕部111-2-2と、ビア
用パッド111-1の第2の腕部111-1-2との間に、形
成してある。
ビア用パッド111-2の第2の腕部111-2-2と、ビア
用パッド111-1の第2の腕部111-1-2との間に、形
成してある。
【0093】絶縁層73-2をつらぬくビア110-2は、
ビア用パッド111-3の第3の腕部111-3-3とビア用
パッド111-2の第3の腕部111-2-3との間に形成し
てある。
ビア用パッド111-3の第3の腕部111-3-3とビア用
パッド111-2の第3の腕部111-2-3との間に形成し
てある。
【0094】絶縁層73-3をつらぬくビア110-3は、
ビア用パッド111-4の第4の腕部111-4-4とビア用
パッド111-3の第4の腕部111-3-4との間に形成し
てある。
ビア用パッド111-4の第4の腕部111-4-4とビア用
パッド111-3の第4の腕部111-3-4との間に形成し
てある。
【0095】ビア用パッド111-4のうちのベアチップ
実装用パッド部111-4a は、ビア110-3→ビア用パ
ッド111-3→ビア110-2→ビア用パッド111-2→
ビア110-1を介して、ビア用パッド111-1と電気的
に接続してある。
実装用パッド部111-4a は、ビア110-3→ビア用パ
ッド111-3→ビア110-2→ビア用パッド111-2→
ビア110-1を介して、ビア用パッド111-1と電気的
に接続してある。
【0096】半導体装置50の上方からみたとき、即ち
矢印A方向からみたとき、ビア110-2の位置は、ビア
110-1の位置に対してずれている。また、ビア110
-3の位置は、ビア110-2及びビア110-1の位置に対
してずれている。このため、ビア110-2は、これより
下側に位置するビアであるビア110-1の影響を全く受
けないで形成してあり、正常な形状及び膜厚を有する。
矢印A方向からみたとき、ビア110-2の位置は、ビア
110-1の位置に対してずれている。また、ビア110
-3の位置は、ビア110-2及びビア110-1の位置に対
してずれている。このため、ビア110-2は、これより
下側に位置するビアであるビア110-1の影響を全く受
けないで形成してあり、正常な形状及び膜厚を有する。
【0097】また、ビア110-3は、これより下側に位
置するビアであるビア110-2及び110-1の影響を全
く受けないで形成してあり、正常な形状及び膜厚を有す
る。
置するビアであるビア110-2及び110-1の影響を全
く受けないで形成してあり、正常な形状及び膜厚を有す
る。
【0098】また、ビア110-1より下側にはビアは存
在していず、ビア110-1は、正常な形状及び膜厚を有
する。
在していず、ビア110-1は、正常な形状及び膜厚を有
する。
【0099】ここで、内側に、ビア用パッド111-1〜
111-4を含む四角柱状の空間150を考えてみる。
111-4を含む四角柱状の空間150を考えてみる。
【0100】また、各絶縁層73-1〜73-3の上面に形
成される配線パターンの経路について考えてみる。
成される配線パターンの経路について考えてみる。
【0101】ビア用パッド111-1〜111-4の十字形
状は、配線パターンが形成されることを制限するように
作用する。
状は、配線パターンが形成されることを制限するように
作用する。
【0102】従って、配線パターン74,151,15
2は、上記空間150をつらぬくようには形成されず、
必ず空間150の外側を通るように形成される。
2は、上記空間150をつらぬくようには形成されず、
必ず空間150の外側を通るように形成される。
【0103】矢印A方向からみたとき、絶縁層73-1上
の配線パターン151は、少くも、ビア用パッド111
-1,111-3,111-4とは重なってはいず、配線パタ
ーン151と、ビア用パッド111-1,111-3,11
1-4との間に、誘導容量成分は発生しない。
の配線パターン151は、少くも、ビア用パッド111
-1,111-3,111-4とは重なってはいず、配線パタ
ーン151と、ビア用パッド111-1,111-3,11
1-4との間に、誘導容量成分は発生しない。
【0104】同じく、絶縁層73-2上の配線パターン1
52は、少しも、ビア用パッド111-1,111-2,1
11-4とは重なっていず、配線パターン152と、ビア
用パッド111-1,111-2,111-4との間に、誘導
容量成分は発生しない。
52は、少しも、ビア用パッド111-1,111-2,1
11-4とは重なっていず、配線パターン152と、ビア
用パッド111-1,111-2,111-4との間に、誘導
容量成分は発生しない。
【0105】同じく、絶縁層73-3上の配線パターン1
53は、少しも、ビア用パッド111-1,111-2,1
11-3とは重なっていず、配線パターン153とベア用
パッド111-1,111-2,111-3との間に、誘導容
量成分は発生しない。
53は、少しも、ビア用パッド111-1,111-2,1
11-3とは重なっていず、配線パターン153とベア用
パッド111-1,111-2,111-3との間に、誘導容
量成分は発生しない。
【0106】次に、上記のビア構造部75の製造方法に
ついて、図8(A)乃至(G)を併せ参照して説明す
る。
ついて、図8(A)乃至(G)を併せ参照して説明す
る。
【0107】ビア構造部75は、以下の工程160〜1
67を経て製造される。
67を経て製造される。
【0108】第1のビア用パッド形成工程160(図
8(A)参照) 膜形成及びエッチングによって、十字形状の第1のビア
用パッド111-1を形成する。
8(A)参照) 膜形成及びエッチングによって、十字形状の第1のビア
用パッド111-1を形成する。
【0109】第1の絶縁層形成工程161(図8
(B)参照) 第1の絶縁層73-1を形成する。
(B)参照) 第1の絶縁層73-1を形成する。
【0110】第1の絶縁層73-1は、第1のビア用パッ
ド111-1を覆い、第2の腕部111-1-2の個所に、ス
ルーホール170を有する。
ド111-1を覆い、第2の腕部111-1-2の個所に、ス
ルーホール170を有する。
【0111】第3のビア用パッド形成工程162(図
8(C)参照) 第1のビア用パッド111-1の真上の位置に、第2のビ
ア用パッド111-2を形成する。
8(C)参照) 第1のビア用パッド111-1の真上の位置に、第2のビ
ア用パッド111-2を形成する。
【0112】このとき、スルーホール170内に、第1
のビア110-1が同時に形成される。
のビア110-1が同時に形成される。
【0113】第2の絶縁層形成工程163(図8
(D)参照) 第2の絶縁層73-2を形成する。
(D)参照) 第2の絶縁層73-2を形成する。
【0114】第2の絶縁層73-2は、第2のビア用パッ
ド111-2を覆い、第3の腕部111-2-3の個所に、ス
ルーホール171を有する。
ド111-2を覆い、第3の腕部111-2-3の個所に、ス
ルーホール171を有する。
【0115】第3のビア用パッド形成工程164(図
8(E)参照) 第2のビア用パッド111-2の真上の位置に、第3のビ
ア用パッド111-3を形成する。
8(E)参照) 第2のビア用パッド111-2の真上の位置に、第3のビ
ア用パッド111-3を形成する。
【0116】このとき、スルーホール171内に、第2
のビア110-2が同時に形成される。
のビア110-2が同時に形成される。
【0117】第3の絶縁層形成工程165(図8
(E)参照) 第3の絶縁層73-3を形成する。
(E)参照) 第3の絶縁層73-3を形成する。
【0118】第3の絶縁層73-3は、第3のビア用パッ
ド111-3を覆い、第3の腕部111-3-4の個所に、ス
ルーホール172を有する。
ド111-3を覆い、第3の腕部111-3-4の個所に、ス
ルーホール172を有する。
【0119】第4のビア用パッド形成工程166(図
8(C)参照) 第3のビア用パッド111-3の真上の位置に、第4のビ
ア用パット111-4を形成する。
8(C)参照) 第3のビア用パッド111-3の真上の位置に、第4のビ
ア用パット111-4を形成する。
【0120】このとき、スルーホール172内に、第3
のビア110-3が同時に形成される。
のビア110-3が同時に形成される。
【0121】以上により、ビア構造部75が完成する。
【0122】上記のビア構造部75は、以下に挙げる特
長を有する。
長を有する。
【0123】各ビア110-1〜110-3が共に正常な
形状及び膜厚を有し、各ビア110 -1〜110-3の個所
において、電気的接続は確実になされている。即ち、電
気的導通に関して、高い信頼性を有する。
形状及び膜厚を有し、各ビア110 -1〜110-3の個所
において、電気的接続は確実になされている。即ち、電
気的導通に関して、高い信頼性を有する。
【0124】配線パターン151,152,153
は、これらと各ビア用パッド111-1〜111-4との間
に、誘導容量成分が、発生しない状態で形成されてい
る。即ち、高周波信号の伝送時に、クロストーク・ノイ
ズの発生が抑えられ、半導体装置50は、その分、信頼
性良く動作する。
は、これらと各ビア用パッド111-1〜111-4との間
に、誘導容量成分が、発生しない状態で形成されてい
る。即ち、高周波信号の伝送時に、クロストーク・ノイ
ズの発生が抑えられ、半導体装置50は、その分、信頼
性良く動作する。
【0125】図1及び図2の半導体装置50は、上記構
造のデ・カップリングキャパシタ72、絶縁層73-1〜
73-3,配線パターン74、及びビア構造部75を有し
ているため、従来の半導体装置に比べて以下に挙げる特
長を有する。
造のデ・カップリングキャパシタ72、絶縁層73-1〜
73-3,配線パターン74、及びビア構造部75を有し
ているため、従来の半導体装置に比べて以下に挙げる特
長を有する。
【0126】歩留り良く製造し得る。
【0127】高い信頼性を有する。
【0128】優れた高周波伝導特性を有する。
【0129】〔変形例〕次に、デ・カップリングキャパ
シタ72、絶縁層73-1〜73-3,配線パターン74、
及びビア構造部75の変形例について説明する。
シタ72、絶縁層73-1〜73-3,配線パターン74、
及びビア構造部75の変形例について説明する。
【0130】〔デ・カップリングキャパシタ72の変形
例〕 〔第1の変形例〕図9のデ・カップリングキャパシタ7
2Aは、櫛歯状電極80A,81Aを有する。
例〕 〔第1の変形例〕図9のデ・カップリングキャパシタ7
2Aは、櫛歯状電極80A,81Aを有する。
【0131】櫛歯状電極80Aは、矩形波形状の歯部8
0Abを有する。
0Abを有する。
【0132】櫛歯状電極81Aは、枝を有する歯部81
Abを有する。
Abを有する。
【0133】歯部80Abは歯部81Abとが対向し合
う部分の面積は、歯部が直線状である場合に比べて広
い。
う部分の面積は、歯部が直線状である場合に比べて広
い。
【0134】従って、デ・カップリングキャパシタ72
Aは、図3のデ・カップリング・キャパシタ72に比べ
て、大きい容量を有する。
Aは、図3のデ・カップリング・キャパシタ72に比べ
て、大きい容量を有する。
【0135】〔第2の変形例〕図10のデ・カップリン
グキャパシタ72Bは、櫛歯状電極80B,81Bを有
する。
グキャパシタ72Bは、櫛歯状電極80B,81Bを有
する。
【0136】櫛歯状電極80Bは、三角波形状の歯部8
0Bbを有する。
0Bbを有する。
【0137】櫛歯状電極81Bも、同じく三角波形状の
歯部81Bbを有する。
歯部81Bbを有する。
【0138】歯部80Bbと歯部81Bbとが対向し合
う部分の面積は、歯部が直線状である場合に比べて広
い。
う部分の面積は、歯部が直線状である場合に比べて広
い。
【0139】従って、デ・カップリングキャパシタ72
Bは、図3のデ・カップリングキャパシタ72に比べ
て、大きい容量を有する。
Bは、図3のデ・カップリングキャパシタ72に比べ
て、大きい容量を有する。
【0140】〔第3の変形例〕図11のデ・カップリン
グキャパシタ72Cは、櫛歯状電極80C,81Cを有
する。
グキャパシタ72Cは、櫛歯状電極80C,81Cを有
する。
【0141】櫛歯状電極80Cは、sin波形状の歯部
Cbを有する。
Cbを有する。
【0142】櫛歯状電極81Cは、sin波形状の歯部
81Cbを有する。
81Cbを有する。
【0143】歯部80Cbと歯部81Cbとが対向し合
う部分の面積は、歯部が直線状である場合に比べて広
い。
う部分の面積は、歯部が直線状である場合に比べて広
い。
【0144】従って、デ・カップリングキャパシタ72
Cは、図3のデ・カップリングキャパシタ72に比べて
大きい容量を有する。
Cは、図3のデ・カップリングキャパシタ72に比べて
大きい容量を有する。
【0145】〔絶縁層73-1〜73-3、配線パターン7
4の変形例〕図5中の表面絶縁層101の材質は、BC
Bに限らず、ポリイミド樹脂、エポキシ樹脂、又はSO
G(Spin-on: Glass) でもよい。
4の変形例〕図5中の表面絶縁層101の材質は、BC
Bに限らず、ポリイミド樹脂、エポキシ樹脂、又はSO
G(Spin-on: Glass) でもよい。
【0146】〔ビア構造部75の変形例〕図7中、各ビ
ア用パッド111-1〜111-4の第1の腕部111-1-1
〜111 -4-1の間には、ビアは形成されていない。
ア用パッド111-1〜111-4の第1の腕部111-1-1
〜111 -4-1の間には、ビアは形成されていない。
【0147】このため、例えば第1の腕部111-2-1と
111-3-1との間にビアを追加して形成してもよい。
111-3-1との間にビアを追加して形成してもよい。
【0148】この構成によれば、第2のビア用パッド1
11-2と第3のビア用パッド111 -3との間が二個所で
接続される。
11-2と第3のビア用パッド111 -3との間が二個所で
接続される。
【0149】このように、ビア用パッドの間を、2個所
以上で接続することによって、ビア構造部は、電気的接
続について、高い信頼性を有する。
以上で接続することによって、ビア構造部は、電気的接
続について、高い信頼性を有する。
【0150】図12は、第1の変形例になるビア用パッ
ド180を示す。ビア用パット180は、四方に延在す
る腕部181-1〜181-4を有する。
ド180を示す。ビア用パット180は、四方に延在す
る腕部181-1〜181-4を有する。
【0151】各腕部181-1〜181-4の長さfは、比
較的長く、各腕部181-1〜181 -4について、ビアを
形成できる部分182を二つづつ有する。
較的長く、各腕部181-1〜181 -4について、ビアを
形成できる部分182を二つづつ有する。
【0152】図13は、第2の変形例になるビア用パッ
ド190を示す。ビア用パッド190は、三方に延在す
る腕部191-1〜191-3を有する。
ド190を示す。ビア用パッド190は、三方に延在す
る腕部191-1〜191-3を有する。
【0153】各腕部191-1〜191-3は、ビアを形成
できる部分192を有する。
できる部分192を有する。
【0154】
【発明の効果】以上説明したように、請求項1の発明に
よれば、配線パターンと、厚さが局所的に薄くなってい
る部分を有しない構成とし得る。これによって、配線パ
ターンが断線する虞れを殆ど無くすることが出来、信頼
性の向上を図ることができる。特に、異常発熱が起きな
いため、異常発熱が原因で進行するマイグレーションに
よる絶縁層の絶縁性の低下、更にはこれによって起こり
うる上下の配線パターンが短絡する故障を防止でき、信
頼性の向上を図ることが出来る。
よれば、配線パターンと、厚さが局所的に薄くなってい
る部分を有しない構成とし得る。これによって、配線パ
ターンが断線する虞れを殆ど無くすることが出来、信頼
性の向上を図ることができる。特に、異常発熱が起きな
いため、異常発熱が原因で進行するマイグレーションに
よる絶縁層の絶縁性の低下、更にはこれによって起こり
うる上下の配線パターンが短絡する故障を防止でき、信
頼性の向上を図ることが出来る。
【0155】また、配線パターンは、理論値に近い体積
電気抵抗率を有する。このため、設計値に近い特性を有
する。半導体装置を安定に製造することが出来る。
電気抵抗率を有する。このため、設計値に近い特性を有
する。半導体装置を安定に製造することが出来る。
【0156】請求項2の発明によれば、平滑の程度の高
い表面を得ることが出来、これによって、厚さがより安
定した配線パターンを形成することが出来る。
い表面を得ることが出来、これによって、厚さがより安
定した配線パターンを形成することが出来る。
【0157】請求項4の発明によれば、全部のビアが、
他のビアによる影響を受けないで形成されたものとな
り、よって、全部のビアが正常な寸法形状を有し、この
結果、ビアによる電気接続の信頼性の向上を図ることが
できる。
他のビアによる影響を受けないで形成されたものとな
り、よって、全部のビアが正常な寸法形状を有し、この
結果、ビアによる電気接続の信頼性の向上を図ることが
できる。
【0158】請求項5の発明によれば、隣り合う歯部の
間の寸法を精度良く定めることが出来、よって、デ・カ
ップリングキャパシタを歩留り良く形成することが出来
る。また、一部の歯部の間が短絡している場合には、短
絡している個所を容易にみつけ出すことが出来、しか
も、その歯部の基部を切断することによって、修理する
ことが出来る。
間の寸法を精度良く定めることが出来、よって、デ・カ
ップリングキャパシタを歩留り良く形成することが出来
る。また、一部の歯部の間が短絡している場合には、短
絡している個所を容易にみつけ出すことが出来、しか
も、その歯部の基部を切断することによって、修理する
ことが出来る。
【0159】従って、半導体装置の製造コストを安価と
出来る。
出来る。
【0160】請求項6の発明によれば、デ・カップリン
グキャパシタの容量を効果的に大きくすることが出来、
これによって、半導体装置の高周波信号の伝達特性を改
善出来る。
グキャパシタの容量を効果的に大きくすることが出来、
これによって、半導体装置の高周波信号の伝達特性を改
善出来る。
【図1】図2に示す半導体装置の一部を拡大して示す断
面図である。
面図である。
【図2】本発明の一実施例になる半導体装置の一部切截
斜視図である。
斜視図である。
【図3】図1中のデ・カップリングキャパシタを示す図
である。
である。
【図4】図3のデ・カップリングキャパシタの製造工程
図である。
図である。
【図5】図1中、一部の絶縁層及び配線パターンを取り
出して拡大して示す図である。
出して拡大して示す図である。
【図6】図5の絶縁層及び配線パターンの製造工程図で
ある。
ある。
【図7】図1中のビア構造部を示す図である。
【図8】図7のビア構造部の製造工程図である。
【図9】デ・カップリングキャパシタの第1の変形例を
示す図である。
示す図である。
【図10】デ・カップリングキャパシタの第2の変形例
を示す図である。
を示す図である。
【図11】デ・カップリングキャパシタの第3の変形例
を示す図である。
を示す図である。
【図12】ビア用パッドの第1の変形例を示す図であ
る。
る。
【図13】ビア用パッドの第2の変形例を示す図であ
る。
る。
【図14】従来の半導体装置の一部を示す図である。
50 マルチチップモジュール型の半導体装置 51 セラミック基板 52 薄膜多層基板 53-1,53-2 ベアチップ 54-1,54-2 冷却ブロック 55 リード 56 パッド 57 ワイヤ 58 樹脂パッケージ部 59 シートシンク 70 基板本体 71 薄膜多層配線層 72,72A,72B,72C デ・カップリングキャ
パシタ 73(73-1,73-2,73-3) 絶縁層 74 Cu製配線パターン 75 ビア構造部 80,80A,80B,80C,81,81A,81
B,81C 櫛歯状電極 80a,81a 帯状基部 80b,81b 直線状の歯部 80Ab 矩形波形状の歯部 81Ab 枝を有する歯部 80Bb,81Bb 三角波形状の歯部 80Cb,81Cb sin波形状の歯部 80c,81c 側面 82 誘電体部 83 隙間 84 絶縁層 85 誘電体層 90 絶縁層形成工程 91 Cu膜形成工程 92 エッチング工程 93 誘電体層形成工程 100 絶縁層本体 101 被覆絶縁層部 101a 平滑な表面 102 微小な凹部 103 微小の凸部 110-1〜11-3(110) ビア 111-1〜111-4(111) ビア用パッド 111-1-1,111-1-2〜111-4-3,111-4-4 腕
部 111-4a ベアチップ実装用パッド部 120 絶縁層本体形成工程 121,123,125 パターニング工程 122 被覆絶縁層部形成工程 124 導体膜形成工程 125 パターニング工程 130,131 孔 132 導体膜 140,151,152 配線パターン 150 四角柱状空間 160 第1のビア用パッド形成工程 161 第1の絶縁層形成工程 162 第2のビア用パッド形成工程 163 第2の絶縁層形成工程 164 第3のビア用パッド形成工程 165 第3の絶縁層形成工程 166 第4のビア用パッド形成工程 170,171,172 スルーホール 180,190 ビア用パッド 181-1〜181-4,191-1〜191-3 腕部 182,192 ビアを形成できる部分
パシタ 73(73-1,73-2,73-3) 絶縁層 74 Cu製配線パターン 75 ビア構造部 80,80A,80B,80C,81,81A,81
B,81C 櫛歯状電極 80a,81a 帯状基部 80b,81b 直線状の歯部 80Ab 矩形波形状の歯部 81Ab 枝を有する歯部 80Bb,81Bb 三角波形状の歯部 80Cb,81Cb sin波形状の歯部 80c,81c 側面 82 誘電体部 83 隙間 84 絶縁層 85 誘電体層 90 絶縁層形成工程 91 Cu膜形成工程 92 エッチング工程 93 誘電体層形成工程 100 絶縁層本体 101 被覆絶縁層部 101a 平滑な表面 102 微小な凹部 103 微小の凸部 110-1〜11-3(110) ビア 111-1〜111-4(111) ビア用パッド 111-1-1,111-1-2〜111-4-3,111-4-4 腕
部 111-4a ベアチップ実装用パッド部 120 絶縁層本体形成工程 121,123,125 パターニング工程 122 被覆絶縁層部形成工程 124 導体膜形成工程 125 パターニング工程 130,131 孔 132 導体膜 140,151,152 配線パターン 150 四角柱状空間 160 第1のビア用パッド形成工程 161 第1の絶縁層形成工程 162 第2のビア用パッド形成工程 163 第2の絶縁層形成工程 164 第3のビア用パッド形成工程 165 第3の絶縁層形成工程 166 第4のビア用パッド形成工程 170,171,172 スルーホール 180,190 ビア用パッド 181-1〜181-4,191-1〜191-3 腕部 182,192 ビアを形成できる部分
Claims (6)
- 【請求項1】 基板本体(70)と、該基板本体の表面
の薄膜多層配線層(71)とよりなる基板(52)と、 該基板に実装された半導体部品(53-1)と、 実装のための端子(55)とを有し、 上記薄膜多層配線層は、絶縁層(73)と、配線パター
ン(74)とが順次積み重なった構造を有し、 上記絶縁層は、添加材が混合してある混合樹脂製の絶縁
層本体(100)と、該絶縁層本体を覆う、添加材を有
しない絶縁材料製の被覆絶縁層部(101)とよりな
り、 上記配線パターン(74)が、上記被覆絶縁層部(10
1)の表面(101a)上に存在する構成としたことを
特徴とする半導体装置。 - 【請求項2】 上記被覆絶縁層部は、上記絶縁層本体の
厚さ(t3 )より薄い厚さ(t4 )を有する構成とした
ことを特徴とする請求項1記載の半導体装置。 - 【請求項3】 上記被覆絶縁層部の絶縁材料は、BC
B,ポリイミド樹脂,エポキシ樹脂又はSOGのうちの
いずれか一つである構成としたことを特徴とする請求項
1記載の半導体装置。 - 【請求項4】 基板本体(70)と、該基板本体の表面
の薄膜多層配線層(71)とよりなる基板(52)と、 該基板に実装された半導体部品(53-1)と、 実装のための端子(55)とを有し、 上記薄膜多層配線層は、絶縁層(73)と、配線パター
ン(74)とが順次積み重なっており、且つビア構造部
(75)を有する構造を有し、 該ビア構造部は、 放射状に配された複数の腕部(111-1-1〜11
1-4-4)を有する形状を有し、上記個々の絶縁層の上面
の同じ位置に、各腕部が対向する位置関係で配してあ
り、間に絶縁層を挟んで積み重なっている複数のビア用
パッド(111-1〜111-4)と、 上記各絶縁層を挟んで対向する二つのビア用パッドの対
応する腕部の間を電気的に接続するビア(110-1〜1
10-3)とよりなり、 上記ビアは、重なり合わない位置関係を有する構成とし
たことを特徴とする半導体装置。 - 【請求項5】 基板本体(70)と、該基板本体の表面
の薄膜多層配線層(71)とよりなる基板(52)と、 該基板に実装された半導体部品(53-1)と、 実装のための端子(55)とを有し、 上記薄膜多層配線層は、絶縁層(73)と、配線パター
ン(74)とが順次積み重なり合っており、且つデ・カ
ップリングキャパシタ(72)を有する構造を有し、 該デ・カップリングキャパシタは、夫々の歯部(80
b,81b)が交互に並ぶように配された、一対の櫛歯
状電極(80,81)と、隣り合う歯部の間を占めてい
る誘電体部(82)とよりなる構成としたことを特徴と
する半導体装置。 - 【請求項6】 上記櫛歯状電極は、屈曲した形状の歯部
(80Bb,81Bb,80Cb,81Cb)を有する
構成としたことを特徴とする請求項5記載の半導体装
置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6142034A JPH088393A (ja) | 1994-06-23 | 1994-06-23 | 半導体装置 |
US08/426,074 US5633532A (en) | 1994-06-23 | 1995-04-21 | Semiconductor device interconnection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6142034A JPH088393A (ja) | 1994-06-23 | 1994-06-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH088393A true JPH088393A (ja) | 1996-01-12 |
Family
ID=15305834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6142034A Withdrawn JPH088393A (ja) | 1994-06-23 | 1994-06-23 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5633532A (ja) |
JP (1) | JPH088393A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100308872B1 (ko) * | 2000-02-23 | 2001-11-03 | 이상헌 | 다층 멀티칩 모듈 |
US7319197B2 (en) | 2002-05-23 | 2008-01-15 | International Business Machines Corporation | Structure of stacked vias in multiple layer electrode device carriers |
JP2010267781A (ja) * | 2009-05-14 | 2010-11-25 | Fujitsu Ltd | プリント配線板および電子部品パッケージ |
JP2014525330A (ja) * | 2011-09-01 | 2014-09-29 | エムシー10 インコーポレイテッド | 組織の状態を検出する電子装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5847457A (en) * | 1993-11-12 | 1998-12-08 | Stmicroelectronics, Inc. | Structure and method of forming vias |
TW341022B (en) * | 1995-11-29 | 1998-09-21 | Nippon Electric Co | Interconnection structures and method of making same |
US6049132A (en) * | 1996-07-12 | 2000-04-11 | Kawasaki Steel Corporation | Multiple metallization structure for a reflection type liquid crystal display |
US6822312B2 (en) | 2000-04-07 | 2004-11-23 | Koninklijke Philips Electronics N.V. | Interdigitated multilayer capacitor structure for deep sub-micron CMOS |
US6410954B1 (en) | 2000-04-10 | 2002-06-25 | Koninklijke Philips Electronics N.V. | Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS |
US6323050B1 (en) * | 2000-10-02 | 2001-11-27 | International Business Machines Corporation | Method for evaluating decoupling capacitor placement for VLSI chips |
JP3843027B2 (ja) * | 2002-03-12 | 2006-11-08 | 日東電工株式会社 | プリント配線板の製造方法 |
US6765152B2 (en) * | 2002-09-27 | 2004-07-20 | International Business Machines Corporation | Multichip module having chips on two sides |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5338975A (en) * | 1990-07-02 | 1994-08-16 | General Electric Company | High density interconnect structure including a spacer structure and a gap |
JPH0481878A (ja) * | 1990-07-25 | 1992-03-16 | Canon Inc | 定着装置 |
JPH0481879A (ja) * | 1990-07-25 | 1992-03-16 | Mitsubishi Heavy Ind Ltd | プラントの運転規範作成装置 |
DE4031733A1 (de) * | 1990-10-06 | 1992-04-09 | Bosch Gmbh Robert | Mehrlagenhybride mit leistungsbauelementen |
JP3041101B2 (ja) * | 1991-09-27 | 2000-05-15 | 株式会社東芝 | 使用済燃料集合体装荷体系の実効増倍率測定方法 |
US5410107A (en) * | 1993-03-01 | 1995-04-25 | The Board Of Trustees Of The University Of Arkansas | Multichip module |
-
1994
- 1994-06-23 JP JP6142034A patent/JPH088393A/ja not_active Withdrawn
-
1995
- 1995-04-21 US US08/426,074 patent/US5633532A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100308872B1 (ko) * | 2000-02-23 | 2001-11-03 | 이상헌 | 다층 멀티칩 모듈 |
US7319197B2 (en) | 2002-05-23 | 2008-01-15 | International Business Machines Corporation | Structure of stacked vias in multiple layer electrode device carriers |
JP2010267781A (ja) * | 2009-05-14 | 2010-11-25 | Fujitsu Ltd | プリント配線板および電子部品パッケージ |
JP2014525330A (ja) * | 2011-09-01 | 2014-09-29 | エムシー10 インコーポレイテッド | 組織の状態を検出する電子装置 |
Also Published As
Publication number | Publication date |
---|---|
US5633532A (en) | 1997-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5272600A (en) | Electrical interconnect device with interwoven power and ground lines and capacitive vias | |
KR100364058B1 (ko) | 반도체장치 및 그 제조방법 | |
US7339277B2 (en) | Semiconductor device having passive component and support substrate with electrodes and through electrodes passing through support substrate | |
JP3138383B2 (ja) | マルチチップモジュール | |
KR100656229B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
TWI768040B (zh) | 半導體裝置及其製造方法 | |
JPH088393A (ja) | 半導体装置 | |
KR20080057153A (ko) | 다층 배선 기판 | |
JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
US5604658A (en) | Trimmable capacitor | |
KR20050035161A (ko) | 반도체 부품 | |
JPS60134442A (ja) | 半導体デバイス | |
US8247289B2 (en) | Capacitor and manufacturing method thereof | |
JP4357862B2 (ja) | 半導体装置 | |
JP2010251707A (ja) | 配線基板及び半導体装置 | |
US20060145350A1 (en) | High frequency conductors for packages of integrated circuits | |
KR100351699B1 (ko) | Bga형 반도체장치 | |
JPH08307063A (ja) | 電気回路基板及びその製造方法 | |
US7696615B2 (en) | Semiconductor device having pillar-shaped terminal | |
JP2002261188A (ja) | 電子部品のパッケージ構造 | |
JP2882396B2 (ja) | 半導体装置 | |
JP4000815B2 (ja) | 半導体装置 | |
JPH03215995A (ja) | 多層配線モジュール | |
KR920005952Y1 (ko) | 반도체장치 | |
JP3313233B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |