JPH0883830A - 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 - Google Patents
絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置Info
- Publication number
- JPH0883830A JPH0883830A JP21577094A JP21577094A JPH0883830A JP H0883830 A JPH0883830 A JP H0883830A JP 21577094 A JP21577094 A JP 21577094A JP 21577094 A JP21577094 A JP 21577094A JP H0883830 A JPH0883830 A JP H0883830A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- insulation
- insulating film
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 絶縁分離型半導体装置において、絶縁物の欠
陥を容易に検出することのできる検査方法を提供する。 【構成】 基板Ｓｕｂ上に設けられた絶縁分離層１およ
び絶縁分離領域２により、絶縁分離された素子領域３と
フィールド領域４との間に直流電圧を印加し、前記素子
領域３とフィールド領域４間に流れる電流を検出する。
陥を容易に検出することのできる検査方法を提供する。 【構成】 基板Ｓｕｂ上に設けられた絶縁分離層１およ
び絶縁分離領域２により、絶縁分離された素子領域３と
フィールド領域４との間に直流電圧を印加し、前記素子
領域３とフィールド領域４間に流れる電流を検出する。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁分離型半導体装置
に関し、特にその絶縁特性を検査する検査方法およびそ
の検査方法に適する絶縁分離型半導体装置を提供するも
のである。
に関し、特にその絶縁特性を検査する検査方法およびそ
の検査方法に適する絶縁分離型半導体装置を提供するも
のである。
【０００２】
【従来の技術】従来、特開昭６１−５９８５２号公報に
開示されているような絶縁分離型半導体装置が知られて
いる。これは、土台となる半導体基板に例えば酸化膜等
の絶縁膜を形成し、その上に半導体層を形成し、さらに
半導体層の表面から前記絶縁膜に達するように側部絶縁
物領域を形成し、素子領域を絶縁物により完全に区切る
ようにしたものである。
開示されているような絶縁分離型半導体装置が知られて
いる。これは、土台となる半導体基板に例えば酸化膜等
の絶縁膜を形成し、その上に半導体層を形成し、さらに
半導体層の表面から前記絶縁膜に達するように側部絶縁
物領域を形成し、素子領域を絶縁物により完全に区切る
ようにしたものである。
【０００３】
【発明が解決しようとする課題】このような絶縁分離構
造を有する半導体装置において、基板と素子領域を分離
している底面絶縁膜、あるいは素子間を分離している側
面絶縁領域に欠陥、製造中の異物混入などによる異常が
存在する場合、底面絶縁膜を介して半導体基板上に形成
される素子と半導体基板との分離耐圧の低下、素子特性
劣化、半導体装置としての信頼性の低下という問題が発
生する。
造を有する半導体装置において、基板と素子領域を分離
している底面絶縁膜、あるいは素子間を分離している側
面絶縁領域に欠陥、製造中の異物混入などによる異常が
存在する場合、底面絶縁膜を介して半導体基板上に形成
される素子と半導体基板との分離耐圧の低下、素子特性
劣化、半導体装置としての信頼性の低下という問題が発
生する。
【０００４】そこで、本発明は、絶縁分離型半導体装置
において、絶縁物の欠陥を容易に検出することのできる
検査方法を提供するものである。
において、絶縁物の欠陥を容易に検出することのできる
検査方法を提供するものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の絶縁分離型半導体装置の検査方法
においては、半導体基板の主表面上の全面に絶縁膜が形
成され、その上に半導体層が形成され、該半導体層の表
面から前記絶縁膜に達する側部絶縁物領域を形成し、該
半導体層をそれぞれ個々の素子領域に分割した絶縁分離
型半導体装置において、前記側部絶縁物領域により分割
された素子領域のうち、前記側部絶縁物領域を挟んで隣
合うとともに、互いに電位的に独立した素子領域間に所
定電圧を印加しつつ、前記隣合う素子領域間に流れる電
流を検出するようにしたことを特徴としている。
に、請求項１に記載の絶縁分離型半導体装置の検査方法
においては、半導体基板の主表面上の全面に絶縁膜が形
成され、その上に半導体層が形成され、該半導体層の表
面から前記絶縁膜に達する側部絶縁物領域を形成し、該
半導体層をそれぞれ個々の素子領域に分割した絶縁分離
型半導体装置において、前記側部絶縁物領域により分割
された素子領域のうち、前記側部絶縁物領域を挟んで隣
合うとともに、互いに電位的に独立した素子領域間に所
定電圧を印加しつつ、前記隣合う素子領域間に流れる電
流を検出するようにしたことを特徴としている。
【０００６】また、請求項２に記載の絶縁分離型半導体
装置の検査方法は、前記所定電圧を、前記絶縁膜あるい
は前記側部絶縁物領域の必要耐圧にしている。また、請
求項３に記載の絶縁分離型半導体装置の検査方法は、前
記隣合う素子領域の一方を、トランジスタ等の回路素子
が形成され、他方は検査専用領域としている。
装置の検査方法は、前記所定電圧を、前記絶縁膜あるい
は前記側部絶縁物領域の必要耐圧にしている。また、請
求項３に記載の絶縁分離型半導体装置の検査方法は、前
記隣合う素子領域の一方を、トランジスタ等の回路素子
が形成され、他方は検査専用領域としている。
【０００７】また、請求項４に記載の絶縁分離型半導体
装置の検査方法は、前記検査専用領域の前記所定電圧を
印加する領域を、前記半導体層に深く形成したＮ型領域
としている。また、請求項５に記載の絶縁分離型半導体
装置の検査方法は、請求項１の絶縁分離型半導体装置の
検査方法において、さらに前記隣合う素子領域間所定電
流を印加し、前記絶縁膜あるいは前記側部絶縁物領域の
必要耐圧よりも低い電圧にてクランプして、その際に生
じる電流その際に生じる電圧を検出するようにしてい
る。
装置の検査方法は、前記検査専用領域の前記所定電圧を
印加する領域を、前記半導体層に深く形成したＮ型領域
としている。また、請求項５に記載の絶縁分離型半導体
装置の検査方法は、請求項１の絶縁分離型半導体装置の
検査方法において、さらに前記隣合う素子領域間所定電
流を印加し、前記絶縁膜あるいは前記側部絶縁物領域の
必要耐圧よりも低い電圧にてクランプして、その際に生
じる電流その際に生じる電圧を検出するようにしてい
る。
【０００８】また、請求項６に記載の絶縁分離型半導体
装置の検査方法は、前記所定電圧をプラスおよびマイナ
スの極性を変えて印加するようにしている。また、請求
項７に記載の絶縁分離型半導体装置は、半導体基板の主
表面上の全面に絶縁膜が形成され、その上に半導体層が
形成され、該半導体層の表面から前記絶縁膜に達する側
部絶縁物領域を形成し、該半導体層をそれぞれ個々の素
子領域に分割した絶縁分離型半導体装置であって、該半
導体装置の周辺部は、前記半導体基板および前記半導体
層により前記絶縁膜がサンドイッチ状に挟み込まれた状
態にて露出し、前記側部絶縁物領域により個々に分割さ
れた素子領域の間には、その素子領域全体を覆うように
電位を固定する電位固定領域が存在し、さらに該電位固
定領域を覆うように前記側部絶縁物領域と同様な最外周
側面絶縁物分離領域を有している。
装置の検査方法は、前記所定電圧をプラスおよびマイナ
スの極性を変えて印加するようにしている。また、請求
項７に記載の絶縁分離型半導体装置は、半導体基板の主
表面上の全面に絶縁膜が形成され、その上に半導体層が
形成され、該半導体層の表面から前記絶縁膜に達する側
部絶縁物領域を形成し、該半導体層をそれぞれ個々の素
子領域に分割した絶縁分離型半導体装置であって、該半
導体装置の周辺部は、前記半導体基板および前記半導体
層により前記絶縁膜がサンドイッチ状に挟み込まれた状
態にて露出し、前記側部絶縁物領域により個々に分割さ
れた素子領域の間には、その素子領域全体を覆うように
電位を固定する電位固定領域が存在し、さらに該電位固
定領域を覆うように前記側部絶縁物領域と同様な最外周
側面絶縁物分離領域を有している。
【０００９】
【作用及び発明の効果】請求項１乃至請求項６に記載の
絶縁分離型半導体装置の検査方法によると、前記側部絶
縁物領域により分割された素子領域のうち、前記側部絶
縁物領域を挟んで隣合うとともに、電位的に独立した素
子領域間に所定電圧を印加しつつ、前記隣合う素子領域
間に流れる電流を検出するようにしているため、この電
流の程度により、前記側部絶縁物あるいは絶縁膜の欠陥
の有無を判断できる。
絶縁分離型半導体装置の検査方法によると、前記側部絶
縁物領域により分割された素子領域のうち、前記側部絶
縁物領域を挟んで隣合うとともに、電位的に独立した素
子領域間に所定電圧を印加しつつ、前記隣合う素子領域
間に流れる電流を検出するようにしているため、この電
流の程度により、前記側部絶縁物あるいは絶縁膜の欠陥
の有無を判断できる。
【００１０】請求項２に記載の絶縁分離型半導体装置の
検査方法によると、前記所定の電圧を絶縁膜あるいは側
面絶縁物の必要耐圧としているため、信頼性の高い絶縁
検査を提供できる。請求項３に記載の絶縁分離型半導体
装置の検査方法によると、隣合う素子領域のうち一方を
検査専用領域としているため、隣合う素子として確実に
独立の電位状態とすることができる。これにより、確実
に前記側部絶縁物あるいは絶縁膜の欠陥の有無を判断で
きる。
検査方法によると、前記所定の電圧を絶縁膜あるいは側
面絶縁物の必要耐圧としているため、信頼性の高い絶縁
検査を提供できる。請求項３に記載の絶縁分離型半導体
装置の検査方法によると、隣合う素子領域のうち一方を
検査専用領域としているため、隣合う素子として確実に
独立の電位状態とすることができる。これにより、確実
に前記側部絶縁物あるいは絶縁膜の欠陥の有無を判断で
きる。
【００１１】請求項４に記載の絶縁分離型半導体装置の
検査方法によると、前記検査専用領域の前記所定電圧を
印加する領域を、前記半導体層に深く形成したＮ型領域
としているため、検出領域の検出抵抗を低下させること
ができ、従って微小な電流も精度良く検出でき、検出精
度が向上する。請求項５に記載の絶縁分離型半導体装置
の検査方法によると、電圧印加だけではなく、電流印加
による検査も行っているため、さらに検査精度が向上す
る。
検査方法によると、前記検査専用領域の前記所定電圧を
印加する領域を、前記半導体層に深く形成したＮ型領域
としているため、検出領域の検出抵抗を低下させること
ができ、従って微小な電流も精度良く検出でき、検出精
度が向上する。請求項５に記載の絶縁分離型半導体装置
の検査方法によると、電圧印加だけではなく、電流印加
による検査も行っているため、さらに検査精度が向上す
る。
【００１２】請求項６に記載の絶縁分離型半導体装置の
検査方法によると、所定電圧の極性を変えて印加するよ
うにしているため、確実な検査が実行できる。請求項７
に記載の絶縁分離型半導体装置においては、該絶縁分離
型半導体装置の周辺部において、半導体基板と半導体層
とがショートしたとしても、最外周側面絶縁物分離領域
により、その内側に形成された素子領域の耐圧検査にお
いてその影響をなくすことができる。
検査方法によると、所定電圧の極性を変えて印加するよ
うにしているため、確実な検査が実行できる。請求項７
に記載の絶縁分離型半導体装置においては、該絶縁分離
型半導体装置の周辺部において、半導体基板と半導体層
とがショートしたとしても、最外周側面絶縁物分離領域
により、その内側に形成された素子領域の耐圧検査にお
いてその影響をなくすことができる。
【００１３】
【実施例】以下、本発明の第１実施例を図面を参照して
説明する。図１において、１はシリコン基板領域と表面
素子領域を電気的に分離する絶縁分離領層、２は表面素
子領域を個々の独立した素子に分離する絶縁膜分離領域
である。３は個々の素子領域を示しており、この中にト
ランジスタ、ダイオード、抵抗等の回路素子が形成され
る。図１においては、Ｎ+ 領域のコレクタ６、Ｐ+領域
のベース７、ベース７に設けられたＮ+ 領域のエミッタ
７から構成されるＮＰＮトランジスタが形成されてお
り、１０、１１、１２は半導体装置から外部回路素子に
接続するための入出力端子を表す。さらにこの領域３に
形成された回路素子は相互に接続され、半導体素子に要
求される特性を実現する。
説明する。図１において、１はシリコン基板領域と表面
素子領域を電気的に分離する絶縁分離領層、２は表面素
子領域を個々の独立した素子に分離する絶縁膜分離領域
である。３は個々の素子領域を示しており、この中にト
ランジスタ、ダイオード、抵抗等の回路素子が形成され
る。図１においては、Ｎ+ 領域のコレクタ６、Ｐ+領域
のベース７、ベース７に設けられたＮ+ 領域のエミッタ
７から構成されるＮＰＮトランジスタが形成されてお
り、１０、１１、１２は半導体装置から外部回路素子に
接続するための入出力端子を表す。さらにこの領域３に
形成された回路素子は相互に接続され、半導体素子に要
求される特性を実現する。
【００１４】また、表面素子領域において絶縁分離層１
および２により個々の素子領域３と電気的に絶縁された
フィールド領域４が形成されており、素子領域内部に深
く形成されたＮ+ 層５に、その電極端子９が接続され、
図に示すようにエミッタ７の電極端子１０との間に直流
電圧１３が印加され、また、直流電圧１３に直列に電流
計１５が挿入され、直流回路が構成される。また、基板
Ｓｕｂの１４は電流検出の際にこの半導体装置が検出装
置のステージ上に固定されるため、その電位が接続され
ることを意味している。
および２により個々の素子領域３と電気的に絶縁された
フィールド領域４が形成されており、素子領域内部に深
く形成されたＮ+ 層５に、その電極端子９が接続され、
図に示すようにエミッタ７の電極端子１０との間に直流
電圧１３が印加され、また、直流電圧１３に直列に電流
計１５が挿入され、直流回路が構成される。また、基板
Ｓｕｂの１４は電流検出の際にこの半導体装置が検出装
置のステージ上に固定されるため、その電位が接続され
ることを意味している。
【００１５】図１に示す直流回路において、絶縁分離層
１あるいは２の欠陥等がある場合、素子間リーク電流が
流れる。この電流を電流計１５にて測定することで、電
圧印加された素子領域３とフィールド領域４間の絶縁耐
圧が正常な範囲にあるかどうかを確認し、絶縁分離層１
あるいは２の欠陥をを検出することができる。このフィ
ールド領域を設けることにより、回路素子の形成された
全ての素子領域とにおいて、容易に絶縁耐圧を測定する
ことが可能となる。
１あるいは２の欠陥等がある場合、素子間リーク電流が
流れる。この電流を電流計１５にて測定することで、電
圧印加された素子領域３とフィールド領域４間の絶縁耐
圧が正常な範囲にあるかどうかを確認し、絶縁分離層１
あるいは２の欠陥をを検出することができる。このフィ
ールド領域を設けることにより、回路素子の形成された
全ての素子領域とにおいて、容易に絶縁耐圧を測定する
ことが可能となる。
【００１６】これは、絶縁分離層１あるいは絶縁分離領
域２の絶縁耐圧を計測するためには、特にフィールド領
域を形成せずとも、絶縁分離領域２を挟んでそれぞれ素
子領域３を形成し、それらの素子領域間に所定の電圧を
印加すればよい。しかしながら、素子領域に形成された
回路素子は他の領域の回路素子と配線等で電気的に接続
され、電位的に独立でないため、これらの間に電圧を印
加しても、純粋に絶縁欠陥に起因する電流のみを検出す
ることは非常に困難である。従って、本実施例のように
フィールド領域を設け、素子領域と電位的に独立した領
域を形成し、その領域を用いて素子領域との間に電圧を
印加するようにすれば、確実に絶縁分離層および領域の
欠陥によるリーク電流を検出することが可能である。
尚、隣接する素子領域内の回路素子が電位的に互いに独
立であれば問題ない。
域２の絶縁耐圧を計測するためには、特にフィールド領
域を形成せずとも、絶縁分離領域２を挟んでそれぞれ素
子領域３を形成し、それらの素子領域間に所定の電圧を
印加すればよい。しかしながら、素子領域に形成された
回路素子は他の領域の回路素子と配線等で電気的に接続
され、電位的に独立でないため、これらの間に電圧を印
加しても、純粋に絶縁欠陥に起因する電流のみを検出す
ることは非常に困難である。従って、本実施例のように
フィールド領域を設け、素子領域と電位的に独立した領
域を形成し、その領域を用いて素子領域との間に電圧を
印加するようにすれば、確実に絶縁分離層および領域の
欠陥によるリーク電流を検出することが可能である。
尚、隣接する素子領域内の回路素子が電位的に互いに独
立であれば問題ない。
【００１７】尚、図１に示す半導体装置の製造方法とし
ては、例えばシリコン基板Ｓｕｂ上を熱酸化法によって
絶縁分離層２を形成し、表面素子領域をエピタキシャル
成長あるいは張り合わせ技術により形成し、さらに絶縁
分離領域３を形成するための溝をドライエッチング等の
異方性エッチングにより形成し、熱酸化法等により絶縁
分離領域３を形成する。さらにイオン注入等を行い、素
子領域にトランジスタ等の素子、あるいはフィールド領
域の深いＮ+ 層を形成する。その後、図示しない下地酸
化膜、Ａｌ配線や表面保護膜等を形成し、半導体装置が
完成する。
ては、例えばシリコン基板Ｓｕｂ上を熱酸化法によって
絶縁分離層２を形成し、表面素子領域をエピタキシャル
成長あるいは張り合わせ技術により形成し、さらに絶縁
分離領域３を形成するための溝をドライエッチング等の
異方性エッチングにより形成し、熱酸化法等により絶縁
分離領域３を形成する。さらにイオン注入等を行い、素
子領域にトランジスタ等の素子、あるいはフィールド領
域の深いＮ+ 層を形成する。その後、図示しない下地酸
化膜、Ａｌ配線や表面保護膜等を形成し、半導体装置が
完成する。
【００１８】図２に第２実施例を示す。図１においては
領域がトランジスタの形成された素子領域３とフィール
ド領域４との間のみに直流電圧を印加していたが、図２
に示すように、複数の回路素子領域とフィールド領域と
の間に直流電圧を印加するようにしてもよい。図２は素
子のパターンレイアウトを示す図であり、２１ａは抵抗
島が形成された素子領域であり、２１ｂは図１に示すよ
うなトランジスタが形成された素子領域であり、それぞ
れの枠が絶縁分離領領域２に相当する。そして、この２
１ａ，２１ｂの周囲がフィールド領域であり、素子領域
を各々囲み、かつ同一基板上において全て連続した配置
とする。また、図１に示すようなフィールド領域の深い
Ｎ+ 領域は、図示しないが、素子領域２１ａ，２１ｂの
周囲に形成されている。このような配置とすることで、
全ての素子領域３は隣接する別の素子との間に、絶縁分
離層２、フィールド領域４、さらに絶縁分離層２を挟ん
で接する事となる。また、斜線で描かれた領域はＡｌ配
線を示し、その中で四角の中にクロスがある領域は、Ａ
ｌ配線が例えば図１に示すエミッタ領域８等の半導体領
域に接続するコンタクト領域を表すものであり、また四
角のみの領域２２〜２６は、試験用のプローブピン、あ
るいはワイヤボンド等が接続されるパッド領域を表す。
これは図３においても同様である。
領域がトランジスタの形成された素子領域３とフィール
ド領域４との間のみに直流電圧を印加していたが、図２
に示すように、複数の回路素子領域とフィールド領域と
の間に直流電圧を印加するようにしてもよい。図２は素
子のパターンレイアウトを示す図であり、２１ａは抵抗
島が形成された素子領域であり、２１ｂは図１に示すよ
うなトランジスタが形成された素子領域であり、それぞ
れの枠が絶縁分離領領域２に相当する。そして、この２
１ａ，２１ｂの周囲がフィールド領域であり、素子領域
を各々囲み、かつ同一基板上において全て連続した配置
とする。また、図１に示すようなフィールド領域の深い
Ｎ+ 領域は、図示しないが、素子領域２１ａ，２１ｂの
周囲に形成されている。このような配置とすることで、
全ての素子領域３は隣接する別の素子との間に、絶縁分
離層２、フィールド領域４、さらに絶縁分離層２を挟ん
で接する事となる。また、斜線で描かれた領域はＡｌ配
線を示し、その中で四角の中にクロスがある領域は、Ａ
ｌ配線が例えば図１に示すエミッタ領域８等の半導体領
域に接続するコンタクト領域を表すものであり、また四
角のみの領域２２〜２６は、試験用のプローブピン、あ
るいはワイヤボンド等が接続されるパッド領域を表す。
これは図３においても同様である。
【００１９】そして、本実施例において、直流電圧は、
パッド２３、２４および２５と２６との間に印加され、
一度に素子領域２１ａ，ｂとフィールド領域との間の絶
縁分離領域の絶縁耐圧の確認ができる。すなわち、電圧
印加された素子領域３内の回路素子から電気的に接続さ
れた、全ての異なる素子領域とフィールド領域間の絶縁
耐圧を確認できる。さらに、素子領域３とフィールド領
域４間の絶縁耐圧が保証されることで異なる素子領域間
の絶縁耐圧も保証されるようになるという効果もある。
パッド２３、２４および２５と２６との間に印加され、
一度に素子領域２１ａ，ｂとフィールド領域との間の絶
縁分離領域の絶縁耐圧の確認ができる。すなわち、電圧
印加された素子領域３内の回路素子から電気的に接続さ
れた、全ての異なる素子領域とフィールド領域間の絶縁
耐圧を確認できる。さらに、素子領域３とフィールド領
域４間の絶縁耐圧が保証されることで異なる素子領域間
の絶縁耐圧も保証されるようになるという効果もある。
【００２０】図３に第３の実施例を示す。これは、図２
に示されるパターンレイアウトにおいて、抵抗とトラン
ジスタからなる回路を１つのＩＣチップとして、リード
フレーム等に搭載される最小単位チップとした場合の図
である。この図において、最外周の枠がＩＣチップの輪
郭を表し、その内側に回路素子が図２に示すような回路
素子が形成され、この回路素子と最外周との間にさらに
絶縁分離領域３０を形成したものである。
に示されるパターンレイアウトにおいて、抵抗とトラン
ジスタからなる回路を１つのＩＣチップとして、リード
フレーム等に搭載される最小単位チップとした場合の図
である。この図において、最外周の枠がＩＣチップの輪
郭を表し、その内側に回路素子が図２に示すような回路
素子が形成され、この回路素子と最外周との間にさらに
絶縁分離領域３０を形成したものである。
【００２１】これは、図３（ｂ）の断面図に示すよう
に、ＩＣチップ３１の周辺部の張り合わせ部において、
何らかの原因により、絶縁分離層１を挟んで基板の裏側
と表側とがショートしてしまい、ＩＣチップ（あるいは
チップに分離される前のウエハ）が検査段階にて検査装
置のステージ上に置かれ、このステージを介し、周辺部
を介して電流が流れ込むことがあり、その電流が検査の
段階にて検出され、誤検出となる可能性がある。従っ
て、絶縁分離領域３０を形成することで、絶縁分離層１
あるいは絶縁分離領域２の絶縁耐圧検査において、ＩＣ
チップの周辺部の影響をなくすことができ、より確実な
検査が実施できる。
に、ＩＣチップ３１の周辺部の張り合わせ部において、
何らかの原因により、絶縁分離層１を挟んで基板の裏側
と表側とがショートしてしまい、ＩＣチップ（あるいは
チップに分離される前のウエハ）が検査段階にて検査装
置のステージ上に置かれ、このステージを介し、周辺部
を介して電流が流れ込むことがあり、その電流が検査の
段階にて検出され、誤検出となる可能性がある。従っ
て、絶縁分離領域３０を形成することで、絶縁分離層１
あるいは絶縁分離領域２の絶縁耐圧検査において、ＩＣ
チップの周辺部の影響をなくすことができ、より確実な
検査が実施できる。
【００２２】最終的に図３に示されるようなＩＣチップ
は、図４に示すようにリードフレームのアイランド４０
に搭載され、フィールド領域のパッド２６は、素子領域
のパッド２４とともにＧＮＤ端子用のインナーリード４
１にワイヤボンド４２により接続される。このようにす
ることで、フィールド領域の電位は固定され、各素子領
域間の容量結合を防止する領域として機能する。
は、図４に示すようにリードフレームのアイランド４０
に搭載され、フィールド領域のパッド２６は、素子領域
のパッド２４とともにＧＮＤ端子用のインナーリード４
１にワイヤボンド４２により接続される。このようにす
ることで、フィールド領域の電位は固定され、各素子領
域間の容量結合を防止する領域として機能する。
【００２３】以上、説明したように、素子領域３とは電
位の独立したフィールド領域４を設け、これらに電圧を
印加し、リーク電流を測定することで、容易に絶縁分離
層あるいは絶縁分離領域の欠陥を発見することができ
る。また、上記各実施例においては、フィールド領域４
に対し、素子領域３が高電位となるように電圧を印加し
たが、電圧の極性を逆にしてもよく、本発明者らの実験
によると、何方か一方のみの電圧印加により、絶縁分離
層あるいは絶縁分離領域の欠陥に起因するリーク電流が
発生することがわかった。従って、極性をかえて電圧を
印加することで、さらに確実に絶縁欠陥を検出すること
ができる。
位の独立したフィールド領域４を設け、これらに電圧を
印加し、リーク電流を測定することで、容易に絶縁分離
層あるいは絶縁分離領域の欠陥を発見することができ
る。また、上記各実施例においては、フィールド領域４
に対し、素子領域３が高電位となるように電圧を印加し
たが、電圧の極性を逆にしてもよく、本発明者らの実験
によると、何方か一方のみの電圧印加により、絶縁分離
層あるいは絶縁分離領域の欠陥に起因するリーク電流が
発生することがわかった。従って、極性をかえて電圧を
印加することで、さらに確実に絶縁欠陥を検出すること
ができる。
【００２４】同様に、上記実施例においては電圧印加す
る検査方法を示したが、電流源を用いて、素子領域およ
びフィールド領域間に電流を流すようにし、絶縁分離領
域あるいは絶縁分離層の必要耐圧よりも小さい電圧にて
クランプするようにして、その際に生じるリーク電流を
検出することで、絶縁耐圧を測定するようにしてもよ
い。従って、電圧印加および電流印加による二重の検査
を行えば、信頼性の高い半導体装置を提供できることに
なる。
る検査方法を示したが、電流源を用いて、素子領域およ
びフィールド領域間に電流を流すようにし、絶縁分離領
域あるいは絶縁分離層の必要耐圧よりも小さい電圧にて
クランプするようにして、その際に生じるリーク電流を
検出することで、絶縁耐圧を測定するようにしてもよ
い。従って、電圧印加および電流印加による二重の検査
を行えば、信頼性の高い半導体装置を提供できることに
なる。
【図１】第１実施例を表す検査方法の断面図である。
【図２】第２実施例を表す検査方法のパターンレイアウ
ト図である。
ト図である。
【図３】（ａ）は第２実施例に適用する半導体装置のパ
ターンレイアウト図である。（ｂ）は（ａ）図の模式的
な半導体装置の断面図である。
ターンレイアウト図である。（ｂ）は（ａ）図の模式的
な半導体装置の断面図である。
【図４】ＩＣチップをリードフレームに搭載した状態を
表す図である。
表す図である。
１ 絶縁分離層 ２ 絶縁分離領域 ３ 素子領域 ４ フィールド領域 ５ Ｎ+ 層 １３ 直流電圧 １５ 電流計
Claims (7)
- 【請求項１】 半導体基板の主表面上の全面に絶縁膜が
形成され、その上に半導体層が形成され、該半導体層の
表面から前記絶縁膜に達する側部絶縁物領域を形成し、
該半導体層をそれぞれ個々の素子領域に分割した絶縁分
離型半導体装置において、 前記側部絶縁物領域により分割された素子領域のうち、
前記側部絶縁物領域を挟んで隣合うとともに、互いに電
位的に独立した素子領域間に所定電圧を印加しつつ、前
記隣合う素子領域間に流れる電流を検出するようにした
絶縁分離型半導体装置の検査方法。 - 【請求項２】 前記所定電圧は、前記絶縁膜あるいは前
記側部絶縁物領域の必要耐圧であることを特徴とする請
求項１記載の絶縁分離型半導体装置の検査方法。 - 【請求項３】 前記隣合う素子領域の一方は、トランジ
スタ等の回路素子が形成され、他方は検査専用領域であ
ること特徴とする請求項１または２に記載の絶縁分離型
半導体装置の検査方法。 - 【請求項４】 前記検査専用領域の前記所定電圧を印加
する領域は、前記半導体層に深く形成したＮ型領域であ
ることを特徴とする請求項１乃至３のいずれかに記載の
絶縁分離型半導体装置の検査方法。 - 【請求項５】 請求項１の絶縁分離型半導体装置の検査
方法において、さらに前記隣合う素子領域間所定電流を
印加し、前記絶縁膜あるいは前記側部絶縁物領域の必要
耐圧よりも低い電圧にてクランプし、その際に生じる電
流を検出するようにしたことを特徴とする絶縁分離型半
導体装置の検査方法。 - 【請求項６】 前記所定電圧を、極性を変えて印加する
ようにしたことを特徴とする請求項１乃至６のいずれか
に記載の絶縁分離型半導体装置の検査方法。 - 【請求項７】 半導体基板の主表面上の全面に絶縁膜が
形成され、その上に半導体層が形成され、該半導体層の
表面から前記絶縁膜に達する側部絶縁物領域を形成し、
該半導体層をそれぞれ個々の素子領域に分割した絶縁分
離型半導体装置であって、 該半導体装置の周辺部は、前記半導体基板および前記半
導体層により前記絶縁膜がサンドイッチ状に挟み込まれ
た状態にて露出し、前記側部絶縁物領域により個々に分
割された素子領域の間には、その素子領域全体を覆うよ
うに電位を固定する電位固定領域が存在し、さらに該電
位固定領域を覆うように前記側部絶縁物領域と同様な最
外周側面絶縁物分離領域を有することを特徴とする絶縁
分離型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21577094A JP3575073B2 (ja) | 1994-09-09 | 1994-09-09 | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21577094A JP3575073B2 (ja) | 1994-09-09 | 1994-09-09 | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0883830A true JPH0883830A (ja) | 1996-03-26 |
| JP3575073B2 JP3575073B2 (ja) | 2004-10-06 |
Family
ID=16677942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21577094A Expired - Fee Related JP3575073B2 (ja) | 1994-09-09 | 1994-09-09 | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575073B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210539A (ja) * | 2005-01-27 | 2006-08-10 | Hitachi Ltd | 半導体装置 |
| JP2007189096A (ja) * | 2006-01-13 | 2007-07-26 | Denso Corp | 半導体装置及びその検査方法 |
| JP2008116361A (ja) * | 2006-11-06 | 2008-05-22 | Denso Corp | 半導体装置の選別方法及び半導体装置 |
| WO2018110141A1 (ja) * | 2016-12-14 | 2018-06-21 | 日立オートモティブシステムズ株式会社 | 負荷駆動装置 |
-
1994
- 1994-09-09 JP JP21577094A patent/JP3575073B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210539A (ja) * | 2005-01-27 | 2006-08-10 | Hitachi Ltd | 半導体装置 |
| JP2007189096A (ja) * | 2006-01-13 | 2007-07-26 | Denso Corp | 半導体装置及びその検査方法 |
| JP4661601B2 (ja) * | 2006-01-13 | 2011-03-30 | 株式会社デンソー | 半導体装置及びその検査方法 |
| JP2008116361A (ja) * | 2006-11-06 | 2008-05-22 | Denso Corp | 半導体装置の選別方法及び半導体装置 |
| WO2018110141A1 (ja) * | 2016-12-14 | 2018-06-21 | 日立オートモティブシステムズ株式会社 | 負荷駆動装置 |
| JPWO2018110141A1 (ja) * | 2016-12-14 | 2019-10-24 | 日立オートモティブシステムズ株式会社 | 負荷駆動装置 |
| US10587263B2 (en) | 2016-12-14 | 2020-03-10 | Hitachi Automotive Systems, Ltd. | Load drive apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3575073B2 (ja) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4387125B2 (ja) | 検査方法及び検査装置 | |
| JP2007158346A (ja) | プローブセンシング用パッド及びプローブ針接触位置検査方法 | |
| JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
| JP2858390B2 (ja) | 縦型半導体装置の特性測定方法 | |
| JP4661601B2 (ja) | 半導体装置及びその検査方法 | |
| JP3792931B2 (ja) | 半導体装置およびそのテスト方法 | |
| US5872449A (en) | Semiconductor package qualification chip | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JP3741086B2 (ja) | 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 | |
| JP2002343855A (ja) | 絶縁分離型半導体装置及びその製造方法 | |
| JP2002141474A (ja) | プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ | |
| JP4983174B2 (ja) | ダイオード素子およびダイオード素子の検査方法 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JP3420808B2 (ja) | 半導体圧力センサの製造方法 | |
| JPS6376340A (ja) | 集積回路チツプの外周部の欠陥検出装置 | |
| JP3012227B2 (ja) | 半導体装置 | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| JP2649080B2 (ja) | 半導体装置のモニタ方法 | |
| JPH03286545A (ja) | 半導体装置 | |
| JPH0262947B2 (ja) | ||
| JP3726784B2 (ja) | 半導体装置の評価方法 | |
| JPH08250559A (ja) | 半導体装置の検査方法及びプローブカード | |
| JPH0365018B2 (ja) | ||
| JPH06163911A (ja) | 半導体装置 | |
| JPH11126807A (ja) | 半導体集積回路の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Effective date: 20040520 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040628 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |