JPH0883191A

JPH0883191A - マイクロプロセッサの故障阻止方法とその装置

Info

Publication number: JPH0883191A
Application number: JP6218865A
Authority: JP
Inventors: Koji Hayashi; 耕司林
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-09-13
Filing date: 1994-09-13
Publication date: 1996-03-26

Abstract

(57)【要約】【目的】人工衛星などに搭載されるコンピュータシス
テムにおけるマイクロプロセッサ内部で発生する一時故
障を高率で検出し、それらの検出されたデータのビット
列の中から不必要な部分を削除する。【構成】マイクロプロセッサ１は、レジスタグルー
プ内の内部レジスタ４０の値をそれぞれ比較し、一致す
る場合に出力を行い、不一致の場合には出力をしないよ
うにして、データのビット列の中から不必要な部分を削
除するためビットパターンをマスクする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプロセッサの故
障阻止方法とその装置に係り、特に人工衛星などに搭載
されるコンピュータシステムにおけるマイクロプロセッ
サ内部で発生する一時故障を阻止するマイクロプロセッ
サの故障阻止方法とその装置に関する。

【０００２】

【従来の技術】たとえば、人工衛星に搭載されるコンピ
ュータなどの計算機システムには、宇宙空間の強い放射
線によって引き起こされる集積回路内部の一時エラー
が、システムの故障原因の多くの割合を占めているもの
がある。

【０００３】近年、使用されるマイクロプロセッサの高
集積化により、特にマイクロプロセッサ内部に発生する
一時故障が問題になっており、これを阻止することが重
要な問題になっている。

【０００４】このような問題から、従来よりマイクロプ
ロセッサ内部に発生する一時故障を阻止するためさまさ
まな方法が採られてきた。図５はいわゆる冗長化回路を
用いたシステムによってマイクロプロセッサ内部に発生
する一時故障を阻止するシステムである。

【０００５】この図５に示すシステムでは、たとえば同
一の処理を２つのプロセッサ３０１、３０２で実行し、
これらのプロセッサ３０１、３０２の処理結果を出力一
致／不一致検出回路１０４で比較することによって誤り
を検出する、二重冗長化回路を用いたシステムの例であ
る。

【０００６】なお、プロセッサ１０１とバスラインを介
して双方向接続されているのが、メモリ１０５と入出力
装置１０６である。クロック発生回路１０３ではクロッ
ク３００を発生し、２つのプロセッサ１０１、１０２を
同一クロック３００によりクロックレベルで同期して動
作させる。

【０００７】これらの２つのプロセッサ１０１、１０２
の処理結果の比較は、各クロック毎にプロセッサ１０
１、１０２の出力信号の一致あるいは不一致を検出する
一致／不一致検出回路１０４で行う。

【０００８】この一致／不一致検出回路１０４では、プ
ロセッサ１０１、１０２の出力信号の不一致を検出した
ときには故障通達が行われる。従って、このシステムで
は、誤りが発生しない間はシステムの処理速度を低下さ
せることなく処理を行うことが可能である。

【０００９】図６は図５のシステムにおける読込命令の
変換、演算処理などの例を示すフローチャートである。
この図６において、読込命令の変換処理などを実行する
ためには、図５のメモリ１０５、入出力装置１０６など
の外部からの命令をプロセッサ１０１、１０２の内部レ
ジスタへ読み込むための命令列に変換する処理をスター
トし、プロセッサ１０１、１０２の内部レジスタｒｎへ
のロード命令を実行する（ＳＴ３００）。

【００１０】プロセッサ１０１、１０２の内部レジスタ
ｒｎへのロード命令を実行したのちには、内部レジスタ
ｒｎの値を用いた演算命令を実行する（ＳＴ３０１）。
内部レジスタｒｎの値を用いた演算命令を実行した後に
は、分岐条件の算出演算を行う分岐条件算出命令を実行
する（ＳＴ３０２）。

【００１１】この分岐条件算出命令を実行した後には、
分岐命令を実行する（ＳＴ３０３）。分岐命令を実行
した後には、レジスタｒｎのストア命令を実行する（Ｓ
Ｔ３０４）。

【００１２】一方、図７は、内部レジスタに対して行う
命令列の挿入を行うための処理である。この処理では、
△Ｔ時間に実行可能な任意の命令１（ＳＴ３０５）から
任意の命令Ｎ（ＳＴ３０７）までの命令を実行した後、
任意の命令（Ｎ＋１）の実行（ＳＴ３０８），任意の命
令（Ｎ＋２）の実行（ＳＴ３０９）というように複数個
の命令を実行する。

【００１３】その後、ＳＴ３０３と同様の分岐命令を実
行する（ＳＴ３１０）。この分岐命令を実行した後に
は、命令Ｍ（ＳＴ３１１）、命令（Ｍ＋１）（ＳＴ３１
２）、命令（Ｍ＋２）（ＳＴ３１３）という任意の命令
を実行して以上の処理を終了する。

【００１４】またハードウェアを用いずにソフトウェア
により処理を行う方法も知られている。この方法では、
たとえば図８に示すように同一の処理を複数回繰り返す
処理４０１ないし４０３を行い、これらの処理結果であ
る出力データ４０６〜出力データ４０８を比較４０４し
てそれぞれの結果が異なる場合には多数決によって多い
方の最終出力を選択して最終出力４０９を決定してい
た。

【００１５】

【発明が解決しようとする課題】しかしながら、以上に
説明した図５に示す冗長化回路を用いて故障を阻止する
システムでは、冗長化回路を用いている分だけ回路構成
が余分に必要になる。

【００１６】たとえば、図５のシステムでは、冗長化さ
れたプロセッサ１０２と一致／不一致検出回路１０４の
分だけ余分な回路が必要となり、消費電力や重量も増加
する。

【００１７】また電力や重量などに制約が多い衛星搭載
用のコンピュータシステムでは、図１９に示したような
冗長化回路を用いることができないという不具合もあっ
た。さらに誤りの検出をハードウェアで行うには、シス
テムに適合した一致／不一致検出回路１０４の開発も必
要になる。

【００１８】たとえば衛星搭載用のコンピュータなどの
システムにおいては、これらに適合するハードウェアを
開発しなければならず、システムのコストがかさむ要因
になっていた。

【００１９】一方、図８に示したソフトウェア処理の場
合には、同一の処理４０１〜４０３を繰り返す必要があ
る。またこのソフトウェア処理では、これらの処理結果
を比較して最終出力４０９を決定したとき複数回の処理
が終了するまで、処理を開始する前の入力データ４０５
の初期値と処理結果である出力データ４０６〜出力デー
タ４０８を保存しておく必要がある。

【００２０】これは画像データの処理など、初期データ
量や出力データが大きく、しかも入力となるデータが処
理の進行に伴って書き換えられる場合に、データを保持
する領域が大量に必要になるので、大容量のメモリや磁
気ディスクが必要になる。

【００２１】たとえば、衛星搭載用のコンピュータシス
テムでは、搭載できるメモリや磁気ディスクの容量など
に厳しい制約があり、これらの制約を克服しなければな
らなかった。

【００２２】本発明はこのような課題に鑑みてなされた
もので、人工衛星などに搭載されるコンピュータシステ
ムにおけるマイクロプロセッサ内部で発生する一時故障
を高率で検出し、それらの検出されたデータのビット列
の中から不必要な部分を削除するためビットパターンを
マスクするマイクロプロセッサの故障阻止方法とその装
置を提供することを目的とする。

【００２３】

【課題を解決するための手段】本発明は、前記課題を解
決するため、以下の手段を採用した。（１）第１の発明の要旨第１の発明は、マイクロプロセッサを用いた計算機シス
テムであって、マイクロプロセッサの内部レジスタを複
数のレジスタグループに分割し、それらレジスタグルー
プのマイクロプロセッサの外部装置から送出されたデー
タを各内部レジスタで読み込み、読み込んだデータに対
応した命令に変換し、それらの命令を比較してマイクロ
プロセッサ内部のデータに一時故障による誤りを検出
し、命令が一致しない場合にマイクロプロセッサからデ
ータが出力しないようにする。〔マイクロプロセッサ〕本発明でマイクロプロセッサ１
は、たとえば、衛星搭載用のコンピュータシステムなど
に用いられるもので、放射線などの影響をうけにくい１
Ｍビットから２５６Ｋビットの記憶容量のものである。〔内部レジスタ〕この内部レジスタ２は、たとえば複数
のレジスタグループＡ〜Ｎに論理的に分割し、実行され
る個々の命令をマイクロプロセッサ１の外部から送出さ
れる信号に基づいて読み込む。

【００２４】ここで、論理的に区分するということの意
味は、実際に存在する物理的なレジスタグループではな
く、たとえばＣＰＵが論理的に考えた仮想的なレジスタ
グループのことである。

【００２５】読み込まれた命令は、それぞれのレジスタ
グループＡ〜Ｎに属する内部レジスタ２から重複して読
み込む複数の命令列に変換し、その内部レジスタ２に読
み込まれた命令列の値を用いて演算処理を実行する。〔外部装置〕外部装置としては、記憶装置および入出力
装置である。（２）第２の発明の要旨（１）において、マイクロプロセッサの内部レジスタを
読み込みそれぞれのレジスタグループ毎に演算を実行す
る。

【００２６】〔レジスタグループ毎に演算〕レジスタグ
ループ毎に演算するとは、たとえばレジスタグループ
Ａ，レジスタグループＢ，レジスタグループＣというよ
うにそれぞれのグループ毎に演算処理を実行する。（３）第３の発明の要旨（１）において、各レジスタグループのレジスタの出力
を相互に比較し、それらの多数決によって前記マイクロ
プロセッサのレジスタグループを選択する。

【００２７】〔レジスタグループの出力を相互に比較〕
レジスタグループの出力を相互に比較するとは、たとえ
ばレジスタグループＡのレジスタの出力とレジスタグル
ープＢのレジスタ出力の比較をすることをいう。（４）第４の発明の要旨（１）において、各レジスタグループのレジスタの出力
を相互に比較し、それらの多数決によって決定されたレ
ジスタ出力を得る。（５）第５の発明の要旨（１）において、内部レジスタのレジスタ出力の値とあ
らかじめ設定された期待値とを比較し、一致しない場合
にマイクロプロセッサの内部で一時故障による命令の実
行順序の誤りが発生することを検出する。（６）第６の発明の要旨マイクロプロセッサを複数のレジスタグループに分割す
るレジスタグループ分割部と、マイクロプロセッサの外
部装置から送出されデータを読み込むデータ読込み部
と、このデータ読込み部の内部レジスタで読み込んだデ
ータに対応した命令にする変換部と、その変換部で変換
された命令を比較してマイクロプロセッサ内部のデータ
に一時故障による誤りがないことを検出する検出部と、
この検出部で検出した命令が一致しない場合にマイクロ
プロセッサからデータが出力しないよう阻止する阻止部
とを設けた。〔レジスタグループ分割部〕レジスタグループ分割部と
は、マイクロプロセッサを用いた計算機システムの内部
レジスタを複数のレジスタグループに分割する。〔データ読込み部〕データ読込み部では、マイクロプロ
セッサの外部装置から送出されデータを読み込む。

【００２８】具体的にはマイクロプロセッサ内の内部レ
ジスタによりデータを読み込む。〔変換部〕変換部では、データ読込み部の内部レジスタ
で読み込んだデータに対応した命令にする。〔検出部〕検出部では、変換部で変換された命令を比較
してマイクロプロセッサ内部のデータに一時故障による
誤りがないことを検出する。〔阻止部〕この阻止部では、検出部で検出した命令が一
致しない場合にマイクロプロセッサからデータが出力し
ないよう阻止する。

【００２９】（７）第７の発明の要旨（６）において、マイクロプロセッサの内部レジスタを
読み込みそれぞれのレジスタグループ毎に演算を実行す
る演算実行部とを包含する。

【００３０】〔演算実行部〕この演算部では、マイクロ
プロセッサの内部レジスタを読み込みそれぞれのレジス
タグループ毎に演算を実行する。

【００３１】（８）第８の発明の要旨（６）において、各レジスタグループのレジスタの出力
を相互に比較し、それらの多数決によって前記マイクロ
プロセッサのレジスタグループを選択する選択部を包含
する、〔選択部〕この選択部では、各レジスタグループのレジ
スタの出力を相互に比較し、それらの多数決によってマ
イクロプロセッサのレジスタグループを選択する。

【００３２】（９）第９の発明の要旨（６）において、各レジスタグループのレジスタの出力
を相互に比較して、それらの多推決によってレジスタ出
力を得るレジスタ出力決定部とを包含する。

【００３３】〔レジスタ出力決定部〕このレジスタ出力
決定部では、各レジスタグループのレジスタの出力を相
互に比較して、それらの多推決によってレジスタ出力を
得る。

【００３４】（１０）第１０の発明の要旨（６）において、内部レジスタのレジスタ出力の値とあ
らかじめ設定された期待値とを比較する比較部と、この
比較部の出力が一致しない場合にマイクロプロセッサの
内部で一時故障による命令の実行順序の誤りが発生する
ことを検出する検出部とを具備する。

【００３５】〔比較部〕この比較部では、内部レジスタ
のレジスタ出力の値とあらかじめ設定された期待値とを
比較する。

【００３６】〔検出部〕この検出部では、比較部の出力
が一致しない場合にマイクロプロセッサの内部で一時故
障による命令の実行順序の誤りが発生することを検出す
る。

【００３７】なお、（１）から（５）までの構成、また
は（６）から（１０）までの構成はそれぞれ任意に組合
せることができる。

【００３８】

【作用】

（１）第１の発明の作用第１の発明では、たとえばマイクロプロセッサ１は、レ
ジスタグループ内の内部レジスタ２の値をそれぞれ比較
し、一致する場合に出力を行い、不一致の場合には出力
をしないようにして、データのビット列の中から不必要
な部分を削除するためビットパターンをマスクする。

【００３９】これにより、マイクロプロセッサ１の動作
時においても、一時故障による誤りが含まれないように
することができる。（２）第２の発明の作用第２の発明では、マイクロプロセッサの内部レジスタを
読み込みそれぞれのレジスタグループ毎に演算を実行す
る。たとえば位置特定演算命令２００を用いて演算処理
を実行する。

【００４０】この位置特定演算命令２００は、たとえば
予め定められたレジスタＲｎに対して、予め定められた
即値を二進数で表すと、ＶＡＬ１＝00000001₂，ＶＡＬ
２＝00000010₂，ＶＡＬ３＝00000110₂となり、これらの
即値ＶＡＬ１〜ＶＡＬ３により、まずビット毎の排他的
論理和（ＸＯＲ）をとることにより求められる。

【００４１】すなわち、先ずビット毎の排他的論理和
（ＸＯＲ）をとり、つぎに１ビットだけ最終的なレジス
タＲｎの値から論理左シフト（ＬＳＦＴ）をするという
操作を順次繰り返し行う。

【００４２】この場合、即値ＶＡＬ１〜ＶＡＬ３までの
演算処理について、全ての命令が正しく実行されたとき
の最終的なレジスタＲｎの値は、ＲＥＳ＝00001000₂と
なる。（３）第３の発明の作用第３の発明では、各レジスタグループのレジスタの出力
を相互に比較し、それらの多数決によって前記マイクロ
プロセッサのレジスタグループを選択する。（４）第４の発明の作用第４の発明では、各レジスタグループのレジスタの出力
を相互に比較し、それらの多数決によって決定されたレ
ジスタ出力を得る。

【００４３】これにより、マイクロプロセッサ１内で発
生する一時故障を高率で阻止することができる。（５）第５の発明の作用第５の発明では、内部レジスタのレジスタ出力の値とあ
らかじめ設定された期待値とを比較し、一致しない場合
にマイクロプロセッサの内部で一時故障による命令の実
行順序の誤りが発生することを検出することにより、処
理を迅速に行うことが可能になる。（６）第６の発明の要旨第６の発明ではレジスタグループ分割部で、マイクロプ
ロセッサを用いた計算機システムの内部レジスタを複数
のレジスタグループに分割する。

【００４４】データ読込み部では、マイクロプロセッサ
の外部装置から送出されデータをマイクロプロセッサ内
の内部レジスタにより読み込む。変換部では、データ読
込み部の内部レジスタで読み込んだデータに対応した命
令にする。

【００４５】検出部では、変換部で変換された命令を比
較してマイクロプロセッサ内部のデータに一時故障によ
る誤りがないことを検出する。阻止部では、検出部で検
出した命令が一致しない場合にマイクロプロセッサから
データが出力しないよう阻止する。

【００４６】これにより、処理の確実性を確保すること
が可能になる。（７）第７の発明の作用第７の発明では、マイクロプロセッサの内部レジスタを
読み込みそれぞれのレジスタグループ毎に演算を実行す
る演算実行部とを包含する。

【００４７】演算部では、マイクロプロセッサの内部レ
ジスタを読み込みそれぞれのレジスタグループ毎に演算
を実行する。（８）第８の発明の要旨第８の発明では、選択部で各レジスタグループのレジス
タの出力を相互に比較し、それらの多数決によってマイ
クロプロセッサのレジスタグループを選択する。

【００４８】（９）第９の発明の要旨第９の発明では、レジスタ出力決定部では、各レジスタ
グループのレジスタの出力を相互に比較して、それらの
多推決によってレジスタ出力を得る。

【００４９】（１０）第１０の発明の要旨第１０の発明では、比較部で内部レジスタのレジスタ出
力の値とあらかじめ設定された期待値とを比較する。

【００５０】検出部では、比較部の出力が一致しない場
合にマイクロプロセッサの内部で一時故障による命令の
実行順序の誤りが発生することを検出する。これによ
り、処理の短縮が可能になる。

【００５１】

【実施例】以下、本発明の実施例を図面を参照して説明
する。（実施例１）第１の実施例を、図１〜図４に基づいて説
明する。〔実施例１の概要〕実施例１は、コンピュータシステム
におけるマイクロプロセッサ内部で発生する一時故障を
高率で検出し、それらの検出されたデータのビット列の
中から不必要な部分を削除するためビットパターンをマ
スクする方法および装置を提供する。＜第１の実施例の内容＞図１は本発明の一実施例に用
いたシステム構成図、図２は本発明の一実施例に用いた
マイクロプロセッサの構成図を示すものである。

【００５２】これらの図において、マイクロプロセッサ
２４はクロック発生回路２３より供給されるクロック信
号に基づいて駆動する。このマイクロプロセッサ２４
は、たとえば制御部２７、変換部３０、読込部３１、演
算部３２および比較部３３から構成される。

【００５３】この変換部３０は、たとえば命令列を変換
する命令列変換部３４、分岐命令の変換をする分岐命令
変換部３５および分岐先を変換する分岐先変換部３６か
ら成る。

【００５４】比較部３３では、たとえば外部メモリ２５
の所定記憶領域に予め書き込まれた命令列のデータと入
出力装置２６からマイクロプロセッサ２４に送出された
信号を比較する。

【００５５】このマイクロプロセッサ２４は、図１６に
示すようにレジスタグループＡ，Ｂ，Ｃ・・・から成
る。なお、レジスタグループＣ以降については説明の都
合上から省略した。

【００５６】各レジスタグループＡ，Ｂ，Ｃには内部レ
ジスタ４０が設けられている。たとえば、レジスタグル
ープＡの内部レジスタ４０は、ａ１・・・・ａＮから成
る。レジスタグループＢの内部レジスタ４０は、たとえ
ば、ｂ１・・・・ｂＮから成る。レジスタグループＣの
内部レジスタ４０は、たとえば、ｃ１・・・・ｃＮから
成る。

【００５７】また比較演算部４１では、図２に示す演算
部３２および比較部３３の両方の機能を有する。具体的
には、たとえば演算増幅器により構成される。

【００５８】本実施例では、変換部３０によってマイク
ロプロセッサ２４で実行される命令列をあらかじめ変換
する。この変換部３０では、図２に示すようにマイクロ
プロセッサ２４の内部のレジスタ４０を、論理的に複数
のグループレジスタグループＡからレジスタグループＣ
に分割する。

【００５９】ここで、論理的に分割するということの意
味は、実際に存在する物理的なレジスタグループではな
く、たとえばＣＰＵが論理的に考えた仮想的なレジスタ
グループに区分することをいう。

【００６０】本実施例では、図３に示すプログラム中の
命令を命令列２０１〜２０５に変換する。ここで、命令
列２０１〜２０５に対応する変換をａ〜ｅ変換として説
明する。

【００６１】（命令列２０１のａ変換）まず、変換部３
０では、レジスタグループＡの内部レジスタ４０の、た
とえばａ変換を行うためメモリ２５、入出力装置２６な
ど外部から送出される値をマイクロプロセッサ２４の内
部レジスタ４０へ読み込む命令に変換する。

【００６２】この命令では、それぞれのレジスタグルー
プＡからレジスタグループＣに属する内部レジスタ４０
へ重複して読み込むレジスタグループＡ〜Ｃの数だけ連
続した命令列２０１へ変換する。

【００６３】（命令列２０２のｂ変換）次に、ｂ変換で
は、内部レジスタの値を用いて演算処理を実行する命令
をする。

【００６４】この命令では、それぞれのレジスタグルー
プで、グループ内の対応する内部レジスタ４０を用いて
独立に実行して、レジスタグループの数だけ連続した命
令列２０２へ変換する。

【００６５】（命令列２０３のｃ変換）また、ｃ変換で
は、分岐条件の算出演算と条件分岐命令に変換する。こ
の命令では、それぞれのグループの分岐条件の算出を連
続して行うレジスタグループの数だけ連続した命令列に
変換し、さらにそれらの多数決によって後続の分岐先を
選択するような命令列２０３を付加する。

【００６６】（命令列２０４のｄ変換）さらに、ｄ変換
では、内部レジスタ４０の値をメモリ２５、入出力装置
２６などマイクロプロセッサ２４の外部へ出力する命令
をする。

【００６７】そして、複数のグループが持つレジスタの
値を交互に比較する命令列と、それらの多数決によって
決定された値を出力する命令列２０４へ変換する。（命令列２０５のｅ変換）たとえば、ｅ変換では、一時
故障が発生する確率が十分小さくなる時間間隔内で実行
可能な命令数毎、および分岐命令の直前の命令に挿入す
る。

【００６８】ここで、たとえば、マイクロプロセッサ２
４内で発生する一時故障の単位時間当りの確率をρとす
ると、時間△Ｔの間に一時故障が発生する確率Ｐは、Ｐ＝△Ｔρ ・・・・・（１）式と表すことができる。

【００６９】いま、△Ｔで実行可能な命令数Ｎ毎に、そ
の命令がその位置で正しく実行されたことが、演算結果
により後続の命令で特定できるような演算を予め定めら
れた内部レジスタ４０に対して行う命令（以下、この命
令を「位置特定演算命令」という）を挿入する。

【００７０】位置特定演算命令２００の例としては、命
令挿入位置毎に一意に定められた素数の即値によって、
特定の内部レジスタ４０に対して、たとえば排他的論理
和を繰り返して行く命令である。

【００７１】この位置特定演算命令２００は、たとえば
予め定められたレジスタＲｎに対して、予め定められた
即値を二進数で表すと、ＶＡＬ１＝00000001₂，ＶＡＬ
２＝00000010₂，ＶＡＬ３＝00000110₂となり、これらの
即値ＶＡＬ１〜ＶＡＬ３により、まずビット毎の排他的
論理和（ＸＯＲ）をとることにより求められる。

【００７２】すなわち、先ずビット毎の排他的論理和
（ＸＯＲ）をとり、つぎに１ビットだけ最終的なレジス
タＲｎの値から論理左シフト（ＬＳＦＴ）をするという
操作を順次繰り返し行う。

【００７３】この場合、即値ＶＡＬ１〜ＶＡＬ３までの
演算処理について、全ての命令が正しく実行されたとき
の最終的なレジスタＲｎの値が、ＲＥＳ＝00001000₂と
なる。

【００７４】このときの命令列の例を図５のフローチャ
ートに基づいて説明する。先ず、図５のフローチャート
において、排他的論理和（ＸＯＲ）の最終的なレジスタ
Ｒｎの一方の値を、Ｒｎ＝０として初期化する（ＳＴ３
０）。

【００７５】一方のレジスタＲｎの値を、Ｒｎ＝０とし
て初期化した後に、他方のレジスタＲｎの即値ＶＡＬ１
を00000001₂として排他的論理和を求める（ＳＴ３
１）。このときレジスタＲｎの論理を１ビツトだけ左に
シフトさせる（ＳＴ３２）。

【００７６】以上のＳＴ３１とＳＴ３２が先に説明した
位置特定演算命令２００である。レジスタＲｎの論理を
１ビツトだけ左にシフトさせた後には、通常のロード命
令や演算命令などを実行する（ＳＴ３３）。

【００７７】このロード命令や演算命令を実行したのち
には、分岐条件算出命令などを実行する（ＳＴ３４）。
次に、以上に説明したＳＴ３０〜ＳＴ３４と同様の処理
をレジスタＲｎの即値ＶＡＬ２＝00000010₂について同
様に実行する（ＳＴ３５，３６）。

【００７８】以上のＳＴ３５とＳＴ３６の命令が先に説
明した位置特定演算命令２００である。レジスタＲｎの
論理を１ビツトだけ左にシフトさせた後には、通常のロ
ード命令や演算命令などを実行する（ＳＴ３７）。

【００７９】このロード命令や演算命令を実行したのち
には、分岐条件算出命令などを実行する（ＳＴ３８）。
また、以上に説明したＳＴ３５〜ＳＴ３７と同様の処理
をレジスタＲｎの即値ＶＡＬ３＝00000110₂について同
様に実行する（ＳＴ３９，４０）。

【００８０】以上のＳＴ３９とＳＴ４０の命令が先に説
明した位置特定演算命令２００である。レジスタＲｎの
論理を１ビツトだけ左にシフトさせた後には、通常のロ
ード命令や演算命令などを実行する（ＳＴ４１）。

【００８１】このロード命令や演算命令を実行したのち
には、分岐条件算出命令などを実行する（ＳＴ４２）。
分岐条件算出命令などの命令を実行した後には、最終的
なレジスタＲｎの値がＲＥＳ＝00001000₂となるか否か
を判断する（ＳＴ４３）。

【００８２】最終的なレジスタＲｎの値がＲＥＳ＝0000
1000₂となる場合（ＳＴ４３においてＹｅｓのとき）に
は、命令実行が正常であることをオペレータに認識させ
る。また最終的なレジスタＲｎの値がＲＥＳ＝00001000
₂でない場合（ＳＴ４３においてＮｏのとき）には、命
令実行の誤りがあることをオペレータに認識させる。
さらに命令列２０５のｅ変換では、命令列中の適当な位
置へ、位置特定演算命令が正しく実行されたことをチェ
ックする命令列を挿入する。

【００８３】これは、特定の内部レジスタ４０の値を、
命令中に予め格納された即値の期待値と比較すること
で、位置特定演算命令が正しく実行されたことをチェッ
クする先に説明した命令列２０５である。

【００８４】＜動作フローチャート＞図３は本発明の一
実施例の動作を説明するためのフローチャートである。（フローチャート２０１）フローチャート２０１は、メ
モリ２５、入出力装置２６など外部からの値をマイクロ
プロセッサ２４の内部レジスタ４０へ読み込む複数の命
令列に変換する処理をする。

【００８５】この処理においては、まず内部レジスタ４
０のレジスタグループＡ〜レジスタグループＣを論理的
に区分する。ここで、論理的に区分するということの意
味は、実際に存在する物理的なレジスタグループではな
く、たとえばＣＰＵが論理的に考えた仮想的なレジスタ
グループ毎に分割することをいう。

【００８６】レジスタａｎでは、レジスタグループＡへ
のロード命令を行う（ＳＴ１）。レジスタａｎでレジス
タグループＡへのロード命令を行った後には、レジスタ
ｂｎでレジスタグループＢへのロード命令を行う（ＳＴ
２）。

【００８７】レジスタｂｎでレジスタグループＢへのロ
ード命令を行った後には、レジスタｃｎでレジスタグル
ープＣへのロード命令を行う（ＳＴ３）。以上により、
メモリ２５、入出力装置２６など外部からの値をマイク
ロプロセッサ２４の内部レジスタ４０へ読み込む複数の
命令列に変換することができる。（フローチャート２０２）次に、フローチャート２０２
は、内部レジスタ４０の値を用いて演算処理を実行する
命令に変換する処理である。

【００８８】このフローチャート２０２は、メモリ２
５、入出力装置２６など外部からの値をマイクロプロセ
ッサ２４の内部レジスタ４０へ読み込む命令の変換処理
をする。

【００８９】まず、レジスタａｎのレジスタグループＡ
を用いた演算命令を実行する（ＳＴ４）。レジスタａｎ
のレジスタグループＡを用いた演算命令を実行した後に
は、レジスタｂｎのレジスタグループＢを用いた演算命
令を実行する（ＳＴ５）。

【００９０】レジスタｂｎのレジスタグループＢを用い
た演算命令を実行した後には、レジスタｃｎのレジスタ
グループＣを用いた演算命令を実行する（（ＳＴ６）。
この処理フローチャート２０２を実行することにより、
内部レジスタの値を用いて演算処理を実行する命令は、
グループ内のレジスタを用してそれぞれのグループで独
立に実行される複数の命令列に変換することができる。（フローチャート２０３）次に、フローチャート２０３
は、分岐条件の算出演算と条件分岐命令を、それぞれの
グループの分岐条件の算出を連続して行う命令列に変換
し、その処理結果の多数決によつて、後続の分岐先を選
択する命令列を付加する。

【００９１】すなわち、レジスタグループＡを用いた分
岐条件の算出命令を実行する（ＳＴ７）。レジスタグル
ープＡを用いた分岐条件の算出命令を実行した後には、
レジスタグループＢを用いた分岐条件の算出命令を実行
する（ＳＴ８）。

【００９２】レジスタグループＢを用いた分岐条件の算
出命令を実行した後には、レジスタグループＣを用いた
分岐条件の算出命令を実行する（ＳＴ９）。レジスタグ
ループＣを用いた分岐条件の算出命令を実行した後に
は、各グループの算出した分岐条件の比較命令列および
多数決による分岐条件の決定命令列を実行する（ＳＴ１
０）。

【００９３】各グループの算出した分岐条件の比較命令
列および多数決による分岐条件の決定命令列を実行した
後には、分岐命令を実行する（ＳＴ１１）。以上のフロ
ーチャート２０３では、分岐条件の算出演算と条件分岐
命令を、それぞれのグループの分岐条件の算出を連続し
て行う命令列に変換し、その処理結果の多数決によつ
て、後続の分岐先を選択する命令列を付加する。（フローチャート２０４）次にフローチャート２０４
は、内部レジスタ４０の値をマイクロプロセッサ２４の
外部にあるメモリ２５、入出力装置２６などマイクロプ
ロセッサ２４の外部へ出力する命令列へ変換する処理で
ある。

【００９４】このフローチャート２０４では、ａｎ，ｂ
ｎ，ｃｎの比較命令列と、多数決によって決定された値
を出力する命令列へ変換する（ＳＴ１２）。その後にス
トア命令を実行する（ＳＴ１３）。

【００９５】以上のフローチャート２０４によれば、分
岐条件の算出演算と条件分岐命令を、それぞれのグルー
プの分岐条件の算出を連続して行う命令列に変換し、そ
の処理結果の多数決によつて、後続の分岐先を選択する
命令列を付加することができる。（フローチャート２０５）次に図４に説明するフローチ
ャート２０５は、一時故障が発生する確率が十分小さく
なる時間間隔内で実行可能な命令数ごと、および分岐命
令の直前に命令列を挿入する処理である。

【００９６】まず、この演算命令１を実行する（ＳＴ１
４）。この演算命令１を実行した後には、演算命令２を
実行する（ＳＴ１５）。そして、実行可能命令数Ｎ（こ
こで、Ｎは３以上の自然数）を実行する（ＳＴ１６）。

【００９７】実行可能命令数Ｎ（ここで、Ｎは３以上の
自然数）を実行した後には、位置特定演算命令１を実行
する（ＳＴ１７）。位置特定演算命令１を実行した後に
は、命令Ｎを実行する（ＳＴ１８）。

【００９８】この命令Ｎを実行した後には、命令（Ｎ＋
１）を実行する（ＳＴ１９）。命令（Ｎ＋１）を実行し
た後には、命令（Ｎ＋２）を実行する（ＳＴ２０）。こ
のようにして命令（Ｎ＋２）を実行した後には、位置特
定演算命令２を実行する（ＳＴ２１）。

【００９９】位置特定演算命令２を実行した後には、分
岐命令を実行する（ＳＴ２２）。分岐命令を実行した後
には、命令Ｍを実行する（ＳＴ２３）。この命令Ｍを実
行した後には、命令（Ｍ＋１）を実行する（ＳＴ２
４）。

【０１００】命令（Ｍ＋１）を実行した後には、命令
（Ｍ＋２）を実行する（ＳＴ２５）。このようにして命
令（Ｍ＋２）を実行した後には、位置特定演算命令の実
行履歴ヲチェックする命令列を挿入する（ＳＴ２６）。

【０１０１】以上のフローチャート２０５の処理では、
一時故障が発生する確率が十分小さくなる時間間隔内で
実行可能な命令数ごと、および分岐命令の直前に命令列
を挿入することができる。

【０１０２】したがって、本実施例では、フローチャー
ト２０１〜２０５でする命令列に変換ａ〜変換ｄを行う
ことにより、プログラム実行時にプロセッサ１０１の内
部で複数の演算処理を独立して冗長に実行させることが
できるようになる。

【０１０３】また本実施例では、内部レジスタの値を外
部メモリ２５、入出力装置２６などのマイクロプロセッ
サ２４の外部へ出力するとき、複数のグループがもつレ
ジスタの値を相互に照合することにより誤り検出が行わ
れ、それぞれの処理結果に一時エラーに起因する不一致
があるときには出力されず、いわゆるマスクされること
になり、マイクロプロセッサ２４の動作時においても、
一時故障による誤りが含まれなくなる。

【０１０４】また本実施例では、条件分岐命令の実行に
おいても、独立して算出された分岐条件が比較されて、
条件分岐命令が最終的に用いる条件が多数決によって決
定されるので、それぞれの処理結果に一時エラ−に起因
する不一致があっても、やはりマスクされる。

【０１０５】一方、先に説明した変換ｅを行ったプログ
ラムの実行時に、位置特定演算命令が正しく実行された
ことが確認されたにもかかわらず、一時故障の発生によ
り命令列が順序どうり正しく実行されていない確率Ｐc
は、後続の命令を照合するまでの位置特定演算の命令実
行回数をＭとすると、以下の式で与えられる。Ｐc＝Ｐ＊Ｍ＝（１ー△Ｔρ）＊Ｍ・・・・・・（２）式この（２）式において、ρは１×１０^-6ＥＲＲＯＲ／Ｃ
ＰＵ／ＳＥＣ程度の十分小さい値である。

【０１０６】この（２）式からあきらかなように、△Ｔ
とＭを適当に選ぶことで、Ｐcを十分に小さな値とする
ことが可能である。以上説明してきたように、本実施例
では、従来のハードウェアの冗長化を用いた方法に比べ
て、使用するハードウェアの部品を削減することがで
き、またこの結果システムの消費電力や重量を減らすこ
とができるので、衛星搭載用コンピュータなどに用いる
ことが有効である。

【０１０７】また本実施例では、内部レジスタの値を外
部メモリ、入出力装置へプロセッサ外部へ出力すると
き、複数のグループがもつレジスタの値を相互に照合す
ることにより、誤り検出が行われるので、従来のように
処理を複数回繰り返す必要がなくなるので、処理の開始
前の入力データの初期値および出力データを保存してお
く必要もなくなる。

【０１０８】さらに、本実施例では、処理速度の向上が
可能である。すなわち、たとえば高速処理が必要となる
ＲＩＳＣアーキテクチャをとるマイクロプロセッサ２４
が多く用いられている。

【０１０９】このマイクロプロセッサ２４では、パイプ
ライン処理が採用されているが、このパイプライン処理
では連続した命令間での使用レジスタの競合により、パ
イプラインのインターロックが発生し、処理速度が著し
く低下することがある。

【０１１０】これに対して本実施例では、全く異なった
コンテクストの複数の命令列に属する命令が交互に実行
されるので、パイプライン処理のインターロック時に起
因する速度低下を招かなくなり、結果として同じ処理を
単純に複数回連続して繰り返す従来方法より処理速度が
向上する。（変形例）以下に、第１実施例の変形例について説明す
る。＜変形例１＞変形例１は、命令列を用いて演算処理を行
い、その演算処理命令により連続命令列に変換を行う第
２プロセスにおいて、図２に示す位置特定演算命令２０
０を用いて演算処理を実行する。

【０１１１】

【発明の効果】これまで述べてきたように、本発明はマ
イクロプロセッサ内の一時故障の検出、マスクに有効
で、従来の方式にたいして以下の利点を持つものであ
る。（１）本発明によれば、ハードウエアの削減をすること
ができる。すなわち、従来のハードウェアの冗長化を用
いた方法に比べて、使用するハードウェアを削減するこ
とができるので、システムの消費電力や重量を減らすこ
とができ、衛星搭載用コンピュータなどに用い場合など
に有利になるという効果が得られる。（２）本発明によれば、メモリ領域などの削減を図るこ
とができる。

【０１１２】すなわち、内部レジスタの値を外部メモ
リ、入出力装置などプロセッサ外部へ出力する時点で、
複数のグループがもつレジスタの値を相互にチェックす
ることにより誤りの検出を行うことができるので、従来
の単純に処理を複数回繰り返す手法のように、処理を開
始する前の入力データの初期値および出力データを保存
しておく必要がなくなるので、メモリ領域を削減するこ
とが可能になるという効果が得られる。（３）本発明によれば、処理速度の向上を図ることが可
能である。

【０１１３】すなわち、高速処理が必要とされる分野で
は、ＲＩＳＣアーキテクチャなどのアーキテクチャをと
るマイクロプロセッサが多く用いられている。これらの
プロセッサでは、命令をパイプライン処理しているが、
そのパイプライン処理では連続した命令間での使用レジ
スタの競合により、パイプラインのインターロックが発
生し、処理速度の低下を招くことがあるが、本発明によ
れば、全く異なったコンテクストの複数の命令列に属す
る命令が交互に実行されるので、パイプラインのインタ
−ロックに起因する速度低下がほとんどなくなる。

【０１１４】その結果として，同じ処理を単純に複数回
連続して繰り返す従来手法より処理速度を向上させるこ
とが可能になるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】本発明の一実施例のブロック図である。

【図３】本発明の一実施例のフローチャートである。

【図４】本発明の一実施例のフローチャートである。

【図５】本発明の一実施例のフローチャートである。

【図６】従来の故障阻止回路の具体的な例を示すブロッ
ク図である。

【図７】図５の回路動作を説明するためのフローチャー
トである。

【図８】図５の回路動作を説明するためのフローチャー
トである。

【図９】従来のソフトウェアによるその他の処理の例で
ある。

【符号の説明】

２４マイクロプロセッサ２５メモリ２６入出力部３０変換部３１読込部３２演算部３３比較部３４命令列変換部３５分岐命令変換部３６分岐先変換部３７検出部４０内部レジスタ

Claims

【特許請求の範囲】

【請求項１】マイクロプロセッサを用いた計算機シ
ステムであって、前記マイクロプロセッサの内部レジスタを複数のレジス
タグループに分割し、それらレジスタグループからなるマイクロプロセッサの
外部装置から送出されたデータを各内部レジスタでそれ
ぞれ読み込み、それらの内部レジスタで読み込んだデー
タに対応した命令にそれぞれ変換し、それらの命令をそれぞれ比較することによりマイクロプ
ロセッサ内部のデータに一時故障による誤りがないこと
を検出し、これら命令が一致しない場合には前記マイクロプロセッ
サからデータが出力しないようにする、マイクロプロセッサの故障阻止方法。
【請求項２】前記マイクロプロセッサの内部レジス
タを読み込みそれぞれのレジスタグループ毎に演算を実
行する、請求項１に記載のマイクロプロセッサの故障阻止方法。
【請求項３】前記各レジスタグループのレジスタの
出力を相互に比較し、それらの多数決によって前記マイ
クロプロセッサのレジスタグループを選択する、請求項１または請求項２のいずれに記載のマイクロプロ
セッサの故障阻止方法。
【請求項４】前記各レジスタグループのレジスタの
出力を相互に比較し、それらの多数決によって決定されたレジスタ出力を得
る、請求項１ないし請求項３のいずれかに記載のマイクロプ
ロセッサの故障阻止方法。
【請求項５】前記内部レジスタのレジスタ出力の値
とあらかじめ設定された期待値とを比較し、一致しない場合にマイクロプロセッサの内部で一時故障
による命令の実行順序の誤りが発生することを検出す
る、請求項１ないし請求項４のいずれかに記載のマイクロプ
ロセッサの故障阻止方法。
【請求項６】マイクロプロセッサを用いた計算機シ
ステムであって、前記マイクロプロセッサの内部レジスタを複数のレジス
タグループに分割するレジスタグループ分割部と、それらレジスタグループ分割部からなるマイクロプロセ
ッサの外部装置から送出されデータを各内部レジスタで
それぞれ読み込むデータ読込み部と、このデータ読込み部のそれらの内部レジスタで読み込ん
だデータに対応した命令にそれぞれ変換する変換部と、その変換部で変換された命令をそれぞれ比較することに
よりマイクロプロセッサ内部のデータに一時故障による
誤りがないことを検出する検出部と、この検出部で検出した命令が一致しない場合には前記マ
イクロプロセッサからデータが出力しないよう阻止する
阻止部とを具備する、マイクロプロセッサの故障阻止装置。
【請求項７】前記マイクロプロセッサの内部レジス
タを読み込みそれぞれのレジスタグループ毎に演算を実
行する演算実行部とを包含する、請求項６に記載のマイクロプロセッサの故障阻止装置。
【請求項８】前記各レジスタグループのレジスタの
出力を相互に比較し、それらの多数決によって前記マイ
クロプロセッサのレジスタグループを選択する選択部を
包含する、請求項６または請求項７のいずれに記載のマイクロプロ
セッサの故障阻止装置。
【請求項９】前記各レジスタグループのレジスタの
出力を相互に比較して、それらの多数決によってレジス
タ出力を得るレジスタ出力決定部とを包含する、請求項６ないし請求項８のいずれかに記載のマイクロプ
ロセッサの故障阻止装置。
【請求項１０】前記内部レジスタのレジスタ出力の
値とあらかじめ設定された期待値とを比較する比較部
と、この比較部の出力が一致しない場合にマイクロプロセッ
サの内部で一時故障による命令の実行順序の誤りが発生
することを検出する検出部とを具備する、請求項６ないし請求項９のいずれかに記載のマイクロプ
ロセッサの故障阻止装置。