JPH0878285A - Variable capacitor - Google Patents

Abstract

PURPOSE: To increase the capacitance variation rate by forming a piezoelectric bias part integrally on the outside of of a capacitor part, forming first and second electrodes on both major surfaces of a piezoelectric material layer at the piezoelectric bias part, and then applying a bias voltage between both electrodes. CONSTITUTION: A capacitor part 22 comprises a rectangular prism sintered dielectric ceramic 24 in which inner electrodes 25 to 28 are stacked through dielectric layers. A piezoelectric bias part 23 integrated with the capacitor part 22 on the outside comprises a layer 32 composed only of piezoelectric ceramic and an electrode 33 formed on the outer surface of the layer 32 where the electrodes 31, 33 are facing each other through the layer 32. When a voltage is applied between the electrodes 31, 33, the layer 32 expands and contracts to apply a strain to the sintered ceramic 24 and thereby the dielectric layer between the electrodes 25 to 28 is distorted thus varying the capacitance. The capacitance can be varied continuously by varying the bias voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、可変コンデンサに関
し、特に、圧電効果を利用して誘電体層に歪みを加えて
容量を調整することを可能とした可変コンデンサに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable capacitor, and more particularly to a variable capacitor which is capable of adjusting the capacitance by applying strain to a dielectric layer by utilizing a piezoelectric effect.

【０００２】[0002]

【従来の技術】静電容量を変化させ得る可変コンデンサ
としては、誘電体を介して対向されている電極間の対向
面積を変化させるものが知られている。しかしながら、
電極間の対向面積を変化させるものでは、電極の一部を
トリミングなどにより除去するものであるため、電極の
一部を切断した後には、容量を増加させる方向には容量
を調整することができない。2. Description of the Related Art As a variable capacitor capable of changing electrostatic capacitance, there is known a variable capacitor which changes a facing area between electrodes facing each other through a dielectric. However,
In the case of changing the facing area between the electrodes, a part of the electrodes is removed by trimming or the like. Therefore, after cutting a part of the electrodes, the capacitance cannot be adjusted in the direction of increasing the capacitance. .

【０００３】また、複数の金属板を対向配置し、一方の
金属板を移動させることにより金属板間の対向面積を変
化させる、いわゆるバリコンと称されているものも古く
から知られている。しかしながら、バリコンは、全体の
形状が大きく、機械的に容量を変化させるものであるた
め、電気信号により容量を変化させることができない。Also, a so-called variable condenser has been known for a long time, in which a plurality of metal plates are arranged facing each other and one metal plate is moved to change the facing area between the metal plates. However, since the variable capacitor has a large overall shape and mechanically changes the capacitance, the capacitance cannot be changed by an electric signal.

【０００４】そこで、上記のような問題を解決するもの
として、小型でありながら、静電容量を連続的にかつ電
気的に変化し得る可変コンデンサが、特公平５−１９９
７０号公報に開示されている。In order to solve the above problems, a variable capacitor, which is small in size and capable of continuously and electrically changing its capacitance, is disclosed in Japanese Patent Publication No. 5-199.
No. 70 publication.

【０００５】上記可変コンデンサの構造を、図１及び図
２を参照して説明する。上記先行技術の可変コンデンサ
では、図１に示すように、強誘電体セラミックスを主体
とするセラミックグリーンシート１〜６を用いる。図１
において、セラミックグリーンシート２〜５上には、そ
れぞれ、バイアス電極７、容量電極８、容量電極９及び
バイアス電極１０が形成されている。上記セラミックグ
リーンシート１〜６を、セラミックグリーンシート３，
４間にさらに電極の形成されていないセラミックグリー
ンシートを適宜の枚数挿入した状態で積層し、一体焼成
することにより、図２に示す焼結体１１が得られる。図
２は、得られた焼結体の右側面断面図である。The structure of the variable capacitor will be described with reference to FIGS. 1 and 2. In the above-mentioned prior art variable capacitor, as shown in FIG. 1, ceramic green sheets 1 to 6 mainly composed of ferroelectric ceramics are used. FIG.
In, the bias electrodes 7, the capacitance electrodes 8, the capacitance electrodes 9, and the bias electrodes 10 are formed on the ceramic green sheets 2 to 5, respectively. The ceramic green sheets 1 to 6 are replaced with the ceramic green sheets 3,
An appropriate number of ceramic green sheets with no electrodes formed are stacked between the four sheets, and the sheets are laminated and integrally fired to obtain a sintered body 11 shown in FIG. FIG. 2 is a right side sectional view of the obtained sintered body.

【０００６】焼結体１１内においては、容量電極８，９
が誘電体層１１ａを介して対向されている。容量電極
８，９は、それぞれ、焼結体１１の側面１１ｂ，１１ｃ
に引き出されている。従って、両側面に外部電極を形成
することにより、容量電極８，９と誘電体層１１ａによ
りコンデンサ部が構成される。In the sintered body 11, the capacitance electrodes 8 and 9 are formed.
Are opposed to each other via the dielectric layer 11a. The capacitor electrodes 8 and 9 are respectively the side surfaces 11b and 11c of the sintered body 11.
Have been pulled out. Therefore, by forming external electrodes on both side surfaces, the capacitor electrodes 8 and 9 and the dielectric layer 11a form a capacitor section.

【０００７】他方、容量電極８の上方には、誘電体層１
１ｄを介してバイアス電極７が、容量電極９の下方には
誘電体層１１ｅを介してバイアス電極１０が形成されて
いる。バイアス電極７，１０は、図１から明らかなよう
に、セラミックグリーンシート２，５の短辺側の側縁に
引き出されている。従って、上記焼結体１１の一方の端
面（図２では図示されず）にバイアス電極７が、他方の
端面にバイアス電極１０が引き出されている。よって、
焼結体１１の両端面に外部電極を形成し、これらの外部
電極から電圧を印加すると、バイアス電極７，１０間に
電圧が印加される。On the other hand, above the capacitance electrode 8, the dielectric layer 1 is formed.
A bias electrode 7 is formed via 1d, and a bias electrode 10 is formed below the capacitor electrode 9 via a dielectric layer 11e. As is apparent from FIG. 1, the bias electrodes 7 and 10 are drawn out to the side edges on the short side of the ceramic green sheets 2 and 5. Therefore, the bias electrode 7 is drawn out to one end surface (not shown in FIG. 2) of the sintered body 11, and the bias electrode 10 is drawn to the other end surface. Therefore,
When external electrodes are formed on both end faces of the sintered body 11 and a voltage is applied from these external electrodes, a voltage is applied between the bias electrodes 7 and 10.

【０００８】他方、強誘電体はバイアス特性を示し、従
って、上記バイアス電極７，１０間に電圧が印加される
ことにより、その誘電率が変化する。すなわち、バイア
ス電極７，１０間に印加する直流電圧を変化させること
により、上記容量電極８，９で取り出される静電容量を
連続的に変化させることができる。On the other hand, the ferroelectric substance exhibits a bias characteristic, and therefore, when a voltage is applied between the bias electrodes 7 and 10, its dielectric constant changes. That is, by changing the DC voltage applied between the bias electrodes 7 and 10, the electrostatic capacitance taken out by the capacitance electrodes 8 and 9 can be continuously changed.

【０００９】[0009]

【発明が解決しようとする課題】しかしながら、図２に
示した焼結体１１では、１対の容量取得用電極に対し、
２層のバイアス用電極が必要となり、取得容量を低下さ
せることになる。However, in the sintered body 11 shown in FIG. 2, with respect to the pair of electrodes for capacitance acquisition,
Two layers of bias electrodes are required, which reduces the acquisition capacity.

【００１０】また、十分な可変容量を得るためには、バ
イアス電圧による誘電率変化量の大きいことが条件であ
り、そうするためには、誘電体の厚みを厚くする必要が
ある。すなわち、焼結体１１の構造では、体積当りの取
得容量が小さいものになってしまう。Further, in order to obtain a sufficient variable capacitance, it is a condition that the amount of change in the dielectric constant due to the bias voltage is large, and in order to do so, it is necessary to increase the thickness of the dielectric. That is, in the structure of the sintered body 11, the acquisition capacity per volume becomes small.

【００１１】本発明の目的は、小型大容量の可変コンデ
ンサを提供することにある。An object of the present invention is to provide a small-sized and large-capacity variable capacitor.

【００１２】[0012]

【課題を解決するための手段】本発明は、誘電体層と、
前記誘電体層を挟んで対向する容量取り出し電極とを有
するコンデンサ部と、前記コンデンサ部の外部にコンデ
ンサ部と一体に設けられた圧電バイアス部とを備え、前
記圧電バイアス部が圧電材料層と、圧電材料層の両主面
側に形成された第１，第２の電極とを有する、可変コン
デンサである。SUMMARY OF THE INVENTION The present invention comprises a dielectric layer,
A capacitor portion having a capacitance extraction electrode facing each other across the dielectric layer; and a piezoelectric bias portion integrally provided with the capacitor portion outside the capacitor portion, wherein the piezoelectric bias portion is a piezoelectric material layer, A variable capacitor having first and second electrodes formed on both main surface sides of a piezoelectric material layer.

【００１３】上記コンデンサ部は、請求項２のように、
積層コンデンサにより構成されていてもよく、あるいは
請求項３のように、巻回型コンデンサより構成されてい
てもよい。According to a second aspect of the present invention, the capacitor section has
It may be composed of a multilayer capacitor, or may be composed of a wound capacitor as in claim 3.

【００１４】もっとも、巻回型コンデンサでは、請求項
３に記載のように、両主面に容量取り出し電極が形成さ
れた誘電体を、両主面に第１，第２の電極が形成された
圧電材料層とともに巻回されてなり、前記巻回されてい
る容量取り出し電極及び容量取り出し電極間の誘電体に
より前記コンデンサ部が構成される。However, in the spirally wound type capacitor, as described in claim 3, the dielectric having the capacitance extraction electrodes formed on both main surfaces thereof, and the first and second electrodes formed on both main surfaces thereof. The capacitor portion is formed by winding together with the piezoelectric material layer, and the capacitor portion is composed of the wound capacitance extraction electrode and the dielectric material between the capacitance extraction electrodes.

【００１５】さらに、積層コンデンサによりコンデンサ
部を構成する際には、上記圧電バイアス部が、積層コン
デンサの厚み方向、すなわち容量取り出しのための電極
対向方向の両側及び一方側に構成されていてもよく、あ
るいは積層コンデンサの側方において圧電バイアス部が
一体に構成されていてもよい。もっとも、好ましくは、
積層コンデンサの電極対向方向の両側に圧電バイアス部
を構成することにより、積層コンデンサ部の容量取り出
しのための電極間に位置する誘電体層に、より効果的に
歪みを与えることができる。Further, when the capacitor portion is formed by the multilayer capacitor, the piezoelectric bias portions may be formed on both sides and one side in the thickness direction of the multilayer capacitor, that is, in the electrode facing direction for taking out the capacitance. Alternatively, the piezoelectric bias portion may be integrally formed on the side of the multilayer capacitor. However, preferably,
By forming the piezoelectric bias portions on both sides of the multilayer capacitor in the electrode facing direction, it is possible to more effectively give strain to the dielectric layer located between the electrodes for taking out the capacitance of the multilayer capacitor unit.

【００１６】本発明においてコンデンサ部を構成する誘
電体層としては、セラミック層あるいは合成樹脂などの
適宜の誘電体材料から層を用いることができる。また、
圧電材料層を構成する材料としては、従来より公知の圧
電セラミックス、圧電単結晶、圧電性を示す高分子材料
を用いることができる。In the present invention, as the dielectric layer forming the capacitor portion, a layer made of an appropriate dielectric material such as a ceramic layer or a synthetic resin can be used. Also,
As a material forming the piezoelectric material layer, conventionally known piezoelectric ceramics, piezoelectric single crystals, and polymer materials exhibiting piezoelectricity can be used.

【００１７】さらに好ましくは、上記コンデンサ部を構
成する誘電体層及び圧電バイアス部を構成する圧電材料
層を、いずれもセラミックスで構成することにより、周
知の積層コンデンサの製造方法において用いられている
一体焼成技術を用いることができ、一体焼成型の素子と
して構成することができる。More preferably, both the dielectric layer forming the capacitor section and the piezoelectric material layer forming the piezoelectric bias section are made of ceramics, so that they are used in a known method for manufacturing a multilayer capacitor. A firing technique can be used, and the device can be configured as an integrated firing type element.

【００１８】[0018]

【作用】本発明の可変コンデンサでは、コンデンサ部に
より静電容量が取り出される。他方、圧電バイアス部で
は、第１，第２の電極間に電圧を印加することにより圧
電材料層が圧電効果により変形する。さらに、圧電バイ
アス部は、コンデンサ部の外側に一体に設けられている
ため、上記圧電材料層の歪みがコンデンサ部の誘電体層
に伝達され、それによって誘電体層の比誘電率が変化
し、静電容量が変化する。上記容量の変化は、与えられ
る歪みに相関しているため、上記第１，第２の電極から
与えるバイアス電圧を変化させることにより、容量を連
続的に変化させることができる。In the variable capacitor of the present invention, the capacitance is taken out by the capacitor section. On the other hand, in the piezoelectric bias portion, the piezoelectric material layer is deformed by the piezoelectric effect by applying a voltage between the first and second electrodes. Further, since the piezoelectric bias section is integrally provided outside the capacitor section, the strain of the piezoelectric material layer is transmitted to the dielectric layer of the capacitor section, whereby the relative dielectric constant of the dielectric layer changes, The capacitance changes. Since the change in the capacitance correlates with the applied strain, the capacitance can be continuously changed by changing the bias voltage applied from the first and second electrodes.

【００１９】[0019]

【実施例の説明】以下、図面を参照しつつ、本発明の非
限定的な実施例を説明することにより、本発明を明らか
にする。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be clarified by describing non-limiting embodiments of the present invention with reference to the drawings.

【００２０】図３は、本発明の第１の実施例に係る可変
コンデンサを示す斜視図である。可変コンデンサ２１
は、直方体状の積層コンデンサからなるコンデンサ部２
２と、コンデンサ部２２の外側に一体化された圧電バイ
アス部２３とを有する。圧電バイアス部２３は、コンデ
ンサ部２２の一対の端面及び一方の側面を露出させ、残
りの３面を取り囲むように形成されている。FIG. 3 is a perspective view showing a variable capacitor according to the first embodiment of the present invention. Variable capacitor 21
Is a capacitor unit 2 composed of a rectangular parallelepiped multilayer capacitor.
2 and a piezoelectric bias part 23 integrated outside the capacitor part 22. The piezoelectric bias part 23 is formed so as to expose a pair of end faces and one side face of the capacitor part 22 and surround the remaining three faces.

【００２１】コンデンサ部２２の構造を、図４及び図５
を参照して説明する。コンデンサ部２２は、積層コンデ
ンサにより構成されている。すなわち、誘電体セラミッ
クスよりなる直方体状の焼結体２４を有し、該焼結体２
４内には、内部電極２５〜２８が誘電体層を介して重な
り合うように配置されている。内部電極２５，２７は、
焼結体２４の一方端面に形成された外部電極２９に電気
的に接続されている。内部電極２６，２８は、焼結体２
４の他方端面に形成された外部電極３０に電気的に接続
されている。従って、外部電極２９，３０により、目的
とする静電容量が取り出される。The structure of the capacitor section 22 is shown in FIGS.
Will be described with reference to. The capacitor section 22 is composed of a multilayer capacitor. That is, it has a rectangular parallelepiped sintered body 24 made of dielectric ceramics, and the sintered body 2
Internal electrodes 25 to 28 are arranged in the electrode 4 so as to be overlapped with each other via a dielectric layer. The internal electrodes 25 and 27 are
It is electrically connected to an external electrode 29 formed on one end surface of the sintered body 24. The internal electrodes 26, 28 are the sintered body 2
4 is electrically connected to the external electrode 30 formed on the other end surface of the electrode 4. Therefore, the external electrodes 29 and 30 extract a target electrostatic capacitance.

【００２２】さらに、コンデンサ部２２では、長さ方向
略中央部において、焼結体２４を周回するように後述の
圧電バイアス部２３の第２の電極を構成するための電極
３１が形成されている。Further, in the capacitor portion 22, an electrode 31 for forming a second electrode of the piezoelectric bias portion 23 described later is formed so as to circulate around the sintered body 24 at a substantially central portion in the length direction. .

【００２３】上記コンデンサ２２は、従来より周知の積
層コンデンサの製造方法を用いることにより得ることが
できる。すなわち、誘電体セラミックスを主体とするセ
ラミックグリーンシート上に内部電極２５〜２８を構成
するための電極パターンを形成し、内部電極パターンの
形成された複数枚のセラミックグリーンシートを積層
し、さらに必要に応じて上下に適宜の枚数のセラミック
グリーンシートを積層し、厚み方向に圧着した後一体焼
成することにより焼結体２４を得ることができる。ま
た、焼結体２４を得た後に、上記外部電極２９，３０及
び電極３１を、導電ペーストの塗布・焼き付け、あるい
は蒸着、スパッタリングもしくはメッキ等の適宜の薄膜
形成法により形成することができる。The capacitor 22 can be obtained by using a conventionally known method for manufacturing a multilayer capacitor. That is, an electrode pattern for forming the internal electrodes 25 to 28 is formed on a ceramic green sheet mainly composed of a dielectric ceramic, a plurality of ceramic green sheets having the internal electrode pattern are laminated, and further, if necessary. Accordingly, an appropriate number of ceramic green sheets may be laminated on the upper and lower sides, pressure-bonded in the thickness direction, and then integrally fired to obtain the sintered body 24. Further, after the sintered body 24 is obtained, the external electrodes 29, 30 and the electrodes 31 can be formed by applying / baking a conductive paste, or by an appropriate thin film forming method such as vapor deposition, sputtering or plating.

【００２４】図３に戻り、コンデンサ部２２の外側に一
体化された圧電バイアス部２３は、本実施例では、チタ
ン酸ジルコン酸鉛系圧電セラミックスのような適宜の圧
電セラミックスよりなる圧電材料層３２と、圧電材料層
３２の外表面上に形成された電極３３とを有する。電極
３３は、本発明の圧電バイアス部の第１の電極を構成す
るものであり、可変コンデンサ２１の上面、一方の側面
及び下面に至るように形成されている。Returning to FIG. 3, the piezoelectric bias portion 23 integrated outside the capacitor portion 22 is a piezoelectric material layer 32 made of an appropriate piezoelectric ceramic such as lead zirconate titanate piezoelectric ceramics in this embodiment. And an electrode 33 formed on the outer surface of the piezoelectric material layer 32. The electrode 33 constitutes the first electrode of the piezoelectric bias portion of the present invention, and is formed so as to reach the upper surface, one side surface and the lower surface of the variable capacitor 21.

【００２５】従って、図６に横断面図で示すように、圧
電材料層３２を挟んで、電極３１，３３が対向されてい
る。よって、電極３１，３３間に電圧を印加すれば、圧
電効果により、圧電材料層３２が伸縮する。この伸縮に
伴う歪みが、コンデンサ部２２の焼結体２４に伝えられ
る。その結果、内部電極２５〜２８間の誘電体層が歪
み、容量が変化される。この容量変化は、電極３１，３
３間に加えられるバイアス電圧に依存し、従って、バイ
アス電圧の大きさを変化させることにより、静電容量を
連続的に変化させることができる。Therefore, as shown in the transverse sectional view of FIG. 6, the electrodes 31 and 33 are opposed to each other with the piezoelectric material layer 32 interposed therebetween. Therefore, when a voltage is applied between the electrodes 31 and 33, the piezoelectric material layer 32 expands and contracts due to the piezoelectric effect. The strain caused by the expansion and contraction is transmitted to the sintered body 24 of the capacitor section 22. As a result, the dielectric layer between the internal electrodes 25 to 28 is distorted and the capacitance is changed. This capacitance change is caused by the electrodes 31, 3
It depends on the bias voltage applied between 3 and therefore the capacitance can be changed continuously by changing the magnitude of the bias voltage.

【００２６】また、本実施例の可変コンデンサ２１で
は、側面に容量取り出しのための外部電極２９，３０が
露出されており、圧電バイアス部を構成するための電極
３１，３３も可変コンデンサ２１の側面あるいは底面に
露出されている。従って、プリント回路基板等に容易に
表面実装することができる。すなわち、チップ型の表面
実装可能な電子部品として可変コンデンサ２１を提供す
ることができる。Further, in the variable capacitor 21 of this embodiment, the external electrodes 29 and 30 for taking out the capacitance are exposed on the side surface, and the electrodes 31 and 33 for forming the piezoelectric bias portion are also on the side surface of the variable capacitor 21. Or it is exposed on the bottom. Therefore, it can be easily surface-mounted on a printed circuit board or the like. That is, the variable capacitor 21 can be provided as a chip-type surface mountable electronic component.

【００２７】なお、上記圧電バイアス部２３は、コンデ
ンサ部２２を得た後に、圧電セラミックスを含有するグ
リーンシートを図示のように貼り付け、しかる後焼成
し、圧電材料層３２を焼成した後に、上記電極３３を形
成することにより形成することができる。あるいは、コ
ンデンサ部２２の形成にあたり、焼成に先立ち外部電極
２９，３０及び電極３１を構成するための導電ペースト
を付与し、しかる後未焼成の圧電グリーンシートを圧電
材料層３２の形状となるように貼り合わせ、電極３３を
構成するための導電ペーストを印刷し、最後に一体焼成
することにより、可変コンデンサ２１を得ることも可能
である。また、一体焼成後に導電ペーストの塗布・焼き
付けあるいは蒸着、スパッタリングもしくはメッキ等の
薄膜形成法により電極３３を形成してもよい。In the piezoelectric bias section 23, after the capacitor section 22 is obtained, a green sheet containing piezoelectric ceramics is attached as shown in the figure, and then the piezoelectric material layer 32 is fired, and then the above-mentioned piezoelectric material layer 32 is fired. It can be formed by forming the electrode 33. Alternatively, in forming the capacitor portion 22, a conductive paste for forming the external electrodes 29, 30 and the electrode 31 is applied prior to firing, and then the unfired piezoelectric green sheet is formed into the shape of the piezoelectric material layer 32. It is also possible to obtain the variable capacitor 21 by pasting, printing a conductive paste for forming the electrode 33, and finally firing integrally. Further, the electrodes 33 may be formed by a thin film forming method such as coating / baking of a conductive paste, vapor deposition, sputtering or plating after the integral firing.

【００２８】上記のように、コンデンサ部２２及び圧電
バイアス部２３をセラミックスで構成し、しかも両者を
焼結により一体化した構成では、圧電材料層３２に歪み
が与えられた場合、その歪みが効率よくコンデンサ部２
２の誘電体層に伝達される。As described above, in the structure in which the capacitor portion 22 and the piezoelectric bias portion 23 are made of ceramics and the both are integrated by sintering, when strain is applied to the piezoelectric material layer 32, the strain is efficiently generated. Well capacitor part 2
To the two dielectric layers.

【００２９】図７は、本発明の第２の実施例に係る可変
コンデンサを示す斜視図である。可変コンデンサ４１
は、直方体状の焼結体４２を用いて構成されている。こ
の焼結体４２内の構造を、図８及び図９を参照して説明
する。FIG. 7 is a perspective view showing a variable capacitor according to the second embodiment of the present invention. Variable capacitor 41
Is configured by using a rectangular parallelepiped sintered body 42. The structure inside the sintered body 42 will be described with reference to FIGS. 8 and 9.

【００３０】図８は、図７のＡ−Ａ線に沿う断面図を、
図９はＢ−Ｂ線に沿うに断面図である。焼結体４２内に
おいては、上から順に、保護セラミック層４２ａ、圧電
体セラミック層４２ｂ、誘電体セラミック層４２ｃ、圧
電体セラミック層４２ｄ及び保護セラミック層４２ｅが
構成されている。これらの各セラミック層４２ａ〜４２
ｅは、それぞれの層を構成するのに適当なセラミックグ
リーンシートを用意し、積層し、一体焼成することによ
り構成されている。FIG. 8 is a sectional view taken along line AA of FIG.
FIG. 9 is a sectional view taken along the line BB. In the sintered body 42, a protective ceramic layer 42a, a piezoelectric ceramic layer 42b, a dielectric ceramic layer 42c, a piezoelectric ceramic layer 42d, and a protective ceramic layer 42e are formed in this order from the top. Each of these ceramic layers 42a to 42
e is prepared by preparing ceramic green sheets suitable for forming the respective layers, stacking them, and firing them integrally.

【００３１】誘電体セラミック層４２ｃにおいては、内
部電極４３〜４６が誘電体層を介して重なり合うように
配置されている。内部電極４３，４５は、焼結体４２の
一方側面中央に引き出されている。焼結体４２の一方側
面中央には、外部電極４７が形成されており、外部電極
４７に、内部電極４３，４５が接続されている。同様
に、内部電極４４，４６は焼結体４２の他方側面に引き
出されており、他方側面中央において、外部電極４８に
電気的に接続されている。従って、外部電極４７，４８
により、目的とする静電容量が取り出される。In the dielectric ceramic layer 42c, the internal electrodes 43 to 46 are arranged so as to overlap with each other via the dielectric layer. The internal electrodes 43, 45 are drawn out to the center of one side surface of the sintered body 42. An external electrode 47 is formed at the center of one side surface of the sintered body 42, and the internal electrodes 43 and 45 are connected to the external electrode 47. Similarly, the internal electrodes 44 and 46 are drawn out to the other side surface of the sintered body 42, and are electrically connected to the external electrode 48 at the center of the other side surface. Therefore, the external electrodes 47, 48
As a result, the target electrostatic capacity is taken out.

【００３２】他方、圧電体セラミック層４２ｂの下面及
び圧電体セラミック層４２ｄの上面には、それぞれ、第
１の電極４９，５０が形成されている。第１の電極４９
は、焼結体４２の一方端面に引き出されており、該一方
端面に形成された外部電極５１に電気的に接続されてお
り、他方、第１の電極５０は焼結体４２の他方端面に引
き出されており、該他方端面に形成された外部電極５２
に電気的に接続されている。この場合、第１の電極４
９，５０は、いずれも焼結体４２の両端面に引き出され
るように形成され、外部電極５１，５２の両方に接続さ
れていてもよい。さらに、圧電体セラミック層４２ｂ，
４２ｄの外側主面には、第２の電極５３，５４が形成さ
れている。第２の電極５３，５４は、それぞれ、圧電体
セラミック層４２ｂ，４２ｄを介して、上記第１の電極
４９，５０に対向されている。第２の電極５３，５４
は、焼結体４２の周囲には露出されていない。もっと
も、保護セラミック層４２ａ，４２ｅに設けられたビア
ホール電極５５，５６により、第２の電極５３，５４
が、それぞれ、外部電極５７，５８に電気的に接続され
ている。On the other hand, first electrodes 49 and 50 are formed on the lower surface of the piezoelectric ceramic layer 42b and the upper surface of the piezoelectric ceramic layer 42d, respectively. First electrode 49
Is drawn out to one end surface of the sintered body 42 and is electrically connected to the external electrode 51 formed on the one end surface, while the first electrode 50 is connected to the other end surface of the sintered body 42. The external electrode 52 is drawn out and formed on the other end surface.
Electrically connected to. In this case, the first electrode 4
Both 9 and 50 are formed so as to be drawn out to both end faces of the sintered body 42, and may be connected to both external electrodes 51 and 52. Further, the piezoelectric ceramic layer 42b,
Second electrodes 53 and 54 are formed on the outer main surface of 42d. The second electrodes 53 and 54 are opposed to the first electrodes 49 and 50 via the piezoelectric ceramic layers 42b and 42d, respectively. Second electrodes 53, 54
Is not exposed around the sintered body 42. However, the via electrodes 55 and 56 provided on the protective ceramic layers 42a and 42e cause the second electrodes 53 and 54 to move.
Are electrically connected to the external electrodes 57 and 58, respectively.

【００３３】本実施例の可変コンデンサ４１では、上記
誘電体層４２ｃが配置されている部分においてコンデン
サ部が構成されており、その上下に圧電バイアス部が構
成されている。すわなち、誘電体セラミック層４２ｃの
上方には、圧電体セラミック層４２ｂ及び第１，第２の
電極４９，５３により圧電バイアス部が構成されてお
り、他方、誘電体セラミック層４２ｃの下方において
は、圧電体セラミック層４２ｄ及び第１，第２の電極５
０，５４により圧電バイアス部が構成されている。In the variable capacitor 41 of this embodiment, the capacitor portion is formed in the portion where the dielectric layer 42c is arranged, and the piezoelectric bias portions are formed above and below the capacitor portion. That is, above the dielectric ceramic layer 42c, a piezoelectric bias portion is constituted by the piezoelectric ceramic layer 42b and the first and second electrodes 49 and 53, while below the dielectric ceramic layer 42c. Is the piezoelectric ceramic layer 42d and the first and second electrodes 5
A piezoelectric bias portion is composed of 0 and 54.

【００３４】使用に際しては、外部電極５１と外部電極
５７との間にバイアス電圧を印加することにより、圧電
体セラミック層４２ｂを伸縮させて、コンデンサ部で取
り出される静電容量を変化させることができる。同様
に、外部電極５２と外部電極５８とに電圧を印加させる
ことによっても、コンデンサ部により取り出される静電
容量を変化させることができる。さらに、外部電極５
１，５７の一方を、外部電極５２，５８の一方と共通接
続し、外部電極５１，５７の他方と外部電極５２，５８
の他方とを共通接続することにより、上下の圧電バイア
ス部を同じ量だけ歪ませ、それによって間のコンデンサ
部から取り出される静電容量を、より大きく変化させる
こともできる。In use, by applying a bias voltage between the external electrode 51 and the external electrode 57, the piezoelectric ceramic layer 42b can be expanded and contracted to change the capacitance taken out by the capacitor section. . Similarly, by applying a voltage to the external electrode 52 and the external electrode 58, the electrostatic capacitance taken out by the capacitor section can be changed. Furthermore, the external electrode 5
One of the external electrodes 52 and 58 is commonly connected to one of the external electrodes 52 and 58, and the other of the external electrodes 51 and 57 is connected to the external electrodes 52 and 58.
It is also possible to distort the upper and lower piezoelectric bias portions by the same amount by commonly connecting the other one, and thereby to significantly change the capacitance taken out from the intervening capacitor portions.

【００３５】本実施例においても、コンデンサ部を構成
している誘電体セラミック層４２ｃ及び圧電バイアス部
を構成するための圧電体セラミック層４２ｂ，４２ｄが
一体焼成型のセラミックスにより構成されているため、
低い電圧で静電容量を大きく変化させ得る。Also in this embodiment, since the dielectric ceramic layer 42c forming the capacitor portion and the piezoelectric ceramic layers 42b and 42d forming the piezoelectric bias portion are made of integrally fired ceramics,
Capacitance can be changed significantly at low voltages.

【００３６】第２の実施例では、上下の圧電バイアス部
の外側に保護セラミック層４２ａ，４２ｅを設けていた
が、保護セラミック層４２ａ，４２ｅは省略してもよ
い。このような変形例を図１０に示す。図１０は、上記
変形例の横断面図であり、前述した第２の実施例の図８
に相当する図である。Although the protective ceramic layers 42a and 42e are provided outside the upper and lower piezoelectric bias portions in the second embodiment, the protective ceramic layers 42a and 42e may be omitted. Such a modified example is shown in FIG. FIG. 10 is a cross-sectional view of the above modification, which is the same as FIG. 8 of the second embodiment described above.
It is a figure equivalent to.

【００３７】図１０に示す変形例の可変コンデンサ６１
では、上下の圧電バイアス部を構成する圧電体セラミッ
ク層４２ｂ，４２ｄが露出されている。従って、第１の
電極５３，５４がセラミック焼結体４２の上面及び下面
に露出されており、第２の実施例におけるビアホール電
極５５，５６及び外部電極５７，５８が省略されてい
る。その他の点については、第２の実施例と同様である
ため、同一部分については、同一の参照番号を付するこ
とにより、その説明は省略する。A variable capacitor 61 of a modification shown in FIG.
In, the piezoelectric ceramic layers 42b and 42d constituting the upper and lower piezoelectric bias portions are exposed. Therefore, the first electrodes 53 and 54 are exposed on the upper surface and the lower surface of the ceramic sintered body 42, and the via hole electrodes 55 and 56 and the external electrodes 57 and 58 in the second embodiment are omitted. Since the other points are similar to those of the second embodiment, the same parts are designated by the same reference numerals, and the description thereof will be omitted.

【００３８】図１１〜図１５を参照して、本発明の第３
の実施例に係る可変コンデンサを説明する。本実施例
は、巻回型コンデンサを利用したものであり、図１１に
示す３枚のグリーンシートを積層し、巻回することによ
り構成される。With reference to FIGS. 11 to 15, the third embodiment of the present invention will be described.
The variable capacitor according to the embodiment will be described. This embodiment uses a wound type capacitor, and is constructed by stacking three green sheets shown in FIG. 11 and winding them.

【００３９】図１１を参照して、誘電体セラミックスよ
りなるセラミックグリーンシート７１と、圧電体セラミ
ックスを主体とするセラミックグリーンシート７２と、
セラミックグリーンシート７３とが用意される。誘電体
セラミックスよりなるセラミックグリーンシート７１の
上面及び下面には、図１２に側面断面図で示すように、
容量取り出しのための電極７４，７５が形成されてい
る。電極７４，７５は、それぞれ、セラミックグリーン
シート７１の異なる側面に至るように形成されている。
この電極７４，７５の側面部７４ａ，７５ａは、後述の
ように外部との電気的接続のために用いられる部分であ
る。Referring to FIG. 11, a ceramic green sheet 71 made of dielectric ceramics, a ceramic green sheet 72 mainly made of piezoelectric ceramics,
A ceramic green sheet 73 is prepared. On the upper surface and the lower surface of the ceramic green sheet 71 made of dielectric ceramics, as shown in the side sectional view of FIG.
Electrodes 74 and 75 for taking out the capacitance are formed. The electrodes 74 and 75 are formed so as to reach different side surfaces of the ceramic green sheet 71, respectively.
The side surface portions 74a and 75a of the electrodes 74 and 75 are portions used for electrical connection with the outside as described later.

【００４０】図１１に戻り、セラミックグリーンシート
７２の上面には、圧電バイアス部を構成する第１の電極
７６が形成されている。第１の電極７６は、グリーンシ
ート７２の一方端面７２ａに至るように形成されてい
る。第１の電極７６の端面部７６ａは、後述のように、
外部との電気的接続のために用いられる。Returning to FIG. 11, a first electrode 76 forming a piezoelectric bias portion is formed on the upper surface of the ceramic green sheet 72. The first electrode 76 is formed so as to reach the one end surface 72a of the green sheet 72. The end surface portion 76a of the first electrode 76 is, as described later,
Used for electrical connection with the outside.

【００４１】本実施例では、上記セラミックグリーンシ
ート７１〜７３を積層し、それによって図１３に示すグ
リーンシート積層体７７を得る。次に、図１３に示すグ
リーンシート積層体７７を一方端７７ａを中心として巻
回することにより、図１４に示す巻回体７８を得ること
ができる。巻回体７８では、一方端面７８ａ側に、上述
した容量取り出しのための電極７４の側面部７４ａが露
出されている。図１４では図示されていないが、巻回体
７８の他方端面７８ｂ側にも、容量取り出しのための電
極７５の側面部７５ａ（図１１参照）が露出されてい
る。他方、巻回体７８の外側端部には、上記第１の電極
７６の端面部７６ａが露出されている。In this embodiment, the ceramic green sheets 71 to 73 are laminated to obtain a green sheet laminate 77 shown in FIG. Next, by winding the green sheet laminated body 77 shown in FIG. 13 around the one end 77a as a center, the wound body 78 shown in FIG. 14 can be obtained. In the wound body 78, the side surface portion 74a of the electrode 74 for taking out the capacitance described above is exposed on the one end surface 78a side. Although not shown in FIG. 14, the side surface 75a (see FIG. 11) of the electrode 75 for taking out the capacitance is also exposed on the other end surface 78b side of the wound body 78. On the other hand, the end surface portion 76a of the first electrode 76 is exposed at the outer end portion of the wound body 78.

【００４２】本実施例では、上記巻回体７８を焼成する
ことにより略円筒状の焼結体を得る。しかる後、図１５
に示すように、得られた焼結体７９の両端面を覆うよう
に金属キャップ８０，８１を装着する。金属キャップ８
０，８１の内面は、前述した容量取り出しのための電極
７４，７５の側面部７４ａ，７５ａに電気的に接続され
る。従って、金属キャップ８０，８１から目的とする静
電容量が取り出される。他方、円筒状の焼結体７９に
は、導電性材料、例えば金属よりなるリング８２が固定
される。また、このリング８２には、例えばはんだ等に
より上記第１の電極７６の端面部７６ａが電気的に接続
される。従って、リング８２と、金属キャップ８０との
間に電圧を印加することにより、上記圧電体セラミック
スを主体とするセラミックグリーンシート７２が焼成さ
れて構成される圧電材料層にバイアス電圧が印加され、
圧電材料層が伸縮する。またこの圧電材料層の伸縮によ
り、圧電材料層と共に巻回されているコンデンサ部を構
成している誘電体層も歪み、それによって静電容量が変
化される。In this embodiment, the winding body 78 is fired to obtain a substantially cylindrical sintered body. Then, Fig. 15
As shown in, metal caps 80 and 81 are attached so as to cover both end surfaces of the obtained sintered body 79. Metal cap 8
The inner surfaces of 0 and 81 are electrically connected to the side surface portions 74a and 75a of the electrodes 74 and 75 for taking out the capacitance described above. Therefore, the target capacitance is taken out from the metal caps 80 and 81. On the other hand, a ring 82 made of a conductive material such as metal is fixed to the cylindrical sintered body 79. Further, the end face portion 76a of the first electrode 76 is electrically connected to the ring 82 by, for example, soldering or the like. Therefore, by applying a voltage between the ring 82 and the metal cap 80, a bias voltage is applied to the piezoelectric material layer formed by firing the ceramic green sheet 72 mainly composed of the piezoelectric ceramics,
The piezoelectric material layer expands and contracts. Further, due to the expansion and contraction of the piezoelectric material layer, the dielectric layer that constitutes the capacitor section wound together with the piezoelectric material layer is also distorted, thereby changing the capacitance.

【００４３】すなわち、本実施例では、上記容量取り出
しのための電極７４が、圧電バイアス部を構成する第２
の電極をも兼ねている。なお、図１５では、上記金属キ
ャップ８０，８１及びリング８２を設けたが、さらに、
金属キャップ８０，８１及びリング８２に、適宜のリー
ド端子を接続し、リード端子付きの電子部品として構成
してもよい。That is, in this embodiment, the electrode 74 for taking out the capacitance is the second electrode constituting the piezoelectric bias portion.
Also doubles as an electrode. Although the metal caps 80 and 81 and the ring 82 are provided in FIG. 15,
Appropriate lead terminals may be connected to the metal caps 80, 81 and the ring 82 to form an electronic component with lead terminals.

【００４４】同様に、前述した第１，第２の実施例にお
いても、外部電極に必要に応じてリード端子を接続する
ことにより、リード端子付きの電子部品とすることも可
能である。Similarly, also in the above-described first and second embodiments, it is possible to form an electronic component with a lead terminal by connecting a lead terminal to the external electrode if necessary.

【００４５】また、図１５に示した第３の実施例の可変
コンデンサ８３において、金属キャップ８０，８１及び
リング８２の外部との電気的接続に必要な部分を残して
周囲に樹脂外装を施してもよい。Further, in the variable capacitor 83 of the third embodiment shown in FIG. 15, a resin exterior is provided around the metal caps 80, 81 and the ring 82, leaving a portion necessary for electrical connection with the outside. Good.

【００４６】なお、上述してきた第１〜第３の実施例で
は、一体焼成技術を用いて各可変コンデンサが構成され
ていたが、本発明におけるコンデンサ部及び圧電バイア
ス部は、それぞれ、一体焼成技術以外の方法により構成
されていてもよい。In each of the above-described first to third embodiments, the variable capacitors are formed by using the integral firing technique. However, the capacitor portion and the piezoelectric bias portion in the present invention are integrally fired techniques. It may be configured by a method other than.

【００４７】[0047]

【発明の効果】以上のように、本発明によれば、コンデ
ンサ部の外側に圧電バイアス部が一体化されており、圧
電バイアス部においては、圧電材料層の両主面に第１，
第２の電極が形成されており、該第１，第２の電極から
バイアス電圧を印加することにより静電容量が変化され
る。すなわち、容量変化率を高めることが可能となる。As described above, according to the present invention, the piezoelectric bias portion is integrated with the outside of the capacitor portion, and in the piezoelectric bias portion, the first and second piezoelectric materials are formed on both main surfaces of the piezoelectric material layer.
A second electrode is formed, and the capacitance is changed by applying a bias voltage from the first and second electrodes. That is, it is possible to increase the capacity change rate.

【００４８】また、誘電体を締め付ける応力によって容
量を変化させるため、誘電体層が３〜１０ｍｍ程度の薄
層品であっても、十分な容量を得ることができる。よっ
て、外部から電気的に容量を連続的に変化させることが
でき、かつ容量変化率の大きな可変コンデンサを提供す
ることが可能となる。Further, since the capacitance is changed by the stress of tightening the dielectric, a sufficient capacitance can be obtained even if the dielectric layer is a thin layer product having a thickness of about 3 to 10 mm. Therefore, it is possible to provide a variable capacitor whose capacity can be continuously changed electrically from the outside and which has a large capacity change rate.

【図面の簡単な説明】[Brief description of drawings]

【図１】従来の可変コンデンサの一例を説明するための
分解斜視図。FIG. 1 is an exploded perspective view for explaining an example of a conventional variable capacitor.

【図２】従来の可変コンデンサを説明するための断面
図。FIG. 2 is a sectional view for explaining a conventional variable capacitor.

【図３】第１の実施例の可変コンデンサを示す斜視図。FIG. 3 is a perspective view showing a variable capacitor of the first embodiment.

【図４】第１の実施例に用いられるコンデンサ部を示す
斜視図。FIG. 4 is a perspective view showing a capacitor unit used in the first embodiment.

【図５】図４のＡ−Ａ線に沿う断面図。5 is a cross-sectional view taken along the line AA of FIG.

【図６】図３のＢ−Ｂ線に沿う断面図。6 is a sectional view taken along the line BB of FIG.

【図７】第２の実施例の可変コンデンサを示す斜視図。FIG. 7 is a perspective view showing a variable capacitor according to a second embodiment.

【図８】図７のＡ−Ａ線に沿う断面図。8 is a cross-sectional view taken along the line AA of FIG.

【図９】図７のＢ−Ｂ線に沿う断面図。9 is a sectional view taken along the line BB of FIG.

【図１０】第２の実施例の変形例を示し、第２の実施例
の図８に相当する断面図。FIG. 10 is a sectional view showing a modification of the second embodiment and corresponding to FIG. 8 of the second embodiment.

【図１１】第３の実施例に用いられるセラミックグリー
ンシート及び電極形状を説明するための分解斜視図。FIG. 11 is an exploded perspective view for explaining the shapes of a ceramic green sheet and electrodes used in the third embodiment.

【図１２】誘電体セラミックスを主体とするグリーンシ
ート及びその上下に形成される電極形状を説明するため
の横断面図。FIG. 12 is a cross-sectional view for explaining a green sheet mainly composed of dielectric ceramics and electrode shapes formed above and below the green sheet.

【図１３】グリーンシート積層体を示す斜視図。FIG. 13 is a perspective view showing a green sheet laminate.

【図１４】第３の実施例で用意される巻回体を示す斜視
図。FIG. 14 is a perspective view showing a wound body prepared in a third embodiment.

【図１５】第３の実施例の可変コンデンサを示す正面
図。FIG. 15 is a front view showing a variable capacitor according to a third embodiment.

【符号の説明】[Explanation of symbols]

２１，４１，６１，８３…可変コンデンサ ２２…コンデンサ部 ２３…圧電バイアス部 ２４…誘電体層を構成するための焼結体 ２５〜２８…内部電極 ３１…第２の電極 ３２…圧電材料層 ３３…第１の電極 ４２ｂ，４２ｄ…圧電材料層としての圧電体セラミック
層 ４２ｃ…誘電体セラミック層 ４３〜４６…容量取り出しのための内部電極 ４９，５０…第１の電極 ５３，５４…第２の電極 ７４…容量取り出しのための電極（兼用第２の電極） ７５…容量取り出しのための電極 ７６…第１の電極21, 41, 61, 83 ... Variable capacitor 22 ... Capacitor section 23 ... Piezoelectric bias section 24 ... Sintered body 25-28 ... Internal electrode 31 ... Second electrode 32 ... Piezoelectric material layer 33 ... 1st electrode 42b, 42d ... Piezoelectric ceramic layer 42c as a piezoelectric material layer 42c ... Dielectric ceramic layer 43-46 ... Internal electrode 49, 50 ... 1st electrode 53, 54 ... 2nd for capacity extraction Electrode 74 ... Electrode for capacity extraction (combined second electrode) 75 ... Electrode for capacity extraction 76 ... First electrode

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 誘電体層と、 前記誘電体層を挟んで対向する容量取り出し電極とを有
するコンデンサ部と、 前記コンデンサ部の外部にコンデンサ部と一体に設けら
れた圧電バイアス部とを備え、 前記圧電バイアス部が圧電材料層と、圧電材料層の両主
面に形成された第１，第２の電極とを有する、可変コン
デンサ。1. A capacitor section having a dielectric layer, a capacitance extraction electrode facing each other with the dielectric layer sandwiched therebetween, and a piezoelectric bias section integrally provided with the capacitor section outside the capacitor section, A variable capacitor, wherein the piezoelectric bias portion has a piezoelectric material layer and first and second electrodes formed on both main surfaces of the piezoelectric material layer. 【請求項２】 前記コンデンサ部が積層コンデンサであ
る、請求項１に記載の可変コンデンサ。2. The variable capacitor according to claim 1, wherein the capacitor section is a multilayer capacitor. 【請求項３】 両主面に容量取り出し電極が形成された
誘電体を、両主面に第１，第２の電極が形成された圧電
材料層とともに巻回されてなり、前記巻回されている容
量取り出し電極及び容量取り出し電極間の誘電体により
前記コンデンサ部が構成されている、請求項１に記載の
可変コンデンサ。3. A dielectric material having capacitance extraction electrodes formed on both main surfaces, together with a piezoelectric material layer having first and second electrodes formed on both main surfaces. The variable capacitor according to claim 1, wherein the capacitor extracting electrode and a dielectric material between the capacitor extracting electrodes constitute the capacitor section.