JPH087770A - 平面放電ａｃ型プラズマディスプレイパネル及びこれを用いた表示装置 - Google Patents
平面放電ａｃ型プラズマディスプレイパネル及びこれを用いた表示装置Info
- Publication number
- JPH087770A JPH087770A JP6144231A JP14423194A JPH087770A JP H087770 A JPH087770 A JP H087770A JP 6144231 A JP6144231 A JP 6144231A JP 14423194 A JP14423194 A JP 14423194A JP H087770 A JPH087770 A JP H087770A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- discharge
- plasma display
- sustain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【目的】画素サイズを小さくして表示を高精細化する。
【構成】ガラス基板１１上に平面状維持電極ＸＡに対し
異なる高さに且つ離間して複数の線状維持電極Ｙｉが配
置されているので、両維持電極を同一高さに配置した従
来構成よりも画素サイズを小さくでき、また、維持電極
Ｙｉの両端からのリード線引き出しが容易にできる。
異なる高さに且つ離間して複数の線状維持電極Ｙｉが配
置されているので、両維持電極を同一高さに配置した従
来構成よりも画素サイズを小さくでき、また、維持電極
Ｙｉの両端からのリード線引き出しが容易にできる。
Description
【産業上の利用分野】本発明は、平面放電ＡＣ型プラズ
マディスプレイパネル及びこれを用いた表示装置に関す
る。
マディスプレイパネル及びこれを用いた表示装置に関す
る。
【従来の技術】図７は、従来の、３電極を有する平面放
電ＡＣ型プラズマディスプレイパネル（以下、ＰＤＰと
言う）の第ｉ行第ｊ列の画素を構成するセル１０の断面
を示す。紙面垂直方向に延びた一対の維持電極Ｘ及びＹ
ｉは、ガラス基板１１上に形成され、その上に壁電荷保
持用の誘電体層１２が被着され、さらにその上にＭｇＯ
保護膜１３が被着されている。一方、紙面左右方向に延
びたアドレス電極Ａｊは、ガラス基板１１と対向配置さ
れたガラス基板１４上に形成され、その上に、誘電体で
もある蛍光体１５が被着されている。また、ガラス基板
１４上には、画素境界に隔壁１６が形成されている。Ｍ
ｇＯ保護膜１３と蛍光体１５との間の放電空間１７に
は、例えばＮｅ＋Ｘｅペニング混合ガスが封入されてい
る。ＰＤＰは、液晶表示パネルに比し、自発光型である
ので表示品質がよく、応答速度が速く、大画面化が容易
である。
電ＡＣ型プラズマディスプレイパネル（以下、ＰＤＰと
言う）の第ｉ行第ｊ列の画素を構成するセル１０の断面
を示す。紙面垂直方向に延びた一対の維持電極Ｘ及びＹ
ｉは、ガラス基板１１上に形成され、その上に壁電荷保
持用の誘電体層１２が被着され、さらにその上にＭｇＯ
保護膜１３が被着されている。一方、紙面左右方向に延
びたアドレス電極Ａｊは、ガラス基板１１と対向配置さ
れたガラス基板１４上に形成され、その上に、誘電体で
もある蛍光体１５が被着されている。また、ガラス基板
１４上には、画素境界に隔壁１６が形成されている。Ｍ
ｇＯ保護膜１３と蛍光体１５との間の放電空間１７に
は、例えばＮｅ＋Ｘｅペニング混合ガスが封入されてい
る。ＰＤＰは、液晶表示パネルに比し、自発光型である
ので表示品質がよく、応答速度が速く、大画面化が容易
である。
【発明が解決しようとする課題】しかし、一対の維持電
極Ｘ及びＹｉを同一面内で離間して配置しなければなら
ず、かつ、維持電極Ｘ及びＹｉ上の誘電体層１２に壁電
荷を面的に保持しなければならないので、画素サイズを
小さくして表示を高精細化するのが制限される。特にカ
ラー表示の場合には、光の３原色の各々についてセルを
形成しなければならないので、この問題が大きくなる。
本発明の目的は、上記問題点に鑑み、画素サイズを小さ
くして表示を高精細化することが可能な平面放電ＡＣ型
プラズマディスプレイパネル及びこれを用いた表示装置
を提供することにある。
極Ｘ及びＹｉを同一面内で離間して配置しなければなら
ず、かつ、維持電極Ｘ及びＹｉ上の誘電体層１２に壁電
荷を面的に保持しなければならないので、画素サイズを
小さくして表示を高精細化するのが制限される。特にカ
ラー表示の場合には、光の３原色の各々についてセルを
形成しなければならないので、この問題が大きくなる。
本発明の目的は、上記問題点に鑑み、画素サイズを小さ
くして表示を高精細化することが可能な平面放電ＡＣ型
プラズマディスプレイパネル及びこれを用いた表示装置
を提供することにある。
【課題を解決するための手段及びその作用】本発明を、
実施例図中の対応する符号を引用して説明する。第１発
明の平面放電ＡＣ型プラズマディスプレイパネルでは、
例えば図１及び図２に示す如く、第１基板１１上に第１
電極ＸＡに対し異なる高さに且つ離間して複数の線状第
２電極Ｙ１〜Ｙｎが配置され、第１電極ＸＡと第２電極
Ｙ１〜Ｙｎとが誘電体層１２、１３で被われ、第１基板
１１と離間して第２基板１４が対向配置され、第２基板
１４上に第２電極Ｙ１〜Ｙｎと離間して交差するように
複数の第３電極Ａ１〜Ａｍが配置され、第２基板１４側
に蛍光体１５が被着され、第１基板１１と第２基板１４
との間の空間１７に放電用ガスが封入されている。この
第１発明によれば、第１基板１１上に第１電極ＸＡに対
し異なる高さに且つ離間して複数の線状第２電極Ｙ１〜
Ｙｎが配置されているので、第１電極と第２電極とを同
一高さに配置した図７の場合よりも画素サイズを小さく
して表示を高精細化することが可能である。また、第２
電極Ｙ１〜Ｙｎが第１電極ＸＡと異なる層に形成されて
いるので、第１電極Ｙ１〜Ｙｎの両端からのリード線引
き出しが容易にでき、これにより後述の第２発明の第１
及び第２の態様が容易に構成できる。第１発明の第１態
様では、例えば図１及び図２に示す如く、第１電極ＸＡ
は、面電極であり、且つ、第２電極Ｙｉよりも第１基板
１１に接近して配置されているる。この第１態様によれ
ば、第１電極ＸＡの電位を、線電極の場合よりも一定に
することができ、表示品質が向上する。第１発明の第２
態様では、例えば図６に示す如く、第１電極ＸＣは、第
２電極Ｙｉと平行かつ重ならないように配置された複数
の線電極であり、該複数の線電極の端部間が連なってい
る。この第２態様によれば、壁電荷による電界強度が第
１態様よりも強くなる。第２発明の平面放電ＡＣ型プラ
ズマディスプレイ装置では、例えば図２に示す如く、上
記いずれかの平面放電ＡＣ型プラズマディスプレイパネ
ルと、複数の第２電極Ｙ１〜Ｙｎに対し線順次でスキャ
ンパルスを印加する走査ドライバ２５Ａ、２５Ｂと、第
３電極Ａ１〜Ａｍに対し該スキャンパルス毎に、該スキ
ャンパルスが印加される第２電極Ｙｉ上の誘電体層１
２、１３に表示データに応じた壁電荷を蓄積させるため
にアドレスパルスを印加するアドレスドライバ２３と、
第１電極ＸＡと第２電極Ｙｉとの間に、誘電体層１２、
１３上の壁電荷による電圧に加えて維持放電を行わせる
ために交流維持パルスを印加する共通ドライバ２４Ａ、
２４Ｂ、２６と、を有する。第２発明の第１態様では、
例えば図１に示す如く、走査ドライバ２５Ａ、２５Ｂ
は、各第２電極Ｙ１〜Ｙｎの両端から上記スキャンパル
スを印加するように第２電極Ｙ１〜Ｙｎに接続されてい
る。この第１態様によれば、各第２電極Ｙ１〜Ｙｎ上で
の電位傾斜が小さくなり、表示品質が向上する。第２発
明の第２態様では、例えば図４に示す如く、走査ドライ
バ２５Ｃ、２５Ｄは、奇数番目の第２電極Ｙ１、Ｙ３、
・・・の一端側から上記スキャンパルスを印加し偶数番
目の第２電極Ｙ２、Ｙ４（不図示）、・・・の他端側か
ら該スキャンパルスを印加するように、第２電極Ｙ１〜
Ｙｎに接続されている。この第２態様によれば、画素サ
イズが小さくて第２電極Ｙ１〜Ｙｎのピッチが小さくて
も、第２電極Ｙ１〜Ｙｎと走査ドライバ２５Ａ及び２５
Ｂとの接続が容易になる。
実施例図中の対応する符号を引用して説明する。第１発
明の平面放電ＡＣ型プラズマディスプレイパネルでは、
例えば図１及び図２に示す如く、第１基板１１上に第１
電極ＸＡに対し異なる高さに且つ離間して複数の線状第
２電極Ｙ１〜Ｙｎが配置され、第１電極ＸＡと第２電極
Ｙ１〜Ｙｎとが誘電体層１２、１３で被われ、第１基板
１１と離間して第２基板１４が対向配置され、第２基板
１４上に第２電極Ｙ１〜Ｙｎと離間して交差するように
複数の第３電極Ａ１〜Ａｍが配置され、第２基板１４側
に蛍光体１５が被着され、第１基板１１と第２基板１４
との間の空間１７に放電用ガスが封入されている。この
第１発明によれば、第１基板１１上に第１電極ＸＡに対
し異なる高さに且つ離間して複数の線状第２電極Ｙ１〜
Ｙｎが配置されているので、第１電極と第２電極とを同
一高さに配置した図７の場合よりも画素サイズを小さく
して表示を高精細化することが可能である。また、第２
電極Ｙ１〜Ｙｎが第１電極ＸＡと異なる層に形成されて
いるので、第１電極Ｙ１〜Ｙｎの両端からのリード線引
き出しが容易にでき、これにより後述の第２発明の第１
及び第２の態様が容易に構成できる。第１発明の第１態
様では、例えば図１及び図２に示す如く、第１電極ＸＡ
は、面電極であり、且つ、第２電極Ｙｉよりも第１基板
１１に接近して配置されているる。この第１態様によれ
ば、第１電極ＸＡの電位を、線電極の場合よりも一定に
することができ、表示品質が向上する。第１発明の第２
態様では、例えば図６に示す如く、第１電極ＸＣは、第
２電極Ｙｉと平行かつ重ならないように配置された複数
の線電極であり、該複数の線電極の端部間が連なってい
る。この第２態様によれば、壁電荷による電界強度が第
１態様よりも強くなる。第２発明の平面放電ＡＣ型プラ
ズマディスプレイ装置では、例えば図２に示す如く、上
記いずれかの平面放電ＡＣ型プラズマディスプレイパネ
ルと、複数の第２電極Ｙ１〜Ｙｎに対し線順次でスキャ
ンパルスを印加する走査ドライバ２５Ａ、２５Ｂと、第
３電極Ａ１〜Ａｍに対し該スキャンパルス毎に、該スキ
ャンパルスが印加される第２電極Ｙｉ上の誘電体層１
２、１３に表示データに応じた壁電荷を蓄積させるため
にアドレスパルスを印加するアドレスドライバ２３と、
第１電極ＸＡと第２電極Ｙｉとの間に、誘電体層１２、
１３上の壁電荷による電圧に加えて維持放電を行わせる
ために交流維持パルスを印加する共通ドライバ２４Ａ、
２４Ｂ、２６と、を有する。第２発明の第１態様では、
例えば図１に示す如く、走査ドライバ２５Ａ、２５Ｂ
は、各第２電極Ｙ１〜Ｙｎの両端から上記スキャンパル
スを印加するように第２電極Ｙ１〜Ｙｎに接続されてい
る。この第１態様によれば、各第２電極Ｙ１〜Ｙｎ上で
の電位傾斜が小さくなり、表示品質が向上する。第２発
明の第２態様では、例えば図４に示す如く、走査ドライ
バ２５Ｃ、２５Ｄは、奇数番目の第２電極Ｙ１、Ｙ３、
・・・の一端側から上記スキャンパルスを印加し偶数番
目の第２電極Ｙ２、Ｙ４（不図示）、・・・の他端側か
ら該スキャンパルスを印加するように、第２電極Ｙ１〜
Ｙｎに接続されている。この第２態様によれば、画素サ
イズが小さくて第２電極Ｙ１〜Ｙｎのピッチが小さくて
も、第２電極Ｙ１〜Ｙｎと走査ドライバ２５Ａ及び２５
Ｂとの接続が容易になる。
【実施例】以下、図面に基づいて本発明の実施例を説明
する。図中、同一又は類似の構成要素には、同一又は類
似の符号を付している。 ［第１実施例］図１は、第１実施例の平面放電ＡＣ型プ
ラズマディスプレイパネルのセルの断面構成を示す。ガ
ラス基板１１上には、面状の維持電極ＸＡが被着され、
維持電極ＸＡ上に誘電体層１２が被着され、誘電体層１
２上に線状の維持電極Ｙｉが形成された後に、維持電極
Ｙｉが誘電体層１２で覆われている。誘電体層１２上に
は、誘電体でもあるＭｇＯ保護膜１３が被着されてい
る。本第１実施例では、維持電極Ｙｉと維持電極ＸＡと
が異なる層に形成されているので、セルサイズを図７の
場合よりも小さくできる。ガラス基板１４側は、維持電
極Ｙｉとアドレス電極Ａｊとの離間交差部を囲む矩形の
隔壁１６の一辺のサイズが図７の場合よりも短くなって
いる他は、図７のガラス基板１４側と同一構成である。
図２は、図１のセル１０を有するプラズマディスプレイ
装置２０の概略構成を示す。表示パネル２１は、ｎ×ｍ
画素であり、維持電極Ｙｉ及びアドレス電極Ａｊの添字
ｉ及びｊは、ｉ＝１〜ｎ、ｊ＝１〜ｍである。維持電極
ＸＡ、Ｙｉ及びアドレス電極Ａｊに印加される電圧は、
電源回路２２で生成され、アドレスドライバ２３、Ｙ共
通ドライバ２４Ａ及び２４Ｂ、走査ドライバ２５Ａ及び
２５Ｂ並びにＸ共通ドライバ２６を介して供給される。
維持電極Ｙ１〜Ｙｎが維持電極ＸＡと異なる層に形成さ
れているので、維持電極Ｙ１〜Ｙｎの両端からのリード
線引き出しが容易にでき、維持電極Ｙ１〜Ｙｎの一端及
び他端に互いに対称的に走査ドライバ２５Ａ及び２５Ｂ
の出力端が接続されている。これにより、各維持電極Ｙ
１〜Ｙｎ上での電位傾斜が小さくなり、表示品質が向上
する。また、Ｘ共通ドライバ２６の出力端は、維持電極
ＸＡ上の電位をより均一にするために、維持電極ＸＡの
両端部に接続されている。ドライバ２３、２４Ａ、２４
Ｂ、２５Ａ、２５Ｂ及び２６は、制御回路２７からの信
号により制御される。制御回路２７はこの制御信号を、
外部から供給される表示データＤＡＴＡ、表示データＤ
ＡＴＡに同期したドットクロックＣＬＫ、垂直同期信号
ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づいて生成
する。アドレスドライバ２３は、制御回路２７から直列
の表示データ及びシフトパルスがそれぞれ直列データ入
力端及びクロック入力端に供給されるシフトレジスタ２
３１と、１行分の表示データがシフトレジスタ２３１に
確保された時点でシフトレジスタ２３１の並列表示デー
タが保持されるラッチ回路２３２と、ラッチ回路２３２
の出力に基づいてオン／オフが定められ、駆動電圧出力
のタイミングが制御回路２７からの制御信号で制御され
るアドレス電極駆動回路２３３とを有する。アドレス電
極駆動回路２３３のｍ個の出力端はそれぞれ、アドレス
電極Ａ１〜Ａｍに接続されている。走査ドライバ２５Ａ
は、サブフィールド内のアドレス期間の始端に同期して
直列データ入力端に‘１’が供給され、アドレスサイク
ルに同期したシフトパルスがクロック入力端に供給され
るシフトレジスタ２５Ａ１と、シフトレジスタ２５Ａ１
の各ビットの出力によりオン／オフが定められ、駆動電
圧出力のタイミングが制御回路２７からの制御信号で制
御されるＹ駆動回路２５Ａ２とを有する。Ｙ駆動回路２
５Ａ２の出力端は、維持電極Ｙ１〜Ｙｎの一端に接続さ
れている。Ｙ共通ドライバ２４Ａは、Ｙ駆動回路２５Ａ
２を介して維持電極Ｙ１〜Ｙｎに共通の駆動電圧を供給
するためのものである。Ｙ共通ドライバ２４Ｂ及び走査
ドライバ２５Ｂはそれぞれ、Ｙ共通ドライバ２４Ａ及び
走査ドライバ２５Ａと同一構成である。図３は、図２の
装置の動作の一例を示す電極印加電圧波形図であり、１
サブフィールド分を示している。この駆動方法は、アド
レス／維持放電分離型・自己消去アドレス方式であり、
１サブフィールドは、全セルの壁電荷を少し残した状態
にするためのリセット期間と、点灯させる画素に対し後
の維持放電が可能な程度に壁電荷をアドレス放電により
蓄積させるためのアドレス期間と、壁電荷に維持パルス
を上乗せして、アドレス放電が生じたセルに対してのみ
維持放電を生じさせるための維持放電期間とに分けられ
る。以下、図３中の時点ａ〜ｇ以降の動作について説明
する。 （ａ）リセット期間では、全画素の壁電荷を略同一にす
るために、最初に、維持電極Ｙ１〜Ｙｎを０Ｖにした状
態で、維持電極ＸＡに電位ＶＳ＋ＶＷの書き込みパルス
が印加される。電位ＶＷは、維持電極ＸＡと維持電極Ｙ
ｉとの間の放電開始電圧をＶｆxyとすると、 ＶＳ＋ＶＷ＞Ｖｆxy＞ＶＷ ・・・（１） を満たすように定められており、維持電極ＸＡと維持電
極Ｙ１〜Ｙｎとの間で全面書き込み放電Ｗが生ずる。こ
の際、放電が進むにつれて、図１に示す如く、維持電極
ＸＡの上方かつ維持電極Ｙ１〜Ｙｎの側部のＭｇＯ保護
膜１３の表面には電子の壁電荷が蓄積され、一方、維持
電極Ｙ１〜Ｙｎの上方のＭｇＯ保護膜１３の表面には正
イオンの壁電荷が蓄積される。これら壁電荷は放電空間
内の電界強度を低減させるので、放電は直ちに収束に向
かい、１〜数μｓで終結する。終結したときの壁電荷に
よる電圧をＶwall1で表す。 （ｂ）全画素の壁電荷をより揃えるために、維持電極Ｘ
Ａを０Ｖにした状態で、維持電極Ｙ１〜Ｙｎに電位ＶＳ
の維持パルスが印加される。電位ＶＳは、 ＶＳ＋Ｖwall1＞Ｖｆ＞ＶＳ ・・・（２）を 満たすように定められており、維持電極ＸＡと維持電極
Ｙ１〜Ｙｎとの間で全面維持放電Ｓが生ずる。これによ
り、壁電荷の極性が上記（ａ）の場合と逆になる。 （ｃ）維持電極Ｙ１〜Ｙｎを０Ｖにした状態で、電位Ｖ
Ｓより低い電位の消去パルスが維持電極ＸＡに印加され
る。これにより、一部の壁電荷が中和されて、壁電荷の
削減が行われる。このとき、維持電極Ｙ１〜Ｙｎの上方
に残った負の壁電荷は、低い電位ＶＡで次のアドレス放
電を生じさせるのに役立つ。この壁電荷の量は、アドレ
ス期間でアドレス放電を行わなかったセルに対し維持放
電期間で維持パルスにより維持放電が生じない程度にす
る必要がある。次に、アドレス期間に移る。 （ｄ）維持電極ＸＡ及びＹ１〜Ｙｎを電位ＶＳにする。 （ｅ）維持電極Ｙ１を選択し、すなわち維持電極Ｙ１〜
ＹｎのうちＹ１のみにスキャンパルスが印加され、同時
に、選択ラインの点灯させるセルについてのみアドレス
電極Ａｊに電位ＶＡのアドレスパルスが印加されて、書
き込み放電を生じさせる。以下、維持電極Ｙ２〜Ｙｎを
順次選択して、書き込み放電を生じさせる。次に、維持
放電期間に移る。 （ｆ）維持電極Ｙ１〜Ｙｎの電圧波形を互いに同一に
し、維持電極ＸＡとＹとに交互に維持パルスが印加され
て、アドレス期間で書き込みを行ったセルを点灯させ
る。本第１実施例では、アドレス電極Ａ１〜Ａｍに対し
維持電極Ｙ１〜Ｙｎが維持電極ＸＡよりも接近している
ので、アドレスパルスの電圧を従来よりも低減できる。
また、維持電極ＸＡが面状であるので、その電位を従来
よりも一定にすることができ、表示品質が向上する。 ［第２実施例］図２において、画素サイズが小さくなる
と維持電極Ｙ１〜Ｙｎのピッチが小さくなって、維持電
極Ｙ１〜Ｙｎと走査ドライバ２５Ａ及び２５Ｂとの接続
が困難となる。そこで、第２実施例のプラズマディスプ
レイ装置２０Ａでは、図４に示す如く、維持電極Ｙ１〜
Ｙｎの一端側及び他端側に走査ドライバ２５Ｃ及び２５
Ｄが配置され、維持電極Ｙ１〜Ｙｎのうち、奇数番目の
一端が走査ドライバ２５Ｃの出力端に接続され、偶数番
目の他端が走査ドライバ２５Ｄの出力端に接続されてい
る。他の点は、図２の場合と同一である。 ［第３実施例］図１のセルでは、同一極性の壁電荷が維
持電極Ｙｉの両側に分割されるので、電界強度が弱くな
り、維持放電に必要な壁電荷の量を図７場合よりも多く
する必要がある。そこで、第３実施例のセル１０Ｂで
は、図に５示す如く、維持電極Ｙｉと、維持電極Ｙｉの
一方側の維持電極ＸＢとの間でのみ面放電を行わせるた
めに、維持電極Ｙｉとその下方及び非面放電側の維持電
極ＸＢとの間隔を、維持電極Ｙｉと面放電側の維持電極
ＸＢとの間隔よりも大きくしている。また、維持電極Ｙ
ｉを、隔壁１６の一辺側に寄せて配置することにより、
維持電極ＸＢ上の充分な面放電領域を確保するととも
に、非面放電側で放電が生じ難くしている。本第３実施
例によれば、壁電荷の上記分割が生じないので、アドレ
スパルスの電圧を図１の場合よりも低くすることができ
る。 ［第４実施例］図５の段付面状の維持電極ＸＢにおい
て、線状の維持電極Ｙｉとの間で放電に寄与しない部分
は必要でない。そこで、第４実施例のセル１０Ｃでは、
図６に示す如く、維持電極Ｙｉと重ならないように維持
電極Ｙｉに接近し且つ維持電極Ｙｉに平行に、線状の維
持電極ＸＣをガラス基板１１上に形成している。維持電
極ＸＣの端部は、点線で示すように異なる維持電極ＸＣ
間で連続している。すなわち、維持電極ＸＣは、図１の
維持電極ＸＡから矩形の不要部分を切り抜いた形状とな
っている。他の点は、図１の場合と同一である。なお、
本発明はＰＤＰの構成に特徴があり、本発明には、この
ＰＤＰと各種駆動方法のドライバとの組み合わせの表示
装置が含まれる。
する。図中、同一又は類似の構成要素には、同一又は類
似の符号を付している。 ［第１実施例］図１は、第１実施例の平面放電ＡＣ型プ
ラズマディスプレイパネルのセルの断面構成を示す。ガ
ラス基板１１上には、面状の維持電極ＸＡが被着され、
維持電極ＸＡ上に誘電体層１２が被着され、誘電体層１
２上に線状の維持電極Ｙｉが形成された後に、維持電極
Ｙｉが誘電体層１２で覆われている。誘電体層１２上に
は、誘電体でもあるＭｇＯ保護膜１３が被着されてい
る。本第１実施例では、維持電極Ｙｉと維持電極ＸＡと
が異なる層に形成されているので、セルサイズを図７の
場合よりも小さくできる。ガラス基板１４側は、維持電
極Ｙｉとアドレス電極Ａｊとの離間交差部を囲む矩形の
隔壁１６の一辺のサイズが図７の場合よりも短くなって
いる他は、図７のガラス基板１４側と同一構成である。
図２は、図１のセル１０を有するプラズマディスプレイ
装置２０の概略構成を示す。表示パネル２１は、ｎ×ｍ
画素であり、維持電極Ｙｉ及びアドレス電極Ａｊの添字
ｉ及びｊは、ｉ＝１〜ｎ、ｊ＝１〜ｍである。維持電極
ＸＡ、Ｙｉ及びアドレス電極Ａｊに印加される電圧は、
電源回路２２で生成され、アドレスドライバ２３、Ｙ共
通ドライバ２４Ａ及び２４Ｂ、走査ドライバ２５Ａ及び
２５Ｂ並びにＸ共通ドライバ２６を介して供給される。
維持電極Ｙ１〜Ｙｎが維持電極ＸＡと異なる層に形成さ
れているので、維持電極Ｙ１〜Ｙｎの両端からのリード
線引き出しが容易にでき、維持電極Ｙ１〜Ｙｎの一端及
び他端に互いに対称的に走査ドライバ２５Ａ及び２５Ｂ
の出力端が接続されている。これにより、各維持電極Ｙ
１〜Ｙｎ上での電位傾斜が小さくなり、表示品質が向上
する。また、Ｘ共通ドライバ２６の出力端は、維持電極
ＸＡ上の電位をより均一にするために、維持電極ＸＡの
両端部に接続されている。ドライバ２３、２４Ａ、２４
Ｂ、２５Ａ、２５Ｂ及び２６は、制御回路２７からの信
号により制御される。制御回路２７はこの制御信号を、
外部から供給される表示データＤＡＴＡ、表示データＤ
ＡＴＡに同期したドットクロックＣＬＫ、垂直同期信号
ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づいて生成
する。アドレスドライバ２３は、制御回路２７から直列
の表示データ及びシフトパルスがそれぞれ直列データ入
力端及びクロック入力端に供給されるシフトレジスタ２
３１と、１行分の表示データがシフトレジスタ２３１に
確保された時点でシフトレジスタ２３１の並列表示デー
タが保持されるラッチ回路２３２と、ラッチ回路２３２
の出力に基づいてオン／オフが定められ、駆動電圧出力
のタイミングが制御回路２７からの制御信号で制御され
るアドレス電極駆動回路２３３とを有する。アドレス電
極駆動回路２３３のｍ個の出力端はそれぞれ、アドレス
電極Ａ１〜Ａｍに接続されている。走査ドライバ２５Ａ
は、サブフィールド内のアドレス期間の始端に同期して
直列データ入力端に‘１’が供給され、アドレスサイク
ルに同期したシフトパルスがクロック入力端に供給され
るシフトレジスタ２５Ａ１と、シフトレジスタ２５Ａ１
の各ビットの出力によりオン／オフが定められ、駆動電
圧出力のタイミングが制御回路２７からの制御信号で制
御されるＹ駆動回路２５Ａ２とを有する。Ｙ駆動回路２
５Ａ２の出力端は、維持電極Ｙ１〜Ｙｎの一端に接続さ
れている。Ｙ共通ドライバ２４Ａは、Ｙ駆動回路２５Ａ
２を介して維持電極Ｙ１〜Ｙｎに共通の駆動電圧を供給
するためのものである。Ｙ共通ドライバ２４Ｂ及び走査
ドライバ２５Ｂはそれぞれ、Ｙ共通ドライバ２４Ａ及び
走査ドライバ２５Ａと同一構成である。図３は、図２の
装置の動作の一例を示す電極印加電圧波形図であり、１
サブフィールド分を示している。この駆動方法は、アド
レス／維持放電分離型・自己消去アドレス方式であり、
１サブフィールドは、全セルの壁電荷を少し残した状態
にするためのリセット期間と、点灯させる画素に対し後
の維持放電が可能な程度に壁電荷をアドレス放電により
蓄積させるためのアドレス期間と、壁電荷に維持パルス
を上乗せして、アドレス放電が生じたセルに対してのみ
維持放電を生じさせるための維持放電期間とに分けられ
る。以下、図３中の時点ａ〜ｇ以降の動作について説明
する。 （ａ）リセット期間では、全画素の壁電荷を略同一にす
るために、最初に、維持電極Ｙ１〜Ｙｎを０Ｖにした状
態で、維持電極ＸＡに電位ＶＳ＋ＶＷの書き込みパルス
が印加される。電位ＶＷは、維持電極ＸＡと維持電極Ｙ
ｉとの間の放電開始電圧をＶｆxyとすると、 ＶＳ＋ＶＷ＞Ｖｆxy＞ＶＷ ・・・（１） を満たすように定められており、維持電極ＸＡと維持電
極Ｙ１〜Ｙｎとの間で全面書き込み放電Ｗが生ずる。こ
の際、放電が進むにつれて、図１に示す如く、維持電極
ＸＡの上方かつ維持電極Ｙ１〜Ｙｎの側部のＭｇＯ保護
膜１３の表面には電子の壁電荷が蓄積され、一方、維持
電極Ｙ１〜Ｙｎの上方のＭｇＯ保護膜１３の表面には正
イオンの壁電荷が蓄積される。これら壁電荷は放電空間
内の電界強度を低減させるので、放電は直ちに収束に向
かい、１〜数μｓで終結する。終結したときの壁電荷に
よる電圧をＶwall1で表す。 （ｂ）全画素の壁電荷をより揃えるために、維持電極Ｘ
Ａを０Ｖにした状態で、維持電極Ｙ１〜Ｙｎに電位ＶＳ
の維持パルスが印加される。電位ＶＳは、 ＶＳ＋Ｖwall1＞Ｖｆ＞ＶＳ ・・・（２）を 満たすように定められており、維持電極ＸＡと維持電極
Ｙ１〜Ｙｎとの間で全面維持放電Ｓが生ずる。これによ
り、壁電荷の極性が上記（ａ）の場合と逆になる。 （ｃ）維持電極Ｙ１〜Ｙｎを０Ｖにした状態で、電位Ｖ
Ｓより低い電位の消去パルスが維持電極ＸＡに印加され
る。これにより、一部の壁電荷が中和されて、壁電荷の
削減が行われる。このとき、維持電極Ｙ１〜Ｙｎの上方
に残った負の壁電荷は、低い電位ＶＡで次のアドレス放
電を生じさせるのに役立つ。この壁電荷の量は、アドレ
ス期間でアドレス放電を行わなかったセルに対し維持放
電期間で維持パルスにより維持放電が生じない程度にす
る必要がある。次に、アドレス期間に移る。 （ｄ）維持電極ＸＡ及びＹ１〜Ｙｎを電位ＶＳにする。 （ｅ）維持電極Ｙ１を選択し、すなわち維持電極Ｙ１〜
ＹｎのうちＹ１のみにスキャンパルスが印加され、同時
に、選択ラインの点灯させるセルについてのみアドレス
電極Ａｊに電位ＶＡのアドレスパルスが印加されて、書
き込み放電を生じさせる。以下、維持電極Ｙ２〜Ｙｎを
順次選択して、書き込み放電を生じさせる。次に、維持
放電期間に移る。 （ｆ）維持電極Ｙ１〜Ｙｎの電圧波形を互いに同一に
し、維持電極ＸＡとＹとに交互に維持パルスが印加され
て、アドレス期間で書き込みを行ったセルを点灯させ
る。本第１実施例では、アドレス電極Ａ１〜Ａｍに対し
維持電極Ｙ１〜Ｙｎが維持電極ＸＡよりも接近している
ので、アドレスパルスの電圧を従来よりも低減できる。
また、維持電極ＸＡが面状であるので、その電位を従来
よりも一定にすることができ、表示品質が向上する。 ［第２実施例］図２において、画素サイズが小さくなる
と維持電極Ｙ１〜Ｙｎのピッチが小さくなって、維持電
極Ｙ１〜Ｙｎと走査ドライバ２５Ａ及び２５Ｂとの接続
が困難となる。そこで、第２実施例のプラズマディスプ
レイ装置２０Ａでは、図４に示す如く、維持電極Ｙ１〜
Ｙｎの一端側及び他端側に走査ドライバ２５Ｃ及び２５
Ｄが配置され、維持電極Ｙ１〜Ｙｎのうち、奇数番目の
一端が走査ドライバ２５Ｃの出力端に接続され、偶数番
目の他端が走査ドライバ２５Ｄの出力端に接続されてい
る。他の点は、図２の場合と同一である。 ［第３実施例］図１のセルでは、同一極性の壁電荷が維
持電極Ｙｉの両側に分割されるので、電界強度が弱くな
り、維持放電に必要な壁電荷の量を図７場合よりも多く
する必要がある。そこで、第３実施例のセル１０Ｂで
は、図に５示す如く、維持電極Ｙｉと、維持電極Ｙｉの
一方側の維持電極ＸＢとの間でのみ面放電を行わせるた
めに、維持電極Ｙｉとその下方及び非面放電側の維持電
極ＸＢとの間隔を、維持電極Ｙｉと面放電側の維持電極
ＸＢとの間隔よりも大きくしている。また、維持電極Ｙ
ｉを、隔壁１６の一辺側に寄せて配置することにより、
維持電極ＸＢ上の充分な面放電領域を確保するととも
に、非面放電側で放電が生じ難くしている。本第３実施
例によれば、壁電荷の上記分割が生じないので、アドレ
スパルスの電圧を図１の場合よりも低くすることができ
る。 ［第４実施例］図５の段付面状の維持電極ＸＢにおい
て、線状の維持電極Ｙｉとの間で放電に寄与しない部分
は必要でない。そこで、第４実施例のセル１０Ｃでは、
図６に示す如く、維持電極Ｙｉと重ならないように維持
電極Ｙｉに接近し且つ維持電極Ｙｉに平行に、線状の維
持電極ＸＣをガラス基板１１上に形成している。維持電
極ＸＣの端部は、点線で示すように異なる維持電極ＸＣ
間で連続している。すなわち、維持電極ＸＣは、図１の
維持電極ＸＡから矩形の不要部分を切り抜いた形状とな
っている。他の点は、図１の場合と同一である。なお、
本発明はＰＤＰの構成に特徴があり、本発明には、この
ＰＤＰと各種駆動方法のドライバとの組み合わせの表示
装置が含まれる。
【発明の効果】以上説明した如く、本発明に係る平面放
電ＡＣ型プラズマディスプレイパネルによれば、第１基
板上に第１電極に対し異なる高さに且つ離間して複数の
線状第２電極が配置されているので、第１電極と第２電
極とを同一高さに配置した従来構成よりも画素サイズを
小さくして表示を高精細化することが可能であるという
効果を奏する。また、第２電極が第１電極と異なる層に
形成されているので、第２電極の両端からのリード線引
き出しが容易にでき、第２発明の第１及び第２の態様が
容易に構成できるという効果を奏する。第１発明の第１
態様によれば、第１電極の電位を、線電極の場合よりも
一定にすることができ、表示品質が向上するという効果
を奏する。第１発明の第２態様によれば、壁電荷による
電界強度が第１態様よりも強くなるという効果を奏す
る。第２発明の第１態様によれば、第２電極上での電位
傾斜が小さくなり、表示品質が向上するという効果を奏
する。第２発明の第２態様によれば、画素サイズが小さ
くて第２電極のピッチが小さくても、第２電極と走査ド
ライバとの接続が容易になるという効果を奏する。
電ＡＣ型プラズマディスプレイパネルによれば、第１基
板上に第１電極に対し異なる高さに且つ離間して複数の
線状第２電極が配置されているので、第１電極と第２電
極とを同一高さに配置した従来構成よりも画素サイズを
小さくして表示を高精細化することが可能であるという
効果を奏する。また、第２電極が第１電極と異なる層に
形成されているので、第２電極の両端からのリード線引
き出しが容易にでき、第２発明の第１及び第２の態様が
容易に構成できるという効果を奏する。第１発明の第１
態様によれば、第１電極の電位を、線電極の場合よりも
一定にすることができ、表示品質が向上するという効果
を奏する。第１発明の第２態様によれば、壁電荷による
電界強度が第１態様よりも強くなるという効果を奏す
る。第２発明の第１態様によれば、第２電極上での電位
傾斜が小さくなり、表示品質が向上するという効果を奏
する。第２発明の第２態様によれば、画素サイズが小さ
くて第２電極のピッチが小さくても、第２電極と走査ド
ライバとの接続が容易になるという効果を奏する。
【図１】本発明の第１実施例の平面放電ＡＣ型プラズマ
ディスプレイパネルのセル断面構成図である。
ディスプレイパネルのセル断面構成図である。
【図２】本発明の第１実施例の平面放電ＡＣ型プラズマ
ディスプレイ装置の概略構成を示すブロック図である。
ディスプレイ装置の概略構成を示すブロック図である。
【図３】図２の装置の動作の一例を示す電極印加電圧波
形図である。
形図である。
【図４】本発明の第２実施例の平面放電ＡＣ型プラズマ
ディスプレイ装置の概略構成を示すブロック図である。
ディスプレイ装置の概略構成を示すブロック図である。
【図５】本発明の第３実施例の平面放電ＡＣ型プラズマ
ディスプレイパネルのセル断面構成図である。
ディスプレイパネルのセル断面構成図である。
【図６】本発明の第４実施例の平面放電ＡＣ型プラズマ
ディスプレイパネルのセル断面構成図である。
ディスプレイパネルのセル断面構成図である。
【図７】従来の平面放電ＡＣ型プラズマディスプレイパ
ネルのセル断面構成図である。
ネルのセル断面構成図である。
１０、１０Ａ〜１０Ｃ セル １１、１４ ガラス基板 １２ 誘電体層 １３ ＭｇＯ保護膜 １５ 蛍光体 １６ 隔壁 １７ 放電空間 Ａ１〜Ａｍ、Ａｊ アドレス電極 ＸＡ〜ＸＣ、Ｙ１〜Ｙｎ、Ｙｉ 維持電極 ２０、２０Ａ プラズマディスプレイ装置
Claims (6)
- 【請求項１】 第１基板上に第１電極に対し異なる高さ
に且つ離間して複数の線状第２電極が配置され、該第１
電極と該第２電極とが誘電体層で被われ、該第１基板と
離間して第２基板が対向配置され、該第２基板上に該第
２電極と離間して交差するように複数の第３電極が配置
され、該第２基板側に蛍光体が被着され、該第１基板と
該第２基板との間の空間に放電用ガスが封入されている
ことを特徴とする平面放電ＡＣ型プラズマディスプレイ
パネル。 - 【請求項２】 前記第１電極は、面電極であり、且つ、
前記第２電極よりも前記第１基板に接近して配置されて
いることを特徴とする請求項１記載の平面放電ＡＣ型プ
ラズマディスプレイパネル。 - 【請求項３】 前記第１電極は、前記第２電極と平行か
つ重ならないように配置された複数の線電極であり、該
複数の線電極の端部間が連なっていることを特徴とする
請求項１記載の平面放電ＡＣ型プラズマディスプレイパ
ネル。 - 【請求項４】 請求項１乃至３のいずれか１つに記載の
平面放電ＡＣ型プラズマディスプレイパネルと、 前記複数の第２電極に対し線順次でスキャンパルスを印
加する走査ドライバと、 前記第３電極に対し該スキャンパルス毎に、該スキャン
パルスが印加される第２電極上の前記誘電体層に表示デ
ータに応じた壁電荷を蓄積させるためにアドレスパルス
を印加するアドレスドライバと、 前記第１電極と該第２電極との間に、該誘電体層上の壁
電荷による電圧に加えて維持放電を行わせるために交流
維持パルスを印加する共通ドライバと、 を有することを特徴とする平面放電ＡＣ型プラズマディ
スプレイ装置。 - 【請求項５】 前記走査ドライバは、各第２電極の両端
から前記スキャンパルスを印加するように該第２電極に
接続されていることを特徴とする請求項４記載の平面放
電ＡＣ型プラズマディスプレイ装置。 - 【請求項６】 前記走査ドライバは、奇数番目の前記第
２電極の一端側から前記スキャンパルスを印加し偶数番
目の該第２電極の他端側から該スキャンパルスを印加す
るように、該第２電極に接続されていることを特徴とす
る請求項４記載の平面放電ＡＣ型プラズマディスプレイ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144231A JPH087770A (ja) | 1994-06-27 | 1994-06-27 | 平面放電ａｃ型プラズマディスプレイパネル及びこれを用いた表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144231A JPH087770A (ja) | 1994-06-27 | 1994-06-27 | 平面放電ａｃ型プラズマディスプレイパネル及びこれを用いた表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH087770A true JPH087770A (ja) | 1996-01-12 |
Family
ID=15357297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6144231A Pending JPH087770A (ja) | 1994-06-27 | 1994-06-27 | 平面放電ａｃ型プラズマディスプレイパネル及びこれを用いた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087770A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990027577A (ko) * | 1997-09-30 | 1999-04-15 | 김영남 | 교류형 플라즈마 표시소자의 유전층 |
| US6407503B1 (en) | 1998-09-14 | 2002-06-18 | Nec Corporation | Plasma display panel |
| JP2003036052A (ja) * | 2001-07-24 | 2003-02-07 | Fujitsu Ltd | プラズマディスプレイ装置 |
| US6614412B1 (en) | 1999-09-01 | 2003-09-02 | Nec Corporation | Apparatus, manufacturing method and driving method of plasma display panel |
-
1994
- 1994-06-27 JP JP6144231A patent/JPH087770A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990027577A (ko) * | 1997-09-30 | 1999-04-15 | 김영남 | 교류형 플라즈마 표시소자의 유전층 |
| US6407503B1 (en) | 1998-09-14 | 2002-06-18 | Nec Corporation | Plasma display panel |
| US6614412B1 (en) | 1999-09-01 | 2003-09-02 | Nec Corporation | Apparatus, manufacturing method and driving method of plasma display panel |
| JP2003036052A (ja) * | 2001-07-24 | 2003-02-07 | Fujitsu Ltd | プラズマディスプレイ装置 |
| KR100803410B1 (ko) * | 2001-07-24 | 2008-02-13 | 가부시키가이샤 히타치세이사쿠쇼 | 플라즈마 디스플레이 장치 |
| JP4675517B2 (ja) * | 2001-07-24 | 2011-04-27 | 株式会社日立製作所 | プラズマディスプレイ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100751000B1 (ko) | 가스 방전 패널의 구동 방법 | |
| KR20000007601A (ko) | 플라즈마 디스플레이 패널 구동방법 및 장치 | |
| JP2003271090A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| JPH11316571A (ja) | Ａｃ形ｐｄｐの駆動方法 | |
| JP3644712B2 (ja) | 平面表示装置 | |
| KR100338519B1 (ko) | 플라즈마 디스플레이 패널의 어드레스 방법 | |
| JPH10319900A (ja) | プラズマディスプレイ装置の駆動方法 | |
| US6661395B2 (en) | Method and device to drive a plasma display | |
| JPH087770A (ja) | 平面放電ａｃ型プラズマディスプレイパネル及びこれを用いた表示装置 | |
| KR100278783B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP4325237B2 (ja) | プラズマディスプレイパネル | |
| US6320313B1 (en) | Plasma display panel with optical shutter | |
| WO2004086340A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR20010005050A (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 방법 | |
| KR100336606B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| JP2001166734A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP5011615B2 (ja) | プラズマディスプレイ装置 | |
| JP2002108274A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2005084364A (ja) | プラズマディスプレイ装置 | |
| JP2004031043A (ja) | プラズマディスプレイパネル | |
| JP2003330406A (ja) | プラズマディスプレイ装置 | |
| JP2003029703A (ja) | プラズマディスプレイ装置 | |
| JP2005024607A (ja) | プラズマディスプレイ装置 | |
| KR20010064311A (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| JP2009157155A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |