JPH0877081A - ファイルメモリシステム - Google Patents

Abstract

(57)【要約】 【目的】 不揮発性メモリのセクタ管理データの無駄な
データ書換えを防止できるファイルメモリシステムを提
供することにある。 【構成】 ファイルのデータをセクタ単位で格納するフ
ァイルメモリシステムにおいて、ブロック単位で電気的
に書換え可能な不揮発性憶装置５はセクタ毎の利用状況
を示すセクタ管理データ５１を有する。揮発性記憶装置
４には備不揮発性記憶装置５からセクタ管理データが初
期設定され、ファイル操作に応じてその内容が更新され
るセクタテーブル４１が形成される。揮発性記憶装置に
対する電源供給が停止されるとき、不揮発性記憶装置が
保持する上記セクタ管理データの内容をブロック単位で
上記セクタテーブルの内容と比較し、不一致が検出され
たブロックに対してのみ対応する上記セクタテーブルの
内容で書換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気的に書換え可能な
不揮発性半導体記憶装置としてフラッシュメモリを利用
するファイルメモリシステムに係り、例えばコンピュー
タの補助記憶装置として利用されるメモリカードに適用
して有効な技術である。

【０００２】

【従来の技術】セクタ単位でファイルのデータを格納す
るファイルメモリシステムとして、例えばフラッシュメ
モリを利用するファイルメモリシステムがある。上記フ
ラッシュメモリはエレクトリカリ・イレーザブル・アン
ド・プログラマブル・リード・オンリ・メモリ（以下単
にＥＥＰＲＯＭと記す）と同様に電気的に消去及び書込
みを行うことが可能であり、その場合はメモリセルの全
てを一括して、またはメモリセルのブロックを一括して
電気的に消去する機能を持つ。また上記各ブロックは複
数セクタ以上の容量を有し、従って１つのブロックには
複数個のセクタが含まれる。これによりフラッシュメモ
リのデータを書換える場合はブロック単位で消去されて
当該ブロックに含まれる複数個のセクタのデータが一括
して書換えられる。即ち、書換えの単位はセクタの単位
よりも大きくされる。従ってセクタの書換えに際しては
該セクタが含まれるメモリブロックに有効な別のセクタ
が存在する場合には、そのまま該セクタのデータの書換
えは不可能であり、当該書換えには空きセクタを利用す
ることになる。その為セクタ毎に有効または無効を示す
情報が必要とされる。

【０００３】また上記フラッシュメモリは、データの消
去及び書込み時にメモリセルに高電界を印加する為、デ
ータの書換え可能な回数に限度がある。フラッシュメモ
リは通常数万回程度の書換えは可能であるが、特定のブ
ロックに書換え処理が集中した場合にはブロック間でデ
ータ書換え回数に差が生じ、記憶素子の劣化の程度が不
均等になる。このようにフラッシュメモリに対してはデ
ータ書換え回数を制限するだけでなく、ブロック毎のデ
ータ書換え回数の均等化をも考慮する必要がある。従っ
て特定のブロックに書換えが集中することを防止する
為、例えばブロック毎の消去回数を記録し、相対的に書
換え回数の少ない有効データを有するメモリブロックの
内容を、相対的に書換え回数の多い無効データを有する
メモリブロックに移動する。その為には、データを入換
えたブロックのメモリアドレスとセクタとの関係を規定
する情報が必要とされる。

【０００４】上述の有効または無効を示す情報、そして
入換えられたメモリブロックのアドレスとセクタとの関
係を規定する情報は、セクタ管理データとしてセクタ毎
に保持されなければならない。上記セクタ管理データは
上記フラッシュメモリ上で更新することも可能である
が、その場合はファイルのデータ書換えに際して上記フ
ァイルを格納するセクタだけでなく上記セクタ管理デー
タも書換える必要が生じる為、上記フラッシュメモリの
書換え回数が増加する。更にフラッシュメモリのデータ
を書換える場合は、データを読出す場合に比して著しく
長い時間を必要とする。従って上記セクタ管理データを
フラッシュメモリ上で書換える場合は、ファイルのデー
タ書換え時間に上記セクタ管理データの書換えに要する
時間が加算され、当該フラッシュメモリに対する書換え
時間が著しく増大する。更に上記セクタ管理データの書
換えに要する時間の為、ファイルのデータ書換えに不所
望な待ち時間が生じる可能性がある。これにより上記フ
ラッシュメモリに格納されたセクタ管理データを、セク
タの利用状況の変化に伴って逐次更新することは得策で
はない。従って上記フラッシュメモリとは別に上記ファ
イルメモリシステムにワーク領域を設け、上記ワーク領
域において上記セクタ管理データを更新することが望ま
しい。

【０００５】上記ワーク領域として、例えば擬似スタテ
ィック・ランダム・アクセス・メモリ（以下単にＰＳＲ
ＡＭと記す）を利用できる。上記ＰＳＲＡＭは上記セク
タ管理データを更新するワーク領域を備え、上記領域に
上記フラッシュメモリより上記セクタ管理データが転送
されてセクタテーブルが生成される。上記セクタテーブ
ルはセクタの利用状況の変化に応じて更新され、従って
最新のセクタ利用状況は上記セクタテーブルに示され
る。しかし上記ＰＳＲＡＭは揮発性半導体記憶装置であ
り、供給電源が停止されると記憶データは消失する。こ
の為上記ＰＳＲＡＭに対する電源供給が停止される場合
は、上記セクタテーブルの内容によって上記フラッシュ
メモリの上記セクタ管理データを書換え、上記最新のセ
クタの利用状況を上記フラッシュメモリのセクタ管理デ
ータに保存する。

【０００６】尚、フラッシュメモリを利用するファイル
メモリシステムの一例であるメモリカードについて記載
された文献の例として、日経ＢＰ社発行の「日経エレク
トロニクス第５６６号」（１９９２年１０月２６日号）
の第８６項及び第８７項がある。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
技術では、上記フラッシュメモリに格納されるセクタ管
理データを対応する上記セクタテーブルの内容に書換え
る上で、次のような問題点があることが本発明者によっ
て見出された。

【０００８】上記セクタ管理データを上記セクタテーブ
ルの内容に書換えることは、上記フラッシュメモリのセ
クタ利用の現状を上記セクタ管理データに反映させる為
に行うものである。この為データの書換えはブロック単
位に行われるフラッシュメモリの特性を考慮すれば、上
記セクタ管理データを格納するブロックと、当該ブロッ
クに対応する上記セクタテーブルの内容とが一致する場
合は、上記ブロックに対する書換えは不要である。従っ
て上記セクタ管理データを上記セクタテーブルの内容に
無条件に書換えることは、本来書換える必要のないブロ
ックも書換える可能性がある。これにより上記フラッシ
ュメモリの書換え回数の低減及び上記セクタ管理データ
の書換え時間の短縮が阻害されている。

【０００９】本発明の目的は、フラッシュメモリのよう
な不揮発性半導体記憶装置のセクタ管理データを無駄に
書換えることを防止し、上記セクタ管理データを格納す
るブロックに対する書換え回数の低減を可能とするファ
イルメモリシステムを提供することである。本発明の別
の目的は、フラッシュメモリのような不揮発性半導体記
憶装置のセクタ管理データのデータ書換え時間を短縮で
きるファイルメモリシステムを提供することである。

【００１０】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１２】すなわち、ファイルのデータをセクタ単位
で格納するファイルメモリシステムにおいて、複数セク
タ以上の記憶容量を有するブロック単位で電気的にデー
タ消去が可能な不揮発性半導体記憶装置に、セクタ毎の
利用状況を示すセクタ管理データが格納される。上記不
揮発性半導体記憶装置から転送される上記セクタ管理デ
ータが初期設定され、ファイル操作に応じてその内容が
更新されるセクタテーブルを格納する領域を揮発性半導
体記憶装置に備える。上記揮発性半導体記憶装置に対す
る電源供給が停止されるときに、上記不揮発性半導体記
憶装置が保持する上記セクタ管理データの内容を上記ブ
ロック単位で上記セクタテーブルの内容と比較し、不一
致が検出されたブロックに対してのみ対応する上記セク
タテーブルの内容で書換える制御手段を備える。

【００１３】上記制御手段は、上記不一致が検出された
ブロックに対する比較動作を中断してデータの書換えを
行った後、上記セクタ管理データを格納する未だ比較し
ていない他のブロックとそれに対応する上記セクタテー
ブルの内容との比較動作に移行する。

【００１４】

【作用】上記した手段によれば、揮発性半導体記憶装置
のセクタ管理データを不揮発性半導体記憶装置のセクタ
管理データに反映させるとき、ブロック単位で内容が不
一致のブロックに対してのみ書換えを行う。このこと
は、本来書換えを要しないブロックに対する無駄なデー
タ書換えを防止し、不揮発性半導体記憶装置に対する書
換え回数及び書換え時間の増大を抑える。

【００１５】また、上記セクタ管理データを格納するブ
ロックのデータは、上記不一致が検出された時点で対応
するセクタテーブルのデータに書換えられる。

【００１６】

【実施例】図１には本発明に係るファイルメモリシステ
ムの一実施例のブロック図が示される。同図に示される
メモリカード１は、特に制限されないが、ＪＥＩＤＡメ
モリカードインタフェースに適合されたインタフェース
を有し、例えばハードディスク装置やフレキシブルディ
スク装置のような磁気記憶装置に代替してコンピュータ
の補助記憶装置として利用可能である。上記メモリカー
ド１は、カードインタフェース２、マイクロコンピュー
タ３、擬似スタティック・ランダム・アクセス・メモリ
（以下単にＰＳＲＡＭとも記す）４及びフラッシュメモ
リ５を備え、全体がカード基板に搭載される。

【００１７】図１に示されるマイクロコンピュータ３
は、特に制限されないが、夫々図示しない中央処理装置
とその動作プログラムを格納したメモリとを含み、ＰＳ
ＲＡＭ４及びフラッシュメモリ５の動作制御を行う。ま
たカードインタフェース２は、これも特に制限されない
が、インタフェースコントローラ２１と、データレジス
タＤＲ、コマンドレジスタＣＲ、及びステータスレジス
タＳＴＲを備えるレジスタ回路２２とを含み、内部バス
６を介してマイクロコンピュータ３，ＰＳＲＡＭ４，フ
ラッシュメモリ５に接続される。上記カードコントロー
ラ２は、インタフェース端子を介して更に当該メモリカ
ード１を利用するホストシステム１０のシステムバス１
３と接続される。ＰＳＲＡＭ４は、特に制限されない
が、セクタテーブル４１とライトバッファ４２等に利用
され、上記マイクロコンピュータ３によって制御され
る。

【００１８】同図に示されるフラッシュメモリ５はブロ
ック単位で電気的に書換え可能な不揮発性半導体記憶装
置であり、例えば２層ゲート構造の絶縁ゲート型電界効
果トランジスタによって構成されたメモリセルがマトリ
クス配置される。上記メモリセルを構成するトランジス
タのコントロールゲートは夫々対応する図示しないワー
ド線に接続され、上記トランジスタのドレインは夫々対
応する図示しないデータ線に接続され、上記トランジス
タのソースはブロック毎に共通の図示しないソース線に
夫々接続されている。

【００１９】上記フラッシュメモリ５においてメモリセ
ルへのデータの書込み動作は、例えばコントロールゲー
ト及びドレインに高電圧を印加して、アバランシェ注入
によりドレイン側からフローティングゲートに電子を注
入することで実現される。この書込み動作によりメモリ
セルのトランジスタは、そのコントロールゲートからみ
たしきい値電圧が、書込み動作を行わなかった消去状態
のメモリセルに比べて高くされる。一方消去動作は、例
えばソースに高電圧を印加して、トンネル現象によりフ
ローティングゲートからソース側に電子を引き抜くこと
により実現される。従って同一のソース線に接続される
複数のメモリセルに対し上記消去動作が一括して行われ
る為、フラッシュメモリにおいてデータの消去はブロッ
ク単位に行われる。上記消去動作によりメモリセルのト
ランジスタは、そのコントロールゲートからみたしきい
値電圧が低くされる。

【００２０】このようにフラッシュメモリ５の記憶デー
タを書換える場合は、高電圧が印加されて所定のメモリ
セルのフローティングゲートに対し電子を注入する、ま
たは電子を放出させることにより、当該メモリセルのト
ランジスタのしきい値電圧が変更される。従って上記フ
ラッシュメモリ５を構成するメモリセルは記憶データが
書換えられることによって電気的ストレスを受け、上記
電気的ストレスによって記憶素子が劣化する。またフラ
ッシュメモリ５のデータ消去単位はブロックである為、
書換え頻度が高いデータが特定のブロックに集中した場
合は、当該ブロックに対する書換えが多発しメモリセル
の劣化が進行する。これによりブロック毎の書換え回数
に差が生じた場合、当該フラッシュメモリ５を構成する
メモリセルの特性が不均一になる可能性がある。

【００２１】上述のメモリセルの特性が不均一になる不
具合を防止するには、例えば上記フラッシュメモリ５の
ブロック毎のデータ消去回数を記録し、記憶データを移
動して上記書換え回数の差が拡大することを抑制すれば
よい。本実施例においては上記フラッシュメモリ５のブ
ロック毎のデータ消去回数をセクタ管理データ５１に記
録し、マイクロコンピュータ３によって上記セクタ管理
データ５１を参照してフラッシュメモリ５のデータを移
動し、ブロックの内容を入換えてブロック毎の書換え回
数の差の拡大を抑制する。上記セクタ管理データ５１
は、ブロックのメモリアドレスとセクタとの関係を規定
する情報と、セクタの有効または無効を示す情報とを有
する。上述のようにブロックのデータが移動された場
合、入換えられたブロックのアドレスとセクタとの対応
は上記メモリアドレスとセクタとの関係を規定する情報
に反映される。従って上記セクタ管理データ５１を参照
することにより、セクタ毎の有効または無効やセクタを
格納するブロックのメモリアドレス等のセクタの利用状
況を取得することができる。ここでデータの書込みを行
う場合、それに先立つデータ消去はブロック単位で行わ
れる為、書込みに利用されるセクタはそれが属するブロ
ックの全てのセクタが無効とされていなければデータが
消去できない。従って有効セクタと無効セクタとが混在
するブロックは書込みに利用することはできない為、上
記ブロックより有効セクタのみ他のブロックに移動し、
当該ブロックのデータ消去を行う。

【００２２】上述のデータ移動のような上記フラッシュ
メモリ５に対するファイル操作を行う場合は、データの
書換えや移動等によって生じるセクタの利用状況の変化
を上記セクタ管理データ５１に反映する為、上記セクタ
管理データ５１を更新する必要がある。しかし上記フラ
ッシュメモリ５に格納される上記セクタ管理データ５１
を直接書換えることは、当該フラッシュメモリ５の書換
え回数の増大につながる為、得策ではない。これにより
上記セクタ管理データ５１の内容をＰＳＲＡＭ４に転送
してセクタテーブル４１を生成し、上記参照と更新とは
セクタテーブル４１を利用する。

【００２３】図２にはフラッシュメモリ５及びＰＳＲＡ
Ｍ４の記憶領域の一例説明図が示される。同図において
フラッシュメモリ５の領域５ａにはセクタ管理データ５
１が格納される。またＰＳＲＡＭ４の領域４ａ及び領域
４ｂは、マイクロコンピュータ３によって夫々セクタテ
ーブル４１及びライトバッファ４２が生成される。同図
を参照して上記セクタ管理データ５１及び上記セクタテ
ーブル４１を利用する手順を説明する。

【００２４】本実施例におけるメモリカード１は、ホス
トシステム１０より供給される各種のコマンドまたは信
号によってその動作が指示される。従ってセクタテーブ
ル４１の生成及び更新もコマンドまたは信号によって指
示され、それらはマイクロコンピュータ３によって制御
される。コマンドは、特に制限されないが、ホストＣＰ
Ｕ１１よりシステムバス１３を介してコマンドレジスタ
ＣＲに供給される。上記コマンドが供給された場合、イ
ンタフェースコントローラ２１はマイクロコンピュータ
３に上記コマンドをフェッチすべきことを割込み等によ
って通知する。これにより上記マイクロコンピュータ３
は上記コマンドをデコードし、そのデコード結果に従っ
てレジスタ回路２２、ＰＳＲＡＭ４及びフラッシュメモ
リ５を制御する。

【００２５】また、当該メモリカード１のパワーオンや
パワーオフ等の動作は、上記ホストシステム１０より図
示しない信号によって指示される。例えば図示しない信
号によって当該メモリカード１のパワーオンが指示され
た場合、マイクロコンピュータ３はＰＳＲＡＭ４の初期
設定を行う。即ち、上記マイクロコンピュータ３は上記
領域４ａにフラッシュメモリ５よりセクタ管理データ５
１を転送し、セクタテーブル４１を生成する。また上記
ＰＳＲＡＭ４の領域４ｂは、ライトバッファ４２として
利用される。

【００２６】上記フラッシュメモリ５に格納されるファ
イルのデータを読出す場合、ホストＣＰＵ１１よりフラ
ッシュメモリ５のデータ読出しを指示するコマンドとと
もに所望のファイル名が供給される。上記マイクロコン
ピュータ３は、当該フラッシュメモリ５が使用中である
ことを示すステータスをステータスレジスタＳＴＲにセ
ットする。そして上記ファイル名のファイルのセクタ番
号を検索し、取得されたセクタ番号に基づいて上記セク
タテーブル４１を参照する。これにより上記セクタ番号
によって指定されるフラッシュメモリ５のメモリアドレ
スを取得する。マイクロコンピュータ３は上記アドレス
によってフラッシュメモリ５からデータを読出して、デ
ータレジスタＤＲに転送する。上記データ転送後、上記
データレジスタＤＲには有効なリードデータが存在する
ことを示すステータスがステータスレジスタＳＴＲがセ
ットされる。ホストＣＰＵ１１は上記ステータスを認識
することによってデータレジスタＤＲから上記リードデ
ータを読込む。

【００２７】上記フラッシュメモリ５に対するデータ書
込みを行う場合、ホストＣＰＵ１１よりフラッシュメモ
リ５のデータ書込みを指示するコマンドとともに上記デ
ータのファイル名が供給される。上記マイクロコンピュ
ータ３は、当該フラッシュメモリ５が使用中であること
を示すステータスをステータスレジスタＳＴＲにセット
する。システムバス１３より供給された入力データをラ
イトバッファ４２に一時的に格納し、上記ファイル名の
ファイルを検索する。また、セクタテーブル４１を参照
して書込み可能な空きセクタの情報を取得し、上記空き
セクタに上記ライトバッファ４２に格納されたデータを
書込む。そしてセクタテーブル４１の内容を書換えて上
記セクタを有効状態とする。上記書込み終了後、その結
果を示すステータスがステータスレジスタＳＴＲにセッ
トされる。

【００２８】上記マイクロコンピュータ３はブロック毎
の書換え回数を均等化する為、上述したコマンドまたは
信号により指示された動作以外に上記フラッシュメモリ
５に格納されるデータ移動の制御を行う。例えば当該メ
モリカード１が非選択状態のとき、セクタテーブル４１
を参照してブロック毎の書換え回数の差を検査する。こ
のときブロック毎の書換え回数の差が規定された範囲を
越えている場合、書換え回数の多いブロックのデータを
書換え回数の少ないブロックに移動する。例えば相対的
に書換え回数の少ない有効セクタを格納するブロックよ
り、ライトバッファ４２にデータを転送し、上記データ
を相対的に書換え回数の多い無効セクタを格納するブロ
ックに書込む。また、有効セクタと無効セクタが混在す
るブロックより有効セクタの情報を移動し、上記ブロッ
クのデータを消去して、利用可能な空きセクタとする。
上記データ移動によりセクタ番号とフラッシュメモリ５
のメモリアドレスとの対応が変化する為、上記セクタテ
ーブル４１を更新する。

【００２９】当該メモリカード１のリセットを指示する
コマンドが供給された場合、または当該メモリカード１
のパワーオフ、即ち、ＰＳＲＡＭ４の電源供給が停止さ
れる場合、上記ＰＳＲＡＭ４に保持されるデータをフラ
ッシュメモリ５に転送して保存する。図３にはセクタテ
ーブル４１の内容をセクタ管理データ５１に反映させる
処理の手順がフローチャートを用いて示される。同図に
従って上記セクタ管理データ５１の内容とそれに対応す
る上記セクタテーブル４１の内容とをブロック単位で比
較し、不一致の検出されたブロックのデータを対応する
セクタテーブル４１の内容によって書換える処理につい
て説明する。

【００３０】リセットを指示するコマンドが供給された
場合、上記マイクロコンピュータ３は内蔵する図示しな
いワークアドレスポインタＡｉにフラッシュメモリ５の
セクタ管理データ５１の先頭アドレスの値をセットする
（ステップＳ１）。上記ワークアドレスポインタＡｉに
示されるアドレスに保持されるデータと、それに対応す
るセクタテーブル４１のデータとを夫々取得し（ステッ
プＳ２、Ｓ３）、取得された上記フラッシュメモリ５の
データと、それに対応する上記セクタテーブル４１のデ
ータとを比較する（ステップＳ４）。両者が一致する場
合、上記マイクロコンピュータ３はセクタテーブル４１
を参照し、上記ワークアドレスポインタＡｉの値と上記
ワークアドレスポインタＡｉに示されるアドレスが含ま
れるブロックの有効なデータの最終アドレスとを比較す
る（ステップＳ５）。上記ワークアドレスポインタＡｉ
の値と上記ブロックの最終アドレスとが一致する場合、
当該ブロックの内容が全て一致すると判断される。従っ
て当該ブロックの内容の書換えは実施しない。上記セク
タ管理データ５１を格納するフラッシュメモリ５のブロ
ックで未比較のものがある場合は（ステップＳ９）、上
記未比較のブロックの先頭アドレスを上記ワークアドレ
スポインタＡｉにセットする（ステップＳ１０）。

【００３１】上記ワークアドレスポインタＡｉの値が上
記ブロックの最終アドレスでない場合、上記マイクロコ
ンピュータ３は当該ブロックに格納される未比較のデー
タを取得する為、上記ワークアドレスポインタＡｉの値
を次の値に進める（ステップＳ６）。

【００３２】また、上記ワークアドレスポインタＡｉに
よって示されるフラッシュメモリ５のデータがそれに対
応するセクタテーブル４１のデータと一致しない場合、
マイクロコンピュータ３は上記不一致の検出されたブロ
ックのデータを一括消去し（ステップＳ７）、上記ブロ
ックに対応するセクタテーブル４１のデータを転送して
上記フラッシュメモリ５に書込み（ステップＳ８）、上
記セクタ管理データ５１を更新する。上記セクタ管理デ
ータ５１を格納する未比較のブロックがある場合（ステ
ップＳ９）、上記書換え動作が終了した後、上記マイク
ロコンピュータ３は上記未比較のブロックの先頭アドレ
スを上記ワークアドレスポインタＡｉにセットする（ス
テップＳ１０）。

【００３３】上記マイクロコンピュータ３は、上記セク
タ管理データ５１を格納する全てのブロックとそれに対
応するセクタテーブル４１との比較が終了する迄、上記
比較動作を繰返す（ステップＳ２〜Ｓ１０）。

【００３４】上記セクタ管理データ５１を格納する全て
のブロックの比較が終了したならばカードインタフェー
ス２を介して図示しない信号を出力し、セクタ管理デー
タ５１の更新が終了したことをホストＣＰＵ１１に通知
する（ステップＳ１１）。

【００３５】メモリカード１のパワーオフは、ホストＣ
ＰＵ１１よりシステムバス１３を介して供給される図示
しない信号によってマイクロコンピュータ３に通知され
る。このときにライトバッファ４２に保持されているデ
ータがあれば、上記マイクロコンピュータ３はフラッシ
ュメモリ５に上記データを書込み、上記セクタテーブル
４１を更新する。上記書込みが終了した後、マイクロコ
ンピュータ３は上述のリセットコマンドが供給された場
合と同様の手順で、上記セクタ管理データ５１を更新す
る。即ち、セクタ管理データ５１の先頭アドレスの値を
ワークアドレスポインタＡｉにセットする（ステップＳ
１）。上記ワークアドレスポインタＡｉの値を進めなが
らセクタ管理データ５１の内容とそれに対応する上記セ
クタテーブル４１の内容とをブロック単位で比較し、不
一致の検出されたブロックのデータを対応するセクタテ
ーブル４１の内容によって書換える。（ステップＳ２〜
Ｓ１０）。上記セクタ管理データ５１を格納する全ての
ブロックの比較と、不一致が検出されたブロックの書換
えとが終了したならば図示しない信号によってセクタ管
理データ５１の更新が終了したことをホストＣＰＵ１１
に通知する（ステップＳ１１）。

【００３６】本実施例によれば以下の作用効果がある。
フラッシュメモリ５に格納されるセクタ管理データ５１
の内容をＰＳＲＡＮ４に転送してセクタテーブル４１を
生成し、セクタの利用状況の変化に伴い逐次上記セクタ
テーブル４１を更新する。上記ＰＳＲＳＭ４の電源停止
のときに、上記セクタテーブル４１に保持された最新の
セクタの利用状況を上記セクタ管理データ５１に反映す
る。このとき上記フラッシュメモリ５のブロック単位で
上記セクタ管理データ５１のデータとそれに対応する上
記セクタテーブル４１のデータとを比較し、不一致のブ
ロックのみデータを書換える。これにより上記フラッシ
ュメモリ５における上記セクタ管理データ５１の無駄な
書換えを防止し、当該フラッシュメモリ５のデータ書換
え回数を低減することができる。

【００３７】また、上記比較動作によって内容が一致す
るブロックの書換えを実施しないことにより、上記セク
タ管理データ５１に対する書換えに要する時間を短縮す
ることができる。本実施例に示される１ブロックが１６
Ｋバイトの容量を有するフラッシュメモリの場合を例に
説明する。上記フラッシュメモリ５において、データ消
去速度を２秒／ブロック、データ書込み速度を１０マイ
クロ秒／バイトとすると、１ブロックのデータ書換えに
要する時間は ２秒＋（１０マイクロ秒＊１６Ｋバイト）＝２１６０ミ
リ秒 となる。一方フラッシュメモリ５のデータとそれに対応
するＰＳＲＡＭ４のデータとを夫々読出して比較する動
作の処理速度は１マイクロ秒／バイトである。従って１
ブロック、即ち１６Ｋバイトの上記データ比較にかかる
時間は１６ミリ秒である。これにより上記データ書換え
に要する時間と上記比較動作に要する時間との差は ２１６０ミリ秒−１６ミリ秒＝２１４４ミリ秒 となる。このように上記比較動作はデータ書換えに比し
て１ブロック当たり２秒以上短い時間で終了する。従っ
て上記比較動作に多少の時間を要したとしても、上記セ
クタ管理データ５１の内容と上記セクタテーブル４１の
内容とがブロック単位で一致する場合は、無条件に上記
セクタ管理データ５１の内容を書換える場合より処理時
間を短縮することができる。即ち、上記比較動作によっ
て不要なセクタ管理データ５１の書換えを防止すること
によって上記メモリカード１の電源停止時における処理
時間を短縮することができる。

【００３８】上記比較動作は、上記マイクロコンピュー
タ３の動作プログラムに上記比較動作の機能を追加する
ことにより上記マイクロコンピュータ３による制御が可
能となる。これにより当該メモリカード１に回路を追加
することなく上記比較動作を行うことができる。

【００３９】また上記ＰＳＲＡＭ４にライトバッファ４
２を設け、フラッシュメモリ５に書込むべきデータを一
時的に保持する。これにより当該フラッシュメモリ５の
データ消去の終了を待つ時間が不要となり、上記メモリ
カード１を利用するファイルメモリシステムの処理能力
を向上させることが可能である。

【００４０】更に、上記セクタの容量をハードディスク
装置（以下単にＨＤＤとも記す）やフレキシブルディス
ク装置（以下単にＦＤＤとも記す）に用いられるセクタ
と同容量、例えば５１２バイトとすることにより、上記
メモリカード１をホストシステム１０の図示しないディ
スクインタフェースに接続することが可能となる。これ
により上記メモリカード１を上記ＦＤＤやＨＤＤのよう
な磁気記憶装置の代わりにホストシステム１０の補助記
憶装置として利用することができる。また上記メモリカ
ード１は磁気ディスクを回転させる必要がない為、上記
磁気記憶装置と比べて消費電力が少なく、小型化、軽量
化に有利である。従って上記メモリカード１を利用する
ことによりホストシステム１０の小型化、軽量化及び省
電力化が可能となる。

【００４１】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００４２】例えば、本発明に係るメモリカードの構成
は本実施例に限定されない。例えばダイナミック・ラン
ダム・アクセス・メモリのような擬似スタティック・ラ
ンダム・アクセス・メモリ以外の揮発性半導体記憶装置
も利用可能である。またライトバッファをカードインタ
フェース手段に生成することもできる。

【００４３】また、制御手段は本実施例に限定されな
い。例えばカードインタフェースにコンパレータを設
け、上記コンパレータと、セクタ管理データのデータを
取り込むレジスタと、セクタテーブルのデータを取込む
レジスタとによって構成される制御手段としてもよい。
即ち，比較すべき上記セクタ管理データと上記セクタテ
ーブルとを夫々の上記レジスタに取込み、上記コンパレ
ータによって上記レジスタに取込まれたデータを比較さ
せてもよい。

【００４４】更に、メモリカードの動作を指示するコマ
ンド及び信号の種類も本実施例に限定されない。

【００４５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンピ
ュータの補助記憶装置として利用されるメモリカードに
適用した場合について説明したが、本発明はそれに限定
されず、少なくともブロック単位で電気的にデータの書
換えを可能とする不揮発性半導体記憶装置を利用したフ
ァイルメモリシステムに適用して有効な技術である。

【００４６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００４７】即ち、ファイルを格納する単位であるセク
タ毎の利用状況を揮発性半導体記憶装置に生成されたセ
クタテーブルに保持し、上記揮発性半導体記憶装置に対
する電源が停止されるときに不揮発性半導体記憶装置に
格納されるセクタ管理データの内容を書換えることによ
り、上記不揮発性半導体記憶装置に対する書換え回数の
低減をはかるファイルメモリシステムにおいて、上記セ
クタ管理データを書換える場合に上記セクタ管理データ
と、上記セクタテーブルの内容とを比較し、不一致が検
出されたブロックのみ上記セクタテーブルの内容で上記
セクタ管理データを書換える。これにより上記セクタ管
理データの無駄な書換えが防止され、上記不揮発性半導
体記憶装置の書換え回数を不要に増加させることなく上
記セクタ管理データを更新することができる。

【００４８】また、上記無駄なデータ書換えが防止され
ることにより、電源停止のときに上記セクタテーブルの
内容をセクタ管理データに反映させる為に行う不揮発性
半導体記憶装置のデータ書換え時間を短縮するこができ
る。

【００４９】上記セクタ管理データを格納するブロック
のデータは、上記不一致が検出された時点で当該ブロッ
クに対する比較動作が停止され、対応するセクタテーブ
ルのデータに書換えられる。これにより上記不一致が検
出されてから比較動作を当該ブロックの最終データ迄行
う時間が省略される。従って上記不揮発性半導体記憶装
置に格納されるセクタ管理データの書換えに要する時間
が更に短縮される。

【００５０】フラッシュメモリなどのように記憶データ
の書換えによってメモリセルが電気的なストレスを受け
る不揮発性半導体記憶装置に対し、記憶データの書換え
回数を低減することは上記メモリセルの劣化を抑えるこ
とができる。従って当該不揮発性半導体記憶装置を搭載
するメモリカードの寿命を延ばし、ファイルメモリシス
テムの使用コストを低減することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るメモリカードのブロッ
ク図である。

【図２】図１に示されるメモリカードのフラッシュメモ
リ及びＰＳＲＡＭの記憶領域の一例説明図である。

【図３】図１に示されるメモリカードにおいてセクタ管
理データとセクタテーブルとを比較する動作の一例フロ
ーチャートである。

【符号の説明】

１ メモリカード ２ カードインタフェース ３ マイクロコンピュータ ４ ＰＳＲＡＭ ５ フラッシュメモリ １１ ホストＣＰＵ １３ システムバス ４１ セクタテーブル ４２ ライトバッファ ５１ セクタ管理データ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 齋江 靖彦 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 菊池 隆 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 福田 宏 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 鈴木 猛 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 門脇 茂 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 大久保 京夫 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 岸 正道 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 片山 国弘 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 柿 健一 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ファイルのデータをセクタ単位で格納す
   るファイルメモリシステムであって、 複数セクタ以上の記憶容量を有するブロック単位で電気
   的にデータ消去が可能にされ、且つ、セクタ毎の利用状
   況を示すセクタ管理データの格納領域を備える不揮発性
   半導体記憶装置と、 上記不揮発性半導体記憶装置から転送される上記セクタ
   管理データが初期設定され、ファイル操作に応じてその
   内容が更新されるセクタテーブルの格納領域を備える揮
   発性半導体記憶装置と、 上記揮発性半導体記憶装置に対する電源供給が停止され
   るときに、上記不揮発性半導体記憶装置が保持する上記
   セクタ管理データの内容を上記ブロック単位で上記セク
   タテーブルの内容と比較し、不一致が検出されたブロッ
   クの記憶領域に対してのみ対応する上記セクタテーブル
   の内容で書換える制御手段と、を備えてなることを特徴
   とするファイルメモリシステム。
2. 【請求項２】 上記制御手段は、上記不一致が検出され
   たとき当該不一致に係るブロックに対する比較動作を中
   断して書換えを行った後、上記セクタ管理データを格納
   する未だ比較していない他のブロックとそれに対応する
   上記セクタテーブルの内容との比較動作に移行するもの
   であることを特徴とする請求項１記載のファイルメモリ
   システム。
3. 【請求項３】 外部と情報の受け渡しを行うカードイン
   タフェース手段を更に備え、 上記カードインタフェース手段に、上記不揮発性半導体
   記憶装置と、上記揮発性半導体記憶装置と、上記制御手
   段とが夫々接続され、全体がカード基板上に搭載されて
   メモリカードとして成るものであることを特徴とする請
   求項１または２記載のファイルメモリシステム。