JPH0877076A - Nonvolatile memory - Google Patents
Nonvolatile memoryInfo
- Publication number
- JPH0877076A JPH0877076A JP21547194A JP21547194A JPH0877076A JP H0877076 A JPH0877076 A JP H0877076A JP 21547194 A JP21547194 A JP 21547194A JP 21547194 A JP21547194 A JP 21547194A JP H0877076 A JPH0877076 A JP H0877076A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- circuit
- volatile memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、不揮発性メモリに関
し、特に固定データを格納するマスクＲＯＭなどの不揮
発性メモリを使用する機器、たとえばビデオゲームカセ
ット、メモリカード、電子手帳、プリンタなどの量産機
器に利用され、固定データの解読ないしはコピー防止が
可能とされる不揮発性メモリに適用して有効な技術に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-volatile memory, and more particularly to a device using a non-volatile memory such as a mask ROM for storing fixed data, for example, a mass production device such as a video game cassette, a memory card, an electronic notebook and a printer. The present invention relates to a technology effectively applied to a non-volatile memory that is used for, and is capable of decoding fixed data or preventing copy.
【０００２】[0002]
【従来の技術】たとえば、不揮発性メモリの一例として
のマスクＲＯＭについては、昭和６２年５月１日、ＣＱ
出版株式会社発行の「基礎からのメモリ応用」などに記
載されている。このマスクＲＯＭは、それぞれのアドレ
スに対応したメモリセルに、“１”または“０”に対応
するデータがマスクパターンに書き込まれた読み出し専
用メモリである。この書き込みの詳細例は、たとえば特
開昭５９−１１６９９号公報に記載されている。2. Description of the Related Art For example, a mask ROM as an example of a non-volatile memory is described in CQ, May 1, 1987.
It is described in "Memory Application from Basics" issued by Publishing Co., Ltd. The mask ROM is a read-only memory in which data corresponding to "1" or "0" is written in a mask pattern in a memory cell corresponding to each address. A detailed example of this writing is described in, for example, JP-A-59-11699.
【０００３】このマスクＲＯＭは、たとえば図４に示す
ような回路構成とされ、その動作は、外部から入力回路
に入力されるアドレス信号Ａ0 〜Ａi 、および制御信号
回路に入力されるチップイネーブル信号ＣＥ、出力イネ
ーブル信号ＯＥに基づいて行われ、アドレスバッファは
アドレス信号に相当するワード線およびデータ線を選択
してメモリアレイの対応するメモリセルを起動し、この
起動されたメモリセルのデータはセンス回路を通して出
力回路に“１”または“０”に対応した出力信号Ｄ0 〜
Ｄj として出力される。This mask ROM has a circuit structure as shown in FIG. 4, for example, and its operation is chip enable input to address signals A 0 to A i input to the input circuit and control signal circuit from the outside. This is performed based on the signal CE and the output enable signal OE, the address buffer selects the word line and the data line corresponding to the address signal, activates the corresponding memory cell of the memory array, and the data of the activated memory cell is Through the sense circuit, the output signal D 0 ~ corresponding to "1" or "0" is output to the output circuit.
It is output as D j .
【０００４】[0004]
【発明が解決しようとする課題】ところが、前記のよう
なマスクＲＯＭを始め、一般にＲＯＭはアドレス入力が
決まれば、予め決められたデータを読み出し、逆にアド
レスを順序よく入力すれば、その中に書き込まれたデー
タを忠実に読み出すことができる。従って、ＲＯＭの中
に書き込まれたデータの解読ないしはコピー防止は、従
来の標準的なＲＯＭでは不可能である。However, in general, such as the mask ROM as described above, when the address input is decided, the ROM reads out predetermined data, and conversely, when the addresses are inputted in order, the data is written in the data. It is possible to faithfully read the stored data. Therefore, decryption or copy protection of the data written in the ROM is not possible with the conventional standard ROM.
【０００５】また、図５に示すように、ＲＯＭを搭載し
たＲＯＭカードなどでは、解読ないしはコピー防止のた
め、ＲＯＭの出力に接続してゲートアレイなどでスクラ
ンブル回路を外付けしてある場合がある。この場合で
も、ＲＯＭカード自身のアドレスを順序よく入力すれ
ば、ＲＯＭカードとして出力が期待されているデータを
忠実に読み出すことができ、内蔵されるデータの解読な
いしはコピー防止の目的を果たさない。Further, as shown in FIG. 5, in a ROM card having a ROM mounted thereon, a scramble circuit may be externally connected to the output of the ROM by a gate array or the like in order to prevent decoding or copying. . Even in this case, if the addresses of the ROM card itself are input in order, the data expected to be output as the ROM card can be read out faithfully, and the purpose of decoding or copying protection of the built-in data is not fulfilled.
【０００６】そこで、本発明の目的は、このようなＲＯ
Ｍが固定データ格納用に使用されるときに、マスクＲＯ
Ｍなどの不揮発性メモリに内蔵されるデータは作成者が
多くの費用をかけて開発したものであり、その内部デー
タの保護が求められていることを考慮して、不揮発性メ
モリの内部データを容易に解読ないしはコピーできない
ようにすることができる保護機能付き不揮発性メモリを
提供することにある。Therefore, an object of the present invention is such RO
When M is used for fixed data storage, the mask RO
The data stored in the non-volatile memory such as M is developed by the creator at a high cost, and considering that the protection of the internal data is required, the internal data of the non-volatile memory is It is an object of the present invention to provide a non-volatile memory with a protection function, which can be easily decrypted or copied.
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【０００８】[0008]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.
【０００９】すなわち、本発明の不揮発性メモリは、電
源を遮断しても記憶内容が消えることのないメモリに適
用されるものであり、この不揮発性メモリの出力部の前
段に、アドレス信号とデータ変換用の外部制御信号とに
よりデータ出力を所定の処理形態で変換する信号処理手
段を設けるものである。That is, the non-volatile memory of the present invention is applied to a memory in which the stored contents are not erased even when the power is cut off. The address signal and the data are provided in the preceding stage of the output part of the non-volatile memory. A signal processing means for converting the data output in a predetermined processing mode by the external control signal for conversion is provided.
【００１０】この信号処理手段として、不揮発性メモリ
のデータ出力を、アドレス信号と外部制御信号との任意
の組み合わせにより反転したり、入れ替えたり、さらに
この反転と入れ替えとを任意に組み合わせて部分反転ま
たは／および部分入れ替えを行うようにしたものであ
る。As the signal processing means, the data output of the non-volatile memory is inverted or exchanged by an arbitrary combination of the address signal and the external control signal, and the inversion and the exchange are arbitrarily combined to partially invert or / And partial replacement.
【００１１】特に、この不揮発性メモリを、固定データ
を格納するマスクＲＯＭ、さらに量産機器の固定データ
格納用メモリに適用するようにしたものである。In particular, the nonvolatile memory is applied to a mask ROM for storing fixed data and a fixed data storage memory for mass production equipment.
【００１２】[0012]
【作用】前記した不揮発性メモリによれば、不揮発性メ
モリの出力部の前段に信号処理手段が設けられることに
より、外部から入力されるアドレス信号とデータ変換用
の外部制御信号に基づいて、データ出力を反転、入れ替
え、部分反転または部分入れ替えによる所定の処理形態
で変換し、格納されている固定データがそのまま出力さ
れないようにすることができる。According to the above-mentioned non-volatile memory, the signal processing means is provided in the preceding stage of the output section of the non-volatile memory, so that the data can be processed based on the address signal input from the outside and the external control signal for data conversion. The output can be converted in a predetermined processing form by inversion, replacement, partial inversion, or partial replacement so that the stored fixed data is not output as it is.
【００１３】たとえば、ビデオゲームカセットなどに使
用される固定データ格納用のマスクＲＯＭなどにおい
て、作成者などの特定の人のみしか知ることができない
各アドレスとそのデータの信号処理方法を予め決めてお
く。そして、オリジナルデータに、各アドレス毎にこの
信号処理方法によってデータを処理し、マスクＲＯＭか
ら出力させるビットパターンを作成する。このように、
オリジナルデータと信号処理されたビットパターンとは
全く異なるものとなる。For example, in a mask ROM for storing fixed data used in a video game cassette or the like, each address that only a specific person such as the creator can know and a signal processing method of the data are determined in advance. . Then, the original data is processed for each address by this signal processing method to create a bit pattern to be output from the mask ROM. in this way,
The original data and the signal-processed bit pattern are completely different.
【００１４】よって、マスクＲＯＭからデータを読み出
すとき、単純に信号処理用入力だけを固定してそのデー
タを読み出したとしても、意味のあるオリジナルデータ
とは全く異なるビットパターンが出力されるので、その
機能を果たせない。すなわち、オリジナルデータの解読
ないしはコピーは簡単にできないことになる。Therefore, when the data is read from the mask ROM, even if the signal processing input is simply fixed and the data is read, a bit pattern completely different from the meaningful original data is output. It cannot function. That is, the original data cannot be easily decrypted or copied.
【００１５】たとえば、信号処理用入力による出力デー
タの処理方法の組み合わせの数Ｐは、以下の通りとな
る。For example, the number P of combinations of processing methods of output data by the signal processing input is as follows.
【００１６】[0016]
【数１】 [Equation 1]
【００１７】ただし、Ｎ：信号処理用入力数、Ｍ：アド
レス入力数、Ａ：全アドレス数 通常、Ｎ＝１〜３、Ｍ＝２０〜２４であり、たとえばＮ
＝１、Ｍ＝２０でも、Ａ＝１０４８５７６、Ｐ＝２
1048576 通りという天文学的な数字となる。よって、マ
スクＲＯＭよりオリジナルデータを求めようとしても、
組み合わせ数が多く、ほぼ実現不可能である。However, N: the number of signal processing inputs, M: the number of address inputs, A: the total number of addresses, normally N = 1 to 3 and M = 20 to 24. For example, N
= 1 and M = 20, A = 1048576, P = 2
This is an astronomical number of 1048576 streets. Therefore, even if you try to obtain the original data from the mask ROM,
There are many combinations, and it is almost impossible to realize.
【００１８】一方、このマスクＲＯＭを顧客が使用する
場合には、マスクＲＯＭから信号処理方法によって変換
されたビットパターンをＣＰＵが読み込むときに、ＣＰ
Ｕより送られてくる予め決められた各アドレスとそのデ
ータの信号処理方法の情報によりオリジナルデータに復
元されるので、顧客の実使用状態においては何等支障が
ない。On the other hand, when the customer uses this mask ROM, when the CPU reads the bit pattern converted by the signal processing method from the mask ROM, the CP
Since the original data is restored by the information of the predetermined address and the signal processing method of the data sent from U, there is no problem in the actual usage state of the customer.
【００１９】これにより、マスクＲＯＭ単体で、オリジ
ナルデータを取り出して解読ないしはコピーしようとし
ても、各アドレスでの信号処理方法が判らなければ、オ
リジナルデータに復元させることができず、事実上、解
読ないしはコピーを不可能とすることができる。As a result, even if the mask ROM alone is used to take out the original data for decoding or copying, it cannot be restored to the original data unless the signal processing method at each address is known. Copying can be disabled.
【００２０】従って、特に量産機器に使用される固定デ
ータを格納するマスクＲＯＭなどの不揮発性メモリにお
いて、不揮発性メモリに格納されている固定データを容
易に解読ないしはコピーできないようにすることがで
き、作成者が多くの費用をかけて開発したデータの保護
を可能とすることができる。Therefore, particularly in a nonvolatile memory such as a mask ROM for storing fixed data used for mass production equipment, it is possible to prevent the fixed data stored in the nonvolatile memory from being easily deciphered or copied. It is possible to protect the data that the creator has developed at a high cost.
【００２１】[0021]
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００２２】（実施例１）図１は本発明の一実施例であ
る不揮発性メモリを示すブロック図、図２は本実施例の
不揮発性メモリに設けられる信号処理回路の一例を示す
回路図である。(Embodiment 1) FIG. 1 is a block diagram showing a nonvolatile memory which is an embodiment of the present invention, and FIG. 2 is a circuit diagram showing an example of a signal processing circuit provided in the nonvolatile memory of this embodiment. is there.
【００２３】まず、図１により本実施例の不揮発性メモ
リの構成を説明する。First, the configuration of the nonvolatile memory of this embodiment will be described with reference to FIG.
【００２４】本実施例の不揮発性メモリは、たとえば固
定データをＬＳＩ製造工程のマスクにプログラムする読
み出し専用のマスクＲＯＭとされ、データを記憶する複
数のメモリセルからなるメモリアレイ１と、アドレス信
号を入力して対応するメモリセルを選択する入力回路２
およびアドレスバッファ３と、メモリセルからのデータ
を出力するセンス回路４および出力回路５と、データの
読み出しを制御する制御信号回路６と、データ出力を所
定の処理形態で変換する信号処理回路（信号処理手段）
７およびデータ処理信号発生回路８とから構成されてい
る。The non-volatile memory of this embodiment is, for example, a read-only mask ROM for programming fixed data into a mask in the LSI manufacturing process, and a memory array 1 composed of a plurality of memory cells for storing data and an address signal. Input circuit 2 for inputting and selecting the corresponding memory cell
And an address buffer 3, a sense circuit 4 and an output circuit 5 that output data from a memory cell, a control signal circuit 6 that controls reading of data, and a signal processing circuit (signal that converts data output in a predetermined processing mode). Processing means)
7 and a data processing signal generation circuit 8.
【００２５】すなわち、本実施例においては、センス回
路４と出力回路５との間に設けられ、データ処理信号発
生回路８から発生されるデータ処理制御信号（外部制御
信号）、および入力回路２に入力されるアドレス信号の
組み合わせによりセンス回路４からの出力データを反転
または非反転する信号処理回路７と、外部からのデータ
処理信号を入力としてデータ処理制御信号を発生するデ
ータ処理信号発生回路８とが、従来のマスクＲＯＭの同
一集積回路上に付加された構成となっている。That is, in the present embodiment, the data processing control signal (external control signal) provided between the sense circuit 4 and the output circuit 5 and generated from the data processing signal generation circuit 8 and the input circuit 2 are provided. A signal processing circuit 7 that inverts or non-inverts output data from the sense circuit 4 according to a combination of input address signals, and a data processing signal generation circuit 8 that receives a data processing signal from the outside and generates a data processing control signal. However, the conventional mask ROM is added on the same integrated circuit.
【００２６】信号処理回路７は、たとえば図２に示すよ
うなＮＯＴゲート、ＡＮＤゲートおよびＮＯＲゲートに
よる論理ゲートの組み合わせが複数組（図２においては
１組）備えられており、それぞれにデータ処理制御信号
ａ、センス回路４の出力データｂが入力され、信号処理
回路７から反転または非反転されたデータ出力ｃが出力
されるようになっている。The signal processing circuit 7 is provided with a plurality of sets (one set in FIG. 2) of logic gates such as a NOT gate, an AND gate and a NOR gate as shown in FIG. The signal a and the output data b of the sense circuit 4 are input, and the inverted or non-inverted data output c is output from the signal processing circuit 7.
【００２７】以上のように構成されるマスクＲＯＭは、
この固定データを格納するマスクＲＯＭを使用する機器
として、たとえば作成者が多くの費用をかけて開発した
内部データの保護が求められている量産機器のビデオゲ
ームカセット、メモリカード、電子手帳、プリンタなど
に利用される。The mask ROM configured as described above is
As a device using the mask ROM for storing this fixed data, for example, a video game cassette, a memory card, an electronic notebook, a printer, etc. of a mass-produced device which is required to protect internal data developed by the creator at a high cost. Used for.
【００２８】次に、本実施例の作用について、マスクＲ
ＯＭからのデータの読み出し動作を説明する。Next, regarding the operation of this embodiment, the mask R
The operation of reading data from the OM will be described.
【００２９】まず、入力回路２に外部から入力されるア
ドレス信号Ａ0 〜Ａi 、および制御信号回路６に外部か
ら入力されるチップイネーブル信号ＣＥ、出力イネーブ
ル信号ＯＥに基づいて、マスクＲＯＭを動作させる。First, the mask ROM is operated based on the address signals A 0 to A i externally input to the input circuit 2 and the chip enable signal CE and the output enable signal OE externally input to the control signal circuit 6. Let
【００３０】そして、入力回路２に入力されるアドレス
信号Ａ0 〜Ａi に基づいて、アドレスバッファ３はアド
レス信号Ａ0 〜Ａi に相当するワード線およびデータ線
を選択して、メモリアレイ１内の対応するメモリセルを
起動させる。Then, based on the address signals A 0 to A i input to the input circuit 2, the address buffer 3 selects word lines and data lines corresponding to the address signals A 0 to A i , and the memory array 1 is selected. Activate the corresponding memory cell in.
【００３１】そして、この起動されたメモリセルのデー
タを、センス回路４、信号処理回路７を通して出力回路
５に“１”または“０”に対応したデータ出力信号Ｄ0
〜Ｄj として出力させる。The data of the activated memory cell is sent to the output circuit 5 through the sense circuit 4 and the signal processing circuit 7 as a data output signal D 0 corresponding to "1" or "0".
Output as ~ D j .
【００３２】この場合に、従来は、信号処理回路７がな
いためにメモリセルのデータはそのまま出力されていた
が、本実施例においては、この信号処理回路７で、デー
タ処理信号発生回路８に入力されるデータ処理信号をも
とに発生されるデータ処理制御信号に基づいて、センス
回路４の出力データを反転または非反転させて出力回路
５に出力させることができる。In this case, conventionally, the data of the memory cell is output as it is because the signal processing circuit 7 is not provided, but in the present embodiment, the data processing signal generating circuit 8 is used by the signal processing circuit 7. The output data of the sense circuit 4 can be inverted or non-inverted and output to the output circuit 5 based on the data processing control signal generated based on the input data processing signal.
【００３３】すなわち、図２の信号処理回路７におい
て、センス回路４の出力データｂを反転させて出力させ
る場合には、データ処理制御信号ａとして“０”を入力
し、たとえばセンス回路４のｉ番目の出力データｂが
“１”のときには信号処理回路７のｉ番目のデータ出力
ｃを“０”に、またセンス回路４のｉ番目の出力データ
ｂが“０”のときには信号処理回路７のｉ番目のデータ
出力ｃを“１”にそれぞれ反転させて出力させることが
できる。That is, in the signal processing circuit 7 of FIG. 2, when the output data b of the sense circuit 4 is inverted and output, "0" is input as the data processing control signal a and, for example, i of the sense circuit 4 is input. When the i-th output data b is "1", the i-th data output c of the signal processing circuit 7 is set to "0", and when the i-th output data b of the sense circuit 4 is "0", the signal processing circuit 7 outputs The i-th data output c can be inverted and output to "1".
【００３４】逆に、センス回路４の出力データｂを非反
転させて出力させる場合には、データ処理制御信号ａと
して“１”を入力し、たとえばセンス回路４のｉ番目の
出力データｂが“１”のときには信号処理回路７のｉ番
目のデータ出力ｃを“１”に、またセンス回路４のｉ番
目の出力データｂが“０”のときには信号処理回路７の
ｉ番目のデータ出力ｃを“０”にそのままでそれぞれ出
力させることができる。On the contrary, when the output data b of the sense circuit 4 is non-inverted and output, "1" is input as the data processing control signal a, and, for example, the i-th output data b of the sense circuit 4 is ". When it is 1 ", the i-th data output c of the signal processing circuit 7 is set to" 1 ", and when the i-th output data b of the sense circuit 4 is" 0 ", the i-th data output c of the signal processing circuit 7 is set. It can be output as it is to "0".
【００３５】これにより、信号処理回路７において、図
２に示す論理ゲートの組み合わせによる複数組のそれぞ
れに、データ処理制御信号ａを任意に“０”または
“１”を入力することによって、任意のビットパターン
を出力させることができる。As a result, in the signal processing circuit 7, by arbitrarily inputting the data processing control signal a "0" or "1" to each of a plurality of sets formed by combining the logic gates shown in FIG. A bit pattern can be output.
【００３６】そして、この任意のビットパターンを出力
回路５に入力し、さらにこの出力回路５よりマスクＲＯ
Ｍの外部に出力させることができる。なお、この任意の
ビットパターンについては、各アドレス信号とそのデー
タのデータ処理制御信号との信号処理方法を予め作成者
が決めておき、この情報は作成者などの特定の人のみし
か知ることができないようにする。Then, this arbitrary bit pattern is inputted to the output circuit 5, and further the mask RO is outputted from this output circuit 5.
It can be output to the outside of M. For this arbitrary bit pattern, the creator determines in advance the signal processing method for each address signal and the data processing control signal for that data, and this information can be known only to a specific person such as the creator. Do not allow
【００３７】従って、本実施例のマスクＲＯＭによれ
ば、センス回路４と出力回路５との間に信号処理回路７
が設けられることにより、データ処理信号発生回路８か
ら発生されるデータ処理制御信号、および入力回路２に
入力されるアドレス信号の組み合わせによってセンス回
路４からの出力データを反転または非反転し、メモリア
レイ１の各メモリセルに格納されている固定データがそ
のまま出力されないようにできるので、このマスクＲＯ
Ｍの固定データを第三者により解読ないしはコピーでき
ないようにすることができる。Therefore, according to the mask ROM of this embodiment, the signal processing circuit 7 is provided between the sense circuit 4 and the output circuit 5.
Is provided, the output data from the sense circuit 4 is inverted or non-inverted depending on the combination of the data processing control signal generated from the data processing signal generation circuit 8 and the address signal input to the input circuit 2, and the memory array Since the fixed data stored in each memory cell No. 1 can be prevented from being output as it is, this mask RO
It is possible to prevent the fixed data of M from being decrypted or copied by a third party.
【００３８】一方、このマスクＲＯＭを使用する機器と
して、たとえばビデオゲームカセットなどを顧客が使用
する場合には、このマスクＲＯＭから出力される任意の
ビットパターンをＣＰＵが読み込むときに、ＣＰＵより
送られてくる予め決められた各アドレス信号とそのデー
タのデータ処理制御信号との信号処理方法の情報によっ
てオリジナルデータに復元されるので、顧客の実使用状
態においては何等支障がなく、ビデオゲームカセットと
して通常に使用することができる。On the other hand, when a customer uses, for example, a video game cassette as a device using the mask ROM, when the CPU reads an arbitrary bit pattern output from the mask ROM, it is sent from the CPU. Since it is restored to the original data by the information of the signal processing method of each predetermined address signal and the data processing control signal of that data, there is no problem in the actual usage state of the customer, and it is usually used as a video game cassette. Can be used for
【００３９】（実施例２）図３は本発明の他の実施例で
ある不揮発性メモリに設けられる信号処理回路の一例を
示す回路図である。(Embodiment 2) FIG. 3 is a circuit diagram showing an example of a signal processing circuit provided in a non-volatile memory according to another embodiment of the present invention.
【００４０】本実施例の不揮発性メモリは、実施例１と
同様に固定データをＬＳＩ製造工程のマスクにプログラ
ムする読み出し専用のマスクＲＯＭとされ、実施例１と
の相違点は、マスクＲＯＭのデータ出力を所定の処理形
態で変換する信号処理回路（信号処理手段）７ａの論理
回路構成が異なり、データ処理制御信号（外部制御信
号）およびアドレス信号の組み合わせによりセンス回路
４からの出力データを入れ替えるようにする点である。The nonvolatile memory of the present embodiment is a read-only mask ROM for programming fixed data into a mask in the LSI manufacturing process as in the first embodiment. The difference from the first embodiment is that the data of the mask ROM is different. The signal processing circuit (signal processing means) 7a for converting the output in a predetermined processing mode has a different logic circuit configuration, and the output data from the sense circuit 4 is replaced by the combination of the data processing control signal (external control signal) and the address signal. That is the point.
【００４１】すなわち、本実施例の信号処理回路７ａ
は、たとえば図３に示すようなＮＯＴゲート、ＡＮＤゲ
ートおよびＮＯＲゲートによる論理ゲートの組み合わせ
が複数組（図３においては１組）備えられており、それ
ぞれにデータ処理制御信号ａ、センス回路４の２回路の
出力データｂ，ｄが入力され、信号処理回路７ａの２回
路から入れ替えられたデータ出力ｃ，ｅが出力されるよ
うになっている。That is, the signal processing circuit 7a of the present embodiment.
Is provided with a plurality of sets (one set in FIG. 3) of logic gates including a NOT gate, an AND gate and a NOR gate as shown in FIG. 3, each of which has a data processing control signal a and a sense circuit 4. The output data b and d of the two circuits are input, and the data outputs c and e exchanged from the two circuits of the signal processing circuit 7a are output.
【００４２】たとえば、図３の信号処理回路７ａにおい
て、センス回路４の２回路の出力データｂ，ｄを入れ替
える場合には、データ処理制御信号ａとして“１”を入
力し、たとえばセンス回路４のｉ番目の出力データｂが
“１”で、ｊ番目の出力データｄが“０”のときには、
信号処理回路７ａのｉ番目のデータ出力ｃを“０”に、
ｊ番目のデータ出力ｅを“１”に入れ替えて出力させる
ことができる。For example, in the signal processing circuit 7a of FIG. 3, when the output data b and d of the two circuits of the sense circuit 4 are exchanged, "1" is input as the data processing control signal a and, for example, the sense circuit 4 outputs. When the i-th output data b is "1" and the j-th output data d is "0",
The i-th data output c of the signal processing circuit 7a is set to "0",
The j-th data output e can be replaced with “1” and output.
【００４３】また、センス回路４のｉ番目の出力データ
ｂが“０”で、ｊ番目の出力データｄが“１”のときに
も同様に、信号処理回路７ａのｉ番目のデータ出力ｃを
“１”に、ｊ番目のデータ出力ｅを“０”に入れ替えて
出力させることができる。Also, when the i-th output data b of the sense circuit 4 is "0" and the j-th output data d is "1", the i-th data output c of the signal processing circuit 7a is similarly output. The j-th data output e can be replaced with “0” and output with “0”.
【００４４】逆に、センス回路４の２回路の出力データ
ｂ，ｄを入れ替えないで出力させる場合には、データ処
理制御信号ａとして“０”を入力し、たとえばセンス回
路４のｉ番目の出力データｂが“１”で、ｊ番目の出力
データｄが“０”のときには、信号処理回路７ａのｉ番
目のデータ出力ｃを“１”に、ｊ番目のデータ出力ｅを
“０”にそのままで出力させることができる。On the contrary, when the output data b and d of the two circuits of the sense circuit 4 are to be output without being interchanged, "0" is input as the data processing control signal a, and, for example, the i-th output of the sense circuit 4 is input. When the data b is "1" and the j-th output data d is "0", the i-th data output c of the signal processing circuit 7a remains "1" and the j-th data output e remains "0". Can be output with.
【００４５】また、センス回路４のｉ番目の出力データ
ｂが“０”で、ｊ番目の出力データｄが“１”のときに
も同様に、信号処理回路７ａのｉ番目のデータ出力ｃを
“０”に、ｊ番目のデータ出力ｅを“１”に入れ替えな
いでそのままで出力させることができる。Further, when the i-th output data b of the sense circuit 4 is "0" and the j-th output data d is "1", the i-th data output c of the signal processing circuit 7a is similarly output. The j-th data output e can be directly output to "0" without being replaced with "1".
【００４６】従って、本実施例のマスクＲＯＭによれ
ば、データ処理制御信号およびアドレス信号の組み合わ
せによってセンス回路４からの出力データを入れ替え、
任意のビットパターンで出力させることができるので、
実施例１と同様にメモリアレイ１の各メモリセルに格納
されている固定データがそのまま出力されることなく、
このマスクＲＯＭの固定データを第三者により容易に解
読ないしはコピー不可能とすることができる。Therefore, according to the mask ROM of this embodiment, the output data from the sense circuit 4 is replaced by the combination of the data processing control signal and the address signal,
Since it can be output with any bit pattern,
As in the first embodiment, the fixed data stored in each memory cell of the memory array 1 is not directly output,
The fixed data in the mask ROM can be easily decrypted or made uncopyable by a third party.
【００４７】以上、本発明者によってなされた発明を実
施例１および２に基づき具体的に説明したが、本発明は
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。Although the invention made by the present inventor has been specifically described based on the first and second embodiments, the present invention is not limited to the above-mentioned embodiments and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
【００４８】たとえば、前記実施例のマスクＲＯＭにつ
いては、センス回路からの出力データを反転または非反
転したり、入れ替えたりして任意のビットパターンで出
力させる場合について説明したが、本発明は前記実施例
に限定されるものではなく、さらにこれらを組み合わせ
て、マスクＲＯＭのデータ出力の部分反転または／およ
び部分入れ替えを行う場合などについても広く適用可能
である。For example, with respect to the mask ROM of the above-described embodiment, the case where the output data from the sense circuit is inverted or non-inverted or exchanged to output it in an arbitrary bit pattern has been described. The present invention is not limited to the examples, and can be widely applied to a case where these are further combined to partially invert or / and partially replace the data output of the mask ROM.
【００４９】さらに、この信号処理回路については、図
２および図３に示すような論理回路構成に限られるもの
ではなく、任意のビットパターンを出力させるために種
々の変形が可能であり、またデータ処理制御信号入力を
複数にすることによってさらに信号処理の多様性を持た
せることなども可能である。Further, the signal processing circuit is not limited to the logic circuit configuration as shown in FIGS. 2 and 3, but various modifications can be made to output an arbitrary bit pattern, and data can be output. It is possible to further increase the variety of signal processing by providing a plurality of processing control signal inputs.
【００５０】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるマスクＲＯＭに適
用した場合について説明したが、これに限定されるもの
ではなく、ＥＰＲＯＭ、ＥＥＰＲＯＭなどの他の不揮発
性メモリについても広く適用可能であり、さらにこの不
揮発性メモリを使用するビデオゲームカセット、メモリ
カード、電子手帳、プリンタなどの量産機器、特に作成
者が多くの費用をかけて開発した機器の内部データの保
護が求められている不揮発性メモリについて適用可能で
ある。In the above description, the case where the invention made by the present inventor is mainly applied to the mask ROM which is the field of use thereof has been described, but the present invention is not limited to this, and other nonvolatile memories such as EPROM and EEPROM. It is also widely applicable to non-volatile memory. Furthermore, internal data of mass-produced devices such as video game cassettes, memory cards, electronic notebooks, printers, etc. that use this non-volatile memory, especially devices developed by the creator at a high cost. The present invention can be applied to a non-volatile memory that is required to be protected.
【００５１】[0051]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.
【００５２】(1).不揮発性メモリの出力部の前段に、不
揮発性メモリのデータ出力を所定の処理形態で変換する
信号処理手段が設けられ、不揮発性メモリのデータ出力
をアドレス信号と外部制御信号との任意の組み合わせに
よって反転させることにより、不揮発性メモリに格納さ
れている固定データがそのまま出力されないようにでき
るので、固定データを取り出して解読ないしはコピーす
ることが不可能となる。(1). A signal processing means for converting the data output of the non-volatile memory in a predetermined processing mode is provided before the output section of the non-volatile memory, and the data output of the non-volatile memory is controlled by an address signal and external control. Since the fixed data stored in the non-volatile memory can be prevented from being output as it is by inverting it by an arbitrary combination with the signal, it becomes impossible to take out the fixed data and decode or copy it.
【００５３】(2).前記(1) において、不揮発性メモリの
データ出力をアドレス信号と外部制御信号との任意の組
み合わせにより入れ替える場合にも、前記(1) と同様に
不揮発性メモリに格納されている固定データがそのまま
出力されることがないので、固定データの解読ないしは
コピーが不可能となる。(2) In the above (1), when the data output of the non-volatile memory is replaced by an arbitrary combination of the address signal and the external control signal, the data is stored in the non-volatile memory as in the above (1). Since the fixed data that is being output is not output as it is, it is impossible to decrypt or copy the fixed data.
【００５４】(3).前記(1) において、不揮発性メモリの
データ出力の反転とデータ出力の入れ替えとを任意に組
み合わせて、不揮発性メモリのデータ出力の部分反転ま
たは／および部分入れ替えを行う場合には、前記(1) お
よび(2) に比べて、さらに不揮発性メモリの固定データ
の解読ないしはコピー防止が可能となる。(3) In the case of (1), inversion of the data output of the non-volatile memory and exchange of the data output are arbitrarily combined to partially invert or / and partially exchange the data output of the non-volatile memory. In comparison with (1) and (2) above, the fixed data in the non-volatile memory can be further decoded or copy protected.
【００５５】(4).前記(1) 〜(3) において、たとえ固定
データを取り出して解読ないしはコピーしようとして
も、アドレス信号と外部制御信号との任意の組み合わせ
による信号処理方法が判らなければ、固定データに復元
させることができないので、事実上、固定データの解読
によるコピーが不可能となり、作成者が多くの費用をか
けて開発した量産機器などに使用されるマスクＲＯＭの
オリジナルデータの保護が可能となる。(4) In the above (1) to (3), even if the fixed data is taken out and decoded or copied, if the signal processing method by an arbitrary combination of the address signal and the external control signal is not known, Since it cannot be restored to fixed data, it is virtually impossible to copy the fixed data by decoding, and it is possible to protect the original data of the mask ROM used in mass-produced equipment etc. It will be possible.
【００５６】(5).前記(1) 〜(3) において、信号処理回
路の論理数は、通常、数百素子程度で済み、数十万素子
を含む不揮発性メモリでは、それを内蔵してもコストは
ほとんど無視できる上に、その効果は前記(1) 〜(4) の
ようにオリジナルデータの開発費を保護できるので、極
めて経済性の向上が可能となる。(5) In the above (1) to (3), the number of logics of the signal processing circuit is usually about several hundreds of elements, and a nonvolatile memory including several hundreds of thousands of elements is built therein. In addition to the cost being negligible, the effect can protect the development cost of the original data as described in the above (1) to (4), so that the economic efficiency can be improved significantly.
【図１】本発明の実施例１である不揮発性メモリを示す
ブロック図である。FIG. 1 is a block diagram showing a nonvolatile memory that is Embodiment 1 of the present invention.
【図２】実施例１の不揮発性メモリに設けられる信号処
理回路の一例を示す回路図である。FIG. 2 is a circuit diagram illustrating an example of a signal processing circuit provided in the nonvolatile memory according to the first exemplary embodiment.
【図３】本発明の実施例２である不揮発性メモリに設け
られる信号処理回路の一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a signal processing circuit provided in a nonvolatile memory that is Embodiment 2 of the present invention.
【図４】従来技術の一例である不揮発性メモリを示すブ
ロック図である。FIG. 4 is a block diagram showing a nonvolatile memory which is an example of a conventional technique.
【図５】従来技術の他の例である不揮発性メモリを搭載
したＲＯＭカードを示すブロック図である。FIG. 5 is a block diagram showing a ROM card equipped with a non-volatile memory which is another example of the prior art.
【符号の説明】 １ メモリアレイ ２ 入力回路 ３ アドレスバッファ ４ センス回路 ５ 出力回路 ６ 制御信号回路 ７，７ａ 信号処理回路（信号処理手段） ８ データ処理信号発生回路[Description of Reference Signs] 1 memory array 2 input circuit 3 address buffer 4 sense circuit 5 output circuit 6 control signal circuit 7, 7a signal processing circuit (signal processing means) 8 data processing signal generation circuit
Claims (6)
メモリの出力部の前段に、該不揮発性メモリに入力され
るアドレス信号とデータ変換用の外部制御信号とによ
り、前記不揮発性メモリのデータ出力を所定の処理形態
で変換する信号処理手段が設けられていることを特徴と
する不揮発性メモリ。1. A non-volatile memory, wherein data in the non-volatile memory is provided in front of an output section of the non-volatile memory by an address signal input to the non-volatile memory and an external control signal for data conversion. A non-volatile memory provided with signal processing means for converting an output in a predetermined processing form.
メモリのデータ出力を前記アドレス信号と前記外部制御
信号との任意の組み合わせにより反転することを特徴と
する請求項１記載の不揮発性メモリ。2. The non-volatile memory according to claim 1, wherein the signal processing unit inverts a data output of the non-volatile memory by an arbitrary combination of the address signal and the external control signal.
メモリのデータ出力を前記アドレス信号と前記外部制御
信号との任意の組み合わせにより入れ替えることを特徴
とする請求項１記載の不揮発性メモリ。3. The non-volatile memory according to claim 1, wherein, as the signal processing means, the data output of the non-volatile memory is replaced by an arbitrary combination of the address signal and the external control signal.
メモリのデータ出力の反転と前記データ出力の入れ替え
とを任意に組み合わせて、前記不揮発性メモリのデータ
出力の部分反転または／および部分入れ替えを行うこと
を特徴とする請求項２または３記載の不揮発性メモリ。4. The signal processing means performs partial inversion and / or partial replacement of the data output of the nonvolatile memory by arbitrarily combining inversion of the data output of the nonvolatile memory and replacement of the data output. The non-volatile memory according to claim 2 or 3, characterized in that:
納するマスクＲＯＭとすることを特徴とする請求項１、
２、３または４記載の不揮発性メモリ。5. The non-volatile memory is a mask ROM that stores fixed data.
The non-volatile memory described in 2, 3, or 4.
ット、メモリカード、電子手帳、プリンタなどの量産機
器の固定データ格納用メモリとして使用することを特徴
とする請求項５記載の不揮発性メモリ。6. The non-volatile memory according to claim 5, wherein the mask ROM is used as a fixed data storage memory of a mass production device such as a video game cassette, a memory card, an electronic notebook, and a printer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21547194A JPH0877076A (en) | 1994-09-09 | 1994-09-09 | Nonvolatile memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21547194A JPH0877076A (en) | 1994-09-09 | 1994-09-09 | Nonvolatile memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877076A true JPH0877076A (en) | 1996-03-22 |
Family
ID=16672925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21547194A Pending JPH0877076A (en) | 1994-09-09 | 1994-09-09 | Nonvolatile memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877076A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014737A (en) * | 2000-06-29 | 2002-01-18 | Fujitsu Ltd | Processor, integrated circuit, and integrated circuit package |
| JP2008204507A (en) * | 2007-02-16 | 2008-09-04 | Renesas Technology Corp | Semiconductor device |
-
1994
- 1994-09-09 JP JP21547194A patent/JPH0877076A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014737A (en) * | 2000-06-29 | 2002-01-18 | Fujitsu Ltd | Processor, integrated circuit, and integrated circuit package |
| JP2008204507A (en) * | 2007-02-16 | 2008-09-04 | Renesas Technology Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214697A (en) | Program execution apparatus for ensuring security of a program | |
| US5216633A (en) | Nonvolatile semiconductor memory device including access code circuitry | |
| JPH05257678A (en) | Data secrecy protection device for semiconductor programmable logic circuit | |
| US7657758B2 (en) | Processing apparatus and integrated circuit to prevent illicit access and reverse engineering | |
| JPS61267846A (en) | Integrated circuit device with memory | |
| JP2004503891A (en) | Secure EEPROM memory with error correction circuit | |
| JP4079552B2 (en) | Nonvolatile semiconductor memory that prevents unauthorized copying | |
| US6510090B1 (en) | Semiconductor memory device | |
| TW384539B (en) | Semiconductor memory device having copy dsta protect function and method for accessing the same | |
| JP2001035169A5 (en) | ||
| KR960004734B1 (en) | Information protection method and information memory media | |
| JP3822371B2 (en) | Semiconductor memory device having simultaneous column selection line activation circuit and column selection line control method | |
| JPH0877076A (en) | Nonvolatile memory | |
| JP2008204507A (en) | Semiconductor device | |
| JP3153155B2 (en) | Semiconductor memory | |
| JPH03204053A (en) | Read-only memory | |
| JPH037981B2 (en) | ||
| US20110289293A1 (en) | Semiconductor device | |
| JPS6325748A (en) | Control of electronic circuit and circuit for implementing the same method | |
| TW526496B (en) | Non-volatile memory in which encryption of commands can be performed | |
| JP3838401B2 (en) | Nonvolatile memory and system | |
| JPH06215590A (en) | Flash erasure type nonvolatile memory | |
| JPH06208516A (en) | Security circuit | |
| JP3071435B2 (en) | Multi-bit match circuit | |
| JPH01162957A (en) | Semiconductor storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |