JPH0870394A - Alc/clamp control circuit - Google Patents

Abstract

PURPOSE: To reduce circuit scale by controlling an ALC and a clamp by the same algorithm and performing a time division processing for them. CONSTITUTION: An ALC control detects the difference of the upper side level and the lower side level of the frame pulses in the first line and the second line of the signal of a MUSE system and detects whether the difference is larger or smaller than a reference level 323. When the result is large, the gain of an ALC circuit 1 is reduced, and when the result is smaller, the gain is increased. A data processing circuit 54 performs a nonlinearity processing so that the detection result may be a large value when the result is largely different from a reference level 128 and may be a small value when the result is in the vicinity of the reference level. In a loop filter, each data is held in each of latch circuits 56 and 57, these two data are switched by the output of a timing control circuit 62 and are outputted to a constant times circuit 59. The circuit 59 switches the constant values at the time of the ALC control and the clamp control by the output of the circuit 62.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、ハイビジョンを伝送す
るＭＵＳＥ(Multiple Sub-Nyquist SamplingEncoding：
多重サブサンプル伝送)方式のデコーダで用いられ，入
力映像信号のＡＬＣ及びクランプ回路を制御する回路に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to MUSE (Multiple Sub-Nyquist Sampling Encoding:
The present invention relates to a circuit which is used in a decoder of a multi-subsample transmission system and controls an ALC and a clamp circuit of an input video signal.

【０００２】[0002]

【従来の技術】近年、ハイビジョン放送が実用化され、
衛星を使ったＭＵＳＥ方式による放送が開始された。Ｍ
ＵＳＥ方式の詳細については、二宮「ＭＵＳＥ−ハイビ
ジョン伝送方式」電子情報通信学会編に記載されてい
る。2. Description of the Related Art In recent years, high-definition broadcasting has been put into practical use,
Broadcasting by the MUSE system using satellites has started. M
Details of the USE method are described in Ninomiya “MUSE-High-Vision Transmission Method” edited by The Institute of Electronics, Information and Communication Engineers.

【０００３】以下、図面を参照しながら従来のＡＬＣ及
びクランプ制御回路の例について説明する。An example of a conventional ALC and clamp control circuit will be described below with reference to the drawings.

【０００４】図３は従来ＭＵＳＥデコーダで用いられて
いるＡＬＣ及びクランプ制御の一例を示すブロック図で
ある。FIG. 3 is a block diagram showing an example of ALC and clamp control used in a conventional MUSE decoder.

【０００５】図３において，１はＡＬＣ(Auto Level
Control)回路であり，後述するＡＬＣ制御回路７の出力
に応じて入力映像信号の振幅を制御する。２はクランプ
回路であり，後述するクランプ制御回路８の出力に応じ
て対応する一定値にクランプする。３はＡ／Ｄ変換器で
あり、アナログ信号をディジタル信号に変換する。４は
フレームパルス検出回路であり、ＡＬＣ制御回路７およ
びクランプ制御回路８の処理タイミングを制御する。７
はＡＬＣ制御回路であり、映像信号の振幅を検出しＡＬ
Ｃ回路１のゲインを制御する。８はクランプ制御回路で
あり、映像信号のクランプレベルを検出しクランプ回路
２のクランプレベルを制御する。６は信号処理回路であ
り、内挿処理等を行い、圧縮された映像信号を復元す
る。In FIG. 3, 1 is an ALC (Auto Level
Control) circuit, which controls the amplitude of the input video signal according to the output of the ALC control circuit 7 described later. Reference numeral 2 denotes a clamp circuit, which clamps to a corresponding constant value according to the output of a clamp control circuit 8 described later. An A / D converter 3 converts an analog signal into a digital signal. A frame pulse detection circuit 4 controls the processing timing of the ALC control circuit 7 and the clamp control circuit 8. 7
Is an ALC control circuit, which detects the amplitude of the video signal
The gain of the C circuit 1 is controlled. A clamp control circuit 8 detects the clamp level of the video signal and controls the clamp level of the clamp circuit 2. Reference numeral 6 denotes a signal processing circuit, which performs interpolation processing or the like to restore the compressed video signal.

【０００６】以上のように構成された従来のＡＬＣおよ
びクランプ制御回路は、それぞれ独立に制御を行う。Ａ
ＬＣ制御回路７では、映像信号の振幅を検出する。ＭＵ
ＳＥ方式では、信号のダイナミックレンジを２５６階調
（８ビットの分解能）とした場合、フレームパルスの上
側レベルが２３９、下側レベルが１６と規定されている
（図４（ａ））。そのため、フレームパルスの上側レベ
ルと下側レベルとの差から振幅を検出してＡＬＣ回路１
のゲインを調整する。The conventional ALC and clamp control circuit configured as described above perform control independently. A
The LC control circuit 7 detects the amplitude of the video signal. MU
In the SE method, when the dynamic range of the signal is 256 gradations (8-bit resolution), the upper level of the frame pulse is 239 and the lower level is 16 (FIG. 4A). Therefore, the amplitude is detected from the difference between the upper level and the lower level of the frame pulse to detect the amplitude.
Adjust the gain of.

【０００７】クランプ制御回路８では、映像信号のクラ
ンプ期間のレベルを検出する。ＭＵＳＥ方式では、映像
信号のダイナミックレンジを２５６階調（８ビットの分
解能）とした場合、クランプレベルは１２８と規定され
ている（図４（ｂ））。そのため、検出したクランプ期
間のレベルと基準レベルとの差を検出して、クランプ回
路２のレベル制御を行う。フレームパルス検出回路４
は、タイミング制御の基準となるフレームパルスを検出
しＡＬＣ制御回路７およびクランプ制御回路８を制御す
る。The clamp control circuit 8 detects the level of the video signal during the clamp period. In the MUSE method, when the dynamic range of the video signal is 256 gradations (8-bit resolution), the clamp level is defined as 128 (FIG. 4 (b)). Therefore, the level of the clamp circuit 2 is controlled by detecting the difference between the detected level of the clamp period and the reference level. Frame pulse detection circuit 4
Detects a frame pulse serving as a reference for timing control and controls the ALC control circuit 7 and the clamp control circuit 8.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、ＡＬＣ制御回路とクランプ制御回路はそ
れぞれ独立に制御を行う構成のため、回路規模が大きく
なるという課題を有していた。However, in the above-mentioned configuration, the ALC control circuit and the clamp control circuit have a problem that the circuit scale becomes large because they are controlled independently of each other.

【０００９】本発明は上記課題に鑑み、ＡＬＣ制御とク
ランプ制御を同一のアルゴリズムで実現し、また時分割
で処理を行うことにより、制御回路を共用化し、さらに
制御ループのゲインを独立に設定できるＡＬＣ／クラン
プ制御回路を提供することを目的とする。In view of the above problems, the present invention realizes ALC control and clamp control with the same algorithm, and also performs processing in a time-sharing manner so that the control circuit is shared and the gain of the control loop can be set independently. It is an object to provide an ALC / clamp control circuit.

【００１０】[0010]

【課題を解決するための手段】この目的を達成するため
に本発明は、ＡＬＣ及びクランプの基準レベルを切り換
えて出力する第１のスイッチと、上記第１のスイッチの
出力と入力信号との差を検出する第１の加算器と、上記
第１の加算器の出力からＡＬＣ及びクランプ制御用のデ
ータを処理する回路と、上記処理回路の出力と後述の定
数倍回路の出力を加算する第２の加算器と、上記第２の
加算器の出力に接続された第１、２のラッチ回路と、上
記２つのラッチ回路の出力を切り換える第２のスイッチ
と、上記第２のスイッチの出力を定数倍して前記第２の
加算器に入力する回路と、前記２つのラッチ回路のそれ
ぞれの出力に接続されたＤ／Ａ変換器と、前記各回路を
制御する回路からなる。In order to achieve this object, the present invention provides a first switch for switching and outputting a reference level of ALC and a clamp, and a difference between an output of the first switch and an input signal. For detecting ALC and clamp control data from the output of the first adder, and a second adder for adding the output of the processing circuit and the output of a constant multiplication circuit described later. , The first and second latch circuits connected to the output of the second adder, the second switch for switching the outputs of the two latch circuits, and the constant output of the second switch. A circuit for multiplying and inputting to the second adder, a D / A converter connected to each output of the two latch circuits, and a circuit for controlling each circuit.

【００１１】[0011]

【作用】本発明は上記構成により、ＡＬＣ制御とクラン
プ制御を時分割で処理し、従来の約半分の回路規模でＡ
ＬＣ及びクランプの制御回路が構成できる。さらに、Ａ
ＬＣ回路、クランプ回路を含めた全体ループのゲインを
各々独立に設定ができる。According to the present invention, with the above configuration, ALC control and clamp control are processed in a time-sharing manner, and the circuit scale is about half that of the conventional circuit.
A control circuit for LC and clamp can be configured. Furthermore, A
The gain of the entire loop including the LC circuit and the clamp circuit can be set independently.

【００１２】[0012]

【実施例】以下，図面を参照して本発明の一実施例を説
明する。図２はＭＵＳＥ方式のテレビジョン受像器の要
部ブロック図であり、図１はＡＬＣ／クランプ制御回路
５のブロック図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram of a main part of the MUSE type television receiver, and FIG. 1 is a block diagram of the ALC / clamp control circuit 5.

【００１３】図２において、１はＡＬＣ回路、２はクラ
ンプ回路、３はＡ／Ｄ変換器、４はフレームパルス検出
回路、６は信号処理回路であり、従来例と同様である。
５はＡＬＣ／クランプ制御回路であり、図１にその具体
的構成例を示す。In FIG. 2, 1 is an ALC circuit, 2 is a clamp circuit, 3 is an A / D converter, 4 is a frame pulse detection circuit, and 6 is a signal processing circuit, which is similar to the conventional example.
Reference numeral 5 is an ALC / clamp control circuit, and a concrete configuration example thereof is shown in FIG.

【００１４】図１において、５１は第１の加算器であ
り、映像信号と基準レベルとの差を検出する。５２Ａは
ＡＬＣの基準レベル、５３（Ｂ）はクランプの基準レベ
ル、５３は第１のスイッチであり、タイミング制御回路
６２の出力によりＡＬＣ基準レベル５２（Ａ）とクラン
プ基準レベル５３（Ｂ）を切り換えて第１の加算器５１
に出力する。５４はデータ処理回路であり、映像信号の
振幅およびクランプレベルの状態を検出し、数値化す
る。In FIG. 1, reference numeral 51 is a first adder, which detects the difference between the video signal and the reference level. 52A is an ALC reference level, 53 (B) is a clamp reference level, and 53 is a first switch. The output of the timing control circuit 62 switches between the ALC reference level 52 (A) and the clamp reference level 53 (B). The first adder 51
Output to. A data processing circuit 54 detects the state of the amplitude and clamp level of the video signal and digitizes them.

【００１５】５５は第２の加算器、５６、５７はそれぞ
れラッチ回路、５８は第２のスイッチ、５９は定数倍回
路で、ループフィルタを形成する。６０、６１はＤ／Ａ
変換器で、それぞれの出力を基準にＡＬＣ回路１、クラ
ンプ回路２を制御する。６２はタイミング制御回路であ
り、各回路の処理タイミングや切り換え等の制御を行
う。55 is a second adder, 56 and 57 are latch circuits, 58 is a second switch, and 59 is a constant multiplication circuit, which forms a loop filter. 60 and 61 are D / A
The converter controls the ALC circuit 1 and the clamp circuit 2 based on the respective outputs. A timing control circuit 62 controls the processing timing of each circuit and switching.

【００１６】以上のように構成されたこの実施例につい
て、以下その動作を説明する。ＡＬＣ制御は従来例でも
説明したように、ＭＵＳＥ方式の信号の１ライン目と２
ライン目にあるフレームパルスの上側レベルと下側レベ
ルの差を検出し、基準レベルの２２３（上側レベル２３
９から下側レベル１６を減算したもの）に対して大きい
か小さいかを検出し、その結果が大きい場合は、ＡＬＣ
回路１のゲインを小さくし、逆に小さい場合は、ゲイン
を大きくするようにする。ここでは、振幅の大きさをフ
レームパルスから検出したが、ＶＩＴ信号の１ライン目
と２ライン目の平坦期間のレベルからも検出できる。The operation of this embodiment configured as described above will be described below. As described in the conventional example, the ALC control is performed on the first line and the second line of the MUSE system signal.
The difference between the upper level and the lower level of the frame pulse on the line is detected, and the reference level 223 (the upper level 23
9 minus the lower level 16), and if the result is large, ALC
The gain of the circuit 1 is reduced, and when it is small, the gain is increased. Here, the magnitude of the amplitude is detected from the frame pulse, but it can also be detected from the level of the flat period of the first and second lines of the VIT signal.

【００１７】クランプ制御は５６３ライン目と１１２５
ライン目にあるクランプ期間のレベルを検出し、基準レ
ベル１２８との差を検出する。検出結果が基準レベルよ
り大きい場合は、クランプ回路２のクランプレベルを下
げ、逆に小さい場合は、クランプレベルを上げるように
する。Clamp control is performed on lines 563 and 1125.
The level of the clamp period in the line is detected, and the difference from the reference level 128 is detected. If the detection result is higher than the reference level, the clamp level of the clamp circuit 2 is lowered, and conversely, if it is lower, the clamp level is raised.

【００１８】データ処理回路５４は検出結果が基準レベ
ル１２８より大きく異なる場合は、早くその基準レベル
に収束させるために大きな値とし、逆に基準レベル付近
の場合は、ノイズ等による変動を抑制するために小さな
値となるように非線形処理を行う。ループフィルタで
は，ＡＬＣおよびクランプ制御を独立に平滑化する必要
があるため、ラッチ回路５６、５７でそれぞれのデータ
を保持し、タイミング制御回路６２の出力によりこれら
２つのデータを切り換えて定数倍回路５９に出力する。The data processing circuit 54 uses a large value in order to quickly converge to the reference level when the detection result is greatly different from the reference level 128, and conversely, in the vicinity of the reference level, suppresses fluctuation due to noise or the like. Non-linear processing is performed so that the value becomes small. In the loop filter, since it is necessary to smooth ALC and clamp control independently, each data is held by the latch circuits 56 and 57, and these two data are switched by the output of the timing control circuit 62 to switch the constant multiplication circuit 59. Output to.

【００１９】定数倍回路５９は、ループフィルタの時定
数を決めるが、タイミング制御回路６２の出力によりＡ
ＬＣ制御とクランプ制御のときの定数値を切り替えるこ
とで，各々独立に設定が可能である。Ｄ／Ａ変換器６
０、６１は、ＡＬＣおよびクランプ制御のための検出結
果を制御電圧に変えて出力し、それぞれＡＬＣ回路１、
クランプ回路２を制御する。The constant multiplication circuit 59 determines the time constant of the loop filter.
By switching constant values for LC control and clamp control, each can be set independently. D / A converter 6
0 and 61 output detection results for ALC and clamp control after converting them into control voltages, respectively.
The clamp circuit 2 is controlled.

【００２０】以上のように本発明の一実施例により、Ａ
ＬＣ制御とクランプ制御を第１のスイッチ５３により切
換え、データ処理回路５４をはじめ、各種の回路を共用
化することにより同一のアルゴリズムで実現することが
出来る。As described above, according to one embodiment of the present invention, A
LC control and clamp control can be switched by the first switch 53, and various circuits including the data processing circuit 54 can be commonly used to realize the same algorithm.

【００２１】[0021]

【発明の効果】以上説明したように、本発明は、ＡＬＣ
及びクランプの制御を同一のアルゴリズムで、かつ時分
割処理により回路の共用化が可能になり従来の約半分の
回路規模で実現できる。さらに、全体ループのゲインを
各々独立に設定できる。As described above, according to the present invention, the ALC
The control of the clamp and the clamp can be shared by the same algorithm and the time-division processing, and the circuit can be realized with about half the circuit scale of the conventional one. Furthermore, the gain of the whole loop can be set independently.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例におけるＡＬＣ／クランプ制
御回路のブロック図FIG. 1 is a block diagram of an ALC / clamp control circuit according to an embodiment of the present invention.

【図２】同制御回路を用いたＭＵＳＥ方式のテレビジョ
ン受像器の要部の一例を示すブロック図FIG. 2 is a block diagram showing an example of a main part of a MUSE type television receiver using the control circuit.

【図３】従来のＡＬＣおよびクランプ制御回路を示すブ
ロック図FIG. 3 is a block diagram showing a conventional ALC and clamp control circuit.

【図４】（ａ） フレームパルスの波形を示す図 （ｂ） ＭＵＳＥ方式の信号構成を示す図4A is a diagram showing a waveform of a frame pulse, and FIG. 4B is a diagram showing a signal configuration of the MUSE system.

【符号の説明】[Explanation of symbols]

５１、５５ 加算器 ５２（Ａ） ＡＬＣの基準レベル ５２（Ｂ） クランプの基準レベル ５３、５８ スイッチ ５４ データ処理回路 ５６、５７ ラッチ回路 ５９ 定数倍回路 ６０、６１ Ｄ／Ａ変換器 ６２ タイミング制御回路 51, 55 Adder 52 (A) ALC reference level 52 (B) Clamp reference level 53, 58 Switch 54 Data processing circuit 56, 57 Latch circuit 59 Constant multiplication circuit 60, 61 D / A converter 62 Timing control circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 ＡＬＣまたはクランプの基準レベルを切
り換えて出力する第１のスイッチと、上記第１のスイッ
チの出力と映像信号とのレベルの差を検出する第１の加
算器と、上記第１の加算器の出力からＡＬＣまたはクラ
ンプ制御用のデータを処理するデータ処理回路と、上記
データ処理回路の出力と定数倍回路の出力を加算する第
２の加算器と、上記第２の加算器の出力に接続された第
１、２のラッチ回路と、上記第１、第２のラッチ回路の
出力を切り換える第２のスイッチと、上記第２のスイッ
チの出力を定数倍して上記第２の加算器に入力する定数
倍回路と、上記第１、第２のラッチ回路のそれぞれの出
力に接続されたＤ／Ａ変換器を備えたことを特徴とする
ＡＬＣ／クランプ制御回路。1. A first switch for switching and outputting a reference level of ALC or a clamp, a first adder for detecting a level difference between an output of the first switch and a video signal, and the first switch. Of a data processing circuit for processing data for ALC or clamp control from the output of the adder, a second adder for adding the output of the data processing circuit and the output of the constant multiplication circuit, and the second adder The first and second latch circuits connected to the output, the second switch for switching the outputs of the first and second latch circuits, and the output of the second switch are multiplied by a constant, and the second addition is performed. An ALC / clamp control circuit, comprising: a constant multiplication circuit to be input to the voltage converter; and a D / A converter connected to each output of the first and second latch circuits.