JPH0870265A - Synchronization tracking device - Google Patents
Synchronization tracking deviceInfo
- Publication number
- JPH0870265A JPH0870265A JP6203156A JP20315694A JPH0870265A JP H0870265 A JPH0870265 A JP H0870265A JP 6203156 A JP6203156 A JP 6203156A JP 20315694 A JP20315694 A JP 20315694A JP H0870265 A JPH0870265 A JP H0870265A
- Authority
- JP
- Japan
- Prior art keywords
- output
- random signal
- pseudo
- signal
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、スペクトル拡散によっ
て変調された信号を、同一周波数帯域内に多重化して通
信を行う符号分割多重接続（Code Devision Multiple A
ccess 、以下ＣＤＭＡという）通信に基づく移動通信シ
ステムにおける受信局での同期追従装置に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a code division multiple connection for performing communication by multiplexing signals modulated by spread spectrum in the same frequency band.
The present invention relates to a synchronization tracking device at a receiving station in a mobile communication system based on ccess (hereinafter referred to as CDMA) communication.
【０００２】[0002]
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献；スペクトル拡散通信方式応用技術、1992、長谷川
孝明著、“同期の捕捉と保持”P.59-67 図２は、従来の同期追従装置の概略の構成ブロック図で
ある。この同期追従装置は、空間伝搬路を通って来た複
素包絡の受信波のうち同相成分（以下、Ｉ成分という）
と擬似ランダム信号（Pseudo Noise code 、以下、ＰＮ
符号という）との乗算を行う乗算器１を備えている。乗
算器１の出力側は低域通過フィルタ（Low Pass Filter
、以下、ＬＰＦという）２を介して絶対値回路３の入
力側に接続されている。2. Description of the Related Art Conventionally, techniques in such a field include:
For example, some documents were described in the following documents. Reference: Spread spectrum communication system application technology, 1992, Takaaki Hasegawa, "Synchronization and retention" P.59-67 FIG. 2 is a schematic block diagram of a conventional synchronization tracking device. This synchronization tracking device has an in-phase component (hereinafter referred to as an I component) of a received wave having a complex envelope that has passed through a spatial propagation path.
And pseudo random signal (Pseudo Noise code, hereafter, PN)
It is provided with a multiplier 1 that performs multiplication with a code. The output side of the multiplier 1 is a low pass filter (Low Pass Filter).
, Hereinafter referred to as LPF) 2 and is connected to the input side of the absolute value circuit 3.
【０００３】又、この同期追従装置は、受信波のうち直
交成分（以下、Ｑ成分という）とＰＮ符号との乗算を行
う乗算器４を備えている。乗算器４の出力側はＬＰＦ５
を介して絶対値回路６の入力側に接続されている。絶対
値回路３の出力側は差分回路７の加算入力側に接続さ
れ、絶対値回路６の出力側は差分回路７の減算入力側に
接続されている。差分回路７の出力側はループフィルタ
８の入力側に接続されている。ループフィルタ８は、入
力信号をｚ変換するものである。ループフィルタ８の出
力側は、電圧制御発振器（以下、ＶＣＯという）９の入
力側に接続されている。ＶＣＯ９は、ループフィルタ８
の出力電圧に応じて出力信号の周波数が変化するもので
ある。ＶＣＯ９の出力側はＰＮ符号を生成するシフトレ
ジスタ１０の入力側に接続されている。シフトレジスタ
１０から出力されるＰＮ符号のうちのアーリー出力は、
乗算器１に入力されるようになっている。又、アーリー
出力よりも位相が遅れたレイト出力は、乗算器２に入力
されるようになっている。Further, this synchronization tracking device is provided with a multiplier 4 which multiplies a PN code by a quadrature component (hereinafter referred to as a Q component) of a received wave. The output side of the multiplier 4 is the LPF 5
Is connected to the input side of the absolute value circuit 6 via. The output side of the absolute value circuit 3 is connected to the addition input side of the difference circuit 7, and the output side of the absolute value circuit 6 is connected to the subtraction input side of the difference circuit 7. The output side of the difference circuit 7 is connected to the input side of the loop filter 8. The loop filter 8 is for z-converting the input signal. The output side of the loop filter 8 is connected to the input side of a voltage controlled oscillator (hereinafter referred to as VCO) 9. The VCO 9 is the loop filter 8
The frequency of the output signal changes according to the output voltage of the. The output side of the VCO 9 is connected to the input side of a shift register 10 that generates a PN code. The early output of the PN code output from the shift register 10 is
It is adapted to be input to the multiplier 1. A late output whose phase is delayed from the early output is input to the multiplier 2.
【０００４】次に、図２の動作を説明する。空間伝搬路
を通って来た複素包絡の受信波ＩＮは、同期追従装置に
入ると、先ずＩ成分とＱ成分とに分離され、乗算器１，
４でＰＮ符号であるアーリー出力及びこのアーリー出力
と位相の異なるレイト出力とそれぞれ乗算される。乗算
された各信号は、高周波成分を取り除くため、ＬＰＦ
２，４でそれぞれ平滑される。平滑された各信号はシフ
トレジスタ１０に入力されるクロックの１周期分それぞ
れ積分され、絶対値回路３，６は各積分結果を複素包絡
から実数に変換するためにそれぞれ絶対値を取る。差分
回路７は２つの絶対値信号の差分値をとった後、これを
ループフィルタ８に入力する。ループフィルタ８は、こ
の差分値に対応する電圧に変換する。ループフィルタ８
からの出力電圧により、ＶＣＯ９が駆動される。ＶＣＯ
９からのクロックがシフトレジスタ１０へ入力される。
シフトレジスタ１０はＶＣＯ９からのクロックに基づい
てアーリー出力及びレイト出力を生成する。Next, the operation of FIG. 2 will be described. When the complex envelope received wave IN that has passed through the space propagation path enters the synchronous tracking device, it is first separated into an I component and a Q component, and the multiplier 1,
At 4, the PN code is multiplied by the early output and the late output having a phase different from that of the early output. Since each high-frequency component is removed from each multiplied signal, the LPF
Smoothed at 2 and 4, respectively. Each smoothed signal is integrated for one cycle of the clock input to the shift register 10, and the absolute value circuits 3 and 6 take absolute values to convert each integration result from a complex envelope to a real number. The difference circuit 7 takes the difference value of the two absolute value signals, and then inputs this to the loop filter 8. The loop filter 8 converts into a voltage corresponding to this difference value. Loop filter 8
The VCO 9 is driven by the output voltage from the VCO 9. VCO
The clock from 9 is input to the shift register 10.
The shift register 10 generates an early output and a late output based on the clock from the VCO 9.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、従来の
同期追従装置では、次のような課題があった。一般に、
同期追従装置は移動体通信用の携帯機内に複数個収めら
れるが、前記構成の同期追従装置は装置がアナログ回路
で構成され、装置の規模が大きく、構成も複雑になり、
携帯機自体も大きくなるので、携帯に不便なものであ
る。本発明は、以上述べた構成の複雑さや装置規模の大
型化という問題点を除去するために、先ず回路全体をデ
ジタル化して処理量を減らし、更に部品点数を減らすこ
とにより、構成の簡素性や装置規模の小型化を実現した
装置を提供することを目的とする。However, the conventional synchronization tracking device has the following problems. In general,
A plurality of synchronization tracking devices are housed in a portable device for mobile communication, but in the synchronization tracking device having the above-mentioned configuration, the device is configured by an analog circuit, the device scale is large, and the configuration is complicated,
Since the portable device itself becomes large, it is inconvenient to carry. In order to eliminate the above-mentioned problems of complexity of the configuration and enlargement of the device scale, the present invention first digitizes the entire circuit to reduce the amount of processing, and further reduces the number of parts to simplify the configuration. It is an object of the present invention to provide a device that realizes miniaturization of the device scale.
【０００６】[0006]
【課題を解決するための手段】本発明は、前記課題を解
決するために、スペクトル拡散によって変調された信号
を同一周波数帯域内に多重化して通信を行うＣＤＭＡ方
式に基づく移動通信システムの受信局での同期追従装置
おいて、次のような手段を設けている。即ち、空間伝搬
路を伝わって来た複素数で表される受信信号を同相成分
と直交成分とに分離する分離部と、同相成分と第１の擬
似ランダム信号との乗算結果と直交成分と第２の擬似ラ
ンダム信号との乗算結果とを加算して複素数の実部を出
力し、かつ直交成分と第１の擬似ランダム信号との乗算
結果から同相成分と第２の擬似ランダム信号との乗算結
果を減算して該複素数の虚部を出力する第１のデジタル
演算部と、同相成分と第３の擬似ランダム信号との乗算
結果と直交成分と第４の擬似ランダム信号との乗算結果
を加算して複素数の実部を出力し、かつ直交成分と第３
の擬似ランダム信号との乗算結果から同相成分と第４の
擬似ランダム信号との乗算結果を減算して該複素数の虚
部を出力する第２のデジタル演算部とが、設けられてい
る。In order to solve the above problems, the present invention provides a receiving station of a mobile communication system based on a CDMA system, in which signals modulated by spread spectrum are multiplexed in the same frequency band for communication. The following means are provided in the synchronization follow-up device described in 1. That is, a separation unit that separates a received signal represented by a complex number transmitted through the spatial propagation path into an in-phase component and a quadrature component, a multiplication result of the in-phase component and the first pseudo-random signal, an quadrature component, and a second component. And the result of multiplication with the pseudo random signal are added to output the real part of the complex number, and the result of multiplication of the in-phase component and the second pseudo random signal is calculated from the result of multiplication of the quadrature component and the first pseudo random signal. The first digital operation unit that subtracts and outputs the imaginary part of the complex number, the multiplication result of the in-phase component and the third pseudo random signal, and the multiplication result of the quadrature component and the fourth pseudo random signal are added. Outputs the real part of a complex number, and the orthogonal component and the third
And a second digital operation unit for outputting the imaginary part of the complex number by subtracting the multiplication result of the in-phase component and the fourth pseudo random signal from the multiplication result of the pseudo random signal of.
【０００７】又、第１のデジタル乗算部から出力された
実部に対して１シンボル分の積分を逐次行い、積分結果
をトランスバーサルフィルタを用いて平均化する第１の
平均化回路と、第１のデジタル乗算部から出力された虚
部に対して１シンボル分の積分を逐次行い、積分結果を
トランスバーサルフィルタを用いて平均化する第２の平
均化回路と、第２のデジタル乗算部から出力された実部
に対して１シンボル分の積分を逐次行い、積分結果をト
ランスバーサルフィルタを用いて平均化する第３の平均
化回路と、第２のデジタル乗算部から出力された虚部に
対して１シンボル分の積分を逐次行い、積分結果をトラ
ンスバーサルフィルタを用いて平均化する第４の平均化
回路とが、備えられている。A first averaging circuit for sequentially integrating one symbol for the real part output from the first digital multiplication unit and averaging the integration results using a transversal filter, From the second digital multiplication unit, a second averaging circuit that sequentially performs integration of one symbol on the imaginary part output from the first digital multiplication unit and averages the integration result using a transversal filter. A third averaging circuit that sequentially performs integration for one symbol on the output real part and averages the integration result using a transversal filter, and an imaginary part output from the second digital multiplication part. A fourth averaging circuit that sequentially performs integration for one symbol and averages the integration results using a transversal filter is provided.
【０００８】更に、第１の平均化回路の出力信号及び第
２の平均化回路の出力信号をそれぞれ実部及び虚部とす
る第１の複素数の絶対値を生成する第１の絶対値生成部
と、第３の平均化回路の出力信号及び第４の平均化回路
の出力信号をそれぞれ実部及び虚部とする第２の複素数
の絶対値を生成する第２の絶対値生成部とが、設けられ
ている。又、第１の複素数の絶対値と第２の複素数の絶
対値との差分値を生成する差分生成部と、前記差分値に
基づきクロックのタイミングをデジタル的に変更する位
相ずれ制御部と、位相ずれ制御部から出力されたクロッ
クに基づき第１の擬似ランダム信号及び第１の擬似ラン
ダム信号とは位相の異なる第２の擬似ランダム信号をそ
れぞれ第１のデジタル乗算部に入力し、かつ第２の擬似
ランダム信号及び第３の擬似ランダム信号とは位相の異
なる第４の擬似ランダム信号をそれぞれ第２のデジタル
乗算部に入力し、更に前記クロックと同一位相の第５の
擬似ランダム信号を移動通信システム内へ出力する擬似
ランダム信号発生部とが、設けられている。Further, a first absolute value generation section for generating absolute values of a first complex number having an output signal of the first averaging circuit and an output signal of the second averaging circuit as a real part and an imaginary part, respectively. And a second absolute value generator that generates the absolute value of the second complex number having the output signal of the third averaging circuit and the output signal of the fourth averaging circuit as the real part and the imaginary part, respectively. It is provided. Also, a difference generation unit that generates a difference value between the absolute value of the first complex number and the absolute value of the second complex number, a phase shift control unit that digitally changes the clock timing based on the difference value, The first pseudo-random signal and the second pseudo-random signal having a phase different from the phase of the first pseudo-random signal are input to the first digital multiplication unit based on the clock output from the shift control unit, and the second pseudo-random signal is input to the first digital multiplication unit. A fourth pseudo-random signal having a phase different from that of the pseudo-random signal and the third pseudo-random signal is input to the second digital multiplication unit, and a fifth pseudo-random signal having the same phase as the clock is further input to the mobile communication system. And a pseudo-random signal generator that outputs the signal to the inside.
【０００９】[0009]
【作用】本発明によれば、以上のように同期追従装置を
構成したので、分離部は、空間伝搬路を伝わって来た複
素数で表される受信信号を同相成分と直交成分とに分離
する。第１のデジタル演算部は、同相成分と第１の擬似
ランダム信号との乗算結果と直交成分と第２の擬似ラン
ダム信号との乗算結果とを加算して複素数の実部を出力
し、かつ直交成分と第１の擬似ランダム信号との乗算結
果から同相成分と第２の擬似ランダム信号との乗算結果
を減算して複素数の虚部を出力する。一方、第２のデジ
タル演算部は、同相成分と第３の擬似ランダム信号との
乗算結果と直交成分と第４の擬似ランダム信号との乗算
結果とを加算して複素数の実部を出力し、かつ直交成分
と第３の擬似ランダム信号との乗算結果から同相成分と
第４の擬似ランダム信号との乗算結果を減算して複素数
の虚部を出力する。又、第１の平均化回路は、第１のデ
ジタル演算部から出力された実部に対して１シンボル分
の積分を逐次行い、その積分結果をトランスバーサルフ
ィルタを用いて平均化する。同様に、第２の平均化回路
は、第１のデジタル演算部から出力された虚部に対して
１シンボル分の積分を逐次行い、その積分結果をトラン
スバーサルフィルタを用いて平均化する。第３の平均化
回路は、第２のデジタル演算部から出力された実部に対
して１シンボル分の積分を逐次行い、その積分結果をト
ランスバーサルフィルタを用いて平均化する。第４の平
均化回路は、第２のデジタル演算部から出力された虚部
に対して１シンボル分の積分を逐次行い、その積分結果
をトランスバーサルフィルタを用いて平均化する。According to the present invention, since the synchronization follow-up device is configured as described above, the separation unit separates the received signal represented by the complex number transmitted through the spatial propagation path into the in-phase component and the quadrature component. . The first digital operation unit adds the multiplication result of the in-phase component and the first pseudo random signal and the multiplication result of the quadrature component and the second pseudo random signal to output the real part of the complex number, and the quadrature. The multiplication result of the in-phase component and the second pseudo random signal is subtracted from the multiplication result of the component and the first pseudo random signal to output the imaginary part of the complex number. On the other hand, the second digital operation unit adds the multiplication result of the in-phase component and the third pseudo random signal and the multiplication result of the quadrature component and the fourth pseudo random signal, and outputs the real part of the complex number, Further, the multiplication result of the in-phase component and the fourth pseudo random signal is subtracted from the multiplication result of the orthogonal component and the third pseudo random signal, and the imaginary part of the complex number is output. Further, the first averaging circuit sequentially performs integration for one symbol on the real part output from the first digital operation unit, and averages the integration result using a transversal filter. Similarly, the second averaging circuit sequentially performs integration for one symbol on the imaginary part output from the first digital operation unit, and averages the integration result using a transversal filter. The third averaging circuit sequentially performs integration for one symbol on the real part output from the second digital operation unit, and averages the integration result using a transversal filter. The fourth averaging circuit sequentially performs integration for one symbol on the imaginary part output from the second digital operation unit, and averages the integration result using a transversal filter.
【００１０】更に、第１の絶対値生成部は、第１の平均
化回路の出力信号及び第２の平均化回路の出力信号をそ
れぞれ実部及び虚部とする第１の複素数の絶対値を生成
する。同様に、第２の絶対値生成部は、第３の平均化回
路の出力信号及び第４の平均化回路の出力信号をそれぞ
れ実部及び虚部とする第２の複素数の絶対値を生成す
る。差分生成部は、第１の複素数の絶対値と第２の複素
数の絶対値との差分値を生成する。位相ずれ制御部は、
この差分値に基づきクロックのタイミングをデジタル的
に変更する。擬似ランダム信号発生部は、位相ずれ制御
部から出力されたクロックに基づき第１の擬似ランダム
信号及び第１の擬似ランダム信号とは位相の異なる第２
の擬似ランダム信号をそれぞれ第１のデジタル演算部に
入力し、かつ第２の擬似ランダム信号及び第３の擬似ラ
ンダム信号とは位相の異なる第４の擬似ランダム信号を
それぞれ第２のデジタル演算部に入力し、更に前記クロ
ックと同一位相の第５の擬似ランダム信号を移動通信シ
ステム内へ出力する。以上のように、デジタル回路によ
って同期追従装置が実現する。従って、前記課題を解決
できるのである。Further, the first absolute value generation unit calculates the absolute value of the first complex number having the output signal of the first averaging circuit and the output signal of the second averaging circuit as the real part and the imaginary part, respectively. To generate. Similarly, the second absolute value generation unit generates the absolute value of the second complex number having the output signal of the third averaging circuit and the output signal of the fourth averaging circuit as the real part and the imaginary part, respectively. . The difference generation unit generates a difference value between the absolute value of the first complex number and the absolute value of the second complex number. The phase shift control unit
The clock timing is digitally changed based on this difference value. The pseudo-random signal generator includes a first pseudo-random signal and a second pseudo-random signal having a phase different from that of the first pseudo-random signal based on the clock output from the phase shift controller.
Each of the pseudo random signals of No. 1 to the first digital operation unit, and to the second digital operation unit of each of the fourth pseudo random signals having different phases from the second pseudo random signal and the third pseudo random signal. The fifth pseudo random signal having the same phase as the clock is input to the mobile communication system. As described above, the synchronization tracking device is realized by the digital circuit. Therefore, the above problem can be solved.
【００１１】[0011]
【実施例】図１は、本発明の実施例を示す同期追従装置
の概略の構成ブロック図である。この同期追従装置は、
空間伝搬路を通って来た複素包絡の受信波ＩＮをＩ成分
及びＱ成分に分離するＩＱ分離部１１を備えている。Ｉ
Ｑ分離部１１のＩ成分出力端子は第１のデジタル演算部
であるＰＮ乗算部１２のＩ成分入力端子に接続されてい
る。ＩＱ分離部１１のＱ成分出力端子はＰＮ乗算部１２
のＱ成分入力端子に接続されている。ＰＮ乗算部１２の
実部出力端子は平均化部１３の入力側に接続されてい
る。ＰＮ乗算部１２の虚部出力端子は平均化部１４の入
力側に接続されている。平均化部１３の出力側は絶対値
生成部１５の一方の入力端子に接続され、平均化部１４
の出力側が絶対値生成部１５の他方の入力端子に接続さ
れている。1 is a schematic block diagram of a synchronization tracking device showing an embodiment of the present invention. This synchronization tracking device
The IQ separation unit 11 is provided for separating the reception wave IN having the complex envelope that has passed through the space propagation path into I and Q components. I
The I component output terminal of the Q separation unit 11 is connected to the I component input terminal of the PN multiplication unit 12, which is the first digital operation unit. The Q component output terminal of the IQ separation unit 11 is the PN multiplication unit 12
It is connected to the Q component input terminal of. The real part output terminal of the PN multiplication unit 12 is connected to the input side of the averaging unit 13. The imaginary part output terminal of the PN multiplication unit 12 is connected to the input side of the averaging unit 14. The output side of the averaging unit 13 is connected to one input terminal of the absolute value generating unit 15, and the averaging unit 14
The output side of is connected to the other input terminal of the absolute value generator 15.
【００１２】一方、ＩＱ分離部１１のＩ成分出力端子は
第２のデジタル演算部であるＰＮ乗算部１６のＩ成分入
力端子に接続されている。ＩＱ分離部１１のＱ成分出力
端子はＰＮ乗算部１６のＱ成分入力端子に接続されてい
る。ＰＮ乗算部１６の実部出力端子は平均化部１７の入
力側に接続されている。ＰＮ乗算部１６の虚部出力端子
は平均化部１８の入力側に接続されている。平均化部１
７の出力側は絶対値生成部１９の一方の入力端子に接続
され、平均化部１８の出力側が絶対値生成部１９の他方
の入力端子に接続されている。絶対値生成部１５の出力
側は、差分生成部２０の減算入力側へ接続され、絶対値
生成部１９の出力側は、差分生成部２０の加算入力側へ
接続されている。差分生成部２０の出力側は、位相ずれ
制御部２１の入力側に接続されている。位相ずれ制御部
２１の出力側は、ＰＮ符号発生器２２の入力側に接続さ
れている。ＰＮ符号発生器２２のアーリーＩ成分出力端
子は、ＰＮ乗算部１２のアーリーＩ成分入力端子に接続
され、ＰＮ符号発生器２２のアーリーＱ成分出力端子
は、ＰＮ乗算部１２のアーリーＱ成分入力端子に接続さ
れている。ＰＮ符号発生器２２のレイトＩ成分出力端子
は、ＰＮ乗算部１６のレイトＩ成分入力端子に接続さ
れ、ＰＮ符号発生器２２のレイトＱ成分出力端子は、Ｐ
Ｎ乗算部１６のレイトＱ成分入力端子に接続されてい
る。ＰＮ符号発生器２２のＰＮ符号出力端子は出力端子
２３に接続されている。On the other hand, the I component output terminal of the IQ separation unit 11 is connected to the I component input terminal of the PN multiplication unit 16 which is the second digital operation unit. The Q component output terminal of the IQ separation unit 11 is connected to the Q component input terminal of the PN multiplication unit 16. The real part output terminal of the PN multiplication unit 16 is connected to the input side of the averaging unit 17. The imaginary part output terminal of the PN multiplication unit 16 is connected to the input side of the averaging unit 18. Averaging unit 1
The output side of 7 is connected to one input terminal of the absolute value generating section 19, and the output side of the averaging section 18 is connected to the other input terminal of the absolute value generating section 19. The output side of the absolute value generation unit 15 is connected to the subtraction input side of the difference generation unit 20, and the output side of the absolute value generation unit 19 is connected to the addition input side of the difference generation unit 20. The output side of the difference generation unit 20 is connected to the input side of the phase shift control unit 21. The output side of the phase shift control section 21 is connected to the input side of the PN code generator 22. An early I component output terminal of the PN code generator 22 is connected to an early I component input terminal of the PN multiplier 12, and an early Q component output terminal of the PN code generator 22 is an early Q component input terminal of the PN multiplier 12. It is connected to the. The late I component output terminal of the PN code generator 22 is connected to the late I component input terminal of the PN multiplication unit 16, and the late Q component output terminal of the PN code generator 22 is P
It is connected to the late Q component input terminal of the N multiplier 16. The PN code output terminal of the PN code generator 22 is connected to the output terminal 23.
【００１３】図３は、図１中のＰＮ乗算部の構成図であ
る。ＰＮ乗算部のＩ成分入力端子に受信波ＩＮのＩ成分
ｒＩが入力され、Ｑ成分入力端子に受信波ＩＮのＱ成分
ｒＱが入力される。次に、Ｉ成分ｒＩとＰＮ符号のＩ成
分ＰＮＩとの乗算結果及びＱ成分ｒＱとＰＮ符号のＱ成
分ＰＮＱとの乗算結果が加算され、実部出力端子から次
の（１）式で表される実部ＰＩが出力される。 ＰＩ＝ｒＩ・ＰＮＩ＋ｒＱ・ＰＮＱ ・・・（１） 一方、Ｑ成分ｒＱとＰＮ符号のＩ成分ＰＮＩとの乗算結
果からＩ成分ｒＩとＰＮ符号のＱ成分ＰＮＱとの乗算結
果が減算され、虚部出力端子から次の（２）式で表され
る虚部ＰＱが出力される。 ＰＱ＝ｒＱ・ＰＮＩ−ｒＩ・ＰＮＱ ・・・（２） 図４は、図１中の平均化部の概略の構成ブロック図であ
る。この平均化部は、入力信号Ｐを積分して出力信号ｘ
（ｔ）を出力する積分回路３１を備えている。積分回路
３１の出力側には、Ｎ個（Ｎ；１以上の自然数）の遅延
素子３３−１〜３３−Ｎが直列接続されている。遅延素
子３２−１〜３２−Ｎの各出力側は、重み係数Ｋ１〜Ｋ
Ｎをそれぞれ有する係数素子３３−１〜３３−Ｎをそれ
ぞれ介して加算器３４に接続され、積分回路３１の出力
側も加算器３４に接続されている。平均化部の出力信号
ｙ（ｔ）は、次の（３）式で表される ｙ（ｔ）＝ｘ（ｔ）＋Ｋ１ｙ（ｔ−Ｔ）＋Ｋ２ｙ（ｔ−２Ｔ）＋・・・ ＋ＫＮｙ（ｔ−ＮＴ） ・・・（３） 但し、 Ｔ；サンプル時間幅 次に、図１の動作を説明する。FIG. 3 is a block diagram of the PN multiplication unit in FIG. The I component rI of the received wave IN is input to the I component input terminal of the PN multiplication unit, and the Q component rQ of the received wave IN is input to the Q component input terminal. Next, the multiplication result of the I component rI and the I component PNI of the PN code and the multiplication result of the Q component rQ and the Q component PNQ of the PN code are added, and expressed by the following equation (1) from the real part output terminal. The real part PI is output. PI = rI.PNI + rQ.PNQ (1) On the other hand, the multiplication result of the I component rI and the Q component PNQ of the PN code is subtracted from the multiplication result of the Q component rQ and the I component PNI of the PN code to obtain the imaginary part. An imaginary part PQ represented by the following equation (2) is output from the output terminal. PQ = rQ · PNI−rI · PNQ (2) FIG. 4 is a schematic configuration block diagram of the averaging unit in FIG. 1. This averaging unit integrates the input signal P and outputs the output signal x
An integrating circuit 31 that outputs (t) is provided. On the output side of the integrating circuit 31, N delay elements 33-1 to 33-N (N; natural number of 1 or more) are serially connected. Each of the output sides of the delay elements 32-1 to 32-N has a weighting factor K 1 to K.
The coefficient elements 33-1 to 33-N each having N are connected to the adder 34, and the output side of the integrating circuit 31 is also connected to the adder 34. The output signal y (t) of the averaging unit is represented by the following equation (3): y (t) = x (t) + K 1 y (t−T) + K 2 y (t−2T) + ... + K N y (t-NT) (3) However, T: sample time width Next, the operation of FIG. 1 will be described.
【００１４】空間伝搬路を伝わって来た複素数で表され
る受信波ＩＮはＩＱ分離部１１でＩ成分とＱ成分とに分
離され、各々ＰＮ乗算部１２，１６に入力される。ＰＮ
乗算部１２では、ＰＮ符号発生器２２から入力されるア
ーリー側のＰＮ符号である位相の異なる２つのＰＮ符号
ＥＰＮＩ，ＥＰＮＱと、受信データのＩ成分、Ｑ成分と
を図３に示すようにデジタル的に乗算を行い、実部ＥＰ
Ｉ及び虚部ＥＰＱを平均化部１３，１４へそれぞれ出力
する。同様に、ＰＮ乗算部１６では、ＰＮ符号発生器２
２から入力されるレイト側の局部参照信号である位相の
異なる２つのＰＮ符号ＬＰＮＩ，ＬＰＮＱと、受信デー
タのＩ成分、Ｑ成分とをデジタル的に乗算を行い、実部
ＬＰＩ及び虚部ＬＰＱを平均化部１７，１８へそれぞれ
出力する。平均化部１３は、実部ＥＰＩに対して１サン
プル分積分を行い、これをＮ段のトランスバーサルフィ
ルタでフィルタリングして、平均値ｙ１３を絶対値生成
部１５へ入力する。平均化部１４は、虚部ＥＰＱに対し
て１サンプル分積分を行い、これをＮ段のトランスバー
サルフィルタでフィルタリングして、平均値ｙ１４を絶
対値生成部１５へ入力する。平均化部１７は、実部ＬＰ
Ｉに対して１サンプル分積分を行い、これをＮ段のトラ
ンスバーサルフィルタでフィルタリングして、平均値ｙ
１７を絶対値生成部１９へ入力する。平均化部１８は、
虚部ＬＰＱに対して１サンプル分積分を行い、これをＮ
段のトランスバーサルフィルタでフィルタリングして、
平均値ｙ１８を絶対値生成部１９へ入力する。A reception wave IN represented by a complex number that has propagated through the space propagation path is separated into an I component and a Q component by an IQ separation unit 11 and input to PN multiplication units 12 and 16, respectively. PN
In the multiplying unit 12, two PN codes EPNI and EPNQ, which are the PN codes on the Early side and which are different in phase, input from the PN code generator 22 and the I component and Q component of the received data are digitalized as shown in FIG. The real part EP
The I and the imaginary part EPQ are output to the averaging units 13 and 14, respectively. Similarly, in the PN multiplication unit 16, the PN code generator 2
Two PN codes LPNI and LPNQ having different phases, which are local reference signals on the rate side input from 2, and the I component and the Q component of the received data are digitally multiplied to obtain a real part LPI and an imaginary part LPQ. Output to the averaging units 17 and 18, respectively. The averaging unit 13 performs integration for one sample on the real part EPI, filters this by the N-stage transversal filter, and inputs the average value y 13 to the absolute value generating unit 15. The averaging unit 14 performs integration for one sample on the imaginary part EPQ, filters this by an N-stage transversal filter, and inputs the average value y 14 to the absolute value generating unit 15. The averaging unit 17 is the real part LP
One sample is integrated with respect to I, filtered by an N-stage transversal filter, and the average value y
17 is input to the absolute value generator 19. The averaging unit 18
One sample is integrated with respect to the imaginary part LPQ, and this is N
Filter with the transversal filter of the stage,
The average value y 18 is input to the absolute value generator 19.
【００１５】絶対値生成部１５では、フィルタリングさ
れた複素数（ｙ１３＋ｙ１４ｉ）（ｉ；虚数単位）の次
の（４）式で示される絶対値ｘＥを取ることにより実数
に変換する。 ｘＥ＝（ｙ１３ 2 ＋ｙ１４ 2 ）1/2 ・・・（４） 絶対値生成部１９では、フィルタリングされた複素数
（ｙ１７＋ｙ１８ｉ）の次の（５）式で示される絶対値
ｘＬを取ることにより実数に変換する。 ｘＬ＝（ｙ１７ 2 ＋ｙ１８ｉ2 ）1/2 ・・・（５） 絶対値ｘＥ，ｘＬを差分生成部２０に入力し、次の
（６）式で示される２つの絶対値ｘＥ，ｘＬの差分ｙを
取り、位相ずれ制御部２１へ出力する。 ｙ＝ｘＬ−ｘＥ ・・・（６） 位相ずれ制御部２１は、差分ｙが０より大きい時レイト
側の信号強度が強い、即ち同期時刻がレイト側にずれて
いると判定し、差分ｙが所定の閾値以上になると出力信
号Ｓ２１を＋１とする。The absolute value generator 15 converts the filtered complex number (y 13 + y 14 i) (i; imaginary unit) into an absolute value xE represented by the following equation (4) to obtain a real number. xE = (y 13 2 + y 14 2 ) 1/2 (4) In the absolute value generator 19, the absolute value xL of the filtered complex number (y 17 + y 18 i) shown by the following equation (5) is expressed. Convert to a real number by taking. xL = (y 17 2 + y 18 i 2 ) 1/2 (5) The absolute values xE and xL are input to the difference generation unit 20, and the two absolute values xE and xL shown in the following equation (6). The difference y is calculated and output to the phase shift controller 21. y = xL−xE (6) The phase shift control unit 21 determines that the signal strength on the late side is strong when the difference y is larger than 0, that is, the synchronization time is shifted to the late side, and the difference y is When it becomes equal to or higher than the predetermined threshold value, the output signal S21 is set to +1.
【００１６】一方、位相ずれ制御部２１は、差分ｙが０
より小さい時アーリー側の信号強度が強い、即ち同期時
刻がアーリー側にずれていると判定し、差分ｙが所定の
閾値以上になると出力信号Ｓ２１を−１とする。又、差
分ｙが所定の閾値を越えない場合は、出力信号Ｓ２１を
０とする。即ち、差分生成部２０の出力信号によってア
ーリー側の信号強度とレイト側の信号強度との差から同
期がどちらにずれているか、つまり進んでいるか遅れて
いるかが分かるので、これに応じてＰＮ符号発生器２２
にＰＮ符号を出力するためのクロックタイミングである
出力信号Ｓ２１を出力する。ＰＮ符号発生器２２は、位
相ずれ制御部２１の出力信号Ｓ２１が＋１のとき、基準
のクロックよりも1/2 チップ位相の進んだＰＮ符号ＥＰ
ＮＩ，ＥＰＮＱをＰＮ乗算部１２へ出力し、出力信号Ｓ
２１が−１のとき、基準のクロックよりも1/2 チップ位
相の遅れたＰＮ符号ＬＰＮＩ，ＬＰＮＱをＰＮ乗算部１
６へ出力する。更に、出力信号Ｓ２１が０のとき、ＰＮ
符号発生器２２は基準のクロックと位相が一致するＰＮ
符号Ｓ２２を出力端子２３へ出力する。以上のように、
本実施例によれば、従来技術におけるアナログ回路であ
るＶＣＯとループフィルタとを取り除き、その代わりに
デジタル回路である位相ずれ制御部２１を追加したの
で、乗算のスピードが速くなると共に、回路構成の簡略
化及び装置規模の小型化が実現する。On the other hand, the phase shift controller 21 determines that the difference y is 0.
When it is smaller, it is determined that the signal strength on the early side is strong, that is, the synchronization time is deviated to the early side. When the difference y does not exceed the predetermined threshold value, the output signal S21 is set to 0. That is, the output signal of the difference generation unit 20 can tell from the difference between the signal strength on the early side and the signal strength on the late side whether the synchronization is deviated, that is, the synchronization is advanced or delayed. Generator 22
An output signal S21, which is the clock timing for outputting the PN code, is output. When the output signal S21 of the phase shift control unit 21 is +1, the PN code generator 22 has a PN code EP that is 1/2 chip phase ahead of the reference clock.
NI and EPNQ are output to the PN multiplication unit 12, and the output signal S
When 21 is -1, the PN code LPNI and LPNQ delayed by 1/2 chip phase from the reference clock are used as the PN multiplication unit 1
Output to 6. Further, when the output signal S21 is 0, PN
The code generator 22 has a PN whose phase matches the reference clock.
The code S22 is output to the output terminal 23. As mentioned above,
According to the present embodiment, the analog circuit VCO and the loop filter in the prior art are removed, and the phase shift control unit 21 which is a digital circuit is added in its place. Therefore, the multiplication speed is increased and the circuit configuration is improved. Realization of simplification and downsizing of the device scale.
【００１７】[0017]
【発明の効果】以上詳細に説明したように、本発明によ
れば、従来の同期追従装置におけるアナログ回路である
ＶＣＯとループフィルタとを取り除き、その代わりにデ
ジタル回路で構成した位相ずれ制御部を追加したので、
乗算器の乗算速度が速くなると共に、回路構成の簡略化
及び装置規模の小型化を実現できる。As described in detail above, according to the present invention, the VCO and the loop filter, which are analog circuits in the conventional synchronous tracking device, are removed, and instead, a phase shift control section constituted by a digital circuit is provided. Since I added
The multiplication speed of the multiplier can be increased, and the circuit configuration can be simplified and the device scale can be reduced.
【図１】本発明の実施例を示す同期追従装置の概略の構
成ブロック図である。FIG. 1 is a schematic block diagram of a synchronization tracking device showing an embodiment of the present invention.
【図２】従来の同期追従装置の概略の構成ブロック図で
ある。FIG. 2 is a schematic block diagram of a conventional synchronization tracking device.
【図３】図１中のＰＮ乗算部の構成図である。FIG. 3 is a configuration diagram of a PN multiplication unit in FIG.
【図４】図１中の平均化部の概略の構成ブロック図であ
る。4 is a schematic configuration block diagram of an averaging unit in FIG. 1. FIG.
１１ ＩＱ分離部（分離部） １２，１６ ＰＮ乗算部（デジタル
演算部） １３，１４，１７，１８ 平均化部 １５，１９ 絶対値生成部 ２０ 差分生成部 ２１ 位相ずれ制御部 ２２ ＰＮ符号発生器（擬似
ランダム信号発生部）11 IQ Separating Section (Separating Section) 12, 16 PN Multiplying Section (Digital Operation Section) 13, 14, 17, 18 Averaging Section 15, 19 Absolute Value Generating Section 20 Difference Generating Section 21 Phase Shift Control Section 22 PN Code Generator (Pseudo random signal generator)
Claims (1)
を同一周波数帯域内に多重化して通信を行う符号分割多
重接続方式に基づく移動通信システムの受信局での同期
追従装置おいて、 空間伝搬路を伝わって来た複素数で表される受信信号を
同相成分と直交成分とに分離する分離部と、 前記同相成分と第１の擬似ランダム信号との乗算結果と
前記直交成分と第２の擬似ランダム信号との乗算結果と
を加算して複素数の実部を出力し、かつ該直交成分と該
第１の擬似ランダム信号との乗算結果から該同相成分と
該第２の擬似ランダム信号との乗算結果を減算して該複
素数の虚部を出力する第１のデジタル演算部と、 前記同相成分と第３の擬似ランダム信号との乗算結果と
前記直交成分と第４の擬似ランダム信号との乗算結果と
を加算して複素数の実部を出力し、かつ該直交成分と該
第３の擬似ランダム信号との乗算結果から該同相成分と
該第４の擬似ランダム信号との乗算結果を減算して該複
素数の虚部を出力する第２のデジタル演算部と、 前記第１のデジタル乗算部から出力された実部に対して
１シンボル分の積分を逐次行い、該積分結果をトランス
バーサルフィルタを用いて平均化する第１の平均化回路
と、 前記第１のデジタル乗算部から出力された虚部に対して
１シンボル分の積分を逐次行い、該積分結果をトランス
バーサルフィルタを用いて平均化する第２の平均化回路
と、 前記第２のデジタル乗算部から出力された実部に対して
１シンボル分の積分を逐次行い、該積分結果をトランス
バーサルフィルタを用いて平均化する第３の平均化回路
と、 前記第２のデジタル乗算部から出力された虚部に対して
１シンボル分の積分を逐次行い、該積分結果をトランス
バーサルフィルタを用いて平均化する第４の平均化回路
と、 前記第１の平均化回路の出力信号及び第２の平均化回路
の出力信号をそれぞれ実部及び虚部とする第１の複素数
の絶対値を生成する第１の絶対値生成部と、 前記第３の平均化回路の出力信号及び第４の平均化回路
の出力信号をそれぞれ実部及び虚部とする第２の複素数
の絶対値を生成する第２の絶対値生成部と、 前記第１の複素数の絶対値と第２の複素数の絶対値との
差分値を生成する差分生成部と、 前記差分値に基づきクロックのタイミングをデジタル的
に変更する位相ずれ制御部と、 前記位相ずれ制御部から出力されたクロックに基づき前
記第１の擬似ランダム信号及び該第１の擬似ランダム信
号とは位相の異なる前記第２の擬似ランダム信号をそれ
ぞれ前記第１のデジタル乗算部に入力し、かつ前記第３
の擬似ランダム信号及び該第３の擬似ランダム信号とは
位相の異なる前記第４の擬似ランダム信号をそれぞれ前
記第２のデジタル乗算部に入力し、更に前記クロックと
同一位相の第５の擬似ランダム信号を前記移動通信シス
テム内へ出力する擬似ランダム信号発生部とを、 備えたことを特徴とする同期追従装置。1. A synchronous tracking device in a receiving station of a mobile communication system based on a code division multiple access system, in which signals modulated by spread spectrum are multiplexed in the same frequency band for communication, and transmitted through a spatial propagation path. A separation unit that separates the received signal represented by the received complex number into an in-phase component and a quadrature component; a multiplication result of the in-phase component and a first pseudo-random signal; the quadrature component and a second pseudo-random signal; Output the real part of the complex number, and subtract the multiplication result of the in-phase component and the second pseudo random signal from the multiplication result of the quadrature component and the first pseudo random signal. And outputs the multiplication result of the in-phase component and the third pseudo-random signal and the multiplication result of the quadrature component and the fourth pseudo-random signal. Then a complex number And outputs the real part of the complex number and subtracts the multiplication result of the in-phase component and the fourth pseudo random signal from the multiplication result of the orthogonal component and the third pseudo random signal, and outputs the imaginary part of the complex number. The second digital operation unit for performing the above operation and the real part output from the first digital multiplying unit are sequentially integrated for one symbol, and the integration result is averaged using a transversal filter. An averaging circuit, and a second averaging circuit that sequentially performs integration for one symbol on the imaginary part output from the first digital multiplication unit and averages the integration result using a transversal filter. A third averaging circuit that sequentially integrates one symbol for the real part output from the second digital multiplication unit and averages the integration result using a transversal filter; Digital multiplier of A fourth averaging circuit that sequentially performs integration of one symbol on the imaginary part output from the above, and averages the integration result using a transversal filter; and an output signal of the first averaging circuit and A first absolute value generation unit that generates an absolute value of a first complex number having an output signal of the second averaging circuit as a real part and an imaginary part, respectively, and an output signal of the third averaging circuit and a fourth A second absolute value generator that generates an absolute value of a second complex number whose output signal of the averaging circuit is a real part and an imaginary part, respectively, and an absolute value of the first complex number and an absolute value of the second complex number. A difference generation unit that generates a difference value with the value, a phase shift control unit that digitally changes the timing of the clock based on the difference value, and the first pseudo based on the clock output from the phase shift control unit. Random signal and the first pseudo run The arm signal to enter a different second pseudo random signal in phase to each of the first digital multiplier section, and the third
Of the pseudo random signal and the fourth pseudo random signal having different phases from the third pseudo random signal are input to the second digital multiplying unit, respectively, and a fifth pseudo random signal having the same phase as the clock. And a pseudo-random signal generator that outputs the signal to the mobile communication system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6203156A JPH0870265A (en) | 1994-08-29 | 1994-08-29 | Synchronization tracking device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6203156A JPH0870265A (en) | 1994-08-29 | 1994-08-29 | Synchronization tracking device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870265A true JPH0870265A (en) | 1996-03-12 |
Family
ID=16469366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6203156A Pending JPH0870265A (en) | 1994-08-29 | 1994-08-29 | Synchronization tracking device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870265A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10305536B2 (en) | 1999-05-31 | 2019-05-28 | Electronics And Telecommunications Research Institute | Apparatus and method for modulating data message by employing orthogonal variable spreading factor (OVSF) codes in mobile communication system |
-
1994
- 1994-08-29 JP JP6203156A patent/JPH0870265A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10305536B2 (en) | 1999-05-31 | 2019-05-28 | Electronics And Telecommunications Research Institute | Apparatus and method for modulating data message by employing orthogonal variable spreading factor (OVSF) codes in mobile communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1075089B1 (en) | Correlation detector and communication apparatus | |
| KR100295513B1 (en) | Spectrum direct spread signal receiver and acquisition circuit | |
| JP2672769B2 (en) | Spread spectrum receiver | |
| JP3411505B2 (en) | Spread spectrum communication equipment | |
| KR20000052914A (en) | Method of transmission and device to carry out said method | |
| JP2000082973A (en) | Path search device and cdma receiver using the same | |
| US6212222B1 (en) | Initial acquisition circuit | |
| JPH06133273A (en) | Qam signal processor | |
| Vali et al. | Analysis of a chaos-based non-coherent delay lock tracking loop | |
| JPH0870265A (en) | Synchronization tracking device | |
| US6263012B1 (en) | Receiver apparatus for CDMA communication system | |
| US6731675B2 (en) | Receiving device for spread spectrum communication system | |
| JP2692434B2 (en) | Spread spectrum demodulator | |
| JPH01181345A (en) | Integration circuit | |
| KR950007434B1 (en) | Dial early-late tracking loop circuit | |
| GB2298110A (en) | Apparatus for providing code tracking in a direct sequence spread spectrum receiver | |
| KR20010028099A (en) | Method and apparatus for tracking synchronization in a reciever using CDMA | |
| JP2841873B2 (en) | Synchronous holding circuit | |
| JP2782395B2 (en) | Spread spectrum receiver | |
| JP3423520B2 (en) | Distribution line transport method by spread spectrum | |
| JP3310163B2 (en) | Spread spectrum receiver | |
| KR20010036064A (en) | Apparatus for detecting frequency and timing error in communication system | |
| KR0155523B1 (en) | Secondary synchronizer of direct spread spectrum system | |
| JPH07297757A (en) | Spread spectrum receiver | |
| JP3869760B2 (en) | Matched filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030318 |