JPH0870083A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH0870083A
JPH0870083A JP20344894A JP20344894A JPH0870083A JP H0870083 A JPH0870083 A JP H0870083A JP 20344894 A JP20344894 A JP 20344894A JP 20344894 A JP20344894 A JP 20344894A JP H0870083 A JPH0870083 A JP H0870083A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
chip
frame
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20344894A
Other languages
Japanese (ja)
Inventor
Takashi Wakabayashi
巍 若林
Eigo Shirakashi
衛吾 白樫
Hisashi Funakoshi
久士 船越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP20344894A priority Critical patent/JPH0870083A/en
Publication of JPH0870083A publication Critical patent/JPH0870083A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: To improve reliability and reduce cost of an LOC structure package type semiconductor device. CONSTITUTION: The device consists of the following; a semiconductor chip 11, leads 13 of a first lead group which retain and fix the chip 11, leads 14 of a second lead group which stretch on the main surface of the chip 11, Au wires 18 which connect tips of the leads 14 with electrodes on the main surface of the chip 11, sealing resin 12 which seals them, and outer leads 17 of the second group leads 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、内部リードが半導体
チップ上に延在しているＬＯＣ構造を有する半導体装置
及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having an LOC structure in which internal leads extend on a semiconductor chip and a method for manufacturing the same.

【０００２】[0002]

【従来の技術】近年、電子機器の小型化、軽量化、高機
能化にともない、より小型、薄型、軽量で高密度実装に
適した半導体パッケージが求められている。2. Description of the Related Art In recent years, as electronic devices have become smaller, lighter and more sophisticated, there has been a demand for smaller, thinner and lighter semiconductor packages suitable for high-density mounting.

【０００３】このような要求から、現在半導体パッケー
ジはプラスチックモールド型の半導体パッケージが多く
使われるようになっている。Due to these requirements, plastic mold type semiconductor packages are now widely used as semiconductor packages.

【０００４】その中でも汎用メモリーの分野では、パッ
ケージ外形がＪＥＤＥＣやＥＩＡＪ等の工業規格で規格
化されているため、世代毎に大型化チップをいかに小型
のパッケージに収納するかが非常に重要な課題である。Among them, in the field of general-purpose memory, the outer shape of the package is standardized by the industrial standard such as JEDEC or EIAJ. Therefore, it is a very important issue how to store a large chip in each generation. Is.

【０００５】このような課題を解決するため、大面積チ
ップの小型パッケージ化に有利なＬＯＣパッケージが提
案され、現在主流になりつつある。In order to solve such a problem, a LOC package, which is advantageous for miniaturizing a large-area chip, has been proposed and is now becoming the mainstream.

【０００６】図８は従来のＬＯＣ構造の半導体装置の一
例（例：特公平３−１２７８１号公報）の断面図であ
る。FIG. 8 is a sectional view of an example of a conventional semiconductor device having a LOC structure (eg, Japanese Patent Publication No. 3-12781).

【０００７】図８において、１は半導体チップ、２は封
止樹脂、３はリード、４はアルミニウム（Ａｌ）電極、
５は金（Ａｕ）ワイヤー、６はポリイミドテープであ
る。リード３には４２アロイ、銅等を用い、リード３の
内部端子は半導体主面上に配置される。ポリイミドテー
プ６の両面にはあらかじめポリエーテルアミド等の熱可
塑性接着剤が塗布されており、半導体チップ１の主面と
リード３の内部端子はこのポリイミドテープ６により接
着されている。リード３の内部端子の先端は銀（Ａｇ）
メッキがなされ、半導体チップ１のＡｌ電極４とＡｕワ
イヤー５により、ワイヤーボンドで接続されている。こ
れらが封止樹脂２により封止され、リード３の外部端子
がパッケージ外部に導出された構成である。In FIG. 8, 1 is a semiconductor chip, 2 is a sealing resin, 3 is a lead, 4 is an aluminum (Al) electrode,
Reference numeral 5 is a gold (Au) wire, and 6 is a polyimide tape. 42 alloy, copper or the like is used for the lead 3, and the internal terminals of the lead 3 are arranged on the semiconductor main surface. A thermoplastic adhesive such as polyetheramide is previously applied to both surfaces of the polyimide tape 6, and the main surface of the semiconductor chip 1 and the internal terminals of the leads 3 are adhered by the polyimide tape 6. The tip of the internal terminal of the lead 3 is silver (Ag)
The plating is performed, and the Al electrode 4 of the semiconductor chip 1 and the Au wire 5 are connected by wire bond. These are sealed with the sealing resin 2 and the external terminals of the leads 3 are led out to the outside of the package.

【０００８】ＬＯＣパッケージでは半導体チップ１の主
面上でリード３の内部端子を引き回し、ワイヤーボンド
することにより、チップ周辺のスペースを削減し、大面
積のチップを小型パッケージに収納することができる。In the LOC package, the internal terminals of the leads 3 are drawn on the main surface of the semiconductor chip 1 and wire-bonded to reduce the space around the chip, and a large-area chip can be accommodated in a small package.

【０００９】[0009]

【発明が解決しようとする課題】しかし、従来のＬＯＣ
構造からなるパッケージでは、ポリイミドテープによ
り、半導体チップ１の主面とリード３の内部端子を接着
した構成であるため、以下のような解決すべき課題があ
る。However, the conventional LOC
The package having the structure has the following problems to be solved because the main surface of the semiconductor chip 1 and the internal terminals of the leads 3 are bonded to each other by the polyimide tape.

【００１０】（１）吸湿性が高いポリイミドテープ６を
使用しているため、ハンダリフロー時にポリイミドが吸
湿した水分が気化し、クラックやボイドを発生しやす
い。(1) Since the polyimide tape 6 having high hygroscopicity is used, moisture absorbed by the polyimide is vaporized during solder reflow, and cracks and voids are easily generated.

【００１１】（２）吸湿性が高いポリイミドテープ６で
内部端子が接続されているため、吸湿時にリード３間リ
ークが発生しやすい。(2) Since the internal terminals are connected by the polyimide tape 6 having a high hygroscopic property, a leak between the leads 3 is likely to occur during moisture absorption.

【００１２】（３）ポリイミド付きリードフレームの製
造コストが高い。また、半導体チップ１をリードフレー
ムにマウントする際、ポリイミドテープ６の両面の熱可
塑性接着剤を溶融して接着するため、半導体チップ１と
リードフレームとを３００℃〜４００℃という高い温度
の加熱ツールで熱圧着する必要がある。このため以下の
ような課題もある。(3) The manufacturing cost of the lead frame with polyimide is high. Further, when the semiconductor chip 1 is mounted on the lead frame, the thermoplastic adhesive on both surfaces of the polyimide tape 6 is melted and adhered, so that the semiconductor chip 1 and the lead frame are heated at a high temperature of 300 ° C. to 400 ° C. It is necessary to perform thermocompression bonding. Therefore, there are the following problems.

【００１３】（４）マウント加重、熱によりチップダメ
ージが生じる。本発明は上記の問題点を解決し、大面積
チップの小型パッケージへの収納とパッケージの高信頼
性化と低コスト化を同時に実現するＬＯＣ構造からなる
半導体装置及びその製造方法を提供することを目的とす
る。(4) Chip damage occurs due to mounting weight and heat. The present invention solves the above problems, and provides a semiconductor device having a LOC structure and a method of manufacturing the same that can simultaneously accommodate a large-area chip in a small package, improve package reliability, and reduce cost. To aim.

【００１４】[0014]

【課題を解決するための手段】第１の発明の半導体装置
は、半導体チップの少なくとも対向する二側面が、リー
ドフレーム枠部から延びる第１のリード群の先端部で支
持固定され、第２のリード群が半導体チップの主面上に
延在し、その先端が半導体チップの電極に接続され、半
導体チップと第１のリード群と第２のリード群とが封止
樹脂により封止され、第２のリード群の外部リードが封
止樹脂から外部に導出されてなるＬＯＣ構造の半導体装
置にあって、第１のリード群による半導体チップ側面の
支持固定が、第１のリード群のリード部の少なくとも一
部分に機械的永久変形を与えることにより、半導体チッ
プ側面にリードの先端部を弾性的に接触させたものであ
る。According to another aspect of the semiconductor device of the present invention, at least two opposing side surfaces of a semiconductor chip are supported and fixed by the tip portions of a first lead group extending from a lead frame frame portion. The lead group extends on the main surface of the semiconductor chip, its tip is connected to the electrode of the semiconductor chip, and the semiconductor chip, the first lead group, and the second lead group are sealed with a sealing resin, In the semiconductor device having the LOC structure in which the external leads of the second lead group are led out from the sealing resin to the outside, the supporting and fixing of the side surface of the semiconductor chip by the first lead group is performed by The tip of the lead is elastically brought into contact with the side surface of the semiconductor chip by giving mechanical permanent deformation to at least a part.

【００１５】また、第２の発明の半導体装置の製造方法
は、半導体チップの支持側面に向かって延びる第１のリ
ード群のリードの少なくとも一部分が、あらかじめ凸状
もしくは凹状に加工されたリードフレームを、それと半
導体チップの主面上の間に一定の間隙をあけて位置合わ
せする工程と、第１のリードの凸状もしくは凹状部分
に、フレームに垂直な機械的外力を与えて凸状もしくは
凹状部分を平坦化することにより、このリードの先端部
を半導体チップの少なくとも対向する二側面に弾性的に
接触させて、チップを支持固定する工程とを備えた方法
である。Also, in the method for manufacturing a semiconductor device of the second invention, a lead frame in which at least a part of the leads of the first lead group extending toward the supporting side surface of the semiconductor chip is previously processed into a convex shape or a concave shape is used. , A step of aligning it with a certain gap between it and the main surface of the semiconductor chip, and applying a mechanical external force perpendicular to the frame to the convex or concave portion of the first lead to form the convex or concave portion. Is flattened to elastically contact the tip ends of the leads with at least two opposing side surfaces of the semiconductor chip to support and fix the chip.

【００１６】さらにまた、第３の発明の半導体装置の製
造方法は、半導体チップの支持側面に向かって延びる第
１のリード群のリード先端部が半導体チップ支持側面の
長手方向にＬ字形状にあらかじめ加工されたリードフレ
ームを、その第２のリード群のリードと半導体チップの
主面上との間に一定の間隔をあけて位置合わせする工程
と、半導体チップの少なくとも対向する支持側面に設置
されてあるＬ字形リードの中部に、チップ支持側面の長
手方向に平行な機械的外力を与えて変形させ、このリー
ドの先端部を半導体チップの少なくとも対向する二側面
に弾性的に接触させて、チップを支持固定する工程を備
えた方法である。Furthermore, in the method of manufacturing a semiconductor device according to the third aspect of the invention, the lead tips of the first lead group extending toward the supporting side surface of the semiconductor chip are preliminarily formed in an L-shape in the longitudinal direction of the supporting side surface of the semiconductor chip. A step of aligning the processed lead frame at a constant interval between the leads of the second lead group and the main surface of the semiconductor chip; and a step of installing the processed lead frame on at least opposing supporting side surfaces of the semiconductor chip. A mechanical external force parallel to the longitudinal direction of the chip supporting side surface is applied to the middle part of a certain L-shaped lead to deform it, and the tip end of this lead is elastically contacted with at least two opposing side surfaces of the semiconductor chip, and the chip is mounted. It is a method including a step of supporting and fixing.

【００１７】[0017]

【作用】本発明は、上述のごとき構造および製造方法に
よるものであり、リードフレームの第１のリード群のリ
ード、すなわちチップ支持用リードに機械的外力を与え
て永久変形を起こさせ、それによりリード先端部を半導
体チップ側面に弾性的に接触させて、リードフレームに
半導体チップを固定するものであり、半導体チップの主
面上にポリイミドテープのような接着剤を使用すること
なくＬＯＣ構造の半導体装置を製造することができる。The present invention is based on the structure and the manufacturing method as described above, and a mechanical external force is applied to the leads of the first lead group of the lead frame, that is, the leads for supporting the chips to cause permanent deformation, whereby The tip of the lead is elastically brought into contact with the side surface of the semiconductor chip to fix the semiconductor chip to the lead frame. The semiconductor of the LOC structure does not use an adhesive such as a polyimide tape on the main surface of the semiconductor chip. The device can be manufactured.

【００１８】[0018]

【実施例】以下、この発明の実施例について、図面を参
照して説明する。Embodiments of the present invention will be described below with reference to the drawings.

【００１９】図１及び図２はこの発明の半導体装置の第
１の実施例を示したものであり、図１は側面から見た断
面構造図、図２は半導体チップを支持固定する前のリー
ドフレームと半導体チップとの位置関係を上面から見た
図である。図３は支持固定前のリードフレームの第１の
リード群のリード形状と半導体チップとの位置関係を示
す図であると同時に、リードフレームと半導体チップの
位置合わせ工程および支持固定工程の一例を説明するた
めの図である。図４はリードに機械的外力を与え、半導
体チップを固定した後のリードと半導体チップの位置関
係を示す図である。1 and 2 show a first embodiment of a semiconductor device according to the present invention. FIG. 1 is a sectional structural view as seen from the side, and FIG. 2 is a lead before supporting and fixing a semiconductor chip. It is the figure which looked at the physical relationship of a frame and a semiconductor chip from the upper surface. FIG. 3 is a view showing the positional relationship between the lead shape of the first lead group of the lead frame before supporting and fixing and the semiconductor chip, and at the same time, explaining an example of the step of aligning the lead frame and the semiconductor chip and the supporting and fixing step. FIG. FIG. 4 is a diagram showing a positional relationship between the lead and the semiconductor chip after fixing the semiconductor chip by applying a mechanical external force to the lead.

【００２０】図１において、１１は半導体チップ、１２
は封止樹脂、１３は第１群のリード、１４は第２群のリ
ード、１５はＡｌ電極、１６はＡｕワイヤー、１７は外
部リードであり、図２の１８はリードフレームの枠部、
１９はタイバー、２０はダムバー、２１はガイド孔であ
る。図３において、２２は半導体チップとリードフレー
ムとを位置合わせするための治具、２３はチップ設置テ
ーブル、２４はフレーム設置台部、２５は第２のリード
群に機械的変形を与えるための加圧治具である。In FIG. 1, 11 is a semiconductor chip and 12
Is a sealing resin, 13 is a lead of the first group, 14 is a lead of the second group, 15 is an Al electrode, 16 is an Au wire, 17 is an external lead, 18 of FIG. 2 is a frame portion of the lead frame,
Reference numeral 19 is a tie bar, 20 is a dam bar, and 21 is a guide hole. In FIG. 3, reference numeral 22 is a jig for aligning the semiconductor chip with the lead frame, 23 is a chip mounting table, 24 is a frame mounting base, and 25 is a tool for mechanically deforming the second lead group. It is a pressure jig.

【００２１】この実施例によって製造される半導体装置
は図１に示す構造である。すなわち、半導体チップ１１
と、半導体チップ１１を支持固定する第１のリード群の
リード１３と、チップ主面上に延在する第２のリード群
のリード１４と、リード１４の先端と半導体チップ１１
の主面上の電極とを接続するＡｕワイヤー１６と、それ
らを封止した封止樹脂１２と、第２群のリード１４の外
部リード１７とを備えている。The semiconductor device manufactured according to this embodiment has the structure shown in FIG. That is, the semiconductor chip 11
A lead 13 of a first lead group for supporting and fixing the semiconductor chip 11, a lead 14 of a second lead group extending on the chip main surface, a tip of the lead 14 and the semiconductor chip 11
The Au wire 16 for connecting to the electrode on the main surface, the encapsulating resin 12 encapsulating the Au wire 16, and the external lead 17 of the lead 14 of the second group.

【００２２】また、本発明の半導体装置を製造するため
のリードフレームの単位パターンは、図２に示す構造と
なっている。枠部１８と、それらを連結するタイバー１
９と、枠部１８から半導体チップ１１の側面に向かって
延びる第１のリード群のリード１３と、タイバー１９か
ら外部リード１７がダムバー２０を介して、そこから半
導体チップ１１の主面上に屈曲しながら延びる第２のリ
ード群のリード（インナーリード）１４とを備え、また
枠部１８にはリードフレームの移送や位置決め時に利用
されるガイド孔２１が設けられている。The unit pattern of the lead frame for manufacturing the semiconductor device of the present invention has the structure shown in FIG. Frame 18 and tie bar 1 connecting them
9, the lead 13 of the first lead group extending from the frame portion 18 toward the side surface of the semiconductor chip 11, and the external lead 17 from the tie bar 19 are bent through the dam bar 20 and then bent onto the main surface of the semiconductor chip 11. A lead (inner lead) 14 of a second lead group extending while being provided, and the frame portion 18 is provided with a guide hole 21 used when the lead frame is transported or positioned.

【００２３】また、本発明のリードフレームの第１のリ
ード群のリード形状は、図３に示すように、外枠に近い
部分がフレーム面から上に凸状に屈曲され、さらにその
先端部がフレーム面からほぼ垂直に下方に向けて屈曲さ
れている。そしてその先端部と半導体チップ１１の側面
との間には、約２５μｍから７５μｍの隙間ができるよ
うに形成されている。As shown in FIG. 3, the lead shape of the first lead group of the lead frame of the present invention is such that a portion near the outer frame is bent in a convex shape upward from the frame surface, and the tip portion thereof is further bent. It is bent downward from the frame surface almost vertically. A gap of about 25 μm to 75 μm is formed between the tip portion and the side surface of the semiconductor chip 11.

【００２４】このリードフレームは銅や鉄ニッケル合金
などの金属板をエッチングあるいは精密プレスによる打
ち抜きで形成される。エッチングの場合には、その後第
１のリード群のリード１３の形状加工が行われるが、打
ち抜きの場合には同時に行うこともできる。This lead frame is formed by etching a metal plate such as copper or iron-nickel alloy or punching by a precision press. In the case of etching, the shape processing of the leads 13 of the first lead group is performed thereafter, but in the case of punching, it can be performed simultaneously.

【００２５】次に本発明のリードフレームに半導体チッ
プを支持固定する方法は以下のように行われる。図３に
示されるような固定用治具のチップ設置テーブル２３上
に半導体チップ１１を位置合わせして設置し、真空吸引
により固定する。次にリードフレームを固定治具の上面
からフレーム設置台部２４に設置し、設置台に設けられ
ているガイドピンとフレームのガイド孔２１によりチッ
プとの位置合わせを行う。Next, the method of supporting and fixing the semiconductor chip on the lead frame of the present invention is performed as follows. The semiconductor chip 11 is aligned and set on the chip setting table 23 of the fixing jig as shown in FIG. 3, and fixed by vacuum suction. Next, the lead frame is installed on the frame installation table portion 24 from the upper surface of the fixing jig, and the chips are aligned with the guide pins provided on the installation table and the guide holes 21 of the frame.

【００２６】この場合半導体チップ１１の主面上と第２
のリード群のリード１４の下面との間に約８０μｍの隙
間ができるように、固定用治具のチップ設置用テーブル
２３の面とリードフレーム設置台部２４の面の高さがあ
らかじめ調整されている。In this case, on the main surface of the semiconductor chip 11 and the second surface
The heights of the surface of the chip mounting table 23 of the fixing jig and the surface of the lead frame mounting base 24 are adjusted in advance so that a gap of about 80 μm is formed between the lower surface of the lead 14 of the lead group of FIG. There is.

【００２７】次に加圧治具２５を図３の矢印で示す方向
にフレームの上から下降させ、第１のリード群のリード
１３の凸状部を加圧して、平坦化することにより、リー
ドの先端部を半導体チップ１１の側面に延ばして接触さ
せ、フレームに固定する。フレームに半導体チップが固
定された後の第１のリード群のリード１３の先端部と半
導体チップ１１の側面の状態は図４で示されるごとくで
ある。Next, the pressing jig 25 is lowered from the top of the frame in the direction indicated by the arrow in FIG. 3, and the convex portions of the leads 13 of the first lead group are pressed and flattened, thereby The tip portion of the is extended to the side surface of the semiconductor chip 11 and is brought into contact with the side surface of the semiconductor chip 11 and fixed to the frame. The state of the tip portions of the leads 13 of the first lead group and the side surface of the semiconductor chip 11 after the semiconductor chip is fixed to the frame is as shown in FIG.

【００２８】次にフレームにチップが固定された後の、
ワィヤーボンディングは上記の固定治具に固定された状
態で行うこともできるし、また固定治具から取り外し他
のテーブル上で行ってもよい。Next, after the chip is fixed to the frame,
Wire bonding may be performed while being fixed to the above-mentioned fixing jig, or may be performed after being removed from the fixing jig and on another table.

【００２９】ワイヤーボンドが終了すると、次は通常の
トランスファーモールド方法により樹脂封止が行われ
る。After wire bonding is completed, resin sealing is performed by a normal transfer molding method.

【００３０】次に、リードフレームの不要な部分、すな
わち、枠部１８、タイバー１９、ダムバー２０が除去加
工されて、図１の半導体装置が製造される。Then, unnecessary portions of the lead frame, that is, the frame portion 18, the tie bar 19, and the dam bar 20 are removed and processed to manufacture the semiconductor device of FIG.

【００３１】本実施例のリードフレームでは第１のリー
ド群のリード１３がフレームの枠部１８から半導体チッ
プ１１の短辺の二側面に向けて延びた構造であるが、こ
れに限定されることなく、ダムバー２０から第１のリー
ド群を設け、チップの長辺の対向二側面を、また必要に
応じチップの４側面を支持固定することもできる。The lead frame of this embodiment has a structure in which the leads 13 of the first lead group extend from the frame portion 18 of the frame toward the two short sides of the semiconductor chip 11, but the present invention is not limited to this. Alternatively, the first lead group may be provided from the dam bar 20 to support and fix the two opposite side surfaces of the long side of the chip and, if necessary, the four side surfaces of the chip.

【００３２】また、本実施例の第１のリード群のリード
１３の形状はリード面に対して凸状であるが、本発明で
はこの形状に限定されず、リードフレームの両面から機
械的圧縮力を加えた場合に、リードが延び、その先端部
がチップ側面に弾性的に接触する構造であれば任意に適
用できる。またリードおよびリードの先端部の形状は、
リードに機械的変形を与えた場合、変形にともないチッ
プ側面を適度の弾性的応力で支持固定できるように選ぶ
のが好ましい。Further, the shape of the lead 13 of the first lead group of this embodiment is convex with respect to the lead surface, but the present invention is not limited to this shape, and the mechanical compression force is applied from both sides of the lead frame. If the structure is such that the lead extends, and the tip of the lead elastically contacts the side surface of the chip, any structure can be applied. The shape of the lead and the tip of the lead are
When mechanical deformation is applied to the lead, it is preferable to select so that the side surface of the chip can be supported and fixed by an appropriate elastic stress due to the deformation.

【００３３】この実施例では、半導体チップ１１の主面
と第２のリード群のリード１４との隙間を８０μｍに選
び位置合わせを行ったが、この隙間は５０〜２００μｍ
の範囲で選ぶことが望ましい。なぜなら、リード１４か
ら放出されるα線対策やリード１４の電気容量による影
響を少なくするためには半導体チップ１１の主面とリー
ド１４の隙間は５０μｍ以上が好ましく、またパッケー
ジ厚の薄型化やリード１４による放熱効果を得るにはリ
ード１４と半導体チップ１１の主面の隙間は２００μｍ
以下が好ましいからである。In this embodiment, the gap between the main surface of the semiconductor chip 11 and the leads 14 of the second lead group is selected to be 80 μm and the alignment is performed, but this gap is 50 to 200 μm.
It is desirable to select within the range. This is because the gap between the main surface of the semiconductor chip 11 and the lead 14 is preferably 50 μm or more in order to prevent the α rays emitted from the lead 14 and to reduce the influence of the electric capacity of the lead 14, and to reduce the package thickness and lead. In order to obtain the heat radiation effect of 14, the gap between the lead 14 and the main surface of the semiconductor chip 11 is 200 μm.
This is because the following is preferable.

【００３４】この発明の第２の実施例について、図面を
参照して説明する。図５、図６及び図７はこの発明の半
導体装置のリードフレームおよび半導体チップの支持固
定の一実施例を示し、図５は固定前のリードフレームの
単位パターンと半導体チップとの位置関係を上面から示
す透視図である。また、図６は半導体チップをリードフ
レームで支持固定する前のチップと支持リードとの位置
関係を側面から示したもので、次に図７はリードに機械
的外力を与え、半導体チップを固定した後のリードと半
導体チップの位置関係を上面から示す図である。A second embodiment of the present invention will be described with reference to the drawings. 5, 6 and 7 show an embodiment of supporting and fixing the lead frame and the semiconductor chip of the semiconductor device of the present invention. FIG. 5 shows the positional relationship between the unit pattern of the lead frame and the semiconductor chip before the fixing. It is a perspective view shown from. 6 shows a side view of the positional relationship between the chip and the supporting lead before the semiconductor chip is supported and fixed by the lead frame. Next, FIG. 7 gives a mechanical external force to the lead to fix the semiconductor chip. It is a figure which shows the positional relationship of a back lead and a semiconductor chip from an upper surface.

【００３５】図５において、１１は半導体チップ、１３
は第１のリード群のリードである。この実施例によって
製造される半導体装置は図１に示した構造と本質的に同
じである。In FIG. 5, 11 is a semiconductor chip and 13 is a semiconductor chip.
Are the leads of the first lead group. The semiconductor device manufactured according to this embodiment has essentially the same structure as that shown in FIG.

【００３６】この発明の半導体装置を製造するためのリ
ードフレームは、図５に示す構造となっている。本発明
の特徴とする第１のリード群のリード１３はリードフレ
ームの枠部１８から半導体チップ１１の単辺の両側面に
向かってそれぞれ２本が延び、その２本の先端部が、半
導体チップ１１の側面との間に約２５μｍから７５μｍ
の隙間を形成し、半導体チップ１１の側面にほぼ平行に
約９０度の角度で曲げられている。すなわち、Ｌ字形の
リードが２本が対向する支持側面に対称に並んで形成さ
れている。これ以外の点は第１の実施例のリードフレー
ムと同じ構造となっている。A lead frame for manufacturing the semiconductor device of the present invention has a structure shown in FIG. Two leads 13 of the first lead group, which is a feature of the present invention, extend from the frame portion 18 of the lead frame toward both side surfaces of one side of the semiconductor chip 11, and the two tip portions thereof are semiconductor chips. Approximately 25 μm to 75 μm between the sides of 11
And is bent at an angle of about 90 degrees substantially parallel to the side surface of the semiconductor chip 11. That is, two L-shaped leads are symmetrically arranged on the opposing support side surfaces. Except for this, the lead frame has the same structure as that of the first embodiment.

【００３７】また、本発明のリードフレームの第１のリ
ード群のリードの形状は図６に示されるように、その先
端部が９０度下方に屈曲している。As shown in FIG. 6, the shape of the leads of the first lead group of the lead frame of the present invention is such that the tips thereof are bent downward by 90 degrees.

【００３８】このリードフレームは実施例１と同様に銅
や鉄ニッケル合金などの金属板をエッチングあるいは精
密プレスによる打ち抜きで形成される。その後第１のリ
ード群のＬ字形状リードの先端部が９０度下方に折り曲
げ加工が行われる。Similar to the first embodiment, this lead frame is formed by etching a metal plate such as copper or iron-nickel alloy or punching it by a precision press. After that, the tip portion of the L-shaped lead of the first lead group is bent downward by 90 degrees.

【００３９】次に本発明のリードフレームに半導体チッ
プを支持固定する方法は、以下のように行われる。実施
例１と同じ方法で図３に示されるような固定用治具のチ
ップ設置テーブル２３上に、半導体チップ１１を位置合
わせして設置し、真空吸引により固定する。次にリード
フレームを固定治具の上面から設置し、固定治具に設け
られているガイドピンとフレームのガイド孔２１により
半導体チップ１１との位置合わせを行う。Next, the method of supporting and fixing the semiconductor chip on the lead frame of the present invention is performed as follows. The semiconductor chip 11 is aligned and set on the chip setting table 23 of the fixing jig as shown in FIG. 3 by the same method as in Example 1, and fixed by vacuum suction. Next, the lead frame is set from the upper surface of the fixing jig, and the guide pins provided on the fixing jig and the guide holes 21 of the frame are aligned with the semiconductor chip 11.

【００４０】この場合、半導体チップ１１の主面上と第
２のリード群のリード１４の下面との間が約８０μｍに
なるように、固定用治具のチップ設置用テーブル２３の
面とリードフレーム設置台部２４の面の高さがあらかじ
め調整されている。In this case, the surface of the chip mounting table 23 of the fixing jig and the lead frame are arranged so that the distance between the main surface of the semiconductor chip 11 and the lower surface of the leads 14 of the second lead group is about 80 μm. The height of the surface of the installation base 24 is adjusted in advance.

【００４１】次に加圧治具をフレームの上から下降さ
せ、リードフレームの枠部１８を加圧してフレームを固
定する。続いて図７において矢印で示すように、半導体
チップ１１両側面のそれぞれ１対のＬ字形状リードの中
部に半導体チップ１１の面に平行な外力を同時に加えて
変形させることにより、Ｌ字状リードの先端部を半導体
チップ１１の側面に弾性的に接触させてチップを固定す
るものである。なお、リードの変形には特殊な治具が使
用されるが、ここでは記載されていない。半導体チップ
１１が固定された後の第１のリード群のリード１３の先
端部と半導体チップ側面の位置関係は図７に示すとおり
である。Next, the pressing jig is lowered from above the frame, and the frame portion 18 of the lead frame is pressed to fix the frame. Subsequently, as shown by the arrow in FIG. 7, the L-shaped leads are deformed by simultaneously applying an external force parallel to the surface of the semiconductor chip 11 to the center of each pair of L-shaped leads on both side surfaces of the semiconductor chip 11. The tip is fixed elastically in contact with the side surface of the semiconductor chip 11 to fix the chip. A special jig is used to deform the leads, but it is not described here. The positional relationship between the tip portions of the leads 13 of the first lead group and the side surface of the semiconductor chip after the semiconductor chip 11 is fixed is as shown in FIG.

【００４２】リードフレームに半導体チップ１１を固定
した後、第１の実施例と同じ方法により半導体装置に仕
上げた。After fixing the semiconductor chip 11 to the lead frame, a semiconductor device was finished by the same method as in the first embodiment.

【００４３】この実施例では第２のリード群のリード形
状がＬ字状であるが、この形状に限定されることなく、
半導体チップの側面に向かって延びるリードにフレーム
面に平行な外力を加え変形させることにより、リードの
先端部がチップ側面に延びチップ側面に弾性的に接触す
る形状のものが適用できる。Although the lead shape of the second lead group is L-shaped in this embodiment, it is not limited to this shape.
By applying an external force parallel to the frame surface to the lead extending toward the side surface of the semiconductor chip to deform the lead, the tip of the lead extends to the chip side surface and elastically contacts the chip side surface.

【００４４】またリードの幅や先端接触部の形状は、リ
ードに変形を与えたときにチップ側面の固定面に適度の
応力が発生するように選ぶのが好ましい。The width of the lead and the shape of the tip contact portion are preferably selected so that an appropriate stress is generated on the fixed surface of the side surface of the chip when the lead is deformed.

【００４５】[0045]

【発明の効果】本発明の半導体装置及び装置の製造方法
による効果は以下のとおりである。The effects of the semiconductor device and the method of manufacturing the device of the present invention are as follows.

【００４６】（１）リードフレームにポリイミドテープ
が不要となるため低コスト化が達成できる。(1) Since the lead frame does not require a polyimide tape, cost reduction can be achieved.

【００４７】（２）ポリイミドテープやダイボンディン
グペーストを使用せず半導体チップをリードフレームに
固定できるのでハンダリフロー時に剥離やクラックが発
生しにくく、高信頼性化が達成できる。(2) Since the semiconductor chip can be fixed to the lead frame without using a polyimide tape or die bonding paste, peeling and cracks are less likely to occur during solder reflow, and high reliability can be achieved.

【００４８】（３）内部リードの周辺に吸湿性の高い材
料がないため、吸湿時にリード間にリークが発生しにく
く、高信頼性化が達成できる。(3) Since there is no material having a high hygroscopic property around the inner leads, a leak is unlikely to occur between the leads during moisture absorption, and high reliability can be achieved.

【００４９】（４）半導体チップとリードフレームのマ
ウント工程において接着や硬化のプロセスが不要なた
め、チップダメージが低減でき、また工数の削減ができ
るため、低コスト化と高信頼性化が実現できる。(4) Adhesion and curing processes are not required in the mounting process of the semiconductor chip and the lead frame, so that chip damage can be reduced and man-hours can be reduced, so that cost reduction and high reliability can be realized. .

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施例を示す半導体装置の側面
図FIG. 1 is a side view of a semiconductor device showing a first embodiment of the present invention.

【図２】本発明の第１の実施例のリードフレームと半導
体チップの位置関係を上から見た図FIG. 2 is a top view of the positional relationship between the lead frame and the semiconductor chip according to the first embodiment of the present invention.

【図３】本発明の第１の実施例の半導体チップを固定す
る前の第１のリード群のリードとチップの支持側面の位
置関係を側面から示す図FIG. 3 is a side view showing the positional relationship between the leads of the first lead group and the supporting side surface of the chip before fixing the semiconductor chip of the first embodiment of the present invention.

【図４】本発明の第１の実施例において、第１のリード
群に機械的外力を与え、半導体チップを固定した後のリ
ードと半導体チップの位置関係を示す図FIG. 4 is a diagram showing a positional relationship between the leads and the semiconductor chip after fixing the semiconductor chip by applying a mechanical external force to the first lead group in the first embodiment of the present invention.

【図５】本発明の第２の実施例のリードフレームの単位
パターンと半導体チップの位置関係を上面から示す透視
図FIG. 5 is a perspective view showing a positional relationship between a unit pattern of a lead frame and a semiconductor chip according to a second embodiment of the present invention from above.

【図６】本発明の第２の実施例の半導体チップを固定す
る前の第１のリード群のリードとチップ支持側面の位置
関係を側面から示す図FIG. 6 is a side view showing the positional relationship between the leads of the first lead group and the chip supporting side surface before fixing the semiconductor chip of the second embodiment of the present invention.

【図７】本発明の第２の実施例において、第１のリード
群に機械的外力を加える方向とリードの変形による支持
固定の状態を示す図FIG. 7 is a diagram showing a direction in which a mechanical external force is applied to the first lead group and a supporting and fixing state due to deformation of the leads in the second embodiment of the present invention.

【図８】従来技術のＬＯＣ構造の半導体装置の構造断面
図FIG. 8 is a structural cross-sectional view of a conventional semiconductor device having a LOC structure.

【符号の説明】[Explanation of symbols]

１１ 半導体チップ １２ 封止樹脂 １３ リード １４ リード １５ Ａｌ電極 １６ Ａｕワィヤー １７ 外部リード １１ 半導体チップ １２ 封止樹脂 １３，１４ リード １５ Ａｌ電極 １６ Ａｕワィヤー １７ 外部リード １８ リードフレームの枠部 １９ タイバー ２０ ダムバー ２１ ガイド孔 ２２ 半導体チップとリードフレームとを位置合わせす
るための治具 ２３ チップ設置テーブル ２４ フレーム設置台部 ２５ 加圧治具11 semiconductor chip 12 encapsulation resin 13 lead 14 lead 15 Al electrode 16 Au wire 17 external lead 11 semiconductor chip 12 encapsulation resin 13, 14 lead 15 Al electrode 16 Au wire 17 external lead 18 lead frame frame 19 tie bar 20 dam bar 21 Guide Hole 22 Jig for Aligning Semiconductor Chip and Lead Frame 23 Chip Installation Table 24 Frame Installation Table 25 Pressurizing Jig

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 半導体チップと、前記半導体チップの側
面を支持固定する第１のリード群及び前記半導体チップ
の主面と隙間をもって延在する第２のリード群を有する
リードフレームとを有し、前記第１のリード群による前
記半導体チップの支持固定を前記第１のリード群の少な
くとも一部に機械的永久変形を与えることにより前記第
１のリードの先端部を前記半導体チップの側面に弾性的
に接触させて行なうことを特徴とする半導体装置。1. A lead frame having a semiconductor chip, a first lead group for supporting and fixing a side surface of the semiconductor chip, and a second lead group extending with a gap from a main surface of the semiconductor chip, The tip of the first lead is elastically attached to the side surface of the semiconductor chip by mechanically and permanently deforming at least a part of the first lead group by fixing and supporting the semiconductor chip by the first lead group. A semiconductor device characterized by being brought into contact with a semiconductor device. 【請求項２】 半導体チップの支持側面に向かって延
び、少なくとも一部分が、凸状もしくは凹状に加工され
た第１のリード群を有するリードフレームと前記半導体
チップを位置合わせする工程と、前記第１のリード群の
凸状もしくは凹状部分に機械的外力を与えて凸状もしく
は凹状部分を平坦化し、前記第１のリード群の先端部を
前記半導体チップの側面に接触させ、前記半導体チップ
を支持固定する工程を有する半導体装置の製造方法。2. A step of aligning the semiconductor chip with a lead frame having a first lead group extending toward a supporting side surface of the semiconductor chip and having at least a portion processed into a convex shape or a concave shape; A mechanical external force is applied to the convex or concave portion of the lead group to flatten the convex or concave portion, and the tip portion of the first lead group is brought into contact with the side surface of the semiconductor chip to support and fix the semiconductor chip. A method for manufacturing a semiconductor device, including the steps of: 【請求項３】 半導体チップの支持側面に向かって延
び、リード先端部が、前記半導体チップの支持側面の長
手方向にＬ字形状に加工された第１のリード群を有する
リードフレームと前記半導体チップを位置合わせする工
程と前記半導体チップの支持側面に設置してある前記Ｌ
字形状のリードフレームの中部に機械的外力を与えて前
記第１のリード群を変形させ、前記リード先端部を前記
半導体チップの側面に接触させ、前記半導体チップを支
持固定する工程を有する半導体装置の製造方法。3. A lead frame having a first lead group extending toward a supporting side surface of a semiconductor chip and having lead tips processed into an L shape in the longitudinal direction of the supporting side surface of the semiconductor chip, and the semiconductor chip. Aligning the L and the L provided on the supporting side surface of the semiconductor chip.
A semiconductor device having a step of deforming the first lead group by applying a mechanical external force to a central portion of a V-shaped lead frame, bringing the tip end portion of the lead into contact with a side surface of the semiconductor chip, and supporting and fixing the semiconductor chip. Manufacturing method.
JP20344894A 1994-08-29 1994-08-29 Semiconductor device and its manufacture Pending JPH0870083A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20344894A JPH0870083A (en) 1994-08-29 1994-08-29 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20344894A JPH0870083A (en) 1994-08-29 1994-08-29 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH0870083A true JPH0870083A (en) 1996-03-12

Family

ID=16474293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20344894A Pending JPH0870083A (en) 1994-08-29 1994-08-29 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH0870083A (en)

Similar Documents

Publication Publication Date Title
EP0774162B1 (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
JP3022393B2 (en) Semiconductor device, lead frame, and method of manufacturing semiconductor device
US5696033A (en) Method for packaging a semiconductor die
KR0140675B1 (en) Semiconductor device and production method thereof
JP3007023B2 (en) Semiconductor integrated circuit and method of manufacturing the same
JP2972096B2 (en) Resin-sealed semiconductor device
JPH0546045U (en) Semiconductor package
JPH1131776A (en) Semiconductor chip package
JPH11345915A (en) Stack package and its manufacture
JPH08293524A (en) Semiconductor device and its manufacture
KR20000017634A (en) Semiconductor device and method of fabricating the same
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPH11177007A (en) Transistor package
JPH0964080A (en) Semiconductor device and method of manufacturing it
JPH0870083A (en) Semiconductor device and its manufacture
JP2001177007A (en) Semiconductor device and manufacturing method thereof
JP2677967B2 (en) Method for manufacturing semiconductor device
JPS6313337A (en) Process of mounting semiconductor element
JPS63107152A (en) Resin packaged type electronic paris
JPH0758273A (en) Lead frame and semiconductor device using same
JP2681145B2 (en) Resin-sealed semiconductor device
JPH08181165A (en) Semiconductor integrated circuit
JP3434633B2 (en) Resin-sealed semiconductor device
JP2582534B2 (en) Method for manufacturing semiconductor device