JPH0870081A - Ic package and its manufacture - Google Patents

Ic package and its manufacture

Info

Publication number
JPH0870081A
JPH0870081A JP6203525A JP20352594A JPH0870081A JP H0870081 A JPH0870081 A JP H0870081A JP 6203525 A JP6203525 A JP 6203525A JP 20352594 A JP20352594 A JP 20352594A JP H0870081 A JPH0870081 A JP H0870081A
Authority
JP
Japan
Prior art keywords
package
chip
integrated circuit
dicing sheet
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6203525A
Other languages
Japanese (ja)
Inventor
Fumio Obara
文雄 小原
Shinji Yoshihara
晋二 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP6203525A priority Critical patent/JPH0870081A/en
Publication of JPH0870081A publication Critical patent/JPH0870081A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

PURPOSE: To provide an IC package which has the size approximate to the IC chip size and facilitates IC mounting, and the manufacturing method of the package. CONSTITUTION: An IC package 11 is provided with electrode pads 121, 122,... on the surface. A plurality of lead pins 131, 132,... are fixed so as to be connected with the electrode pads 121, 122,..., respectively. A protective film 14 is suitably formed on the surface of the IC chip 11. The whole periphery is sealed with a resin layer 15. The tips of the lead pins 131, 132,... are exposed or protruded from the surface of the resin layer 15. This IC package is manufactured in the following manner: a semiconductor wafer from a wafer process is bonded on a dicing sheet and cut into specified chip types, the dicing sheet is stretched, molds are set between chips, sealing resin solution is potted and cured, and then isolation is performed by the chases.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、実装効率（ＩＣチッ
プ面積／ＩＣパッケージ面積）を充分に向上させるよう
にしたＩＣパッケージおよびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC package in which the mounting efficiency (IC chip area / IC package area) is sufficiently improved and a method of manufacturing the same.

【０００２】[0002]

【従来の技術】多数の回路要素を一体的に組み込んだ半
導体集積回路チップは、通常樹脂によって封止するよう
にしてパッケージされている。具体的には、多数のリー
ド端子を一体的に形成したリードフレームに対して、半
導体ウエハからダイシングカットされた半導体チップを
搭載し、この半導体チップの電極端子とリードフレーム
のリード端子それぞれとの間を、ワイヤーボンドによっ
て接続する。そして、各リード端子部が外側に突出され
るように半導体チップ部を樹脂封止し、これをリードフ
レームから切り離して独立したＩＣパッケージが形成さ
れるようにしている。2. Description of the Related Art A semiconductor integrated circuit chip in which a large number of circuit elements are integrally incorporated is usually packaged so as to be sealed with a resin. Specifically, a semiconductor chip, which is diced from a semiconductor wafer, is mounted on a lead frame on which a large number of lead terminals are integrally formed, and a gap between the electrode terminal of the semiconductor chip and each of the lead terminals of the lead frame is mounted. Are connected by wire bonds. Then, the semiconductor chip portion is resin-sealed so that each lead terminal portion is projected outward, and this is separated from the lead frame to form an independent IC package.

【０００３】しかし、このようにして構成されたＩＣパ
ッケージにあっては、実装効率（すなわち半導体チップ
面積に対するＩＣパッケージの面積比）が５０％以下と
低いものであり、またＩＣの製造工程に対して各ＩＣパ
ッケージそれぞれに対応する製造コストが高いものとな
る。さらに、ＩＣチップ特性を引き出す上でスピードや
ノイズの面での問題が大きい。この様な問題に対して、
ＩＣのベアチップ実装法が検討され実用化されているも
のであるが、チップの品質保証やチップのリペアが困難
となる問題点を有している。However, in the IC package constructed in this way, the mounting efficiency (that is, the area ratio of the IC package to the semiconductor chip area) is as low as 50% or less, and the IC manufacturing process Therefore, the manufacturing cost corresponding to each IC package becomes high. In addition, there are major problems in terms of speed and noise in bringing out IC chip characteristics. For such problems,
Although a bare chip mounting method of an IC has been studied and put into practical use, it has a problem that it is difficult to guarantee the quality of the chip and repair the chip.

【０００４】マトリクス状のバンプ端子を有する半導体
チップキャリアを、ＩＣチップの周辺電極にボンディン
グして作製したチップサイズのパッケージも最近提案さ
れている。この様にした場合には、実装効率、特性面、
品質保証、さらにリペア性についての問題は解決できる
が、チップキャリアを使用することによって、ＩＣチッ
プに対するパッケージコストが大きくなる。A chip-sized package manufactured by bonding a semiconductor chip carrier having matrix bump terminals to peripheral electrodes of an IC chip has also been recently proposed. In this case, mounting efficiency, characteristics,
Although the problems of quality assurance and repairability can be solved, the use of the chip carrier increases the package cost for the IC chip.

【０００５】[0005]

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、ＩＣチップに対するパッケ
ージサイズを小さくして実装効率が向上されると共に、
特にこのパッケージ工程がウエハ工程に連続して行われ
るようにして、チップ実装工程の簡略化と共に特性上の
信頼性も確実に確保できるようにしたＩＣパッケージお
よびその製造方法を提供しようとするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and reduces the package size for an IC chip to improve the mounting efficiency.
In particular, it is an object of the present invention to provide an IC package and a manufacturing method thereof in which the packaging process is performed continuously with the wafer process so that the chip mounting process can be simplified and the reliability of characteristics can be surely ensured. is there.

【０００６】[0006]

【課題を解決するための手段】この発明に係るＩＣパッ
ケージは、半導体集積回路チップの表面に形成された複
数の電極パッドそれぞれに一端を接合して電極リードピ
ンを植設し、この半導体集積回路チップの少なくとも電
極リードピンの設定される面および外周部を樹脂で封止
するもので、複数のリードピンそれぞれの先端部は前記
封止樹脂層の表面に露出して設定されるようにする。In the IC package according to the present invention, one end is bonded to each of a plurality of electrode pads formed on the surface of a semiconductor integrated circuit chip, and electrode lead pins are implanted, and the semiconductor integrated circuit chip is formed. Of the electrode lead pin is sealed with a resin, and the tip end of each of the plurality of lead pins is exposed and set on the surface of the sealing resin layer.

【０００７】また、この様に構成されるＩＣパッケージ
の製造方法は、集積回路製造工程の終了した半導体ウエ
ハをダイシングシートに固定した後に各集積回路チップ
単位で切断し、この各切断された複数の集積回路チップ
の配設された前記ダイシングシートを引き伸ばして、各
集積回路チップを所定間隔で分離する。そして、ダイシ
ングシート上の各集積回路チップそれぞれ面に、その各
回路チップそれぞれの面に形成された電極パッドにそれ
ぞれリードピンの一端を接合して植設し、このリードピ
ンがそれぞれ植設された前記半導体回路チップの配設さ
れた前記ダイシングシートの面上に、前記各半導体回路
チップそれぞれを枠体によって区画すると共に、この枠
体によって区画された前記ダイシングシート上の前記半
導体回路チップをそれぞれ取り囲むように樹脂を充填し
硬化させる。その後、半導体回路チップそれぞれは独立
的に分離されるように前記ダイシングシートから引き剥
がす。In the method of manufacturing an IC package having such a structure, the semiconductor wafer after the integrated circuit manufacturing process is fixed to a dicing sheet and then cut into individual integrated circuit chips, and each of the plurality of cut chips is cut. The dicing sheet provided with the integrated circuit chips is stretched to separate the integrated circuit chips at predetermined intervals. Then, one end of each lead pin is bonded and planted on each surface of each integrated circuit chip on the dicing sheet to an electrode pad formed on each surface of each circuit chip. On the surface of the dicing sheet on which the circuit chips are arranged, each of the semiconductor circuit chips is partitioned by a frame, and the semiconductor circuit chips on the dicing sheet partitioned by the frame are surrounded respectively. Fill with resin and cure. Then, the semiconductor circuit chips are peeled off from the dicing sheet so as to be independently separated.

【０００８】[0008]

【作用】この様に構成されるＩＣパッケージは、半導体
集積回路チップの表面に所定の電極リードピンが直接的
に植設され、このチップの外周部が封止樹脂によって取
り囲まれるように構成されるものであるため、このＩＣ
パッケージの面積は半導体集積回路チップの面積と近似
した状態とされ、その実装効率が高いものとされる。そ
して、この様なＩＣパッケージは、ウエハをダイシング
シートに接着した状態でチップ単位に切断し、ダイシン
グシートを引き伸ばすことによって各回路チップが独立
的に分離され、その各チップに電極リードピンが取り付
けられるもので、このダイシングシートに取り付けられ
た状態で樹脂封止によるパッケージがされるようにな
る。すなわち、ウエハ工程に連続した状態でパッケージ
まで完成されるもので、その製造工程は充分に簡易化さ
れて、製造コストの低減にも大きな効果を発揮する。In the IC package thus constructed, the predetermined electrode lead pins are directly implanted on the surface of the semiconductor integrated circuit chip, and the outer peripheral portion of the chip is surrounded by the sealing resin. Therefore, this IC
The area of the package is similar to the area of the semiconductor integrated circuit chip, and the packaging efficiency is high. In such an IC package, the wafer is adhered to the dicing sheet, the chips are cut into chips, and the dicing sheet is stretched to independently separate the circuit chips, and the electrode lead pins are attached to the chips. Then, the resin-sealed package comes to be attached to the dicing sheet. That is, the package is completed in a continuous state with the wafer process, the manufacturing process thereof is sufficiently simplified, and the manufacturing cost is greatly reduced.

【０００９】[0009]

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。まずＩＣパッケージの構造について説明する
と、図１はその断面構造を示すもので、内部に回路要素
並びに配線が施された半導体集積回路を構成する半導体
ＩＣチップ11の表面には、その回路要素の導出端子部が
接続される複数の電極パッド121 、122 、…が形成され
ている。そして、この各電極パッド121 、122 、…それ
ぞれには、電極リードピン131 、132 、…のそれぞれ一
端が接合されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. First, the structure of the IC package will be described. FIG. 1 shows a cross-sectional structure of the IC package. On the surface of a semiconductor IC chip 11 forming a semiconductor integrated circuit in which circuit elements and wiring are provided, the circuit elements are derived. A plurality of electrode pads 121 1, 122, ... To which the terminal portions are connected are formed. One end of each of the electrode lead pins 131, 132, ... Is joined to each of the electrode pads 121, 122 ,.

【００１０】この様に複数のリードピン131 、132 、…
が植設された半導体ＩＣチップ11の表面部には、例えば
窒化シリコンや酸化シリコン等の保護膜14が適宜形成さ
れ、その全体が樹脂層15によって封止されるようになる
もので、ＩＣチップ11に植設したリードピン131 、132
、…それぞれの先端部が、この封止樹脂層15の面から
突出され、外部に露出されるようにしている。In this way, the plurality of lead pins 131, 132, ...
A protective film 14 of, for example, silicon nitride or silicon oxide is appropriately formed on the surface portion of the semiconductor IC chip 11 in which is implanted, and the whole is sealed by a resin layer 15. Lead pins 131 and 132 implanted in 11
The respective tips are projected from the surface of the sealing resin layer 15 and exposed to the outside.

【００１１】ここで、リードピン131 、132 、…それぞ
れは、それぞれＡｕ、Ａｇ、Ｃｕ、Ａｌ等の導電性材料
によって円柱状に構成されるもので、その端面には半田
付けに必要な端面処理が適宜施されている。これらのリ
ードピン131 、132 、…は、実質的に電極パッド121 、
122 、…の面積に相当する微小径（０．５ｍｍ程度以
下）に構成されるものであるため、その強度を充分にす
ることが困難である。Here, each of the lead pins 131, 132, ... Is made of a conductive material such as Au, Ag, Cu, Al or the like in a columnar shape, and the end surface of the lead pins 131, 132, ... Appropriately given. These lead pins 131, 132, ... Are substantially the electrode pads 121,
Since it is configured to have a minute diameter (about 0.5 mm or less) corresponding to the area of 122, ..., It is difficult to make the strength sufficient.

【００１２】このため、図２の（Ａ）で示すようにリー
ドピン本体13の外周を、樹脂層16によって被覆した構造
のものとしてもよい。この場合、この被覆樹脂層16の端
面とリードピン本体13の端面を一致させればよいもので
あるが、（Ｂ）図で示すように被覆樹脂層16の端面より
リードピン本体13が突出されるようにしてもよい。Therefore, as shown in FIG. 2A, the lead pin body 13 may have a structure in which the outer periphery of the lead pin body 13 is covered with the resin layer 16. In this case, the end surface of the coating resin layer 16 and the end surface of the lead pin body 13 may be aligned with each other, but the lead pin body 13 may be projected from the end surface of the coating resin layer 16 as shown in FIG. You may

【００１３】ＩＣチップに対して金属バンプを取り付
け、これを樹脂封止するように構成することが提案され
ているが、バンプに対する熱応力の問題や封止用のモー
ルド樹脂層が薄いものであるため、これでは充分なチッ
プ保護機能を発揮させることが困難である。It has been proposed to mount a metal bump on an IC chip and seal it with resin. However, the problem of thermal stress on the bump and the mold resin layer for sealing are thin. Therefore, it is difficult for this to exert a sufficient chip protection function.

【００１４】しかし、実施例で示したようなＩＣパッケ
ージ構造にあっては、植設されるリードピン131 、132
、…の高さを通常のバンプよりも充分に高く設定し
（１ｍｍ以上）、封止樹脂層15を厚く構成することによ
って、パッケージとしての信頼性が充分に確保できる。
また、ＩＣチップ11に植設されるリードピン131 、132
、…それぞれの長さがバンプの高さに比べて充分に長
くできるものであるため、実装基板に対して装着した場
合の熱応力を効果的に緩和することができ、その信頼性
の確保が非常に容易とされる。However, in the IC package structure as shown in the embodiment, the lead pins 131 and 132 to be implanted are arranged.
The reliability of the package can be sufficiently ensured by setting the heights of ,, ... to be sufficiently higher than that of normal bumps (1 mm or more) and making the sealing resin layer 15 thick.
In addition, the lead pins 131 and 132 implanted in the IC chip 11
, ... Since each length can be made sufficiently longer than the height of the bump, the thermal stress when mounted on the mounting board can be effectively relieved and its reliability can be secured. Made very easy.

【００１５】また、この様なＩＣパッケージとすること
により、半導体チップ11のサイズとほぼ同等のパッケー
ジサイズとすることができる。この場合、リードピン13
1 、132 、…のサイズを短くすることにより、高速高周
波用パッケージとしても優れた特性が得られる。このた
めには、図３で示すようにリードピン131 、132 、…そ
れぞれの先端が、封止樹脂層15の外側面と一致させるよ
うに構成することもできる。Further, by using such an IC package, it is possible to make the package size substantially equal to the size of the semiconductor chip 11. In this case, lead pin 13
By reducing the size of 1, 132, ..., Excellent characteristics can be obtained as a high-speed and high-frequency package. For this purpose, as shown in FIG. 3, the tip ends of the lead pins 131, 132, ... Can be configured to be aligned with the outer surface of the sealing resin layer 15.

【００１６】図４は、この様に構成されるＩＣパッケー
ジの製造工程を順次示しているもので、まず（Ａ）図で
示すように、ＩＣ製造工程のウエハプロセスを終了した
半導体ウエハ21を、樹脂フィルムで構成されるダイシン
グシート22の上に接合固定する。ここで、ダイシングシ
ート22は、適宜粘着性を有するように構成されるもの
で、この粘着性を利用してウエハ21が接合固定される。
この様にダイシングシート22に半導体ウエハ21が接合固
定されたならば、ダイシングソーによってフルカットに
近い状態でこのウエハ21を切断23し、ブレーキング装置
によってＩＣチップ241 、242 、…のように完全に分離
する。FIG. 4 sequentially shows the manufacturing process of the IC package configured as described above. First, as shown in FIG. 4A, the semiconductor wafer 21 after the wafer process of the IC manufacturing process is finished, It is bonded and fixed onto a dicing sheet 22 made of a resin film. Here, the dicing sheet 22 is configured to have an appropriate adhesiveness, and the wafer 21 is bonded and fixed by utilizing this adhesiveness.
When the semiconductor wafer 21 is bonded and fixed to the dicing sheet 22 as described above, the wafer 21 is cut 23 with a dicing saw in a state close to a full cut, and completely broken into IC chips 241, 242, ... To separate.

【００１７】この様にダイシングシート22の上に多数の
ＩＣチップ241 、242 、…がそれぞれ分離された状態で
接合されている状態で、（Ｂ）図で示すようにダイシン
グシート22をエキスパンダーによって均等に引き伸ば
す。この様にしてダイシングシート22が引き伸ばされる
と、このダシシングシート22に接合された多数のＩＣチ
ップ241 、242 、…それぞれの相互間に均等な間隔が設
定される。As shown in FIG. 2B, the dicing sheet 22 is evenly spread by an expander in the state where a large number of IC chips 241, 242, ... Are joined to the dicing sheet 22 in a separated state. Stretch to. When the dicing sheet 22 is stretched in this way, uniform intervals are set between the large numbers of IC chips 241, 242, ...

【００１８】ダイシングシート22の上に多数のＩＣチッ
プ241 、242 、…がそれぞれ均等な間隔で配置されるよ
うな状態となったならば、（Ｃ）図で示すように各ＩＣ
チップ241 、242 、…の表面に形成されている電極パッ
ド部に対応して、それぞれ電極リードピン13の一端を接
着し、各電極リードピン13が所定のＩＣチップの所定の
位置に植立設定されるようにする。When a large number of IC chips 241, 242, ... Are arranged at equal intervals on the dicing sheet 22, as shown in FIG.
One end of the electrode lead pin 13 is adhered to each of the electrode pads formed on the surfaces of the chips 241, 242, ... And each electrode lead pin 13 is set up at a predetermined position of a predetermined IC chip. To do so.

【００１９】ここで、この電極リードピン13は導電材料
を円柱状に構成されるもので、その断面形状は一般のワ
イヤボンド線と同様に円形が基本である。しかし、適宜
多角形状の断面形状とすることもできるものであり、さ
らには図２で説明したように適宜樹脂被覆層を備えて、
強度が適宜保たれる構造とすることもできる。Here, the electrode lead pin 13 is made of a conductive material in a cylindrical shape, and its cross-sectional shape is basically circular like a general wire bond wire. However, it is also possible to have a polygonal cross-sectional shape as appropriate, and further, as described with reference to FIG.
It is also possible to adopt a structure in which the strength is appropriately maintained.

【００２０】これらのリードピン13は、例えばワイヤボ
ンダで使用されるワイヤ状のリード材を、一本毎にマウ
ント装置を用いて所望の長さに切断しながら、所定のＩ
Ｃチップ241 、242 、…それぞれの所定の電極パッド部
に接合する。この場合、予めスクリーン印刷により粘着
性のはんだペーストや導電性エポキシペースト等を所定
の電極パッド部に印刷しておくことにより、各リードピ
ンのそれぞれ先端をこれらペースト部に接合することに
より、各リードピン13が所定の電極パッド部に取り付け
固定される。The lead pins 13 have a predetermined length I while cutting each wire-shaped lead material used in a wire bonder into a desired length by using a mounting device.
The C chips 241, 242, ... Are bonded to respective predetermined electrode pad portions. In this case, by printing an adhesive solder paste, a conductive epoxy paste, or the like on a predetermined electrode pad portion by screen printing in advance, each lead pin is joined to each paste pin by joining the tip of each lead pin to the paste portion. Is attached and fixed to a predetermined electrode pad portion.

【００２１】この様に各ＩＣチップ241 、242 、…それ
ぞれに対してリードピン13が固定された後、その接合に
用いられたペーストの硬化処理を施すもので、使用され
るペースト材の特性に合わせて加熱処理したりあるいは
紫外線の照射処理を行う。ここで、熱処理を施す場合は
ダイシングシート22の耐熱温度以下の温度で行うもの
で、状況に応じては仮硬化の状態であってもよい。その
加熱方法は、例えばシートエキスパンダに組み込まれた
ヒータもしくはランプ等が適宜使用でき、この様な接着
ペーストの硬化処理によってＩＣチップ241 、242 、…
それぞれの電極パッド部にリードピン13が接着固定され
る。After the lead pins 13 are fixed to the respective IC chips 241, 242, ... In this way, the paste used for joining is subjected to a curing treatment, which is adjusted to the characteristics of the paste material used. Heat treatment or ultraviolet ray irradiation treatment. Here, the heat treatment is performed at a temperature equal to or lower than the heat resistant temperature of the dicing sheet 22, and may be in a pre-cured state depending on the situation. As a heating method, for example, a heater or a lamp incorporated in a sheet expander can be appropriately used, and the IC chips 241, 242, ...
The lead pin 13 is adhesively fixed to each electrode pad portion.

【００２２】次に、（Ｄ）図で示すように分離されてい
るＩＣチップ241 、242 、…それぞれを取り囲むように
型枠25をダイシングシート22の上にセットする。この型
枠25は上方から見ると井桁形状に構成されるもので、Ｉ
Ｃチップ241 、242 、…それぞれの周囲に、これらをそ
れぞれ取り囲む枠が設定されるもので、この型枠25の内
部に封止用樹脂液26をディスペンサ等によって滴下する
（ポッティング）。この場合、不良ＩＣチップは適宜マ
ークしておき、封止用樹脂液がその部分には滴下されな
いようにしている。Next, the mold 25 is set on the dicing sheet 22 so as to surround the separated IC chips 241, 242, ... As shown in FIG. This formwork 25 is configured in a double girder shape when viewed from above.
A frame surrounding each of the C chips 241, 242, ... Is set, and the sealing resin liquid 26 is dropped inside the mold 25 by a dispenser or the like (potting). In this case, the defective IC chip is appropriately marked so that the sealing resin liquid is not dropped on the portion.

【００２３】ここで、型枠25は一般的にトランスファモ
ールドで使用されている金属枠が用いられるもので、封
止用樹脂液26のポッティング後に、この型枠25の取り外
しを容易にするため、適宜離型材を塗布しておくことが
望ましいもので、この型枠25に対して封止用樹脂液26を
滴下した後は、この樹脂液26を仮硬化処理（熱処理）す
る。Here, as the mold 25, a metal frame generally used in transfer molding is used. In order to facilitate the removal of the mold 25 after the potting of the sealing resin liquid 26, It is desirable to apply a mold release material appropriately. After the sealing resin liquid 26 is dropped onto the mold 25, the resin liquid 26 is temporarily cured (heat treated).

【００２４】ダイシングシート22は、熱を加えることに
よってＩＣチップ241 、242 、…それぞれを固定保持す
る粘着力が低減する（４５〜５０℃以上）ので、この状
態で（Ｅ）図で示すようにダイシングシート22が、ＩＣ
チップ241 、242 、…さらに型枠25から容易に引き剥が
される。その後、ＩＣチップ241 、242 、…の裏面側
（この図では上下反転して示している）に別の型枠27
を、型枠25に重ねるようにして設定する。そして、この
型枠27内に再度封止用樹脂液28をポンティングし、最終
熱硬化処理を施す。Since the adhesive force for fixing and holding the IC chips 241, 242, ... Is reduced (45 to 50 ° C. or more) by applying heat to the dicing sheet 22, as shown in FIG. Dicing sheet 22 is IC
The chips 241, 242, ... Are easily peeled off from the mold 25. Then, another mold 27 is formed on the back side of the IC chips 241, 242, ... (Inverted in this figure).
Are set so as to overlap the formwork 25. Then, the sealing resin liquid 28 is re-ponted into the mold 27, and the final thermosetting treatment is performed.

【００２５】この様にして封止用樹脂液26および28が完
全に硬化されたならば、型枠25および27を取り外すこと
により、図１に示したようなＩＣパッケージが完成され
る。この様にして作製されたＩＣパッケージにあって
は、パッケージ外寸法が内蔵されるＩＣチップサイズに
近くされるものであり、充分に小型化される。After the encapsulating resin liquids 26 and 28 have been completely cured in this manner, the molds 25 and 27 are removed to complete the IC package as shown in FIG. In the IC package manufactured in this manner, the outside dimension of the package is close to the size of the built-in IC chip, and the size is sufficiently reduced.

【００２６】なお、このＩＣパッケージを実装基板に対
して実装するに際して、はんだ付け性を良好にするた
め、リードピンそれぞれの端面に対してはんだペースト
を印刷しておくことが望ましい。When mounting this IC package on a mounting board, it is desirable to print a solder paste on each end face of the lead pins in order to improve solderability.

【００２７】この様にしてＩＣパッケージが製造できる
ものであるため、従来の樹脂モールドによるパッケージ
と比較して、使用する材料や部材を確実に低減すること
が可能とされ、さらに工程数の低減が可能とされるもの
で、半導体チップのダイシング工程に連続して、ＩＣチ
ップサイズに充分に近似した形状でパッケージすること
ができる。したがって、量産性に富むものとすることが
容易であり、低コストのパッケージ製造が可能となっ
て、ベアチップ実装並の実装効率が得られる。Since the IC package can be manufactured in this manner, it is possible to surely reduce the materials and members to be used and further reduce the number of steps, as compared with the conventional resin-molded package. As is possible, the semiconductor chip can be packaged in a shape sufficiently close to the size of the IC chip following the dicing process of the semiconductor chip. Therefore, it is easy to achieve high mass productivity, low-cost package manufacturing becomes possible, and mounting efficiency comparable to bare chip mounting can be obtained.

【００２８】しかもこの様なパッケージは、いわゆるフ
リップチップのようなフェースダウンで実装基板に対し
て装着できる。したがって、この様にして製造されたＩ
Ｃパッケージによれば、フリップチップ型のベアチップ
実装と同様にリード長が短くなるものであるため、従来
の樹脂モールドパッケージと比較して高周波の伝送特性
が良好に保たれる。Moreover, such a package can be mounted on the mounting substrate face down like a so-called flip chip. Therefore, I produced in this way
According to the C package, the lead length is shortened similarly to the flip-chip type bare chip mounting, so that the high-frequency transmission characteristics can be kept excellent as compared with the conventional resin mold package.

【００２９】一般に、ベアチップ実装においては、ベア
チップをバーンイン試験を実行する場合にチップを傷付
けることがあり、またそのための治具が高価となるよう
な問題を有するもので、チップレベルでの品質保証が困
難である。さらに不良チップを実装した場合にリペアが
困難となることが多く、実際には基板を廃棄することに
なってコストアップの要因となっていた。Generally, in bare chip mounting, there is a problem that the chip may be damaged when a burn-in test is performed on the bare chip, and a jig therefor becomes expensive, so that quality assurance at the chip level is possible. Have difficulty. Furthermore, repairing is often difficult when a defective chip is mounted, and the substrate is actually discarded, which causes a cost increase.

【００３０】しかしながら、実施例で示したようなＩＣ
パッケージによれば、専用のＩＣソケット等を使用する
ことによりバーンイン試験が容易に実行できるようにな
るものであるため、ベアチップ実装において問題となる
ような品質保証の問題が回避することができ、取扱いも
容易となってリペア性も向上される。However, the IC as shown in the embodiment
According to the package, the burn-in test can be easily performed by using a dedicated IC socket or the like, so that it is possible to avoid the problem of quality assurance which is a problem in bare chip mounting. Also, the repairability is improved.

【００３１】図５はＩＣパッケージの第３の実施例を示
すもので、ＩＣチップ11の裏面に対して放熱板18を取り
付け、この放熱板18の面を除いて封止樹脂層15が形成さ
れるようにしている。この場合、図６で示す第４の実施
例のように、放熱板18の面にも封止樹脂層15を形成する
ようにしてもよい。FIG. 5 shows a third embodiment of the IC package, in which a heat dissipation plate 18 is attached to the back surface of the IC chip 11, and a sealing resin layer 15 is formed except the surface of the heat dissipation plate 18. I am trying to do it. In this case, the sealing resin layer 15 may be formed on the surface of the heat sink 18 as in the fourth embodiment shown in FIG.

【００３２】この様に放熱板18を一体的に組み込むよう
にすることにより、ＩＣチップ11の許容消費電力を効果
的に向上させることが可能とされる。この場合、放熱板
18を実装基板と熱伝導性の良好なリボン状の材料（Ａ
ｕ、Ｃｕ、Ａｌ等）で接続することにより、放熱特性を
さらに向上させることが望ましい。ここで、ＩＣチップ
11の裏面を電極として用いるようにした場合には、図５
で示した第３の実施例のように外部に放熱板18を露出さ
せるように構成すると効果的である。By integrally incorporating the heat dissipation plate 18 in this manner, it is possible to effectively improve the allowable power consumption of the IC chip 11. In this case, the heat sink
18 is a ribbon-shaped material (A
u, Cu, Al, etc.) to further improve the heat dissipation characteristics. Where IC chip
When the back surface of 11 is used as an electrode, as shown in FIG.
It is effective that the heat sink 18 is exposed to the outside as in the third embodiment shown in FIG.

【００３３】この様な放熱板18を備えたＩＣパッケージ
を製造するには、図４で示す製造工程において、（Ｅ）
図で示した封止用樹脂液28をポッティングする前に、Ｉ
Ｃチップ241 、242 、…それぞれの裏面に、放熱板18を
導電性エポキシやはんだペースト等で接着すればよい。In order to manufacture an IC package equipped with such a heat dissipation plate 18, in the manufacturing process shown in FIG.
Before potting the sealing resin liquid 28 shown in the figure, I
The heat dissipation plate 18 may be attached to the back surface of each of the C chips 241, 242, ... With conductive epoxy or solder paste.

【００３４】図７で示す第５の実施例にあっては、リー
ドピン131 、132 、…それぞれの径を、ＩＣチップ11の
表面に形成した電極パッド121 、122 、…それぞれの径
よりも大きく構成している。この様に構成すれば、リー
ドピン131 、132 、…自体の強度が効果的に向上される
と共に、このリードピン131 、132 、…部分における放
熱特性が向上させることができる。In the fifth embodiment shown in FIG. 7, the diameter of each of the lead pins 131, 132, ... Is larger than the diameter of each of the electrode pads 121, 122, ... Formed on the surface of the IC chip 11. are doing. With this structure, the strength of the lead pins 131, 132, ... Can be effectively improved, and the heat dissipation characteristics of the lead pins 131, 132 ,.

【００３５】この様にリードピン131 、132 、…の径を
大きくすると、隣接するリードピン相互の間隔が小さく
なり、その径の大きさに限界が生ずるが、図８で示す第
６の実施例のようにリードピン131 、132 、…それぞれ
の外周に絶縁層19が被覆されるようにすると、リードピ
ン相互の電気的な接触が確実に避けられ、リードピン13
1 、132 、…それぞれの径をさらに大きくすることが可
能とされ、これらのリードピン131 、132 、…の取扱い
が容易とされて、パッケージの取り付けがより安定化し
て行われる。As described above, when the diameters of the lead pins 131, 132, ... Are increased, the distance between the adjacent lead pins becomes smaller and the size of the diameter is limited. However, as in the sixth embodiment shown in FIG. If the outer circumference of each of the lead pins 131, 132, ... Is covered with the insulating layer 19, electrical contact between the lead pins is reliably avoided, and the lead pin 13 is prevented.
It is possible to further increase the diameter of each of the pins 1, 132, ..., The handling of these lead pins 131, 132, ... Is facilitated, and the package is attached more stably.

【００３６】この様なＩＣパッケージの製造工程におい
て、図４を用いた説明においてはリードピン13を、例え
ばワイヤボンデイングのように１本ずつ供給するように
してＩＣチップに接続したが、このリードピン13を成形
しながらＩＣチップの所定位置に供給することもでき
る。In the manufacturing process of such an IC package, the lead pins 13 were connected to the IC chip by supplying them one by one as in the case of wire bonding in the description with reference to FIG. It is also possible to supply it to a predetermined position of the IC chip while molding.

【００３７】例えば、図９で示すようにＩＣチップ上の
電極パッドの配置位置に合わせてホール311 、312 、…
を形成した押し出し成形型32を用い、ＩＣチップに形成
される電極パッド部に複数のリードピン13が一括成形し
て供給されるようにするものである。For example, as shown in FIG. 9, holes 311, 312, ... Are aligned with the positions of the electrode pads on the IC chip.
A plurality of lead pins 13 are collectively molded and supplied to the electrode pad portion formed on the IC chip by using the extrusion molding die 32 in which the above is formed.

【００３８】この押し出し成形型32は、箱型に構成され
てその底面にホール131 、132 、…が開口形成されてい
るもので、この箱型成形型32内に導電性エポキシや導電
性ボリマー等のペースト33を充填し、圧縮空気等によっ
て矢印で示すように圧力を加えて、ペースト33がホール
311 、312 、…それぞれから押し出されて、ＩＣチップ
の電極パッド上にリードピンが形成されるようにする。
この場合、成形されるリードピン13の長さは、成形型32
とＩＣチップとの間隔を調整することにより可能とさ
れ、押し出されたペーストを仮硬化させた後に、成形型
32の底板の外面に沿って切断することにより所定長に設
定される。この様なリードピンはスクリーン印刷法によ
っても形成可能である。The extrusion mold 32 is formed in a box shape and has holes 131, 132, ... Opened on the bottom surface thereof. A conductive epoxy, a conductive trimmer, or the like is formed in the box molding die 32. Fill the paste 33 and apply pressure as indicated by the arrow with compressed air etc.
The lead pins are formed on the electrode pads of the IC chip by being extruded from each of 311, 312, ....
In this case, the length of the lead pin 13 to be molded is the mold 32
This is made possible by adjusting the distance between the IC chip and the IC chip, and after the extruded paste is temporarily cured,
A predetermined length is set by cutting along the outer surface of the 32 bottom plates. Such lead pins can also be formed by screen printing.

【００３９】[0039]

【発明の効果】以上のようにこの発明に係るＩＣパッケ
ージによれば、ＩＣチップに対するパッケージサイズを
小さく構成できるものであり、したがって実装効率が向
上される。また、この様なＩＣパッケージはウエハ製造
工程に連続して簡単に且つ低コストで行われるようにな
るものであり、チップ実装工程の簡略化と共に特性上の
信頼性も容易に確保できて、信頼性に富む小型化した電
子機器が構成できる。As described above, according to the IC package of the present invention, the package size for the IC chip can be made small, so that the mounting efficiency is improved. In addition, such an IC package is to be manufactured simply and at low cost in succession to the wafer manufacturing process, and the reliability of the characteristics can be easily ensured while simplifying the chip mounting process. It is possible to configure a highly compact and compact electronic device.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明の一実施例に係るＩＣパッケージを説
明する断面図。FIG. 1 is a sectional view illustrating an IC package according to an embodiment of the present invention.

【図２】（Ａ）および（Ｂ）はそれぞれ上記実施例に使
用されるリードピンを示すもので、それぞれその平面図
および断面図を示している。FIGS. 2A and 2B show a lead pin used in the above-mentioned embodiment, respectively, and a plan view and a sectional view thereof, respectively.

【図３】この発明の第２の実施例を示す断面図。FIG. 3 is a sectional view showing a second embodiment of the present invention.

【図４】（Ａ）〜（Ｅ）は上記ＩＣパッケージの製造工
程を順次説明するための図。4A to 4E are views for sequentially explaining a manufacturing process of the IC package.

【図５】この発明の第３の実施例を説明する断面図。FIG. 5 is a sectional view for explaining the third embodiment of the present invention.

【図６】この発明の第４の実施例を説明する断面図。FIG. 6 is a sectional view illustrating a fourth embodiment of the present invention.

【図７】この発明の第５の実施例を説明する断面図。FIG. 7 is a sectional view illustrating a fifth embodiment of the present invention.

【図８】この発明の第６の実施例を説明する断面図。FIG. 8 is a sectional view illustrating a sixth embodiment of the present invention.

【図９】このＩＣパッケージの製造工程におけるリード
ピンの製造手段の他の例を説明する図。FIG. 9 is a view for explaining another example of the lead pin manufacturing means in the manufacturing process of this IC package.

【符号の説明】[Explanation of symbols]

11…ＩＣパッケージ、121 、122 、…電極パッド、13、
131 、132 、…リードピン、14…保護膜、15…封止樹脂
層、16…樹脂層、18…放熱板、19…絶縁層、21…半導体
ウエハ、22…ダイシングシート、241 、242 、…ＩＣチ
ップ、25、27…型枠、26、28…封止用樹脂液。11 ... IC package, 121, 122, ... Electrode pad, 13,
131, 132, ... Lead pins, 14 ... Protective film, 15 ... Encapsulating resin layer, 16 ... Resin layer, 18 ... Heat sink, 19 ... Insulating layer, 21 ... Semiconductor wafer, 22 ... Dicing sheet, 241, 242, ... IC Chip, 25, 27 ... Formwork, 26,28 ... Encapsulating resin liquid.

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 表面に内蔵される回路配線素子に対応し
て複数の電極パッドが形成された半導体集積回路チップ
と、 この半導体集積回路チップの前記複数の電極パッドそれ
ぞれに一端が接合して取り付けられた複数の電極リード
ピンと、 前記半導体集積回路チップの少なくとも前記電極リード
ピンの設定される面および外周部を取り囲み形成された
封止樹脂層とを具備し、 前記複数のリードピンそれぞれの先端部が前記封止樹脂
層の表面に露出して設定されるようにしたことを特徴と
するＩＣパッケージ。1. A semiconductor integrated circuit chip in which a plurality of electrode pads are formed corresponding to a circuit wiring element built in a surface, and one end of each of the plurality of electrode pads of the semiconductor integrated circuit chip is joined and attached. A plurality of electrode lead pins, and a sealing resin layer formed to surround at least the surface of the semiconductor integrated circuit chip on which the electrode lead pins are set and the outer peripheral portion, the tip of each of the plurality of lead pins is the An IC package, characterized in that it is exposed and set on the surface of a sealing resin layer. 【請求項２】 前記リードピンそれぞれの先端面は、前
記封止樹脂層の表面に露出して設定されるもので、この
露出された先端面にははんだ付けに必要な端面処理が施
されるようにした請求項１記載のＩＣパッケージ。2. The tip end surface of each of the lead pins is set to be exposed on the surface of the sealing resin layer, and the exposed tip end surface is subjected to an end surface treatment required for soldering. The IC package according to claim 1, wherein 【請求項３】 前記リードピンそれぞれは、導電性金属
材料を柱状に加工して構成され、この柱状体の外周面に
は樹脂による補強層が形成されるようにした請求項１記
載のＩＣパッケージ。3. The IC package according to claim 1, wherein each of the lead pins is formed by processing a conductive metal material into a columnar shape, and a reinforcing layer made of resin is formed on an outer peripheral surface of the columnar body. 【請求項４】 前記リードピンそれぞれは、前記半導体
集積回路チップに形成された電極パッドの面積よりも大
きい径の柱状体によって構成されるようにした請求項１
記載のＩＣパッケージ。4. The lead pins are each formed of a columnar body having a diameter larger than an area of an electrode pad formed on the semiconductor integrated circuit chip.
IC package described. 【請求項５】 前記複数のリードピンが表面に植設され
た前記半導体集積回路チップの裏面部に熱伝導性の良好
な材料で構成した放熱板を設定し、この放熱板と共に前
記封止樹脂層でパッケージされるようにした請求項１記
載のＩＣパッケージ。5. A heat dissipation plate made of a material having good thermal conductivity is set on the back surface of the semiconductor integrated circuit chip on which the plurality of lead pins are planted on the front surface, and the heat dissipation plate and the sealing resin layer are set together. The IC package according to claim 1, wherein the IC package is packaged in. 【請求項６】 集積回路製造工程の終了した半導体ウエ
ハをダイシングシートに固定した後に各集積回路チップ
単位で切断する第１の工程と、 前記各切断された複数の集積回路チップの配設された前
記ダイシングシートを引き伸ばして、各集積回路チップ
を所定間隔で分離する第２の工程と、 前記ダイシングシート上の各集積回路チップそれぞれ面
に、その各回路チップそれぞれの面に形成された電極パ
ッドにそれぞれリードピンの一端を接合して植設する第
３の工程と、 前記リードピンがそれぞれ植設された前記半導体回路チ
ップの配設された前記ダイシングシートの面上に、前記
各半導体回路チップそれぞれを枠体によって区画する第
４の工程と、 前記枠体によって区画された前記ダイシングシート上の
前記半導体回路チップをそれぞれ取り囲むように樹脂を
充填し硬化させる第５の工程とを具備し、 前記半導体回路チップそれぞれは独立的に分離されるよ
うに前記ダイシングシートから引き剥がされるようにし
たことを特徴とするＩＣパッケージの製造方法。6. A first step of fixing a semiconductor wafer on which an integrated circuit manufacturing process has been completed to a dicing sheet and then cutting the integrated wafer into individual integrated circuit chips, and a plurality of the cut integrated circuit chips are arranged. A second step of stretching the dicing sheet to separate each integrated circuit chip at a predetermined interval; and an electrode pad formed on each surface of each integrated circuit chip on the dicing sheet. A third step of joining and implanting one end of each lead pin, and a frame for each of the semiconductor circuit chips on the surface of the dicing sheet on which the semiconductor circuit chip having the lead pin is implanted. A fourth step of partitioning the semiconductor circuit chips on the dicing sheet partitioned by the frame, A fifth step of filling a resin so as to surround it and curing the resin, wherein each of the semiconductor circuit chips is peeled off from the dicing sheet so as to be independently separated. Production method. 【請求項７】 前記第５の工程の後に前記ダイシングシ
ートを引き剥がす第６の工程と、さらにこのダイシング
シートの引き剥がされた面にさらに前記半導体回路チッ
プそれぞれを区画する枠体を設定し、樹脂を充填して硬
化する第８の工程とを備え、この第８の工程で設定され
た枠体を外すことで前記半導体回路チップそれぞれが樹
脂封止体と共にそれぞれ分離されるようにした請求項６
記載のＩＣパッケージの製造方法。7. A sixth step of peeling off the dicing sheet after the fifth step, and setting a frame body for further partitioning each of the semiconductor circuit chips on the peeled surface of the dicing sheet, An eighth step of filling and curing with a resin, wherein each of the semiconductor circuit chips is separated together with the resin sealing body by removing the frame body set in the eighth step. 6
A method for manufacturing the described IC package.
JP6203525A 1994-08-29 1994-08-29 Ic package and its manufacture Pending JPH0870081A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6203525A JPH0870081A (en) 1994-08-29 1994-08-29 Ic package and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6203525A JPH0870081A (en) 1994-08-29 1994-08-29 Ic package and its manufacture

Publications (1)

Publication Number Publication Date
JPH0870081A true JPH0870081A (en) 1996-03-12

Family

ID=16475600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6203525A Pending JPH0870081A (en) 1994-08-29 1994-08-29 Ic package and its manufacture

Country Status (1)

Country Link
JP (1) JPH0870081A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144631A (en) * 1996-11-06 1998-05-29 Citizen Electron Co Ltd Semiconductor chip and its manufacture
WO2001020658A1 (en) * 1999-09-14 2001-03-22 Alpha Metals, Inc. Wafer coating method for flip chips
WO2001035461A1 (en) * 1999-11-11 2001-05-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
EP0923120A4 (en) * 1997-04-03 2001-09-12 Shinko Electric Ind Co Method for manufacturing semiconductor device
EP1152464A2 (en) * 2000-04-28 2001-11-07 Sony Corporation Chip size package semiconductor device and method of manufacturing the same
JP2002134662A (en) * 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd Chip type semiconductor device and its manufacturing method
JP2002170788A (en) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd Method of manufacturing electronic component
JP2002252249A (en) * 2001-02-15 2002-09-06 Au Optronics Corp Metal bump
US6486006B2 (en) 1997-10-02 2002-11-26 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
WO2003032387A1 (en) * 2001-10-09 2003-04-17 Koninklijke Philips Electronics N.V. Electrical or electronic component and method of producing same
WO2003015165A3 (en) * 2001-07-31 2003-07-31 Infineon Technologies Ag Electronic component with a plastic housing and method for production thereof
US6603191B2 (en) 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6653731B2 (en) 2000-02-28 2003-11-25 Nec Corporation Semiconductor device and method for fabricating same
JP2008306071A (en) * 2007-06-08 2008-12-18 Nec Corp Semiconductor device and method for manufacturing the same
WO2012133098A1 (en) * 2011-03-31 2012-10-04 日本ゼオン株式会社 Semiconductor device and manufacturing method for same
DE102010017768B4 (en) * 2009-08-06 2012-12-06 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP2014103186A (en) * 2012-11-19 2014-06-05 Sanken Electric Co Ltd Manufacturing method for semiconductor device, semiconductor device
WO2023080090A1 (en) * 2021-11-05 2023-05-11 ローム株式会社 Semiconductor package

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144631A (en) * 1996-11-06 1998-05-29 Citizen Electron Co Ltd Semiconductor chip and its manufacture
EP0923120A4 (en) * 1997-04-03 2001-09-12 Shinko Electric Ind Co Method for manufacturing semiconductor device
US6486006B2 (en) 1997-10-02 2002-11-26 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
WO2001020658A1 (en) * 1999-09-14 2001-03-22 Alpha Metals, Inc. Wafer coating method for flip chips
WO2001035461A1 (en) * 1999-11-11 2001-05-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6607970B1 (en) 1999-11-11 2003-08-19 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6653731B2 (en) 2000-02-28 2003-11-25 Nec Corporation Semiconductor device and method for fabricating same
EP1152464A2 (en) * 2000-04-28 2001-11-07 Sony Corporation Chip size package semiconductor device and method of manufacturing the same
EP1152464A3 (en) * 2000-04-28 2006-02-22 Sony Corporation Chip size package semiconductor device and method of manufacturing the same
KR100865458B1 (en) * 2000-04-28 2008-10-28 소니 가부시끼 가이샤 Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
US6603191B2 (en) 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4508396B2 (en) * 2000-10-30 2010-07-21 パナソニック株式会社 Chip-type semiconductor device and manufacturing method thereof
JP2002134662A (en) * 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd Chip type semiconductor device and its manufacturing method
JP2002170788A (en) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd Method of manufacturing electronic component
JP2002252249A (en) * 2001-02-15 2002-09-06 Au Optronics Corp Metal bump
US7276783B2 (en) 2001-07-31 2007-10-02 Infineon Technologies Ag Electronic component with a plastic package and method for production
WO2003015165A3 (en) * 2001-07-31 2003-07-31 Infineon Technologies Ag Electronic component with a plastic housing and method for production thereof
CN100397628C (en) * 2001-10-09 2008-06-25 Nxp股份有限公司 Electrical or electronic component and method of producing same
WO2003032387A1 (en) * 2001-10-09 2003-04-17 Koninklijke Philips Electronics N.V. Electrical or electronic component and method of producing same
JP2008306071A (en) * 2007-06-08 2008-12-18 Nec Corp Semiconductor device and method for manufacturing the same
US8975150B2 (en) 2007-06-08 2015-03-10 Renesas Electronics Corporation Semiconductor device manufacturing method
DE102010017768B4 (en) * 2009-08-06 2012-12-06 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8642389B2 (en) 2009-08-06 2014-02-04 Infineon Technologies Ag Method of manufacturing a semiconductor device
DE102010064495B3 (en) * 2009-08-06 2015-07-30 Infineon Technologies Ag Semiconductor device
JPWO2012133098A1 (en) * 2011-03-31 2014-07-28 日本ゼオン株式会社 Semiconductor device and manufacturing method thereof
WO2012133098A1 (en) * 2011-03-31 2012-10-04 日本ゼオン株式会社 Semiconductor device and manufacturing method for same
JP2014103186A (en) * 2012-11-19 2014-06-05 Sanken Electric Co Ltd Manufacturing method for semiconductor device, semiconductor device
WO2023080090A1 (en) * 2021-11-05 2023-05-11 ローム株式会社 Semiconductor package

Similar Documents

Publication Publication Date Title
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
JPH0870081A (en) Ic package and its manufacture
JP4757398B2 (en) Manufacturing method of semiconductor device
JP3207738B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP3526731B2 (en) Semiconductor device and manufacturing method thereof
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP2003174124A (en) Method of forming external electrode of semiconductor device
JPH08148644A (en) Resin-sealed semiconductor device
US6054772A (en) Chip sized package
JP2002110718A (en) Manufacturing method of semiconductor device
JP2000124164A (en) Manufacture of semiconductor device and mounting method thereof
JPH1050772A (en) Semiconductor device and production thereof
JP4803855B2 (en) Manufacturing method of semiconductor device
JP2000114206A (en) Manufacture of semiconductor package
US20020048851A1 (en) Process for making a semiconductor package
TWI692042B (en) Semiconductor package structure and manufacturing method thereof
JP2002270627A (en) Semiconductor device manufacturing method
JP4207696B2 (en) Manufacturing method of semiconductor package
JP2000294724A (en) Semiconductor device and its manufacture
JP2004031388A (en) Semiconductor device and its manufacturing method
JPH0547988A (en) Semiconductor device
JP4485210B2 (en) Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device
JPH06209071A (en) Resin sealed type semiconductor device and its manufacture
JP4033969B2 (en) Semiconductor package, manufacturing method thereof and wafer carrier
KR100488489B1 (en) chip size package and its manufacturing method