JPH0868824A - 電界効果トランジスタの特性測定方法 - Google Patents
電界効果トランジスタの特性測定方法Info
- Publication number
- JPH0868824A JPH0868824A JP20721994A JP20721994A JPH0868824A JP H0868824 A JPH0868824 A JP H0868824A JP 20721994 A JP20721994 A JP 20721994A JP 20721994 A JP20721994 A JP 20721994A JP H0868824 A JPH0868824 A JP H0868824A
- Authority
- JP
- Japan
- Prior art keywords
- source
- resistance
- drain
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【構成】 FETのゲートに流れる順方向電流Ig を変
化させて、順方向電流Ig に対し、ドレイン開放時のゲ
ート・ドレイン間電圧Vgdとソース・ドレイン間電圧V
ds1 とを測定し、ソース開放時のソース・ドレイン間電
圧Vds2 を測定し、ソース・ドレイン短絡時のゲート・
ソース間電圧Vgsを測定する。∂Vgd/∂Ig 対1/I
g 曲線の切片、Vds1 対Ig 曲線の傾き、Vds2 対Ig
曲線の傾き、∂Vgs/∂Ig 対1/Ig 曲線の切片か
ら、それぞれエンド抵抗R1 〜R4 を求める。ソース・
ドレイン短絡時にチャネル電流がゼロになるポイントx
0 を求める式を導出し、この式から、R4 とソース抵抗
Rs 、ドレイン抵抗Rd およびチャネル抵抗Rchとを関
連付ける式を導出する。この式およびR1 〜R3 とRs
・Rd ・Rchとを関連付ける公知の式により、Rs ・R
d ・Rchを算出する。 【効果】 R1 〜R4 からRs ・Rd ・Rchを直接算出
できる。
化させて、順方向電流Ig に対し、ドレイン開放時のゲ
ート・ドレイン間電圧Vgdとソース・ドレイン間電圧V
ds1 とを測定し、ソース開放時のソース・ドレイン間電
圧Vds2 を測定し、ソース・ドレイン短絡時のゲート・
ソース間電圧Vgsを測定する。∂Vgd/∂Ig 対1/I
g 曲線の切片、Vds1 対Ig 曲線の傾き、Vds2 対Ig
曲線の傾き、∂Vgs/∂Ig 対1/Ig 曲線の切片か
ら、それぞれエンド抵抗R1 〜R4 を求める。ソース・
ドレイン短絡時にチャネル電流がゼロになるポイントx
0 を求める式を導出し、この式から、R4 とソース抵抗
Rs 、ドレイン抵抗Rd およびチャネル抵抗Rchとを関
連付ける式を導出する。この式およびR1 〜R3 とRs
・Rd ・Rchとを関連付ける公知の式により、Rs ・R
d ・Rchを算出する。 【効果】 R1 〜R4 からRs ・Rd ・Rchを直接算出
できる。
Description
【0001】
【産業上の利用分野】本発明は、電界効果トランジスタ
のソース抵抗、ドレイン抵抗およびチャネル抵抗を算出
する電界効果トランジスタの特性測定方法に関するもの
である。
のソース抵抗、ドレイン抵抗およびチャネル抵抗を算出
する電界効果トランジスタの特性測定方法に関するもの
である。
【0002】
【従来の技術】電界効果トランジスタ(以降適宜、FE
Tと称する)の評価および回路シミュレーションを行う
上で、FETのDC直列抵抗を知っておくことが有用で
ある。FETのDC等価回路は、図5に示すように、ゲ
ート抵抗Rg とチャネル抵抗Rchにおける異なる位置と
の間にゲートショットキーダイオード11〜13が存在
する一方、ソース抵抗Rs およびドレイン抵抗Rd と直
列にチャネル抵抗Rchが存在している。このため、Rs
・Rd ・Rchを直接測定することができない。そこで、
まず、FETの各端子間に現れた抵抗(以降、エンド抵
抗と称する)測定し、そのエンド抵抗からRs ・Rd ・
Rchを抽出していた。
Tと称する)の評価および回路シミュレーションを行う
上で、FETのDC直列抵抗を知っておくことが有用で
ある。FETのDC等価回路は、図5に示すように、ゲ
ート抵抗Rg とチャネル抵抗Rchにおける異なる位置と
の間にゲートショットキーダイオード11〜13が存在
する一方、ソース抵抗Rs およびドレイン抵抗Rd と直
列にチャネル抵抗Rchが存在している。このため、Rs
・Rd ・Rchを直接測定することができない。そこで、
まず、FETの各端子間に現れた抵抗(以降、エンド抵
抗と称する)測定し、そのエンド抵抗からRs ・Rd ・
Rchを抽出していた。
【0003】具体的には、ゲートに流れる順方向電流I
g を変化させた状態で、変化していくIg に対し、ま
ず、ドレインを開放してゲート・ドレイン間電圧Vgdと
ソース・ドレイン間電圧Vds1 とを測定し、続いて、ソ
ースを開放してソース・ドレイン間電圧Vds2 を測定
し、さらに、ソース・ドレインを短絡してゲート・ソー
ス間電圧Vgsを測定する。そして、この結果得られる∂
Vgd/∂Ig 対1/Ig 曲線の切片からエンド抵抗R1
を求め、Vds1 対Ig 曲線の傾きからエンド抵抗R2 を
求め、Vds2 対Ig 曲線の傾きからエンド抵抗R3 を求
め、∂Vgs/∂Ig対1/Ig 曲線の切片からエンド抵
抗値R4 を求める。
g を変化させた状態で、変化していくIg に対し、ま
ず、ドレインを開放してゲート・ドレイン間電圧Vgdと
ソース・ドレイン間電圧Vds1 とを測定し、続いて、ソ
ースを開放してソース・ドレイン間電圧Vds2 を測定
し、さらに、ソース・ドレインを短絡してゲート・ソー
ス間電圧Vgsを測定する。そして、この結果得られる∂
Vgd/∂Ig 対1/Ig 曲線の切片からエンド抵抗R1
を求め、Vds1 対Ig 曲線の傾きからエンド抵抗R2 を
求め、Vds2 対Ig 曲線の傾きからエンド抵抗R3 を求
め、∂Vgs/∂Ig対1/Ig 曲線の切片からエンド抵
抗値R4 を求める。
【0004】また、上記のエンド抵抗R1 ・R2 ・R3
は、文献(IEEE Transection Electron Devices,19
89年11月,第36巻第11号,2386頁〜239
3頁) に記載されているように、次式により表される。
は、文献(IEEE Transection Electron Devices,19
89年11月,第36巻第11号,2386頁〜239
3頁) に記載されているように、次式により表される。
【0005】
【数1】
【0006】一方、R4 とRg ・Rs ・Rd ・Rchとの
関係は解明されておらず、未知の抵抗Rs ・Rd ・Rch
に対して二つの関係式しか与えられないので、エンド抵
抗から直接にRs ・Rd ・Rchを抽出することができな
い。このため、従来では、以下の二つの方法によりRs
・Rd ・Rchの抽出を行っている。
関係は解明されておらず、未知の抵抗Rs ・Rd ・Rch
に対して二つの関係式しか与えられないので、エンド抵
抗から直接にRs ・Rd ・Rchを抽出することができな
い。このため、従来では、以下の二つの方法によりRs
・Rd ・Rchの抽出を行っている。
【0007】第1の方法は、文献(IEEE Transection
Electron Devices,1984年10月,第31巻第10
号,1394頁〜1398頁)に開示されているよう
に、チャネル抵抗Rchのゲート・ソース間電圧Vgsの依
存性を想定し、複数のVgsでソース・ドレイン間の抵抗
を測定し、初期値を与えてフィッティングにより各抵抗
Rs ・Rd ・Rchの最適値を求めていた。フィッティン
グは、パラメータtを含む関数f(t,x) と測定結果の曲
線とができるだけ一致するようなパラメータtを定める
方法である。
Electron Devices,1984年10月,第31巻第10
号,1394頁〜1398頁)に開示されているよう
に、チャネル抵抗Rchのゲート・ソース間電圧Vgsの依
存性を想定し、複数のVgsでソース・ドレイン間の抵抗
を測定し、初期値を与えてフィッティングにより各抵抗
Rs ・Rd ・Rchの最適値を求めていた。フィッティン
グは、パラメータtを含む関数f(t,x) と測定結果の曲
線とができるだけ一致するようなパラメータtを定める
方法である。
【0008】第2の方法は、文献(IEEE Electron De
vices Letters,1986年2月,第7巻第2号,75頁
〜77頁)に開示されているように、ゲート電流集中効
果を利用して、複数のソース・ドレイン電流Idsでゲー
ト・ソース間の抵抗およびゲート・ドレイン間の抵抗を
測定し、Rs ・Rd ・Rchを求めていた。
vices Letters,1986年2月,第7巻第2号,75頁
〜77頁)に開示されているように、ゲート電流集中効
果を利用して、複数のソース・ドレイン電流Idsでゲー
ト・ソース間の抵抗およびゲート・ドレイン間の抵抗を
測定し、Rs ・Rd ・Rchを求めていた。
【0009】
【発明が解決しようとする課題】ところが、上記の第1
の方法においては、ショットキー障壁の高さΦb やピン
チオフ電圧Vp を求める必要があるので、Rs ・Rd ・
Rchの抽出が複雑になる。しかも、RchのVgs依存性を
想定してフィッティングにより最適値を求めるので、抽
出結果の信頼性はあまり高くない。また、高電子移動度
トランジスタ(HEMT)に対しては、ドナー層中の電
子輸送とチャネル層中の二次電子輸送とが存在するので
RchのVgs依存性が複雑になり、この方法を適用するこ
とができない。
の方法においては、ショットキー障壁の高さΦb やピン
チオフ電圧Vp を求める必要があるので、Rs ・Rd ・
Rchの抽出が複雑になる。しかも、RchのVgs依存性を
想定してフィッティングにより最適値を求めるので、抽
出結果の信頼性はあまり高くない。また、高電子移動度
トランジスタ(HEMT)に対しては、ドナー層中の電
子輸送とチャネル層中の二次電子輸送とが存在するので
RchのVgs依存性が複雑になり、この方法を適用するこ
とができない。
【0010】一方、上記の第2の方法においては、精度
の良い抵抗抽出を行うために、Ids・Rch>7nkT/
qが必要である。なお、この式において、nは理想因
子、kはボルツマン定数、Tは絶対温度、qは電子の電
荷量である。ここで、n=1.5、Rch=1ΩのFET
に対して、Ids>260mAが必要となり、高電流領域
の測定により、FETにダメージを与える恐れがある。
また、ドレイン電流Idsの最大値Ids(max) <260m
AのFETに対し、測定が不可能となる。
の良い抵抗抽出を行うために、Ids・Rch>7nkT/
qが必要である。なお、この式において、nは理想因
子、kはボルツマン定数、Tは絶対温度、qは電子の電
荷量である。ここで、n=1.5、Rch=1ΩのFET
に対して、Ids>260mAが必要となり、高電流領域
の測定により、FETにダメージを与える恐れがある。
また、ドレイン電流Idsの最大値Ids(max) <260m
AのFETに対し、測定が不可能となる。
【0011】本発明は、上記の事情に鑑みてなされたも
のであって、Φb とVp とを求めることやフィッティン
グを必要とせずに、低電流領域のI−V特性から直接に
各抵抗Rs ・Rd ・Rchを抽出することを目的としてい
る。
のであって、Φb とVp とを求めることやフィッティン
グを必要とせずに、低電流領域のI−V特性から直接に
各抵抗Rs ・Rd ・Rchを抽出することを目的としてい
る。
【0012】
【課題を解決するための手段】本発明の電界効果トラン
ジスタの特性測定方法は、上記の課題を解決するため
に、電界効果トランジスタのゲートに流れる順方向電流
Ig を変化させた状態で、順方向電流Ig に対してドレ
インを開放してゲート・ドレイン間電圧Vgdとソース・
ドレイン間電圧Vds1 とを測定しソースを開放してソー
ス・ドレイン間電圧Vds2 を測定し、ソース・ドレイン
を短絡してゲート・ソース間電圧Vgsを測定し、∂Vgd
/∂Ig 対1/Ig 曲線の切片からエンド抵抗R1 を求
め、Vds1対Ig 曲線の傾きからエンド抵抗R2 を求
め、Vds2 対Ig 曲線の傾きからエンド抵抗R3 を求
め、∂Vgs/∂Ig 対1/Ig 曲線の切片からエンド抵
抗R4 を求めた上で、抵抗R4 とソース抵抗Rs 、ドレ
イン抵抗Rd およびチャネル抵抗Rchとを関係付ける次
式、 R5 =(R2 +R3 )2 (R4 −R1 )/R2 ・R3 Rs =R5 −R3 Rd =R5 −R2 Rch=2(R2 +R3 −R5 ) を用いて各抵抗Rs ・Rd ・Rchを算出することを特徴
としている。
ジスタの特性測定方法は、上記の課題を解決するため
に、電界効果トランジスタのゲートに流れる順方向電流
Ig を変化させた状態で、順方向電流Ig に対してドレ
インを開放してゲート・ドレイン間電圧Vgdとソース・
ドレイン間電圧Vds1 とを測定しソースを開放してソー
ス・ドレイン間電圧Vds2 を測定し、ソース・ドレイン
を短絡してゲート・ソース間電圧Vgsを測定し、∂Vgd
/∂Ig 対1/Ig 曲線の切片からエンド抵抗R1 を求
め、Vds1対Ig 曲線の傾きからエンド抵抗R2 を求
め、Vds2 対Ig 曲線の傾きからエンド抵抗R3 を求
め、∂Vgs/∂Ig 対1/Ig 曲線の切片からエンド抵
抗R4 を求めた上で、抵抗R4 とソース抵抗Rs 、ドレ
イン抵抗Rd およびチャネル抵抗Rchとを関係付ける次
式、 R5 =(R2 +R3 )2 (R4 −R1 )/R2 ・R3 Rs =R5 −R3 Rd =R5 −R2 Rch=2(R2 +R3 −R5 ) を用いて各抵抗Rs ・Rd ・Rchを算出することを特徴
としている。
【0013】
【作用】上記の方法では、エンド抵抗R4 を各抵抗Rs
・Rd ・Rchとを関係付ける各式を用いることにより、
未知のRs ・Rd ・Rchに対し三つの関係式が与えられ
るので、Rs ・Rd ・Rchの値を求めることが可能にな
る。それゆえ、従来の二つの方法を用いる必要がなくな
り、フィッティングおよび高電流領域の測定を行わなく
てもよくなる。その結果、FETにダメージを与えず
に、精度良く簡便にRs ・Rd ・Rchを抽出することが
できる。
・Rd ・Rchとを関係付ける各式を用いることにより、
未知のRs ・Rd ・Rchに対し三つの関係式が与えられ
るので、Rs ・Rd ・Rchの値を求めることが可能にな
る。それゆえ、従来の二つの方法を用いる必要がなくな
り、フィッティングおよび高電流領域の測定を行わなく
てもよくなる。その結果、FETにダメージを与えず
に、精度良く簡便にRs ・Rd ・Rchを抽出することが
できる。
【0014】
【実施例】本発明の一実施例について図1ないし図4に
基づいて説明すれば、以下の通りである。
基づいて説明すれば、以下の通りである。
【0015】本実施例に係るFETの特性測定方法で
は、電界効果トランジスタのゲートに流れる順方向電流
Ig を変化させ、各状態において、Ig に対する以下の
各電圧を測定する。
は、電界効果トランジスタのゲートに流れる順方向電流
Ig を変化させ、各状態において、Ig に対する以下の
各電圧を測定する。
【0016】まず、ドレインを開放してゲート・ドレイ
ン間電圧Vgdとソース・ドレイン間電圧Vds1 とを測定
し、続いて、ソースを開放してソース・ドレイン間電圧
Vds 2 を測定する。さらに、ソース・ドレインを短絡し
てゲート・ソース間電圧Vgsを測定する。そして、前述
の式(1)にしたがって、∂Vgd/∂Ig 対1/Ig曲
線の切片からエンド抵抗R1 を求め、Vds1 対Ig 曲線
の傾きからエンド抵抗R2 を求め、Vds2 対Ig 曲線の
傾きからエンド抵抗R3 を求め、∂Vgs/∂Ig 対1/
Ig 曲線の切片からエンド抵抗R4 を求める。
ン間電圧Vgdとソース・ドレイン間電圧Vds1 とを測定
し、続いて、ソースを開放してソース・ドレイン間電圧
Vds 2 を測定する。さらに、ソース・ドレインを短絡し
てゲート・ソース間電圧Vgsを測定する。そして、前述
の式(1)にしたがって、∂Vgd/∂Ig 対1/Ig曲
線の切片からエンド抵抗R1 を求め、Vds1 対Ig 曲線
の傾きからエンド抵抗R2 を求め、Vds2 対Ig 曲線の
傾きからエンド抵抗R3 を求め、∂Vgs/∂Ig 対1/
Ig 曲線の切片からエンド抵抗R4 を求める。
【0017】また、ドレインを開放した状態におけるチ
ャネル電流分布を前述の文献に基づいて求めると、図
2に示すようになる。この場合のチャネル電流の境界条
件は、Ich(0)=Is 、Ich(L)=0であり、チャ
ネル1に印加されている電圧をVds’とすると、Vds’
<nKT/qのときには、次式の関係が成り立つ。
ャネル電流分布を前述の文献に基づいて求めると、図
2に示すようになる。この場合のチャネル電流の境界条
件は、Ich(0)=Is 、Ich(L)=0であり、チャ
ネル1に印加されている電圧をVds’とすると、Vds’
<nKT/qのときには、次式の関係が成り立つ。
【0018】
【数2】
【0019】ここで、Ig はゲート電流、Jg はゲート
電流密度、Wはチャネル幅、Lはチャネル長、Vgsはゲ
ート・ソース間電圧、Rg はゲート抵抗である。
電流密度、Wはチャネル幅、Lはチャネル長、Vgsはゲ
ート・ソース間電圧、Rg はゲート抵抗である。
【0020】次に、ソースを開放した状態におけるチャ
ネル電流分布を同様に求めると、図3に示すようにな
る。この場合のチャネル電流の境界条件は、Ich(0)
=0、Ich(L)=Id である。式(2)において、V
gsをゲート・ドレイン間電圧Vdgと入れ替えるととも
に、Rs をドレイン抵抗Rd と入れ替えることにより、
この場合でも式(2)の関係が成り立つ。
ネル電流分布を同様に求めると、図3に示すようにな
る。この場合のチャネル電流の境界条件は、Ich(0)
=0、Ich(L)=Id である。式(2)において、V
gsをゲート・ドレイン間電圧Vdgと入れ替えるととも
に、Rs をドレイン抵抗Rd と入れ替えることにより、
この場合でも式(2)の関係が成り立つ。
【0021】さらに、本実施例では、上記のような従来
の手法に加えて、ソース・ドレインを短絡した状態にお
けるチャネル電流分布を求めると、図4に示すようにな
る。この場合のチャネル電流の境界条件は、Ich(0)
=Is 、Ich(L)=Id であり、電流の連続性より、
チャネル中にIchがゼロになるポイントx0 が存在す
る。
の手法に加えて、ソース・ドレインを短絡した状態にお
けるチャネル電流分布を求めると、図4に示すようにな
る。この場合のチャネル電流の境界条件は、Ich(0)
=Is 、Ich(L)=Id であり、電流の連続性より、
チャネル中にIchがゼロになるポイントx0 が存在す
る。
【0022】ここで、x0 にてチャネルを第1チャネル
2と第2チャネル3とに分けると、第1チャネル2の境
界条件は、Ich(0)=Is 、Ich(x0 )=0である
ので、第1チャネル2はドレインを開放したチャネルに
相当し、そのチャネル長はx0 となる。したがって、第
1チャネル2に印加される電圧をV1 とすると、次式の
関係が成り立つ。
2と第2チャネル3とに分けると、第1チャネル2の境
界条件は、Ich(0)=Is 、Ich(x0 )=0である
ので、第1チャネル2はドレインを開放したチャネルに
相当し、そのチャネル長はx0 となる。したがって、第
1チャネル2に印加される電圧をV1 とすると、次式の
関係が成り立つ。
【0023】
【数3】
【0024】一方、第2チャネル3の境界条件は、Ich
(x0 )=0、Ich(L)=Id であるので、第2チャ
ネル3はソースを開放したチャネルに相当し、そのチャ
ネル長はL−x0 となる。したがって、第2チャネル3
に印加される電圧をV2 とすると、次式の関係が成り立
つ。
(x0 )=0、Ich(L)=Id であるので、第2チャ
ネル3はソースを開放したチャネルに相当し、そのチャ
ネル長はL−x0 となる。したがって、第2チャネル3
に印加される電圧をV2 とすると、次式の関係が成り立
つ。
【0025】
【数4】
【0026】また、図1に示すように、ソース・ドレイ
ンを短絡した状態のDC等価回路図においては、ゲート
抵抗Rg と、第1および第2チャネル2・3の境界点
(x0)との間にゲートショットキーダイオード4が存
在する一方、Rs および第1チャネル2のチャネル抵抗
(x0 /2L)RchとRd および第2チャネル3のチャ
ネル抵抗(L−x0 /2L)Rchとが並列になってい
る。したがって、次式の関係が成り立つ。
ンを短絡した状態のDC等価回路図においては、ゲート
抵抗Rg と、第1および第2チャネル2・3の境界点
(x0)との間にゲートショットキーダイオード4が存
在する一方、Rs および第1チャネル2のチャネル抵抗
(x0 /2L)RchとRd および第2チャネル3のチャ
ネル抵抗(L−x0 /2L)Rchとが並列になってい
る。したがって、次式の関係が成り立つ。
【0027】
【数5】
【0028】式(3)、(4)および(5)から、Is
/Id は、次式にて表される。
/Id は、次式にて表される。
【0029】
【数6】
【0030】さらに、式(5)および(6)により次式
が導き出され、この式を用いてx0が求められる。
が導き出され、この式を用いてx0が求められる。
【0031】
【数7】
【0032】また、ソース・ドレインを短絡した状態で
のエンド抵抗R4 は、式(7)を用いて、次式で表され
る。
のエンド抵抗R4 は、式(7)を用いて、次式で表され
る。
【0033】
【数8】
【0034】ここで、上式におけるtは、次式にて表さ
れる。
れる。
【0035】
【数9】
【0036】さらに、式(1)および(8)を用いて、
R5 =(R2 +R3)2(R4 −R1)/R2 R3 とすると、
次式が得られる。
R5 =(R2 +R3)2(R4 −R1)/R2 R3 とすると、
次式が得られる。
【0037】
【数10】
【0038】低電流域でのI−V特性から得られたエン
ド抵抗R1 〜R4 を式(9)に代入することにより、各
抵抗Rs ・Rd ・Rchが直接算出される。
ド抵抗R1 〜R4 を式(9)に代入することにより、各
抵抗Rs ・Rd ・Rchが直接算出される。
【0039】続いて、上記の方法により、AlGaAs
/InGaAsの高電子移動度トランジスタ(HEM
T)の抵抗成分抽出を行なった。このHEMTは、W=
200μm、L=0.25μmであり、かつIds(max)
〜100mAであり、文献に開示された方法と文献
に開示された方法を適用することができないので、本実
施例の方法を適用した。
/InGaAsの高電子移動度トランジスタ(HEM
T)の抵抗成分抽出を行なった。このHEMTは、W=
200μm、L=0.25μmであり、かつIds(max)
〜100mAであり、文献に開示された方法と文献
に開示された方法を適用することができないので、本実
施例の方法を適用した。
【0040】具体的には、0.1〜1mAの領域で、前
述の手順と同様にして、Ig を0.1mAのステップで
変化させ、Ig のそれぞれに対して、ドレインを開放し
た場合のVgdとVds1 とを測定し、ソースを開放した場
合のVgd2 を測定し、ソース・ドレインを短絡した場合
のVgsを測定する。これらの測定結果からエンド抵抗R
1 〜R4 を求めると、R1 =4.2Ω、R2 =2.6
Ω、R3 =2.4Ω、R4 =5.3Ωとなった。さら
に、式(9)を用いてRs =2.0Ω、Rd =1.8
Ω、Rch=1.2Ωが得られた。
述の手順と同様にして、Ig を0.1mAのステップで
変化させ、Ig のそれぞれに対して、ドレインを開放し
た場合のVgdとVds1 とを測定し、ソースを開放した場
合のVgd2 を測定し、ソース・ドレインを短絡した場合
のVgsを測定する。これらの測定結果からエンド抵抗R
1 〜R4 を求めると、R1 =4.2Ω、R2 =2.6
Ω、R3 =2.4Ω、R4 =5.3Ωとなった。さら
に、式(9)を用いてRs =2.0Ω、Rd =1.8
Ω、Rch=1.2Ωが得られた。
【0041】Rchの測定値は、ホール効果を利用して半
導体ウェハーのキャリア濃度や移動度を評価するいわゆ
るホール測定による推測値と良く一致している。また、
以上の測定で、IdsRch<2mVでVds’<nkT/q
が成り立つことから、上記のようなトランジスタについ
て本実施例の測定方法を適用することができる。しか
も、トランジスタの特性の変化も観測されなかった。
導体ウェハーのキャリア濃度や移動度を評価するいわゆ
るホール測定による推測値と良く一致している。また、
以上の測定で、IdsRch<2mVでVds’<nkT/q
が成り立つことから、上記のようなトランジスタについ
て本実施例の測定方法を適用することができる。しか
も、トランジスタの特性の変化も観測されなかった。
【0042】以上述べたように、上記の方法では、ソー
ス・ドレインを短絡したときに、チャネル電流がゼロに
なるポイントx0 を式(6)にて表すことにより、エン
ド抵抗R4 と各抵抗Rs ・Rd ・Rchとを式(8)のよ
うに関連付けることができる。そして、従来の方法で用
いられていた式(1)と上記の式(8)とによって、R
s 、Rd およびRchを求めることができる。
ス・ドレインを短絡したときに、チャネル電流がゼロに
なるポイントx0 を式(6)にて表すことにより、エン
ド抵抗R4 と各抵抗Rs ・Rd ・Rchとを式(8)のよ
うに関連付けることができる。そして、従来の方法で用
いられていた式(1)と上記の式(8)とによって、R
s 、Rd およびRchを求めることができる。
【0043】
【発明の効果】以上のように、本発明の電界効果トラン
ジスタの特性測定方法は、電界効果トランジスタのゲー
トに流れる順方向電流Ig を変化させた状態で、まず、
順方向電流Ig に対してドレインを開放してゲート・ド
レイン間電圧Vgdとソース・ドレイン間電圧Vds1 とを
測定し、続いて、ソースを開放してソース・ドレイン間
電圧Vds2 を測定し、さらに、ソース・ドレインを短絡
してゲート・ソース間電圧Vgsを測定し、∂Vgd/∂I
g 対1/Ig 曲線の切片からエンド抵抗R1 を求め、V
ds1 対Ig 曲線の傾きからエンド抵抗R2 を求め、V
ds2 対Ig 曲線の傾きからエンド抵抗R3 を求め、∂V
gs/∂Ig 対1/Ig 曲線の切片からエンド抵抗R4 を
求めた上で、抵抗R4 とソース抵抗Rs 、ドレイン抵抗
Rd およびチャネル抵抗Rchとを関係付ける次式、 R5 =(R2 +R3 )2 (R4 −R1 )/R2 ・R3 Rs =R5 −R3 Rd =R5 −R2 Rch=2(R2 +R3 −R5 ) を用いて各抵抗Rs ・Rd ・Rchを算出する手順を含ん
でいる。
ジスタの特性測定方法は、電界効果トランジスタのゲー
トに流れる順方向電流Ig を変化させた状態で、まず、
順方向電流Ig に対してドレインを開放してゲート・ド
レイン間電圧Vgdとソース・ドレイン間電圧Vds1 とを
測定し、続いて、ソースを開放してソース・ドレイン間
電圧Vds2 を測定し、さらに、ソース・ドレインを短絡
してゲート・ソース間電圧Vgsを測定し、∂Vgd/∂I
g 対1/Ig 曲線の切片からエンド抵抗R1 を求め、V
ds1 対Ig 曲線の傾きからエンド抵抗R2 を求め、V
ds2 対Ig 曲線の傾きからエンド抵抗R3 を求め、∂V
gs/∂Ig 対1/Ig 曲線の切片からエンド抵抗R4 を
求めた上で、抵抗R4 とソース抵抗Rs 、ドレイン抵抗
Rd およびチャネル抵抗Rchとを関係付ける次式、 R5 =(R2 +R3 )2 (R4 −R1 )/R2 ・R3 Rs =R5 −R3 Rd =R5 −R2 Rch=2(R2 +R3 −R5 ) を用いて各抵抗Rs ・Rd ・Rchを算出する手順を含ん
でいる。
【0044】これにより、抵抗R4 を各抵抗Rs ・Rd
・Rchとを関係付ける各式を用いるので、未知のRs ・
Rd ・Rchに対し三つの関係式が与えられ、各エンド抵
抗R1 〜R4 から直接各抵抗Rs ・Rd ・Rchの値を求
めることが可能になる。それゆえ、フィッティングおよ
び高電流領域の測定を行なう必要がなくなる。その結
果、FETにダメージを与えずに、精度良く簡便に各抵
抗Rs ・Rd ・Rchを抽出することができるという効果
を奏する。
・Rchとを関係付ける各式を用いるので、未知のRs ・
Rd ・Rchに対し三つの関係式が与えられ、各エンド抵
抗R1 〜R4 から直接各抵抗Rs ・Rd ・Rchの値を求
めることが可能になる。それゆえ、フィッティングおよ
び高電流領域の測定を行なう必要がなくなる。その結
果、FETにダメージを与えずに、精度良く簡便に各抵
抗Rs ・Rd ・Rchを抽出することができるという効果
を奏する。
【図1】本発明の一実施例に係るFETの特性測定方法
においてソース・ドレインを短絡したときのDC等価回
路を示す回路図である。
においてソース・ドレインを短絡したときのDC等価回
路を示す回路図である。
【図2】上記の特性測定方法においてドレインを開放し
た状態におけるチャネル電流分布を示す説明図である。
た状態におけるチャネル電流分布を示す説明図である。
【図3】上記の特性測定方法においてソースを開放した
状態におけるチャネル電流分布を示す説明図である。
状態におけるチャネル電流分布を示す説明図である。
【図4】上記の特性測定方法においてソース・ドレイン
を短絡した状態におけるチャネル電流分布を示す説明図
である。
を短絡した状態におけるチャネル電流分布を示す説明図
である。
【図5】FETのDC等価回路を示す回路図である。
1 チャネル 2 第1チャネル 3 第2チャネル Ig ゲート電流 Is ソース電流 Ich チャネル電流 Rg ゲート抵抗 Rs ソース抵抗 Rch チャネル抵抗 L チャネル長 x0 ポイント
Claims (1)
- 【請求項1】電界効果トランジスタのゲートに流れる順
方向電流Ig を変化させた状態で、順方向電流Ig に対
してドレインを開放してゲート・ドレイン間電圧Vgdと
ソース・ドレイン間電圧Vds1 とを測定し、ソースを開
放してソース・ドレイン間電圧Vds2 を測定し、ソース
・ドレインを短絡してゲート・ソース間電圧Vgsを測定
し、∂Vgd/∂Ig 対1/Ig 曲線の切片からエンド抵
抗R1 を求め、Vds1対Ig 曲線の傾きからエンド抵抗
R2 を求め、Vds2 対Ig 曲線の傾きからエンド抵抗R
3 を求め、∂Vgs/∂Ig 対1/Ig 曲線の切片からエ
ンド抵抗R4 を求めた上で、(R2 +R3 )2 (R4 −
R1 )/R2 ・R3 なる関係を満たす抵抗R5 を算出し
た後、R5 −R3 なる関係を満たすソース抵抗Rs と、
R5 −R2 なる関係を満たすドレイン抵抗Rd と、2
(R2 +R3 −R5 )なる関係を満たすチャネル抵抗R
chとを算出することを特徴とする電界効果トランジスタ
の特性測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06207219A JP3117878B2 (ja) | 1994-08-31 | 1994-08-31 | 電界効果トランジスタの特性測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06207219A JP3117878B2 (ja) | 1994-08-31 | 1994-08-31 | 電界効果トランジスタの特性測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0868824A true JPH0868824A (ja) | 1996-03-12 |
JP3117878B2 JP3117878B2 (ja) | 2000-12-18 |
Family
ID=16536223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06207219A Expired - Fee Related JP3117878B2 (ja) | 1994-08-31 | 1994-08-31 | 電界効果トランジスタの特性測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3117878B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6405148B1 (en) | 1998-11-04 | 2002-06-11 | Kabushiki Kaisha Toshiba | Automatic semiconductor device classification system, method for classifying semiconductor device and recording medium having program for the system |
US6965838B1 (en) | 2004-05-27 | 2005-11-15 | International Business Machines Corporation | Apparatus having in-circuit FET on-resistance characterization |
JP2012021790A (ja) * | 2010-07-12 | 2012-02-02 | Railway Technical Research Institute | レール波状摩耗検出方法、および、レール波状摩耗検出システム |
-
1994
- 1994-08-31 JP JP06207219A patent/JP3117878B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6405148B1 (en) | 1998-11-04 | 2002-06-11 | Kabushiki Kaisha Toshiba | Automatic semiconductor device classification system, method for classifying semiconductor device and recording medium having program for the system |
US6965838B1 (en) | 2004-05-27 | 2005-11-15 | International Business Machines Corporation | Apparatus having in-circuit FET on-resistance characterization |
JP2012021790A (ja) * | 2010-07-12 | 2012-02-02 | Railway Technical Research Institute | レール波状摩耗検出方法、および、レール波状摩耗検出システム |
Also Published As
Publication number | Publication date |
---|---|
JP3117878B2 (ja) | 2000-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Gray et al. | Analysis and design of analog integrated circuits | |
Shur et al. | Unified MOSFET model | |
Ortiz-Conde et al. | A review of DC extraction methods for MOSFET series resistance and mobility degradation model parameters | |
US7388387B2 (en) | Method and apparatus for measurement of electrical resistance | |
WO2008113239A1 (fr) | Circuit etr dispositif de vérification de courant | |
CN111368490B (zh) | 横向双扩散晶体管的电路***及其建模方法 | |
JP3805678B2 (ja) | 電圧−電流変換器 | |
Canali et al. | Impact ionization phenomena in AlGaAs/GaAs HEMTS | |
JPH0868824A (ja) | 電界効果トランジスタの特性測定方法 | |
Root et al. | Thermal resistance formulation and analysis of III-V FETs based on DC electrical data | |
Peng et al. | An improved method to determine MOSFET channel length | |
JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
CN205080180U (zh) | 电流感测装置 | |
Blaum et al. | A simple physical extraction method for R/sub D/-R/sub S/of asymmetric MOSFETs | |
Blawid et al. | Self-Consistent Extraction of Mobility and Series Resistance: A Hierarchy of Models for Benchmarking Organic Thin-Film Transistors | |
JP3139418B2 (ja) | Fetの寄生抵抗の算出方法 | |
JP2976930B2 (ja) | 電界効果トランジスタの寄生ソース抵抗評価方法 | |
Vanhoucke et al. | Simultaneous extraction of the base and thermal resistances of bipolar transistors | |
JPH0836020A (ja) | Mosfetの特性評価方法及び特性評価装置 | |
JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
JPH06252395A (ja) | 閾値電圧導出方法 | |
JP2976927B2 (ja) | Fetの寄生抵抗の評価方法 | |
US6800496B1 (en) | Characterization methodology for the thin gate oxide device | |
Yang et al. | A New Method to Extract Mobility Degradation and Parasitic Series Resistance of Nano-scaled MOSFETs | |
Chi et al. | Errors in threshold-voltage measurements of MOS transistors for dopant-profile determinations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |