JPH0868824A - 電界効果トランジスタの特性測定方法 - Google Patents
電界効果トランジスタの特性測定方法Info
- Publication number
- JPH0868824A JPH0868824A JP20721994A JP20721994A JPH0868824A JP H0868824 A JPH0868824 A JP H0868824A JP 20721994 A JP20721994 A JP 20721994A JP 20721994 A JP20721994 A JP 20721994A JP H0868824 A JPH0868824 A JP H0868824A
- Authority
- JP
- Japan
- Prior art keywords
- source
- resistance
- drain
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【構成】 ＦＥＴのゲートに流れる順方向電流Ｉg を変
化させて、順方向電流Ｉg に対し、ドレイン開放時のゲ
ート・ドレイン間電圧Ｖgdとソース・ドレイン間電圧Ｖ
ds1 とを測定し、ソース開放時のソース・ドレイン間電
圧Ｖds2 を測定し、ソース・ドレイン短絡時のゲート・
ソース間電圧Ｖgsを測定する。∂Ｖgd／∂Ｉg 対１／Ｉ
g 曲線の切片、Ｖds1 対Ｉg 曲線の傾き、Ｖds2 対Ｉg
曲線の傾き、∂Ｖgs／∂Ｉg 対１／Ｉg 曲線の切片か
ら、それぞれエンド抵抗Ｒ1 〜Ｒ4 を求める。ソース・
ドレイン短絡時にチャネル電流がゼロになるポイントｘ
0 を求める式を導出し、この式から、Ｒ4 とソース抵抗
Ｒs 、ドレイン抵抗Ｒd およびチャネル抵抗Ｒchとを関
連付ける式を導出する。この式およびＲ1 〜Ｒ3 とＲs
・Ｒd ・Ｒchとを関連付ける公知の式により、Ｒs ・Ｒ
d ・Ｒchを算出する。 【効果】 Ｒ1 〜Ｒ4 からＲs ・Ｒd ・Ｒchを直接算出
できる。
化させて、順方向電流Ｉg に対し、ドレイン開放時のゲ
ート・ドレイン間電圧Ｖgdとソース・ドレイン間電圧Ｖ
ds1 とを測定し、ソース開放時のソース・ドレイン間電
圧Ｖds2 を測定し、ソース・ドレイン短絡時のゲート・
ソース間電圧Ｖgsを測定する。∂Ｖgd／∂Ｉg 対１／Ｉ
g 曲線の切片、Ｖds1 対Ｉg 曲線の傾き、Ｖds2 対Ｉg
曲線の傾き、∂Ｖgs／∂Ｉg 対１／Ｉg 曲線の切片か
ら、それぞれエンド抵抗Ｒ1 〜Ｒ4 を求める。ソース・
ドレイン短絡時にチャネル電流がゼロになるポイントｘ
0 を求める式を導出し、この式から、Ｒ4 とソース抵抗
Ｒs 、ドレイン抵抗Ｒd およびチャネル抵抗Ｒchとを関
連付ける式を導出する。この式およびＲ1 〜Ｒ3 とＲs
・Ｒd ・Ｒchとを関連付ける公知の式により、Ｒs ・Ｒ
d ・Ｒchを算出する。 【効果】 Ｒ1 〜Ｒ4 からＲs ・Ｒd ・Ｒchを直接算出
できる。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
のソース抵抗、ドレイン抵抗およびチャネル抵抗を算出
する電界効果トランジスタの特性測定方法に関するもの
である。
のソース抵抗、ドレイン抵抗およびチャネル抵抗を算出
する電界効果トランジスタの特性測定方法に関するもの
である。
【０００２】
【従来の技術】電界効果トランジスタ（以降適宜、ＦＥ
Ｔと称する）の評価および回路シミュレーションを行う
上で、ＦＥＴのＤＣ直列抵抗を知っておくことが有用で
ある。ＦＥＴのＤＣ等価回路は、図５に示すように、ゲ
ート抵抗Ｒg とチャネル抵抗Ｒchにおける異なる位置と
の間にゲートショットキーダイオード１１〜１３が存在
する一方、ソース抵抗Ｒs およびドレイン抵抗Ｒd と直
列にチャネル抵抗Ｒchが存在している。このため、Ｒs
・Ｒd ・Ｒchを直接測定することができない。そこで、
まず、ＦＥＴの各端子間に現れた抵抗（以降、エンド抵
抗と称する）測定し、そのエンド抵抗からＲs ・Ｒd ・
Ｒchを抽出していた。
Ｔと称する）の評価および回路シミュレーションを行う
上で、ＦＥＴのＤＣ直列抵抗を知っておくことが有用で
ある。ＦＥＴのＤＣ等価回路は、図５に示すように、ゲ
ート抵抗Ｒg とチャネル抵抗Ｒchにおける異なる位置と
の間にゲートショットキーダイオード１１〜１３が存在
する一方、ソース抵抗Ｒs およびドレイン抵抗Ｒd と直
列にチャネル抵抗Ｒchが存在している。このため、Ｒs
・Ｒd ・Ｒchを直接測定することができない。そこで、
まず、ＦＥＴの各端子間に現れた抵抗（以降、エンド抵
抗と称する）測定し、そのエンド抵抗からＲs ・Ｒd ・
Ｒchを抽出していた。
【０００３】具体的には、ゲートに流れる順方向電流Ｉ
g を変化させた状態で、変化していくＩg に対し、ま
ず、ドレインを開放してゲート・ドレイン間電圧Ｖgdと
ソース・ドレイン間電圧Ｖds1 とを測定し、続いて、ソ
ースを開放してソース・ドレイン間電圧Ｖds2 を測定
し、さらに、ソース・ドレインを短絡してゲート・ソー
ス間電圧Ｖgsを測定する。そして、この結果得られる∂
Ｖgd／∂Ｉg 対１／Ｉg 曲線の切片からエンド抵抗Ｒ1
を求め、Ｖds1 対Ｉg 曲線の傾きからエンド抵抗Ｒ2 を
求め、Ｖds2 対Ｉg 曲線の傾きからエンド抵抗Ｒ3 を求
め、∂Ｖgs／∂Ｉg対１／Ｉg 曲線の切片からエンド抵
抗値Ｒ4 を求める。
g を変化させた状態で、変化していくＩg に対し、ま
ず、ドレインを開放してゲート・ドレイン間電圧Ｖgdと
ソース・ドレイン間電圧Ｖds1 とを測定し、続いて、ソ
ースを開放してソース・ドレイン間電圧Ｖds2 を測定
し、さらに、ソース・ドレインを短絡してゲート・ソー
ス間電圧Ｖgsを測定する。そして、この結果得られる∂
Ｖgd／∂Ｉg 対１／Ｉg 曲線の切片からエンド抵抗Ｒ1
を求め、Ｖds1 対Ｉg 曲線の傾きからエンド抵抗Ｒ2 を
求め、Ｖds2 対Ｉg 曲線の傾きからエンド抵抗Ｒ3 を求
め、∂Ｖgs／∂Ｉg対１／Ｉg 曲線の切片からエンド抵
抗値Ｒ4 を求める。
【０００４】また、上記のエンド抵抗Ｒ1 ・Ｒ2 ・Ｒ3
は、文献（IEEE Transection Electron Devices,１９
８９年１１月，第３６巻第１１号，２３８６頁〜２３９
３頁) に記載されているように、次式により表される。
は、文献（IEEE Transection Electron Devices,１９
８９年１１月，第３６巻第１１号，２３８６頁〜２３９
３頁) に記載されているように、次式により表される。
【０００５】
【数１】
【０００６】一方、Ｒ4 とＲg ・Ｒs ・Ｒd ・Ｒchとの
関係は解明されておらず、未知の抵抗Ｒs ・Ｒd ・Ｒch
に対して二つの関係式しか与えられないので、エンド抵
抗から直接にＲs ・Ｒd ・Ｒchを抽出することができな
い。このため、従来では、以下の二つの方法によりＲs
・Ｒd ・Ｒchの抽出を行っている。
関係は解明されておらず、未知の抵抗Ｒs ・Ｒd ・Ｒch
に対して二つの関係式しか与えられないので、エンド抵
抗から直接にＲs ・Ｒd ・Ｒchを抽出することができな
い。このため、従来では、以下の二つの方法によりＲs
・Ｒd ・Ｒchの抽出を行っている。
【０００７】第１の方法は、文献（IEEE Transection
Electron Devices,１９８４年１０月，第３１巻第１０
号，１３９４頁〜１３９８頁）に開示されているよう
に、チャネル抵抗Ｒchのゲート・ソース間電圧Ｖgsの依
存性を想定し、複数のＶgsでソース・ドレイン間の抵抗
を測定し、初期値を与えてフィッティングにより各抵抗
Ｒs ・Ｒd ・Ｒchの最適値を求めていた。フィッティン
グは、パラメータｔを含む関数ｆ(t,x) と測定結果の曲
線とができるだけ一致するようなパラメータｔを定める
方法である。
Electron Devices,１９８４年１０月，第３１巻第１０
号，１３９４頁〜１３９８頁）に開示されているよう
に、チャネル抵抗Ｒchのゲート・ソース間電圧Ｖgsの依
存性を想定し、複数のＶgsでソース・ドレイン間の抵抗
を測定し、初期値を与えてフィッティングにより各抵抗
Ｒs ・Ｒd ・Ｒchの最適値を求めていた。フィッティン
グは、パラメータｔを含む関数ｆ(t,x) と測定結果の曲
線とができるだけ一致するようなパラメータｔを定める
方法である。
【０００８】第２の方法は、文献（IEEE Electron De
vices Letters,１９８６年２月，第７巻第２号，７５頁
〜７７頁）に開示されているように、ゲート電流集中効
果を利用して、複数のソース・ドレイン電流Ｉdsでゲー
ト・ソース間の抵抗およびゲート・ドレイン間の抵抗を
測定し、Ｒs ・Ｒd ・Ｒchを求めていた。
vices Letters,１９８６年２月，第７巻第２号，７５頁
〜７７頁）に開示されているように、ゲート電流集中効
果を利用して、複数のソース・ドレイン電流Ｉdsでゲー
ト・ソース間の抵抗およびゲート・ドレイン間の抵抗を
測定し、Ｒs ・Ｒd ・Ｒchを求めていた。
【０００９】
【発明が解決しようとする課題】ところが、上記の第１
の方法においては、ショットキー障壁の高さΦb やピン
チオフ電圧Ｖp を求める必要があるので、Ｒs ・Ｒd ・
Ｒchの抽出が複雑になる。しかも、ＲchのＶgs依存性を
想定してフィッティングにより最適値を求めるので、抽
出結果の信頼性はあまり高くない。また、高電子移動度
トランジスタ（ＨＥＭＴ）に対しては、ドナー層中の電
子輸送とチャネル層中の二次電子輸送とが存在するので
ＲchのＶgs依存性が複雑になり、この方法を適用するこ
とができない。
の方法においては、ショットキー障壁の高さΦb やピン
チオフ電圧Ｖp を求める必要があるので、Ｒs ・Ｒd ・
Ｒchの抽出が複雑になる。しかも、ＲchのＶgs依存性を
想定してフィッティングにより最適値を求めるので、抽
出結果の信頼性はあまり高くない。また、高電子移動度
トランジスタ（ＨＥＭＴ）に対しては、ドナー層中の電
子輸送とチャネル層中の二次電子輸送とが存在するので
ＲchのＶgs依存性が複雑になり、この方法を適用するこ
とができない。
【００１０】一方、上記の第２の方法においては、精度
の良い抵抗抽出を行うために、Ｉds・Ｒch＞７ｎｋＴ／
ｑが必要である。なお、この式において、ｎは理想因
子、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電
荷量である。ここで、ｎ＝１．５、Ｒch＝１ΩのＦＥＴ
に対して、Ｉds＞２６０ｍＡが必要となり、高電流領域
の測定により、ＦＥＴにダメージを与える恐れがある。
また、ドレイン電流Ｉdsの最大値Ｉds(max) ＜２６０ｍ
ＡのＦＥＴに対し、測定が不可能となる。
の良い抵抗抽出を行うために、Ｉds・Ｒch＞７ｎｋＴ／
ｑが必要である。なお、この式において、ｎは理想因
子、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電
荷量である。ここで、ｎ＝１．５、Ｒch＝１ΩのＦＥＴ
に対して、Ｉds＞２６０ｍＡが必要となり、高電流領域
の測定により、ＦＥＴにダメージを与える恐れがある。
また、ドレイン電流Ｉdsの最大値Ｉds(max) ＜２６０ｍ
ＡのＦＥＴに対し、測定が不可能となる。
【００１１】本発明は、上記の事情に鑑みてなされたも
のであって、Φb とＶp とを求めることやフィッティン
グを必要とせずに、低電流領域のＩ−Ｖ特性から直接に
各抵抗Ｒs ・Ｒd ・Ｒchを抽出することを目的としてい
る。
のであって、Φb とＶp とを求めることやフィッティン
グを必要とせずに、低電流領域のＩ−Ｖ特性から直接に
各抵抗Ｒs ・Ｒd ・Ｒchを抽出することを目的としてい
る。
【００１２】
【課題を解決するための手段】本発明の電界効果トラン
ジスタの特性測定方法は、上記の課題を解決するため
に、電界効果トランジスタのゲートに流れる順方向電流
Ｉg を変化させた状態で、順方向電流Ｉg に対してドレ
インを開放してゲート・ドレイン間電圧Ｖgdとソース・
ドレイン間電圧Ｖds1 とを測定しソースを開放してソー
ス・ドレイン間電圧Ｖds2 を測定し、ソース・ドレイン
を短絡してゲート・ソース間電圧Ｖgsを測定し、∂Ｖgd
／∂Ｉg 対１／Ｉg 曲線の切片からエンド抵抗Ｒ1 を求
め、Ｖds1対Ｉg 曲線の傾きからエンド抵抗Ｒ2 を求
め、Ｖds2 対Ｉg 曲線の傾きからエンド抵抗Ｒ3 を求
め、∂Ｖgs／∂Ｉg 対１／Ｉg 曲線の切片からエンド抵
抗Ｒ4 を求めた上で、抵抗Ｒ4 とソース抵抗Ｒs 、ドレ
イン抵抗Ｒd およびチャネル抵抗Ｒchとを関係付ける次
式、 Ｒ5 ＝（Ｒ2 ＋Ｒ3 ）2 （Ｒ4 −Ｒ1 ）／Ｒ2 ・Ｒ3 Ｒs ＝Ｒ5 −Ｒ3 Ｒd ＝Ｒ5 −Ｒ2 Ｒch＝２（Ｒ2 ＋Ｒ3 −Ｒ5 ） を用いて各抵抗Ｒs ・Ｒd ・Ｒchを算出することを特徴
としている。
ジスタの特性測定方法は、上記の課題を解決するため
に、電界効果トランジスタのゲートに流れる順方向電流
Ｉg を変化させた状態で、順方向電流Ｉg に対してドレ
インを開放してゲート・ドレイン間電圧Ｖgdとソース・
ドレイン間電圧Ｖds1 とを測定しソースを開放してソー
ス・ドレイン間電圧Ｖds2 を測定し、ソース・ドレイン
を短絡してゲート・ソース間電圧Ｖgsを測定し、∂Ｖgd
／∂Ｉg 対１／Ｉg 曲線の切片からエンド抵抗Ｒ1 を求
め、Ｖds1対Ｉg 曲線の傾きからエンド抵抗Ｒ2 を求
め、Ｖds2 対Ｉg 曲線の傾きからエンド抵抗Ｒ3 を求
め、∂Ｖgs／∂Ｉg 対１／Ｉg 曲線の切片からエンド抵
抗Ｒ4 を求めた上で、抵抗Ｒ4 とソース抵抗Ｒs 、ドレ
イン抵抗Ｒd およびチャネル抵抗Ｒchとを関係付ける次
式、 Ｒ5 ＝（Ｒ2 ＋Ｒ3 ）2 （Ｒ4 −Ｒ1 ）／Ｒ2 ・Ｒ3 Ｒs ＝Ｒ5 −Ｒ3 Ｒd ＝Ｒ5 −Ｒ2 Ｒch＝２（Ｒ2 ＋Ｒ3 −Ｒ5 ） を用いて各抵抗Ｒs ・Ｒd ・Ｒchを算出することを特徴
としている。
【００１３】
【作用】上記の方法では、エンド抵抗Ｒ4 を各抵抗Ｒs
・Ｒd ・Ｒchとを関係付ける各式を用いることにより、
未知のＲs ・Ｒd ・Ｒchに対し三つの関係式が与えられ
るので、Ｒs ・Ｒd ・Ｒchの値を求めることが可能にな
る。それゆえ、従来の二つの方法を用いる必要がなくな
り、フィッティングおよび高電流領域の測定を行わなく
てもよくなる。その結果、ＦＥＴにダメージを与えず
に、精度良く簡便にＲs ・Ｒd ・Ｒchを抽出することが
できる。
・Ｒd ・Ｒchとを関係付ける各式を用いることにより、
未知のＲs ・Ｒd ・Ｒchに対し三つの関係式が与えられ
るので、Ｒs ・Ｒd ・Ｒchの値を求めることが可能にな
る。それゆえ、従来の二つの方法を用いる必要がなくな
り、フィッティングおよび高電流領域の測定を行わなく
てもよくなる。その結果、ＦＥＴにダメージを与えず
に、精度良く簡便にＲs ・Ｒd ・Ｒchを抽出することが
できる。
【００１４】
【実施例】本発明の一実施例について図１ないし図４に
基づいて説明すれば、以下の通りである。
基づいて説明すれば、以下の通りである。
【００１５】本実施例に係るＦＥＴの特性測定方法で
は、電界効果トランジスタのゲートに流れる順方向電流
Ｉg を変化させ、各状態において、Ｉg に対する以下の
各電圧を測定する。
は、電界効果トランジスタのゲートに流れる順方向電流
Ｉg を変化させ、各状態において、Ｉg に対する以下の
各電圧を測定する。
【００１６】まず、ドレインを開放してゲート・ドレイ
ン間電圧Ｖgdとソース・ドレイン間電圧Ｖds1 とを測定
し、続いて、ソースを開放してソース・ドレイン間電圧
Ｖds 2 を測定する。さらに、ソース・ドレインを短絡し
てゲート・ソース間電圧Ｖgsを測定する。そして、前述
の式（１）にしたがって、∂Ｖgd／∂Ｉg 対１／Ｉg曲
線の切片からエンド抵抗Ｒ1 を求め、Ｖds1 対Ｉg 曲線
の傾きからエンド抵抗Ｒ2 を求め、Ｖds2 対Ｉg 曲線の
傾きからエンド抵抗Ｒ3 を求め、∂Ｖgs／∂Ｉg 対１／
Ｉg 曲線の切片からエンド抵抗Ｒ4 を求める。
ン間電圧Ｖgdとソース・ドレイン間電圧Ｖds1 とを測定
し、続いて、ソースを開放してソース・ドレイン間電圧
Ｖds 2 を測定する。さらに、ソース・ドレインを短絡し
てゲート・ソース間電圧Ｖgsを測定する。そして、前述
の式（１）にしたがって、∂Ｖgd／∂Ｉg 対１／Ｉg曲
線の切片からエンド抵抗Ｒ1 を求め、Ｖds1 対Ｉg 曲線
の傾きからエンド抵抗Ｒ2 を求め、Ｖds2 対Ｉg 曲線の
傾きからエンド抵抗Ｒ3 を求め、∂Ｖgs／∂Ｉg 対１／
Ｉg 曲線の切片からエンド抵抗Ｒ4 を求める。
【００１７】また、ドレインを開放した状態におけるチ
ャネル電流分布を前述の文献に基づいて求めると、図
２に示すようになる。この場合のチャネル電流の境界条
件は、Ｉch（０）＝Ｉs 、Ｉch（Ｌ）＝０であり、チャ
ネル１に印加されている電圧をＶds’とすると、Ｖds’
＜ｎＫＴ／ｑのときには、次式の関係が成り立つ。
ャネル電流分布を前述の文献に基づいて求めると、図
２に示すようになる。この場合のチャネル電流の境界条
件は、Ｉch（０）＝Ｉs 、Ｉch（Ｌ）＝０であり、チャ
ネル１に印加されている電圧をＶds’とすると、Ｖds’
＜ｎＫＴ／ｑのときには、次式の関係が成り立つ。
【００１８】
【数２】
【００１９】ここで、Ｉg はゲート電流、Ｊg はゲート
電流密度、Ｗはチャネル幅、Ｌはチャネル長、Ｖgsはゲ
ート・ソース間電圧、Ｒg はゲート抵抗である。
電流密度、Ｗはチャネル幅、Ｌはチャネル長、Ｖgsはゲ
ート・ソース間電圧、Ｒg はゲート抵抗である。
【００２０】次に、ソースを開放した状態におけるチャ
ネル電流分布を同様に求めると、図３に示すようにな
る。この場合のチャネル電流の境界条件は、Ｉch（０）
＝０、Ｉch（Ｌ）＝Ｉd である。式（２）において、Ｖ
gsをゲート・ドレイン間電圧Ｖdgと入れ替えるととも
に、Ｒs をドレイン抵抗Ｒd と入れ替えることにより、
この場合でも式（２）の関係が成り立つ。
ネル電流分布を同様に求めると、図３に示すようにな
る。この場合のチャネル電流の境界条件は、Ｉch（０）
＝０、Ｉch（Ｌ）＝Ｉd である。式（２）において、Ｖ
gsをゲート・ドレイン間電圧Ｖdgと入れ替えるととも
に、Ｒs をドレイン抵抗Ｒd と入れ替えることにより、
この場合でも式（２）の関係が成り立つ。
【００２１】さらに、本実施例では、上記のような従来
の手法に加えて、ソース・ドレインを短絡した状態にお
けるチャネル電流分布を求めると、図４に示すようにな
る。この場合のチャネル電流の境界条件は、Ｉch（０）
＝Ｉs 、Ｉch（Ｌ）＝Ｉd であり、電流の連続性より、
チャネル中にＩchがゼロになるポイントｘ0 が存在す
る。
の手法に加えて、ソース・ドレインを短絡した状態にお
けるチャネル電流分布を求めると、図４に示すようにな
る。この場合のチャネル電流の境界条件は、Ｉch（０）
＝Ｉs 、Ｉch（Ｌ）＝Ｉd であり、電流の連続性より、
チャネル中にＩchがゼロになるポイントｘ0 が存在す
る。
【００２２】ここで、ｘ0 にてチャネルを第１チャネル
２と第２チャネル３とに分けると、第１チャネル２の境
界条件は、Ｉch（０）＝Ｉs 、Ｉch（ｘ0 ）＝０である
ので、第１チャネル２はドレインを開放したチャネルに
相当し、そのチャネル長はｘ0 となる。したがって、第
１チャネル２に印加される電圧をＶ1 とすると、次式の
関係が成り立つ。
２と第２チャネル３とに分けると、第１チャネル２の境
界条件は、Ｉch（０）＝Ｉs 、Ｉch（ｘ0 ）＝０である
ので、第１チャネル２はドレインを開放したチャネルに
相当し、そのチャネル長はｘ0 となる。したがって、第
１チャネル２に印加される電圧をＶ1 とすると、次式の
関係が成り立つ。
【００２３】
【数３】
【００２４】一方、第２チャネル３の境界条件は、Ｉch
（ｘ0 ）＝０、Ｉch（Ｌ）＝Ｉd であるので、第２チャ
ネル３はソースを開放したチャネルに相当し、そのチャ
ネル長はＬ−ｘ0 となる。したがって、第２チャネル３
に印加される電圧をＶ2 とすると、次式の関係が成り立
つ。
（ｘ0 ）＝０、Ｉch（Ｌ）＝Ｉd であるので、第２チャ
ネル３はソースを開放したチャネルに相当し、そのチャ
ネル長はＬ−ｘ0 となる。したがって、第２チャネル３
に印加される電圧をＶ2 とすると、次式の関係が成り立
つ。
【００２５】
【数４】
【００２６】また、図１に示すように、ソース・ドレイ
ンを短絡した状態のＤＣ等価回路図においては、ゲート
抵抗Ｒg と、第１および第２チャネル２・３の境界点
（ｘ0）との間にゲートショットキーダイオード４が存
在する一方、Ｒs および第１チャネル２のチャネル抵抗
（ｘ0 ／２Ｌ）ＲchとＲd および第２チャネル３のチャ
ネル抵抗（Ｌ−ｘ0 ／２Ｌ）Ｒchとが並列になってい
る。したがって、次式の関係が成り立つ。
ンを短絡した状態のＤＣ等価回路図においては、ゲート
抵抗Ｒg と、第１および第２チャネル２・３の境界点
（ｘ0）との間にゲートショットキーダイオード４が存
在する一方、Ｒs および第１チャネル２のチャネル抵抗
（ｘ0 ／２Ｌ）ＲchとＲd および第２チャネル３のチャ
ネル抵抗（Ｌ−ｘ0 ／２Ｌ）Ｒchとが並列になってい
る。したがって、次式の関係が成り立つ。
【００２７】
【数５】
【００２８】式（３）、（４）および（５）から、Ｉs
／Ｉd は、次式にて表される。
／Ｉd は、次式にて表される。
【００２９】
【数６】
【００３０】さらに、式（５）および（６）により次式
が導き出され、この式を用いてｘ0が求められる。
が導き出され、この式を用いてｘ0が求められる。
【００３１】
【数７】
【００３２】また、ソース・ドレインを短絡した状態で
のエンド抵抗Ｒ4 は、式（７）を用いて、次式で表され
る。
のエンド抵抗Ｒ4 は、式（７）を用いて、次式で表され
る。
【００３３】
【数８】
【００３４】ここで、上式におけるｔは、次式にて表さ
れる。
れる。
【００３５】
【数９】
【００３６】さらに、式（１）および（８）を用いて、
Ｒ5 ＝（Ｒ2 ＋Ｒ3)2(Ｒ4 −Ｒ1)／Ｒ2 Ｒ3 とすると、
次式が得られる。
Ｒ5 ＝（Ｒ2 ＋Ｒ3)2(Ｒ4 −Ｒ1)／Ｒ2 Ｒ3 とすると、
次式が得られる。
【００３７】
【数１０】
【００３８】低電流域でのＩ−Ｖ特性から得られたエン
ド抵抗Ｒ1 〜Ｒ4 を式（９）に代入することにより、各
抵抗Ｒs ・Ｒd ・Ｒchが直接算出される。
ド抵抗Ｒ1 〜Ｒ4 を式（９）に代入することにより、各
抵抗Ｒs ・Ｒd ・Ｒchが直接算出される。
【００３９】続いて、上記の方法により、ＡｌＧａＡｓ
／ＩｎＧａＡｓの高電子移動度トランジスタ（ＨＥＭ
Ｔ）の抵抗成分抽出を行なった。このＨＥＭＴは、Ｗ＝
２００μｍ、Ｌ＝０．２５μｍであり、かつＩds(max)
〜１００ｍＡであり、文献に開示された方法と文献
に開示された方法を適用することができないので、本実
施例の方法を適用した。
／ＩｎＧａＡｓの高電子移動度トランジスタ（ＨＥＭ
Ｔ）の抵抗成分抽出を行なった。このＨＥＭＴは、Ｗ＝
２００μｍ、Ｌ＝０．２５μｍであり、かつＩds(max)
〜１００ｍＡであり、文献に開示された方法と文献
に開示された方法を適用することができないので、本実
施例の方法を適用した。
【００４０】具体的には、０．１〜１ｍＡの領域で、前
述の手順と同様にして、Ｉg を０．１ｍＡのステップで
変化させ、Ｉg のそれぞれに対して、ドレインを開放し
た場合のＶgdとＶds1 とを測定し、ソースを開放した場
合のＶgd2 を測定し、ソース・ドレインを短絡した場合
のＶgsを測定する。これらの測定結果からエンド抵抗Ｒ
1 〜Ｒ4 を求めると、Ｒ1 ＝４．２Ω、Ｒ2 ＝２．６
Ω、Ｒ3 ＝２．４Ω、Ｒ4 ＝５．３Ωとなった。さら
に、式（９）を用いてＲs ＝２．０Ω、Ｒd ＝１．８
Ω、Ｒch＝１．２Ωが得られた。
述の手順と同様にして、Ｉg を０．１ｍＡのステップで
変化させ、Ｉg のそれぞれに対して、ドレインを開放し
た場合のＶgdとＶds1 とを測定し、ソースを開放した場
合のＶgd2 を測定し、ソース・ドレインを短絡した場合
のＶgsを測定する。これらの測定結果からエンド抵抗Ｒ
1 〜Ｒ4 を求めると、Ｒ1 ＝４．２Ω、Ｒ2 ＝２．６
Ω、Ｒ3 ＝２．４Ω、Ｒ4 ＝５．３Ωとなった。さら
に、式（９）を用いてＲs ＝２．０Ω、Ｒd ＝１．８
Ω、Ｒch＝１．２Ωが得られた。
【００４１】Ｒchの測定値は、ホール効果を利用して半
導体ウェハーのキャリア濃度や移動度を評価するいわゆ
るホール測定による推測値と良く一致している。また、
以上の測定で、ＩdsＲch＜２ｍＶでＶds’＜ｎｋＴ／ｑ
が成り立つことから、上記のようなトランジスタについ
て本実施例の測定方法を適用することができる。しか
も、トランジスタの特性の変化も観測されなかった。
導体ウェハーのキャリア濃度や移動度を評価するいわゆ
るホール測定による推測値と良く一致している。また、
以上の測定で、ＩdsＲch＜２ｍＶでＶds’＜ｎｋＴ／ｑ
が成り立つことから、上記のようなトランジスタについ
て本実施例の測定方法を適用することができる。しか
も、トランジスタの特性の変化も観測されなかった。
【００４２】以上述べたように、上記の方法では、ソー
ス・ドレインを短絡したときに、チャネル電流がゼロに
なるポイントｘ0 を式（６）にて表すことにより、エン
ド抵抗Ｒ4 と各抵抗Ｒs ・Ｒd ・Ｒchとを式（８）のよ
うに関連付けることができる。そして、従来の方法で用
いられていた式（１）と上記の式（８）とによって、Ｒ
s 、Ｒd およびＲchを求めることができる。
ス・ドレインを短絡したときに、チャネル電流がゼロに
なるポイントｘ0 を式（６）にて表すことにより、エン
ド抵抗Ｒ4 と各抵抗Ｒs ・Ｒd ・Ｒchとを式（８）のよ
うに関連付けることができる。そして、従来の方法で用
いられていた式（１）と上記の式（８）とによって、Ｒ
s 、Ｒd およびＲchを求めることができる。
【００４３】
【発明の効果】以上のように、本発明の電界効果トラン
ジスタの特性測定方法は、電界効果トランジスタのゲー
トに流れる順方向電流Ｉg を変化させた状態で、まず、
順方向電流Ｉg に対してドレインを開放してゲート・ド
レイン間電圧Ｖgdとソース・ドレイン間電圧Ｖds1 とを
測定し、続いて、ソースを開放してソース・ドレイン間
電圧Ｖds2 を測定し、さらに、ソース・ドレインを短絡
してゲート・ソース間電圧Ｖgsを測定し、∂Ｖgd／∂Ｉ
g 対１／Ｉg 曲線の切片からエンド抵抗Ｒ1 を求め、Ｖ
ds1 対Ｉg 曲線の傾きからエンド抵抗Ｒ2 を求め、Ｖ
ds2 対Ｉg 曲線の傾きからエンド抵抗Ｒ3 を求め、∂Ｖ
gs／∂Ｉg 対１／Ｉg 曲線の切片からエンド抵抗Ｒ4 を
求めた上で、抵抗Ｒ4 とソース抵抗Ｒs 、ドレイン抵抗
Ｒd およびチャネル抵抗Ｒchとを関係付ける次式、 Ｒ5 ＝（Ｒ2 ＋Ｒ3 ）2 （Ｒ4 −Ｒ1 ）／Ｒ2 ・Ｒ3 Ｒs ＝Ｒ5 −Ｒ3 Ｒd ＝Ｒ5 −Ｒ2 Ｒch＝２（Ｒ2 ＋Ｒ3 −Ｒ5 ） を用いて各抵抗Ｒs ・Ｒd ・Ｒchを算出する手順を含ん
でいる。
ジスタの特性測定方法は、電界効果トランジスタのゲー
トに流れる順方向電流Ｉg を変化させた状態で、まず、
順方向電流Ｉg に対してドレインを開放してゲート・ド
レイン間電圧Ｖgdとソース・ドレイン間電圧Ｖds1 とを
測定し、続いて、ソースを開放してソース・ドレイン間
電圧Ｖds2 を測定し、さらに、ソース・ドレインを短絡
してゲート・ソース間電圧Ｖgsを測定し、∂Ｖgd／∂Ｉ
g 対１／Ｉg 曲線の切片からエンド抵抗Ｒ1 を求め、Ｖ
ds1 対Ｉg 曲線の傾きからエンド抵抗Ｒ2 を求め、Ｖ
ds2 対Ｉg 曲線の傾きからエンド抵抗Ｒ3 を求め、∂Ｖ
gs／∂Ｉg 対１／Ｉg 曲線の切片からエンド抵抗Ｒ4 を
求めた上で、抵抗Ｒ4 とソース抵抗Ｒs 、ドレイン抵抗
Ｒd およびチャネル抵抗Ｒchとを関係付ける次式、 Ｒ5 ＝（Ｒ2 ＋Ｒ3 ）2 （Ｒ4 −Ｒ1 ）／Ｒ2 ・Ｒ3 Ｒs ＝Ｒ5 −Ｒ3 Ｒd ＝Ｒ5 −Ｒ2 Ｒch＝２（Ｒ2 ＋Ｒ3 −Ｒ5 ） を用いて各抵抗Ｒs ・Ｒd ・Ｒchを算出する手順を含ん
でいる。
【００４４】これにより、抵抗Ｒ4 を各抵抗Ｒs ・Ｒd
・Ｒchとを関係付ける各式を用いるので、未知のＲs ・
Ｒd ・Ｒchに対し三つの関係式が与えられ、各エンド抵
抗Ｒ1 〜Ｒ4 から直接各抵抗Ｒs ・Ｒd ・Ｒchの値を求
めることが可能になる。それゆえ、フィッティングおよ
び高電流領域の測定を行なう必要がなくなる。その結
果、ＦＥＴにダメージを与えずに、精度良く簡便に各抵
抗Ｒs ・Ｒd ・Ｒchを抽出することができるという効果
を奏する。
・Ｒchとを関係付ける各式を用いるので、未知のＲs ・
Ｒd ・Ｒchに対し三つの関係式が与えられ、各エンド抵
抗Ｒ1 〜Ｒ4 から直接各抵抗Ｒs ・Ｒd ・Ｒchの値を求
めることが可能になる。それゆえ、フィッティングおよ
び高電流領域の測定を行なう必要がなくなる。その結
果、ＦＥＴにダメージを与えずに、精度良く簡便に各抵
抗Ｒs ・Ｒd ・Ｒchを抽出することができるという効果
を奏する。
【図１】本発明の一実施例に係るＦＥＴの特性測定方法
においてソース・ドレインを短絡したときのＤＣ等価回
路を示す回路図である。
においてソース・ドレインを短絡したときのＤＣ等価回
路を示す回路図である。
【図２】上記の特性測定方法においてドレインを開放し
た状態におけるチャネル電流分布を示す説明図である。
た状態におけるチャネル電流分布を示す説明図である。
【図３】上記の特性測定方法においてソースを開放した
状態におけるチャネル電流分布を示す説明図である。
状態におけるチャネル電流分布を示す説明図である。
【図４】上記の特性測定方法においてソース・ドレイン
を短絡した状態におけるチャネル電流分布を示す説明図
である。
を短絡した状態におけるチャネル電流分布を示す説明図
である。
【図５】ＦＥＴのＤＣ等価回路を示す回路図である。
１ チャネル ２ 第１チャネル ３ 第２チャネル Ｉg ゲート電流 Ｉs ソース電流 Ｉch チャネル電流 Ｒg ゲート抵抗 Ｒs ソース抵抗 Ｒch チャネル抵抗 Ｌ チャネル長 ｘ0 ポイント
Claims (1)
- 【請求項１】電界効果トランジスタのゲートに流れる順
方向電流Ｉg を変化させた状態で、順方向電流Ｉg に対
してドレインを開放してゲート・ドレイン間電圧Ｖgdと
ソース・ドレイン間電圧Ｖds1 とを測定し、ソースを開
放してソース・ドレイン間電圧Ｖds2 を測定し、ソース
・ドレインを短絡してゲート・ソース間電圧Ｖgsを測定
し、∂Ｖgd／∂Ｉg 対１／Ｉg 曲線の切片からエンド抵
抗Ｒ1 を求め、Ｖds1対Ｉg 曲線の傾きからエンド抵抗
Ｒ2 を求め、Ｖds2 対Ｉg 曲線の傾きからエンド抵抗Ｒ
3 を求め、∂Ｖgs／∂Ｉg 対１／Ｉg 曲線の切片からエ
ンド抵抗Ｒ4 を求めた上で、（Ｒ2 ＋Ｒ3 ）2 （Ｒ4 −
Ｒ1 ）／Ｒ2 ・Ｒ3 なる関係を満たす抵抗Ｒ5 を算出し
た後、Ｒ5 −Ｒ3 なる関係を満たすソース抵抗Ｒs と、
Ｒ5 −Ｒ2 なる関係を満たすドレイン抵抗Ｒd と、２
（Ｒ2 ＋Ｒ3 −Ｒ5 ）なる関係を満たすチャネル抵抗Ｒ
chとを算出することを特徴とする電界効果トランジスタ
の特性測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06207219A JP3117878B2 (ja) | 1994-08-31 | 1994-08-31 | 電界効果トランジスタの特性測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06207219A JP3117878B2 (ja) | 1994-08-31 | 1994-08-31 | 電界効果トランジスタの特性測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0868824A true JPH0868824A (ja) | 1996-03-12 |
| JP3117878B2 JP3117878B2 (ja) | 2000-12-18 |
Family
ID=16536223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06207219A Expired - Fee Related JP3117878B2 (ja) | 1994-08-31 | 1994-08-31 | 電界効果トランジスタの特性測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3117878B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6405148B1 (en) | 1998-11-04 | 2002-06-11 | Kabushiki Kaisha Toshiba | Automatic semiconductor device classification system, method for classifying semiconductor device and recording medium having program for the system |
| US6965838B1 (en) | 2004-05-27 | 2005-11-15 | International Business Machines Corporation | Apparatus having in-circuit FET on-resistance characterization |
| JP2012021790A (ja) * | 2010-07-12 | 2012-02-02 | Railway Technical Research Institute | レール波状摩耗検出方法、および、レール波状摩耗検出システム |
-
1994
- 1994-08-31 JP JP06207219A patent/JP3117878B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6405148B1 (en) | 1998-11-04 | 2002-06-11 | Kabushiki Kaisha Toshiba | Automatic semiconductor device classification system, method for classifying semiconductor device and recording medium having program for the system |
| US6965838B1 (en) | 2004-05-27 | 2005-11-15 | International Business Machines Corporation | Apparatus having in-circuit FET on-resistance characterization |
| JP2012021790A (ja) * | 2010-07-12 | 2012-02-02 | Railway Technical Research Institute | レール波状摩耗検出方法、および、レール波状摩耗検出システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3117878B2 (ja) | 2000-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gray et al. | Analysis and design of analog integrated circuits | |
| Shur et al. | Unified MOSFET model | |
| Ortiz-Conde et al. | A review of DC extraction methods for MOSFET series resistance and mobility degradation model parameters | |
| US7388387B2 (en) | Method and apparatus for measurement of electrical resistance | |
| WO2008113239A1 (fr) | Circuit etr dispositif de vérification de courant | |
| CN111368490B (zh) | 横向双扩散晶体管的电路***及其建模方法 | |
| JP3805678B2 (ja) | 電圧−電流変換器 | |
| Canali et al. | Impact ionization phenomena in AlGaAs/GaAs HEMTS | |
| JPH0868824A (ja) | 電界効果トランジスタの特性測定方法 | |
| Root et al. | Thermal resistance formulation and analysis of III-V FETs based on DC electrical data | |
| Peng et al. | An improved method to determine MOSFET channel length | |
| JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| CN205080180U (zh) | 电流感测装置 | |
| Blaum et al. | A simple physical extraction method for R/sub D/-R/sub S/of asymmetric MOSFETs | |
| Blawid et al. | Self-Consistent Extraction of Mobility and Series Resistance: A Hierarchy of Models for Benchmarking Organic Thin-Film Transistors | |
| JP3139418B2 (ja) | Ｆｅｔの寄生抵抗の算出方法 | |
| JP2976930B2 (ja) | 電界効果トランジスタの寄生ソース抵抗評価方法 | |
| Vanhoucke et al. | Simultaneous extraction of the base and thermal resistances of bipolar transistors | |
| JPH0836020A (ja) | Ｍｏｓｆｅｔの特性評価方法及び特性評価装置 | |
| JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
| JPH06252395A (ja) | 閾値電圧導出方法 | |
| JP2976927B2 (ja) | Ｆｅｔの寄生抵抗の評価方法 | |
| US6800496B1 (en) | Characterization methodology for the thin gate oxide device | |
| Yang et al. | A New Method to Extract Mobility Degradation and Parasitic Series Resistance of Nano-scaled MOSFETs | |
| Chi et al. | Errors in threshold-voltage measurements of MOS transistors for dopant-profile determinations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |