JPH0865528A - Color converting processor - Google Patents

Abstract

PURPOSE: To reduce color slip due to the repeated conversion by transmitting color information to a reference color space an real time or speed corresponding to the real time by small circuit size and attaining highly accurate color conversion. CONSTITUTION: Chrominance signals obtained by non-linearly transforming a 1st three-dimensional (3D) color space expressed by 1st to 3rd chrominance signals into a 2nd 3D color space expressed by 4th to 6th chrominance signals are non-linearly transformed into a 3rd 3D color space expressed by 7th to 9th chrominance signals. In this processor, a 3D LUT 1 inputs the 4th to 6th chrominance signals and outputs 7th to 9th chrominance signals on plural points positioned or supposed to be positioned on unit grating points close to the points in the 3rd 3D color space indicating the input signals. An interpolation coefficient generating circuit 2 generates interpolation coefficients from the 7th to 9th chrominance signals and the color conversion of the 7th to the 9th chrominance signals interpolated through interpolating processing means 11 to 15 and a gain adjusting circuit 24 is highly accurately attained on real time or time corresponding to the real time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、色変換処理装置に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a color conversion processing device.

【０００２】[0002]

【従来の技術】図１３は従来の色変換処理装置及び色逆
変換処理装置を示すブロック回路図である。図におい
て、５１，５２は３次元ルックアップテーブル（以下、
ＬＵＴと記す）である。2. Description of the Related Art FIG. 13 is a block circuit diagram showing a conventional color conversion processing apparatus and color inverse conversion processing apparatus. In the figure, 51 and 52 are three-dimensional lookup tables (hereinafter,
LUT).

【０００３】動作について説明する。カラーテレビジョ
ン方式には、NTSC(National Television System Commit
tee)方式、PAL(Phase Alternation by Line)方式、SECA
M(Sequential a Memoire) 方式があるが、例えばNTSC方
式におけるＲＧＢ色空間の信号を、CIE 1976 L^*a^*b^* 均
等知覚色空間の信号に変換する方法を以下に示す。CIE
1976 L^*a^*b^* 均等知覚色空間は、国際照明委員会（Comm
ission Internationale de l■Eclairage 略称 CIE）
が1976年に推奨した知覚的にほぼ均等な歩度をもつ色空
間である。まず、以下の（１），（２），（３）式に示
すように、NTSC方式のＲＧＢ信号をＸＹＺに変換する。 Ｘ＝0.6069Ｒ＋0.1739Ｇ＋0.2009Ｂ ……（１） Ｙ＝0.2991Ｒ＋0.5870Ｇ＋0.1139Ｂ ……（２） Ｚ＝0.0000Ｒ＋0.0660Ｇ＋1.1169Ｂ ……（３）The operation will be described. NTSC (National Television System Commit)
tee) method, PAL (Phase Alternation by Line) method, SECA
Although there is an M (Sequential a Memoire) system, for example, a method of converting an RGB color space signal in the NTSC system into a CIE 1976 L ^* a ^* b ^* uniform perceptual color space signal will be described below. CIE
1976 L ^* a ^* b ^* uniform perceptual color space is defined by the International Commission on Illumination (Comm
ission Internationale de l Eclairage (CIE)
Is a color space that has a perceptually nearly uniform rate recommended by 1976. First, as shown in the following equations (1), (2), and (3), the NTSC RGB signal is converted into XYZ. X = 0.6069R + 0.1739G + 0.209B …… (1) Y = 0.2991R + 0.5870G + 0.1139B …… (2) Z = 0.0000R + 0.0660G + 1.1169B …… (3)

【０００４】NTSC方式における基準白色はＣ光源（色度
座標 x=0.3101,y=0.3163：相関色温度約6770K ）であ
り、Ｃ光源の三刺激値Ｘ₀Ｙ₀Ｚ₀はＹ₀を100 とすると
（４），（５），（６）式のようになる。 Ｘ₀＝98.072 ……（４） Ｙ₀＝100.000 ……（５） Ｚ₀＝118.225 ……（６）The reference white color in the NTSC system is a C light source (chromaticity coordinate x = 0.3101, y = 0.3163: correlated color temperature of about 6770K), and the tristimulus value X ₀ Y ₀ Z ₀ of the C light source is Y ₀ as 100. Then, equations (4), (5), and (6) are obtained. X ₀ = 98.072 …… (4) Y ₀ ＝ 100.000 …… (5) Z ₀ ＝ 118.225 …… (6)

【０００５】ＸＹＺから基準白色をＣ光源とするL^*a^*b^*
に変換する。 L^*＝116(Ｙ/Ｙ₀)^1/3-16 ：Ｙ/Ｙ₀> 0.008856 ……（７） L^*＝903.29(Ｙ/Ｙ₀) ：Ｙ/Ｙ₀<=0.008856 ……（８） a^*＝500(Ｘ’-Ｙ’) ……（９） b^*＝200(Ｙ’-Ｚ’) ……（１０） Ｘ’＝(Ｘ/Ｘ₀)^1/3 ：Ｘ/Ｘ₀> 0.008856 ……（１１） Ｘ’＝7.787(Ｘ/Ｘ₀)+16/116 ：Ｘ/Ｘ₀<=0.008856 ……（１２） Ｙ’＝(Ｙ/Ｙ₀)^1/3 ：Ｙ/Ｙ₀> 0.008856 ……（１３） Ｙ’＝7.787(Ｙ/Ｙ₀)+16/116 ：Ｙ/Ｙ₀<=0.008856 ……（１４） Ｚ’＝(Ｚ/Ｚ₀)^1/3 ：Ｚ/Ｚ₀> 0.008856 ……（１５） Ｚ’＝7.787(Ｚ/Ｚ₀)+16/116 ：Ｚ/Ｚ₀<=0.008856 ……（１６）L ^* a ^* b ^* with XYZ as a reference white light source as C light source
Convert to. ^{L * = 116 (Y / Y} 0) 1/3 -16: Y / Y 0> 0.008856 ...... (7) L * = 903.29 (Y / Y 0): Y / Y 0 <= 0.008856 ...... (8) ^{a * = 500 (X'-Y} ') ...... (9) b * = 200 (Y'-Z') ...... (10) X '= (X / X 0) 1/3: X / X 0> 0.008856 …… (11) X '= 7.787 (X / X ₀ ) +16/116: X / X ₀ <= 0.008856 …… (12) Y' = (Y / Y ₀ ) ^1/3 : Y / Y ₀ > 0.008856 …… (13) Y '＝ 7.787 (Y / Y ₀ ) +16/116 ： Y / Y ₀ <= 0.008856 …… (14) Z' ＝ (Z / Z ₀ ) ^1/3 ： Z / Z ₀ > 0.008856 …… (15) Z '＝ 7.787 (Z / Z ₀ ) +16/116 ： Z / Z ₀ <= 0.008856 …… (16)

【０００６】（１）式から（１６）式の変換式により、
NTSC方式におけるＲＧＢ色空間の信号を、CIE 1976 L^*a
^*b^*均等知覚色空間の信号に非線形変換する。次に、CIE
1976 L^*a^*b^*均等知覚色空間をＲＧＢ色空間の信号に逆
変換する方法を以下に示す。まず、以下の（１７）式か
ら（２０）式に示すように、基準白色をＣ光源とするL^*
a^*b^*からＸＹＺに変換する。 Ｘ＝Ｘ₀{(L^*+16)/116+a^*/500}3 ……（１７） Ｙ＝Ｙ₀{(L^*+16)/116}3 ：L^*>=8.0 ……（１８） Ｙ＝Ｙ₀×L^*/903.29 ：L^*< 8.0 ……（１９） Ｚ＝Ｚ₀{(L^*+16)/116-b^*/200}3 ……（２０）From the conversion formulas (1) to (16),
The RGB color space signal in the NTSC system is converted to CIE 1976 L ^* a
^* b ^* Performs non-linear conversion into a signal in the uniform perceptual color space. Then CIE
The method of inversely converting the 1976 L ^* a ^* b ^* uniform perceptual color space into an RGB color space signal is shown below. First, as shown in the following equations (17) to (20), L ^{* using the} reference white light as the C light source ^.
Convert a ^* b ^* to XYZ. X = X ₀ {(L ^* +16) / 116 + a ^* / 500} 3 …… (17) Y = Y ₀ {(L ^* +16) / 116} 3 ： L ^* > = 8.0 …… (18 ) Y = Y ₀ × L ^{* /} 903.29: L ^* <8.0 …… (19) Z = Z ₀ {(L ^* + 16) / 116-b ^* / 200} 3 …… (20)

【０００７】ＸＹＺをNTSC方式のＲＧＢ信号に変換す
る。 Ｒ＝1.9106Ｘ−0.5335Ｙ−0.2893Ｚ ……（２１） Ｇ＝−0.9848Ｘ＋1.9983Ｙ−0.0266Ｚ ……（２２） Ｂ＝0.0582Ｘ−0.1181Ｙ＋0.8969Ｚ ……（２３）XYZ is converted into an NTSC type RGB signal. R = 1.9106X-0.5335Y-0.2893Z (21) G = -0.9848X + 1.9983Y-0.0266Z (22) B = 0.0582X-0.1181Y + 0.8969Z (23)

【０００８】（１）式から（１６）式の変換式から全て
のＲ，Ｇ，Ｂに対するL^*,a^*,b^*を算出し、変換値を３次
元ＬＵＴ５１に記憶させる。また、（１７）式から（２
３）式の逆変換式からL^*,a^*,b^*に対する全てのＲ，Ｇ，
Ｂを算出し、変換値を３次元ＬＵＴ５２に記憶させる。
図１４に３次元ＬＵＴ５１の概念図を示す。３次元ＬＵ
Ｔ５１により、入力信号Ri,Gi,Biの格子点に位置する出
力信号L^*(Ri,Gi,Bi),a^*(Ri,Gi,Bi),b^*(Ri,Gi,Bi)が得ら
れる。図１５に３次元ＬＵＴ５２の概念図を示す。３次
元ＬＵＴ５２により、入力信号Li^*,ai^*,bi^* の格子点に
位置する出力信号Ｒ(Li^*,ai^*,bi^*),Ｇ(Li^*,ai^*,bi^*),Ｂ
(Li^*,ai^*,bi^*) が得られる。From the conversion formulas (1) to (16), L ^* , a ^* , and b ^* for all R, G, and B are calculated, and the conversion values are stored in the three-dimensional LUT 51. From equation (17), (2
From the inverse transformation of equation 3), all R, G, for L ^* , a ^* , b ^*
B is calculated and the converted value is stored in the three-dimensional LUT 52.
FIG. 14 shows a conceptual diagram of the three-dimensional LUT 51. Three-dimensional LU
The output signal L ^* (Ri, Gi, Bi), a ^* (Ri, Gi, Bi), b ^* (Ri, Gi, Bi) located at the grid point of the input signal Ri, Gi, Bi is obtained by T51. . FIG. 15 shows a conceptual diagram of the three-dimensional LUT 52. By the three-dimensional LUT 52, the output signals R (Li ^* , ai ^* , bi ^* ), G (Li ^* , ai ^* , bi ^* ), B located at the lattice points of the input signals Li ^* , ai ^* , bi ^*
(Li ^* , ai ^* , bi ^* ) is obtained.

【０００９】これらの正変換、逆変換に用いる３次元Ｌ
ＵＴの格子点数を多くするほど変換精度は高くなる。全
ての入力信号に対する出力信号をＬＵＴにより直接得る
方法をダイレクトマッピング法といい、ダイレクトマッ
ピング法を用いると、どの様な複雑な変換方法であって
も、高速かつ高精度の変換が可能となる。Three-dimensional L used for these forward and reverse transformations
The greater the number of UT grid points, the higher the conversion accuracy. The method of directly obtaining the output signals for all the input signals by the LUT is called the direct mapping method. By using the direct mapping method, it is possible to perform high-speed and high-precision conversion regardless of any complicated conversion method.

【００１０】しかし、例えば入力信号Ｒ，Ｇ，Ｂ、出力
信号L^*,a^*,b^*を各々８ビットとすると、この正変換に用
いる３次元ＬＵＴ５１の容量は384 Ｍビットとなり、大
規模な記憶手段を必要とするため、実用的ではない。一
般には、入力信号の上位信号を用いてダイレクトマッピ
ング法により数個の近傍値を得、入力信号の下位信号を
用いて、数個の近傍値から出力信号を補間する方法が用
いられる。However, if the input signals R, G, B and the output signals L ^* , a ^* , b ^* are each 8 bits, the capacity of the three-dimensional LUT 51 used for this normal conversion becomes 384 Mbits, which is a large scale. It is not practical because it requires a storage means. In general, a method is used in which several nearby values are obtained by a direct mapping method using an upper signal of an input signal and an output signal is interpolated from several neighboring values using a lower signal of the input signal.

【００１１】他の従来の技術について説明する。図１６
は「ITEJ Technical Report Vol.16%6,No.31,pp.25-3
0」 に示された他の従来の色変換処理装置を示すブロッ
ク回路図である。図において、５３は３次元ＬＵＴ、５
４は補間係数生成回路、５５から６２は乗算器、６３は
加算回路である。Another conventional technique will be described. FIG.
`` ITEJ Technical Report Vol.16% 6, No.31, pp.25-3
FIG. 9 is a block circuit diagram showing another conventional color conversion processing device shown in “0”. In the figure, 53 is a three-dimensional LUT, 5
Reference numeral 4 is an interpolation coefficient generation circuit, 55 to 62 are multipliers, and 63 is an addition circuit.

【００１２】入力信号Ri,Gi,Biの上位信号Rn,Gn,Bnを３
次元ＬＵＴ５３に入力する。また、Ri,Gi,Biの下位信号
r,g,b を補間係数生成回路５４に入力する。３次元ＬＵ
Ｔ５３の出力d₀,d₁,d₂,d₃,d₄,d₅,d₆,d₇ を各々乗算器５
５，５６，５７，５８，５９，６０，６１，６２に入力
する。補間係数生成回路５４の出力w₀,w₁,w₂,w₃,w₄,w₅,
w₆,w₇ を各々乗算器５５，５６，５７，５８，５９，６
０，６１，６２に入力する。乗算器５５，５６，５７，
５８，５９，６０，６１，６２の出力を加算回路６３に
入力する。加算回路６３の出力の上位８ビット分ｄを得
る。ｄはd₀,d₁,d₂,d₃,d₄,d₅,d₆,d₇に各々w₀,w₁,w₂,w₃,w
₄,w₅,w₆,w₇を乗じて加え合わせ、補間係数を１に正規化
するために下位１５ビット分を切り捨てたものである。The upper signals Rn, Gn, Bn of the input signals Ri, Gi, Bi are set to 3
Input to the dimension LUT 53. Also, the lower signals of Ri, Gi, Bi
The r, g and b are input to the interpolation coefficient generation circuit 54. Three-dimensional LU
Output d ₀ of _{T53, d 1, d 2,} d 3, d 4, d 5, d 6, each multiplier d ₇ 5
Input to 5,56,57,58,59,60,61,62. Outputs of the interpolation coefficient generation circuit 54 w ₀ , w ₁ , w ₂ , w ₃ , w ₄ , w ₅ ,
w ₆ and w ₇ are respectively multiplied by multipliers 55, 56, 57, 58, 59, 6
Input to 0, 61, 62. Multipliers 55, 56, 57,
The outputs of 58, 59, 60, 61 and 62 are input to the adder circuit 63. The higher 8 bits d of the output of the adder circuit 63 are obtained. d is d ₀ , d ₁ , d ₂ , d ₃ , d ₄ , d ₅ , d ₆ , d ₇ respectively w ₀ , w ₁ , w ₂ , w ₃ , w
_It is obtained by multiplying ₄ , w ₅ , w ₆ , and w ₇ and adding them together, and discarding the lower 15 bits in order to normalize the interpolation coefficient to 1.

【００１３】動作について説明する。入力信号Ri,Gi,Bi
を各々ｍビットの信号、入力信号Ri,Gi,Biの上位ｎビッ
ト分を各々Rn,Gn,Bnとする。ただし、ｍ＞ｎである。３
次元ＬＵＴ５３から入力信号Ri,Gi,Biの近傍８点の単位
立方格子(Rn,Gn,Bn),(Rn+Dn,Gn,Bn),(Rn+Dn,Gn,Bn+Dn),
(Rn,Gn,Bn+Dn),(Rn,Gn+Dn,Bn),(Rn+Dn,Gn+Dn,Bn),(Rn+D
n,Gn+Dn,Bn+Dn),(Rn,Gn+Dn,Bn+Dn)に位置するd₀,d₁,d₂,
d₃,d₄,d₅,d₆,d₇を得る。ただし、Dnは３次元ＬＵＴ５３
の単位立方格子の１辺の長さで2^m-nである。The operation will be described. Input signal Ri, Gi, Bi
Are m-bit signals, and upper n bits of the input signals Ri, Gi, Bi are Rn, Gn, Bn, respectively. However, m> n. Three
A unit cubic lattice (Rn, Gn, Bn), (Rn + Dn, Gn, Bn), (Rn + Dn, Gn, Bn + Dn) of eight points near the input signals Ri, Gi, Bi from the dimensional LUT 53
(Rn, Gn, Bn + Dn), (Rn, Gn + Dn, Bn), (Rn + Dn, Gn + Dn, Bn), (Rn + D
n, Gn + Dn, Bn + Dn), located at (Rn, Gn + Dn, Bn + Dn) d ₀ , d ₁ , d ₂ ,
Get d ₃ , d ₄ , d ₅ , d ₆ , d ₇ . However, Dn is a three-dimensional LUT53
The length of one side of the unit cubic lattice of is 2 ^mn .

【００１４】次に補間法について説明する。図１７に示
すように、入力信号Ri,Gi,Biの近傍８点の単位立方格子
に位置する出力信号をd₀,d₁,d₂,d₃,d₄,d₅,d₆,d₇ とす
る。入力信号Ri,Gi,Biの下位ｍ−ｎビット分を各々 r,
g,b、単位立方格子の一辺の長さをDnとする。入力信号R
i,Gi,Biを中心としてＲ軸方向、Ｇ軸方向、Ｂ軸方向の
３方向で８分割した直方体の体積を、各々w₀,w₁,w₂,w₃,
w₄,w₅,w₆,w₇ とする。入力信号Ri,Gi,Biに対する出力信
号ｄは、式（２４）のように補間される。 ｄ＝d₀w₀+d₁w₁+d₂w₂+d₃w₃+d₄w₄+d₅w₅+d₆w₆+d₇w₇ ……（２４） この補間法を用いて、L^*,a^*,b^*それぞれの補間を行な
う。Next, the interpolation method will be described. As shown in FIG. 17, the output signals located in the unit cubic lattice at eight points near the input signals Ri, Gi, Bi are d ₀ , d ₁ , d ₂ , d ₃ , d ₄ , d ₅ , d ₆ , d. _Set to ₇ . The lower m-n bits of the input signals Ri, Gi, Bi are respectively r,
Let g, b and the length of one side of the unit cubic lattice be Dn. Input signal R
The volume of a rectangular parallelepiped divided into eight in three directions of R-axis direction, G-axis direction, and B-axis direction around i, Gi, Bi is respectively w ₀ , w ₁ , w ₂ , w ₃ ,
and _{w 4, w 5, w 6} , w 7. The output signal d for the input signals Ri, Gi, Bi is interpolated as shown in Expression (24). d = d ₀ w ₀ + d ₁ w ₁ + d ₂ w ₂ + d ₃ w ₃ + d ₄ w ₄ + d ₅ w ₅ + d ₆ w ₆ + d ₇ w ₇ (24) This interpolation method Then, each of L ^* , a ^* , and b ^* is interpolated.

【００１５】逆変換についても同様である。図１８は色
逆変換処理装置を示すブロック回路図である。図におい
て、６５は３次元ＬＵＴ、６６は補間係数生成回路、６
７から７４は乗算器、７５は加算回路である。The same applies to the inverse transformation. FIG. 18 is a block circuit diagram showing the color inverse conversion processing device. In the figure, 65 is a three-dimensional LUT, 66 is an interpolation coefficient generation circuit, 6
Reference numerals 7 to 74 are multipliers, and 75 is an addition circuit.

【００１６】入力信号Li^*,ai^*,bi^*の上位信号Ln^*,an^*,b
n^*を３次元ＬＵＴ６５に入力する。また、Li^*,ai^*,bi^*
の下位信号l^*,a^*,b^* を補間係数生成回路６６に入力す
る。３次元ＬＵＴ６５の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇
を各々乗算器６７，６８，６９，７０，７１，７２，７
３，７４に入力する。補間係数生成回路６６の出力v₀,v
₁,v₂,v₃,v₄,v₅,v₆,v₇ を各々乗算器６７，６８，６９，
７０，７１，７２，７３，７４に入力する。乗算器６
７，６８，６９，７０，７１，７２，７３，７４の出力
を加算回路７５に入力する。加算回路７５の出力の上位
８ビット分ｐを得る。ｐはp₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇に
各々v₀,v₁,v₂,v₃,v₄,v₅,v₆,v₇を乗じて加え合わせ、補
間係数を１に正規化するために下位１５ビット分を切り
捨てたものである。Upper signal Ln ^* , an ^* , b of input signals Li ^* , ai ^* , bi ^*
Input n ^* into the three-dimensional LUT 65. Also, Li ^* , ai ^* , bi ^*
The lower order signals l ^* , a ^* , b ^* of are input to the interpolation coefficient generation circuit 66. Outputs of the three-dimensional LUT 65 p ₀ , p ₁ , p ₂ , p ₃ , p ₄ , p ₅ , p ₆ , p ₇
Are respectively multipliers 67, 68, 69, 70, 71, 72, 7
Input to 3,74. Outputs v ₀ , v of the interpolation coefficient generation circuit 66
₁ , v ₂ , v ₃ , v ₄ , v ₅ , v ₆ , v ₇ are respectively multiplied by multipliers 67, 68, 69,
Input to 70, 71, 72, 73, 74. Multiplier 6
The outputs of 7, 68, 69, 70, 71, 72, 73, 74 are input to the adding circuit 75. The upper 8 bits p of the output of the adder circuit 75 are obtained. p is p ₀ , p ₁ , p ₂ , p ₃ , p ₄ , p ₅ , p ₆ , p ₇ respectively v ₀ , v ₁ , v ₂ , v ₃ , v ₄ , v ₅ , v ₆ , v ₇ Is added and multiplied, and the lower 15 bits are truncated to normalize the interpolation coefficient to 1.

【００１７】動作について説明する。入力信号Li^*,ai^*,
bi^* を各々ｍビットの信号、入力信号Li^*,ai^*,bi^*の上
位ｎビット分を各々Ln^*,an^*,bn^*とする。ただし、ｍ＞
ｎである。３次元ＬＵＴ６５から入力信号Li^*,ai^*,bi^*
の近傍８点の単位立方格子(Ln^*,an^*,bn^*),(Ln^*,an^*+Dn,
bn^*),(Ln^*,an^*+Dn,bn^*+Dn),(Ln^*,an^*,bn^*+Dn),(Ln^*+Dn,
an^*,bn^*),(Ln^*+Dn,an^*+Dn,bn^*),(Ln^*+Dn,an^*+Dn,bn^*+D
n),(Ln^*+Dn,an^*,bn^*+Dn)に位置するp₀,p₁,p₂,p₃,p₄,p₅,
p₆,p₇ を得る。ただし、Dnは３次元ＬＵＴ６５の単位立
方格子の１辺の長さで2^m-nである。The operation will be described. Input signal Li ^* , ai ^* ,
Each m-bit signal bi ^*, the input signal Li ^*, ai ^*, each Ln ^* the upper n bits of bi ^*, an ^*, and bn ^*. However, m>
n. Input signal Li ^* , ai ^* , bi ^* from the three-dimensional LUT 65
A unit cubic lattice (Ln ^* , an ^* , bn ^* ), (Ln ^* , an ^* + Dn,
bn ^* ), (Ln ^* , an ^* + Dn, bn ^* + Dn), (Ln ^* , an ^* , bn ^* + Dn), (Ln ^* + Dn,
an ^* , bn ^* ), (Ln ^* + Dn, an ^* + Dn, bn ^* ), (Ln ^* + Dn, an ^* + Dn, bn ^* + D
n), (Ln ^* + Dn, an ^* , bn ^* + Dn) p ₀ , p ₁ , p ₂ , p ₃ , p ₄ , p ₅ ,
Get p ₆ and p ₇ . However, Dn is 2 ^mn, which is the length of one side of the unit cubic lattice of the three-dimensional LUT 65.

【００１８】次に補間法について説明する。図１９に示
すように、入力信号Li^*,ai^*,bi^* の近傍８点の単位立方
格子に位置する出力信号をp₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇ と
する。入力信号Li^*,ai^*,bi^* の下位ｍ−ｎビット分を各
々l^*,a^*,b^*、単位立方格子の一辺の長さをDnとする。入
力信号Li^*,ai^*,bi^* を中心としてL^*軸方向、a^*軸方向、
b^*軸方向の３方向で８分割した直方体の体積を、各々
v₀,v₁,v₂,v₃,v₄,v₅,v₆,v₇とする。入力信号Li^*,ai^*,bi^*
に対する出力信号ｐは、式（２５）のように補間され
る。 ｐ＝p₀v₀+p₁v₁+p₂v₂+p₃v₃+p₄v₄+p₅v₅+p₆v₆+p₇v₇ ……（２５）Next, the interpolation method will be described. As shown in FIG. 19, the output signals located in the unit cubic lattice of eight points in the vicinity of the input signals Li ^* , ai ^* , bi ^* are represented by p ₀ , p ₁ , p ₂ , p ₃ , p ₄ , p ₅ , p. ₆ and p ₇ . The lower mn bits of the input signals Li ^* , ai ^* , and bi ^* are respectively l ^* , a ^* , and b ^* , and the length of one side of the unit cubic lattice is Dn. Input signal Li ^* , ai ^* , bi ^* as the center, L ^* axis direction, a ^* axis direction,
b ^* The volume of a rectangular parallelepiped divided into 8 in 3 directions
Let v ₀ , v ₁ , v ₂ , v ₃ , v ₄ , v ₅ , v ₆ , v ₇ . Input signal Li ^* , ai ^* , bi ^*
The output signal p for P is interpolated as in equation (25). p = p ₀ v ₀ + p ₁ v ₁ + p ₂ v ₂ + p ₃ v ₃ + p ₄ v ₄ + p ₅ v ₅ + p ₆ v ₆ + p ₇ v ₇ (25)

【００１９】[0019]

【発明が解決しようとする課題】従来の色変換処理装置
及び色逆変換処理装置は以上のように構成されているた
め、実時間またはそれに準ずる速度で色変換することは
可能であるが、以下の問題点があった。Since the conventional color conversion processing device and color inverse conversion processing device are configured as described above, it is possible to perform color conversion in real time or at a speed equivalent thereto. There was a problem.

【００２０】第１に、全ての入力信号に対する出力信号
をダイレクトマッピング法により得ると、高精度の変換
が可能であるが、大容量のＬＵＴを必要とする。First, if output signals for all input signals are obtained by the direct mapping method, highly accurate conversion is possible, but a large capacity LUT is required.

【００２１】第２に、ＬＵＴの容量を縮小するために、
入力信号の上位信号を用いてダイレクトマッピング法に
より数個の近傍値を得、入力信号の下位信号を用いて、
数個の近傍値から出力信号を補間する方法において、単
位立方格子８点を用いる８点補間では変換精度は高い
が、多くの乗算器を必要とし、回路規模が大きくなる。
また、６点補間、５点補間、４点補間など補間に用いる
データ数を減らして回路規模を小さくすると、乗算器の
数は少なくなるが変換精度も低くなる。Second, in order to reduce the capacity of the LUT,
Using the upper signal of the input signal, several neighboring values are obtained by the direct mapping method, and by using the lower signal of the input signal,
In the method of interpolating the output signal from several neighboring values, the conversion accuracy is high in 8-point interpolation using 8-point unit cubic lattice, but many multipliers are required and the circuit scale becomes large.
Further, if the circuit scale is reduced by reducing the number of data used for interpolation such as 6-point interpolation, 5-point interpolation, and 4-point interpolation, the number of multipliers decreases but the conversion accuracy also decreases.

【００２２】本発明は上記のような問題点を解消するた
めになされたもので、少ない回路規模で実時間またはそ
れに準ずる速度で、高精度の色変換を実現し、変換を繰
り返すことにより生ずる色ずれを低減することができる
色変換処理装置を得ることを目的とする。The present invention has been made to solve the above problems, and realizes highly accurate color conversion with a small circuit scale at a real time or at a speed corresponding thereto, and a color generated by repeating the conversion. An object of the present invention is to obtain a color conversion processing device that can reduce the deviation.

【００２３】[0023]

【課題を解決するための手段】本発明の請求項１に係る
色変換処理装置は、第１、第２、第３の色信号で表わさ
れる第１の３次元色空間を第４、第５、第６の色信号で
表わされる第２の３次元色空間に非線形変換した色信号
を第７、第８、第９の色信号で表わされる第３の３次元
色空間に非線形変換する色変換処理装置において、第
４、第５、第６の色信号を入力し、該入力信号を示す第
３の３次元色空間内の点の近傍の単位格子に位置する、
または位置すると仮定した複数点の第７、第８、第９の
色信号を出力する記憶手段と、前記複数点の第７、第
８、第９の色信号から補間信号を算出するための補間係
数を生成する補間係数生成手段と、前記複数点の第７、
第８、第９の色信号と前記補間係数により、第７、第
８、第９の色信号を補間する補間処理手段と、補間され
た第７、第８、第９の色信号の利得を調整する利得調整
手段を備えたものである。A color conversion processing apparatus according to a first aspect of the present invention uses a first three-dimensional color space represented by first, second and third color signals as a fourth and a fifth color space. , A color conversion in which a color signal non-linearly converted into the second three-dimensional color space represented by the sixth color signal is non-linearly converted into a third three-dimensional color space represented by the seventh, eighth, and ninth color signals. In the processing device, the fourth, fifth, and sixth color signals are input, and the color signals are located on a unit cell near a point in the third three-dimensional color space indicating the input signal.
Or storage means for outputting the seventh, eighth, and ninth color signals of a plurality of points assumed to be located, and interpolation for calculating an interpolation signal from the seventh, eighth, and ninth color signals of the plurality of points. Interpolation coefficient generating means for generating a coefficient, and the seventh of the plurality of points,
Interpolation processing means for interpolating the seventh, eighth, and ninth color signals by the eighth and ninth color signals and the interpolation coefficient, and gains of the interpolated seventh, eighth, and ninth color signals. It is provided with a gain adjusting means for adjusting.

【００２４】また、本発明の請求項２に係る色変換処理
装置は、第１、第２、第３の色信号で表わされる第１の
３次元色空間を第４、第５、第６の色信号で表わされる
第２の３次元色空間に非線形変換した色信号を第７、第
８、第９の色信号で表わされる第３の３次元色空間に非
線形変換する色変換処理装置において、第４、第５、第
６の色信号を各々ｍ（ｍは自然数）ビットのディジタル
信号として入力し、該入力信号を示す第３の３次元色空
間内の点の近傍の単位立方格子に位置する、または位置
すると仮定した８点の第７、第８、第９の色信号を出力
する記憶手段と、前記８点の第７、第８、第９の色信号
に乗ずるための補間係数を生成する補間係数生成手段
と、ｍビットの第５、第６の色信号を含み、第４の色信
号が上位ｎ（ｎは自然数でｍ＞ｎ）ビット分の場合の４
点の単位平面格子に位置する第７、第８、第９の色信号
に、各々前記補間係数を乗じて加え合わせた第１補間信
号を出力する手段と、同様にｍビットの第５、第６の色
信号を含み、第４の色信号が上位ｎビット分に１を加え
た場合の４点の単位平面格子に位置する第７、第８、第
９の色信号に、各々前記補間係数を乗じて加え合わせた
第２補間信号を出力する手段と、第１補間信号に２ⁿ か
ら下位ｍ−ｎビット分の第４の色信号を減じたものを乗
じて、第２補間信号に下位ｍ−ｎビット分の第４の色信
号を乗じたものを加えることにより、第７、第８、第９
の色信号を算出する補間処理手段と、補間された第７、
第８、第９の色信号の利得を調整する利得調整手段を備
えたものである。According to a second aspect of the present invention, there is provided a color conversion processing device in which a first three-dimensional color space represented by first, second and third color signals is converted into fourth, fifth and sixth color spaces. A color conversion processing device for performing non-linear conversion of a color signal non-linearly converted into a second three-dimensional color space represented by a color signal into a third three-dimensional color space represented by seventh, eighth, and ninth color signals, Each of the fourth, fifth, and sixth color signals is input as an m-bit (m is a natural number) digital signal, and the input signal is positioned on a unit cubic lattice near a point in the third three-dimensional color space. Storage means for outputting the 8th, 7th, 8th, and 9th color signals, and the interpolation coefficient for multiplying the 8th, 7th, 8th, and 9th color signals. An interpolation coefficient generating means for generating and an m-bit fifth and sixth color signal are included, and the fourth color signal is the upper n (n is the own color). 4 in the case of m> n) bits by the number
Means for outputting a first interpolated signal obtained by multiplying the seventh, eighth, and ninth color signals located in the unit plane grid of points by the above-mentioned interpolation coefficient and adding them together, and similarly, a fifth and fifth m-bit signal. The sixth, fourth, and sixth color signals are added to the upper n bits, and the interpolation coefficient is added to each of the seventh, eighth, and ninth color signals located in the unit plane lattice of four points. Means for outputting a second interpolated signal obtained by multiplying and adding the second interpolated signal to the second interpolated signal by multiplying the first interpolated signal by subtracting the fourth color signal for the lower mn bits from 2 ^n. By adding the product of the fourth color signal of mn bits, the seventh, eighth, and ninth signals are added.
Interpolation processing means for calculating the color signal of
A gain adjusting means for adjusting the gains of the eighth and ninth color signals is provided.

【００２５】また、本発明の請求項３に係る色変換処理
装置は、第７、第８、第９の色信号で表わされる特定色
が、第１、第２、第３の色信号で表わされる特定色と一
致するように、第７、第８、第９の色信号の利得を調整
する利得調整手段を備えたものである。In the color conversion processing device according to the third aspect of the present invention, the specific color represented by the seventh, eighth and ninth color signals is represented by the first, second and third color signals. The gain adjusting means is provided for adjusting the gains of the seventh, eighth, and ninth color signals so as to match the specified color.

【００２６】また、本発明の請求項４に係る色変換処理
装置は、第７、第８、第９の色信号で表わされる無彩色
が、第１、第２、第３の色信号で表わされる無彩色と一
致するように、第７、第８、第９の色信号の利得を調整
する利得調整手段を備えたものである。In the color conversion processing device according to the fourth aspect of the present invention, the achromatic color represented by the seventh, eighth and ninth color signals is represented by the first, second and third color signals. The gain adjusting means for adjusting the gains of the seventh, eighth, and ninth color signals is provided so as to match the achromatic color.

【００２７】また、本発明の請求項５に係る色変換処理
装置は、第４、第５、第６の色信号が各々ｍビットのデ
ィジタル信号の場合、下位ｍ−ｎビット分の第５、第６
の色信号を中心として１辺が２^m-n ビットの単位平面
を、第５の色信号の軸方向と第６の色信号の軸方向で、
４分割した場合の４平面の面積を補間係数として出力す
る補間係数生成手段を備えたものである。According to a fifth aspect of the present invention, in the case where the fourth, fifth and sixth color signals are m-bit digital signals, respectively, the lower m-n-bit fifth signal is used. Sixth
The unit plane of which the side is 2 ^mn bits centering on the color signal of is ^defined by the fifth color signal and the sixth color signal in the axial direction.
It is provided with an interpolation coefficient generating means for outputting the area of the four planes when it is divided into four as an interpolation coefficient.

【００２８】また、本発明の請求項６に係る色変換処理
装置は、下位ｍ−ｎビット分の第５、第６の色信号を入
力して、補間信号の算出に必要な４つの補間係数を出力
する補間係数生成手段を４つの記憶手段で構成したもの
である。According to a sixth aspect of the present invention, in the color conversion processing device, the fifth and sixth color signals corresponding to the lower mn bits are input, and four interpolation coefficients necessary for calculating the interpolation signal are input. The interpolation coefficient generating means for outputting is composed of four storage means.

【００２９】また、本発明の請求項７に係る色変換処理
装置は、下位ｍ−ｎビット分の第５、第６の色信号を入
力して、補間信号の算出に必要な４つの補間係数のうち
１つの補間係数を出力する記憶手段と、該記憶手段の出
力信号と複数の加算器及び複数のビットシフト回路から
他の３つの補間係数を算出する補間係数生成手段を備え
たものである。According to a seventh aspect of the present invention, in the color conversion processing device, the fifth and sixth color signals corresponding to the lower m-n bits are input and four interpolation coefficients necessary for calculating the interpolation signal are input. Of these, there is provided storage means for outputting one interpolation coefficient, and interpolation coefficient generation means for calculating the other three interpolation coefficients from the output signal of the storage means, a plurality of adders, and a plurality of bit shift circuits. .

【００３０】また、本発明の請求項８に係る色変換処理
装置は、入力第４、第５、第６の色信号に対する出力第
７、第８、第９の色信号を記憶する記憶手段の中央部の
単位立方格子の１辺を２^m-nとし、該記憶手段の端部の
単位立方格子の１辺を２^m-n+p（ｐは自然数でｎ＞ｐ）
としたものである。The color conversion processing device according to claim 8 of the present invention is a storage means for storing the output seventh, eighth and ninth color signals for the input fourth, fifth and sixth color signals. One side of the central unit cubic lattice is 2 ^mn, and one side of the unit cubic lattice at the end of the storage means is 2 ^{m-n + p} (p is a natural number n> p).
It is what

【００３１】[0031]

【作用】本発明の請求項１に係る色変換処理装置の記憶
手段は、第４、第５、第６の色信号を入力し、該入力信
号を示す第３の３次元色空間内の点の近傍の単位格子に
位置する、または位置すると仮定した複数点の第７、第
８、第９の色信号を出力し、補間係数生成手段は、前記
複数点の第７、第８、第９の色信号から補間信号を算出
するための補間係数を生成し、補間処理手段は、前記複
数点の第７、第８、第９の色信号と前記補間係数によ
り、第７、第８、第９の色信号を補間し、利得調整手段
は、補間された第７、第８、第９の色信号の利得を調整
するため、実時間またはそれに準ずる速度で高精度の色
変換を実現し、さらに、異なる色空間に依存する画像入
出力機器の間で色変換を繰り返すことにより生ずる色ず
れを低減することが可能となる。The storage means of the color conversion processing apparatus according to claim 1 of the present invention inputs the fourth, fifth, and sixth color signals, and indicates a point in the third three-dimensional color space indicating the input signal. Output the 7th, 8th, and 9th color signals of a plurality of points which are located on the unit lattice near or are located, and the interpolation coefficient generating means outputs the 7th, 8th, and 9th points of the plurality of points. An interpolation coefficient for calculating an interpolation signal from the color signal, and the interpolation processing means uses the seventh, eighth, and ninth color signals of the plurality of points and the interpolation coefficient to determine the seventh, eighth, and ninth colors. The 9th color signal is interpolated, and the gain adjusting means adjusts the gains of the interpolated seventh, eighth, and ninth color signals, so that high-accuracy color conversion is realized in real time or at a speed corresponding thereto. In addition, it is possible to reduce color misregistration caused by repeating color conversion between image input / output devices that depend on different color spaces. The ability.

【００３２】また、本発明の請求項２に係る色変換処理
装置の記憶手段は、第４、第５、第６の色信号を各々ｍ
（ｍは自然数）ビットのディジタル信号として入力し、
該入力信号を示す第３の３次元色空間内の点の近傍の単
位立方格子に位置する、または位置すると仮定した８点
の第７、第８、第９の色信号を出力し、補間係数生成手
段は、前記８点の第７、第８、第９の色信号に乗ずるた
めの補間係数を生成し、第１補間信号を出力する手段
は、ｍビットの第５、第６の色信号を含み、第４の色信
号が上位ｎ（ｎは自然数でｍ＞ｎ）ビット分の場合の４
点の単位平面格子に位置する第７、第８、第９の色信号
に、各々前記補間係数を乗じて加え合わせた第１補間信
号を出力し、第２補間信号を出力する手段は、同様にｍ
ビットの第５、第６の色信号を含み、第４の色信号が上
位ｎビット分に１を加えた場合の４点の単位平面格子に
位置する第７、第８、第９の色信号に、各々前記補間係
数を乗じて加え合わせた第２補間信号を出力し、補間処
理手段は第１補間信号に２ⁿから下位ｍ−ｎビット分の
第４の色信号を減じたものを乗じて、第２補間信号に下
位ｍ−ｎビット分の第４の色信号を乗じたものを加える
ことにより、第７、第８、第９の色信号を算出し、利得
調整手段は、補間された第７、第８、第９の色信号の利
得を調整するため、少ない回路規模で実時間またはそれ
に準ずる速度で高精度の色変換を実現し、さらに、異な
る色空間に依存する画像入出力機器の間で色変換を繰り
返すことにより生ずる色ずれを低減することが可能とな
る。Further, the storage means of the color conversion processing device according to claim 2 of the present invention stores the fourth, fifth and sixth color signals in m units respectively.
Input (m is a natural number) bit digital signal,
Outputting 8 points of 7th, 8th and 9th color signals which are located on the unit cubic lattice in the vicinity of a point in the third three-dimensional color space indicating the input signal or are assumed to be located, and the interpolation coefficient The generating means generates an interpolation coefficient for multiplying the seventh, eighth, and ninth color signals at the eight points, and the means for outputting the first interpolation signal is an m-bit fifth and sixth color signal. 4 in the case where the fourth color signal includes the upper n bits (n is a natural number and m> n)
The seventh, eighth, and ninth color signals located on the unit plane grid of points are multiplied by the interpolation coefficients and added to output a first interpolation signal, and a means for outputting a second interpolation signal is the same. To m
7th, 8th, and 9th color signals, which include 5th and 6th color signals of bits, and which are located in the unit plane lattice of 4 points when the 4th color signal adds 1 to the upper n bits To output a second interpolated signal obtained by multiplying each of them by the interpolation coefficient, and the interpolation processing means multiplies the first interpolated signal by 2 ⁿ minus the fourth color signal of lower m−n bits. Then, the 7th, 8th, and 9th color signals are calculated by adding the product of the 4th color signal of the lower mn bits to the 2nd interpolation signal, and the gain adjusting means interpolates. In addition, since the gains of the seventh, eighth, and ninth color signals are adjusted, highly accurate color conversion can be realized with a small circuit scale in real time or at a speed equivalent thereto, and further, image input / output depending on different color spaces. It is possible to reduce color misregistration caused by repeating color conversion between devices.

【００３３】また、本発明の請求項３に係る色変換処理
装置の利得調整手段は、第７、第８、第９の色信号で表
わされる特定色が、第１、第２、第３の色信号で表わさ
れる特定色と一致するように、第７、第８、第９の色信
号の利得を調整するため、異なる色空間に依存する画像
入出力機器の間で色変換を繰り返しても、肌色など色再
現性を重視する特定色の色変換誤差を小さくすることが
可能となる。In the gain adjusting means of the color conversion processing device according to claim 3 of the present invention, the specific colors represented by the seventh, eighth and ninth color signals are the first, second and third. Since the gains of the seventh, eighth, and ninth color signals are adjusted so as to match the specific color represented by the color signal, even if color conversion is repeated between image input / output devices that depend on different color spaces. It is possible to reduce the color conversion error of a specific color such as flesh color that emphasizes color reproducibility.

【００３４】また、本発明の請求項４に係る色変換処理
装置の利得調整手段は、第７、第８、第９の色信号で表
わされる無彩色が、第１、第２、第３の色信号で表わさ
れる無彩色と一致するように、第７、第８、第９の色信
号の利得を調整するため、異なる色空間に依存する画像
入出力機器の間で色変換を繰り返しても、白バランスの
崩れを小さくすることが可能となる。Further, in the gain adjusting means of the color conversion processing device according to claim 4 of the present invention, the achromatic colors represented by the seventh, eighth and ninth color signals are the first, second and third achromatic colors. Since the gains of the seventh, eighth, and ninth color signals are adjusted so as to match the achromatic color represented by the color signal, even if color conversion is repeated between image input / output devices that depend on different color spaces. It is possible to reduce the loss of white balance.

【００３５】また、本発明の請求項５に係る色変換処理
装置の補間係数生成手段は、第４、第５、第６の色信号
が各々ｍビットのディジタル信号の場合、下位ｍ−ｎビ
ット分の第５、第６の色信号を中心として１辺が２^m-n
ビットの単位平面を、第５の色信号の軸方向と第６の色
信号の軸方向で、４分割した場合の４平面の面積を補間
係数として出力するため、小容量の記憶手段と補間処理
手段により高精度の色変換を行なうことが可能となり、
回路規模を小さくすることが可能となる。Further, the interpolation coefficient generating means of the color conversion processing device according to the fifth aspect of the present invention, when the fourth, fifth and sixth color signals are digital signals of m bits each, lower mn bits. 2 ^{mn on} one side with the fifth and sixth color signals as the center
Since the unit plane of the bit is divided into four in the axial direction of the fifth color signal and the axial direction of the sixth color signal, the area of the four planes is output as an interpolation coefficient. It becomes possible to perform highly accurate color conversion by means of
It is possible to reduce the circuit scale.

【００３６】また、本発明の請求項６に係る色変換処理
装置の補間係数生成手段は、下位ｍ−ｎビット分の第
５、第６の色信号を入力して、補間信号の算出に必要な
４つの補間係数を４つの記憶手段で構成したため、乗算
器の数を減らし、回路規模を小さくすることが可能とな
る。Further, the interpolation coefficient generating means of the color conversion processing device according to claim 6 of the present invention is required to calculate the interpolation signal by inputting the fifth and sixth color signals of the lower mn bits. Since such four interpolation coefficients are composed of four storage means, the number of multipliers can be reduced and the circuit scale can be reduced.

【００３７】また、本発明の請求項７に係る色変換処理
装置の補間係数生成手段は、下位ｍ−ｎビット分の第
５、第６の色信号を入力して、記憶手段により補間信号
の算出に必要な４つの補間係数のうち１つの補間係数を
出力し、該記憶手段の出力信号と複数の加算器及び複数
のビットシフト回路から他の３つの補間係数を算出する
ため、乗算器の数を減らし、回路規模を小さくすること
が可能となる。Further, the interpolation coefficient generating means of the color conversion processing device according to claim 7 of the present invention inputs the fifth and sixth color signals for the lower mn bits and stores the interpolation signal by the storage means. One of the four interpolation coefficients necessary for the calculation is output, and the other three interpolation coefficients are calculated from the output signal of the storage means, the plurality of adders, and the plurality of bit shift circuits. It is possible to reduce the number and reduce the circuit scale.

【００３８】また、本発明の請求項８に係る色変換処理
装置の記憶手段は、中央部の単位立方格子の１辺を２
^m-nとし、端部の単位立方格子の１辺を２^m-n+p（ｐは自
然数でｎ＞ｐ）としたため、記憶手段の容量に対する色
変換精度を向上させることが可能となる。Further, the storage means of the color conversion processing device according to the eighth aspect of the present invention is arranged such that one side of the unit cubic lattice in the central portion is 2
^{Since mn} and one side of the unit cubic lattice at the end are 2 ^{m-n + p} (p is a natural number n> p), it is possible to improve the color conversion accuracy with respect to the capacity of the storage unit.

【００３９】[0039]

【実施例】【Example】

実施例１．図１は本発明の実施例１による色変換処理装
置を示すブロック回路図である。図において、１は３次
元ＬＵＴ、２は補間係数生成回路、３から１２は乗算
器、１３，１４は加算回路、１５は加算器、１６はビッ
ト反転回路、２４は利得制御回路である。Example 1. 1 is a block circuit diagram showing a color conversion processing device according to a first embodiment of the present invention. In the figure, 1 is a three-dimensional LUT, 2 is an interpolation coefficient generation circuit, 3 to 12 are multipliers, 13 and 14 are addition circuits, 15 is an adder, 16 is a bit inverting circuit, and 24 is a gain control circuit.

【００４０】入力信号Li^*,ai^*,bi^* の上位信号Ln^*,an^*,
bn^* を３次元ＬＵＴ１に入力する。また、ai^*,bi^* の下
位信号a^*,b^* を補間係数生成回路２に入力し、Li^* の下
位信号l^*をビット反転回路１６に入力する。３次元ＬＵ
Ｔ１の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を各々乗算器３，
４，５，６，７，８，９，１０に入力する。補間係数生
成回路２の出力T₀,T₁,T₂,T₃ を各々乗算器３，４，５，
６及び７，８，９，１０に入力する。乗算器３，４，
５，６の出力を加算回路１３に入力し、乗算器７，８，
９，１０の出力を加算回路１４に入力する。ビット反転
回路１６の出力及び加算回路１３の出力ptを乗算器１１
に入力し、Li^* の下位信号l^*及び加算回路１４の出力pt
■ を乗算器１２に入力する。この２つの乗算器１１，
１２の出力を加算器１５に入力し、出力の上位８ビット
分ｐを得る。出力信号ｐを利得制御回路２４に入力し、
出力p■を得る。Upper signal Ln ^* , an ^* , of input signals Li ^* , ai ^* , bi ^*
Input bn ^* into the three-dimensional LUT1. The lower signals a ^* and b ^* of ai ^* and bi ^* are input to the interpolation coefficient generation circuit 2, and the lower signal l ^* of Li ^* is input to the bit inverting circuit 16. Three-dimensional LU
Output p ₀ of _{T1, p 1, p 2,} p 3, p 4, p 5, p 6, p 7 each multiplier 3,
Input to 4, 5, 6, 7, 8, 9, 10. The outputs T ₀ , T ₁ , T ₂ , T ₃ of the interpolation coefficient generation circuit 2 are respectively multiplied by multipliers 3, 4, 5,
Input to 6 and 7, 8, 9, 10. Multipliers 3, 4,
The outputs of 5, 6 are input to the adder circuit 13, and the multipliers 7, 8,
The outputs of 9 and 10 are input to the adder circuit 14. The output of the bit inversion circuit 16 and the output pt of the addition circuit 13 are multiplied by the multiplier 11
To the lower signal l ^{* of} Li ^* and the output pt of the adder circuit 14
Is input to the multiplier 12. These two multipliers 11,
The output of 12 is input to the adder 15, and the upper 8 bits p of the output are obtained. The output signal p is input to the gain control circuit 24,
Get the output p ■.

【００４１】動作について説明する。入力信号Li^*,ai^*,
bi^* を各々８ビットとする。入力信号Li^*,ai^*,bi^*の各
々上位３ビット分Ln^*,an^*,bn^*を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^*の近傍８点の単位立方格子(Ln
^*,an^*,bn^*),(Ln^*,an^*+Dn,bn^*),(Ln^*,an^*+Dn,bn^*+Dn),(L
n^*,an^*,bn^*+Dn),(Ln^*+Dn,an^*,bn^*),(Ln^*+Dn,an^*+Dn,b
n^*),(Ln^*+Dn,an^*+Dn,bn^*+Dn),(Ln^*+Dn,an^*,bn^*+Dn)に位
置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。ただ
し、Dnは３次元ＬＵＴ１の単位立方格子の１辺の長さで
2⁵である。The operation will be described. Input signal Li ^* , ai ^* ,
Each bi ^* is 8 bits. Input signals Li ^*, ai ^*, bi each upper 3 bits Ln ^* of ^*, an ^*, enter the bn ^* on the three-dimensional LUT 1, the input signal Li ^*, ai ^*, the unit cubic lattice near eight points bi ^* (Ln
^* , an ^* , bn ^* ), (Ln ^* , an ^* + Dn, bn ^* ), (Ln ^* , an ^* + Dn, bn ^* + Dn), (L
n ^* , an ^* , bn ^* + Dn), (Ln ^* + Dn, an ^* , bn ^* ), (Ln ^* + Dn, an ^* + Dn, b
n ^* ), (Ln ^* + Dn, an ^* + Dn, bn ^* + Dn), (Ln ^* + Dn, an ^* , bn ^* + Dn) Output signal p ₀ , p ₁ , p ₂ , p _{Get 3} , p ₄ , p ₅ , p ₆ , p ₇ . However, Dn is the length of one side of the unit cubic lattice of the three-dimensional LUT1.
²⁵ .

【００４２】また、入力信号ai^*,bi^*の各々下位５ビッ
ト分a^*,b^*を補間係数生成回路２に入力し、図２に示す
ような補間係数T₀,T₁,T₂,T₃ を得る。図２は、３次元Ｌ
ＵＴ１の単位立方格子の上面（p₄,p₅,p₆,p₇ 点から成る
単位平面）、下面（p₀,p₁,p₂,p₃点から成る単位平面）
及び、入力信号Li^* のL^*軸における位置を示したもので
ある。T₀,T₁,T₂,T₃ は入力信号ai^*,bi^* の下位５ビット
分のa^*,b^* に位置する点を中心として、１辺が2⁵ビット
の単位平面を、a^*軸方向とb^*軸方向で４分割した場合の
４平面に相当する補間係数である。 T₀＝(Dn-a^*)×(Dn-b^*) ……（２６） T₁＝a^*×(Dn-b^*) ……（２７） T₂＝a^*×b^* ……（２８） T₃＝(Dn-a^*)×b^* ……（２９）Further, an input signal ai ^*, bi each lower 5 bits a ^* of ^*, and b ^* input to the interpolation coefficient generation circuit 2, the interpolation coefficients T ₀ as shown in FIG. 2, T _1, T _2, Get T ₃ . Figure 2 is a three-dimensional L
Upper surface (unit plane consisting of p ₄ , p ₅ , p ₆ , p ₇ points) and lower surface (unit plane consisting of p ₀ , p ₁ , p ₂ , p ₃ points) of the unit cubic lattice of UT1
And the position of the input signal Li ^{* on} the L ^* axis. T ₀ , T ₁ , T ₂ , T ₃ are unit planes each having ²⁵ bits on one side with a point located at a ^* , b ^* for the lower 5 bits of the input signals ai ^* , bi ^* as a center. Interpolation coefficient corresponding to 4 planes when divided into 4 in the ^* axis direction and b ^* axis direction. ^{_{T 0 = (Dn-a *}} ) × (Dn-b *) ...... (26) T 1 = a * × (Dn-b *) ...... (27) T 2 = a * × b * ...... (28 ) T ₃ = (Dn-a ^* ) × b ^* …… (29)

【００４３】図３は補間係数生成回路２の構成を示すブ
ロック回路図である。図において、１８，１９はビット
反転回路、２０から２３は乗算器である。Dnは単位立方
格子の１辺の長さであるため、入力信号８ビットのうち
上位３ビット分を３次元ＬＵＴ１に入力する場合、Dn=2
⁵となる。したがって、Dn-rはrの全ビットを反転したも
のになる。同様にDn-bもb の全ビットを反転したものに
なる。上述したことを利用すると、ビット反転回路１
８，１９及び乗算器２０，２１，２２，２３により、式
（２６），（２７），（２８），（２９）の演算を実現
することができる。FIG. 3 is a block circuit diagram showing the configuration of the interpolation coefficient generating circuit 2. In the figure, 18 and 19 are bit inversion circuits, and 20 to 23 are multipliers. Since Dn is the length of one side of the unit cubic lattice, when the upper 3 bits of the 8 bits of the input signal are input to the 3D LUT 1, Dn = 2
It will be ⁵ . Therefore, Dn-r is the inversion of all bits of r. Similarly, Dn-b is the inversion of all bits of b. Using the above, the bit inversion circuit 1
The operations of the equations (26), (27), (28), and (29) can be realized by the eight and nineteen and the multipliers 20, 21, 22, and 23.

【００４４】図１における乗算器３，４，５，６、加算
回路１３を用いて、第１補間信号ptを算出する。また、
乗算器７，８，９，１０、加算回路１４を用いて、第２
補間信号pt■を算出する。それぞれ、算出式は式（３
０），（３１）で表わされる。 pt＝p₀T₀+p₁T₁+p₂T₂+p₃T₃ ……（３０） pt■＝p₄T₀+p₅T₁+p₆T₂+p₇T₃ ……（３１） （３０），（３１）式では、各格子点の信号に、入力信
号ai^*,bi^* を中心として点対称に位置する面積を、それ
ぞれ補間係数として掛け合わせることにより、a^*,b^* 平
面における２つの補間信号を算出している。この２つの
補間信号pt,pt■をさらにL^*軸で補間することにより、
３次元補間を実現する。単位立方格子の１辺の長さをDn
とすると、出力信号ｐは式（３２）のように算出され
る。 ｐ＝{pt■×l^*+pt×(Dn-l^*)}/Dn³ ……（３２）The first interpolation signal pt is calculated using the multipliers 3, 4, 5, 6 and the adder circuit 13 shown in FIG. Also,
Using the multipliers 7, 8, 9, 10 and the adder circuit 14, the second
Calculate the interpolation signal pt ■. The calculation formula is the formula (3
It is represented by 0) and (31). pt ＝ p ₀ T ₀ + p ₁ T ₁ + p ₂ T ₂ + p ₃ T ₃ …… (30) pt ■ ＝ p ₄ T ₀ + p ₅ T ₁ + p ₆ T ₂ + p ₇ T ₃ …… (31) In the equations (30) and (31), the signals at the respective lattice points are multiplied by the areas located point-symmetrically with respect to the input signals ai ^* and bi ^* as interpolation coefficients, respectively, to obtain a ^* , Two interpolation signals in the b ^* plane are calculated. By interpolating these two interpolation signals pt, pt ■ with the L ^* axis,
Realize three-dimensional interpolation. Dn is the length of one side of the unit cubic lattice
Then, the output signal p is calculated as in Expression (32). p = {pt ■ × l ^* + pt × (Dn-l ^* )} / Dn ³ (32)

【００４５】ただし、l^*は入力信号Li^* の下位５ビット
分であり、Dn³ で割っているのは、補間係数を１に正規
化するためである。ここで、Dn³は2¹⁵となるため、実際
には１５ビット分桁下げすることにより算出できる。式
（３２）の演算を乗算器１１，１２、加算器１５、ビッ
ト反転回路１６で実現する。入力信号Li^* の下位５ビッ
ト分l^*を乗算器１２とビット反転回路１６に入力する。
第１補間信号pt、第２補間信号pt■ を各々乗算器１
１，１２に入力する。乗算器１１，１２の出力信号を加
算器１５に入力し、出力の上位８ビット分ｐを得る。ｐ
はp₀,p₁,p₂,p₃,p₄, p₅,p₆,p₇に各々補間係数を乗じて加
え合わせ、さらに、補間係数を１に正規化するために下
位１５ビット分を切り捨てたものである。同様の演算方
法によりＲ，Ｇ，Ｂの補間処理を行なう。However, l ^* is the lower 5 bits of the input signal Li ^* , and is divided by Dn ³ in order to normalize the interpolation coefficient to 1. Here, Dn ³ is to become a 2 ^15, in fact can be calculated by lowering 15 bits of digits. The calculation of Expression (32) is realized by the multipliers 11 and 12, the adder 15, and the bit inverting circuit 16. The lower 5 bits l ^* of the input signal Li ^* are input to the multiplier 12 and the bit inverting circuit 16.
Each of the first interpolation signal pt and the second interpolation signal pt
Enter 1 and 12. The output signals of the multipliers 11 and 12 are input to the adder 15 to obtain the upper 8 bits p of the output. p
Is p ₀ , p ₁ , p ₂ , p ₃ , p ₄ , p ₅ , p ₆ , p ₇ multiplied by each interpolation coefficient and added. Furthermore, the lower 15 bits are used to normalize the interpolation coefficient to 1. Is cut off. Interpolation processing of R, G and B is performed by the same calculation method.

【００４６】利得制御回路２４の動作について説明す
る。例えば、コンピュータ（Ｒ，Ｇ，Ｂ信号で表わされ
る３次元色空間）からカラープリンタ（シアンCy、マジ
ェンタMg、イエローYeで表わされる３次元色空間）に色
情報を伝送する場合、色変換により生ずる色ずれを少な
くするために、補間信号Cy,Mg,Yeに各々係数Ck,Mk,Ykを
乗ずる。 Cy■＝Cy×Ck ……（３３） Mg■＝Mg×Mk ……（３４） Ye■＝Ye×Yk ……（３５） 上式における係数Mk,Ck,Ykについて説明する。例えば、
ＲＧＢ色空間からCIE 1976 L^*a^*b^* 均等知覚色空間に一
度変換した後、ＣＭＹ色空間に変換する場合、ＲＧＢ色
空間におけるR₁=G₁=B₁=50 ％のグレーに対応するＣＭＹ
色空間のCy₁,Mg₁,Ye₁ が、これらの変換を経てCy₂,Mg₂,
Ye₂ になったとする。このCy₂,Mg₂,Ye₂ がCy₁,Mg₁,Ye₁
となるように係数Ck,Mk,Ykを設定する。 Ck＝Cy₁/Cy₂ ……（３６） Mk＝Mg₁/Mg₂ ……（３７） Yk＝Ye₁/Ye₂ ……（３８） 式（３３），（３４），（３５）に示す演算を利得制御
回路２４で行う。伝送前の色空間にしたがって制御信号
Csp を変化させ、上記３つの係数の値を変化させること
により、どのような色空間からの色変換であっても色ず
れを少なくすることが可能となる。The operation of the gain control circuit 24 will be described. For example, when color information is transmitted from a computer (three-dimensional color space represented by R, G, B signals) to a color printer (three-dimensional color space represented by cyan Cy, magenta Mg, and yellow Ye), color information is generated by color conversion. In order to reduce the color shift, the interpolation signals Cy, Mg, Ye are multiplied by the coefficients Ck, Mk, Yk, respectively. Cy ■ = Cy × Ck (33) Mg ■ = Mg × Mk (34) Ye ■ = Ye × Yk (35) The coefficients Mk, Ck, and Yk in the above equation will be described. For example,
When converting from the RGB color space to the CIE 1976 L ^* a ^* b ^* uniform perceptual color space and then to the CMY color space, R ₁ = G ₁ = B ₁ = 50% gray in the RGB color space is supported. CMY
Cy ₁ , Mg ₁ ,, Ye _{1 of the} color space undergoes these conversions and Cy ₂ , Mg ₂ ,
Let's say Ye ₂ . This Cy ₂ , Mg ₂ , Ye ₂ is Cy ₁ , Mg ₁ , Ye ₁
The coefficients Ck, Mk, Yk are set so that Ck = Cy ₁ / Cy ₂ (36) Mk = Mg ₁ / Mg ₂ (37) Yk = Ye ₁ / Ye ₂ (38) Equation (33), (34), (35) The calculation is performed by the gain control circuit 24. Control signal according to the color space before transmission
By changing Csp and changing the values of the above three coefficients, it is possible to reduce color misregistration in any color conversion from any color space.

【００４７】実施例２．図４は、本発明の実施例２によ
る色変換処理装置を示すブロック回路図である。図にお
いて、図１と同一部分には同一符号を付し、説明を省略
する。Example 2. FIG. 4 is a block circuit diagram showing a color conversion processing device according to the second embodiment of the present invention. In the figure, the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted.

【００４８】入力信号Li^*,ai^*,bi^* の上位信号Ln^*,an^*,
bn^* を３次元ＬＵＴ１に入力する。また、ai^*,bi^* の下
位信号a^*,b^* を補間係数生成回路２に入力し、Li^* の下
位信号l^*をビット反転回路１６に入力する。３次元ＬＵ
Ｔ１の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を各々乗算器３，
４，５，６，７，８，９，１０に入力する。補間係数生
成回路２の出力T₀,T₁,T₂,T₃ を各々乗算器３，４，５，
６及び７，８，９，１０に入力する。乗算器３，４，
５，６の出力を加算回路１３に入力し、乗算器７，８，
９，１０の出力を加算回路１４に入力する。ビット反転
回路１６の出力及び加算回路１３の出力ptを乗算器１１
に入力し、Li^* の下位信号l^*及び加算回路１４の出力pt
■ を乗算器１２に入力する。この２つの乗算器１１，
１２の出力を加算器１５に入力し、出力の上位８ビット
分ｐを得る。Upper signal Ln ^* , an ^* , of input signals Li ^* , ai ^* , bi ^*
Input bn ^* into the three-dimensional LUT1. The lower signals a ^* and b ^* of ai ^* and bi ^* are input to the interpolation coefficient generation circuit 2, and the lower signal l ^* of Li ^* is input to the bit inverting circuit 16. Three-dimensional LU
Output p ₀ of _{T1, p 1, p 2,} p 3, p 4, p 5, p 6, p 7 each multiplier 3,
Input to 4, 5, 6, 7, 8, 9, 10. The outputs T ₀ , T ₁ , T ₂ , T ₃ of the interpolation coefficient generation circuit 2 are respectively multiplied by multipliers 3, 4, 5,
Input to 6 and 7, 8, 9, 10. Multipliers 3, 4,
The outputs of 5, 6 are input to the adder circuit 13, and the multipliers 7, 8,
The outputs of 9 and 10 are input to the adder circuit 14. The output of the bit inversion circuit 16 and the output pt of the addition circuit 13 are multiplied by the multiplier 11
To the lower signal l ^{* of} Li ^* and the output pt of the adder circuit 14
Is input to the multiplier 12. These two multipliers 11,
The output of 12 is input to the adder 15, and the upper 8 bits p of the output are obtained.

【００４９】動作について説明する。入力信号Li^*,ai^*,
bi^* を各々８ビットとする。入力信号Li^*,ai^*,bi^* の各
々上位３ビット分Ln^*,an^*,bn^* を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^* の近傍８点の単位立方格子に
位置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。The operation will be described. Input signal Li ^* , ai ^* ,
Each bi ^* is 8 bits. Input signals Li ^*, ai ^*, bi each upper 3 bits Ln ^* of ^*, an ^*, enter the bn ^* on the three-dimensional LUT 1, the input signal Li ^*, ai ^*, the unit cubic lattice near eight points bi ^* The output signals p ₀ , p ₁ , p ₂ , p ₃ , p ₄ , p ₅ , p ₆ , p _{7 located at} are obtained.

【００５０】３次元ＬＵＴ１の出力信号は、入力Ln^*,an
^*,bn^* に対応する出力Ｒ，Ｇ，Ｂに各々係数Rk,Gk,Bkを
乗じたR■,G■,B■である。 R■＝Ｒ×Rk ……（３９） G■＝Ｇ×Gk ……（４０） B■＝Ｂ×Bk ……（４１） 上式における係数Rk,Gk,Bkについて説明する。例えば、
ＲＧＢ色空間からCIE 1976 L^*a^*b^* 均等知覚色空間に変
換し、ＲＧＢ色空間に逆変換する場合、元のＲＧＢ色空
間における R₁=G₁=B₁=50％のグレーが、変換、逆変換を
経てR₂,G₂,B₂になったとする。このR₂,G₂,B₂がR₁,G₁,B₁
となるように係数Rk,Gk,Bkを設定する。 Rk＝R₁/R₂ ……（４２） Gk＝G₁/G₂ ……（４３） Bk＝B₁/B₂ ……（４４） このような係数を乗じた変換値を３次元ＬＵＴ１に格納
する。The output signal of the three-dimensional LUT 1 is the input Ln ^* , an
Outputs R, G, B corresponding to ^* , bn ^* are multiplied by coefficients Rk, Gk, Bk, respectively, and are R, G, and B. R ■ = R × Rk (39) G ■ = G × Gk (40) B ■ = B × Bk (41) The coefficients Rk, Gk, Bk in the above equation will be described. For example,
When converting from the RGB color space to the CIE 1976 L ^* a ^* b ^* uniform perceptual color space and converting back to the RGB color space, R ₁ = G ₁ = B ₁ = 50% gray in the original RGB color space It is assumed that R ₂ , G ₂ , and B ₂ are obtained through conversion and inverse conversion. This R ₂ ,, G ₂ ,, B ₂ is R ₁ ,, G ₁ ,, B ₁
The coefficients Rk, Gk, Bk are set so that Rk = R ₁ / R ₂ (42) Gk = G ₁ / G ₂ (43) Bk = B ₁ / B ₂ (44) The converted value obtained by multiplying such a coefficient into the three-dimensional LUT1. Store.

【００５１】また、入力信号ai^*,bi^* の各々下位５ビッ
ト分a^*,b^* を補間係数生成回路２に入力し、補間係数
T₀,T₁,T₂,T₃ を得る。乗算器３，４，５，６、加算回路
１３を用いて、第１補間信号ptを算出する。また、乗算
器７，８，９，１０、加算回路１４を用いて、第２補間
信号pt■ を算出する。この２つの補間信号pt,pt■をさ
らにL^*軸で補間することにより、３次元補間を実現す
る。第１補間信号pt、第２補間信号pt■ を各々乗算器
１１，１２に入力する。乗算器１１，１２の出力信号を
加算器１５に入力し、出力の上位８ビット分ｐを得る。
ｐはp₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇ に各々補間係数を乗じて
加え合わせ、さらに、補間係数を１に正規化するために
下位１５ビット分を切り捨てたものである。同様の演算
方法によりＲ，Ｇ，Ｂの補間処理を行なう。Further, the lower 5 bits a ^* and b ^* of the input signals ai ^* and bi ^* are input to the interpolation coefficient generating circuit 2 to generate the interpolation coefficient.
Obtain T ₀ , T ₁ , T ₂ and T ₃ . The first interpolation signal pt is calculated by using the multipliers 3, 4, 5, 6 and the adder circuit 13. The second interpolating signal pt 1 is calculated using the multipliers 7, 8, 9, 10 and the adding circuit 14. Three-dimensional interpolation is realized by further interpolating the two interpolation signals pt, pt ■ on the L ^* axis. The first interpolation signal pt and the second interpolation signal pt 1 are input to the multipliers 11 and 12, respectively. The output signals of the multipliers 11 and 12 are input to the adder 15 to obtain the upper 8 bits p of the output.
p is added together by multiplying each interpolation coefficient _{p 0, p 1, p 2} , p 3, p 4, p 5, p 6, p 7, further lower 15 bits in order to normalize the interpolation coefficient 1 It is a cut-off of minutes. Interpolation processing of R, G and B is performed by the same calculation method.

【００５２】実施例３．本発明の実施例３による色変換
処理装置の構成は、図１と同様であり、補間係数生成回
路２における信号処理が異なる。Example 3. The configuration of the color conversion processing device according to the third embodiment of the present invention is the same as that of FIG. 1, but the signal processing in the interpolation coefficient generation circuit 2 is different.

【００５３】動作について説明する。入力信号Li^*,ai^*,
bi^* を各々８ビットとする。入力信号Li^*,ai^*,bi^* の各
々上位３ビット分Ln^*,an^*,bn^* を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^* の近傍８点の単位立方格子に
位置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。ま
た、入力信号ai^*,bi^* の各々下位５ビット分a^*,b^*を補
間係数生成回路２に入力し、図２に示すような面積に相
当する補間係数T₀,T₁,T₂,T₃ を得る。The operation will be described. Input signal Li ^* , ai ^* ,
Each bi ^* is 8 bits. Input signals Li ^*, ai ^*, bi each upper 3 bits Ln ^* of ^*, an ^*, enter the bn ^* on the three-dimensional LUT 1, the input signal Li ^*, ai ^*, the unit cubic lattice near eight points bi ^* The output signals p ₀ , p ₁ , p ₂ , p ₃ , p ₄ , p ₅ , p ₆ , p _{7 located at} are obtained. Further, the lower 5 bits a ^* and b ^* of the input signals ai ^* and bi ^* are input to the interpolation coefficient generation circuit 2, and the interpolation coefficients T ₀ , T ₁ and T ₂ corresponding to the areas shown in FIG. 2 are input. , Get T ₃ .

【００５４】図５は本実施例における補間係数生成回路
２の構成を示す図である。図において、２５，２６，２
７，２８は乗算回路、２９，３０はビット反転回路であ
る。乗算回路２５，２６，２７，２８は入力a^*,b^* に対
して、式（２６），（２７），（２８），（２９）に示
すT₀,T₁,T₂,T₃ を出力する。入力a^*,b^* は共に５ビッ
ト、出力T₀,T₁,T₂,T₃ は１０ビットであるから、乗算回
路２５，２６，２７，２８をＬＵＴで構成すると総容量
は40ｋビットとなる。この容量では、乗算器４つを用い
る方が回路規模は小さい。そこで、入力信号を上位信号
と下位信号に分割して掛け算することによりＬＵＴの縮
小を行なう。式（４５），（４６）に示すように、入力
a^*,b^* を上位信号a_H ^*,b_H ^* と下位信号a_L ^*,b_L ^* に分ける
と、T₂は式（４７）のように表わされる。 a^*＝a_H ^*×2^K+a_L ^* ……（４５） b^*＝b_H ^*×2^K+b_L ^* ……（４６） T₂＝a^*×b^* ＝a_H ^*b_H ^*×2^2K+(a_H ^*b_L ^*+a_L ^*b_H ^*)×2^K+a_L ^*b_L ^* ……（４７） a^*,b^*は各々５ビットの信号であるから、Ｋを３とし
て、a^*,b^*を上位２ビットと下位３ビットに分割する。
その結果、入力３ビット、出力６ビットのＬＵＴが１６
個必要となるが、容量は6kビットに縮小できる。式（４
７）からも明らかなように、加算器が全部で１２個必要
となるが、回路規模は乗算器４つを用いるよりも小さく
なる。FIG. 5 is a diagram showing the configuration of the interpolation coefficient generating circuit 2 in this embodiment. In the figure, 25, 26, 2
Reference numerals 7 and 28 are multiplication circuits, and 29 and 30 are bit inversion circuits. The multiplying circuits 25, 26, 27, 28 apply T ₀ , T ₁ , T ₂ , T ₃ shown in the equations (26), (27), (28), (29) to the inputs a ^* , b ^* . Output. Since the inputs a ^* and b ^* are both 5 bits and the outputs T ₀ , T ₁ , T ₂ and T ₃ are 10 bits, if the multiplication circuits 25, 26, 27 and 28 are configured by LUTs, the total capacity is 40 kbits. Become. With this capacity, the circuit scale is smaller when four multipliers are used. Therefore, the LUT is reduced by dividing the input signal into an upper signal and a lower signal and multiplying them. Input as shown in equations (45) and (46)
When a ^* and b ^* are divided into upper signals a _H ^* and b _H ^* and lower signals a _L ^* and b _L ^* , T ₂ is expressed by equation (47). a ^* = a _H ^* x 2 ^K + a _L ^* ... (45) b ^* = b _H ^* x 2 ^K + b _L ^* ... (46) T ₂ = a ^* x b ^* = a _H ^* b _H ^* × 2 ^2K + (a _H ^* b _L ^* + a _L ^* b _H ^* ) × 2 ^K + a _L ^* b _L ^* ... (47) Since a ^* and b ^* are 5-bit signals respectively, When K is 3, a ^* and b ^* are divided into upper 2 bits and lower 3 bits.
As a result, the LUT of 3 bits for input and 6 bits for output is 16
Although the number is required, the capacity can be reduced to 6k bits. Expression (4
As is clear from 7), twelve adders are required in total, but the circuit scale is smaller than when four multipliers are used.

【００５５】図６は式（４７）を実現する乗算回路２７
の構成を示す図である。図において、３１，３２，３
３，３４は入力３ビットに対して６ビットの乗算結果を
出力するＬＵＴ、３５，３６，３７は加算器、３８は６
ビットシフト回路、３９は３ビットシフト回路である。
ＬＵＴ３１，３２，３３，３４により、a_H ^*b_H ^*,a_L ^*b_H ^*,
a_H ^*b_L ^*,a_L ^*b_L ^* を算出する。加算器３５により、a_L ^*b_H ^*
+a_H ^*b_L ^* を算出し、６ビットシフト回路３８によりa_H ^*b
_H ^*を６ビット分桁上げして、３ビットシフト回路３９に
よりa_L ^*b_H ^*+a_H ^*b_L ^* を３ビット分桁上げして、これらの
信号を加算器３６，３７により加算して、T₂を算出す
る。乗算回路２５，２６，２８も同様な回路構成で構成
できる。FIG. 6 shows a multiplication circuit 27 for realizing the equation (47).
It is a figure which shows the structure of. In the figure, 31, 32, 3
Reference numerals 3 and 34 denote LUTs that output a 6-bit multiplication result with respect to input 3 bits; 35, 36 and 37 adders; and 38, 6
The bit shift circuit 39 is a 3-bit shift circuit.
By the LUTs 31, 32, 33, 34, a _H ^* b _H ^* , a _L ^* b _H ^* ,
Calculate a _H ^* b _L ^* and a _L ^* b _L ^* . With the adder 35, a _L ^* b _H ^*
+ a _H ^* b _L ^* is calculated, a _H ^* b by 6-bit shift circuit 38
_{The H} ^* is carried by 6 bits, the 3 bit shift circuit 39 carries a _L ^* b _H ^* + a _H ^* b _L ^* by 3 bits, and these signals are added by the adders 36 and 37. Then, T ₂ is calculated. The multiplication circuits 25, 26, 28 can also be configured with a similar circuit configuration.

【００５６】図１において、補間係数生成回路２の出力
T₀,T₁,T₂,T₃ を、それぞれ乗算器３，４，５，６及び乗
算器７，８，９，１０に入力し、これらの乗算器の出力
を、それぞれ加算回路１３，１４に入力して、第１補間
信号pt及び第２補間信号pt■を算出する。この２つの補
間信号を、式（３２）に示すようにL^*軸で補間すること
により３次元補間を行ない、出力信号ｐを得る。同様の
演算方法によりＲ，Ｇ，Ｂそれぞれの補間処理を行な
う。In FIG. 1, the output of the interpolation coefficient generation circuit 2
T ₀ , T ₁ , T ₂ , T ₃ are input to the multipliers 3, 4, 5, 6 and the multipliers 7, 8, 9, 10 respectively, and the outputs of these multipliers are added to the adder circuit 13, respectively. It is input to 14 to calculate the first interpolation signal pt and the second interpolation signal pt. Three-dimensional interpolation is performed by interpolating the two interpolation signals on the L ^* axis as shown in Expression (32), and the output signal p is obtained. Interpolation processing for each of R, G, and B is performed by the same calculation method.

【００５７】実施例４．本発明の実施例４による色変換
処理装置の構成は、図１と同様であり、補間係数生成回
路２における信号処理が異なる。Example 4. The configuration of the color conversion processing device according to the fourth embodiment of the present invention is the same as that of FIG. 1, but the signal processing in the interpolation coefficient generation circuit 2 is different.

【００５８】動作について説明する。入力信号Li^*,ai^*,
bi^* を各々８ビットとする。入力信号Li^*,ai^*,bi^* の各
々上位３ビット分Ln^*,an^*,bn^* を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^* の近傍８点の単位立方格子に
位置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。ま
た、入力信号ai^*,bi^* の各々下位５ビット分a^*,b^* を補
間係数生成回路２に入力し、図２に示すような面積に相
当する補間係数T₀,T₁,T₂,T₃ を得る。式（２８）で算出
される補間係数T₂だけを乗算回路２７から得、他の補間
係数T₀,T₁,T₃は式（４８），（４９），（５０）に示す
ようにT₂を用いて算出する。Dnは2⁵であるため、式（４
８），（４９），（５０）は加算器とビットシフト回路
の組み合わせで実現できる。 T₀＝(Dn-a^*)×(Dn-b^*) ＝Dn²-(a^*+b^*)×Dn+T₂ ……（４８） T₁＝a^*×(Dn-b^*) ＝a^*×Dn-T₂ ……（４９） T₃＝(Dn-a^*)×b^* ＝b^*×Dn-T₂ ……（５０）The operation will be described. Input signal Li ^* , ai ^* ,
Each bi ^* is 8 bits. Input signals Li ^*, ai ^*, bi each upper 3 bits Ln ^* of ^*, an ^*, enter the bn ^* on the three-dimensional LUT 1, the input signal Li ^*, ai ^*, the unit cubic lattice near eight points bi ^* The output signals p ₀ , p ₁ , p ₂ , p ₃ , p ₄ , p ₅ , p ₆ , p _{7 located at} are obtained. Further, the lower 5 bits a ^* and b ^* of the input signals ai ^* and bi ^* are input to the interpolation coefficient generation circuit 2, and the interpolation coefficients T ₀ , T ₁ and T ₂ corresponding to the areas shown in FIG. 2 are input. , Get T ₃ . Only the interpolation coefficient T ₂ calculated by the equation (28) is obtained from the multiplication circuit 27, and the other interpolation coefficients T ₀ , T ₁ , T ₃ are given by T as shown in equations (48), (49), (50). Calculate using ₂ . Since Dn is ²⁵ , the formula (4
8), (49) and (50) can be realized by a combination of an adder and a bit shift circuit. T ₀ = (Dn-a ^* ) x (Dn-b ^* ) = Dn ^2- (a ^* + b ^* ) x Dn + T ₂ (48) T ₁ = a ^* x (Dn-b ^* ) = a ^* × Dn-T ₂ …… (49) T ₃ = (Dn-a ^* ) × b ^* ＝ b ^* × Dn-T ₂ …… (50)

【００５９】図７は本実施例における補間係数生成回路
２の構成を示す図である。図において、４０，４１，４
２は５ビットシフト回路、４３，４４，４５，４６，４
７は加算器である。乗算回路２７により補間係数T₂を算
出する。a^*を５ビットシフト回路４０に入力して、出力
a^*×2⁵を得、加算器４３によりa^*×2⁵からT₂を減じて補
間係数T1を得る。同様に５ビットシフト回路４１と加算
器４４により補間係数T₃を得る。また、a^*とb^*を加算器
４７により加算したものを５ビットシフト回路４２に入
力し、(a^*+b^*)×2⁵を得、2¹⁰とT₂を加算器４５により加
算し、加算器４６により、この加算器４５の出力から(a
^*+b^*)×2⁵ を減じて補間係数T₀を得る。乗算器４つを使
用する場合に比べて、上記のような演算方法では、補間
係数生成回路２を総容量 1.5ｋビットのＬＵＴと、加算
器８個で実現でき、回路規模を縮小することが可能とな
る。FIG. 7 is a diagram showing the configuration of the interpolation coefficient generation circuit 2 in this embodiment. In the figure, 40, 41, 4
2 is a 5-bit shift circuit, 43, 44, 45, 46, 4
7 is an adder. The multiplication circuit 27 calculates the interpolation coefficient T ₂ . Input a ^* into the 5-bit shift circuit 40 and output
a ^* to obtain a × 2 ^5, to obtain an interpolation coefficient T1 from a ^* × 2 ⁵ by the adder 43 subtracts the T _2. Similarly, the 5-bit shift circuit 41 and the adder 44 obtain the interpolation coefficient T ₃ . The sum of a ^* and b ^* added by the adder 47 is input to the 5-bit shift circuit 42 to obtain (a ^* + b ^* ) × ²⁵ , and 2 ¹⁰ and T ₂ are added by the adder 45. From the output of the adder 45, (a
^* + b ^* ) × ²⁵ is subtracted to obtain the interpolation coefficient T ₀ . Compared with the case where four multipliers are used, the interpolation coefficient generation circuit 2 can be realized by the LUT having a total capacity of 1.5 kbits and eight adders by the above-described calculation method, and the circuit scale can be reduced. It will be possible.

【００６０】図１において、補間係数生成回路２の出力
T₀,T₁,T₂,T₃ を、それぞれ乗算器３，４，５，６及び乗
算器７，８，９，１０に入力し、これらの乗算器の出力
を、それぞれ加算回路１３，１４に入力して、第１補間
信号pt及び第２補間信号pt■を算出する。この２つの補
間信号を、式（３２）に示すようにL^*軸で補間すること
により３次元補間を行ない、出力信号ｐを得る。同様の
演算方法によりＲ，Ｇ，Ｂそれぞれの補間処理を行な
う。In FIG. 1, the output of the interpolation coefficient generation circuit 2
T ₀ , T ₁ , T ₂ , T ₃ are input to the multipliers 3, 4, 5, 6 and the multipliers 7, 8, 9, 10 respectively, and the outputs of these multipliers are added to the adder circuit 13, respectively. It is input to 14 to calculate the first interpolation signal pt and the second interpolation signal pt. Three-dimensional interpolation is performed by interpolating the two interpolation signals on the L ^* axis as shown in Expression (32), and the output signal p is obtained. Interpolation processing for each of R, G, and B is performed by the same calculation method.

【００６１】実施例５．図８は本発明の実施例５による
色変換処理装置を示すブロック回路図である。図におい
て、図１と同一部分には同一符号を付し、説明を省略す
る。４８はL^*軸用ＬＵＴ、４９はa^*軸用ＬＵＴ、５０は
b^*軸用ＬＵＴであり、３次元ＬＵＴ１の構成が図１とは
異なる。Example 5. FIG. 8 is a block circuit diagram showing a color conversion processing device according to a fifth embodiment of the present invention. In the figure, the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. 48 is an L ^* axis LUT, 49 is an a ^* axis LUT, and 50 is
It is a b ^* axis LUT, and the configuration of the three-dimensional LUT 1 is different from that in FIG.

【００６２】入力信号Li^*,ai^*,bi^* を各々L^*軸用ＬＵＴ
４８、a^*軸用ＬＵＴ４９、b^*軸用ＬＵＴ５０に入力し、
出力Li^*■,ai^*■,bi^*■を得る。この出力信号Li^*■,ai^*
■,bi^*■を３次元ＬＵＴ１に入力する。また、ai^*,bi^*
の下位信号a^*,b^* を補間係数生成回路２に入力し、Li^*
の下位信号l^*をビット反転回路１６に入力する。３次元
ＬＵＴ１の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇ を各々乗算器
３，４，５，６，７，８，９，１０に入力する。補間係
数生成回路２の出力T₀,T₁,T₂,T₃ を各々乗算器３，４，
５，６及び７，８，９，１０に入力する。乗算器３，
４，５，６の出力を加算回路１３に入力し、乗算器７，
８，９，１０の出力を加算回路１４に入力する。ビット
反転回路１６の出力及び加算回路１３の出力ptを乗算器
１１に入力し、Li^* の下位信号l^*及び加算回路１４の出
力pt■ を乗算器１２に入力する。この２つの乗算器１
１，１２の出力を加算器１５に入力し、出力の上位８ビ
ット分ｐを得る。The input signals Li ^* , ai ^* , and bi ^* are respectively set to the LUT for the L ^* axis.
48, a ^* axis LUT 49, b ^* axis LUT 50,
Obtain the output Li ^* ■, ai ^* ■, bi ^* ■. This output signal Li ^* ■, ai ^*
Input (2), bi ^* (3) into the 3D LUT1 Also, ai ^* , bi ^*
The lower order signals a ^* and b ^* of are input to the interpolation coefficient generation circuit 2, and Li ^*
The lower-order signal l ^* of is input to the bit inverting circuit 16. The outputs p ₀ , p ₁ , p ₂ , p ₃ , p ₄ , p ₅ , p ₆ , p ₇ of the three-dimensional LUT ₁ are input to the multipliers ₃ , ₄ , ₅ , ₆ , ₇ , 8, 9, 10, respectively. . The outputs T ₀ , T ₁ , T ₂ , T ₃ of the interpolation coefficient generation circuit 2 are respectively multiplied by multipliers 3, 4,
Input to 5,6 and 7,8,9,10. Multiplier 3,
The outputs of 4, 5, 6 are input to the adder circuit 13, and the multiplier 7,
The outputs of 8, 9, and 10 are input to the adder circuit 14. Inputs the output pt output and the adding circuit 13 of the bit inversion circuit 16 to the multiplier 11, receives the output pt ■ of Li ^* lower signal l ^* and the adding circuit 14 to the multiplier 12. These two multipliers 1
The outputs of 1 and 12 are input to the adder 15 to obtain the upper 8 bits p of the output.

【００６３】逆変換は正変換されたCIE 1976 L^*a^*b^* 均
等知覚色空間を元のＲＧＢ色空間に戻す必要があり、元
のＲＧＢ色空間を完全に含む逆変換用の３次元ＬＵＴを
必要とする。そのために、この逆変換用の３次元ＬＵＴ
の変換値には負のＲ，Ｇ，Ｂ（実際には存在しない虚
色）や、最大値をこえたＲ，Ｇ，Ｂが含まれる。The inverse conversion requires that the CIE 1976 L ^* a ^* b ^* uniform perceptual color space that has been positively converted is returned to the original RGB color space, and a three-dimensional LUT for inverse conversion that completely includes the original RGB color space. Need. Therefore, this three-dimensional LUT for inverse transformation
The converted values of N include negative R, G, B (imaginary color that does not actually exist) and R, G, B exceeding the maximum value.

【００６４】例えば、元のNTSC方式のＲＧＢ色空間に対
するL^*,a^*,b^*の各々最大値から最小値を入力とする３次
元ＬＵＴを考える。各軸の最小値から最大値までの格子
点数を33個に均等に分割すると、３次元ＬＵＴの全格子
点数は 35937点になるが、元のNTSC方式のＲＧＢ色空間
に戻る格子点数は8357点である。残りの 27580点は負の
Ｒ，Ｇ，Ｂか最大値をこえたＲ，Ｇ，Ｂを出力する点で
ある。For example, consider a three-dimensional LUT in which the maximum value and the minimum value of each of L ^* , a ^* , and b ^* for the original NTSC RGB color space are input. Evenly dividing the number of grid points from the minimum value to the maximum value of each axis into 33, the total number of grid points of the three-dimensional LUT becomes 35937 points, but the number of grid points returning to the original NTSC RGB color space is 8357 points. Is. The remaining 27580 points are points for outputting negative R, G, B or R, G, B exceeding the maximum value.

【００６５】このような元のNTSC方式のＲＧＢ色空間に
存在しない部分の変換値は直接使用されることはなく、
入力値に対する３次元ＬＵＴの格子点数が十分多い場合
には、補間に使用される可能性も非常に低くなる。した
がって、負のＲ，Ｇ，Ｂ、最大値をこえたＲ，Ｇ，Ｂが
含まれる部分の格子点数だけを少なくしても色変換精度
は大して低下しないといえる。このような元のNTSC方式
のＲＧＢ色空間に存在しない色はL^*,a^*,b^*が各々最大値
または最小値に近い部分に多く存在し、これらの領域の
格子点数だけを減らして線形補間により出力値を算出す
ることにより、３次元ＬＵＴの容量に対する色変換精度
を向上させることが可能となる。The conversion value of the portion that does not exist in the original NTSC RGB color space is not directly used,
If the number of grid points of the three-dimensional LUT for the input value is sufficiently large, the possibility of being used for interpolation becomes very low. Therefore, it can be said that the color conversion accuracy is not significantly lowered even if only the number of grid points in the portion including negative R, G, B and R, G, B exceeding the maximum value is reduced. Many colors that do not exist in the original RGB color space of the NTSC system exist in the areas where L ^* , a ^* , and b ^* are close to the maximum value or the minimum value, respectively. By calculating the output value by interpolation, it is possible to improve the color conversion accuracy with respect to the capacity of the three-dimensional LUT.

【００６６】８ビットの入力信号Li^*,ai^*,bi^* を各々L^*
軸用ＬＵＴ４８、a^*軸用ＬＵＴ４９、b^*軸用ＬＵＴ５０
に入力する。これら３つのＬＵＴは、各々の入力信号が
0から63の間及び 192から255 の間の場合は入力信号を
32毎に、また入力信号が64から191 の間の場合は入力信
号を16毎に分割した場合の先頭からの順番を出力する。
つまり、入力信号Li^*,ai^*,bi^*（入力が0,32,64,80,96,1
12,128,144,160,176,192,224,255毎に、出力を0,1,2,3,
4,5,6,7,8,9,10,11,12とする）をLi^*■,ai^*■, bi^*■に
して３次元ＬＵＴ１に入力し、変換値を得る。このよう
に、３次元ＬＵＴ１の端部の格子点数を中心部の半分に
する。The 8-bit input signals Li ^* , ai ^* , bi ^* are respectively set to L ^*
Axis 48 LUT, a ^* axis LUT 49, b ^* axis LUT 50
To enter. These three LUTs have their input signals
Input signals between 0 and 63 and between 192 and 255
For every 32, or if the input signal is between 64 and 191, the order from the beginning when the input signal is divided into 16 is output.
That is, the input signals Li ^* , ai ^* , bi ^* (input is 0,32,64,80,96,1
Every 12,128,144,160,176,192,224,255 output 0,1,2,3,
4,5,6,7,8,9,10,11,12) are input to the three-dimensional LUT 1 as Li ^* , ai ^* , and bi ^* , and converted values are obtained. In this way, the number of grid points at the end of the three-dimensional LUT 1 is halved from the center.

【００６７】CIE 1976 L^*a^*b^* 均等知覚色空間から元の
NTSC方式のＲＧＢ色空間に逆変換する３次元ＬＵＴ１の
概念図を図９に示す。図９における３次元ＬＵＴ１の中
央部の単位立方格子の１辺は2⁴、端部の単位立方格子の
１辺は2⁵であり、中央部の変換値を多く、端部の変換値
を少なくしている。他の信号処理については、実施例１
と同様であり、補間係数の生成及び補間処理はL^*,a^*,b^*
の下位信号l^*,a^*,b^*を用いて行なう。このような逆変換
用の３次元ＬＵＴを用いることにより、記憶容量に対す
る色変換精度を向上させることが可能となる。From the CIE 1976 L ^* a ^* b ^* uniform perceptual color space to the original
FIG. 9 shows a conceptual diagram of the three-dimensional LUT 1 for inverse conversion into the NTSC system RGB color space. The side of the unit cubic lattice at the center of the three-dimensional LUT 1 in FIG. 9 is 2 ⁴ , and the side of the unit cubic lattice at the end is 2 ⁵ , with many converted values at the central part and few converted values at the end. are doing. The other signal processing is described in the first embodiment.
Similar to the above, the interpolation coefficient generation and interpolation processing are L ^* , a ^* , b ^*.
The lower signal l ^* , a ^* , b ^{* of} is used. By using such a three-dimensional LUT for inverse conversion, it is possible to improve the color conversion accuracy with respect to the storage capacity.

【００６８】上記実施例１では、入力信号をｍビットの
Li^*信号、 ai^*信号、 bi^*信号とする場合、下位ｍ−ｎ
ビット分のa^*信号、b^*信号を中心として、１辺が2^m-nビ
ットの単位平面を、a^*信号の軸方向とb^*信号の軸方向で
４分割した場合の４平面の面積を補間係数としたが、変
換前の色空間と変換後の色空間の変換特性を考慮した他
の補間係数であってもよい。In the first embodiment, the input signal of m bits is
In the case of Li ^* signal, ai ^* signal, and bi ^* signal, lower mn
Bits of a ^* signal, around the b ^* signals, one side of the unit plane 2 ^mn bits, interpolation area of 4 planes in the case of 4 divided in the axial direction of the axial and b ^* signal of a ^* signal Although the coefficient is used, another interpolation coefficient in consideration of conversion characteristics of the color space before conversion and the color space after conversion may be used.

【００６９】上記実施例１では、ＲＧＢ色空間から一
度、CIE 1976 L^*a^*b^* 均等知覚色空間に変換した後、CI
E 1976 L^*a^*b^* 均等知覚色空間で色情報を伝送し、ＣＭ
Ｙ色空間にに変換する方法を示したが、他の色空間の変
換であってもよい。In the first embodiment, the RGB color space is once converted into the CIE 1976 L ^* a ^* b ^* uniform perceptual color space, and then the CI
E 1976 L ^* a ^* b ^* Transmits color information in a uniform perceptual color space
Although the method of conversion to the Y color space has been shown, conversion to another color space may be used.

【００７０】上記実施例における記憶手段及びＬＵＴ
は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Acc
ess Memory）などの半導体素子で構成してもよいし、他
の高速な記憶手段で構成してもよい。また、上記実施例
ではＲＧＢ色空間からCIE 1976L^*a^*b^* 均等知覚色空間
への変換法、CIE 1976 L^*a^*b^* 均等知覚色空間からＲＧ
Ｂ色空間への逆変換法を示したが、他の色空間の変換で
あってもよい。Storage means and LUT in the above embodiment
Is a ROM (Read Only Memory), RAM (Random Acc
It may be configured by a semiconductor element such as an ess memory) or other high-speed storage means. In the above embodiment, the conversion method from the RGB color space to the CIE 1976L ^* a ^* b ^* uniform perceptual color space, the CIE 1976 L ^* a ^* b ^* uniform perceptual color space to the RG
Although the inverse conversion method to the B color space is shown, conversion to another color space may be used.

【００７１】[0071]

【発明の効果】本発明は、映像情報を一方の画像入出力
機器に依存する色空間から他方の画像入出力機器に依存
する色空間に変換するものであって、以下の効果が得ら
れる。The present invention converts video information from a color space dependent on one image input / output device into a color space dependent on the other image input / output device, and has the following effects.

【００７２】本発明の請求項１記載の色変換処理装置に
よれば、実時間またはそれに準ずる速度で、高精度の色
変換を実現し、変換を繰り返すことにより生ずる色ずれ
を低減することが可能となる。色空間Ａに依存する画像
入出力機器から、色空間Ｂに依存する画像入出力機器へ
と色情報を伝送する場合、色空間Ａから標準色空間に変
換した後、標準色空間で色情報を伝送し、色空間Ｂに変
換する方法が考えられる。このように色情報を標準色空
間で伝送すると、機器に依存する色空間で伝送する場合
に発生する様々の弊害が生じない。この色空間Ａが、ど
のような色空間であるのかという情報を、色情報と同時
に伝送して、利得調整回路２４に入力する。利得調整回
路２４は、その情報により補間信号に乗ずる係数を変化
させるため、どのような色空間からの変換であっても、
色ずれの少ない高精度の色変換が可能となる。色空間
Ａ，Ｂが特に決められていない場合には上記のような利
得調整回路２４が必要であるが、特定の色空間の間で色
変換が行われる場合には、実施例２に記したように３次
元ＬＵＴに利得調整後の変換値を記憶させれば、利得調
整回路２４を必要としない。According to the color conversion processing apparatus of the first aspect of the present invention, it is possible to realize highly accurate color conversion in real time or at a speed corresponding thereto, and reduce the color shift caused by repeating the conversion. Becomes When transmitting color information from an image input / output device that depends on the color space A to an image input / output device that depends on the color space B, after converting the color space A to the standard color space, the color information is converted in the standard color space. A method of transmitting and converting to the color space B can be considered. When the color information is transmitted in the standard color space in this manner, various harmful effects that occur when the color information is transmitted in the device-dependent color space do not occur. Information about what kind of color space the color space A is, is transmitted at the same time as the color information and is input to the gain adjusting circuit 24. Since the gain adjusting circuit 24 changes the coefficient by which the interpolation signal is multiplied according to the information, no matter what color space conversion is performed,
Highly accurate color conversion with little color shift is possible. The gain adjusting circuit 24 as described above is necessary when the color spaces A and B are not determined in particular, but when color conversion is performed between specific color spaces, it is described in the second embodiment. As described above, if the converted value after gain adjustment is stored in the three-dimensional LUT, the gain adjustment circuit 24 is not necessary.

【００７３】また、本発明の請求項２記載の色変換処理
装置によれば、少ない回路規模で実時間またはそれに準
ずる速度で、高精度の色変換を実現し、変換を繰り返す
ことにより生ずる色ずれを低減することが可能となる。
格子点数を 729点、変換値を８ビット、CIE 1976 L^*a^*b
^* 均等知覚色空間の基準光源をＣ光源とする正変換用の
３次元ＬＵＴ、及び逆変換用の３次元ＬＵＴを用い、画
像シミュレーションを行なった。評価に用いた画像は、
ITE Color Matching Chart(a girl with carnation) を
ビデオカメラを用いてワークステーションに取り込んだ
画像である。評価には、ＲＧＢからL^*a^*b^*に正変換した
後、L^*a^*b^*からＲＧＢに逆変換した処理画像と原画との
色差を用いた。なお、色差はＲＧＢ色空間ではなく、CI
E 1976 L^*a^*b^* 均等知覚色空間で算出した。従来の方法
である８点補間の色差は1.24、６点補間の色差は1.34、
５点補間の色差は2.23、４点補間の色差は1.33、補間処
理しない場合の色差は 27.43となった。本発明によると
色差は0.72となり、色変換精度は最も良好になった。ま
た、正変換した画像を逆変換して元の色空間に戻すこと
を伝送１回分とみなすと、伝送１０回分では８点補間の
色差は9.94、６点補間の色差は10.63、５点補間の色差
は10.48、４点補間の色差は7.76となった。本発明によ
ると色差は2.89となり、他の方法に比較して最も色変換
誤差の小さい画像が得られた。さらに、図１０に示すよ
うなＲＧＢが等しく、階調が連続的に変化するランプ関
数を原画として、８点補間と本発明による方法（上記の
条件）の両方でシミュレーションを行なった。図１１が
８点補間の方法を用いて伝送を１０回繰り返した場合の
処理画像の出力値であり、図１２が本発明を用いて伝送
を１０回繰り返した場合の処理画像の出力値である。こ
れらの結果からも明らかなように、従来の方式では、伝
送を繰り返すことにより生ずる色ずれが顕著になるが、
本発明では、伝送を繰り返すことにより生ずる色ずれは
低減されている。以上のことから、本発明は高精度の色
変換方式であるといえる。Further, according to the color conversion processing apparatus of the second aspect of the present invention, a highly accurate color conversion is realized with a small circuit scale at a real time or at a speed corresponding thereto, and a color shift occurs by repeating the conversion. Can be reduced.
The number of grid points is 729, the converted value is 8 bits, CIE 1976 L ^* a ^* b
^* Image simulation was performed using a three-dimensional LUT for forward conversion and a three-dimensional LUT for inverse conversion in which the C light source is the reference light source of the uniform perceptual color space. The images used for evaluation are
This is an image of the ITE Color Matching Chart (a girl with carnation) captured on a workstation using a video camera. For the evaluation, the color difference between the processed image and the original image obtained by performing the positive conversion from RGB to L ^* a ^* b ^* and then the reverse conversion from L ^* a ^* b ^* to RGB was used. Note that the color difference is not in the RGB color space, but in CI
E 1976 L ^* a ^* b ^* Calculated in uniform perceptual color space. The color difference of 8-point interpolation which is the conventional method is 1.24, the color difference of 6-point interpolation is 1.34,
The 5-point interpolation color difference was 2.23, the 4-point interpolation color difference was 1.33, and the color difference without interpolation processing was 27.43. According to the present invention, the color difference was 0.72, and the color conversion accuracy was the best. In addition, if the inverse conversion of the forward-converted image to return to the original color space is regarded as one transmission, the color difference of 8-point interpolation is 9.94, the color difference of 6-point interpolation is 10.63, and the 5-point interpolation of 10 points is transmitted. The color difference was 10.48, and the color difference of 4-point interpolation was 7.76. According to the present invention, the color difference was 2.89, and an image with the smallest color conversion error was obtained as compared with other methods. Further, simulations were carried out by both the 8-point interpolation and the method according to the present invention (the above conditions) using a ramp function in which RGB are equal as shown in FIG. 10 and gradation is continuously changed as an original image. FIG. 11 shows the output value of the processed image when the transmission is repeated 10 times using the 8-point interpolation method, and FIG. 12 shows the output value of the processed image when the transmission is repeated 10 times using the present invention. . As is clear from these results, in the conventional method, the color shift caused by repeated transmission becomes remarkable,
In the present invention, color shift caused by repeated transmission is reduced. From the above, the present invention can be said to be a highly accurate color conversion system.

【００７４】また、本発明の請求項３記載の色変換処理
装置によれば、色変換で生ずる元の色と変換後の色との
色差は、１回の色変換では問題のない程度のものであっ
ても、変換回数を重ねると色差が大きくなり、画質に影
響を与える。本発明では、変換後の特定色が変換前の特
定色と一致するように利得を調整するため、異なる色空
間に依存する画像入出力機器の間で色変換を繰り返して
も、肌色など色再現性を重視する特定色の色変換誤差を
小さくすることが可能となる。Further, according to the color conversion processing apparatus of the third aspect of the present invention, the color difference between the original color and the color after conversion, which is generated by the color conversion, is such that one color conversion causes no problem. Even if the number of conversions is increased, the color difference becomes large, which affects the image quality. In the present invention, since the gain is adjusted so that the specific color after conversion matches the specific color before conversion, even if color conversion is repeated between image input / output devices that depend on different color spaces, color reproduction such as skin color is reproduced. It is possible to reduce the color conversion error of the specific color that emphasizes the property.

【００７５】また、本発明の請求項４記載の色変換処理
装置によれば、色変換で生ずる元の色と変換後の色との
色差は、１回の色変換では問題のない程度のものであっ
ても、変換回数を重ねると色差が大きくなり、画質に影
響を与える。本発明では、変換後の無彩色が変換前の無
彩色と一致するように利得を調整するため、異なる色空
間に依存する画像入出力機器の間で色変換を繰り返して
も、白バランスの崩れを小さくすることが可能となる。Further, according to the color conversion processing apparatus of the fourth aspect of the present invention, the color difference between the original color and the color after conversion, which is generated by the color conversion, is such that one color conversion causes no problem. Even if the number of conversions is increased, the color difference becomes large, which affects the image quality. In the present invention, the gain is adjusted so that the achromatic color after conversion matches the achromatic color before conversion. Therefore, even if color conversion is repeated between image input / output devices that depend on different color spaces, the white balance is lost. Can be reduced.

【００７６】また、本発明の請求項５記載の色変換処理
装置によれば、小容量の記憶手段と補間処理手段により
色変換を行なうため、例えば入力信号を８ビットのディ
ジタル信号として、記憶手段には入力信号の上位３ビッ
トを入力し、入力信号の下位５ビットで補間処理を行な
う場合、従来の補間方法では７２個必要であった乗算器
を３０個に減らすことができ、回路規模を縮小すること
が可能となる。Further, according to the color conversion processing device of the fifth aspect of the present invention, since the color conversion is performed by the small capacity storage means and the interpolation processing means, the storage means, for example, the input signal is an 8-bit digital signal. In the case of inputting the upper 3 bits of the input signal and performing the interpolation processing with the lower 5 bits of the input signal, it is possible to reduce the number of multipliers required from 72 in the conventional interpolation method to 30 to 30. It is possible to reduce the size.

【００７７】また、本発明の請求項６記載の色変換処理
装置によれば、例えば５ビットの信号の乗算を 384ビッ
トのＬＵＴ４個とビットシフト回路２個と加算器３個で
実現でき、補間信号生成に必要な乗算器４個を総容量 6
ｋビットのＬＵＴとビットシフト回路８個と加算器１２
個で実現できるため、回路規模を縮小することが可能と
なる。According to the color conversion processing apparatus of the sixth aspect of the present invention, for example, multiplication of a 5-bit signal can be realized by four 384-bit LUTs, two bit shift circuits and three adders, and interpolation is performed. Total capacity of 4 multipliers required for signal generation 6
k-bit LUT, eight bit shift circuits, and adder 12
Since it can be realized individually, the circuit scale can be reduced.

【００７８】また、本発明の請求項７記載の色変換処理
装置によれば、補間係数生成回路２を複数のＬＵＴと複
数のビットシフト回路と複数の加算器で実現でき、補間
係数生成回路２を総容量 1.5ｋビットのＬＵＴとビット
シフト回路５個と加算器８個で実現できるため、回路規
模を縮小することが可能となる。Further, according to the color conversion processing device of the seventh aspect of the present invention, the interpolation coefficient generation circuit 2 can be realized by a plurality of LUTs, a plurality of bit shift circuits and a plurality of adders, and the interpolation coefficient generation circuit 2 Can be realized with an LUT having a total capacity of 1.5 kbits, 5 bit shift circuits and 8 adders, so that the circuit scale can be reduced.

【００７９】また、本発明の請求項８記載の色変換処理
装置によれば、CIE 1976 L^*a^*b^* 均等知覚色空間からＲ
ＧＢ色空間に逆変換するために用いる第２記憶手段の中
央部の変換値よりも端部の変換値を少なくすることによ
り、第２記憶手段の記憶容量に対する色変換精度を向上
させることが可能となる。Further, according to the color conversion processing apparatus of the eighth aspect of the present invention, R from the CIE 1976 L ^* a ^* b ^* uniform perceptual color space is obtained.
It is possible to improve the color conversion accuracy with respect to the storage capacity of the second storage unit by making the conversion value at the end portion smaller than the conversion value at the central portion of the second storage unit used for inverse conversion to the GB color space. Becomes

【図面の簡単な説明】[Brief description of drawings]

【図１】 実施例１，３，４における色変換処理装置を
示すブロック回路図である。FIG. 1 is a block circuit diagram illustrating a color conversion processing device according to first, third, and fourth embodiments.

【図２】 実施例１，３，４の色変換処理装置における
補間方法を示す図である。FIG. 2 is a diagram illustrating an interpolation method in a color conversion processing device according to the first, third, and fourth embodiments.

【図３】 実施例１における補間係数生成回路２の構成
を示す図である。FIG. 3 is a diagram showing a configuration of an interpolation coefficient generation circuit 2 in the first embodiment.

【図４】 実施例２における色変換処理装置を示すブロ
ック回路図である。FIG. 4 is a block circuit diagram showing a color conversion processing device according to a second embodiment.

【図５】 実施例３における補間係数生成回路２の構成
を示す図である。FIG. 5 is a diagram illustrating a configuration of an interpolation coefficient generation circuit 2 according to a third embodiment.

【図６】 実施例３における乗算回路２７の構成を示す
図である。FIG. 6 is a diagram showing a configuration of a multiplication circuit 27 according to the third embodiment.

【図７】 実施例４における補間係数生成回路２の構成
を示す図である。FIG. 7 is a diagram illustrating a configuration of an interpolation coefficient generation circuit 2 according to a fourth embodiment.

【図８】 実施例５における色変換処理装置を示すブロ
ック回路図である。FIG. 8 is a block circuit diagram showing a color conversion processing device according to a fifth embodiment.

【図９】 実施例５における３次元ＬＵＴ１の概念図を
示す図である。FIG. 9 is a diagram showing a conceptual diagram of a three-dimensional LUT 1 in Example 5.

【図１０】 ＲＧＢが等しく、連続的に階調が変化する
ランプ関数の出力値を示す図である。FIG. 10 is a diagram showing output values of a ramp function in which RGB are equal and gradation is continuously changed.

【図１１】 図１０のランプ関数を原画として、従来の
方式で変換、逆変換を１０回ずつ繰り返した処理画像の
出力値を示す図である。FIG. 11 is a diagram showing output values of a processed image in which conversion and inverse conversion are repeated 10 times by a conventional method using the ramp function of FIG. 10 as an original image.

【図１２】 図１０のランプ関数を原画として、本発明
の色変換方式で変換、逆変換を１０回ずつ繰り返した処
理画像の出力値を示す図である。12 is a diagram showing output values of a processed image obtained by repeating conversion and inverse conversion 10 times by the color conversion method of the present invention using the ramp function of FIG. 10 as an original image.

【図１３】 従来の色変換処理装置及び色逆変換処理装
置を示すブロック回路図である。FIG. 13 is a block circuit diagram showing a conventional color conversion processing device and conventional color inverse conversion processing device.

【図１４】 ３次元ＬＵＴ５１の概念図を示す図であ
る。FIG. 14 is a diagram showing a conceptual diagram of a three-dimensional LUT 51.

【図１５】 ３次元ＬＵＴ５２の概念図を示す図であ
る。FIG. 15 is a diagram showing a conceptual diagram of a three-dimensional LUT 52.

【図１６】 他の従来の色変換処理装置を示すブロック
回路図である。FIG. 16 is a block circuit diagram showing another conventional color conversion processing device.

【図１７】 従来の色変換処理装置における補間方法を
示す図である。FIG. 17 is a diagram showing an interpolation method in a conventional color conversion processing device.

【図１８】 従来の色逆変換処理装置を示すブロック回
路図である。FIG. 18 is a block circuit diagram showing a conventional color inverse conversion processing device.

【図１９】 従来の色逆変換処理装置における補間方法
を示す図である。FIG. 19 is a diagram showing an interpolation method in a conventional color inverse conversion processing device.

【符号の説明】[Explanation of symbols]

１，５１，５２，５３，６５ ３次元ＬＵＴ、２，５
４，６６ 補間係数生成回路、３〜１２，２０〜２３，
５５〜６２，６７〜７４ 乗算器、１３，１４，６３，
７５ 加算回路、１５，３５〜３７，４３〜４７ 加算
器、１６，１８，１９，２９，３０ ビット反転回路、
２４ 利得制御回路、２５〜２８ 乗算回路、３１〜３
４ ＬＵＴ、３８ ６ビットシフト回路、３９ ３ビッ
トシフト回路、４０〜４２ ５ビットシフト回路、４８
L^*軸用ＬＵＴ、４９ a^*軸用ＬＵＴ、５０ b^*軸用Ｌ
ＵＴ。1,51,52,53,65 Three-dimensional LUT, 2,5
4, 66 interpolation coefficient generation circuit, 3 to 12, 20 to 23,
55-62, 67-74 Multipliers, 13, 14, 63,
75 adder circuit, 15, 35-37, 43-47 adder, 16, 18, 19, 29, 30 bit inversion circuit,
24 gain control circuit 25-28 multiplication circuit 31-3
4 LUT, 38 6-bit shift circuit, 39 3-bit shift circuit, 40-42 5-bit shift circuit, 48
The L ^* axis for LUT, 49 a ^* axis for LUT, 50 b ^* axes for L
UT.

【手続補正書】[Procedure amendment]

【提出日】平成７年１月１２日[Submission date] January 12, 1995

【手続補正１】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】０００６[Correction target item name] 0006

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【０００６】（１）式から（１６）式の変換式により、
NTSC方式におけるＲＧＢ色空間の信号を、CIE 1976 L^*a
^*b^*均等知覚色空間の信号に非線形変換する。次に、CIE
1976 L^*a^*b^*均等知覚色空間をＲＧＢ色空間の信号に逆
変換する方法を以下に示す。まず、以下の（１７）式か
ら（２０）式に示すように、基準白色をＣ光源とするL^*
a^*b^*からＸＹＺに変換する。 Ｘ＝Ｘ₀{(L^*+16)/116+a^*/500 ³ ……（１７） Ｙ＝Ｙ₀{(L^*+16)/116} ³ ：L^*>=8.0 ……（１８） Ｙ＝Ｙ₀×L^*/903.29 ：L^*< 8.0 ……（１９） Ｚ＝Ｚ₀{(L^*+16)/116-b^*/200} ³ ……（２０）From the conversion formulas (1) to (16),
The RGB color space signal in the NTSC system is converted to CIE 1976 L ^* a
^* b ^* Performs non-linear conversion into a signal in the uniform perceptual color space. Then CIE
The method of inversely converting the 1976 L ^* a ^* b ^* uniform perceptual color space into an RGB color space signal is shown below. First, as shown in the following equations (17) to (20), L ^{* using the} reference white light as the C light source ^.
Convert a ^* b ^* to XYZ. X = X ₀ {(L ^* +16) / 116 + a ^* / 500 ³ …… (17) Y = Y ₀ {(L ^* +16) / 116} ³ : L ^* > = 8.0 …… (18) Y = Y ₀ × L ^{* /} 903.29: L ^* <8.0 …… (19) Z = Z ₀ {(L ^* + 16) / 116-b ^* / 200} ³ …… (20)

【手続補正２】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００１１[Correction target item name] 0011

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００１１】他の従来の技術について説明する。図１６
は「ITEJ Technical Report Vol.16,No.31,pp.25-30」
に示された他の従来の色変換処理装置を示すブロック回
路図である。図において、５３は３次元ＬＵＴ、５４は
補間係数生成回路、５５から６２は乗算器、６３は加算
回路である。Another conventional technique will be described. FIG.
"ITEJ Technical Report Vol.16 , No.31, pp.25-30"
FIG. 9 is a block circuit diagram showing another conventional color conversion processing device shown in FIG. In the figure, 53 is a three-dimensional LUT, 54 is an interpolation coefficient generation circuit, 55 to 62 are multipliers, and 63 is an addition circuit.

【手続補正３】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００４４[Correction target item name] 0044

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００４４】図１における乗算器３，４，５，６、加算
回路１３を用いて、第１補間信号ptを算出する。また、
乗算器７，８，９，１０、加算回路１４を用いて、第２
補間信号pt■を算出する。それぞれ、算出式は式（３
０），（３１）で表わされる。 pt＝p₀T₀+p₁T₁+p₂T₂+p₃T₃ ……（３０） pt■＝p₄T₀+p₅T₁+p₆T₂+p₇T₃ ……（３１） （３０），（３１）式では、各格子点の信号に、入力信
号ai^*,bi^* を中心として点対称に位置する面積を、それ
ぞれ補間係数として掛け合わせることにより、a^*,b^* 平
面における２つの補間信号を算出している。この２つの
補間信号pt,pt■をさらにL^*軸で補間することにより、
３次元補間を実現する。単位立方格子の１辺の長さをDn
とすると、出力信号ｐは式（３２）のように算出され
る。 ｐ＝{pt■×l^*+pt×(Dn-l^*)}/Dn³ ……（３２）The first interpolation signal pt is calculated using the multipliers 3, 4, 5, 6 and the adder circuit 13 shown in FIG. Also,
Using the multipliers 7, 8, 9, 10 and the adder circuit 14, the second
Calculate the interpolation signal pt ■. The calculation formula is the formula (3
It is represented by 0) and (31). pt ＝ p ₀ T ₀ + p ₁ T ₁ + p ₂ T ₂ + p ₃ T ₃ …… (30) pt ■ ＝ p ₄ T ₀ + p ₅ T ₁ + p ₆ T ₂ + p ₇ T ₃ …… (31) In the equations (30) and (31), the signals at the respective lattice points are multiplied by the areas located point-symmetrically with respect to the input signals ai ^* and bi ^* as interpolation coefficients, respectively, to obtain a ^* , Two interpolation signals in the b ^* plane are calculated. By interpolating these two interpolation signals pt, pt ■ with the L ^* axis,
Realize three-dimensional interpolation. Dn is the length of one side of the unit cubic lattice
Then, the output signal p is calculated as in Expression (32). p = {pt ■ × l ^* + pt × (Dn-l ^* )} / Dn ³ (32)

【手続補正４】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００５９[Correction target item name] 0059

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００５９】図７は本実施例における補間係数生成回路
２の構成を示す図である。図において、４０，４１，４
２は５ビットシフト回路、４３，４４，４５，４６，４
７は加算器である。乗算回路２７により補間係数T₂を算
出する。a^*を５ビットシフト回路４０に入力して、出力
a^*×2⁵を得、加算器４３によりa^*×2⁵からT₂を減じて補
間係数T₁ を得る。同様に５ビットシフト回路４１と加算
器４４により補間係数T₃を得る。また、a^*とb^*を加算器
４７により加算したものを５ビットシフト回路４２に入
力し、(a^*+b^*)×2⁵を得、2¹⁰とT₂を加算器４５により加
算し、加算器４６により、この加算器４５の出力から(a
^*+b^*)×2⁵ を減じて補間係数T₀を得る。乗算器４つを使
用する場合に比べて、上記のような演算方法では、補間
係数生成回路２を総容量 1.5ｋビットのＬＵＴと、加算
器８個で実現でき、回路規模を縮小することが可能とな
る。FIG. 7 is a diagram showing the configuration of the interpolation coefficient generation circuit 2 in this embodiment. In the figure, 40, 41, 4
2 is a 5-bit shift circuit, 43, 44, 45, 46, 4
7 is an adder. The multiplication circuit 27 calculates the interpolation coefficient T ₂ . Input a ^* into the 5-bit shift circuit 40 and output
a ^* × 2 ⁵ is obtained, and T ₂ is subtracted from a ^* × 2 ⁵ by the adder 43 to obtain the interpolation coefficient T ₁ . Similarly, the 5-bit shift circuit 41 and the adder 44 obtain the interpolation coefficient T ₃ . The sum of a ^* and b ^* added by the adder 47 is input to the 5-bit shift circuit 42 to obtain (a ^* + b ^* ) × ²⁵ , and 2 ¹⁰ and T ₂ are added by the adder 45. From the output of the adder 45, (a
^* + b ^* ) × ²⁵ is subtracted to obtain the interpolation coefficient T ₀ . Compared with the case where four multipliers are used, the interpolation coefficient generation circuit 2 can be realized by a LUT having a total capacity of 1.5 kbits and eight adders by the above-described calculation method, and the circuit scale can be reduced. It will be possible.

【手続補正５】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００６９[Correction target item name] 0069

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００６９】上記実施例１では、ＲＧＢ色空間から一
度、CIE 1976 L^*a^*b^* 均等知覚色空間に変換した後、CI
E 1976 L^*a^*b^* 均等知覚色空間で色情報を伝送し、ＣＭ
Ｙ色空間に変換する方法を示したが、他の色空間の変換
であってもよい。In the first embodiment, the RGB color space is once converted into the CIE 1976 L ^* a ^* b ^* uniform perceptual color space, and then the CI
E 1976 L ^* a ^* b ^* Transmits color information in a uniform perceptual color space
Showed how to convert the Y color space, it may be converted to another color space.

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 第１、第２、第３の色信号で表わされる
第１の３次元色空間を第４、第５、第６の色信号で表わ
される第２の３次元色空間に非線形変換した色信号を第
７、第８、第９の色信号で表わされる第３の３次元色空
間に非線形変換する色変換処理装置において、第４、第
５、第６の色信号を入力し、該入力信号を示す第３の３
次元色空間内の点の近傍の単位格子に位置する、または
位置すると仮定した複数点の第７、第８、第９の色信号
を出力する記憶手段と、前記複数点の第７、第８、第９
の色信号から補間信号を算出するための補間係数を生成
する補間係数生成手段と、前記複数点の第７、第８、第
９の色信号と前記補間係数により、第７、第８、第９の
色信号を補間する補間処理手段と、補間された第７、第
８、第９の色信号の利得を調整する利得調整手段を備え
たことを特徴とする色変換処理装置。1. A first three-dimensional color space represented by first, second, and third color signals is non-linear to a second three-dimensional color space represented by fourth, fifth, and sixth color signals. In the color conversion processing device for performing non-linear conversion of the converted color signal into the third three-dimensional color space represented by the seventh, eighth, and ninth color signals, the fourth, fifth, and sixth color signals are input. , The third 3 indicating the input signal
Storage means for outputting the 7th, 8th, and 9th color signals of a plurality of points, which are located on the unit cell near or in the vicinity of the point in the dimensional color space, and the 7th, 8th of the plurality of points. , 9th
Interpolation coefficient generating means for generating an interpolation coefficient for calculating an interpolation signal from the color signals, and the seventh, eighth, and ninth color signals at the plurality of points and the interpolation coefficient. A color conversion processing device comprising: interpolation processing means for interpolating 9 color signals; and gain adjusting means for adjusting the gains of the interpolated seventh, eighth, and ninth color signals. 【請求項２】 第１、第２、第３の色信号で表わされる
第１の３次元色空間を第４、第５、第６の色信号で表わ
される第２の３次元色空間に非線形変換した色信号を第
７、第８、第９の色信号で表わされる第３の３次元色空
間に非線形変換する色変換処理装置において、第４、第
５、第６の色信号を各々ｍ（ｍは自然数）ビットのディ
ジタル信号として入力し、該入力信号を示す第３の３次
元色空間内の点の近傍の単位立方格子に位置する、また
は位置すると仮定した８点の第７、第８、第９の色信号
を出力する記憶手段と、前記８点の第７、第８、第９の
色信号に乗ずるための補間係数を生成する補間係数生成
手段と、ｍビットの第５、第６の色信号を含み、第４の
色信号が上位ｎ（ｎは自然数でｍ＞ｎ）ビット分の場合
の４点の単位平面格子に位置する第７、第８、第９の色
信号に、各々前記補間係数を乗じて加え合わせた第１補
間信号を出力する手段と、同様にｍビットの第５、第６
の色信号を含み、第４の色信号が上位ｎビット分に１を
加えた場合の４点の単位平面格子に位置する第７、第
８、第９の色信号に、各々前記補間係数を乗じて加え合
わせた第２補間信号を出力する手段と、第１補間信号に
２ⁿ から下位ｍ−ｎビット分の第４の色信号を減じたも
のを乗じて、第２補間信号に下位ｍ−ｎビット分の第４
の色信号を乗じたものを加えることにより、第７、第
８、第９の色信号を算出する補間処理手段と、補間され
た第７、第８、第９の色信号の利得を調整する利得調整
手段を備えたことを特徴とする色変換処理装置。2. The first three-dimensional color space represented by the first, second and third color signals is non-linear to the second three-dimensional color space represented by the fourth, fifth and sixth color signals. In a color conversion processing device that performs non-linear conversion of the converted color signal into a third three-dimensional color space represented by the seventh, eighth, and ninth color signals, the fourth, fifth, and sixth color signals are each (M is a natural number) A digital signal of 8 bits is input, and it is assumed that the input signal is located on, or is assumed to be located on, a unit cubic lattice in the vicinity of a point in the third three-dimensional color space Storage means for outputting the eighth and ninth color signals, interpolation coefficient generation means for generating interpolation coefficients for multiplying the seventh, eighth, and ninth color signals of the eight points, and an m-bit fifth, A unit plane case of four points including the sixth color signal and the fourth color signal for upper n (n is a natural number m> n) bits Means for outputting a first interpolated signal obtained by multiplying the seventh, eighth, and ninth color signals located in the child by the respective interpolation coefficients and adding them together; and similarly, a fifth and sixth m-bit signal
And the fourth color signal is added with 1 for the upper n bits, the interpolation coefficient is added to each of the seventh, eighth, and ninth color signals located in the unit plane lattice of four points. The second interpolated signal is multiplied by a means for outputting a second interpolated signal, and the first interpolated signal is multiplied by 2 ⁿ minus the fourth chrominance signal corresponding to the lower m−n bits to multiply the second interpolated signal by the lower m -Fourth for n bits
And the gains of the interpolated seventh, eighth, and ninth color signals are adjusted. A color conversion processing device comprising a gain adjusting means. 【請求項３】 第７、第８、第９の色信号で表わされる
特定色が、第１、第２、第３の色信号で表わされる特定
色と一致するように、第７、第８、第９の色信号の利得
を調整する利得調整手段を備えたことを特徴とする請求
項１又は請求項２記載の色変換処理装置。3. The seventh, eighth, so that the specific color represented by the seventh, eighth, and ninth color signals matches the specific color represented by the first, second, and third color signals. 3. The color conversion processing device according to claim 1, further comprising a gain adjusting unit that adjusts the gain of the ninth color signal. 【請求項４】 第７、第８、第９の色信号で表わされる
無彩色が、第１、第２、第３の色信号で表わされる無彩
色と一致するように、第７、第８、第９の色信号の利得
を調整する利得調整手段を備えたことを特徴とする請求
項１又は請求項２記載の色変換処理装置。4. The seventh, eighth, so that the achromatic color represented by the seventh, eighth, and ninth color signals matches the achromatic color represented by the first, second, and third color signals. 3. The color conversion processing device according to claim 1, further comprising a gain adjusting unit that adjusts the gain of the ninth color signal. 【請求項５】 第４、第５、第６の色信号が各々ｍビッ
トのディジタル信号の場合、下位ｍ−ｎビット分の第
５、第６の色信号を中心として１辺が２^m-n ビットの単
位平面を、第５の色信号の軸方向と第６の色信号の軸方
向で、４分割した場合の４平面の面積を補間係数として
出力する補間係数生成手段を備えたことを特徴とする請
求項１又は請求項２記載の色変換処理装置。5. When each of the fourth, fifth, and sixth color signals is an m-bit digital signal, one side is 2 ^mn bits centering on the fifth and sixth color signals of lower m−n bits. The unit plane of 4 is divided into four in the axial direction of the fifth color signal and the axial direction of the sixth color signal, and the interpolation coefficient generating means is provided for outputting the area of the four planes as an interpolation coefficient. The color conversion processing device according to claim 1 or 2. 【請求項６】 下位ｍ−ｎビット分の第５、第６の色信
号を入力して、補間信号の算出に必要な４つの補間係数
を出力する補間係数生成手段を４つの記憶手段で構成し
たことを特徴とする請求項１及び請求項２記載の色変換
処理装置。6. An interpolation coefficient generating means for inputting the fifth and sixth color signals for the lower mn bits and outputting four interpolation coefficients necessary for calculating the interpolation signal is composed of four storage means. The color conversion processing device according to claim 1 or 2, wherein 【請求項７】 下位ｍ−ｎビット分の第５、第６の色信
号を入力して、補間信号の算出に必要な４つの補間係数
のうち１つの補間係数を出力する記憶手段と、該記憶手
段の出力信号と複数の加算器及び複数のビットシフト回
路から他の３つの補間係数を算出する補間係数生成手段
を備えたことを特徴とする請求項１又は請求項２記載の
色変換処理装置。7. Storage means for inputting the fifth and sixth color signals of the lower m-n bits and outputting one of the four interpolation coefficients necessary for calculating the interpolation signal, 3. The color conversion process according to claim 1, further comprising interpolation coefficient generation means for calculating the other three interpolation coefficients from the output signal of the storage means, the plurality of adders, and the plurality of bit shift circuits. apparatus. 【請求項８】 入力第４、第５、第６の色信号に対する
出力第７、第８、第９の色信号を記憶する記憶手段の中
央部の単位立方格子の１辺を２^m-n とし、該記憶手段の
端部の単位立方格子の１辺を２^m-n+p （ｐは自然数でｎ
＞ｐ）としたことを特徴とする請求項１又は請求項２記
載の色変換処理装置。8. A side of the unit cubic lattice in the central portion of the storage means for storing the output seventh, eighth and ninth color signals for the input fourth, fifth and sixth color signals is 2 ^mn , One side of the unit cubic lattice at the end of the storage means is 2 ^{m-n + p} (p is a natural number n
> P), The color conversion processing device according to claim 1 or 2.