JPH0855861A - Field-effect transistor and its manufacture - Google Patents
Field-effect transistor and its manufactureInfo
- Publication number
- JPH0855861A JPH0855861A JP19049394A JP19049394A JPH0855861A JP H0855861 A JPH0855861 A JP H0855861A JP 19049394 A JP19049394 A JP 19049394A JP 19049394 A JP19049394 A JP 19049394A JP H0855861 A JPH0855861 A JP H0855861A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- insulating film
- semiconductor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は電界効果トランジスタ、
特にｐｎ接合ゲート電界効果トランジスタ及びその製造
方法に関するものである。FIELD OF THE INVENTION The present invention relates to a field effect transistor,
In particular, it relates to a pn junction gate field effect transistor and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】図１０に従来のｐｎ接合ゲート電界効果
トランジスタの断面図を示す。（以後、電界効果トラン
ジスタをＦＥＴと略記する。）図において１は半絶縁性
ＩｎＰ基板、２はｎ型ＩｎＰからなるチャネル層、３は
ｐ型ＩｎＧａＡｓからなるゲート層、４１はＴｉ／Ａｕ
からなるゲート電極、８，９はそれぞれＡｕＧｅ／Ｎｉ
／Ａｕからなるドレイン及びソース電極である。2. Description of the Related Art FIG. 10 shows a sectional view of a conventional pn junction gate field effect transistor. (Hereinafter, a field effect transistor is abbreviated as FET.) In the figure, 1 is a semi-insulating InP substrate, 2 is a channel layer made of n-type InP, 3 is a gate layer made of p-type InGaAs, and 41 is Ti / Au.
Gate electrodes made of Au, Ge and Ni, respectively.
The drain and source electrodes are made of / Au.
【０００３】このｐｎ接合ゲートＦＥＴは、ドレイン電
極８及びソース電極９間にバイアス電圧が印加されるこ
とによってこの両電極間に流れる電流をゲート電極４１
に印加する電圧により制御するものである。In this pn junction gate FET, when a bias voltage is applied between the drain electrode 8 and the source electrode 9, a current flowing between the two electrodes is applied to the gate electrode 41.
It is controlled by the voltage applied to.
【０００４】高周波での高出力動作において、このＦＥ
Ｔの電力効率を高めるためには、ゲート−ドレイン耐圧
を劣化させることなく、ソース電極とゲート電極間の抵
抗（ソース抵抗）をできる限り小さくする必要がある。
ソース抵抗を低減する一つの方法として、ソース電極を
ゲート電極に近づけるという方法があるが、この両電極
間の距離はソース電極の形成に用いる写真製版の合わせ
精度以下にすることはできない。実際は、余裕をみる必
要があるため、上記の距離はこの合わせ精度の２〜３倍
程度が限界である。さらに、この限界までソース−ゲー
ト電極間の距離を短縮しても上記の合わせ精度によるこ
の距離のバラツキが顕著となり、ＦＥＴ特性の均一性、
再現性が劣化する。また、ソース抵抗を低減する他の方
法として、ソース電極とゲート電極の間の半導体層の厚
さまたはキャリア濃度を高くすることが考えられる。し
かし、この半導体層はチャネル層であり、チャネル層の
厚さとキャリア濃度は、ＦＥＴに要求される直流及び高
周波特性からほぼ決まってしまうため、この方法でＦＥ
Ｔ特性を変化させずにソース抵抗のみを低減することは
困難である。In high power operation at high frequency, this FE
In order to improve the power efficiency of T, it is necessary to reduce the resistance between the source electrode and the gate electrode (source resistance) as much as possible without degrading the gate-drain breakdown voltage.
One method of reducing the source resistance is to bring the source electrode close to the gate electrode, but the distance between the two electrodes cannot be set to be less than the alignment accuracy of photolithography used for forming the source electrode. Actually, since it is necessary to allow a margin, the above distance is limited to about 2 to 3 times the alignment accuracy. Furthermore, even if the distance between the source and the gate electrode is shortened to this limit, the variation in this distance due to the above-mentioned alignment accuracy becomes remarkable, and the uniformity of the FET characteristics,
Reproducibility deteriorates. Further, as another method of reducing the source resistance, it is possible to increase the thickness or carrier concentration of the semiconductor layer between the source electrode and the gate electrode. However, this semiconductor layer is a channel layer, and the thickness and carrier concentration of the channel layer are almost determined by the direct current and high frequency characteristics required for the FET.
It is difficult to reduce only the source resistance without changing the T characteristic.
【０００５】[0005]
【発明が解決しようとする課題】上記のように、従来の
ｐｎ接合ゲートＦＥＴにおいては、ソース抵抗を低減す
るために、ソース電極を写真製版の合わせ精度の限界近
くまでゲート電極に接近させると、ＦＥＴ特性の均一
性、再現性が劣化し、歩留が低下してしまう。一方、チ
ャネル層の厚さまたはキャリア濃度を増大させると、Ｆ
ＥＴ特性が要求される特性と異なってしまうという問題
がある。As described above, in the conventional pn junction gate FET, if the source electrode is brought close to the limit of the alignment accuracy of photolithography in order to reduce the source resistance, The uniformity and reproducibility of FET characteristics deteriorate, and the yield decreases. On the other hand, when the thickness of the channel layer or the carrier concentration is increased, F
There is a problem that the ET characteristic is different from the required characteristic.
【０００６】本発明は上記のような問題点に鑑み、ＦＥ
Ｔ特性の均一性、再現性を劣化させることなく、ゲート
−ドレイン耐圧の向上及びソース抵抗の低減を実現し、
高周波で高効率動作が可能な高出力ｐｎ接合ゲートＦＥ
Ｔを得ることを目的とする。The present invention has been made in view of the above-mentioned problems.
Achieves improved gate-drain breakdown voltage and reduced source resistance without degrading the uniformity and reproducibility of T characteristics,
High power pn junction gate FE capable of high efficiency operation at high frequency
The purpose is to obtain T.
【０００７】[0007]
【課題を解決するための手段】本発明（請求項１）に係
わるＦＥＴは、半導体基板の主表面上に形成された第１
の導電型の半導体からなるチャネル層と、該チャネル層
上の所定の領域に形成された、その一部が前記第１の導
電型と反対の第２の導電型である半導体からなる、チャ
ネル層との間にｐｎ接合を形成するゲート層と、前記チ
ャネル層上の、前記ゲート層を挟む両側の領域に形成さ
れた、前記第１の導電型の半導体からなるコンタクト層
と、前記ゲート層上に形成されたゲート電極と、前記ゲ
ート層を挟む両側の領域の前記コンタクト層上にそれぞ
れ形成されたソース電極、及びドレイン電極とを備えた
ものである。An FET according to the present invention (claim 1) is a first FET formed on a main surface of a semiconductor substrate.
And a channel layer formed of a semiconductor of conductivity type, and a part of a semiconductor formed in a predetermined region on the channel layer and having a second conductivity type opposite to the first conductivity type. A gate layer forming a pn junction between the gate layer, a contact layer formed on the channel layer on both sides of the gate layer, the contact layer being made of the semiconductor of the first conductivity type; A gate electrode formed on the contact layer, and a source electrode and a drain electrode formed on the contact layer in regions on both sides of the gate layer, respectively.
【０００８】本発明（請求項２）に係わるＦＥＴは、上
記のＦＥＴ（請求項１）において、前記ゲート層が、前
記第２の導電型の単一の半導体からなる層であるもので
ある。An FET according to the present invention (Claim 2) is the FET (Claim 1), wherein the gate layer is a layer made of a single semiconductor of the second conductivity type.
【０００９】本発明（請求項３）に係わるＦＥＴは、上
記のＦＥＴ（請求項２）において、前記チャネル層が、
ｎ型ＩｎＰからなり、前記ゲート層が、ｐ型ＩｎＧａＡ
ｓからなり、前記コンタクト層が、ｎ型ＩｎＧａＡｓか
らなるものである。An FET according to the present invention (Claim 3) is the FET (Claim 2), wherein the channel layer is
It is made of n-type InP, and the gate layer is p-type InGaA.
and the contact layer is made of n-type InGaAs.
【００１０】本発明（請求項４）に係わるＦＥＴは、上
記のＦＥＴ（請求項１）において、前記ゲート層が、前
記ゲート電極に接する前記第２の導電型の半導体からな
るゲート上層と、前記チャネル層に接する該ゲート上層
の半導体よりバンドギャップの大きい前記第２の導電型
またはアンドープの半導体からなるゲート下層とからな
るものである。An FET according to the present invention (Claim 4) is the FET (Claim 1), wherein the gate layer is a gate upper layer made of the second conductivity type semiconductor in contact with the gate electrode, and And a gate lower layer made of the second conductivity type or undoped semiconductor having a band gap larger than that of the semiconductor in the upper layer in contact with the channel layer.
【００１１】本発明（請求項５）に係わるＦＥＴは、上
記のＦＥＴ（請求項４）において、前記チャネル層が、
ｎ型ＩｎＰからなり、前記ゲート上層が、ｐ型ＩｎＧａ
Ａｓからなり、前記ゲート下層が、ｐ型またはアンドー
プのＡｌＩｎＡｓからなり、前記コンタクト層が、ｎ型
ＩｎＧａＡｓからなるものである。An FET according to the present invention (Claim 5) is the FET (Claim 4), wherein the channel layer is
It is made of n-type InP, and the upper layer of the gate is p-type InGa.
The gate lower layer is made of As, the p-type or undoped AlInAs is made, and the contact layer is made of n-type InGaAs.
【００１２】本発明（請求項６）に係わるＦＥＴは、上
記のＦＥＴ（請求項１ないし５）において、前記ゲート
層と前記ソース電極下の前記コンタクト層との間の距離
が、前記ゲート層と前記ドレイン電極下の前記コンタク
ト層との間の距離より短いものである。The FET according to the present invention (claim 6) is the FET (claims 1 to 5) described above, wherein the distance between the gate layer and the contact layer under the source electrode is the same as that of the gate layer. It is shorter than the distance between the drain electrode and the contact layer.
【００１３】本発明（請求項７）に係わるＦＥＴの製造
方法は、半導体基板の主表面上に第１の導電型の半導体
からなるチャネル層をエピタキシャル成長させる工程
と、該チャネル層上に前記第１の導電型とは反対の第２
の導電型の半導体からなるゲート層をエピタキシャル成
長させる工程と、該ゲート層上の所定の領域に高融点金
属からなるゲート電極を形成する工程と、該ゲート電極
をマスクとして前記ゲート層をエッチングし、前記ゲー
ト電極下にのみ前記ゲート層を残す工程と、全面に絶縁
膜を被着した後、異方性エッチングを行って前記ゲート
電極及び前記ゲート層の左右両側面に絶縁膜側壁を形成
する工程と、露出しているチャネル層表面上にのみ前記
第１の導電型の半導体からなるコンタクト層を選択エピ
タキシャル成長させる工程と、該コンタクト層上にソー
ス電極及びドレイン電極を形成する工程とを含むもので
ある。According to a seventh aspect of the present invention, there is provided a method of manufacturing a FET, which comprises a step of epitaxially growing a channel layer made of a semiconductor of a first conductivity type on a main surface of a semiconductor substrate, and the first layer on the channel layer. Second opposite the conductivity type of
A step of epitaxially growing a gate layer made of a conductive semiconductor, a step of forming a gate electrode made of a refractory metal in a predetermined region on the gate layer, and etching the gate layer using the gate electrode as a mask, A step of leaving the gate layer only under the gate electrode; and a step of depositing an insulating film on the entire surface and then performing anisotropic etching to form insulating film sidewalls on the left and right side surfaces of the gate electrode and the gate layer. And a step of selectively epitaxially growing the contact layer made of the semiconductor of the first conductivity type only on the exposed surface of the channel layer, and a step of forming a source electrode and a drain electrode on the contact layer.
【００１４】本発明（請求項８）に係わるＦＥＴの製造
方法は、上記のＦＥＴの製造方法（請求項７）におい
て、前記ゲート層をエピタキシャル成長させる工程が、
前記第２の導電型またはアンドープの半導体からなるゲ
ート下層と、該ゲート下層の半導体よりバンドギャップ
の小さい前記第２の導電型の半導体からなるゲート上層
とを順次エピタキシャル成長させるものである。According to a method of manufacturing an FET according to the present invention (claim 8), the step of epitaxially growing the gate layer in the method of manufacturing an FET (claim 7) described above,
A lower gate layer made of the second conductive type or undoped semiconductor and an upper gate layer made of the second conductive type semiconductor having a smaller bandgap than the semiconductor of the lower gate layer are sequentially epitaxially grown.
【００１５】本発明（請求項９）に係わるＦＥＴの製造
方法は、上記のＦＥＴの製造方法（請求項７または８）
において、前記絶縁膜側壁を形成する工程の後、前記コ
ンタクト層を選択エピタキシャル成長させる工程の前
に、ソース側の前記絶縁膜側壁のみを除去した後、全面
に第２の絶縁膜を被着する工程と、該第２の絶縁膜を異
方性エッチングすることにより、前記ゲート電極及び前
記ゲート層の左右両側面にそれぞれ第２の絶縁膜側壁を
形成する工程とを含むものである。A method for manufacturing an FET according to the present invention (claim 9) is a method for manufacturing the above FET (claim 7 or 8).
In the step of, after the step of forming the insulating film side wall, and before the step of selectively epitaxially growing the contact layer, removing only the insulating film side wall on the source side, and then depositing a second insulating film on the entire surface. And a step of anisotropically etching the second insulating film to form second insulating film sidewalls on the left and right side surfaces of the gate electrode and the gate layer, respectively.
【００１６】本発明（請求項１０）に係わるＦＥＴの製
造方法は、半導体基板の主表面上に前記第１の導電型の
半導体からなるチャネル層をエピタキシャル成長させる
工程と、該チャネル層上に前記第１の導電型の半導体か
らなるコンタクト層をエピタキシャル成長させる工程
と、該コンタクト層上の全面に第１の絶縁膜を被着した
後、ゲートが形成されるべき領域を含む領域の前記第１
の絶縁膜を除去し、該絶縁膜に開口部を形成する工程
と、前記第１の絶縁膜をマスクとして前記開口部下の前
記コンタクト層をエッチングし、前記チャネル層表面を
露出させる工程と、全面に第２の絶縁膜を被着した後、
異方性エッチングを行って前記第１の絶縁膜及び前記コ
ンタクト層の開口部の内側面に前記第２の絶縁膜からな
る絶縁膜側壁を形成する工程と、露出しているチャネル
層表面上にのみ前記第１の導電型とは反対の第２の導電
型の半導体からなるゲート層を選択エピタキシャル成長
させる工程と、該ゲート層上にゲート電極を形成する工
程と、前記第１の絶縁膜を除去した後、前記コンタクト
層上にソース電極及びドレイン電極を形成する工程とを
含むものである。According to a tenth aspect of the present invention, there is provided a method of manufacturing an FET, comprising a step of epitaxially growing a channel layer made of the semiconductor of the first conductivity type on a main surface of a semiconductor substrate, and the step of forming the channel layer on the channel layer. Epitaxially growing a contact layer made of a first conductivity type semiconductor, and after depositing a first insulating film on the entire surface of the contact layer, the first region of a region including a region where a gate is to be formed is formed.
Removing the insulating film, and forming an opening in the insulating film; etching the contact layer under the opening using the first insulating film as a mask to expose the surface of the channel layer; After depositing the second insulating film on
A step of performing anisotropic etching to form an insulating film side wall made of the second insulating film on the inner side surfaces of the opening of the first insulating film and the contact layer; and on the exposed surface of the channel layer. Only, a step of selectively epitaxially growing a gate layer made of a semiconductor of a second conductivity type opposite to the first conductivity type, a step of forming a gate electrode on the gate layer, and removing the first insulating film And then forming a source electrode and a drain electrode on the contact layer.
【００１７】本発明（請求項１１）に係わるＦＥＴの製
造方法は、上記のＦＥＴの製造方法（請求項１０）にお
いて、前記ゲート層を選択エピタキシャル成長させる工
程が、露出しているチャネル層表面上にのみ前記第２の
導電型またはアンドープの半導体からなるゲート下層
と、該ゲート下層の半導体よりバンドギャップの小さい
前記第２の導電型の半導体からなるゲート上層とを順次
選択エピタキシャル成長させるものである。According to the method of manufacturing an FET according to the present invention (claim 11), in the method of manufacturing an FET (claim 10), the step of selectively epitaxially growing the gate layer is performed on the surface of the exposed channel layer. Only the lower gate layer made of the second conductivity type or undoped semiconductor and the upper gate layer made of the second conductivity type semiconductor having a smaller bandgap than the semiconductor of the lower gate layer are sequentially and selectively epitaxially grown.
【００１８】本発明（請求項１２）に係わるＦＥＴの製
造方法は、上記のＦＥＴの製造方法（請求項１０または
１１）において、前記絶縁膜側壁を形成する工程の後、
前記ゲート層を選択エピタキシャル成長させる工程の前
に、ソース側の前記絶縁膜側壁のみを除去した後、全面
に第３の絶縁膜を被着する工程と、該第３の絶縁膜を異
方性エッチングすることにより、前記開口部の内側面に
前記第３の絶縁膜からなる第２の絶縁膜側壁を形成する
工程とを含むものである。A method of manufacturing an FET according to the present invention (claim 12) is the same as the method of manufacturing an FET (claim 10 or 11), except that after the step of forming the insulating film side wall,
Before the step of selectively epitaxially growing the gate layer, after removing only the side wall of the insulating film on the source side, a step of depositing a third insulating film on the entire surface, and anisotropic etching of the third insulating film By doing so, a step of forming a second insulating film side wall made of the third insulating film on the inner side surface of the opening is included.
【００１９】[0019]
【作用】本発明（請求項１）に係わるＦＥＴは、半導体
基板の主表面上に形成された第１の導電型の半導体から
なるチャネル層と、該チャネル層上の所定の領域に形成
された、その一部が前記第１の導電型と反対の第２の導
電型である半導体からなる、チャネル層との間にｐｎ接
合を形成するゲート層と、前記チャネル層上の、前記ゲ
ート層を挟む両側の領域に形成された、前記第１の導電
型の半導体からなるコンタクト層と、前記ゲート層上に
形成されたゲート電極と、前記ゲート層を挟む両側の領
域の前記コンタクト層上にそれぞれ形成されたソース電
極、及びドレイン電極とを備えたものであるから、ソー
ス電極下のコンタクト層をソース電極よりゲート層に接
近させて形成することにより、ゲート−ソース間の一定
領域の半導体能動層の厚さを厚くすることができ、これ
によってソース抵抗を低減できる。また、コンタクト層
のキャリア濃度を高くすることにより、ソース抵抗をさ
らに低減することができると同時に、この層とソース電
極、ドレイン電極とのコンタクト抵抗を低減することも
できる。さらに、コンタクト層にバンドギャップの小さ
い材料を用いることによっても、上記コンタクト抵抗を
低減することができる。このコンタクト抵抗の低減もソ
ース抵抗の低減に寄与する。ソース抵抗を低くすること
により、相互コンダクタンスを向上させることができ、
高周波での動作における電力効率及び飽和出力を向上さ
せることができる。また、ゲート層が、チャネル層と反
対の導電型を示す不純物のチャネル層中への導入によっ
て形成されておらず、チャネル層上に形成されているた
め、チャネル層の厚さやキャリア濃度はゲート層の影響
をほとんど受けない。このため、ＦＥＴ特性の均一性、
再現性が良好となる。The FET according to the present invention (Claim 1) is formed on the main surface of the semiconductor substrate by a channel layer made of a semiconductor of the first conductivity type and on a predetermined region on the channel layer. A gate layer formed of a semiconductor having a second conductivity type opposite to the first conductivity type and forming a pn junction with the channel layer, and the gate layer on the channel layer. Contact layers made of the semiconductor of the first conductivity type formed in regions on both sides of the gate layer, gate electrodes formed on the gate layer, and contact layers on regions on both sides of the gate layer respectively. Since the source electrode and the drain electrode are formed, the contact active layer under the source electrode is formed closer to the gate layer than the source electrode, so that a semiconductor active region in a certain area between the gate and the source is formed. Can the thickness of the thereby possible to reduce the source resistance. Further, by increasing the carrier concentration of the contact layer, the source resistance can be further reduced, and at the same time, the contact resistance between this layer and the source and drain electrodes can be reduced. Further, the contact resistance can be reduced by using a material having a small band gap for the contact layer. This reduction in contact resistance also contributes to reduction in source resistance. By lowering the source resistance, mutual conductance can be improved,
It is possible to improve the power efficiency and the saturated output in the operation at high frequency. In addition, since the gate layer is not formed by introducing an impurity having a conductivity type opposite to that of the channel layer into the channel layer but is formed on the channel layer, the thickness and carrier concentration of the channel layer are different from those of the gate layer. Hardly affected by. Therefore, the uniformity of the FET characteristics,
Good reproducibility.
【００２０】本発明（請求項２）に係わるＦＥＴは、上
記のＦＥＴ（請求項１）において、前記ゲート層が、前
記第２の導電型の単一の半導体からなる層であるもので
あるから、この層のキャリア濃度を高めることにより、
ゲート層−チャネル層間のｐｎ接合における電荷空乏層
を主にチャネル層中に広がるようにすることができ、ピ
ンチオフ電圧、相互コンダクタンス等のＦＥＴ特性をチ
ャネル層のみで制御することができる。即ち、ゲート層
の厚さ、キャリア濃度等はこれらの特性に影響を与えな
いようにすることができる。The FET according to the present invention (Claim 2) is the same as the above-mentioned FET (Claim 1), but the gate layer is a layer made of a single semiconductor of the second conductivity type. , By increasing the carrier concentration of this layer,
The charge depletion layer at the pn junction between the gate layer and the channel layer can be spread mainly in the channel layer, and the FET characteristics such as pinch-off voltage and transconductance can be controlled only by the channel layer. That is, the thickness of the gate layer, the carrier concentration, etc. can be prevented from affecting these characteristics.
【００２１】本発明（請求項３）に係わるＦＥＴは、上
記のＦＥＴ（請求項２）において、前記チャネル層が、
ｎ型ＩｎＰからなり、前記ゲート層が、ｐ型ＩｎＧａＡ
ｓからなり、前記コンタクト層が、ｎ型ＩｎＧａＡｓか
らなるものであるから、ＩｎＰの電子のドリフト速度が
Ｓｉより高いため、Ｓｉを用いたｐｎ接合ゲートＦＥＴ
より高い相互コンダクタンスが得られる。また、ゲート
層及びコンタクト層にＩｎＰよりバンドギャップの小さ
いＩｎＧａＡｓが用いられているため、これらの層とゲ
ート電極、ソース電極及びドレイン電極とのコンタクト
抵抗をこれらの層にＩｎＰを用いた場合より低減でき
る。ソース電極とコンタクト層との間のコンタクト抵抗
の低減は、ソース抵抗の低減をもたらし、相互コンダク
タンスを向上させる。ゲート電極とゲート層との間のコ
ンタクト抵抗の低減は、ゲート抵抗の低減をもたらし、
ＦＥＴの高周波特性を向上させる。The FET according to the present invention (claim 3) is the FET (claim 2) above, wherein the channel layer is
It is made of n-type InP, and the gate layer is p-type InGaA.
Since the contact layer is made of s and the contact layer is made of n-type InGaAs, the drift velocity of electrons of InP is higher than that of Si.
Higher transconductance is obtained. Further, since InGaAs having a smaller bandgap than InP is used for the gate layer and the contact layer, the contact resistance between these layers and the gate electrode, the source electrode and the drain electrode is reduced as compared with the case where InP is used for these layers. it can. The reduction of the contact resistance between the source electrode and the contact layer leads to the reduction of the source resistance and improves the transconductance. The reduction of the contact resistance between the gate electrode and the gate layer leads to the reduction of the gate resistance,
To improve the high frequency characteristics of the FET.
【００２２】本発明（請求項４）に係わるＦＥＴは、上
記のＦＥＴ（請求項１）において、前記ゲート層が、前
記ゲート電極に接する前記第２の導電型の半導体からな
るゲート上層と、前記チャネル層に接する該ゲート上層
の半導体よりバンドギャップの大きい前記第２の導電型
またはアンドープの半導体からなるゲート下層とからな
るものであるから、ゲート下層の半導体において価電子
帯から伝導帯へ電子を励起させるために必要なエネルギ
ーがゲート上層の半導体におけるそれより大きいため、
ゲート下層中での電子雪崩（アバランシェ）が起こり難
くなる。従って、ゲート層−チャネル層間のｐｎ接合に
おけるアバランシェブレイクダウン電圧が高くなり、ゲ
ート−ドレイン耐圧を向上させることができる。An FET according to the present invention (claim 4) is the above-mentioned FET (claim 1), wherein the gate layer is a gate upper layer made of the second conductivity type semiconductor in contact with the gate electrode, and Since it comprises the lower gate layer made of the second conductivity type or undoped semiconductor having a band gap larger than that of the upper semiconductor layer in contact with the channel layer, electrons are transferred from the valence band to the conduction band in the lower semiconductor layer. Since the energy required to excite is larger than that in the semiconductor above the gate,
Electron avalanche in the lower layer of the gate is less likely to occur. Therefore, the avalanche breakdown voltage at the pn junction between the gate layer and the channel layer becomes high, and the gate-drain breakdown voltage can be improved.
【００２３】本発明（請求項５）に係わるＦＥＴは、上
記のＦＥＴ（請求項４）において、前記チャネル層が、
ｎ型ＩｎＰからなり、前記ゲート上層が、ｐ型ＩｎＧａ
Ａｓからなり、前記ゲート下層が、ｐ型またはアンドー
プのＡｌＩｎＡｓからなり、前記コンタクト層が、ｎ型
ＩｎＧａＡｓからなるものであるから、チャネル層に電
子のドリフト速度の大きいＩｎＰを用いることによっ
て、高い相互コンダクタンスが得られ、ゲート上層、コ
ンタクト層にＩｎＰよりバンドギャップの小さいＩｎＧ
ａＡｓを用いることによって、ゲート、ソース、ドレイ
ンの各電極とゲート層、コンタクト層との間のコンタク
ト抵抗が低減され、これがゲート抵抗、ソース抵抗の低
減に寄与することは既に述べた通りである。ゲート下層
はＩｎＧａＡｓよりバンドギャップの大きいＡｌＩｎＡ
ｓからなっているため、ＡｌＩｎＡｓゲート下層におい
て価電子帯から伝導帯へ電子を励起させるために必要な
エネルギーがＩｎＧａＡｓゲート上層におけるそれより
大きいため、ゲート下層中での電子雪崩（アバランシ
ェ）が起こり難くなる。従って、ゲート層がＩｎＧａＡ
ｓのみからなっている場合より、ゲート層−チャネル層
間のｐｎ接合におけるアバランシェブレイクダウン電圧
が高くなり、ゲート−ドレイン耐圧を向上させることが
できる。An FET according to the present invention (Claim 5) is the FET (Claim 4), wherein the channel layer is
It is made of n-type InP, and the upper layer of the gate is p-type InGa.
Since the lower layer of the gate is made of As, the lower layer of the gate is made of p-type or undoped AlInAs, and the contact layer is made of n-type InGaAs, it is possible to obtain a high mutual resistance by using InP having a large electron drift velocity in the channel layer. InG that has high conductance and has a smaller bandgap than InP in the upper gate layer and contact layer
As described above, the use of aAs reduces the contact resistance between each of the gate, source and drain electrodes and the gate layer and the contact layer, which contributes to the reduction of the gate resistance and the source resistance. The lower layer of the gate is AlInA having a band gap larger than that of InGaAs.
Since the energy required to excite electrons from the valence band to the conduction band in the AlInAs gate lower layer is larger than that in the InGaAs gate upper layer, electron avalanche is less likely to occur in the gate lower layer. Become. Therefore, the gate layer is InGaA
The avalanche breakdown voltage at the pn junction between the gate layer and the channel layer becomes higher than that when only s is formed, and the gate-drain breakdown voltage can be improved.
【００２４】本発明（請求項６）に係わるＦＥＴは、上
記のＦＥＴ（請求項１ないし５）において、前記ゲート
層と前記ソース電極下の前記コンタクト層との間の距離
が、前記ゲート層と前記ドレイン電極下の前記コンタク
ト層との間の距離より短いものであるから、ソース電極
下のコンタクト層とゲート層の間の距離が短いことによ
り、ソース抵抗が低減されると同時に、ドレイン電極下
のコンタクト層とゲート層との間の距離が長いことによ
り、ゲート−ドレイン電極間における電界強度が緩和さ
れ、ゲート−ドレイン耐圧が向上する。これにより、高
周波での動作における電力効率及び飽和出力を向上させ
ることができる。The FET according to the present invention (claim 6) is the FET (claims 1 to 5) described above, wherein the distance between the gate layer and the contact layer under the source electrode is the same as that of the gate layer. Since the distance between the contact layer under the drain electrode and the gate layer is shorter than the distance between the contact layer under the source electrode and the gate layer, the source resistance is reduced and the drain electrode under The long distance between the contact layer and the gate layer alleviates the electric field strength between the gate and drain electrodes and improves the gate-drain breakdown voltage. As a result, the power efficiency and the saturated output in the operation at high frequency can be improved.
【００２５】本発明（請求項７）に係わるＦＥＴの製造
方法は、半導体基板の主表面上に第１の導電型の半導体
からなるチャネル層をエピタキシャル成長させる工程
と、該チャネル層上に前記第１の導電型とは反対の第２
の導電型の半導体からなるゲート層をエピタキシャル成
長させる工程と、該ゲート層上の所定の領域に高融点金
属からなるゲート電極を形成する工程と、該ゲート電極
をマスクとして前記ゲート層をエッチングし、前記ゲー
ト電極下にのみ前記ゲート層を残す工程と、全面に絶縁
膜を被着した後、異方性エッチングを行って前記ゲート
電極及び前記ゲート層の左右両側面に絶縁膜側壁を形成
する工程と、露出しているチャネル層表面上にのみ前記
第１の導電型の半導体からなるコンタクト層を選択エピ
タキシャル成長させる工程と、該コンタクト層上にソー
ス電極及びドレイン電極を形成する工程とを含むもので
あるから、ゲート層とコンタクト層の間の距離は、絶縁
膜側壁の厚さのみで決まる。もし、コンタクト層を写真
製版によって形成されたマスクを用いて選択エピタキシ
ャル成長させるとすると、前述のように、コンタクト層
とゲート層は写真製版の合わせ精度の数倍の距離をおく
必要がある。従って、上記の本発明の方法は、写真製版
を用いた方法より、ゲート層−コンタクト層間の距離を
短くでき、ソース抵抗を低減できる。これにより、高周
波での動作における電力効率及び飽和出力を向上させる
ことができる。また、絶縁膜側壁の厚さは、これを構成
する絶縁膜の膜厚で決まり、この膜厚のバラツキは、写
真製版の合わせ精度に対して、無視できる程度に小さ
い。従って、ゲート層−コンタクト層間の距離のバラツ
キも、本発明の方法を用いた方が圧倒的に小さい。これ
により、ＦＥＴ特性の均一性、再現性が良好となる。さ
らに、この距離は上記の絶縁膜の膜厚を変えることによ
って容易に制御することができる。また、ゲート層が、
チャネル層と反対の導電型を示す不純物のチャネル層中
への拡散またはイオン注入等の方法で形成されておら
ず、チャネル層上へのエピタキシャル成長によって形成
されているため、チャネル層の厚さやキャリア濃度がゲ
ート層の影響をほとんど受けない。これも、ＦＥＴ特性
の均一性、再現性の向上に寄与する。A method for manufacturing an FET according to the present invention (claim 7) is a step of epitaxially growing a channel layer made of a semiconductor of a first conductivity type on the main surface of a semiconductor substrate, and the first layer on the channel layer. Second opposite the conductivity type of
A step of epitaxially growing a gate layer made of a conductive semiconductor, a step of forming a gate electrode made of a refractory metal in a predetermined region on the gate layer, and etching the gate layer using the gate electrode as a mask, A step of leaving the gate layer only under the gate electrode; and a step of depositing an insulating film on the entire surface and then performing anisotropic etching to form insulating film sidewalls on the left and right side surfaces of the gate electrode and the gate layer. And a step of selectively epitaxially growing a contact layer made of the semiconductor of the first conductivity type only on the exposed surface of the channel layer, and a step of forming a source electrode and a drain electrode on the contact layer. The distance between the gate layer and the contact layer is determined only by the thickness of the insulating film side wall. If the contact layer is to be selectively epitaxially grown using a mask formed by photoengraving, as described above, the contact layer and the gate layer need to be separated from each other by several times the alignment accuracy of photoengraving. Therefore, the above-described method of the present invention can shorten the distance between the gate layer and the contact layer and reduce the source resistance, as compared with the method using photolithography. As a result, the power efficiency and the saturated output in the operation at high frequency can be improved. Further, the thickness of the side wall of the insulating film is determined by the film thickness of the insulating film forming the side wall, and the variation in this film thickness is so small that it can be ignored with respect to the alignment accuracy of photolithography. Therefore, the variation in the distance between the gate layer and the contact layer is overwhelmingly smaller when the method of the present invention is used. This improves the uniformity and reproducibility of the FET characteristics. Further, this distance can be easily controlled by changing the film thickness of the insulating film. In addition, the gate layer
The thickness and carrier concentration of the channel layer are not formed by a method such as diffusion or ion implantation of an impurity having an opposite conductivity type to the channel layer, but by epitaxial growth on the channel layer. Is hardly affected by the gate layer. This also contributes to the improvement of the uniformity and reproducibility of the FET characteristics.
【００２６】本発明（請求項８）に係わるＦＥＴの製造
方法は、上記のＦＥＴの製造方法（請求項７）におい
て、前記ゲート層をエピタキシャル成長させる工程が、
前記第２の導電型またはアンドープの半導体からなるゲ
ート下層と、該ゲート下層の半導体よりバンドギャップ
の小さい前記第２の導電型の半導体からなるゲート上層
とを順次エピタキシャル成長させるものであるから、ゲ
ート下層の半導体において価電子帯から伝導帯へ電子を
励起させるために必要なエネルギーがゲート上層の半導
体におけるそれより大きいため、ゲート下層中での電子
雪崩（アバランシェ）が起こり難くなる。従って、ゲー
ト層がゲート上層を構成している半導体のみからなって
いる場合と比較して、ゲート層−チャネル層間のｐｎ接
合におけるアバランシェブレイクダウン電圧が高くな
り、ゲート−ドレイン耐圧を向上させることができる。According to the method of manufacturing an FET according to the present invention (claim 8), the step of epitaxially growing the gate layer in the method of manufacturing an FET (claim 7) described above,
Since the lower gate layer made of the second conductive type or undoped semiconductor and the upper gate layer made of the second conductive type semiconductor having a smaller band gap than the semiconductor of the lower gate layer are sequentially epitaxially grown, the lower gate layer Since the energy required to excite electrons from the valence band to the conduction band in the semiconductor is higher than that in the semiconductor in the upper layer of the gate, electron avalanche in the lower layer of the gate is less likely to occur. Therefore, the avalanche breakdown voltage at the pn junction between the gate layer and the channel layer becomes higher, and the gate-drain breakdown voltage can be improved, as compared with the case where the gate layer is composed only of the semiconductor forming the gate upper layer. it can.
【００２７】本発明（請求項９）に係わるＦＥＴの製造
方法は、上記のＦＥＴの製造方法（請求項７または８）
において、前記絶縁膜側壁を形成する工程の後、前記コ
ンタクト層を選択エピタキシャル成長させる工程の前
に、ソース側の前記絶縁膜側壁のみを除去した後、全面
に第２の絶縁膜を被着する工程と、該第２の絶縁膜を異
方性エッチングすることにより、前記ゲート電極及び前
記ゲート層の左右両側面にそれぞれ第２の絶縁膜側壁を
形成する工程とを含むものであるから、コンタクト層を
選択エピタキシャル成長する工程において、ゲート層の
ソース側にあるのは第２の絶縁膜側壁のみであるが、ゲ
ート層のドレイン側では最初に形成された絶縁膜側壁と
第２の絶縁膜側壁が重なっている。従って、ソース側の
コンタクト層とゲート層の間の距離は、ドレイン側のコ
ンタクト層とゲート層との間の距離より短くなる。ソー
ス側のコンタクト層とゲート層の間の距離が短いことに
より、ソース抵抗が低減されると同時に、ドレイン側の
コンタクト層とゲート層との間の距離が長いことによ
り、ゲート−ドレイン電極間における電界強度が緩和さ
れ、ゲート−ドレイン耐圧が向上する。さらに、この場
合、最初に形成される絶縁膜側壁の厚さと第２の絶縁膜
側壁の厚さは独立に変化させることができるから、ソー
ス側のコンタクト層とゲート層の間の距離とドレイン側
のコンタクト層とゲート層との間の距離も独立に変化さ
せることができる。従って、ソース抵抗の低減とゲート
−ドレイン耐圧の向上を同時に実現することが可能とな
り、高周波での動作における電力効率及び飽和出力を向
上させることができる。A method for manufacturing an FET according to the present invention (claim 9) is the above-mentioned method for manufacturing an FET (claim 7 or 8).
In the step of, after the step of forming the insulating film side wall, and before the step of selectively epitaxially growing the contact layer, removing only the insulating film side wall on the source side, and then depositing a second insulating film on the entire surface. And a step of anisotropically etching the second insulating film to form second insulating film sidewalls on the left and right side surfaces of the gate electrode and the gate layer, respectively. In the process of epitaxial growth, only the second insulating film sidewall is on the source side of the gate layer, but the first insulating film sidewall and the second insulating film sidewall overlap on the drain side of the gate layer. . Therefore, the distance between the source-side contact layer and the gate layer is shorter than the distance between the drain-side contact layer and the gate layer. The short distance between the contact layer on the source side and the gate layer reduces the source resistance, and at the same time, the long distance between the contact layer on the drain side and the gate layer results in a short distance between the gate and drain electrodes. The electric field strength is relaxed and the gate-drain breakdown voltage is improved. Further, in this case, the thickness of the side wall of the insulating film formed first and the thickness of the side wall of the second insulating film can be changed independently, so that the distance between the contact layer on the source side and the gate layer and the thickness on the drain side can be changed. The distance between the contact layer and the gate layer can also be changed independently. Therefore, it becomes possible to simultaneously realize the reduction of the source resistance and the improvement of the gate-drain breakdown voltage, and it is possible to improve the power efficiency and the saturation output in the operation at high frequency.
【００２８】本発明（請求項１０）に係わるＦＥＴの製
造方法は、半導体基板の主表面上に前記第１の導電型の
半導体からなるチャネル層をエピタキシャル成長させる
工程と、該チャネル層上に前記第１の導電型の半導体か
らなるコンタクト層をエピタキシャル成長させる工程
と、該コンタクト層上の全面に第１の絶縁膜を被着した
後、ゲートが形成されるべき領域を含む領域の前記第１
の絶縁膜を除去し、該絶縁膜に開口部を形成する工程
と、前記第１の絶縁膜をマスクとして前記開口部下の前
記コンタクト層をエッチングし、前記チャネル層表面を
露出させる工程と、全面に第２の絶縁膜を被着した後、
異方性エッチングを行って前記第１の絶縁膜及び前記コ
ンタクト層の開口部の内側面に前記第２の絶縁膜からな
る絶縁膜側壁を形成する工程と、露出しているチャネル
層表面上にのみ前記第１の導電型とは反対の第２の導電
型の半導体からなるゲート層を選択エピタキシャル成長
させる工程と、該ゲート層上にゲート電極を形成する工
程と、前記第１の絶縁膜を除去した後、前記コンタクト
層上にソース電極及びドレイン電極を形成する工程とを
含むものであるから、ゲート層とコンタクト層の間の距
離は、絶縁膜側壁の厚さのみで決まる。ゲート層を写真
製版によるマスクを用いて選択エピタキシャル成長させ
る場合は、前述のように、上記の距離は写真製版の合わ
せ精度の数倍程度にする必要がある。従って、上記の本
発明の方法の方がゲート層−コンタクト層間の距離は短
くできる。即ち、この方法の方がソース抵抗を低減でき
る。また、絶縁膜側壁の厚さは、これを構成する絶縁膜
の膜厚で決まり、この膜厚のバラツキは、写真製版の合
わせ精度に対して、無視できる程度に小さい。従って、
ゲート層−コンタクト層間の距離のバラツキも、本発明
の方法を用いた方が圧倒的に小さい。これにより、ＦＥ
Ｔ特性の均一性、再現性が良好となる。さらに、この距
離は上記の絶縁膜の膜厚を変えることによって容易に制
御することができる。また、ゲート層が、チャネル層と
反対の導電型を示す不純物のチャネル層中への拡散また
はイオン注入等の方法で形成されておらず、チャネル層
上へのエピタキシャル成長によって形成されているた
め、チャネル層の厚さやキャリア濃度がゲート層の影響
をほとんど受けない。これも、ＦＥＴ特性の均一性、再
現性の向上に寄与している。また、この方法において
は、ゲート層を選択エピタキシャル成長させる工程にお
ける、チャネル層の露出面の幅は、絶縁膜側壁の厚さが
厚いほど、狭くなる。第１の絶縁膜及びコンタクト層の
開口部は写真製版を用いて形成されるが、上記露出面、
即ちゲート層とチャネル層の接合面の幅は、上記のよう
に絶縁膜側壁を厚くすることにより、写真製版の解像限
界以下まで狭くすることがでる。即ち、写真製版の解像
限界以下までゲート長を短縮することが可能となり、こ
れによって高周波特性を向上させることができる。A method of manufacturing an FET according to the present invention (claim 10) is a step of epitaxially growing a channel layer made of the semiconductor of the first conductivity type on the main surface of a semiconductor substrate, and the step of forming the channel layer on the channel layer. Epitaxially growing a contact layer made of a first conductivity type semiconductor, and after depositing a first insulating film on the entire surface of the contact layer, the first region of a region including a region where a gate is to be formed is formed.
Removing the insulating film, and forming an opening in the insulating film; etching the contact layer under the opening using the first insulating film as a mask to expose the surface of the channel layer; After depositing the second insulating film on
A step of performing anisotropic etching to form an insulating film side wall made of the second insulating film on the inner side surfaces of the opening of the first insulating film and the contact layer; and on the exposed surface of the channel layer. Only, a step of selectively epitaxially growing a gate layer made of a semiconductor of a second conductivity type opposite to the first conductivity type, a step of forming a gate electrode on the gate layer, and removing the first insulating film After that, the step of forming a source electrode and a drain electrode on the contact layer is included. Therefore, the distance between the gate layer and the contact layer is determined only by the thickness of the side wall of the insulating film. When the gate layer is selectively epitaxially grown using a mask for photolithography, the distance must be about several times the alignment accuracy of photolithography, as described above. Therefore, the distance between the gate layer and the contact layer can be shortened by the above method of the present invention. That is, this method can reduce the source resistance. Further, the thickness of the side wall of the insulating film is determined by the film thickness of the insulating film forming the side wall, and the variation in this film thickness is so small that it can be ignored with respect to the alignment accuracy of photolithography. Therefore,
The variation in the distance between the gate layer and the contact layer is also extremely small when the method of the present invention is used. As a result, FE
The uniformity and reproducibility of the T characteristic will be good. Further, this distance can be easily controlled by changing the film thickness of the insulating film. In addition, since the gate layer is not formed by a method such as diffusion or ion implantation of an impurity having a conductivity type opposite to that of the channel layer into the channel layer, the gate layer is formed by epitaxial growth on the channel layer. The layer thickness and carrier concentration are hardly affected by the gate layer. This also contributes to improvement in uniformity and reproducibility of FET characteristics. Further, in this method, the width of the exposed surface of the channel layer in the step of selectively epitaxially growing the gate layer becomes narrower as the thickness of the side wall of the insulating film becomes thicker. The openings of the first insulating film and the contact layer are formed by using photoengraving.
That is, the width of the junction surface between the gate layer and the channel layer can be made narrower than the resolution limit of photoengraving by thickening the side wall of the insulating film as described above. That is, the gate length can be shortened to the resolution limit of photolithography or less, thereby improving the high frequency characteristics.
【００２９】本発明（請求項１１）に係わるＦＥＴの製
造方法は、上記のＦＥＴの製造方法（請求項１０）にお
いて、前記ゲート層を選択エピタキシャル成長させる工
程が、露出しているチャネル層表面上にのみ前記第２の
導電型またはアンドープの半導体からなるゲート下層
と、該ゲート下層の半導体よりバンドギャップの小さい
前記第２の導電型の半導体からなるゲート上層とを順次
選択エピタキシャル成長させるものであるから、ゲート
下層の半導体において価電子帯から伝導帯へ電子を励起
させるために必要なエネルギーがゲート上層の半導体に
おけるそれより大きいため、ゲート下層中での電子雪崩
（アバランシェ）が起こり難くなる。従って、ゲート層
がゲート上層を構成している半導体のみからなっている
場合より、ゲート層−チャネル層間のｐｎ接合における
アバランシェブレイクダウン電圧が高くなり、ゲート−
ドレイン耐圧を向上させることができる。A method of manufacturing an FET according to the present invention (claim 11) is the same as the method of manufacturing an FET (claim 10), wherein the step of selectively epitaxially growing the gate layer is performed on the surface of the exposed channel layer. Since only the lower gate layer made of the second conductive type or undoped semiconductor and the upper gate layer made of the second conductive type semiconductor having a smaller band gap than the semiconductor of the lower gate layer are sequentially and selectively epitaxially grown, Since the energy required to excite electrons from the valence band to the conduction band in the semiconductor under the gate is larger than that in the semiconductor above the gate, electron avalanche in the gate underlayer is unlikely to occur. Therefore, the avalanche breakdown voltage at the pn junction between the gate layer and the channel layer is higher than that in the case where the gate layer is composed only of the semiconductor forming the gate upper layer, and the gate-
The drain breakdown voltage can be improved.
【００３０】本発明（請求項１２）に係わるＦＥＴの製
造方法は、上記のＦＥＴの製造方法（請求項１０または
１１）において、前記絶縁膜側壁を形成する工程の後、
前記ゲート層を選択エピタキシャル成長させる工程の前
に、ソース側の前記絶縁膜側壁のみを除去した後、全面
に第３の絶縁膜を被着する工程と、該第３の絶縁膜を異
方性エッチングすることにより、前記開口部の内側面に
前記第３の絶縁膜からなる第２の絶縁膜側壁を形成する
工程とを含むものであるから、ゲート層を選択エピタキ
シャル成長する工程において、コンタクト層開口部内側
面のソース側にあるのは第２の絶縁膜側壁のみである
が、ドレイン側では最初に形成された絶縁膜側壁と第２
の絶縁膜側壁が重なっている。従って、ソース側のコン
タクト層とゲート層の間の距離は、ドレイン側のコンタ
クト層とゲート層との間の距離より短くなる。ソース側
のコンタクト層とゲート層の間の距離が短いことによ
り、ソース抵抗が低減されると同時に、ドレイン側のコ
ンタクト層とゲート層との間の距離が長いことにより、
ゲート−ドレイン電極間における電界強度が緩和され、
ゲート−ドレイン耐圧が向上する。さらに、この場合、
最初に形成される絶縁膜側壁の厚さと第２の絶縁膜側壁
の厚さは独立に変化させることができるから、ソース側
のコンタクト層とゲート層の間の距離とドレイン側のコ
ンタクト層とゲート層との間の距離も独立に変化させる
ことができる。従って、ソース抵抗の低減とゲート−ド
レイン耐圧の向上を同時に実現することが可能となる。
これによって、高周波での動作における電力効率及び飽
和出力を向上させることができる。また、前述のよう
に、ゲート層とチャネル層の接合面の幅は、絶縁膜側壁
を厚くすることにより、写真製版の解像限界以下まで狭
くすることができ、これによって高周波特性を向上させ
ることが可能となる。A method of manufacturing an FET according to the present invention (claim 12) is the same as the method of manufacturing an FET (claim 10 or 11) described above, after the step of forming the insulating film side wall.
Before the step of selectively epitaxially growing the gate layer, after removing only the side wall of the insulating film on the source side, a step of depositing a third insulating film on the entire surface, and anisotropic etching of the third insulating film This includes the step of forming the second insulating film side wall made of the third insulating film on the inner side surface of the opening. Therefore, in the step of selectively epitaxially growing the gate layer, the inner side surface of the contact layer opening is formed. Only the second insulating film sidewall is on the source side, but on the drain side, the first insulating film sidewall and the second insulating film sidewall are formed.
Insulation film side walls overlap. Therefore, the distance between the source-side contact layer and the gate layer is shorter than the distance between the drain-side contact layer and the gate layer. The short distance between the contact layer on the source side and the gate layer reduces the source resistance, and at the same time, the long distance between the contact layer on the drain side and the gate layer,
The electric field strength between the gate and drain electrodes is relaxed,
The gate-drain breakdown voltage is improved. Furthermore, in this case,
The thickness of the side wall of the first insulating film and the thickness of the side wall of the second insulating film can be changed independently, so that the distance between the contact layer on the source side and the gate layer and the contact layer on the drain side and the gate layer can be changed. The distance between the layers can also be varied independently. Therefore, it is possible to simultaneously reduce the source resistance and improve the gate-drain breakdown voltage.
As a result, the power efficiency and the saturated output in the operation at high frequency can be improved. Further, as described above, the width of the junction surface between the gate layer and the channel layer can be narrowed to the resolution limit of photolithography or less by increasing the thickness of the insulating film side wall, thereby improving the high frequency characteristics. Is possible.
【００３１】[0031]
実施例１．本発明の第１の実施例について説明する。図
１に本実施例によるｐｎ接合ゲートＦＥＴの断面図を示
す。図において１は半絶縁性ＩｎＰ基板、２はｎ型Ｉｎ
Ｐからなるチャネル層（０．１５μｍ）、３はｐ型Ｉｎ
0.53Ｇａ0.47Ａｓからなるゲート層（０．４μｍ）、４
はたとえばＷＳｉのような高融点金属からなるゲート電
極（０．５μｍ）、７はｎ型Ｉｎ0.53Ｇａ0.47Ａｓから
なるコンタクト層（０．５μｍ）、８，９はそれぞれＡ
ｕＧｅ／Ｎｉ／Ａｕ（５０／３０／２００ｎｍ）からな
るドレイン電極及びソース電極、Ｌsgはソース側のコン
タクト層とゲート層との間の距離、Ｌgdはドレイン側の
コンタクト層とゲート層との間の距離であり、本実施例
においてはＬsg＝Ｌgd＝０．４μｍである。ただ
し、（）内は各層の厚さである。キャリア濃度は、ｎ型
ＩｎＰチャネル層では２×１０17ｃｍ-3、ｐ型Ｉｎ0.53
Ｇａ0.47Ａｓゲート層では１×１０19ｃｍ-3、ｎ型Ｉｎ
0.53Ｇａ0.47Ａｓコンタクト層では１×１０19ｃｍ-3で
ある。Example 1. A first embodiment of the present invention will be described. FIG. 1 shows a sectional view of a pn junction gate FET according to this embodiment. In the figure, 1 is a semi-insulating InP substrate, 2 is n-type In
Channel layer made of P (0.15 μm), 3 is p-type In
Gate layer (0.4 μm) composed of 0.53 Ga0.47 As, 4
Is a gate electrode (0.5 μm) made of a refractory metal such as WSi, 7 is a contact layer (0.5 μm) made of n-type In0.53Ga0.47As, and 8 and 9 are A, respectively.
A drain electrode and a source electrode made of uGe / Ni / Au (50/30/200 nm), Lsg is the distance between the contact layer on the source side and the gate layer, and Lgd is the distance between the contact layer on the drain side and the gate layer. The distance is Lsg = Lgd = 0.4 μm in this embodiment. However, () is the thickness of each layer. The carrier concentration is 2 × 10 17 cm −3 in the n-type InP channel layer and p-type In0.53.
Ga0.47As gate layer has 1 × 10 19 cm −3 , n-type In
It is 1 × 10 19 cm −3 in the 0.53 Ga 0.47 As contact layer.
【００３２】次に、図２に本実施例のｐｎ接合ゲートＦ
ＥＴの製造方法を示す。まず、図２(a) のように半絶縁
性ＩｎＰ基板１上に有機金属気相成長法（以後ＭＯＣＶ
Ｄ法と略記する）によりチャネル層となる厚さ０．１５
μｍのｎ型ＩｎＰ層２及びゲート層となる厚さ０．４μ
ｍのｐ型Ｉｎ0.53Ｇａ0.47Ａｓ層３を順次エピタキシャ
ル成長する。次に図２(b) に示すように、たとえばＷＳ
ｉのような厚さ０．５μｍの高融点金属層をスパッタ法
により全面に形成し、通常の写真製版及びドライエッチ
ングによりゲート電極４を形成する。次に、このゲート
電極４をマスクにたとえば酒石酸と過酸化水素水の混合
液によりｐ型Ｉｎ0.53Ｇａ0.47Ａｓ層３をエッチング除
去し、ゲート領域以外のｎ型ＩｎＰ層２の表面を露出さ
せる。この後、図２(c) に示すように、たとえばＳｉＯ
のような厚さ０．６μｍの絶縁膜５をスパッタ法もしく
はプラズマＣＶＤ法により全面に被着する。次に、ＥＣ
Ｒプラズマ等の異方性のあるプラズマを用いてエッチン
グを行い、図２(d) に示すようにゲート電極４及びｐ型
Ｉｎ0.53Ｇａ0.47Ａｓゲート層３の側面にのみＳｉＯ膜
からなる側壁６を形成する。このとき側壁６の厚さは
０．４μｍとなる。次に図２(e) に示すように、ゲート
電極４及びＳｉＯ膜からなる側壁６をマスクとしＭＯＣ
ＶＤ法を用いて厚さ０．５μｍのｎ型Ｉｎ0.53Ｇａ0.47
Ａｓコンタクト層７を選択エピタキシャル成長する。こ
れにより、ｎ型ＩｎＰチャネル層が露出している面上に
のみｎ型Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層７が形成さ
れる。さらに、このＳｉＯ膜からなる側壁６をバッファ
フッ酸によりエッチング除去し、通常の写真製版及び蒸
着、リフトオフにより厚さ５０／３０／２００ｎｍのＡ
ｕＧｅ／Ｎｉ／Ａｕからなるドレイン電極８及びソース
電極９を形成して、図１に示した本実施例のｐｎ接合ゲ
ートＦＥＴは完成する。Next, FIG. 2 shows the pn junction gate F of this embodiment.
A method for manufacturing ET will be described. First, as shown in FIG. 2A, a metalorganic vapor phase epitaxy method (hereinafter MOCV) is used on a semi-insulating InP substrate 1.
The thickness of the channel layer is 0.15
μm n-type InP layer 2 and gate layer 0.4 μm thick
m p-type In0.53Ga0.47As layer 3 is sequentially epitaxially grown. Next, as shown in FIG. 2 (b), for example, WS
A refractory metal layer having a thickness of 0.5 μm such as i is formed on the entire surface by a sputtering method, and the gate electrode 4 is formed by ordinary photoengraving and dry etching. Next, using the gate electrode 4 as a mask, the p-type In0.53Ga0.47As layer 3 is removed by etching, for example, with a mixed solution of tartaric acid and hydrogen peroxide solution to expose the surface of the n-type InP layer 2 other than the gate region. After this, as shown in FIG.
An insulating film 5 having a thickness of 0.6 μm is deposited on the entire surface by sputtering or plasma CVD. Next, EC
Etching is performed using anisotropic plasma such as R plasma, and as shown in FIG. 2 (d), the side wall 6 made of the SiO film is formed only on the side surface of the gate electrode 4 and the p-type In0.53Ga0.47As gate layer 3. To form. At this time, the thickness of the side wall 6 becomes 0.4 μm. Next, as shown in FIG. 2E, the MOC is performed using the gate electrode 4 and the side wall 6 made of the SiO film as a mask.
N-type In0.53Ga0.47 with a thickness of 0.5 μm using the VD method
The As contact layer 7 is selectively epitaxially grown. As a result, the n-type In0.53Ga0.47As contact layer 7 is formed only on the surface where the n-type InP channel layer is exposed. Further, the side wall 6 made of this SiO film is removed by etching with buffer hydrofluoric acid, and a 50/30/200 nm thick A film is formed by ordinary photoengraving, vapor deposition and lift-off.
By forming the drain electrode 8 and the source electrode 9 made of uGe / Ni / Au, the pn junction gate FET of this embodiment shown in FIG. 1 is completed.
【００３３】ソース抵抗を低減するためにはソース電極
下及びソース電極とゲート電極の間のｎ型半導体層の厚
みを厚くし、キャリア濃度を高くすることが有効である
ことが知られているが、本実施例においては、ｎ型Ｉｎ
0.53Ｇａ0.47Ａｓコンタクト層によりこれが実現されて
いる。また、コンタクト層にＩｎＰよりバンドギャップ
の小さいＩｎ0.53Ｇａ0.47Ａｓを用いているため、ソー
ス電極及びドレイン電極とコンタクト層とのコンタクト
抵抗を、従来例のようにこれらの電極がｎ型ＩｎＰチャ
ネル層上に形成されている場合より低減することができ
る。このコンタクト抵抗の低減もソース抵抗の低減に寄
与する。このようにソース抵抗を低減することにより、
相互コンダクタンスが向上し、高周波での動作における
電力効率及び飽和出力が向上する。It is known that increasing the carrier concentration by increasing the thickness of the n-type semiconductor layer under the source electrode and between the source electrode and the gate electrode is effective for reducing the source resistance. In this embodiment, n-type In
This is achieved by the 0.53Ga0.47As contact layer. In addition, since In0.53Ga0.47As having a smaller bandgap than InP is used for the contact layer, the contact resistance between the source electrode and the drain electrode and the contact layer is the same as in the conventional example, and these electrodes are n-type InP channel layers. It can be reduced compared to the case where it is formed above. This reduction in contact resistance also contributes to reduction in source resistance. By reducing the source resistance in this way,
The transconductance is improved, and the power efficiency and the saturation output in high frequency operation are improved.
【００３４】また図１に示すＬsgの長さが短いほどソー
ス抵抗は低くなる。ＬsgはＳｉＯ膜側壁６の厚さと等し
いが、これはＳｉＯ膜５の厚さで決まる。通常、ＳｉＯ
膜エッチング後に残されるＳｉＯ膜側壁の厚さは、エッ
チング前のＳｉＯ膜厚の２／３程度である。従って、Ｓ
ｉＯ膜厚は前述のように０．６μｍであるから、側壁の
厚さ、即ちＬsgは０．４μｍ程度になる。もし、このｎ
型Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層を写真製版による
マスクを用いて選択成長させるとすると、前述のように
最小のＬsgは写真製版の合わせ精度によって制限される
ため、０．５〜１．０μｍ程度にしかならず、しかもこ
れには合わせ精度に起因するバラツキが伴う。このよう
に、本実施例においては、Ｌsgを写真製版を用いた場合
より短くでき、しかも、これはＳｉＯ膜の膜厚によって
決まるため、そのバラツキも小さい。実際、ＳｉＯ膜の
膜厚のバラツキは、その膜厚の数％以下である。ただ
し、Ｌsgを過度に短くすると、ゲートとソース間の容量
が増加しＦＥＴ特性を劣化させるため、最適な長さに制
御する必要がある。本実施例においては、上記のように
Ｌsgの長さをＳｉＯ膜側壁６の厚みで制御することが可
能であり、容易に所望のＬsgが実現でき、その均一性、
再現性も良好である。The shorter the length of Lsg shown in FIG. 1, the lower the source resistance. Lsg is equal to the thickness of the side wall 6 of the SiO film, but this is determined by the thickness of the SiO film 5. Usually SiO
The thickness of the side wall of the SiO film left after the film etching is about ⅔ of the SiO film thickness before the etching. Therefore, S
Since the iO film thickness is 0.6 μm as described above, the thickness of the side wall, that is, Lsg is about 0.4 μm. If this n
If the type In0.53Ga0.47As contact layer is selectively grown using a mask for photoengraving, the minimum Lsg is limited by the alignment accuracy of photoengraving as described above. Inevitably, there are variations due to the alignment accuracy. As described above, in the present embodiment, Lsg can be made shorter than in the case of using photoengraving, and this is determined by the film thickness of the SiO film, so the variation is small. Actually, the variation in the film thickness of the SiO film is several% or less of the film thickness. However, if Lsg is excessively shortened, the capacitance between the gate and the source increases and the FET characteristics deteriorate. Therefore, it is necessary to control the length to be optimum. In this embodiment, the length of Lsg can be controlled by the thickness of the SiO film side wall 6 as described above, a desired Lsg can be easily realized, and its uniformity,
The reproducibility is also good.
【００３５】また、ｐ型ゲート層が、ｐ型不純物のｎ型
ＩｎＰチャネル層中への拡散またはイオン注入等の方法
で形成されておらず、チャネル層上へのエピタキシャル
成長によって形成されているため、チャネル層の厚さや
キャリア濃度がゲート層の影響をほとんど受けない。こ
れも、ＦＥＴ特性の均一性、再現性の向上に寄与してい
る。Further, the p-type gate layer is not formed by a method such as diffusion of p-type impurities into the n-type InP channel layer or ion implantation, but is formed by epitaxial growth on the channel layer. The thickness of the channel layer and the carrier concentration are hardly affected by the gate layer. This also contributes to improvement in uniformity and reproducibility of FET characteristics.
【００３６】また、ゲート層にＩｎＰよりバンドギャッ
プの小さいＩｎ0.53Ｇａ0.47Ａｓを用いているためゲー
ト電極とゲート層との間のコンタクト抵抗は、ゲート層
にＩｎＰを用いる場合より低減される。これは、ゲート
抵抗の低減をもたらし、ＦＥＴの高周波特性を向上させ
る。Since In0.53Ga0.47As having a smaller bandgap than InP is used for the gate layer, the contact resistance between the gate electrode and the gate layer is reduced as compared with the case where InP is used for the gate layer. This results in a reduction in gate resistance and improves the high frequency characteristics of the FET.
【００３７】また、上記のようにｐ型Ｉｎ0.53Ｇａ0.47
Ａｓゲート層のキャリア濃度はｎ型ＩｎＰチャネル層の
キャリア濃度より充分に高いため、ゲート層−チャネル
層間のｐｎ接合における電荷空乏層を主にチャネル層中
に広がるようにすることができ、ピンチオフ電圧、相互
コンダクタンス等のＦＥＴ特性をチャネル層のみで制御
することができる。即ち、ゲート層の厚さ、キャリア濃
度等はこれらの特性にほとんど影響を与えない。As described above, p-type In0.53Ga0.47
Since the carrier concentration of the As gate layer is sufficiently higher than the carrier concentration of the n-type InP channel layer, the charge depletion layer at the pn junction between the gate layer and the channel layer can be spread mainly in the channel layer, and the pinch-off voltage , The FET characteristics such as mutual conductance can be controlled only by the channel layer. That is, the thickness of the gate layer, the carrier concentration, etc. have almost no effect on these characteristics.
【００３８】さらに、チャネル層にＳｉより電子移動度
の大きいＩｎＰを用いているため、Ｓｉを用いたｐｎ接
合ゲートＦＥＴより高い相互コンダクタンスが得られ
る。Furthermore, since InP having a higher electron mobility than Si is used for the channel layer, a higher transconductance can be obtained than that of a pn junction gate FET using Si.
【００３９】実施例２．本発明の第２の実施例について
説明する。図３に本実施例によるｐｎ接合ゲートＦＥＴ
の断面図を示す。本実施例においては、ゲート層はｐ型
Ｉｎ0.53Ｇａ0.47Ａｓゲート上層３（０．４μｍ）とｐ
型またはアンドープＡｌ0.48Ｉｎ0.52Ａｓゲート下層１
０（０．０５μｍ）の二層からなる。その他の構造は、
実施例１で図１に示したＦＥＴとまったく同じである。
ただし、（）内は層の厚さである。Embodiment 2 FIG. A second embodiment of the present invention will be described. FIG. 3 shows a pn junction gate FET according to this embodiment.
FIG. In this embodiment, the gate layer is composed of p-type In0.53Ga0.47As gate upper layer 3 (0.4 μm) and p-type In0.53Ga0.47As gate upper layer 3 (0.4 μm).
Type or undoped Al0.48In0.52As gate underlayer 1
It consists of two layers of 0 (0.05 μm). Other structures are
This is exactly the same as the FET shown in FIG. 1 in the first embodiment.
However, the value in () is the thickness of the layer.
【００４０】本実施例のｐｎ接合ゲートＦＥＴの製造方
法は、最初に図４に示すように半絶縁性ＩｎＰ基板１上
にＭＯＣＶＤ法によりチャネル層となる厚さ０．１５μ
ｍのｎ型ＩｎＰ層２、ゲート下層となる厚さ０．０５μ
ｍのｐ型またはアンドープのＡｌ0.48Ｉｎ0.52Ａｓ層１
０及びゲート上層となる厚さ０．４μｍのｐ型Ｉｎ0.53
Ｇａ0.47Ａｓ層３を順次エピタキシャル成長する。この
後の工程は、実施例１の図２(b) 以降の工程とまったく
同じである。In the method of manufacturing the pn-junction gate FET of this embodiment, first, as shown in FIG. 4, a channel layer having a thickness of 0.15 μm is formed on the semi-insulating InP substrate 1 by MOCVD.
n-type InP layer 2 having a thickness of 0.05 μm to be a lower layer of the gate
m p-type or undoped Al0.48In0.52As layer 1
0 and a p-type In0.53 layer having a thickness of 0.4 μm to be an upper layer of the gate
The Ga0.47As layer 3 is sequentially epitaxially grown. Subsequent steps are exactly the same as the steps after FIG. 2B of the first embodiment.
【００４１】本実施例においては、ｐ型Ｉｎ0.53Ｇａ0.
47Ａｓゲート上層３とｎ型ＩｎＰチャネル層２の間にＩ
ｎ0.53Ｇａ0.47Ａｓよりバンドギャップが大きいｐ型ま
たはアンドープＡｌ0.48Ｉｎ0.52Ａｓからなるゲート下
層１０が存在する。このＡｌ0.48Ｉｎ0.52Ａｓゲート下
層において価電子帯から伝導帯へ電子を励起させるため
に必要なエネルギーはＩｎ0.53Ｇａ0.47Ａｓゲート上層
におけるそれより大きいため、Ａｌ0.48Ｉｎ0.52Ａｓで
は、Ｉｎ0.53Ｇａ0.47Ａｓより電子雪崩（アバランシ
ェ）が起こり難い。従って、実施例１のようにゲート層
がＩｎ0.53Ｇａ0.47Ａｓのみからなっている場合より、
ゲート層−チャネル層間のｐｎ接合におけるアバランシ
ェブレイクダウン電圧が高くなり、ゲート−ドレイン耐
圧が向上する。In this embodiment, p-type In0.53Ga0.
Between the 47As gate upper layer 3 and the n-type InP channel layer 2, I
There is a gate underlayer 10 of p-type or undoped Al0.48In0.52As with a bandgap greater than n0.53Ga0.47As. The energy required to excite electrons from the valence band to the conduction band in the Al0.48In0.52As gate lower layer is larger than that in the In0.53Ga0.47As gate upper layer, so that Al0.48In0.52As has In0.53Ga0. Electronic avalanche is less likely to occur than 47As. Therefore, as compared with the case where the gate layer is made of In0.53Ga0.47As only as in Example 1,
The avalanche breakdown voltage at the pn junction between the gate layer and the channel layer is increased, and the gate-drain breakdown voltage is improved.
【００４２】実施例３．本発明の第３の実施例について
説明する。図５に本実施例によるｐｎ接合ゲートＦＥＴ
の断面図を示す。本実施例のＦＥＴにおいては、ソース
電極下のコンタクト層とゲート層との間の距離Ｌsg＝
０．２μｍよりドレイン電極下のコンタクト層とゲート
層との間の距離Ｌgd＝０．７μｍの方が長くなってい
る。その他の構造は、実施例１で図１に示したＦＥＴと
まったく同じである。Example 3. A third embodiment of the present invention will be described. FIG. 5 shows a pn junction gate FET according to this embodiment.
FIG. In the FET of this embodiment, the distance Lsg between the contact layer under the source electrode and the gate layer is Lsg =
The distance Lgd = 0.7 μm between the contact layer under the drain electrode and the gate layer is longer than 0.2 μm. Other structures are exactly the same as the FET shown in FIG. 1 in the first embodiment.
【００４３】次に、図６に本実施例のｐｎ接合ゲートＦ
ＥＴの製造方法を示す。まず、実施例１で図２(a) 〜
(d) に示した工程を行う。ただし、この際ＳｉＯ膜５の
厚さを０．７５μｍとする。従って、第１の側壁６の厚
さは０．５μｍとなる。この後、図６(a) に示すよう
に、ゲート層及びゲート電極の両側面に形成されたＳｉ
Ｏ膜５からなる第１の側壁６の内、ドレイン側の側壁の
みを被覆するようにレジスト１１を形成し、露出したソ
ース側の側壁をエッチングにより除去する。次に、図６
(b) に示すように、レジスト１１を除去した後、全面に
厚さ０．３μｍのＳｉＯ膜５５を被着する。この後、図
６(c) に示すように、ＥＣＲプラズマエッチング等の異
方性のあるプラズマエッチングを用いてＳｉＯ膜５５を
エッチングし、ＳｉＯ膜５５からなる第２の側壁６５を
形成する。第２の側壁６５の厚さは０．２μｍとなる。
この際、ゲート層のソース側の側壁は上記の第２の側壁
６５のみからなるが、ゲート層のドレイン側の側壁は第
１の側壁６と第２の側壁６５が重なったものとなってい
る。次に、図６(d) に示すように、露出しているｎ型Ｉ
ｎＰチャネル層２上にのみｎ型Ｉｎ0.53Ｇａ0.47Ａｓコ
ンタクト層７を選択エピタキシャル成長させると、上記
のようにゲート層のソース側のＳｉＯ膜側壁よりドレイ
ン側のＳｉＯ膜側壁の方が厚いため、ソース側のコンタ
クト層の方がドレイン側のコンタクト層よりゲート層に
近くなり、Ｌsg＝０．２μｍ、Ｌgd＝０．７μｍとな
る。最後に、この絶縁膜側壁をバッファフッ酸によりエ
ッチング除去し、通常の写真製版及び蒸着、リフトオフ
によりドレイン電極８、ソース電極９を形成して、図５
に示した本実施例のｐｎ接合ゲートＦＥＴは完成する。Next, FIG. 6 shows the pn junction gate F of this embodiment.
A method for manufacturing ET will be described. First, in FIG. 2A in Example 1
Perform the process shown in (d). However, at this time, the thickness of the SiO film 5 is set to 0.75 μm. Therefore, the thickness of the first side wall 6 is 0.5 μm. After that, as shown in FIG. 6 (a), Si formed on both side surfaces of the gate layer and the gate electrode.
Of the first side wall 6 made of the O film 5, a resist 11 is formed so as to cover only the side wall on the drain side, and the exposed side wall on the source side is removed by etching. Next, FIG.
As shown in (b), after removing the resist 11, a SiO film 55 having a thickness of 0.3 μm is deposited on the entire surface. After that, as shown in FIG. 6C, the SiO film 55 is etched by using anisotropic plasma etching such as ECR plasma etching to form a second side wall 65 made of the SiO film 55. The thickness of the second side wall 65 is 0.2 μm.
At this time, the side wall of the gate layer on the source side is composed of only the second side wall 65 described above, while the side wall of the gate layer on the drain side is formed by overlapping the first side wall 6 and the second side wall 65. . Next, as shown in FIG. 6D, the exposed n-type I
When the n-type In0.53Ga0.47As contact layer 7 is selectively epitaxially grown only on the nP channel layer 2, the drain side SiO film side wall is thicker than the source side SiO film side wall of the gate layer as described above. The contact layer on the side is closer to the gate layer than the contact layer on the drain side, and Lsg = 0.2 μm and Lgd = 0.7 μm. Finally, the side wall of the insulating film is removed by etching with buffer hydrofluoric acid, and the drain electrode 8 and the source electrode 9 are formed by ordinary photoengraving, vapor deposition, and lift-off, and then, as shown in FIG.
The pn junction gate FET of this embodiment shown in FIG.
【００４４】表１は、図１０に示した従来のＦＥＴ（タ
イプＡ）、図１に示した実施例１によるＦＥＴ（タイプ
Ｂ）及び図５に示した本実施例３によるＦＥＴの特性を
比較したものである。前述のように、タイプＢではＬsg
＝Ｌgd＝０．４μｍ、タイプＣではＬsg＝０．２μｍ，
Ｌgd＝０．７μｍである。その他のパラメータは、上記
３タイプに共通であり、以下のようになっている。 ゲート長：０．５μｍ，ゲート幅：２００μｍ，ソース
とドレインの電極間の距離：４μｍ， ｎ型ＩｎＰチャネル層：厚さ０．１５μｍ，キャリア濃
度２×１０17cm-3， ｐ型Ｉｎ0.53Ｇａ0.47Ａｓゲート層：厚さ０．４μｍ，
キャリア濃度１×１０19cm-3， ｎ型Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層：厚さ０．５μ
ｍ，キャリア濃度：１×１０19cm-3。Table 1 compares the characteristics of the conventional FET (type A) shown in FIG. 10, the FET according to Example 1 (type B) shown in FIG. 1 and the FET according to Example 3 shown in FIG. It was done. As mentioned above, Lsg for type B
= Lgd = 0.4 μm, for Type C Lsg = 0.2 μm,
Lgd = 0.7 μm. The other parameters are common to the above three types and are as follows. Gate length: 0.5 μm, gate width: 200 μm, distance between source and drain electrodes: 4 μm, n-type InP channel layer: thickness 0.15 μm, carrier concentration 2 × 10 17 cm −3 , p-type In0.53Ga 0 .47As gate layer: thickness 0.4 μm,
Carrier concentration 1 × 10 19 cm -3 , n-type In0.53Ga0.47As contact layer: thickness 0.5μ
m, carrier concentration: 1 × 10 19 cm -3 .
【００４５】[0045]
【表１】 [Table 1]
【００４６】表１において、実施例１によるｐｎ接合ゲ
ートＦＥＴ（タイプＢ）は、従来構造のＦＥＴ（タイプ
Ａ）と比較して、ゲート−ドレイン耐圧は同等である
が、ソース抵抗は低減されており、電力効率及び飽和出
力も改善されている。さらに、本実施例３によるＦＥＴ
（タイプＣ）は、ソース抵抗、ゲート−ドレイン耐圧、
電力効率、飽和出力のすべてにおいて、実施例１による
ＦＥＴ（タイプＢ）より良好な特性を示している。In Table 1, the pn junction gate FET (type B) according to the first embodiment has the same gate-drain breakdown voltage as the FET (type A) of the conventional structure, but the source resistance is reduced. Power efficiency and saturation output are also improved. Furthermore, the FET according to the third embodiment
(Type C) includes source resistance, gate-drain breakdown voltage,
In all of the power efficiency and the saturation output, the characteristics better than those of the FET (type B) according to the first embodiment are shown.
【００４７】本実施例のＦＥＴにおいては、Ｌsg＜Ｌgd
となっており、実施例１に示したＦＥＴより、Ｌgdを長
くすることにより、ゲート−ドレイン電極間における電
界強度が緩和され、ゲート−ドレイン耐圧が向上してい
る。また同時に、実施例１のＦＥＴより、Ｌsgを短くす
ることにより、ソース抵抗が低減されている。これによ
って、高周波（周波数１０ＧＨz ）における電力効率及
び飽和出力が改善されている。In the FET of this embodiment, Lsg <Lgd
Therefore, by making Lgd longer than in the FET shown in the first embodiment, the electric field strength between the gate and drain electrodes is relaxed and the gate-drain breakdown voltage is improved. At the same time, the source resistance is reduced by making Lsg shorter than that of the FET of the first embodiment. As a result, the power efficiency and the saturation output at high frequencies (frequency 10 GHz) are improved.
【００４８】以上述べたように本実施例においては、最
初に形成されるＳｉＯ膜側壁６の厚さと第２のＳｉＯ膜
側壁６５の厚さは独立に変化させることができるから、
ソース側のコンタクト層とゲート層の間の距離とドレイ
ン側のコンタクト層とゲート層との間の距離も独立に変
化させることができる。従って、ソース抵抗の低減とゲ
ート−ドレイン耐圧の向上を同時に実現することが可能
となり、これによって高周波での動作における電力効率
及び飽和出力が向上する。As described above, in this embodiment, the thickness of the SiO film side wall 6 formed first and the thickness of the second SiO film side wall 65 can be changed independently.
The distance between the contact layer on the source side and the gate layer and the distance between the contact layer on the drain side and the gate layer can also be changed independently. Therefore, it becomes possible to realize the reduction of the source resistance and the improvement of the gate-drain breakdown voltage at the same time, which improves the power efficiency and the saturation output in the operation at high frequency.
【００４９】なお、本実施例においては、ゲート層はｐ
型ＩｎＧａＡｓのみからなっているが、実施例２で述べ
たようにｐ型ＩｎＧａＡｓをゲート上層とし、ｐ型また
はアンドープＡｌＩｎＡｓをゲート下層としても良い。
これにより、ゲート−ドレイン耐圧をさらに向上させる
ことができる。In this embodiment, the gate layer is p
However, as described in the second embodiment, p-type InGaAs may be the upper layer of the gate and p-type or undoped AlInAs may be the lower layer of the gate.
Thereby, the gate-drain breakdown voltage can be further improved.
【００５０】実施例４．本発明の第４の実施例について
説明する。本実施例によるｐｎ接合ゲートＦＥＴの製造
方法を図７に示す。本実施例は、実施例１において図１
に示したような構造のＦＥＴの製造方法であって、図２
に示した製造方法とは異なる工程を用いた製造方法に関
するものである。これは、まず図７(a) に示すように、
半絶縁性のＩｎＰ基板１上にＭＯＣＶＤ法により厚さ
０．１５μｍのｎ型ＩｎＰチャネル層２及び厚さ０．５
μｍのｎ型Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層７を順次
エピタキシャル成長する。次に、図７(b) に示すよう
に、たとえばＳｉＯのような厚さ０．２μｍの絶縁膜５
１をスパッタ法もしくはプラズマＣＶＤ法により全面に
形成し、通常の写真製版及びドライエッチングにより上
記ＳｉＯ膜５１に開口部を形成した後、ＳｉＯ膜５１を
マスクにこの開口部下のｎ型Ｉｎ0.53Ｇａ0.47Ａｓコン
タクト層７をチャネル層の表面が露出するまでエッチン
グする。さらに、図７(c) に示すように、プラズマＣＶ
Ｄ法等の段差被覆性の良好な堆積法を用いて全面に厚さ
０．６μｍのＳｉＯ膜５２を被着する。次に、図７(d)
に示すようにＥＣＲプラズマ等の異方性のあるプラズマ
によりエッチングを行い、ＳｉＯ膜５１及びｎ型Ｉｎ0.
53Ｇａ0.47Ａｓコンタクト層７の開口部の内側面にＳｉ
Ｏ膜５２からなる側壁６２を形成する。この際、側壁６
２の厚さは０．４μｍとなる。次に図７(e) に示すよう
に、ＭＯＣＶＤ法を用い、ＳｉＯ膜５１及びＳｉＯ膜側
壁６２をマスクとして、露出しているｎ型ＩｎＰチャネ
ル層上にのみ厚さ０．４μｍのｐ型Ｉｎ0.53Ｇａ0.47Ａ
ｓゲート層３を選択エピタキシャル成長させる。そし
て、図７(f) に示すように、このｐ型Ｉｎ0.53Ｇａ0.47
Ａｓゲート層３上にＷＳｉからなる厚さ０．５μｍのゲ
ート電極４を形成する。さらに、ＳｉＯ膜をバッファフ
ッ酸によりエッチング除去し、通常の写真製版及び蒸
着、リフトオフにより厚さ５０／３０／２００ｎｍのＡ
ｕＧｅ／Ｎｉ／Ａｕからなるドレイン電極８及びソース
電極９を形成して図７(g) に示すような本実施例のｐｎ
接合ゲートＦＥＴは完成する。このＦＥＴは、ゲート電
極の形状を除けば、実施例１において図１に示したＦＥ
Ｔとほぼ同様の構造を有しており、Ｌsg＝Ｌgd＝０．４
μｍである。Example 4. A fourth embodiment of the present invention will be described. FIG. 7 shows a method of manufacturing a pn junction gate FET according to this embodiment. This embodiment is similar to FIG.
A method of manufacturing a FET having a structure as shown in FIG.
The present invention relates to a manufacturing method using steps different from the manufacturing method shown in FIG. First, as shown in Fig. 7 (a),
An n-type InP channel layer 2 having a thickness of 0.15 μm and a thickness of 0.5 is formed on the semi-insulating InP substrate 1 by MOCVD.
A μm n-type In0.53Ga0.47As contact layer 7 is sequentially epitaxially grown. Next, as shown in FIG. 7B, an insulating film 5 such as SiO having a thickness of 0.2 μm is formed.
1 is formed on the entire surface by a sputtering method or a plasma CVD method, an opening is formed in the SiO film 51 by ordinary photoengraving and dry etching, and then the n-type In0.53Ga0. The 47As contact layer 7 is etched until the surface of the channel layer is exposed. Furthermore, as shown in FIG. 7 (c), plasma CV
A SiO film 52 having a thickness of 0.6 μm is deposited on the entire surface by using a deposition method having a good step coverage such as the D method. Next, FIG. 7 (d)
Etching is performed by anisotropic plasma such as ECR plasma as shown in FIG.
53Ga0.47As Si on the inner surface of the opening of the contact layer 7
A side wall 62 made of the O film 52 is formed. At this time, the side wall 6
The thickness of 2 is 0.4 μm. Next, as shown in FIG. 7 (e), a p-type In0 film having a thickness of 0.4 μm is formed only on the exposed n-type InP channel layer by using the MOCVD method with the SiO film 51 and the SiO film sidewall 62 as a mask. .53Ga 0.47A
The s gate layer 3 is selectively epitaxially grown. Then, as shown in FIG. 7 (f), this p-type In0.53Ga0.47
A gate electrode 4 made of WSi and having a thickness of 0.5 μm is formed on the As gate layer 3. Further, the SiO film is removed by etching with buffer hydrofluoric acid, and a 50/30/200 nm thick A film is formed by ordinary photoengraving, vapor deposition and lift-off.
The drain electrode 8 and the source electrode 9 made of uGe / Ni / Au are formed to form the pn of this embodiment as shown in FIG. 7 (g).
The junction gate FET is completed. This FET is the FE shown in FIG. 1 in Example 1 except the shape of the gate electrode.
It has almost the same structure as T, and Lsg = Lgd = 0.4
μm.
【００５１】本実施例においても、図７(g) に示すＬsg
の長さが短いほどソース抵抗は低くなる。ＬsgはＳｉＯ
膜からなる側壁６２の厚さであるが、これはＳｉＯ膜５
２の厚さで決まる。このように、本実施例においても、
実施例１と同様に、Ｌsgを非常に小さくでき、そのバラ
ツキも小さい。ただし、これも実施例１と同様に、Ｌsg
を過度に短くすると、ゲートとソース間の容量が増加し
ＦＥＴ特性を劣化させるため、最適な長さに制御する必
要がある。本実施例によるｐｎ接合ゲートＦＥＴの製造
方法では図７に示すようにＬsgの長さをＳｉＯ膜からな
る側壁６２の厚みで制御することが可能であり、容易に
所望のＬsgが実現でき、その均一性、再現性も良好であ
る。Also in this embodiment, Lsg shown in FIG.
The shorter the length of, the lower the source resistance. Lsg is SiO
The thickness of the side wall 62 made of a film is the thickness of the SiO film 5.
Determined by the thickness of 2. Thus, also in this embodiment,
Similar to the first embodiment, Lsg can be made very small and its variation is small. However, this is also the same as in the first embodiment.
If is too short, the capacitance between the gate and the source increases and the FET characteristics deteriorate, so it is necessary to control the length to be optimum. In the method of manufacturing the pn junction gate FET according to the present embodiment, as shown in FIG. 7, the length of Lsg can be controlled by the thickness of the side wall 62 made of the SiO film, and the desired Lsg can be easily realized. The uniformity and reproducibility are also good.
【００５２】また、ゲート層が、ｐ型不純物のｎ型Ｉｎ
Ｐチャネル層中への拡散またはイオン注入等の方法で形
成されておらず、チャネル層上へのエピタキシャル成長
によって形成されているため、チャネル層の厚さやキャ
リア濃度がゲート層の影響をほとんど受けない。これ
も、ＦＥＴ特性の均一性、再現性の向上に寄与してい
る。The gate layer is p-type impurity n-type In
Since it is not formed by a method such as diffusion or ion implantation into the P channel layer but is formed by epitaxial growth on the channel layer, the thickness of the channel layer and the carrier concentration are hardly affected by the gate layer. This also contributes to improvement in uniformity and reproducibility of FET characteristics.
【００５３】また、この方法においては、ゲート層３を
選択エピタキシャル成長させる工程におけるチャネル層
２の露出面の幅は、ＳｉＯ膜５１及びコンタクト層７の
開口部の幅より、この開口部の両側面のＳｉＯ膜側壁６
２の厚さだけ狭くなっている。上記開口部は写真製版を
用いて形成されるが、この幅をたとえば０．７μｍと
し、ＳｉＯ膜側壁６２の厚さを０．２μｍとなるように
すると、上記露出面、即ちゲート層とチャネル層の接合
面の幅は０．３μｍとなる。現在、通常の写真製版を用
いて、安定に形成できる最小のレジストパターンの寸法
は０．４〜０．５μｍ程度である。即ち、本実施例の方
法を用いることにより、通常の写真製版の解像限界以下
の微細なゲート層を安定的に形成することができる。こ
のようなゲート層の微細化（即ちゲート長の短縮）によ
って、さらに高周波特性を向上させることが可能であ
る。Further, in this method, the width of the exposed surface of the channel layer 2 in the step of selectively epitaxially growing the gate layer 3 is larger than the width of the opening of the SiO film 51 and the contact layer 7 on both sides of this opening. SiO film side wall 6
It is narrowed by two thicknesses. The opening is formed by photolithography. If the width is set to 0.7 μm and the thickness of the SiO film side wall 62 is set to 0.2 μm, the exposed surface, that is, the gate layer and the channel layer is formed. The width of the joint surface is 0.3 μm. At present, the minimum resist pattern size that can be stably formed using ordinary photolithography is about 0.4 to 0.5 μm. That is, by using the method of this embodiment, it is possible to stably form a fine gate layer having a resolution limit equal to or lower than that of ordinary photolithography. By miniaturizing the gate layer (that is, shortening the gate length), the high frequency characteristics can be further improved.
【００５４】実施例５．本発明の第５の実施例について
説明する。本実施例によるｐｎ接合ゲートＦＥＴの製造
方法を図８に示す。本実施例は、実施例２において図３
に示したようなゲート層が二層構造を有するＦＥＴの製
造方法であって、図４に示した製造方法とは異なる工程
を用いた製造方法に関するものである。これは、まず実
施例４において図７(a) 〜(d) に示された工程を行った
後、図８(a) に示すように、ＭＯＣＶＤ法を用い、Ｓｉ
Ｏ膜５１及びＳｉＯ膜側壁６２をマスクとして、露出し
ているｎ型ＩｎＰチャネル層上にのみ厚さ０．０５μｍ
のｐ型またはアンドープＡｌ0.48Ｉｎ0.52Ａｓゲート下
層１０及び厚さ０．４μｍのｐ型Ｉｎ0.53Ｇａ0.47Ａｓ
ゲート上層３を順次選択エピタキシャル成長させる。次
に、図７(f) に示すように、ＷＳｉからなる厚さ０．５
μｍのゲート電極４を形成する。さらに、ＳｉＯ膜をバ
ッファフッ酸によりエッチング除去し、通常の写真製版
及び蒸着、リフトオフにより厚さ５０／３０／２００ｎ
ｍのＡｕＧｅ／Ｎｉ／Ａｕからなるドレイン８電極，ソ
ース電極９を形成して図８(b) に示すような本実施例の
ｐｎ接合ゲートＦＥＴは完成する。このＦＥＴは、ゲー
ト電極の形状を除けば、実施例２において図３に示した
ＦＥＴとほぼ同様の構造を有しており、Ｌsg＝Ｌgdであ
る。Example 5. A fifth embodiment of the present invention will be described. FIG. 8 shows a method of manufacturing a pn junction gate FET according to this example. This embodiment is similar to FIG.
The present invention relates to a method of manufacturing a FET having a two-layer structure of a gate layer as shown in FIG. 4, which uses a step different from the manufacturing method shown in FIG. This is done by first performing the steps shown in FIGS. 7A to 7D in Example 4 and then using the MOCVD method as shown in FIG.
With the O film 51 and the SiO film side wall 62 as a mask, the thickness is 0.05 μm only on the exposed n-type InP channel layer.
P-type or undoped Al0.48In0.52As gate underlayer 10 and p-type In0.53Ga0.47As having a thickness of 0.4 μm
The gate upper layer 3 is sequentially and selectively grown. Next, as shown in FIG. 7 (f), the thickness of WSi is 0.5
The gate electrode 4 of μm is formed. Further, the SiO film is removed by etching with buffer hydrofluoric acid, and the thickness is 50/30 / 200n by usual photolithography, vapor deposition and lift-off.
A drain 8 electrode and a source electrode 9 made of AuGe / Ni / Au of m are formed to complete the pn junction gate FET of this embodiment as shown in FIG. 8 (b). This FET has almost the same structure as the FET shown in FIG. 3 in Example 2 except for the shape of the gate electrode, and Lsg = Lgd.
【００５５】本実施例においても、実施例２と同様に、
ｐ型Ｉｎ0.53Ｇａ0.47Ａｓゲート上層３とｎ型ＩｎＰチ
ャネル層２の間にＩｎ0.53Ｇａ0.47Ａｓよりバンドギャ
ップが大きいｐ型またはアンドープＡｌ0.48Ｉｎ0.52Ａ
ｓからなるゲート下層１０が存在する。このＡｌ0.48Ｉ
ｎ0.52Ａｓゲート下層において価電子帯から伝導帯へ電
子を励起させるために必要なエネルギーはＩｎ0.53Ｇａ
0.47Ａｓゲート上層におけるそれより大きいため、Ａｌ
0.48Ｉｎ0.52ＡｓではＩｎ0.53Ｇａ0.47Ａｓより電子雪
崩（アバランシェ）が起こり難い。従って、実施例１，
４のようにチャネル層に直接ｐ型Ｉｎ0.53Ｇａ0.47Ａｓ
ゲート層が接している場合と比較して、チャネル層−ゲ
ート層接合部のアバランシェブレイクダウン電圧が高く
なり、ゲート−ドレイン耐圧が向上する。Also in this embodiment, as in the second embodiment,
p type In0.53Ga0.47As p-type or undoped Al0.48In0.52A having a band gap larger than In0.53Ga0.47As between the upper gate layer 3 and the n-type InP channel layer 2.
There is a gate underlayer 10 of s. This Al 0.48I
The energy required to excite electrons from the valence band to the conduction band in the lower layer of the n0.52As gate is In0.53Ga.
Since it is larger than that in the 0.47As gate upper layer, Al
With 0.48In0.52As, electron avalanche is less likely to occur than with In0.53Ga0.47As. Therefore, Example 1,
P-type In0.53Ga0.47As directly on the channel layer as shown in FIG.
Compared with the case where the gate layers are in contact with each other, the avalanche breakdown voltage of the channel layer-gate layer junction is increased and the gate-drain breakdown voltage is improved.
【００５６】実施例６．本発明の第６の実施例について
説明する。本実施例によるｐｎ接合ゲートＦＥＴの製造
方法を図９に示す。本実施例は、実施例３において図５
に示したようなソース電極下のコンタクト層とゲート層
との間の距離Ｌsgよりドレイン電極下のコンタクト層と
ゲート層との間の距離Ｌｇｄが大きくなっているＦＥＴ
の製造方法であって、図６に示した製造方法とは異なる
工程を用いた製造方法に関するものである。これは、ま
ず実施例４において図７（ａ） 〜(d) に示された工程
を行った後、図９(a) に示すように、ドレイン側のＳｉ
Ｏ膜側壁６２のみをレジスト１２で被覆し、露出してい
るソース側のＳｉＯ膜側壁６２をエッチングにより除去
する。ただし、ＳｉＯ膜側壁６２の厚さは０．５μｍと
なるようにする。次に、図９(b) に示すように、厚さ
０．３μｍのＳｉＯ膜５６を全面に被着する。さらに、
図９(c) に示すように、このＳｉＯ膜をＥＣＲプラズマ
等の異方性を有するプラズマを用いてエッチングするこ
とにより、ＳｉＯ膜５１及びコンタクト層７の開口部の
内側面にＳｉＯ膜５６からなる第２の側壁６６を形成す
る。この側壁６６の厚さは０．２μｍである。この際の
ソース側の側壁は、第２の側壁６６のみであるが、ドレ
イン側の側壁は第２の側壁６６とこれ以前に形成されて
いた側壁６２が重なっている。従って、ドレイン側の側
壁の厚さは０．７μｍとなり、ソース側の側壁厚０．２
μｍより厚くなっている。次に、図９(d) に示すよう
に、ＳｉＯ膜５１と上記の側壁６２，６６をマスクとし
て、露出しているｎ型ＩｎＰチャネル層２の表面上にの
み、厚さ０．４μｍのｐ型Ｉｎ0.53Ｇａ0.47Ａｓゲート
層３を選択エピタキシャル成長させる。さらに、このゲ
ート層上にＷＳｉからなる厚さ０．５μｍのゲート電極
４を形成する。最後に、ＳｉＯ膜をバッファフッ酸によ
りエッチング除去し、通常の写真製版及び蒸着、リフト
オフにより厚さ５０／３０／２００ｎｍのＡｕＧｅ／Ｎ
ｉ／Ａｕからなるドレイン電極８，ソース電極９を形成
して図９(e) に示すような本実施例のｐｎ接合ゲートＦ
ＥＴは完成する。このＦＥＴにおいては、ＳｉＯ膜側壁
が上記のように、ソース側よりドレイン側で厚くなって
いるため、Ｌsg＝０．２μｍ，Ｌgd＝０．７μｍであ
り、Ｌsg＜Ｌgdとなっている。このＦＥＴは、ゲート電
極の形状を除けば、実施例３において図５に示したＦＥ
Ｔとほぼ同様の構造を有している。Example 6. A sixth embodiment of the present invention will be described. FIG. 9 shows a method of manufacturing a pn junction gate FET according to this example. This embodiment is similar to FIG.
FET in which the distance Lgd between the contact layer under the drain electrode and the gate layer is larger than the distance Lsg between the contact layer under the source electrode and the gate layer as shown in FIG.
And a manufacturing method using steps different from the manufacturing method shown in FIG. First, after performing the steps shown in FIGS. 7A to 7D in Example 4, as shown in FIG. 9A, Si on the drain side is formed.
Only the O film sidewall 62 is covered with the resist 12, and the exposed source-side SiO film sidewall 62 is removed by etching. However, the thickness of the SiO film side wall 62 is set to 0.5 μm. Next, as shown in FIG. 9B, a SiO film 56 having a thickness of 0.3 μm is deposited on the entire surface. further,
As shown in FIG. 9C, the SiO film is etched using an anisotropic plasma such as ECR plasma so that the SiO film 51 and the inner surface of the opening of the contact layer 7 are removed from the SiO film 56. The second side wall 66 is formed. The thickness of the side wall 66 is 0.2 μm. At this time, the side wall on the source side is only the second side wall 66, but on the side wall on the drain side, the second side wall 66 and the side wall 62 formed before this overlap. Therefore, the thickness of the side wall on the drain side is 0.7 μm, and the thickness of the side wall on the source side is 0.2 μm.
It is thicker than μm. Next, as shown in FIG. 9D, with the SiO film 51 and the sidewalls 62 and 66 as a mask, a p-layer having a thickness of 0.4 μm is formed only on the exposed surface of the n-type InP channel layer 2. A type In0.53Ga0.47As gate layer 3 is selectively epitaxially grown. Further, a gate electrode 4 made of WSi and having a thickness of 0.5 μm is formed on the gate layer. Finally, the SiO film is removed by etching with buffer hydrofluoric acid, and AuGe / N with a thickness of 50/30/200 nm is formed by usual photolithography, vapor deposition, and lift-off.
A drain electrode 8 and a source electrode 9 made of i / Au are formed to form a pn junction gate F of this embodiment as shown in FIG. 9 (e).
ET is completed. In this FET, since the side wall of the SiO film is thicker on the drain side than on the source side as described above, Lsg = 0.2 μm and Lgd = 0.7 μm, and Lsg <Lgd. This FET is the FE shown in FIG. 5 in Example 3 except the shape of the gate electrode.
It has almost the same structure as T.
【００５７】上記の本実施例のＦＥＴのようにＬsg＜Ｌ
gdとし、実施例１，４に示したＦＥＴより、Ｌgdを長く
することにより、ゲート−ドレイン耐圧を向上させるこ
とができ、また、Ｌsgを短くすることにより、ソース抵
抗を低減させることができる。Like the FET of this embodiment described above, Lsg <L
The gate-drain breakdown voltage can be improved by setting gd to be longer than that of the FETs shown in the first and fourth embodiments, and the source resistance can be reduced by shortening Lsg.
【００５８】以上述べたように本実施例においては、最
初に形成されるＳｉＯ膜側壁６２の厚さと第２のＳｉＯ
膜側壁６６の厚さは独立に変化させることができるか
ら、ソース側のコンタクト層とゲート層の間の距離とド
レイン側のコンタクト層とゲート層との間の距離も独立
に変化させることができる。従って、ソース抵抗の低減
とゲート−ドレイン耐圧の向上を同時に実現することが
可能となり、これによって高周波での動作における電力
効率及び飽和出力を向上させることができる。As described above, in this embodiment, the thickness of the side wall 62 of the SiO film formed first and the second SiO 2 are changed.
Since the thickness of the film side wall 66 can be changed independently, the distance between the contact layer on the source side and the gate layer and the distance between the contact layer on the drain side and the gate layer can also be changed independently. . Therefore, it is possible to realize the reduction of the source resistance and the improvement of the gate-drain breakdown voltage at the same time, which can improve the power efficiency and the saturation output in the operation at high frequency.
【００５９】また、本実施例においても実施例４とまっ
たく同様に、通常の写真製版の解像限界以下の微細なゲ
ート層を安定的に形成することができる。即ちゲート長
を写真製版の解像限界以下まで短縮でき、さらに高周波
特性を向上させることが可能である。Also, in this embodiment, as in the case of Embodiment 4, a fine gate layer having a resolution limit less than that of ordinary photolithography can be stably formed. That is, the gate length can be shortened to the resolution limit of photoengraving or less, and the high frequency characteristics can be further improved.
【００６０】なお、本実施例においては、ゲート層はｐ
型ＩｎＧａＡｓのみからなっているが、実施例５で述べ
たようにｐ型ＩｎＧａＡｓをゲート上層とし、ｐ型また
はアンドープＡｌＩｎＡｓをゲート下層としても良い。
これにより、ゲート−ドレイン耐圧をさらに向上させる
ことができる。In this embodiment, the gate layer is p
However, as described in the fifth embodiment, p-type InGaAs may be the upper layer of the gate and p-type or undoped AlInAs may be the lower layer of the gate.
Thereby, the gate-drain breakdown voltage can be further improved.
【００６１】[0061]
【発明の効果】本発明（請求項１）に係わるＦＥＴは、
半導体基板の主表面上に形成された第１の導電型の半導
体からなるチャネル層と、該チャネル層上の所定の領域
に形成された、その一部が前記第１の導電型と反対の第
２の導電型である半導体からなる、チャネル層との間に
ｐｎ接合を形成するゲート層と、前記チャネル層上の、
前記ゲート層を挟む両側の領域に形成された、前記第１
の導電型の半導体からなるコンタクト層と、前記ゲート
層上に形成されたゲート電極と、前記ゲート層を挟む両
側の領域の前記コンタクト層上にそれぞれ形成されたソ
ース電極、及びドレイン電極とを備えたものであるか
ら、ゲート−ソース間の一定領域の半導体能動層の厚さ
を厚くすることができ、これによってソース抵抗を低減
できる。また、コンタクト層のキャリア濃度を高くする
ことにより、ソース抵抗をさらに低減することができる
と同時に、ソース電極、ドレイン電極とのコンタクト抵
抗を低減することもできる。さらに、コンタクト層にバ
ンドギャップの小さい材料を用いることによっても、上
記コンタクト抵抗を低減することができる。このコンタ
クト抵抗の低減もソース抵抗の低減に寄与する。ソース
抵抗を低くすることにより、相互コンダクタンスを向上
させることができ、高周波での動作における電力効率及
び飽和出力を向上させることができる。また、ゲート層
が、チャネル層上に形成されているため、チャネル層の
厚さやキャリア濃度はゲート層の影響をほとんど受けな
い。このため、ＦＥＴ特性の均一性、再現性が良好とな
る。The FET according to the present invention (Claim 1) is
A channel layer made of a semiconductor of a first conductivity type formed on the main surface of a semiconductor substrate, and a channel layer formed in a predetermined region on the channel layer, a part of which is opposite to the first conductivity type. A gate layer formed of a semiconductor of the second conductivity type and forming a pn junction between the gate layer and the channel layer;
The first layers formed on both sides of the gate layer.
A contact layer made of a conductive semiconductor, a gate electrode formed on the gate layer, a source electrode and a drain electrode respectively formed on the contact layer in regions on both sides of the gate layer. Therefore, it is possible to increase the thickness of the semiconductor active layer in a certain region between the gate and the source, thereby reducing the source resistance. Further, by increasing the carrier concentration of the contact layer, the source resistance can be further reduced, and at the same time, the contact resistance with the source electrode and the drain electrode can be reduced. Further, the contact resistance can be reduced by using a material having a small band gap for the contact layer. This reduction in contact resistance also contributes to reduction in source resistance. By lowering the source resistance, the mutual conductance can be improved, and the power efficiency and the saturated output in high frequency operation can be improved. Further, since the gate layer is formed on the channel layer, the thickness and carrier concentration of the channel layer are hardly affected by the gate layer. Therefore, the uniformity and reproducibility of the FET characteristics are good.
【００６２】本発明（請求項２）に係わるＦＥＴは、上
記のＦＥＴ（請求項１）において、前記ゲート層が、前
記第２の導電型の単一の半導体からなる層であるもので
あるから、この層のキャリア濃度を高めることにより、
ピンチオフ電圧、相互コンダクタンス等のＦＥＴ特性を
チャネル層のみで制御することができる。即ち、ゲート
層の厚さ、キャリア濃度等はこれらの特性に影響を与え
ないようにすることができ、ＦＥＴ特性の均一性、再現
性を向上させることができる。The FET according to the present invention (Claim 2) is the same as the above-mentioned FET (Claim 1), but the gate layer is a layer made of a single semiconductor of the second conductivity type. , By increasing the carrier concentration of this layer,
FET characteristics such as pinch-off voltage and transconductance can be controlled only by the channel layer. That is, the thickness of the gate layer, the carrier concentration, etc. can be prevented from affecting these characteristics, and the uniformity and reproducibility of the FET characteristics can be improved.
【００６３】本発明（請求項３）に係わるＦＥＴは、上
記のＦＥＴ（請求項２）において、前記チャネル層が、
ｎ型ＩｎＰからなり、前記ゲート層が、ｐ型ＩｎＧａＡ
ｓからなり、前記コンタクト層が、ｎ型ＩｎＧａＡｓか
らなるものであるから、ＩｎＰの電子移動度がＳｉより
大きいため、Ｓｉを用いたｐｎ接合ＦＥＴより高い相互
コンダクタンスが得られ、ゲート層及びコンタクト層に
ＩｎＰよりバンドギャップの小さいＩｎＧａＡｓが用い
られているため、これらの層とゲート電極、ソース電極
及びドレイン電極とのコンタクト抵抗をこれらの層にＩ
ｎＰを用いた場合より低減できる。これにより、ＦＥＴ
の高周波特性を向上させることができる。The FET according to the present invention (claim 3) is the FET (claim 2) above, wherein the channel layer is
It is made of n-type InP, and the gate layer is p-type InGaA.
Since the contact layer is made of s, and the contact layer is made of n-type InGaAs, the electron mobility of InP is higher than that of Si, so that a higher transconductance can be obtained than that of a pn junction FET using Si, and the gate layer and the contact layer. Since InGaAs, which has a smaller bandgap than InP, is used for InP, the contact resistance between these layers and the gate electrode, source electrode and drain electrode is I
It can be reduced as compared with the case of using nP. This allows the FET
The high frequency characteristics of can be improved.
【００６４】本発明（請求項４）に係わるＦＥＴは、上
記のＦＥＴ（請求項１）において、前記ゲート層が、前
記ゲート電極に接する前記第２の導電型の半導体からな
るゲート上層と、前記チャネル層に接する該ゲート上層
の半導体よりバンドギャップの大きい前記第２の導電型
またはアンドープの半導体からなるゲート下層とからな
るものであるから、ゲート層−チャネル層間のｐｎ接合
におけるアバランシェブレイクダウン電圧が高くなり、
ゲート−ドレイン耐圧を向上させることができる。The FET according to the present invention (claim 4) is the same as in the above FET (claim 1), wherein the gate layer is a gate upper layer which is in contact with the gate electrode and is made of the second conductive semiconductor. The avalanche breakdown voltage at the pn junction between the gate layer and the channel layer is the same as that of the gate lower layer made of the second conductivity type or undoped semiconductor having a larger band gap than the semiconductor of the gate upper layer in contact with the channel layer. Getting higher,
The gate-drain breakdown voltage can be improved.
【００６５】本発明（請求項５）に係わるＦＥＴは、上
記のＦＥＴ（請求項４）において、前記チャネル層が、
ｎ型ＩｎＰからなり、前記ゲート上層が、ｐ型ＩｎＧａ
Ａｓからなり、前記ゲート下層が、ｐ型またはアンドー
プのＡｌＩｎＡｓからなり、前記コンタクト層が、ｎ型
ＩｎＧａＡｓからなるものであるから、チャネル層に電
子の移動度の大きいＩｎＰを用いることによって、高い
相互コンダクタンスが得られ、ゲート上層、コンタクト
層にＩｎＰよりバンドギャップの小さいＩｎＧａＡｓを
用いることによって、ゲート電極、ソース、ドレイン電
極とゲート層、コンタクト層との間のコンタクト抵抗が
低減され、これがゲート抵抗、ソース抵抗の低減に寄与
する。さらに、ゲート下層はＩｎＧａＡｓよりバンドギ
ャップの大きいＡｌＩｎＡｓからなっているため、ゲー
ト層がＩｎＧａＡｓのみからなっている場合より、ゲー
ト層−チャネル層間のｐｎ接合におけるアバランシェブ
レイクダウン電圧が高くなり、ゲート−ドレイン耐圧を
向上させることができる。An FET according to the present invention (Claim 5) is the above FET (Claim 4), wherein the channel layer is
It is made of n-type InP, and the upper layer of the gate is p-type InGa.
Since the lower layer of the gate is made of As, the lower layer of the gate is made of p-type or undoped AlInAs, and the contact layer is made of n-type InGaAs, by using InP having a large electron mobility for the channel layer, By using InGaAs having a conductance and having a bandgap smaller than InP for the upper gate layer and the contact layer, the contact resistance between the gate electrode, the source and drain electrodes and the gate layer, the contact layer is reduced. It contributes to the reduction of the source resistance. Further, since the lower layer of the gate is made of AlInAs having a band gap larger than that of InGaAs, the avalanche breakdown voltage at the pn junction between the gate layer and the channel layer is higher than that when the gate layer is made of only InGaAs, and the gate-drain The breakdown voltage can be improved.
【００６６】本発明（請求項６）に係わるＦＥＴは、上
記のＦＥＴ（請求項１ないし５）において、前記ゲート
層と前記ソース電極下の前記コンタクト層との間の距離
が、前記ゲート層と前記ドレイン電極下の前記コンタク
ト層との間の距離より短いものであるから、ソース抵抗
を低減すると同時に、ゲート−ドレイン耐圧を向上させ
ることができ、高周波での動作における電力効率及び飽
和出力を向上させることができる。The FET according to the present invention (claim 6) is the FET (claims 1 to 5) described above, wherein the distance between the gate layer and the contact layer under the source electrode is the same as that of the gate layer. Since it is shorter than the distance to the contact layer under the drain electrode, the source resistance can be reduced and at the same time, the gate-drain breakdown voltage can be improved, and the power efficiency and the saturation output in high frequency operation can be improved. Can be made.
【００６７】本発明（請求項７）に係わるＦＥＴの製造
方法は、半導体基板の主表面上に第１の導電型の半導体
からなるチャネル層をエピタキシャル成長させる工程
と、該チャネル層上に前記第１の導電型とは反対の第２
の導電型の半導体からなるゲート層をエピタキシャル成
長させる工程と、該ゲート層上の所定の領域に高融点金
属からなるゲート電極を形成する工程と、該ゲート電極
をマスクとして前記ゲート層をエッチングし、前記ゲー
ト電極下にのみ前記ゲート層を残す工程と、全面に絶縁
膜を被着した後、異方性エッチングを行って前記ゲート
電極及び前記ゲート層の左右両側面に絶縁膜側壁を形成
する工程と、露出しているチャネル層表面上にのみ前記
第１の導電型の半導体からなるコンタクト層を選択エピ
タキシャル成長させる工程と、該コンタクト層上にソー
ス電極及びドレイン電極を形成する工程とを含むもので
あるから、ゲート層とコンタクト層の間の距離は、絶縁
膜側壁の厚さのみで決まる。従って、写真製版を用いて
コンタクト層を形成する方法よりゲート層−コンタクト
層間の距離は短くでき、ソース抵抗を低減できる。これ
により、高周波での動作における電力効率及び飽和出力
を向上させることができる。また、ゲート層−コンタク
ト層間の距離のバラツキも、本発明の方法を用いた方が
圧倒的に小さい。これにより、ＦＥＴ特性の均一性、再
現性が良好となる。さらに、このゲート層−コンタクト
層間の距離は上記の絶縁膜の膜厚を変えることによって
容易に制御することができる。また、ゲート層がチャネ
ル層上へのエピタキシャル成長によって形成されている
ため、チャネル層の厚さやキャリア濃度がゲート層の影
響をほとんど受けない。これによって、ＦＥＴ特性の均
一性、再現性をさらに向上させることができる。A method for manufacturing an FET according to the present invention (claim 7) is a method of epitaxially growing a channel layer made of a semiconductor of a first conductivity type on the main surface of a semiconductor substrate, and the first layer on the channel layer. Second opposite the conductivity type of
A step of epitaxially growing a gate layer made of a conductive semiconductor, a step of forming a gate electrode made of a refractory metal in a predetermined region on the gate layer, and etching the gate layer using the gate electrode as a mask, A step of leaving the gate layer only under the gate electrode; and a step of depositing an insulating film on the entire surface and then performing anisotropic etching to form insulating film sidewalls on the left and right side surfaces of the gate electrode and the gate layer. And a step of selectively epitaxially growing a contact layer made of the semiconductor of the first conductivity type only on the exposed surface of the channel layer, and a step of forming a source electrode and a drain electrode on the contact layer. The distance between the gate layer and the contact layer is determined only by the thickness of the insulating film side wall. Therefore, the distance between the gate layer and the contact layer can be shortened and the source resistance can be reduced as compared with the method of forming the contact layer by using photolithography. As a result, the power efficiency and the saturated output in the operation at high frequency can be improved. Further, the variation in the distance between the gate layer and the contact layer is overwhelmingly smaller when the method of the present invention is used. This improves the uniformity and reproducibility of the FET characteristics. Further, the distance between the gate layer and the contact layer can be easily controlled by changing the film thickness of the insulating film. Further, since the gate layer is formed by epitaxial growth on the channel layer, the thickness and carrier concentration of the channel layer are hardly affected by the gate layer. As a result, the uniformity and reproducibility of FET characteristics can be further improved.
【００６８】本発明（請求項８）に係わるＦＥＴの製造
方法は、上記のＦＥＴの製造方法（請求項７）におい
て、前記ゲート層をエピタキシャル成長させる工程が、
前記第２の導電型またはアンドープの半導体からなるゲ
ート下層と、該ゲート下層の半導体よりバンドギャップ
の小さい前記第２の導電型の半導体からなるゲート上層
とを順次エピタキシャル成長させるものであるから、ゲ
ート層がゲート上層を構成している半導体のみからなっ
ている場合と比較して、ゲート層−チャネル層間のｐｎ
接合におけるアバランシェブレイクダウン電圧が高くな
り、ゲート−ドレイン耐圧を向上させることができる。According to the method of manufacturing an FET according to the present invention (claim 8), the step of epitaxially growing the gate layer in the method of manufacturing an FET (claim 7) above comprises:
Since the lower gate layer made of the second conductive type or undoped semiconductor and the upper gate layer made of the second conductive type semiconductor having a smaller bandgap than the semiconductor of the lower gate layer are sequentially epitaxially grown, the gate layer In comparison with the case where the gate layer is composed only of the semiconductor forming the upper layer of the gate,
The avalanche breakdown voltage at the junction becomes high, and the gate-drain breakdown voltage can be improved.
【００６９】本発明（請求項９）に係わるＦＥＴの製造
方法は、上記のＦＥＴの製造方法（請求項７または８）
において、前記絶縁膜側壁を形成する工程の後、前記コ
ンタクト層を選択エピタキシャル成長させる工程の前
に、ソース側の前記絶縁膜側壁のみを除去した後、全面
に第２の絶縁膜を被着する工程と、該第２の絶縁膜を異
方性エッチングすることにより、前記ゲート電極及び前
記ゲート層の左右両側面にそれぞれ第２の絶縁膜側壁を
形成する工程とを含むものであるから、ソース側のコン
タクト層とゲート層との間の距離は、ドレイン側のコン
タクト層とゲート層との間の距離より短くなる。これに
より、ソース抵抗が低減されると同時に、ゲート−ドレ
イン耐圧が向上する。さらに、ソース側のコンタクト層
とゲート層の間の距離とドレイン側のコンタクト層とゲ
ート層との間の距離を独立に変化させることができるた
め、ソース抵抗の低減とゲート−ドレイン耐圧の向上を
同時に実現することが可能となり、高周波での動作にお
ける電力効率及び飽和出力を向上させることができる。A method of manufacturing an FET according to the present invention (claim 9) is the above-mentioned method of manufacturing an FET (claim 7 or 8).
In the step of, after the step of forming the insulating film side wall, and before the step of selectively epitaxially growing the contact layer, removing only the insulating film side wall on the source side, and then depositing a second insulating film on the entire surface. And anisotropically etching the second insulating film to form second insulating film sidewalls on the left and right side surfaces of the gate electrode and the gate layer, respectively. The distance between the layer and the gate layer is shorter than the distance between the drain side contact layer and the gate layer. As a result, the source resistance is reduced and at the same time, the gate-drain breakdown voltage is improved. Furthermore, since the distance between the contact layer on the source side and the gate layer and the distance between the contact layer on the drain side and the gate layer can be independently changed, the source resistance can be reduced and the gate-drain breakdown voltage can be improved. It is possible to realize it at the same time, and it is possible to improve the power efficiency and the saturation output in the operation at high frequency.
【００７０】本発明（請求項１０）に係わるＦＥＴの製
造方法は、半導体基板の主表面上に前記第１の導電型の
半導体からなるチャネル層をエピタキシャル成長させる
工程と、該チャネル層上に前記第１の導電型の半導体か
らなるコンタクト層をエピタキシャル成長させる工程
と、該コンタクト層上の全面に第１の絶縁膜を被着した
後、ゲートが形成されるべき領域を含む領域の前記第１
の絶縁膜を除去し、該絶縁膜に開口部を形成する工程
と、前記第１の絶縁膜をマスクとして前記開口部下の前
記コンタクト層をエッチングし、前記チャネル層表面を
露出させる工程と、全面に第２の絶縁膜を被着した後、
異方性エッチングを行って前記第１の絶縁膜及び前記コ
ンタクト層の開口部の内側面に前記第２の絶縁膜からな
る絶縁膜側壁を形成する工程と、露出しているチャネル
層表面上にのみ前記第１の導電型とは反対の第２の導電
型の半導体からなるゲート層を選択エピタキシャル成長
させる工程と、該ゲート層上にゲート電極を形成する工
程と、前記第１の絶縁膜を除去した後、前記コンタクト
層上にソース電極及びドレイン電極を形成する工程とを
含むものであるから、ゲート層とコンタクト層の間の距
離は、絶縁膜側壁の厚さのみで決まる。ゲート層を写真
製版によるマスクを用いて選択エピタキシャル成長させ
る方法より、上記の本発明の方法はゲート層−コンタク
ト層間の距離を短くすることができ、ソース抵抗を低減
できる。これにより、高周波での動作における電力効率
及び飽和出力を向上させることができる。また、ゲート
層−コンタクト層間の距離のバラツキも、本発明の方法
を用いた方が圧倒的に小さい。これにより、ＦＥＴ特性
の均一性、再現性が良好となる。さらに、この距離は上
記の絶縁膜の膜厚を変えることによって容易に制御する
ことができる。また、ゲート層はチャネル層上へのエピ
タキシャル成長によって形成されているため、チャネル
層の厚さやキャリア濃度がゲート層の影響をほとんど受
けない。これにより、ＦＥＴ特性の均一性、再現性をさ
らに向上させることができる。また、ゲート層とチャネ
ル層の接合面の幅は、絶縁膜側壁を厚くすることによ
り、写真製版の解像限界以下まで狭くすることができ、
これによって高周波特性を向上させることができる。A method of manufacturing an FET according to the present invention (claim 10) is a method of epitaxially growing a channel layer made of the semiconductor of the first conductivity type on the main surface of a semiconductor substrate, and the step of forming the channel layer on the channel layer. Epitaxially growing a contact layer made of a first conductivity type semiconductor, and after depositing a first insulating film on the entire surface of the contact layer, the first region of a region including a region where a gate is to be formed is formed.
Removing the insulating film, and forming an opening in the insulating film; etching the contact layer under the opening using the first insulating film as a mask to expose the surface of the channel layer; After depositing the second insulating film on
A step of performing anisotropic etching to form an insulating film side wall made of the second insulating film on the inner side surfaces of the opening of the first insulating film and the contact layer; and on the exposed surface of the channel layer. Only, a step of selectively epitaxially growing a gate layer made of a semiconductor of a second conductivity type opposite to the first conductivity type, a step of forming a gate electrode on the gate layer, and removing the first insulating film After that, the step of forming a source electrode and a drain electrode on the contact layer is included. Therefore, the distance between the gate layer and the contact layer is determined only by the thickness of the side wall of the insulating film. The method of the present invention described above can shorten the distance between the gate layer and the contact layer, and can reduce the source resistance, as compared with the method of selectively epitaxially growing the gate layer using a mask by photolithography. As a result, the power efficiency and the saturated output in the operation at high frequency can be improved. Further, the variation in the distance between the gate layer and the contact layer is overwhelmingly smaller when the method of the present invention is used. This improves the uniformity and reproducibility of the FET characteristics. Further, this distance can be easily controlled by changing the film thickness of the insulating film. Moreover, since the gate layer is formed by epitaxial growth on the channel layer, the thickness and carrier concentration of the channel layer are hardly affected by the gate layer. This can further improve the uniformity and reproducibility of the FET characteristics. In addition, the width of the junction surface between the gate layer and the channel layer can be narrowed down to the resolution limit of photolithography by increasing the thickness of the side wall of the insulating film.
As a result, high frequency characteristics can be improved.
【００７１】本発明（請求項１１）に係わるＦＥＴの製
造方法は、上記のＦＥＴの製造方法（請求項１０）にお
いて、前記ゲート層を選択エピタキシャル成長させる工
程が、露出しているチャネル層表面上にのみ前記第２の
導電型またはアンドープの半導体からなるゲート下層
と、該ゲート下層の半導体よりバンドギャップの小さい
前記第２の導電型の半導体からなるゲート上層とを順次
選択エピタキシャル成長させるものであるから、ゲート
層がゲート上層を構成している半導体のみからなる場合
より、ゲート層−チャネル層間のｐｎ接合におけるアバ
ランシェブレイクダウン電圧が高くなり、ゲート−ドレ
イン耐圧を向上させることができる。A method of manufacturing an FET according to the present invention (claim 11) is the same as the method of manufacturing an FET (claim 10), except that the step of selectively epitaxially growing the gate layer is performed on the exposed surface of the channel layer. Since only the lower gate layer made of the second conductive type or undoped semiconductor and the upper gate layer made of the second conductive type semiconductor having a smaller band gap than the semiconductor of the lower gate layer are sequentially and selectively epitaxially grown, The avalanche breakdown voltage at the pn junction between the gate layer and the channel layer becomes higher than that in the case where the gate layer is composed only of the semiconductor forming the gate upper layer, and the gate-drain breakdown voltage can be improved.
【００７２】本発明（請求項１２）に係わるＦＥＴの製
造方法は、上記のＦＥＴの製造方法（請求項１０または
１１）において、前記絶縁膜側壁を形成する工程の後、
前記ゲート層を選択エピタキシャル成長させる工程の前
に、ソース側の前記絶縁膜側壁のみを除去した後、全面
に第３の絶縁膜を被着する工程と、該第３の絶縁膜を異
方性エッチングすることにより、前記開口部の内側面に
前記第３の絶縁膜からなる第２の絶縁膜側壁を形成する
工程とを含むものであるから、ソース側のコンタクト層
とゲート層の間の距離は、ドレイン側のコンタクト層と
ゲート層との間の距離より短くなる。これにより、ソー
ス抵抗が低減されると同時に、ゲート−ドレイン耐圧が
向上する。さらに、ソース側のコンタクト層とゲート層
の間の距離とドレイン側のコンタクト層とゲート層との
間の距離は独立に変化させることができるため、ソース
抵抗の低減とゲート−ドレイン耐圧の向上を同時に実現
することが可能となる。これによって、高周波での動作
における電力効率及び飽和出力を向上させることができ
る。また、ゲート層とチャネル層の接合面の幅は、絶縁
膜側壁を厚くすることにより、写真製版の解像限界以下
まで狭くすることができ、これにより高周波特性をさら
に向上させることができる。A method of manufacturing an FET according to the present invention (claim 12) is the same as the method of manufacturing an FET (claim 10 or 11), except that after the step of forming the side wall of the insulating film,
Before the step of selectively epitaxially growing the gate layer, after removing only the side wall of the insulating film on the source side, a step of depositing a third insulating film on the entire surface, and anisotropic etching of the third insulating film This includes the step of forming the second insulating film side wall made of the third insulating film on the inner side surface of the opening. Therefore, the distance between the contact layer on the source side and the gate layer is Shorter than the distance between the side contact layer and the gate layer. As a result, the source resistance is reduced and at the same time, the gate-drain breakdown voltage is improved. Furthermore, since the distance between the contact layer on the source side and the gate layer and the distance between the contact layer on the drain side and the gate layer can be changed independently, it is possible to reduce the source resistance and improve the gate-drain breakdown voltage. It is possible to realize it at the same time. As a result, the power efficiency and the saturated output in the operation at high frequency can be improved. Further, the width of the junction surface between the gate layer and the channel layer can be narrowed to the resolution limit of photolithography or less by thickening the side wall of the insulating film, whereby the high frequency characteristics can be further improved.
【図１】 本発明の第１の実施例によるｐｎ接合ゲート
ＦＥＴの断面図である。FIG. 1 is a sectional view of a pn junction gate FET according to a first embodiment of the present invention.
【図２】 本発明の第１の実施例によるｐｎ接合ゲート
ＦＥＴの製造方法を示した断面図である。FIG. 2 is a cross-sectional view showing a method of manufacturing a pn junction gate FET according to the first embodiment of the present invention.
【図３】 本発明の第２の実施例によるｐｎ接合ゲート
ＦＥＴの断面図である。FIG. 3 is a sectional view of a pn junction gate FET according to a second embodiment of the present invention.
【図４】 本発明の第２の実施例によるｐｎ接合ゲート
ＦＥＴの製造方法を示した断面図である。FIG. 4 is a sectional view showing a method of manufacturing a pn junction gate FET according to a second embodiment of the present invention.
【図５】 本発明の第３の実施例によるｐｎ接合ゲート
ＦＥＴの断面図である。FIG. 5 is a sectional view of a pn junction gate FET according to a third embodiment of the present invention.
【図６】 本発明の第３の実施例によるｐｎ接合ゲート
ＦＥＴの製造方法を示した断面図である。FIG. 6 is a sectional view showing a method of manufacturing a pn junction gate FET according to a third embodiment of the present invention.
【図７】 本発明の第４の実施例によるｐｎ接合ゲート
ＦＥＴの製造方法を示した断面図である。FIG. 7 is a cross-sectional view showing the method of manufacturing the pn junction gate FET according to the fourth embodiment of the present invention.
【図８】 本発明の第５の実施例によるｐｎ接合ゲート
ＦＥＴの製造方法を示した断面図である。FIG. 8 is a sectional view showing a method of manufacturing a pn junction gate FET according to a fifth embodiment of the present invention.
【図９】 本発明の第６の実施例によるｐｎ接合ゲート
ＦＥＴの製造方法を示した断面図である。FIG. 9 is a sectional view showing a method of manufacturing a pn junction gate FET according to a sixth embodiment of the present invention.
【図１０】 従来のｐｎ接合ゲートＦＥＴの断面図であ
る。FIG. 10 is a cross-sectional view of a conventional pn junction gate FET.
１ 半絶縁性ＩｎＰ基板、２ ｎ型ＩｎＰチャネル層、
３ ｐ型Ｉｎ0.53Ｇａ0.47Ａｓゲート層、４ ＷＳｉゲ
ート電極、５ ＳｉＯ膜、６，６２ ＳｉＯ膜からなる
側壁、７ ｎ型Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層、８
ドレイン電極、９ ソース電極、１０ ｐ型もしくは
アンドープＡｌ0.48Ｉｎ0.52Ａｓ、１１，１２ レジス
ト、４１ ゲート電極、５１，５２，５５，５６ Ｓｉ
Ｏ膜、６５，６６ ＳｉＯ膜からなる第２の側壁。1 semi-insulating InP substrate, 2 n-type InP channel layer,
3 p-type In0.53Ga0.47As gate layer, 4 WSi gate electrode, 5 SiO film, side wall composed of 6,62 SiO film, 7 n-type In0.53Ga0.47As contact layer, 8
Drain electrode, 9 source electrode, 10 p-type or undoped Al0.48In0.52As, 11, 12 resist, 41 gate electrode, 51, 52, 55, 56 Si
Second side wall made of O film and 65, 66 SiO film.
Claims (12)
の導電型の半導体からなるチャネル層と、 該チャネル層上の所定の領域に形成された、その一部が
前記第１の導電型と反対の第２の導電型である半導体か
らなる、チャネル層との間にｐｎ接合を形成するゲート
層と、 前記チャネル層上の、前記ゲート層を挟む両側の領域に
形成された、前記第１の導電型の半導体からなるコンタ
クト層と、 前記ゲート層上に形成されたゲート電極と、 前記ゲート層を挟む両側の領域の前記コンタクト層上に
それぞれ形成されたソース電極、及びドレイン電極とを
備えたことを特徴とする電界効果トランジスタ。1. A first surface formed on a main surface of a semiconductor substrate.
And a channel layer formed of a semiconductor of a conductivity type, and a part of the semiconductor formed in a predetermined region on the channel layer, the semiconductor being a second conductivity type opposite to the first conductivity type. A gate layer forming a pn junction between the contact layer and the contact layer, a contact layer formed on the channel layer on both sides of the gate layer, the contact layer being made of the semiconductor of the first conductivity type; And a source electrode and a drain electrode respectively formed on the contact layer in regions on both sides of the gate layer, the field effect transistor.
において、 前記ゲート層は、前記第２の導電型の単一の半導体から
なる層であることを特徴とする電界効果トランジスタ。2. The field effect transistor according to claim 1, wherein the gate layer is a layer made of a single semiconductor of the second conductivity type.
において、 前記チャネル層は、ｎ型ＩｎＰからなり、 前記ゲート層は、ｐ型ＩｎＧａＡｓからなり、 前記コンタクト層は、ｎ型ＩｎＧａＡｓからなることを
特徴とする電界効果トランジスタ。3. The field effect transistor according to claim 2, wherein the channel layer is made of n-type InP, the gate layer is made of p-type InGaAs, and the contact layer is made of n-type InGaAs. Characteristic field effect transistor.
において、 前記ゲート層は、前記ゲート電極に接する前記第２の導
電型の半導体からなるゲート上層と、前記チャネル層に
接する該ゲート上層の半導体よりバンドギャップの大き
い前記第２の導電型またはアンドープの半導体からなる
ゲート下層とからなることを特徴とする電界効果トラン
ジスタ。4. The field effect transistor according to claim 1, wherein the gate layer is a gate upper layer made of the second conductive type semiconductor in contact with the gate electrode, and the gate upper layer semiconductor in contact with the channel layer. A field effect transistor comprising a lower gate layer made of the second conductivity type or undoped semiconductor having a larger band gap.
において、 前記チャネル層は、ｎ型ＩｎＰからなり、 前記ゲート上層は、ｐ型ＩｎＧａＡｓからなり、 前記ゲート下層は、ｐ型またはアンドープのＡｌＩｎＡ
ｓからなり、 前記コンタクト層は、ｎ型ＩｎＧａＡｓからなることを
特徴とする電界効果トランジスタ。5. The field effect transistor according to claim 4, wherein the channel layer is made of n-type InP, the upper gate layer is made of p-type InGaAs, and the lower gate layer is made of p-type or undoped AlInA.
and a contact layer made of n-type InGaAs.
界効果トランジスタにおいて、 前記ゲート層と前記ソース電極下の前記コンタクト層と
の間の距離は、前記ゲート層と前記ドレイン電極下の前
記コンタクト層との間の距離より短いことを特徴とする
電界効果トランジスタ。6. The field effect transistor according to claim 1, wherein a distance between the gate layer and the contact layer under the source electrode is equal to a distance between the gate layer and the drain electrode. A field effect transistor characterized by being shorter than the distance to the contact layer.
半導体からなるチャネル層をエピタキシャル成長させる
工程と、 該チャネル層上に前記第１の導電型とは反対の第２の導
電型の半導体からなるゲート層をエピタキシャル成長さ
せる工程と、 該ゲート層上の所定の領域に高融点金属からなるゲート
電極を形成する工程と、 該ゲート電極をマスクとして前記ゲート層をエッチング
し、前記ゲート電極下にのみ前記ゲート層を残す工程
と、 全面に絶縁膜を被着した後、異方性エッチングを行って
前記ゲート電極及び前記ゲート層の左右両側面に絶縁膜
側壁を形成する工程と、 露出しているチャネル層表面上にのみ前記第１の導電型
の半導体からなるコンタクト層を選択エピタキシャル成
長させる工程と、 該コンタクト層上にソース電極及びドレイン電極を形成
する工程とを含むことを特徴とする電界効果トランジス
タの製造方法。7. A step of epitaxially growing a channel layer made of a semiconductor of a first conductivity type on the main surface of a semiconductor substrate, and a step of forming a channel of a second conductivity type opposite to the first conductivity type on the channel layer. The step of epitaxially growing a gate layer made of a semiconductor, the step of forming a gate electrode made of a refractory metal in a predetermined region on the gate layer, the gate layer being used as a mask to etch the gate layer, The step of leaving the gate layer only on the surface, and the step of depositing an insulating film on the entire surface and then performing anisotropic etching to form insulating film sidewalls on the left and right side surfaces of the gate electrode and the gate layer. A step of selectively epitaxially growing a contact layer made of the semiconductor of the first conductivity type only on the surface of the channel layer, and a source electrode and a source electrode on the contact layer. A method of manufacturing a field effect transistor, comprising the step of forming a drain electrode.
の製造方法において、 前記ゲート層をエピタキシャル成長させる工程は、 前記第２の導電型またはアンドープの半導体からなるゲ
ート下層と、該ゲート下層の半導体よりバンドギャップ
の小さい前記第２の導電型の半導体からなるゲート上層
とを順次エピタキシャル成長させるものであることを特
徴とする電界効果トランジスタの製造方法。8. The method of manufacturing a field effect transistor according to claim 7, wherein the step of epitaxially growing the gate layer includes: a gate lower layer made of the second conductivity type or undoped semiconductor; and a semiconductor of the gate lower layer. A method of manufacturing a field effect transistor, characterized in that an upper layer of a gate made of a semiconductor of the second conductivity type having a small band gap is sequentially epitaxially grown.
ンジスタの製造方法において、 前記絶縁膜側壁を形成する工程の後、前記コンタクト層
を選択エピタキシャル成長させる工程の前に、 ソース側の前記絶縁膜側壁のみを除去した後、全面に第
２の絶縁膜を被着する工程と、 該第２の絶縁膜を異方性エッチングすることにより、前
記ゲート電極及び前記ゲート層の左右両側面にそれぞれ
第２の絶縁膜側壁を形成する工程とを含むことを特徴と
する電界効果トランジスタの製造方法。9. The method of manufacturing a field effect transistor according to claim 7, wherein after the step of forming the sidewall of the insulating film, and before the step of selectively epitaxially growing the contact layer, the insulating film on the source side is formed. After removing only the side wall, a step of depositing a second insulating film on the entire surface, and a step of anisotropically etching the second insulating film to form a second insulating film on both left and right side surfaces of the gate electrode and the gate layer, respectively. 2. A method of manufacturing a field effect transistor, comprising the step of forming an insulating film side wall of 2.
電型の半導体からなるチャネル層をエピタキシャル成長
させる工程と、 該チャネル層上に前記第１の導電型の半導体からなるコ
ンタクト層をエピタキシャル成長させる工程と、 該コンタクト層上の全面に第１の絶縁膜を被着した後、
ゲートが形成されるべき領域を含む領域の前記第１の絶
縁膜を除去し、該絶縁膜に開口部を形成する工程と、 前記第１の絶縁膜をマスクとして前記開口部下の前記コ
ンタクト層をエッチングし、前記チャネル層表面を露出
させる工程と、 全面に第２の絶縁膜を被着した後、異方性エッチングを
行って前記第１の絶縁膜及び前記コンタクト層の開口部
の内側面に前記第２の絶縁膜からなる絶縁膜側壁を形成
する工程と、 露出しているチャネル層表面上にのみ前記第１の導電型
とは反対の第２の導電型の半導体からなるゲート層を選
択エピタキシャル成長させる工程と、 該ゲート層上にゲート電極を形成する工程と、 前記第１の絶縁膜を除去した後、前記コンタクト層上に
ソース電極及びドレイン電極を形成する工程とを含むこ
とを特徴とする電界効果トランジスタの製造方法。10. A step of epitaxially growing a channel layer made of the first conductivity type semiconductor on a main surface of a semiconductor substrate, and an epitaxial growth of a contact layer made of the first conductivity type semiconductor on the channel layer. And a step of depositing a first insulating film on the entire surface of the contact layer,
A step of removing the first insulating film in a region including a region where a gate is to be formed and forming an opening in the insulating film; and using the first insulating film as a mask, the contact layer below the opening is formed. Etching to expose the surface of the channel layer; and, after depositing a second insulating film on the entire surface, perform anisotropic etching to form an inner surface of the opening of the first insulating film and the contact layer. Forming a side wall of an insulating film made of the second insulating film; and selecting a gate layer made of a semiconductor of a second conductivity type opposite to the first conductivity type only on the exposed surface of the channel layer. A step of forming a gate electrode on the gate layer, a step of forming a source electrode and a drain electrode on the contact layer after removing the first insulating film, You A method of manufacturing a field effect transistor.
スタの製造方法において、 前記ゲート層を選択エピタキシャル成長させる工程は、 露出しているチャネル層表面上にのみ前記第２の導電型
またはアンドープの半導体からなるゲート下層と、該ゲ
ート下層の半導体よりバンドギャップの小さい前記第２
の導電型の半導体からなるゲート上層とを順次選択エピ
タキシャル成長させるものであることを特徴とする電界
効果トランジスタの製造方法。11. The method of manufacturing a field effect transistor according to claim 10, wherein the step of selectively epitaxially growing the gate layer is performed from the second conductivity type or undoped semiconductor only on an exposed surface of the channel layer. And a second gate having a smaller bandgap than the semiconductor of the gate lower layer.
2. A method for manufacturing a field effect transistor, wherein: a gate upper layer made of a conductive type semiconductor is sequentially and selectively grown epitaxially.
果トランジスタの製造方法において、 前記絶縁膜側壁を形成する工程の後、前記ゲート層を選
択エピタキシャル成長させる工程の前に、 ソース側の前記絶縁膜側壁のみを除去した後、全面に第
３の絶縁膜を被着する工程と、 該第３の絶縁膜を異方性エッチングすることにより、前
記開口部の内側面に前記第３の絶縁膜からなる第２の絶
縁膜側壁を形成する工程とを含むことを特徴とする電界
効果トランジスタの製造方法。12. The method of manufacturing a field effect transistor according to claim 10, wherein after the step of forming the insulating film side wall and before the step of selectively epitaxially growing the gate layer, the insulating film on the source side is formed. After removing only the side wall, a step of depositing a third insulating film on the entire surface, and by anisotropically etching the third insulating film, the inner surface of the opening is covered with the third insulating film. And a step of forming a second side wall of the second insulating film, the manufacturing method of the field effect transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19049394A JPH0855861A (en) | 1994-08-12 | 1994-08-12 | Field-effect transistor and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19049394A JPH0855861A (en) | 1994-08-12 | 1994-08-12 | Field-effect transistor and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855861A true JPH0855861A (en) | 1996-02-27 |
Family
ID=16259018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19049394A Pending JPH0855861A (en) | 1994-08-12 | 1994-08-12 | Field-effect transistor and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855861A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218461A (en) * | 2007-02-28 | 2008-09-18 | Sony Corp | Manufacturing method of field effect transistor, field effect transistor, semiconductor device equipped with the field effect transistor and communication apparatus |
| JP2011165763A (en) * | 2010-02-05 | 2011-08-25 | Denso Corp | Semiconductor device and method of manufacturing the same |
| WO2013011617A1 (en) * | 2011-07-15 | 2013-01-24 | パナソニック株式会社 | Semiconductor device and method for manufacturing same |
-
1994
- 1994-08-12 JP JP19049394A patent/JPH0855861A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218461A (en) * | 2007-02-28 | 2008-09-18 | Sony Corp | Manufacturing method of field effect transistor, field effect transistor, semiconductor device equipped with the field effect transistor and communication apparatus |
| JP2011165763A (en) * | 2010-02-05 | 2011-08-25 | Denso Corp | Semiconductor device and method of manufacturing the same |
| WO2013011617A1 (en) * | 2011-07-15 | 2013-01-24 | パナソニック株式会社 | Semiconductor device and method for manufacturing same |
| US9842905B2 (en) | 2011-07-15 | 2017-12-12 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6717192B2 (en) | Schottky gate field effect transistor | |
| JPH06267991A (en) | Semiconductor device and its manufacture | |
| JPH05275463A (en) | Semiconductor device | |
| EP0855748B1 (en) | Heterojunction field-effect transistor and method of fabricating the same | |
| JP3177951B2 (en) | Field effect transistor and method of manufacturing the same | |
| US5336626A (en) | Method of manufacturing a MESFET with an epitaxial void | |
| US5905277A (en) | Field-effect transistor and method of manufacturing the same | |
| JPH0855861A (en) | Field-effect transistor and its manufacture | |
| JP2685026B2 (en) | Field effect transistor and manufacturing method | |
| US5837570A (en) | Heterostructure semiconductor device and method of fabricating same | |
| JPH11121737A (en) | Field-effect transistor and manufacture thereof | |
| US6150245A (en) | Method of manufacturing a field effect transistor | |
| JP2914429B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| JP2003045898A (en) | Semiconductor device and manufacturing method therefor | |
| JP3077653B2 (en) | Field effect transistor and method of manufacturing the same | |
| JPH0523497B2 (en) | ||
| JP3106747B2 (en) | Method for manufacturing compound semiconductor FET | |
| JPH06163602A (en) | High-electron-mobility transistor and its manufacture | |
| JPH09321316A (en) | Field-effect transistor and manufacture thereof | |
| JP2001267554A (en) | Field effect transistor and its manufacturing method | |
| JPH05235045A (en) | Field-effect transistor | |
| JP2000021900A (en) | Manufacturing field effect transistor | |
| JPH0818036A (en) | Semiconductor device | |
| JPS6028275A (en) | Field effect transistor | |
| JPH0521473A (en) | Manufacture of field-effect transistor |