JPH0855200A - Icカ−ド - Google Patents
Icカ−ドInfo
- Publication number
- JPH0855200A JPH0855200A JP6189347A JP18934794A JPH0855200A JP H0855200 A JPH0855200 A JP H0855200A JP 6189347 A JP6189347 A JP 6189347A JP 18934794 A JP18934794 A JP 18934794A JP H0855200 A JPH0855200 A JP H0855200A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- card
- chips
- authentication
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 高セキュリティ性と大容量化が図れるICカ
ードを提供する。 【構成】 一枚のカード基板10の所定位置に配される
IC部11を、電気的に分離された複数のICチップA
〜CとICチップ管理部12とを含んで構成する。IC
チップ管理部12は、各ICチップA〜Cのいずれかを
選択してインタフェース部13との導通をとる選択切換
機構121、この選択切換機構121の動作を制御する
切換制御部122、及び、各ICチップA〜Cを所定時
間だけ活性化してアクティブ状態にするための活性化部
123を有し、個々のICチップA〜Cの相互影響を防
止するようにした。なお、一のICチップで認証を行っ
た後、その結果が正常のときに他のICチップに対する
カードリーダライタ2のアクセスを許容する機能をチッ
プ制御部124に持たせる構成にしても良い。
ードを提供する。 【構成】 一枚のカード基板10の所定位置に配される
IC部11を、電気的に分離された複数のICチップA
〜CとICチップ管理部12とを含んで構成する。IC
チップ管理部12は、各ICチップA〜Cのいずれかを
選択してインタフェース部13との導通をとる選択切換
機構121、この選択切換機構121の動作を制御する
切換制御部122、及び、各ICチップA〜Cを所定時
間だけ活性化してアクティブ状態にするための活性化部
123を有し、個々のICチップA〜Cの相互影響を防
止するようにした。なお、一のICチップで認証を行っ
た後、その結果が正常のときに他のICチップに対する
カードリーダライタ2のアクセスを許容する機能をチッ
プ制御部124に持たせる構成にしても良い。
Description
【0001】
【産業上の利用分野】本発明は、一枚のカード基板に複
数のICカード機能を搭載したICカードに関し、特に
個々の機能の相互影響を最小限に抑制するための技術に
関する。
数のICカード機能を搭載したICカードに関し、特に
個々の機能の相互影響を最小限に抑制するための技術に
関する。
【0002】
【従来の技術】ICカードは、カード基板にLSI(la
rge scale integration:大規模集積回路)及びメモリ
を含むIC部を設け、このIC部にてデータの読み書
き、消去、再書込、その他種々の処理機能を実現するも
のであり、大別してCPU内蔵型カードとワイヤードロ
ジック型カードとに分けられる。CPU内蔵型カード
は、例えばS型ICカードのように、上記IC部に演算
やメモリ管理を行うためのCPU(central processing
unit)を含む能動型チップを配し、ある程度のデータ
記憶容量を確保しつつ偽造や不正読み出しを防ぐセキュ
リティ機能を持たせることができるものである。他方、
ワイヤードロジック型カードは、IC部にRAM(rand
om access memory)やROM(read only memory)等の
メモリ素子(受動型チップ)のみを配し、主として大容
量のカード状記憶媒体として機能させるものであり、通
常はメモリカードと呼ばれる。従来のICカードは、I
C部を一チップで構成し、あるいは複数チップを導線等
で接続して一つのユニットとするのが一般的であった。
rge scale integration:大規模集積回路)及びメモリ
を含むIC部を設け、このIC部にてデータの読み書
き、消去、再書込、その他種々の処理機能を実現するも
のであり、大別してCPU内蔵型カードとワイヤードロ
ジック型カードとに分けられる。CPU内蔵型カード
は、例えばS型ICカードのように、上記IC部に演算
やメモリ管理を行うためのCPU(central processing
unit)を含む能動型チップを配し、ある程度のデータ
記憶容量を確保しつつ偽造や不正読み出しを防ぐセキュ
リティ機能を持たせることができるものである。他方、
ワイヤードロジック型カードは、IC部にRAM(rand
om access memory)やROM(read only memory)等の
メモリ素子(受動型チップ)のみを配し、主として大容
量のカード状記憶媒体として機能させるものであり、通
常はメモリカードと呼ばれる。従来のICカードは、I
C部を一チップで構成し、あるいは複数チップを導線等
で接続して一つのユニットとするのが一般的であった。
【0003】
【発明が解決しようとする課題】ところで、ICカード
には、データ記憶領域の大容量化、及び、セキュリティ
機能の徹底化という要求がある。前述のS型ICカード
のようなCPU内蔵型カードは、ある程度のデータ容量
性と高セキュリティ性の両方を満たすことができるた
め、かなり普及しており、その改良も良く行われてい
る。しかしながら、このようなICカードにおいてCP
Uが誤動作した場合には、異常状態がメモリ等に連鎖的
に波及して読み書き乃至処理対象となるデータの大半が
破壊されてしまうという重大な問題があった。他方、メ
モリカードのようなワイヤードロジック型カードは、そ
の構造上、書き込まれたデータが一気に破壊されるとい
う事態が起きにくいのでデータの安全性は図れるが、セ
キュリティ面での不安があった。
には、データ記憶領域の大容量化、及び、セキュリティ
機能の徹底化という要求がある。前述のS型ICカード
のようなCPU内蔵型カードは、ある程度のデータ容量
性と高セキュリティ性の両方を満たすことができるた
め、かなり普及しており、その改良も良く行われてい
る。しかしながら、このようなICカードにおいてCP
Uが誤動作した場合には、異常状態がメモリ等に連鎖的
に波及して読み書き乃至処理対象となるデータの大半が
破壊されてしまうという重大な問題があった。他方、メ
モリカードのようなワイヤードロジック型カードは、そ
の構造上、書き込まれたデータが一気に破壊されるとい
う事態が起きにくいのでデータの安全性は図れるが、セ
キュリティ面での不安があった。
【0004】本発明の課題は、かかる問題点に鑑み、C
PU内蔵型カードとワイヤードロジック型カードの双方
の利点を活かし、より使い易い構成のICカードを提供
することにある。
PU内蔵型カードとワイヤードロジック型カードの双方
の利点を活かし、より使い易い構成のICカードを提供
することにある。
【0005】
【課題を解決するための手段】上記課題を解決する第1
発明のICカードは、カード基板の所定位置にカードリ
ーダライタとのインタフェースを含むIC部を配して成
るもので、IC部は、各々電気的に分離された複数のI
Cチップと、これらICチップのいずれかを選択し、選
択したICチップと前記インタフェースとの導通をとる
ICチップ管理手段と、を有することを特徴とする。な
お、上記複数のICチップは、能動型チップ、受動型チ
ップ、あるいはこれらの組合せであっても良い。
発明のICカードは、カード基板の所定位置にカードリ
ーダライタとのインタフェースを含むIC部を配して成
るもので、IC部は、各々電気的に分離された複数のI
Cチップと、これらICチップのいずれかを選択し、選
択したICチップと前記インタフェースとの導通をとる
ICチップ管理手段と、を有することを特徴とする。な
お、上記複数のICチップは、能動型チップ、受動型チ
ップ、あるいはこれらの組合せであっても良い。
【0006】第2発明のICカードは、上記構成のIC
カードにおいて、ICチップ管理手段が、カードリーダ
ライタから各ICチップへのデータアクセス前に所定時
間だけ当該ICチップを活性化させる活性化手段を有す
ることを特徴とする。
カードにおいて、ICチップ管理手段が、カードリーダ
ライタから各ICチップへのデータアクセス前に所定時
間だけ当該ICチップを活性化させる活性化手段を有す
ることを特徴とする。
【0007】第3発明のICカードは、複数のICチッ
プが能動型チップ及び受動型チップであり、ICチップ
管理手段は、能動型チップの認証結果、即ちセキュリテ
ィチェックの結果が正常のときに受動型チップに対する
カードリーダライタのデータアクセスを許容するチップ
制御手段を有することを特徴とする。
プが能動型チップ及び受動型チップであり、ICチップ
管理手段は、能動型チップの認証結果、即ちセキュリテ
ィチェックの結果が正常のときに受動型チップに対する
カードリーダライタのデータアクセスを許容するチップ
制御手段を有することを特徴とする。
【0008】第4発明のICカードは、前記複数のIC
チップが、複数の能動型チップを含み、前記チップ制御
手段は、各能動型チップによる認証の組み合わせが正常
のときに前記受動型チップに対する前記カードリーダラ
イタのデータアクセスを許容する構成であることを特徴
とする。
チップが、複数の能動型チップを含み、前記チップ制御
手段は、各能動型チップによる認証の組み合わせが正常
のときに前記受動型チップに対する前記カードリーダラ
イタのデータアクセスを許容する構成であることを特徴
とする。
【0009】
【作用】第1発明のICカードでは、ICチップ管理手
段で複数のICチップのいずれかを選択し、そのICチ
ップをカードリーダライタとのインタフェースに導通さ
せる。これにより当該ICチップに対するカードリーダ
ライタからのアクセスが可能となるが、このとき、他の
ICチップは電気的に分離されているので、何らかの原
因で当該ICチップが誤動作しても他のICチップに影
響が及ばず、異常状態の連鎖的波及が抑制される。
段で複数のICチップのいずれかを選択し、そのICチ
ップをカードリーダライタとのインタフェースに導通さ
せる。これにより当該ICチップに対するカードリーダ
ライタからのアクセスが可能となるが、このとき、他の
ICチップは電気的に分離されているので、何らかの原
因で当該ICチップが誤動作しても他のICチップに影
響が及ばず、異常状態の連鎖的波及が抑制される。
【0010】第2発明のICカードでは、ICチップ管
理手段に設けた活性化手段が、カードリーダライタから
各ICチップへのデータアクセス前に所定時間だけ当該
ICチップを活性化させ、アクティブ状態とする。つま
り、上記時間以外は各ICチップの機能が制限されるの
で、書き込まれたデータの安全性が高まる。
理手段に設けた活性化手段が、カードリーダライタから
各ICチップへのデータアクセス前に所定時間だけ当該
ICチップを活性化させ、アクティブ状態とする。つま
り、上記時間以外は各ICチップの機能が制限されるの
で、書き込まれたデータの安全性が高まる。
【0011】第3発明のICカードでは、例えばICチ
ップ管理手段に設けたチップ制御手段が、能動型チップ
による認証結果が正常のときに受動型チップに対するカ
ードリーダライタのデータアクセスを許容する。これに
より、能動型チップにおいてCPUの誤動作があっても
その影響が受動型チップに及ぶことが無くなる。なお、
認証結果の判定処理は、端末機等の上位装置で行っても
良く、ICカード側にこの機能を持たせる構成にしても
良い。前者の場合、ICカード(ICチップ管理手段)
は、各ICチップの認証結果、各種制御信号、データ類
の橋渡し的な動作を行う。
ップ管理手段に設けたチップ制御手段が、能動型チップ
による認証結果が正常のときに受動型チップに対するカ
ードリーダライタのデータアクセスを許容する。これに
より、能動型チップにおいてCPUの誤動作があっても
その影響が受動型チップに及ぶことが無くなる。なお、
認証結果の判定処理は、端末機等の上位装置で行っても
良く、ICカード側にこの機能を持たせる構成にしても
良い。前者の場合、ICカード(ICチップ管理手段)
は、各ICチップの認証結果、各種制御信号、データ類
の橋渡し的な動作を行う。
【0012】第4発明のICカードでは、各能動型チッ
プによる認証の組み合わせが正常のときのみ前記受動型
チップに対する前記カードリーダライタのデータアクセ
スを許容する。これにより、一つの能動型チップを用い
る場合に比べてセキュリテイ性がより高まり、しかも、
認証項目を任意に変更乃至追加できるので、このICカ
ードを用いたシステムの長期にわたるセキュリティを確
保することができる。
プによる認証の組み合わせが正常のときのみ前記受動型
チップに対する前記カードリーダライタのデータアクセ
スを許容する。これにより、一つの能動型チップを用い
る場合に比べてセキュリテイ性がより高まり、しかも、
認証項目を任意に変更乃至追加できるので、このICカ
ードを用いたシステムの長期にわたるセキュリティを確
保することができる。
【0013】
【実施例】次に、図面を参照して本発明の実施例を詳細
に説明する。図1は、本発明の一実施例の構成図であ
り、カード基板10の所定位置に一つのIC部11を配
したICカード1の例を示している。図中、符号2はI
Cカード1との間で制御信号やデータ類の読み書きを行
うためのカードリーダライタ、3は所定の処理プログラ
ムを実行する端末機であり、各々既存のものである。
に説明する。図1は、本発明の一実施例の構成図であ
り、カード基板10の所定位置に一つのIC部11を配
したICカード1の例を示している。図中、符号2はI
Cカード1との間で制御信号やデータ類の読み書きを行
うためのカードリーダライタ、3は所定の処理プログラ
ムを実行する端末機であり、各々既存のものである。
【0014】IC部11には、ICチップ管理部12、
インタフェース部13、及び、各々電気的に分離された
三つのICチップA〜Cが設けられている。これらIC
チップA〜Cは、CPU内蔵型のもののみ、あるいはワ
イヤードロジック型のもののみであっても良く、両者を
混在させたものであっても良い。インタフェース部13
は、カードリーダライタ2(及び端末機3)との間で制
御信号や読み書き対象となるデータ等の接続インタフェ
ースとなるものである。このインタフェース部13は、
ISO規格に従う既存のものである。
インタフェース部13、及び、各々電気的に分離された
三つのICチップA〜Cが設けられている。これらIC
チップA〜Cは、CPU内蔵型のもののみ、あるいはワ
イヤードロジック型のもののみであっても良く、両者を
混在させたものであっても良い。インタフェース部13
は、カードリーダライタ2(及び端末機3)との間で制
御信号や読み書き対象となるデータ等の接続インタフェ
ースとなるものである。このインタフェース部13は、
ISO規格に従う既存のものである。
【0015】ICチップ管理部12は、各ICチップA
〜Cのいずれかを選択して前記インタフェース部13と
の導通をとる選択切換機構121、この選択切換機構1
21の動作を制御する切換制御部122、各ICチップ
A〜Cを所定時間だけ活性化してアクティブ状態にする
ための活性化部123、及び、一のICチップで当該カ
ードの認証を行った後、認証結果の正否判定を行い、判
定結果が正常のときに他のICチップに対するカードリ
ーダライタ2のアクセス(制御信号やデータ類の送受
信、読み書き、以下同じ)を許容するチップ制御部12
4を有している。なお、チップ制御部124の機能は、
後述のATR信号に基づいて端末機3の側でも実現する
ことができる。この場合は、チップ制御部124に当該
機能のバイパス機能を持たせるか、あるいはチップ制御
部124自体を削除するようにしても良い。ICカード
1におけるその他の周知の構成については図示を省略し
てある。
〜Cのいずれかを選択して前記インタフェース部13と
の導通をとる選択切換機構121、この選択切換機構1
21の動作を制御する切換制御部122、各ICチップ
A〜Cを所定時間だけ活性化してアクティブ状態にする
ための活性化部123、及び、一のICチップで当該カ
ードの認証を行った後、認証結果の正否判定を行い、判
定結果が正常のときに他のICチップに対するカードリ
ーダライタ2のアクセス(制御信号やデータ類の送受
信、読み書き、以下同じ)を許容するチップ制御部12
4を有している。なお、チップ制御部124の機能は、
後述のATR信号に基づいて端末機3の側でも実現する
ことができる。この場合は、チップ制御部124に当該
機能のバイパス機能を持たせるか、あるいはチップ制御
部124自体を削除するようにしても良い。ICカード
1におけるその他の周知の構成については図示を省略し
てある。
【0016】次に、上記構成のICカード1を含むシス
テムの具体的な処理手順を図2及び図3に従って説明す
る。各図の左側は端末機3側における処理、右側はカー
ドリーダライタ2を介して接続されたICカード1側の
処理であり、Sは各処理ステップを表す。図2の例は、
各ICチップA〜CがCPUを内蔵する能動型チップで
あり、これらチップA〜Cにより複合的な認証を行った
後にICチップCのメモリにデータを書き込む場合の処
理手順を示すものである。
テムの具体的な処理手順を図2及び図3に従って説明す
る。各図の左側は端末機3側における処理、右側はカー
ドリーダライタ2を介して接続されたICカード1側の
処理であり、Sは各処理ステップを表す。図2の例は、
各ICチップA〜CがCPUを内蔵する能動型チップで
あり、これらチップA〜Cにより複合的な認証を行った
後にICチップCのメモリにデータを書き込む場合の処
理手順を示すものである。
【0017】図2を参照すると、端末機3は、初期時に
ICカード1のセット待ちの状態となっており(S10
1)、カードリーダライタ2に実際にICカード1がセ
ットされたことを確認したときは(S102)、カード
活性化処理(S103)を行うための制御信号を送信す
る。このとき、ICカード1(切換制御部122及び選
択切換機構121)でICチップAを選択してあるもの
とすると、ICカード1(活性化部123)は、この制
御信号に基づいてICチップAを活性化し、活性化後は
端末機3側にカード種別のためのATR(answer to re
set)信号を返信する(S201)。端末機3では、こ
のATR信号の受信を契機に第1段階の認証を開始す
る。即ち、認証のための信号をICカード1側に送信す
る(S104)。
ICカード1のセット待ちの状態となっており(S10
1)、カードリーダライタ2に実際にICカード1がセ
ットされたことを確認したときは(S102)、カード
活性化処理(S103)を行うための制御信号を送信す
る。このとき、ICカード1(切換制御部122及び選
択切換機構121)でICチップAを選択してあるもの
とすると、ICカード1(活性化部123)は、この制
御信号に基づいてICチップAを活性化し、活性化後は
端末機3側にカード種別のためのATR(answer to re
set)信号を返信する(S201)。端末機3では、こ
のATR信号の受信を契機に第1段階の認証を開始す
る。即ち、認証のための信号をICカード1側に送信す
る(S104)。
【0018】ICカード1(チップ制御部124)で
は、上記認証のための信号に基づいてICチップAの認
証を行ってその結果を端末機3側に返信する(S20
2)とともに所定時間、例えば認証に要する時間経過後
は当該チップAを非活性化させる。なお、チップ制御部
124の機能を端末機3側に持たせた場合は、ICチッ
プAからの認証結果を直接端末機3側に返信する。端末
機3では、ICカード1からの認証結果に基づいて認証
が成功したか否かを判定し(S105)、成功したとき
は再活性化を行い(S106)、ICカード1側にその
ための制御信号を送る。
は、上記認証のための信号に基づいてICチップAの認
証を行ってその結果を端末機3側に返信する(S20
2)とともに所定時間、例えば認証に要する時間経過後
は当該チップAを非活性化させる。なお、チップ制御部
124の機能を端末機3側に持たせた場合は、ICチッ
プAからの認証結果を直接端末機3側に返信する。端末
機3では、ICカード1からの認証結果に基づいて認証
が成功したか否かを判定し(S105)、成功したとき
は再活性化を行い(S106)、ICカード1側にその
ための制御信号を送る。
【0019】ICカード1では、この制御信号に基づい
て次のICチップBを選択して活性化し、ATR信号を
端末機3側に返信する(S203)。端末機3は、この
ATR信号によりカード種別を行った後、第2段階の認
証のための信号をICカード1側に送信する(S10
7)。ICカード1は、この信号に基づいてICチップ
Bの認証結果を端末機3側に返信する(S204)とと
もに所定時間経過後に当該チップBを非活性化させる。
端末機3では、ICカード1からの認証結果に基づいて
認証が成功したか否か(認証結果が正常か否か、以下同
じ)を判定し(S108)、成功したとき(正常のと
き、以下同じ)はICカード1の再活性化を行い(S1
09)、ICカード1側にそのための制御信号を送る。
て次のICチップBを選択して活性化し、ATR信号を
端末機3側に返信する(S203)。端末機3は、この
ATR信号によりカード種別を行った後、第2段階の認
証のための信号をICカード1側に送信する(S10
7)。ICカード1は、この信号に基づいてICチップ
Bの認証結果を端末機3側に返信する(S204)とと
もに所定時間経過後に当該チップBを非活性化させる。
端末機3では、ICカード1からの認証結果に基づいて
認証が成功したか否か(認証結果が正常か否か、以下同
じ)を判定し(S108)、成功したとき(正常のと
き、以下同じ)はICカード1の再活性化を行い(S1
09)、ICカード1側にそのための制御信号を送る。
【0020】ICカード1では、この制御信号に基づい
て次のICチップCを選択して活性化し、ATR信号を
端末機3側に返信する(S205)。端末機3は、この
ATR信号によりカード種別を行った後、第3段階の認
証のための信号をICカード1側に送信する(S11
0)。ICカード1は、この信号に基づいてICチップ
Cの認証結果を端末機3側に返信する(S206)。端
末機3では、ICカード1からの認証結果に基づいて認
証が成功したか否かを判定し(S111)、成功したと
きはICカード1へデータ読み書きの準備を促し、IC
カード1(チップ制御部124)がそれを許容したとき
(S207)は、実際にデータ読み書きを行う(S11
2)。前述のように、端末機3の側でデータアクセス制
御を行うときは、ICチップCに直接データの読み書き
を行う。データの読み書きが終了したとき、及び前段階
で認証が失敗したとき、即ち認証結果が異常のとき(S
105、S108、S111)は、ICカード1の非活
性化を行う(S113)。このとき、ICカード1(切
換制御部122及び選択切換機構121)は、選択され
るICチップを当初の状態、即ちICチップAに遷移さ
せる。一連の処理終了後、端末機3は、カード排出を行
い(S114)、初期状態に戻る。
て次のICチップCを選択して活性化し、ATR信号を
端末機3側に返信する(S205)。端末機3は、この
ATR信号によりカード種別を行った後、第3段階の認
証のための信号をICカード1側に送信する(S11
0)。ICカード1は、この信号に基づいてICチップ
Cの認証結果を端末機3側に返信する(S206)。端
末機3では、ICカード1からの認証結果に基づいて認
証が成功したか否かを判定し(S111)、成功したと
きはICカード1へデータ読み書きの準備を促し、IC
カード1(チップ制御部124)がそれを許容したとき
(S207)は、実際にデータ読み書きを行う(S11
2)。前述のように、端末機3の側でデータアクセス制
御を行うときは、ICチップCに直接データの読み書き
を行う。データの読み書きが終了したとき、及び前段階
で認証が失敗したとき、即ち認証結果が異常のとき(S
105、S108、S111)は、ICカード1の非活
性化を行う(S113)。このとき、ICカード1(切
換制御部122及び選択切換機構121)は、選択され
るICチップを当初の状態、即ちICチップAに遷移さ
せる。一連の処理終了後、端末機3は、カード排出を行
い(S114)、初期状態に戻る。
【0021】このように、複数のICチップA〜Cでカ
ード認証を行い、認証が成功したときに初めてICチッ
プCのメモリへのデータ読み書きが可能になるようにし
たので、各ICチップA〜Cでの誤動作の影響を最小限
にとどめることができる。
ード認証を行い、認証が成功したときに初めてICチッ
プCのメモリへのデータ読み書きが可能になるようにし
たので、各ICチップA〜Cでの誤動作の影響を最小限
にとどめることができる。
【0022】図3は、図2の例において、ICチップ
A,Bの認証処理を省略することによりデータ読み書き
処理を短時間で行う場合の例であり、端末機3がカード
活性化処理を行うまでの処理(S301〜S303)、
及び、ICカード1がICチップAを活性化して端末機
3側にATR信号を返信するまでの処理(S401)
は、図2の場合と同様である。この例では、端末機3が
ATR信号を受信したときは認証をせずに直ちにカード
再活性化処理を行い(S304)、これを受けてICカ
ード1は、ICチップBを活性化してATR信号を返信
する(S402)。ICチップCについても活性化まで
は同様の手順を経て(S305、S403)、活性化後
はカード認証処理を行う(S307、S404)。以後
の処理は、図2の場合と同様となる(S308〜S31
0、S405〜S406)。このように、認証処理が不
要な場合には直ちにメモリに対してデータ読み書きを行
うことにより、処理時間の短縮化を図ることができる。
A,Bの認証処理を省略することによりデータ読み書き
処理を短時間で行う場合の例であり、端末機3がカード
活性化処理を行うまでの処理(S301〜S303)、
及び、ICカード1がICチップAを活性化して端末機
3側にATR信号を返信するまでの処理(S401)
は、図2の場合と同様である。この例では、端末機3が
ATR信号を受信したときは認証をせずに直ちにカード
再活性化処理を行い(S304)、これを受けてICカ
ード1は、ICチップBを活性化してATR信号を返信
する(S402)。ICチップCについても活性化まで
は同様の手順を経て(S305、S403)、活性化後
はカード認証処理を行う(S307、S404)。以後
の処理は、図2の場合と同様となる(S308〜S31
0、S405〜S406)。このように、認証処理が不
要な場合には直ちにメモリに対してデータ読み書きを行
うことにより、処理時間の短縮化を図ることができる。
【0023】なお、本発明は、上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲での構成変更
が可能である。例えばIC部11に、第1の能動型チッ
プ、第2の能動型チップ、第1の受動型チップ、及び、
第2の受動型チップの4種類のICチップとこれらを切
り換える手段とを設けるとともに、端末機3側で各IC
チップによる認証を組み合せ、新たなセキュリティチェ
ック項目をおこすような構成にすることもできる。
ものではなく、その要旨を逸脱しない範囲での構成変更
が可能である。例えばIC部11に、第1の能動型チッ
プ、第2の能動型チップ、第1の受動型チップ、及び、
第2の受動型チップの4種類のICチップとこれらを切
り換える手段とを設けるとともに、端末機3側で各IC
チップによる認証を組み合せ、新たなセキュリティチェ
ック項目をおこすような構成にすることもできる。
【0024】また、数年毎にIC部11に新機能を実現
するための能動型チップを増設し、端末機3側で当該I
Cカードに合わせたチェック項目を増やすようにするこ
とも本発明によれば可能になる。例えば第1の能動型チ
ップと新たに増設した第3の能動型チップとの認証を行
い、その後に既存の第2の能動型チップの認証を行う
等、ICチップの数が増えるにつれてその組合せの種類
を増やすことができる。これにより、本発明のICカー
ドを含んで成るシステムの全体的なセキュリティを長期
間にわたって確保し続けることが可能になる。
するための能動型チップを増設し、端末機3側で当該I
Cカードに合わせたチェック項目を増やすようにするこ
とも本発明によれば可能になる。例えば第1の能動型チ
ップと新たに増設した第3の能動型チップとの認証を行
い、その後に既存の第2の能動型チップの認証を行う
等、ICチップの数が増えるにつれてその組合せの種類
を増やすことができる。これにより、本発明のICカー
ドを含んで成るシステムの全体的なセキュリティを長期
間にわたって確保し続けることが可能になる。
【0025】
【発明の効果】以上の説明から明かなように、第1発明
のICカードによれば、一枚のカード基板に複数のIC
カード機能を搭載してこれを切り換えて使用することが
可能となる効果がある。しかも、ICチップの一つが何
らかの原因で誤動作しても電気的に分離された他のIC
チップに影響が及ばないので、異常状態が最小限にとど
まり、読み書き乃至処理対象となるデータの安全性が高
まる効果もある。
のICカードによれば、一枚のカード基板に複数のIC
カード機能を搭載してこれを切り換えて使用することが
可能となる効果がある。しかも、ICチップの一つが何
らかの原因で誤動作しても電気的に分離された他のIC
チップに影響が及ばないので、異常状態が最小限にとど
まり、読み書き乃至処理対象となるデータの安全性が高
まる効果もある。
【0026】また、第2発明のICカードによれば、各
ICチップへのデータアクセス前に所定時間だけ当該I
Cチップが活性化し、この時間以外は各ICチップの機
能が制限されるので、書き込まれたデータの安全性が高
まる効果がある。
ICチップへのデータアクセス前に所定時間だけ当該I
Cチップが活性化し、この時間以外は各ICチップの機
能が制限されるので、書き込まれたデータの安全性が高
まる効果がある。
【0027】また、第3発明のICカードによれば、能
動型チップで当該カードの認証、即ちセキュリティチェ
ックを行った後、その結果が正常のときに受動型チップ
に対するデータアクセスが許容されるので、能動型チッ
プにおいてCPUの誤動作があってもその影響が受動型
チップに及ぶことが無くなり、高セキュリティ性及びデ
ータの大容量化が図れ、更に書き込まれたデータの安全
性が確保される効果がある。
動型チップで当該カードの認証、即ちセキュリティチェ
ックを行った後、その結果が正常のときに受動型チップ
に対するデータアクセスが許容されるので、能動型チッ
プにおいてCPUの誤動作があってもその影響が受動型
チップに及ぶことが無くなり、高セキュリティ性及びデ
ータの大容量化が図れ、更に書き込まれたデータの安全
性が確保される効果がある。
【0028】更に第4発明のICカードによれば、複数
の能動型チップの組み合わせによってカード認証の正否
判定が行われるので、一つの能動型チップを用いる場合
に比べて認証効果がより高まり、しかも、認証項目を任
意に変更乃至追加できるので、このICカードを用いた
システムの長期にわたるセキュリティが確保される効果
がある。
の能動型チップの組み合わせによってカード認証の正否
判定が行われるので、一つの能動型チップを用いる場合
に比べて認証効果がより高まり、しかも、認証項目を任
意に変更乃至追加できるので、このICカードを用いた
システムの長期にわたるセキュリティが確保される効果
がある。
【図1】本発明の一実施例に係るICカードの構成と周
辺装置との接続関係を示す図。
辺装置との接続関係を示す図。
【図2】本実施例のICカードを含むシステムの具体的
な処理手順図。
な処理手順図。
【図3】本実施例のICカードを含むシステムの他の処
理手順図。
理手順図。
1 ICカード 10 カード基板 11 IC部 12 ICチップ管理部 121 選択切換機構 122 切換制御部 123 活性化部 124 チップ制御部 13 インタフェース部
Claims (4)
- 【請求項1】 カード基板の所定位置にカードリーダラ
イタとのインタフェースを含むIC部を配して成るIC
カードにおいて、 前記IC部は、 各々電気的に分離された複数のICチップと、 これらICチップのいずれかを選択し、選択したICチ
ップと前記インタフェースとを導通させるICチップ管
理手段と、 を有することを特徴とするICカード。 - 【請求項2】 請求項1記載のICカードにおいて、 前記ICチップ管理手段は、前記カードリーダライタか
ら各ICチップへのアクセス前に所定時間だけ当該IC
チップを活性化させる活性化手段を有することを特徴と
するICカード。 - 【請求項3】 請求項1又は2記載のICカードにおい
て、 前記複数のICチップは、CPUを内蔵する能動型チッ
プ及びメモリ素子のみから成る受動型チップであり、 前記ICチップ管理手段は、前記能動型チップの認証結
果が正常のときに前記受動型チップに対する前記カード
リーダライタのデータアクセスを許容するチップ制御手
段を有することを特徴とするICカード。 - 【請求項4】 請求項3記載のICカードにおいて、 前記複数のICチップは、複数の能動型チップを含み、
前記チップ制御手段は、各能動型チップによる認証の組
み合わせが正常のときに前記受動型チップに対する前記
カードリーダライタのデータアクセスを許容する構成で
あることを特徴とするICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6189347A JPH0855200A (ja) | 1994-08-11 | 1994-08-11 | Icカ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6189347A JPH0855200A (ja) | 1994-08-11 | 1994-08-11 | Icカ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0855200A true JPH0855200A (ja) | 1996-02-27 |
Family
ID=16239817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6189347A Pending JPH0855200A (ja) | 1994-08-11 | 1994-08-11 | Icカ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0855200A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002099742A1 (fr) * | 2001-06-04 | 2002-12-12 | Renesas Technology Corp. | Carte memoire |
JP2007124323A (ja) * | 2005-10-28 | 2007-05-17 | Kyocera Corp | 携帯端末装置 |
JP2007517274A (ja) * | 2003-10-07 | 2007-06-28 | イノベーシヨン・コネクシヨン・コーポレーシヨン | 生物測定学的に可能にされプログラム出来る磁気ストライプを使って処理を可能にするシステム、方法及び装置 |
CN101149808A (zh) * | 2007-10-29 | 2008-03-26 | 浪潮电子信息产业股份有限公司 | 一种ic卡自动切换方法 |
CN106026354A (zh) * | 2016-05-16 | 2016-10-12 | 新智数字科技有限公司 | 一种有源ic卡及外置充电卡套 |
JP2019164741A (ja) * | 2018-03-20 | 2019-09-26 | 巨擘科技股▲ふん▼有限公司Princo Corp. | ウェアラブルデバイス、腕時計及び近距離通信の切り替え方法 |
JP2020085880A (ja) * | 2018-11-14 | 2020-06-04 | 巨擘科技股▲ふん▼有限公司Princo Corp. | 腕時計及び腕時計に適用される電子決済の安全性を向上させる方法 |
-
1994
- 1994-08-11 JP JP6189347A patent/JPH0855200A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7694067B2 (en) | 2001-06-04 | 2010-04-06 | Renesas Technology Corp. | Memory card |
US7185145B2 (en) | 2001-06-04 | 2007-02-27 | Renesas Technology Corp. | Memory card |
WO2002099742A1 (fr) * | 2001-06-04 | 2002-12-12 | Renesas Technology Corp. | Carte memoire |
US7350023B2 (en) | 2001-06-04 | 2008-03-25 | Renesas Technology Corp. | Memory card |
US9016584B2 (en) | 2002-03-28 | 2015-04-28 | Innovation Connection Corporation | System, method and apparatus for enabling transactions using a biometrically enabled programmable magnetic stripe |
JP2007517274A (ja) * | 2003-10-07 | 2007-06-28 | イノベーシヨン・コネクシヨン・コーポレーシヨン | 生物測定学的に可能にされプログラム出来る磁気ストライプを使って処理を可能にするシステム、方法及び装置 |
JP4747097B2 (ja) * | 2003-10-07 | 2011-08-10 | ランパート−アイデイー・システムズ・インコーポレーテツド | 生物測定学的に可能にされプログラム出来る磁気ストライプを使って処理を可能にするシステム、方法及び装置 |
JP2007124323A (ja) * | 2005-10-28 | 2007-05-17 | Kyocera Corp | 携帯端末装置 |
CN101149808A (zh) * | 2007-10-29 | 2008-03-26 | 浪潮电子信息产业股份有限公司 | 一种ic卡自动切换方法 |
CN106026354A (zh) * | 2016-05-16 | 2016-10-12 | 新智数字科技有限公司 | 一种有源ic卡及外置充电卡套 |
JP2019164741A (ja) * | 2018-03-20 | 2019-09-26 | 巨擘科技股▲ふん▼有限公司Princo Corp. | ウェアラブルデバイス、腕時計及び近距離通信の切り替え方法 |
JP2020085880A (ja) * | 2018-11-14 | 2020-06-04 | 巨擘科技股▲ふん▼有限公司Princo Corp. | 腕時計及び腕時計に適用される電子決済の安全性を向上させる方法 |
US11099524B2 (en) | 2018-11-14 | 2021-08-24 | Princo Corp. | Wristwatch and method for improving security in electronic payment for wristwatch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8019942B2 (en) | Memory cards including a standard security function | |
US5093862A (en) | Data carrier-controlled terminal in a data exchange system | |
US8746578B2 (en) | System and method for updating read-only memory in smart card memory modules | |
EP0217281B2 (en) | Method of manufacturing an IC card | |
US6182205B1 (en) | Microcomputer PC-cards | |
US6928510B2 (en) | Method and arrangement for programming and verifying EEPROM pages and a corresponding computer software product and a corresponding computer-readable storage medium | |
KR20100063770A (ko) | 멀티-다이 적층 장치에서 다이 적층 위치를 조정하는 시스템, 방법 및 장치 | |
JPH0855200A (ja) | Icカ−ド | |
JP2003030613A (ja) | 記憶装置及び記憶装置を備えたデータ処理装置 | |
JP2585683B2 (ja) | Icカード及びicカードを使用する装置 | |
US6240377B1 (en) | Integrated circuit with embedded reprogrammable EEPROM and emulation method to facilitate debugging | |
JP2695857B2 (ja) | 携帯可能電子装置 | |
US20050015629A1 (en) | Portable non-volatile memory device and data security method of same | |
JP7400528B2 (ja) | 自己診断機能を有するicカードおよびicカードの自己診断方法 | |
US5657444A (en) | Microprocessor with secure programmable read only memory circuit | |
JPH04117589A (ja) | Icカード | |
JP2537200B2 (ja) | 携帯可能電子装置 | |
JPH11110091A (ja) | 複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数icカード処理システム、複数icカード処理装置及び複数icカードアクセス方法 | |
JP4001652B2 (ja) | Icカード | |
JPS615371A (ja) | Icカ−ド用インタフエ−ス | |
JPH0338396A (ja) | 次世代icカード | |
JPS634387A (ja) | Icカ−ド | |
JPS59119425A (ja) | 処理装置 | |
JP2002352202A (ja) | メモリカード | |
US20030149877A1 (en) | Smart card with keypro function |