JPH0855200A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPH0855200A JPH0855200A JP6189347A JP18934794A JPH0855200A JP H0855200 A JPH0855200 A JP H0855200A JP 6189347 A JP6189347 A JP 6189347A JP 18934794 A JP18934794 A JP 18934794A JP H0855200 A JPH0855200 A JP H0855200A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- card
- chips
- authentication
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 高セキュリティ性と大容量化が図れるＩＣカ
ードを提供する。 【構成】 一枚のカード基板１０の所定位置に配される
ＩＣ部１１を、電気的に分離された複数のＩＣチップＡ
〜ＣとＩＣチップ管理部１２とを含んで構成する。ＩＣ
チップ管理部１２は、各ＩＣチップＡ〜Ｃのいずれかを
選択してインタフェース部１３との導通をとる選択切換
機構１２１、この選択切換機構１２１の動作を制御する
切換制御部１２２、及び、各ＩＣチップＡ〜Ｃを所定時
間だけ活性化してアクティブ状態にするための活性化部
１２３を有し、個々のＩＣチップＡ〜Ｃの相互影響を防
止するようにした。なお、一のＩＣチップで認証を行っ
た後、その結果が正常のときに他のＩＣチップに対する
カードリーダライタ２のアクセスを許容する機能をチッ
プ制御部１２４に持たせる構成にしても良い。
ードを提供する。 【構成】 一枚のカード基板１０の所定位置に配される
ＩＣ部１１を、電気的に分離された複数のＩＣチップＡ
〜ＣとＩＣチップ管理部１２とを含んで構成する。ＩＣ
チップ管理部１２は、各ＩＣチップＡ〜Ｃのいずれかを
選択してインタフェース部１３との導通をとる選択切換
機構１２１、この選択切換機構１２１の動作を制御する
切換制御部１２２、及び、各ＩＣチップＡ〜Ｃを所定時
間だけ活性化してアクティブ状態にするための活性化部
１２３を有し、個々のＩＣチップＡ〜Ｃの相互影響を防
止するようにした。なお、一のＩＣチップで認証を行っ
た後、その結果が正常のときに他のＩＣチップに対する
カードリーダライタ２のアクセスを許容する機能をチッ
プ制御部１２４に持たせる構成にしても良い。
Description
【０００１】
【産業上の利用分野】本発明は、一枚のカード基板に複
数のＩＣカード機能を搭載したＩＣカードに関し、特に
個々の機能の相互影響を最小限に抑制するための技術に
関する。
数のＩＣカード機能を搭載したＩＣカードに関し、特に
個々の機能の相互影響を最小限に抑制するための技術に
関する。
【０００２】
【従来の技術】ＩＣカードは、カード基板にＬＳＩ（la
rge scale integration：大規模集積回路）及びメモリ
を含むＩＣ部を設け、このＩＣ部にてデータの読み書
き、消去、再書込、その他種々の処理機能を実現するも
のであり、大別してＣＰＵ内蔵型カードとワイヤードロ
ジック型カードとに分けられる。ＣＰＵ内蔵型カード
は、例えばＳ型ＩＣカードのように、上記ＩＣ部に演算
やメモリ管理を行うためのＣＰＵ（central processing
unit）を含む能動型チップを配し、ある程度のデータ
記憶容量を確保しつつ偽造や不正読み出しを防ぐセキュ
リティ機能を持たせることができるものである。他方、
ワイヤードロジック型カードは、ＩＣ部にＲＡＭ（rand
om access memory）やＲＯＭ（read only memory）等の
メモリ素子（受動型チップ）のみを配し、主として大容
量のカード状記憶媒体として機能させるものであり、通
常はメモリカードと呼ばれる。従来のＩＣカードは、Ｉ
Ｃ部を一チップで構成し、あるいは複数チップを導線等
で接続して一つのユニットとするのが一般的であった。
rge scale integration：大規模集積回路）及びメモリ
を含むＩＣ部を設け、このＩＣ部にてデータの読み書
き、消去、再書込、その他種々の処理機能を実現するも
のであり、大別してＣＰＵ内蔵型カードとワイヤードロ
ジック型カードとに分けられる。ＣＰＵ内蔵型カード
は、例えばＳ型ＩＣカードのように、上記ＩＣ部に演算
やメモリ管理を行うためのＣＰＵ（central processing
unit）を含む能動型チップを配し、ある程度のデータ
記憶容量を確保しつつ偽造や不正読み出しを防ぐセキュ
リティ機能を持たせることができるものである。他方、
ワイヤードロジック型カードは、ＩＣ部にＲＡＭ（rand
om access memory）やＲＯＭ（read only memory）等の
メモリ素子（受動型チップ）のみを配し、主として大容
量のカード状記憶媒体として機能させるものであり、通
常はメモリカードと呼ばれる。従来のＩＣカードは、Ｉ
Ｃ部を一チップで構成し、あるいは複数チップを導線等
で接続して一つのユニットとするのが一般的であった。
【０００３】
【発明が解決しようとする課題】ところで、ＩＣカード
には、データ記憶領域の大容量化、及び、セキュリティ
機能の徹底化という要求がある。前述のＳ型ＩＣカード
のようなＣＰＵ内蔵型カードは、ある程度のデータ容量
性と高セキュリティ性の両方を満たすことができるた
め、かなり普及しており、その改良も良く行われてい
る。しかしながら、このようなＩＣカードにおいてＣＰ
Ｕが誤動作した場合には、異常状態がメモリ等に連鎖的
に波及して読み書き乃至処理対象となるデータの大半が
破壊されてしまうという重大な問題があった。他方、メ
モリカードのようなワイヤードロジック型カードは、そ
の構造上、書き込まれたデータが一気に破壊されるとい
う事態が起きにくいのでデータの安全性は図れるが、セ
キュリティ面での不安があった。
には、データ記憶領域の大容量化、及び、セキュリティ
機能の徹底化という要求がある。前述のＳ型ＩＣカード
のようなＣＰＵ内蔵型カードは、ある程度のデータ容量
性と高セキュリティ性の両方を満たすことができるた
め、かなり普及しており、その改良も良く行われてい
る。しかしながら、このようなＩＣカードにおいてＣＰ
Ｕが誤動作した場合には、異常状態がメモリ等に連鎖的
に波及して読み書き乃至処理対象となるデータの大半が
破壊されてしまうという重大な問題があった。他方、メ
モリカードのようなワイヤードロジック型カードは、そ
の構造上、書き込まれたデータが一気に破壊されるとい
う事態が起きにくいのでデータの安全性は図れるが、セ
キュリティ面での不安があった。
【０００４】本発明の課題は、かかる問題点に鑑み、Ｃ
ＰＵ内蔵型カードとワイヤードロジック型カードの双方
の利点を活かし、より使い易い構成のＩＣカードを提供
することにある。
ＰＵ内蔵型カードとワイヤードロジック型カードの双方
の利点を活かし、より使い易い構成のＩＣカードを提供
することにある。
【０００５】
【課題を解決するための手段】上記課題を解決する第１
発明のＩＣカードは、カード基板の所定位置にカードリ
ーダライタとのインタフェースを含むＩＣ部を配して成
るもので、ＩＣ部は、各々電気的に分離された複数のＩ
Ｃチップと、これらＩＣチップのいずれかを選択し、選
択したＩＣチップと前記インタフェースとの導通をとる
ＩＣチップ管理手段と、を有することを特徴とする。な
お、上記複数のＩＣチップは、能動型チップ、受動型チ
ップ、あるいはこれらの組合せであっても良い。
発明のＩＣカードは、カード基板の所定位置にカードリ
ーダライタとのインタフェースを含むＩＣ部を配して成
るもので、ＩＣ部は、各々電気的に分離された複数のＩ
Ｃチップと、これらＩＣチップのいずれかを選択し、選
択したＩＣチップと前記インタフェースとの導通をとる
ＩＣチップ管理手段と、を有することを特徴とする。な
お、上記複数のＩＣチップは、能動型チップ、受動型チ
ップ、あるいはこれらの組合せであっても良い。
【０００６】第２発明のＩＣカードは、上記構成のＩＣ
カードにおいて、ＩＣチップ管理手段が、カードリーダ
ライタから各ＩＣチップへのデータアクセス前に所定時
間だけ当該ＩＣチップを活性化させる活性化手段を有す
ることを特徴とする。
カードにおいて、ＩＣチップ管理手段が、カードリーダ
ライタから各ＩＣチップへのデータアクセス前に所定時
間だけ当該ＩＣチップを活性化させる活性化手段を有す
ることを特徴とする。
【０００７】第３発明のＩＣカードは、複数のＩＣチッ
プが能動型チップ及び受動型チップであり、ＩＣチップ
管理手段は、能動型チップの認証結果、即ちセキュリテ
ィチェックの結果が正常のときに受動型チップに対する
カードリーダライタのデータアクセスを許容するチップ
制御手段を有することを特徴とする。
プが能動型チップ及び受動型チップであり、ＩＣチップ
管理手段は、能動型チップの認証結果、即ちセキュリテ
ィチェックの結果が正常のときに受動型チップに対する
カードリーダライタのデータアクセスを許容するチップ
制御手段を有することを特徴とする。
【０００８】第４発明のＩＣカードは、前記複数のＩＣ
チップが、複数の能動型チップを含み、前記チップ制御
手段は、各能動型チップによる認証の組み合わせが正常
のときに前記受動型チップに対する前記カードリーダラ
イタのデータアクセスを許容する構成であることを特徴
とする。
チップが、複数の能動型チップを含み、前記チップ制御
手段は、各能動型チップによる認証の組み合わせが正常
のときに前記受動型チップに対する前記カードリーダラ
イタのデータアクセスを許容する構成であることを特徴
とする。
【０００９】
【作用】第１発明のＩＣカードでは、ＩＣチップ管理手
段で複数のＩＣチップのいずれかを選択し、そのＩＣチ
ップをカードリーダライタとのインタフェースに導通さ
せる。これにより当該ＩＣチップに対するカードリーダ
ライタからのアクセスが可能となるが、このとき、他の
ＩＣチップは電気的に分離されているので、何らかの原
因で当該ＩＣチップが誤動作しても他のＩＣチップに影
響が及ばず、異常状態の連鎖的波及が抑制される。
段で複数のＩＣチップのいずれかを選択し、そのＩＣチ
ップをカードリーダライタとのインタフェースに導通さ
せる。これにより当該ＩＣチップに対するカードリーダ
ライタからのアクセスが可能となるが、このとき、他の
ＩＣチップは電気的に分離されているので、何らかの原
因で当該ＩＣチップが誤動作しても他のＩＣチップに影
響が及ばず、異常状態の連鎖的波及が抑制される。
【００１０】第２発明のＩＣカードでは、ＩＣチップ管
理手段に設けた活性化手段が、カードリーダライタから
各ＩＣチップへのデータアクセス前に所定時間だけ当該
ＩＣチップを活性化させ、アクティブ状態とする。つま
り、上記時間以外は各ＩＣチップの機能が制限されるの
で、書き込まれたデータの安全性が高まる。
理手段に設けた活性化手段が、カードリーダライタから
各ＩＣチップへのデータアクセス前に所定時間だけ当該
ＩＣチップを活性化させ、アクティブ状態とする。つま
り、上記時間以外は各ＩＣチップの機能が制限されるの
で、書き込まれたデータの安全性が高まる。
【００１１】第３発明のＩＣカードでは、例えばＩＣチ
ップ管理手段に設けたチップ制御手段が、能動型チップ
による認証結果が正常のときに受動型チップに対するカ
ードリーダライタのデータアクセスを許容する。これに
より、能動型チップにおいてＣＰＵの誤動作があっても
その影響が受動型チップに及ぶことが無くなる。なお、
認証結果の判定処理は、端末機等の上位装置で行っても
良く、ＩＣカード側にこの機能を持たせる構成にしても
良い。前者の場合、ＩＣカード（ＩＣチップ管理手段）
は、各ＩＣチップの認証結果、各種制御信号、データ類
の橋渡し的な動作を行う。
ップ管理手段に設けたチップ制御手段が、能動型チップ
による認証結果が正常のときに受動型チップに対するカ
ードリーダライタのデータアクセスを許容する。これに
より、能動型チップにおいてＣＰＵの誤動作があっても
その影響が受動型チップに及ぶことが無くなる。なお、
認証結果の判定処理は、端末機等の上位装置で行っても
良く、ＩＣカード側にこの機能を持たせる構成にしても
良い。前者の場合、ＩＣカード（ＩＣチップ管理手段）
は、各ＩＣチップの認証結果、各種制御信号、データ類
の橋渡し的な動作を行う。
【００１２】第４発明のＩＣカードでは、各能動型チッ
プによる認証の組み合わせが正常のときのみ前記受動型
チップに対する前記カードリーダライタのデータアクセ
スを許容する。これにより、一つの能動型チップを用い
る場合に比べてセキュリテイ性がより高まり、しかも、
認証項目を任意に変更乃至追加できるので、このＩＣカ
ードを用いたシステムの長期にわたるセキュリティを確
保することができる。
プによる認証の組み合わせが正常のときのみ前記受動型
チップに対する前記カードリーダライタのデータアクセ
スを許容する。これにより、一つの能動型チップを用い
る場合に比べてセキュリテイ性がより高まり、しかも、
認証項目を任意に変更乃至追加できるので、このＩＣカ
ードを用いたシステムの長期にわたるセキュリティを確
保することができる。
【００１３】
【実施例】次に、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の一実施例の構成図であ
り、カード基板１０の所定位置に一つのＩＣ部１１を配
したＩＣカード１の例を示している。図中、符号２はＩ
Ｃカード１との間で制御信号やデータ類の読み書きを行
うためのカードリーダライタ、３は所定の処理プログラ
ムを実行する端末機であり、各々既存のものである。
に説明する。図１は、本発明の一実施例の構成図であ
り、カード基板１０の所定位置に一つのＩＣ部１１を配
したＩＣカード１の例を示している。図中、符号２はＩ
Ｃカード１との間で制御信号やデータ類の読み書きを行
うためのカードリーダライタ、３は所定の処理プログラ
ムを実行する端末機であり、各々既存のものである。
【００１４】ＩＣ部１１には、ＩＣチップ管理部１２、
インタフェース部１３、及び、各々電気的に分離された
三つのＩＣチップＡ〜Ｃが設けられている。これらＩＣ
チップＡ〜Ｃは、ＣＰＵ内蔵型のもののみ、あるいはワ
イヤードロジック型のもののみであっても良く、両者を
混在させたものであっても良い。インタフェース部１３
は、カードリーダライタ２（及び端末機３）との間で制
御信号や読み書き対象となるデータ等の接続インタフェ
ースとなるものである。このインタフェース部１３は、
ＩＳＯ規格に従う既存のものである。
インタフェース部１３、及び、各々電気的に分離された
三つのＩＣチップＡ〜Ｃが設けられている。これらＩＣ
チップＡ〜Ｃは、ＣＰＵ内蔵型のもののみ、あるいはワ
イヤードロジック型のもののみであっても良く、両者を
混在させたものであっても良い。インタフェース部１３
は、カードリーダライタ２（及び端末機３）との間で制
御信号や読み書き対象となるデータ等の接続インタフェ
ースとなるものである。このインタフェース部１３は、
ＩＳＯ規格に従う既存のものである。
【００１５】ＩＣチップ管理部１２は、各ＩＣチップＡ
〜Ｃのいずれかを選択して前記インタフェース部１３と
の導通をとる選択切換機構１２１、この選択切換機構１
２１の動作を制御する切換制御部１２２、各ＩＣチップ
Ａ〜Ｃを所定時間だけ活性化してアクティブ状態にする
ための活性化部１２３、及び、一のＩＣチップで当該カ
ードの認証を行った後、認証結果の正否判定を行い、判
定結果が正常のときに他のＩＣチップに対するカードリ
ーダライタ２のアクセス（制御信号やデータ類の送受
信、読み書き、以下同じ）を許容するチップ制御部１２
４を有している。なお、チップ制御部１２４の機能は、
後述のＡＴＲ信号に基づいて端末機３の側でも実現する
ことができる。この場合は、チップ制御部１２４に当該
機能のバイパス機能を持たせるか、あるいはチップ制御
部１２４自体を削除するようにしても良い。ＩＣカード
１におけるその他の周知の構成については図示を省略し
てある。
〜Ｃのいずれかを選択して前記インタフェース部１３と
の導通をとる選択切換機構１２１、この選択切換機構１
２１の動作を制御する切換制御部１２２、各ＩＣチップ
Ａ〜Ｃを所定時間だけ活性化してアクティブ状態にする
ための活性化部１２３、及び、一のＩＣチップで当該カ
ードの認証を行った後、認証結果の正否判定を行い、判
定結果が正常のときに他のＩＣチップに対するカードリ
ーダライタ２のアクセス（制御信号やデータ類の送受
信、読み書き、以下同じ）を許容するチップ制御部１２
４を有している。なお、チップ制御部１２４の機能は、
後述のＡＴＲ信号に基づいて端末機３の側でも実現する
ことができる。この場合は、チップ制御部１２４に当該
機能のバイパス機能を持たせるか、あるいはチップ制御
部１２４自体を削除するようにしても良い。ＩＣカード
１におけるその他の周知の構成については図示を省略し
てある。
【００１６】次に、上記構成のＩＣカード１を含むシス
テムの具体的な処理手順を図２及び図３に従って説明す
る。各図の左側は端末機３側における処理、右側はカー
ドリーダライタ２を介して接続されたＩＣカード１側の
処理であり、Ｓは各処理ステップを表す。図２の例は、
各ＩＣチップＡ〜ＣがＣＰＵを内蔵する能動型チップで
あり、これらチップＡ〜Ｃにより複合的な認証を行った
後にＩＣチップＣのメモリにデータを書き込む場合の処
理手順を示すものである。
テムの具体的な処理手順を図２及び図３に従って説明す
る。各図の左側は端末機３側における処理、右側はカー
ドリーダライタ２を介して接続されたＩＣカード１側の
処理であり、Ｓは各処理ステップを表す。図２の例は、
各ＩＣチップＡ〜ＣがＣＰＵを内蔵する能動型チップで
あり、これらチップＡ〜Ｃにより複合的な認証を行った
後にＩＣチップＣのメモリにデータを書き込む場合の処
理手順を示すものである。
【００１７】図２を参照すると、端末機３は、初期時に
ＩＣカード１のセット待ちの状態となっており（Ｓ１０
１）、カードリーダライタ２に実際にＩＣカード１がセ
ットされたことを確認したときは（Ｓ１０２）、カード
活性化処理（Ｓ１０３）を行うための制御信号を送信す
る。このとき、ＩＣカード１（切換制御部１２２及び選
択切換機構１２１）でＩＣチップＡを選択してあるもの
とすると、ＩＣカード１（活性化部１２３）は、この制
御信号に基づいてＩＣチップＡを活性化し、活性化後は
端末機３側にカード種別のためのＡＴＲ（answer to re
set）信号を返信する（Ｓ２０１）。端末機３では、こ
のＡＴＲ信号の受信を契機に第１段階の認証を開始す
る。即ち、認証のための信号をＩＣカード１側に送信す
る（Ｓ１０４）。
ＩＣカード１のセット待ちの状態となっており（Ｓ１０
１）、カードリーダライタ２に実際にＩＣカード１がセ
ットされたことを確認したときは（Ｓ１０２）、カード
活性化処理（Ｓ１０３）を行うための制御信号を送信す
る。このとき、ＩＣカード１（切換制御部１２２及び選
択切換機構１２１）でＩＣチップＡを選択してあるもの
とすると、ＩＣカード１（活性化部１２３）は、この制
御信号に基づいてＩＣチップＡを活性化し、活性化後は
端末機３側にカード種別のためのＡＴＲ（answer to re
set）信号を返信する（Ｓ２０１）。端末機３では、こ
のＡＴＲ信号の受信を契機に第１段階の認証を開始す
る。即ち、認証のための信号をＩＣカード１側に送信す
る（Ｓ１０４）。
【００１８】ＩＣカード１（チップ制御部１２４）で
は、上記認証のための信号に基づいてＩＣチップＡの認
証を行ってその結果を端末機３側に返信する（Ｓ２０
２）とともに所定時間、例えば認証に要する時間経過後
は当該チップＡを非活性化させる。なお、チップ制御部
１２４の機能を端末機３側に持たせた場合は、ＩＣチッ
プＡからの認証結果を直接端末機３側に返信する。端末
機３では、ＩＣカード１からの認証結果に基づいて認証
が成功したか否かを判定し（Ｓ１０５）、成功したとき
は再活性化を行い（Ｓ１０６）、ＩＣカード１側にその
ための制御信号を送る。
は、上記認証のための信号に基づいてＩＣチップＡの認
証を行ってその結果を端末機３側に返信する（Ｓ２０
２）とともに所定時間、例えば認証に要する時間経過後
は当該チップＡを非活性化させる。なお、チップ制御部
１２４の機能を端末機３側に持たせた場合は、ＩＣチッ
プＡからの認証結果を直接端末機３側に返信する。端末
機３では、ＩＣカード１からの認証結果に基づいて認証
が成功したか否かを判定し（Ｓ１０５）、成功したとき
は再活性化を行い（Ｓ１０６）、ＩＣカード１側にその
ための制御信号を送る。
【００１９】ＩＣカード１では、この制御信号に基づい
て次のＩＣチップＢを選択して活性化し、ＡＴＲ信号を
端末機３側に返信する（Ｓ２０３）。端末機３は、この
ＡＴＲ信号によりカード種別を行った後、第２段階の認
証のための信号をＩＣカード１側に送信する（Ｓ１０
７）。ＩＣカード１は、この信号に基づいてＩＣチップ
Ｂの認証結果を端末機３側に返信する（Ｓ２０４）とと
もに所定時間経過後に当該チップＢを非活性化させる。
端末機３では、ＩＣカード１からの認証結果に基づいて
認証が成功したか否か（認証結果が正常か否か、以下同
じ）を判定し（Ｓ１０８）、成功したとき（正常のと
き、以下同じ）はＩＣカード１の再活性化を行い（Ｓ１
０９）、ＩＣカード１側にそのための制御信号を送る。
て次のＩＣチップＢを選択して活性化し、ＡＴＲ信号を
端末機３側に返信する（Ｓ２０３）。端末機３は、この
ＡＴＲ信号によりカード種別を行った後、第２段階の認
証のための信号をＩＣカード１側に送信する（Ｓ１０
７）。ＩＣカード１は、この信号に基づいてＩＣチップ
Ｂの認証結果を端末機３側に返信する（Ｓ２０４）とと
もに所定時間経過後に当該チップＢを非活性化させる。
端末機３では、ＩＣカード１からの認証結果に基づいて
認証が成功したか否か（認証結果が正常か否か、以下同
じ）を判定し（Ｓ１０８）、成功したとき（正常のと
き、以下同じ）はＩＣカード１の再活性化を行い（Ｓ１
０９）、ＩＣカード１側にそのための制御信号を送る。
【００２０】ＩＣカード１では、この制御信号に基づい
て次のＩＣチップＣを選択して活性化し、ＡＴＲ信号を
端末機３側に返信する（Ｓ２０５）。端末機３は、この
ＡＴＲ信号によりカード種別を行った後、第３段階の認
証のための信号をＩＣカード１側に送信する（Ｓ１１
０）。ＩＣカード１は、この信号に基づいてＩＣチップ
Ｃの認証結果を端末機３側に返信する（Ｓ２０６）。端
末機３では、ＩＣカード１からの認証結果に基づいて認
証が成功したか否かを判定し（Ｓ１１１）、成功したと
きはＩＣカード１へデータ読み書きの準備を促し、ＩＣ
カード１（チップ制御部１２４）がそれを許容したとき
（Ｓ２０７）は、実際にデータ読み書きを行う（Ｓ１１
２）。前述のように、端末機３の側でデータアクセス制
御を行うときは、ＩＣチップＣに直接データの読み書き
を行う。データの読み書きが終了したとき、及び前段階
で認証が失敗したとき、即ち認証結果が異常のとき（Ｓ
１０５、Ｓ１０８、Ｓ１１１）は、ＩＣカード１の非活
性化を行う（Ｓ１１３）。このとき、ＩＣカード１（切
換制御部１２２及び選択切換機構１２１）は、選択され
るＩＣチップを当初の状態、即ちＩＣチップＡに遷移さ
せる。一連の処理終了後、端末機３は、カード排出を行
い（Ｓ１１４）、初期状態に戻る。
て次のＩＣチップＣを選択して活性化し、ＡＴＲ信号を
端末機３側に返信する（Ｓ２０５）。端末機３は、この
ＡＴＲ信号によりカード種別を行った後、第３段階の認
証のための信号をＩＣカード１側に送信する（Ｓ１１
０）。ＩＣカード１は、この信号に基づいてＩＣチップ
Ｃの認証結果を端末機３側に返信する（Ｓ２０６）。端
末機３では、ＩＣカード１からの認証結果に基づいて認
証が成功したか否かを判定し（Ｓ１１１）、成功したと
きはＩＣカード１へデータ読み書きの準備を促し、ＩＣ
カード１（チップ制御部１２４）がそれを許容したとき
（Ｓ２０７）は、実際にデータ読み書きを行う（Ｓ１１
２）。前述のように、端末機３の側でデータアクセス制
御を行うときは、ＩＣチップＣに直接データの読み書き
を行う。データの読み書きが終了したとき、及び前段階
で認証が失敗したとき、即ち認証結果が異常のとき（Ｓ
１０５、Ｓ１０８、Ｓ１１１）は、ＩＣカード１の非活
性化を行う（Ｓ１１３）。このとき、ＩＣカード１（切
換制御部１２２及び選択切換機構１２１）は、選択され
るＩＣチップを当初の状態、即ちＩＣチップＡに遷移さ
せる。一連の処理終了後、端末機３は、カード排出を行
い（Ｓ１１４）、初期状態に戻る。
【００２１】このように、複数のＩＣチップＡ〜Ｃでカ
ード認証を行い、認証が成功したときに初めてＩＣチッ
プＣのメモリへのデータ読み書きが可能になるようにし
たので、各ＩＣチップＡ〜Ｃでの誤動作の影響を最小限
にとどめることができる。
ード認証を行い、認証が成功したときに初めてＩＣチッ
プＣのメモリへのデータ読み書きが可能になるようにし
たので、各ＩＣチップＡ〜Ｃでの誤動作の影響を最小限
にとどめることができる。
【００２２】図３は、図２の例において、ＩＣチップ
Ａ，Ｂの認証処理を省略することによりデータ読み書き
処理を短時間で行う場合の例であり、端末機３がカード
活性化処理を行うまでの処理（Ｓ３０１〜Ｓ３０３）、
及び、ＩＣカード１がＩＣチップＡを活性化して端末機
３側にＡＴＲ信号を返信するまでの処理（Ｓ４０１）
は、図２の場合と同様である。この例では、端末機３が
ＡＴＲ信号を受信したときは認証をせずに直ちにカード
再活性化処理を行い（Ｓ３０４）、これを受けてＩＣカ
ード１は、ＩＣチップＢを活性化してＡＴＲ信号を返信
する（Ｓ４０２）。ＩＣチップＣについても活性化まで
は同様の手順を経て（Ｓ３０５、Ｓ４０３）、活性化後
はカード認証処理を行う（Ｓ３０７、Ｓ４０４）。以後
の処理は、図２の場合と同様となる（Ｓ３０８〜Ｓ３１
０、Ｓ４０５〜Ｓ４０６）。このように、認証処理が不
要な場合には直ちにメモリに対してデータ読み書きを行
うことにより、処理時間の短縮化を図ることができる。
Ａ，Ｂの認証処理を省略することによりデータ読み書き
処理を短時間で行う場合の例であり、端末機３がカード
活性化処理を行うまでの処理（Ｓ３０１〜Ｓ３０３）、
及び、ＩＣカード１がＩＣチップＡを活性化して端末機
３側にＡＴＲ信号を返信するまでの処理（Ｓ４０１）
は、図２の場合と同様である。この例では、端末機３が
ＡＴＲ信号を受信したときは認証をせずに直ちにカード
再活性化処理を行い（Ｓ３０４）、これを受けてＩＣカ
ード１は、ＩＣチップＢを活性化してＡＴＲ信号を返信
する（Ｓ４０２）。ＩＣチップＣについても活性化まで
は同様の手順を経て（Ｓ３０５、Ｓ４０３）、活性化後
はカード認証処理を行う（Ｓ３０７、Ｓ４０４）。以後
の処理は、図２の場合と同様となる（Ｓ３０８〜Ｓ３１
０、Ｓ４０５〜Ｓ４０６）。このように、認証処理が不
要な場合には直ちにメモリに対してデータ読み書きを行
うことにより、処理時間の短縮化を図ることができる。
【００２３】なお、本発明は、上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲での構成変更
が可能である。例えばＩＣ部１１に、第１の能動型チッ
プ、第２の能動型チップ、第１の受動型チップ、及び、
第２の受動型チップの４種類のＩＣチップとこれらを切
り換える手段とを設けるとともに、端末機３側で各ＩＣ
チップによる認証を組み合せ、新たなセキュリティチェ
ック項目をおこすような構成にすることもできる。
ものではなく、その要旨を逸脱しない範囲での構成変更
が可能である。例えばＩＣ部１１に、第１の能動型チッ
プ、第２の能動型チップ、第１の受動型チップ、及び、
第２の受動型チップの４種類のＩＣチップとこれらを切
り換える手段とを設けるとともに、端末機３側で各ＩＣ
チップによる認証を組み合せ、新たなセキュリティチェ
ック項目をおこすような構成にすることもできる。
【００２４】また、数年毎にＩＣ部１１に新機能を実現
するための能動型チップを増設し、端末機３側で当該Ｉ
Ｃカードに合わせたチェック項目を増やすようにするこ
とも本発明によれば可能になる。例えば第１の能動型チ
ップと新たに増設した第３の能動型チップとの認証を行
い、その後に既存の第２の能動型チップの認証を行う
等、ＩＣチップの数が増えるにつれてその組合せの種類
を増やすことができる。これにより、本発明のＩＣカー
ドを含んで成るシステムの全体的なセキュリティを長期
間にわたって確保し続けることが可能になる。
するための能動型チップを増設し、端末機３側で当該Ｉ
Ｃカードに合わせたチェック項目を増やすようにするこ
とも本発明によれば可能になる。例えば第１の能動型チ
ップと新たに増設した第３の能動型チップとの認証を行
い、その後に既存の第２の能動型チップの認証を行う
等、ＩＣチップの数が増えるにつれてその組合せの種類
を増やすことができる。これにより、本発明のＩＣカー
ドを含んで成るシステムの全体的なセキュリティを長期
間にわたって確保し続けることが可能になる。
【００２５】
【発明の効果】以上の説明から明かなように、第１発明
のＩＣカードによれば、一枚のカード基板に複数のＩＣ
カード機能を搭載してこれを切り換えて使用することが
可能となる効果がある。しかも、ＩＣチップの一つが何
らかの原因で誤動作しても電気的に分離された他のＩＣ
チップに影響が及ばないので、異常状態が最小限にとど
まり、読み書き乃至処理対象となるデータの安全性が高
まる効果もある。
のＩＣカードによれば、一枚のカード基板に複数のＩＣ
カード機能を搭載してこれを切り換えて使用することが
可能となる効果がある。しかも、ＩＣチップの一つが何
らかの原因で誤動作しても電気的に分離された他のＩＣ
チップに影響が及ばないので、異常状態が最小限にとど
まり、読み書き乃至処理対象となるデータの安全性が高
まる効果もある。
【００２６】また、第２発明のＩＣカードによれば、各
ＩＣチップへのデータアクセス前に所定時間だけ当該Ｉ
Ｃチップが活性化し、この時間以外は各ＩＣチップの機
能が制限されるので、書き込まれたデータの安全性が高
まる効果がある。
ＩＣチップへのデータアクセス前に所定時間だけ当該Ｉ
Ｃチップが活性化し、この時間以外は各ＩＣチップの機
能が制限されるので、書き込まれたデータの安全性が高
まる効果がある。
【００２７】また、第３発明のＩＣカードによれば、能
動型チップで当該カードの認証、即ちセキュリティチェ
ックを行った後、その結果が正常のときに受動型チップ
に対するデータアクセスが許容されるので、能動型チッ
プにおいてＣＰＵの誤動作があってもその影響が受動型
チップに及ぶことが無くなり、高セキュリティ性及びデ
ータの大容量化が図れ、更に書き込まれたデータの安全
性が確保される効果がある。
動型チップで当該カードの認証、即ちセキュリティチェ
ックを行った後、その結果が正常のときに受動型チップ
に対するデータアクセスが許容されるので、能動型チッ
プにおいてＣＰＵの誤動作があってもその影響が受動型
チップに及ぶことが無くなり、高セキュリティ性及びデ
ータの大容量化が図れ、更に書き込まれたデータの安全
性が確保される効果がある。
【００２８】更に第４発明のＩＣカードによれば、複数
の能動型チップの組み合わせによってカード認証の正否
判定が行われるので、一つの能動型チップを用いる場合
に比べて認証効果がより高まり、しかも、認証項目を任
意に変更乃至追加できるので、このＩＣカードを用いた
システムの長期にわたるセキュリティが確保される効果
がある。
の能動型チップの組み合わせによってカード認証の正否
判定が行われるので、一つの能動型チップを用いる場合
に比べて認証効果がより高まり、しかも、認証項目を任
意に変更乃至追加できるので、このＩＣカードを用いた
システムの長期にわたるセキュリティが確保される効果
がある。
【図１】本発明の一実施例に係るＩＣカードの構成と周
辺装置との接続関係を示す図。
辺装置との接続関係を示す図。
【図２】本実施例のＩＣカードを含むシステムの具体的
な処理手順図。
な処理手順図。
【図３】本実施例のＩＣカードを含むシステムの他の処
理手順図。
理手順図。
１ ＩＣカード １０ カード基板 １１ ＩＣ部 １２ ＩＣチップ管理部 １２１ 選択切換機構 １２２ 切換制御部 １２３ 活性化部 １２４ チップ制御部 １３ インタフェース部
Claims (4)
- 【請求項１】 カード基板の所定位置にカードリーダラ
イタとのインタフェースを含むＩＣ部を配して成るＩＣ
カードにおいて、 前記ＩＣ部は、 各々電気的に分離された複数のＩＣチップと、 これらＩＣチップのいずれかを選択し、選択したＩＣチ
ップと前記インタフェースとを導通させるＩＣチップ管
理手段と、 を有することを特徴とするＩＣカード。 - 【請求項２】 請求項１記載のＩＣカードにおいて、 前記ＩＣチップ管理手段は、前記カードリーダライタか
ら各ＩＣチップへのアクセス前に所定時間だけ当該ＩＣ
チップを活性化させる活性化手段を有することを特徴と
するＩＣカード。 - 【請求項３】 請求項１又は２記載のＩＣカードにおい
て、 前記複数のＩＣチップは、ＣＰＵを内蔵する能動型チッ
プ及びメモリ素子のみから成る受動型チップであり、 前記ＩＣチップ管理手段は、前記能動型チップの認証結
果が正常のときに前記受動型チップに対する前記カード
リーダライタのデータアクセスを許容するチップ制御手
段を有することを特徴とするＩＣカード。 - 【請求項４】 請求項３記載のＩＣカードにおいて、 前記複数のＩＣチップは、複数の能動型チップを含み、
前記チップ制御手段は、各能動型チップによる認証の組
み合わせが正常のときに前記受動型チップに対する前記
カードリーダライタのデータアクセスを許容する構成で
あることを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6189347A JPH0855200A (ja) | 1994-08-11 | 1994-08-11 | Ｉｃカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6189347A JPH0855200A (ja) | 1994-08-11 | 1994-08-11 | Ｉｃカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855200A true JPH0855200A (ja) | 1996-02-27 |
Family
ID=16239817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6189347A Pending JPH0855200A (ja) | 1994-08-11 | 1994-08-11 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855200A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002099742A1 (fr) * | 2001-06-04 | 2002-12-12 | Renesas Technology Corp. | Carte memoire |
| JP2007124323A (ja) * | 2005-10-28 | 2007-05-17 | Kyocera Corp | 携帯端末装置 |
| JP2007517274A (ja) * | 2003-10-07 | 2007-06-28 | イノベーシヨン・コネクシヨン・コーポレーシヨン | 生物測定学的に可能にされプログラム出来る磁気ストライプを使って処理を可能にするシステム、方法及び装置 |
| CN101149808A (zh) * | 2007-10-29 | 2008-03-26 | 浪潮电子信息产业股份有限公司 | 一种ic卡自动切换方法 |
| CN106026354A (zh) * | 2016-05-16 | 2016-10-12 | 新智数字科技有限公司 | 一种有源ic卡及外置充电卡套 |
| JP2019164741A (ja) * | 2018-03-20 | 2019-09-26 | 巨擘科技股▲ふん▼有限公司Ｐｒｉｎｃｏ Ｃｏｒｐ． | ウェアラブルデバイス、腕時計及び近距離通信の切り替え方法 |
| JP2020085880A (ja) * | 2018-11-14 | 2020-06-04 | 巨擘科技股▲ふん▼有限公司Ｐｒｉｎｃｏ Ｃｏｒｐ． | 腕時計及び腕時計に適用される電子決済の安全性を向上させる方法 |
-
1994
- 1994-08-11 JP JP6189347A patent/JPH0855200A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7694067B2 (en) | 2001-06-04 | 2010-04-06 | Renesas Technology Corp. | Memory card |
| US7185145B2 (en) | 2001-06-04 | 2007-02-27 | Renesas Technology Corp. | Memory card |
| WO2002099742A1 (fr) * | 2001-06-04 | 2002-12-12 | Renesas Technology Corp. | Carte memoire |
| US7350023B2 (en) | 2001-06-04 | 2008-03-25 | Renesas Technology Corp. | Memory card |
| US9016584B2 (en) | 2002-03-28 | 2015-04-28 | Innovation Connection Corporation | System, method and apparatus for enabling transactions using a biometrically enabled programmable magnetic stripe |
| JP2007517274A (ja) * | 2003-10-07 | 2007-06-28 | イノベーシヨン・コネクシヨン・コーポレーシヨン | 生物測定学的に可能にされプログラム出来る磁気ストライプを使って処理を可能にするシステム、方法及び装置 |
| JP4747097B2 (ja) * | 2003-10-07 | 2011-08-10 | ランパート−アイデイー・システムズ・インコーポレーテツド | 生物測定学的に可能にされプログラム出来る磁気ストライプを使って処理を可能にするシステム、方法及び装置 |
| JP2007124323A (ja) * | 2005-10-28 | 2007-05-17 | Kyocera Corp | 携帯端末装置 |
| CN101149808A (zh) * | 2007-10-29 | 2008-03-26 | 浪潮电子信息产业股份有限公司 | 一种ic卡自动切换方法 |
| CN106026354A (zh) * | 2016-05-16 | 2016-10-12 | 新智数字科技有限公司 | 一种有源ic卡及外置充电卡套 |
| JP2019164741A (ja) * | 2018-03-20 | 2019-09-26 | 巨擘科技股▲ふん▼有限公司Ｐｒｉｎｃｏ Ｃｏｒｐ． | ウェアラブルデバイス、腕時計及び近距離通信の切り替え方法 |
| JP2020085880A (ja) * | 2018-11-14 | 2020-06-04 | 巨擘科技股▲ふん▼有限公司Ｐｒｉｎｃｏ Ｃｏｒｐ． | 腕時計及び腕時計に適用される電子決済の安全性を向上させる方法 |
| US11099524B2 (en) | 2018-11-14 | 2021-08-24 | Princo Corp. | Wristwatch and method for improving security in electronic payment for wristwatch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8019942B2 (en) | Memory cards including a standard security function | |
| US5093862A (en) | Data carrier-controlled terminal in a data exchange system | |
| US8746578B2 (en) | System and method for updating read-only memory in smart card memory modules | |
| EP0217281B2 (en) | Method of manufacturing an IC card | |
| US6182205B1 (en) | Microcomputer PC-cards | |
| US6928510B2 (en) | Method and arrangement for programming and verifying EEPROM pages and a corresponding computer software product and a corresponding computer-readable storage medium | |
| KR20100063770A (ko) | 멀티-다이 적층 장치에서 다이 적층 위치를 조정하는 시스템, 방법 및 장치 | |
| JPH0855200A (ja) | Ｉｃカ−ド | |
| JP2003030613A (ja) | 記憶装置及び記憶装置を備えたデータ処理装置 | |
| JP2585683B2 (ja) | Ｉｃカード及びｉｃカードを使用する装置 | |
| US6240377B1 (en) | Integrated circuit with embedded reprogrammable EEPROM and emulation method to facilitate debugging | |
| JP2695857B2 (ja) | 携帯可能電子装置 | |
| US20050015629A1 (en) | Portable non-volatile memory device and data security method of same | |
| JP7400528B2 (ja) | 自己診断機能を有するｉｃカードおよびｉｃカードの自己診断方法 | |
| US5657444A (en) | Microprocessor with secure programmable read only memory circuit | |
| JPH04117589A (ja) | Ｉｃカード | |
| JP2537200B2 (ja) | 携帯可能電子装置 | |
| JPH11110091A (ja) | 複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数ｉｃカード処理システム、複数ｉｃカード処理装置及び複数ｉｃカードアクセス方法 | |
| JP4001652B2 (ja) | Ｉｃカード | |
| JPS615371A (ja) | Ｉｃカ−ド用インタフエ−ス | |
| JPH0338396A (ja) | 次世代ｉｃカード | |
| JPS634387A (ja) | Ｉｃカ−ド | |
| JPS59119425A (ja) | 処理装置 | |
| JP2002352202A (ja) | メモリカード | |
| US20030149877A1 (en) | Smart card with keypro function |