JPH0853756A - High-purity metallic material - Google Patents

High-purity metallic material

Info

Publication number
JPH0853756A
JPH0853756A JP7185141A JP18514195A JPH0853756A JP H0853756 A JPH0853756 A JP H0853756A JP 7185141 A JP7185141 A JP 7185141A JP 18514195 A JP18514195 A JP 18514195A JP H0853756 A JPH0853756 A JP H0853756A
Authority
JP
Japan
Prior art keywords
film
metal material
target
purity
ppm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7185141A
Other languages
Japanese (ja)
Other versions
JP3228660B2 (en
Inventor
Takashi Ishigami
隆 石上
Mitsuo Kawai
光雄 河合
Minoru Obata
稔 小畑
Michio Sato
道雄 佐藤
Takashi Yamanobe
尚 山野辺
Toshihiro Maki
利広 牧
Shigeru Ando
茂 安藤
Noriaki Yagi
典章 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18514195A priority Critical patent/JP3228660B2/en
Publication of JPH0853756A publication Critical patent/JPH0853756A/en
Application granted granted Critical
Publication of JP3228660B2 publication Critical patent/JP3228660B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Abstract

PURPOSE:To produce a high-purity metallic material by which a joint leak, etc., are prevented when the electrode and contact of a highly integrated semiconductor device are formed and further by which the function of a barrier layer is not deteriorated when the layer is formed. CONSTITUTION:This high-purity metallic material consists of one kind of metal selected from Ti, Zr and Hf. The high-purity metallic materials contain <=10ppm each of Fe, Ni and Cr elements, 10ppm Al, <=250ppm oxygen and <=0.1ppm each of Na and K. Such a high-purity metallic material is obtained, for example, by refining a crude metallic material with an iodide decomposition process or removing the contaminant layer on the surface and then melting the material in vacuum with an electron beam.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体素子の電
極、コンタクト部、バリヤ層等を形成する際に用いるタ
ーゲット材等として好適な高純度金属材に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-purity metal material suitable as a target material used when forming electrodes, contact portions, barrier layers, etc. of semiconductor elements.

【０００２】[0002]

【従来の技術】ＬＳＩのような半導体素子の配線層や電
極の形成材料としては、例えばＡｌの他に、Ｍｏ、Ｗ、
Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ等の高融点金属のシリサイド化
合物が使用されている。また、半導体素子の高集積化は
さらに進む傾向にあり、これによって配線構造がさらに
微細化し、種々の問題が発生することが懸念されてい
る。 例えば、Ａｌ配線では配線が微細化し、電流密度
が増加することによって、Ａｌ原子が電子の運動方向に
運ばれる、エレクトロマイグレーションの発生や、動作
発熱の増加を招く。これらによって、Ａｌ配線では断線
が発生しやすくなるという問題が生じる。また、配線の
微細化による配線抵抗の増加は、信号の遅延問題を引き
起こす。そこで、配線材料や電極材料として、高融点で
あると同時に低抵抗であること等から、特にＴｉシリサ
イドが注目されている。2. Description of the Related Art As materials for forming wiring layers and electrodes of semiconductor elements such as LSI, for example, in addition to Al, Mo, W,
A silicide compound of a refractory metal such as Ta, Ti, Zr, or Hf is used. Further, there is a tendency that the degree of integration of the semiconductor element is further advanced, and as a result, the wiring structure is further miniaturized and various problems may occur. For example, in the case of Al wiring, the wiring becomes finer and the current density increases, so that Al atoms are carried in the electron movement direction, electromigration occurs, and operating heat generation increases. Due to these, there is a problem that disconnection is likely to occur in the Al wiring. Further, an increase in wiring resistance due to the miniaturization of wiring causes a signal delay problem. Therefore, as a wiring material or an electrode material, Ti silicide has attracted particular attention because it has a high melting point and a low resistance.

【０００３】Ｔｉシリサイドを例えば電極として用いる
場合、まずポリシリコン膜上にＴｉの薄膜をスパッタ法
等によって形成する。次に、Ｔｉ薄膜に熱処理を施すこ
とによって、Ｔｉをシリサイド化する。このようないわ
ゆるポリサイド構造が用いられている。また、同時に自
己整合的にコンタクト部をＴｉシリサイドとし、コンタ
クト抵抗を下げる試みがなされている。さらに、コンタ
クト部にはＡｌ配線中へのＳｉの析出を防止するため
に、拡散バリヤ層として例えばＴｉＮ膜が介在される。
このため、Ａｌ／ＴｉＮ／ＴｉＳｉ2 等の積層構造が用
いられている。ＴｉＮ膜は、反応性スパッタ等により形
成される。When using Ti silicide as an electrode, for example, a thin film of Ti is first formed on the polysilicon film by a sputtering method or the like. Next, the Ti thin film is heat-treated to silicify Ti. Such a so-called polycide structure is used. At the same time, attempts have been made to reduce the contact resistance by making the contact portion Ti silicide in a self-aligning manner. Further, for example, a TiN film is interposed as a diffusion barrier layer in the contact portion in order to prevent the precipitation of Si in the Al wiring.
Therefore, a laminated structure of Al / TiN / TiSi 2 or the like is used. The TiN film is formed by reactive sputtering or the like.

【０００４】上述したように、ＴｉＮ膜やＴｉＳｉ2 膜
の形成には、スパッタ法が利用されている。このため、
Ｔｉ材によるタ―ゲットの作製が必須となる。この場合
のＴｉターゲットは、高純度であることが重要である。
例えば、Ｔｉターゲットに不純物として酸素が含有され
ている場合には、形成された薄膜の電気抵抗が大きくな
り、信号の遅延や配線の断線等の事故を招く。また、Ｆ
ｅ、Ｎｉ、Ｃｒのような重金属は、積層膜の界面に集っ
てディープレベルを形成し、接合リークの要因となる。
Ｎａ、Ｋのようなアルカリ金属は、Ｓｉ中を容易に移動
して素子特性を劣化させる。As described above, the sputtering method is used to form the TiN film and the TiSi 2 film. For this reason,
Manufacture of a target using Ti material is essential. In this case, it is important that the Ti target has high purity.
For example, when oxygen is contained as an impurity in the Ti target, the electric resistance of the formed thin film is increased, which causes an accident such as signal delay and wiring disconnection. Also, F
Heavy metals such as e, Ni, and Cr gather at the interface of the laminated film to form a deep level, which causes a junction leak.
Alkali metals such as Na and K easily move in Si and deteriorate device characteristics.

【０００５】ところで、上記Ｔｉタ―ゲットを構成する
Ｔｉ材の製造方法としては、一般にＴｉＣｌ4 のような
Ｔｉ化合物をＮａ、Ｍｇのような活性金属で熱還元する
方法で、クロール(Kroll) 法、ハンター(Hunter)法と呼
ばれている方法や、例えばＫＣｌやＮａＣｌ等の塩を用
いた溶融塩電解法等が採用されている。近年の金属の精
製技術の進歩や製造工程の管理により、重金属等の不純
物の混入は極力抑えられるようになってきた。By the way, as a method for producing the Ti material constituting the Ti target, a Ti compound such as TiCl 4 is generally thermally reduced with an active metal such as Na or Mg, and a Kroll method is used. A method called a "Hunter method" or a molten salt electrolysis method using a salt such as KCl or NaCl is adopted. Due to recent advances in metal refining technology and control of manufacturing processes, the inclusion of impurities such as heavy metals has been suppressed as much as possible.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、上記し
たような重金属量等を極力低減したＴｉターゲットを使
用して、電極やコンタクト部に用いられるＴｉＳｉ2 膜
等を形成した場合においても、配線が微細化されること
によって、接合リークを十分に防止することができない
という問題が起きている。これは、半導体素子の信頼性
の低下要因となる。また、ＴｉＮ膜等からなるバリヤ層
においても、同様に配線が微細化され、電流密度が高く
なることによって、バリヤ層としての機能が損なわれ、
ジャンクションリーク等を招いてしまうという問題が起
きている。このような問題は、今後半導体素子の集積度
が進むにつれて、さらに大きな問題となることが予想さ
れる。これらの問題は、Ｔｉターゲットを使用して電極
層やバリア層を形成する場合に限らず、ＺｒやＨｆを用
いてそれらを形成する場合においても、同様に生じるも
のである。However, even when a TiSi 2 film or the like used for an electrode or a contact portion is formed by using the Ti target in which the amount of heavy metal is reduced as much as possible as described above, the wiring is fine. As a result, the problem that the junction leak cannot be sufficiently prevented occurs. This causes a decrease in reliability of the semiconductor element. Further, also in the barrier layer made of a TiN film or the like, the wiring is miniaturized and the current density is increased, so that the function as the barrier layer is impaired.
There is a problem of causing junction leaks. Such problems are expected to become more serious as the degree of integration of semiconductor devices increases in the future. These problems occur not only when the electrode layer and the barrier layer are formed by using the Ti target but also when they are formed by using Zr or Hf.

【０００７】本発明は、このような課題に対処するため
になされたものであって、高集積化された半導体素子の
電極やコンタクト部を形成する際に、接合リーク等の発
生を十分に防止することが可能で、またバリヤ層の形成
にあたっては、その機能の低下を防止することが可能な
高純度金属材を提供することを目的としている。The present invention has been made in order to solve such a problem, and sufficiently prevents the occurrence of a junction leak or the like when forming an electrode or a contact portion of a highly integrated semiconductor element. It is an object of the present invention to provide a high-purity metal material that can prevent the deterioration of its function when forming the barrier layer.

【０００８】[0008]

【課題を解決するための手段】本発明者らは、上述した
目的を達成するために、Ｔｉ、Ｚｒ、Ｈｆ等のターゲッ
ト中の不純物について検討を進めた結果、上述したよう
な問題が従来ターゲット中の不純物としてはあまり重視
されていなかった、Ａｌに起因するという知見を得た。
つまり、半導体素子の電極、コンタクト部、バリヤ層等
をスパッタ法によって形成する際に使用されるＴｉ等の
ターゲットでは、重金属やアルカリ金属等の他に、Ａｌ
量を極力低減する必要があることが明らかとなった。た
だし、前述したような従来の製造方法では、Ａｌ量を充
分に低減することができず、多いものではＡｌが200ppm
程度存在し、高集積化された半導体素子用の形成材料と
しては到底使用し得ることができない。In order to achieve the above-mentioned object, the present inventors have studied the impurities in the target such as Ti, Zr, Hf, etc. It was found that it was due to Al, which was not so much emphasized as an impurity therein.
That is, in a target such as Ti used when forming electrodes, contact portions, barrier layers, etc. of a semiconductor element by a sputtering method, in addition to heavy metals, alkali metals, etc., Al
It became clear that the amount should be reduced as much as possible. However, in the conventional manufacturing method as described above, the amount of Al cannot be sufficiently reduced.
However, it cannot be used as a forming material for highly integrated semiconductor devices.

【０００９】本発明の高純度金属材は、上述したような
知見に基いて成されたものであり、チタン、ジルコニウ
ムおよびハフニウムから選ばれた 1種の金属からなる高
純度金属材であって、Ｆｅ、ＮｉおよびＣｒの各元素の
含有量が10ppm 以下であり、かつＡｌ含有量が10ppm 以
下であることを特徴としている。The high-purity metal material of the present invention is made based on the above-mentioned findings, and is a high-purity metal material composed of one kind of metal selected from titanium, zirconium and hafnium. It is characterized in that the content of each element of Fe, Ni and Cr is 10 ppm or less and the Al content is 10 ppm or less.

【００１０】上記高純度金属材は、ＬＳＩ、ＶＬＳＩ、
ＵＬＳＩ等のための配線材料として有用である。すなわ
ち、本発明の高純度金属材を用いてスパッタターゲット
を作製し、このスパッタターゲットを使用することによ
って、Ｆｅ、ＮｉおよびＣｒの各元素の含有量が10ppm
以下であり、かつＡｌ含有量が10ppm 以下の、半導体基
板上に設けられた配線網を形成することができる。配線
網は、例えば上記した金属を用いて形成された珪化物や
窒化物等からなるものである。また、このような配線網
は、例えば以下に示すような製造方法によって得ること
ができる。すなわち、Ｆｅ、ＮｉおよびＣｒの各元素の
含有量が10ppm 以下であり、かつＡｌ含有量が10ppm 以
下の、チタン、ジルコニウムおよびハフニウムから選ば
れた 1種の金属からなる高純度金属材から、半導体基板
上に薄膜を形成する工程と、所望の前記配線網に応じ
て、前記薄膜の不要部分をエッチング除去する工程とを
有する製造方法である。なお、上記した配線網は、半導
体素子の電極、コンタクト部、バリヤ層等の配線網を含
むものである。The above-mentioned high-purity metal materials are LSI, VLSI,
It is useful as a wiring material for ULSI and the like. That is, a sputter target is produced using the high-purity metal material of the present invention, and by using this sputter target, the content of each element of Fe, Ni and Cr is 10 ppm.
It is possible to form a wiring network provided on a semiconductor substrate having the following content and an Al content of 10 ppm or less. The wiring network is made of, for example, a silicide or a nitride formed by using the above metal. Further, such a wiring network can be obtained by, for example, the following manufacturing method. That is, from a high-purity metal material composed of one metal selected from titanium, zirconium, and hafnium, in which the content of each element of Fe, Ni, and Cr is 10 ppm or less and the Al content is 10 ppm or less, It is a manufacturing method including a step of forming a thin film on a substrate and a step of removing an unnecessary portion of the thin film by etching according to a desired wiring network. The wiring network described above includes a wiring network such as electrodes of semiconductor elements, contact portions, and barrier layers.

【００１１】本発明のＡｌ量を極度に低下させた高純度
金属材は、ヨウ化物分解法を用いることによってＡｌを
効果的に低減することが可能であること、および溶融塩
電解法で得られた粗Ｔｉ粒等に含まれるＡｌは表層部に
特に集中して存在し、これを表面処理技術を用いて除去
することにより、Ａｌを効果的に低減することが可能で
あることを見出だしたことによって、始めて達成された
ものである。The high-purity metal material of the present invention in which the amount of Al is extremely decreased can effectively reduce Al by using the iodide decomposition method, and can be obtained by the molten salt electrolysis method. It has been found that Al contained in the coarse Ti grains and the like is particularly concentrated in the surface layer portion, and it is possible to effectively reduce Al by removing the Al using the surface treatment technique. It was achieved for the first time.

【００１２】すなわち、本発明の高純度金属材は、例え
ば以下に示す第１の製造方法や第２の製造方法により製
造することができる。第１の製造方法は、チタン、ジル
コニウムおよびハフニウムから選ばれた 1種の金属を主
とする粗金属材をヨウ化物分解法によって精製する工程
と、この精製された金属材を高真空下で電子ビーム溶解
する工程とを有する。また、第２の製造方法は、溶融塩
電解法で得られた、チタン、ジルコニウムおよびハフニ
ウムから選ばれた 1種の金属を主とする粗金属材に対し
て表面処理を施し、前記粗金属材表面に存在する汚染層
を除去する工程と、前記表面処理が施された粗金属材を
高真空下で電子ビーム溶解する工程とを有する。That is, the high-purity metal material of the present invention can be manufactured, for example, by the following first manufacturing method and second manufacturing method. The first manufacturing method is a step of purifying a crude metal material mainly composed of one kind of metal selected from titanium, zirconium and hafnium by an iodide decomposition method, and a step of purifying the refined metal material under a high vacuum. Beam melting step. In the second production method, the crude metal material obtained by the molten salt electrolysis method, which is mainly composed of one kind of metal selected from titanium, zirconium and hafnium, is subjected to surface treatment, The method includes a step of removing a contaminated layer existing on the surface and a step of melting the surface-treated crude metal material with an electron beam under high vacuum.

【００１３】本発明においては、例えば粗金属材をヨウ
化物分解法によって精製するか、あるいは溶融塩電解法
で得られた粗金属材等に表面処理を施して、粗金属材表
面に存在する汚染層を除去した後、高真空下で電子ビー
ム溶解を行って高純度金属材を得ているため、Ｆｅ、Ｎ
ｉおよびＣｒの各元素の含有量を10ppm 以下と低減し、
さらにＡｌの含有量を 10ppm以下というように、極めて
減少させたチタン材、ジルコニウム材、あるいはハフニ
ウム材を得ることができる。このように、Ａｌ含有量を
低減した高純度金属材を用いて、半導体素子の電極やコ
ンタクト部、さらにはバリア層等を形成することによっ
て、接合リークや機能低下を防止することが可能とな
る。よって、信頼性に優れた半導体素子や半導体パッケ
ージが得られる。In the present invention, for example, a crude metal material is refined by an iodide decomposition method, or a crude metal material obtained by a molten salt electrolysis method is subjected to a surface treatment, so that contamination existing on the surface of the crude metal material. After removing the layer, electron beam melting was performed under high vacuum to obtain a high-purity metal material.
The content of each element of i and Cr is reduced to 10ppm or less,
Further, it is possible to obtain a titanium material, zirconium material, or hafnium material in which the content of Al is 10 ppm or less, which is extremely reduced. As described above, by forming the electrodes and contact portions of the semiconductor element, and further the barrier layer and the like using the high-purity metal material having a reduced Al content, it becomes possible to prevent junction leakage and functional deterioration. . Therefore, a highly reliable semiconductor element or semiconductor package can be obtained.

【００１４】[0014]

【発明の実施の形態】以下、本発明を実施するための形
態について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Modes for carrying out the present invention will be described below.

【００１５】本発明の高純度金属材、すなわち高純度Ｔ
ｉ材、高純度Ｚｒ材、あるいは高純度Ｈｆ材は、Ａｌの
含有量が10ppm 以下であることを基本とするものである
が、他の不純物についても同様に低減されたものであ
る。例えば、酸素含有量は 250ppm 以下、Ｆｅ、Ｎｉお
よびＣｒの各元素の含有量は10ppm 以下、ＮａおよびＫ
の各元素の含有量は 0.1ppm 以下である。また、Ｕおよ
びＴｈの含有量はいずれも0.001ppm以下とするのが好ま
しい。The high-purity metal material of the present invention, that is, high-purity T
The i material, the high-purity Zr material, or the high-purity Hf material is based on the fact that the Al content is 10 ppm or less, but other impurities are similarly reduced. For example, the oxygen content is 250ppm or less, the content of each element of Fe, Ni and Cr is 10ppm or less, Na and K
The content of each element is 0.1 ppm or less. Further, it is preferable that the contents of U and Th are both 0.001 ppm or less.

【００１６】ここで、Ａｌの含有量を上記範囲に規定し
たのは、半導体素子の電極、コンタクト部、バリア層を
Ｔｉ、Ｚｒ、Ｈｆの化合物で形成する際、用いる高純度
金属材（例えばターゲット）中のＡｌ含有量が 10ppmを
超えると、リークによる素子不良の頻度が急激に増加す
るためである。このことは、本発明者らによって初めて
明らかにされたものである。Ａｌ含有量のより好ましい
範囲としては5ppm以下であり、さらに好ましくは1ppm以
下である。Here, the Al content is defined in the above range because a high-purity metal material (for example, a target) used when forming electrodes, contact portions, and barrier layers of a semiconductor element with a compound of Ti, Zr, and Hf. This is because if the Al content in () exceeds 10 ppm, the frequency of element failure due to leakage increases sharply. This was first revealed by the present inventors. A more preferable range of the Al content is 5 ppm or less, and further preferably 1 ppm or less.

【００１７】このような本発明の高純度金属材は、前述
した第１および第２の高純度金属材の製造方法のいずれ
かを適用することによって得ることができる。Such a high-purity metal material of the present invention can be obtained by applying any one of the above-described first and second high-purity metal material manufacturing methods.

【００１８】まず、第１の製造方法について詳細に述べ
る。第１の製造方法においては、まず粗金属材をヨウ化
物分解法によって精製する。ここで、ヨウ化物分解法に
ついてＴｉを例とし、図１を参照して説明する。図１
は、ヨウ化物分解法によるＴｉ材の精製装置の一例を示
す図である。原料の粗Ｔｉ材とヨウ素とを収容する反応
容器１は、恒温槽２内に設置されており、この反応容器
１内には接続子３ａ、３ｂを介して電源４に接続された
フィラメント５が配置されている。First, the first manufacturing method will be described in detail. In the first manufacturing method, the crude metal material is first purified by the iodide decomposition method. Here, the iodide decomposition method will be described with reference to FIG. 1 using Ti as an example. FIG.
FIG. 3 is a diagram showing an example of a Ti material refining apparatus by an iodide decomposition method. A reaction vessel 1 containing a raw material Ti material and iodine is installed in a constant temperature bath 2, and a filament 5 connected to a power source 4 through connectors 3a and 3b is installed in the reaction vessel 1. It is arranged.

【００１９】ヨウ化物分解法は化学輸送法の一種であ
り、下記の (1)式および (2)式の反応を利用してＴｉの
精製が行われる。The iodide decomposition method is a kind of chemical transport method, and Ti is purified by utilizing the reactions of the following formulas (1) and (2).

【００２０】Ｔｉ＋ 2Ｉ2 → ＴｉＩ4 …(1) (100℃〜 250℃あるいは 450℃〜 600℃） ＴｉＩ4 → Ｔｉ＋ 2Ｉ2 …(2) （1100℃〜1500℃） すなわち、反応容器１内に原料の粗Ｔｉ材とヨウ素とを
投入し、フィラメント５を通電加熱によって1100℃〜15
00℃の範囲の温度に加熱した状態で、反応容器１内を 1
00℃〜 250℃あるいは 450℃〜 600℃の温度に保持す
る。これにより、まず原料の粗Ｔｉ材とヨウ素とが上記
(1)式にしたがって反応し、ＴｉＩ4 が生成される。こ
のＴｉＩ4 は揮発性物質であるために、フィラメント５
に到達したところで、上記 (2)式にしたがって再びＴｉ
とヨウ素とに分解し、Ｔｉのみがフィラメント５に析出
する。原料中の不純物のうち、Ｔｉよりも反応性の低い
元素は大部分が原料中に残存する。また、ヨウ化物を形
成しやすい不純物でも、上記した反応容器内温度におい
て、その蒸気圧が低い元素はフィラメント中に混入しな
いし、仮に十分な蒸気圧を有するヨウ化物でも、反応容
器内の圧力や解離温度を調節することにより、フィラメ
ントへの混入を防止することができる。Ti + 2I 2 → TiI 4 (1) (100 ° C. to 250 ° C. or 450 ° C. to 600 ° C.) TiI 4 → Ti + 2I 2 (2) (1100 ° C. to 1500 ° C.) That is, in the reaction vessel 1. The raw Ti material and iodine are added, and the filament 5 is heated to 1100 ° C to 15 ° C by electric heating.
While heating to a temperature in the range of 00 ° C,
Hold at a temperature of 00 ℃ to 250 ℃ or 450 ℃ to 600 ℃. As a result, first, the raw Ti material and iodine are
It reacts according to the equation (1) to produce TiI 4 . Since this TiI 4 is a volatile substance, the filament 5
At the point where
And is decomposed into iodine, and only Ti is deposited on the filament 5. Most of the impurities in the raw material, which have a lower reactivity than Ti, remain in the raw material. Further, even with impurities that easily form iodide, elements having a low vapor pressure at the temperature in the reaction vessel described above do not mix in the filament, and even with iodide having a sufficient vapor pressure, pressure in the reaction vessel and By adjusting the dissociation temperature, it is possible to prevent the filament from being mixed.

【００２１】以上のように、ヨウ化物分解法は、反応容
器温度、容器内圧力、フィラメント温度等のパラメータ
を調節することにより、特定不純物の濃度を効果的に低
減できるという利点を有している。そして、Ａｌについ
ては、上記 (1)式の反応容器内の温度範囲において、ヨ
ウ素との反応性がＴｉより十分に低いため、効率的にＴ
ｉ中より除去することができる。このように、Ｔｉヨウ
化物の生成、解離反応のプロセスによってＴｉの精製が
行われ、Ａｌ量を大幅に低減したＴｉ材が得られる。な
お、この場合、原料にはなるべくＡｌ成分が少ないもの
を選ぶこと、および反応容器にもＡｌ含有量の少ない材
料を選ぶことが重要である。ＺｒおよびＨｆについても
同様である。As described above, the iodide decomposition method has an advantage that the concentration of the specific impurity can be effectively reduced by adjusting the parameters such as the reaction vessel temperature, the vessel internal pressure, and the filament temperature. . Regarding Al, the reactivity with iodine is sufficiently lower than that of Ti in the temperature range of the reaction vessel of the above formula (1), so that T
It can be removed from i. In this way, Ti is refined by the process of generation of Ti iodide and dissociation reaction, and a Ti material in which the amount of Al is greatly reduced can be obtained. In this case, it is important to select a raw material containing as little Al component as possible and a material with a small Al content for the reaction vessel. The same applies to Zr and Hf.

【００２２】上記ヨウ化物分解法で原料として使用する
粗Ｔｉ材としては、クロール法、ハンター法、溶融塩電
解法等の各種製造方法によって得られたＴｉ材を適用す
ることが可能であるが、溶融塩電解法によって得たＴｉ
材を用いることが好ましい。これは、ヨウ化物分解法に
より精製したＴｉの純度は原料の純度をある程度反映す
るため、より純度の高いＴｉ材が得られる溶融塩電解法
を利用することによって、さらに高純度化が達成される
ためである。As the crude Ti material used as a raw material in the above iodide decomposition method, Ti materials obtained by various manufacturing methods such as Kroll method, Hunter method and molten salt electrolysis method can be applied. Ti obtained by molten salt electrolysis
It is preferable to use a material. This is because the purity of Ti refined by the iodide decomposition method reflects the purity of the raw material to some extent, and therefore a higher purity can be achieved by using the molten salt electrolysis method that can obtain a Ti material with higher purity. This is because.

【００２３】第１の製造方法においては、上記ヨウ化物
分解法によって粗金属材の精製を行った後、例えば 5×
10-5mbar以下というような高真空下で電子ビーム溶解
（以下、ＥＢ溶解と記す）することにより、最終的にＡ
ｌやＮａ、Ｋが除去され、高純度金属材が得られる。Ｅ
Ｂ溶解は、蒸気圧の差を利用して不純物を分離する方法
であり、特に蒸気圧の高いＡｌ、Ｎａ、Ｋ等の精製効果
が高い。In the first manufacturing method, after refining the crude metal material by the above-described iodide decomposition method, for example, 5 ×
By electron beam melting (hereinafter referred to as EB melting) under a high vacuum of 10 -5 mbar or less, finally A
l, Na, and K are removed, and a high-purity metal material is obtained. E
The B dissolution is a method of separating impurities by utilizing the difference in vapor pressure, and has a particularly high purification effect on Al, Na, K and the like having high vapor pressure.

【００２４】ＥＢ溶解炉においては、炉内を 5×10-5mb
ar以下、好ましくは 2×10-5mbar以下の真空度に保持
し、かつフレオンバッフルで拡散ポンプオイルの炉内へ
の混入を防止しつつ、各金属材のＥＢ溶解を行うことが
好ましい。また、ＥＢ溶解時における操作条件は格別限
定されるものではないが、Ｎａ、Ｋの精製効果や酸素の
汚染吸収を考慮して、溶解速度を選定することが求めら
れる。例えば1.75kg／時間〜 2.3kg／時間程度が好まし
い条件である。なお、ＥＢ溶解時の電極はそれぞれの金
属材が析出したフィラメントを直接使用する。In the EB melting furnace, the inside of the furnace is 5 × 10 -5 mb
It is preferable to perform EB melting of each metal material while maintaining a vacuum degree of ar or less, preferably 2 × 10 −5 mbar or less, and preventing the diffusion pump oil from mixing into the furnace with a freon baffle. The operating conditions during EB dissolution are not particularly limited, but it is required to select the dissolution rate in consideration of the purification effect of Na and K and the absorption of oxygen contamination. For example, about 1.75 kg / hour to 2.3 kg / hour is a preferable condition. In addition, as the electrodes during EB melting, the filaments on which the respective metal materials are deposited are directly used.

【００２５】このようにヨウ化物分解法で精製されたＴ
ｉ、Ｚｒ、Ｈｆ等の金属材は、ＥＢ溶解によりさらに精
製される。また、溶解は高真空下で行われるため、酸素
や窒素による汚染も少なく、高純度の金属材が得られ
る。T thus purified by the iodide decomposition method
Metal materials such as i, Zr, and Hf are further purified by EB melting. Further, since the melting is performed in a high vacuum, contamination with oxygen and nitrogen is small, and a high-purity metal material can be obtained.

【００２６】次に、第２の高純度金属材の製造方法につ
いて述べる。Next, a method of manufacturing the second high-purity metal material will be described.

【００２７】この第２の製造方法においては、まず溶融
塩電解法によって粗金属粒を作製する。原料の金属材料
としては、例えばスポンジＴｉ等を用いる。また、電解
浴としてはＫＣｌ−ＮａＣｌ等が好ましい。電解温度は
730℃〜 755℃、電圧は6.0V〜 8.0V 程度が好適であ
る。ここで、溶融塩電解法によって得られる粗Ｔｉ粒等
の粗金属材は、表面近傍にＡｌを含む金属元素や酸素等
の不純物が集中して存在するため、この表面汚染層を選
択的に除去する。In the second manufacturing method, first, coarse metal particles are prepared by a molten salt electrolysis method. As the raw metal material, for example, sponge Ti or the like is used. Further, as the electrolytic bath, KCl-NaCl or the like is preferable. Electrolysis temperature is
It is preferable that the temperature is 730 ° C to 755 ° C and the voltage is about 6.0V to 8.0V. Here, in a crude metal material such as coarse Ti particles obtained by the molten salt electrolysis method, metal elements including Al and impurities such as oxygen are concentrated in the vicinity of the surface, so that the surface contamination layer is selectively removed. To do.

【００２８】この表面汚染層の除去方法としては、(a)
酸やアルカリ等による表面処理法、(b) 表面層だけ
ヨウ素、フッ素、塩素、臭素等のハロゲンと反応させて
揮発分離する方法、等が例示される。As a method of removing the surface contamination layer, (a)
Examples thereof include a surface treatment method using an acid or an alkali, and (b) a method in which only the surface layer is reacted with a halogen such as iodine, fluorine, chlorine or bromine to volatilize and separate.

【００２９】上記 (a)の方法は、表面層の再汚染（特に
酸素）を防止する上で、アルゴンガス雰囲気のような不
活性雰囲気中で処理した後、純水で洗浄、乾燥すること
により行うことが好ましい。使用する処理液としては、
フッ酸、硝酸、塩酸、あるいはこれらの混酸等の酸液
や、水酸化ナトリウム溶液のようなアルカリ溶液が用い
られる。また、溶融塩電解法によれば、重金属類の除去
を比較的容易に行うことが可能であるため、表面近傍に
存在するＡｌのみを選択的に除去するようにしてもよ
い。この場合には、塩酸や水酸化ナトリウム溶液が効果
的である。In the method (a) above, in order to prevent recontamination (especially oxygen) of the surface layer, after treatment in an inert atmosphere such as an argon gas atmosphere, washing with pure water and drying are carried out. It is preferable to carry out. The processing liquid used is
An acid solution such as hydrofluoric acid, nitric acid, hydrochloric acid or a mixed acid thereof, or an alkaline solution such as a sodium hydroxide solution is used. Further, according to the molten salt electrolysis method, since it is possible to remove heavy metals relatively easily, only Al existing near the surface may be selectively removed. In this case, hydrochloric acid or sodium hydroxide solution is effective.

【００３０】また、上記 (b)の方法は、例えば図１に示
したヨウ化物分解法による精製装置内に溶融塩電解法に
よって得られた粗金属材を収容し、ハロゲンをガス状態
で導入した後、反応容器内の温度を上げて一定時間保持
することにより、粗金属材の表面とハロゲンとを反応さ
せ、この生成物を吸引除去することによって実施され
る。反応容器温度が充分に高い場合、ほとんどの金属不
純物のハロゲン化物は蒸気圧が高いことから、容易に反
応容器外に運び出される。このような操作を繰り返し行
うことによって、粗金属材表面の汚染層は徐々に取り除
かれる。In the method (b), for example, the crude metal material obtained by the molten salt electrolysis method is housed in the refining apparatus by the iodide decomposition method shown in FIG. 1, and the halogen is introduced in a gas state. After that, the temperature in the reaction container is raised and maintained for a certain period of time to cause the surface of the crude metal material to react with the halogen, and this product is sucked and removed. When the temperature of the reaction vessel is sufficiently high, most of the halides of metal impurities have a high vapor pressure and are easily carried out of the reaction vessel. By repeating such an operation, the contaminated layer on the surface of the crude metal material is gradually removed.

【００３１】これらの方法によって除去する表面汚染層
は、表面から 5μm 以上とすることが好ましく、さらに
好ましくは10μm 以上である。また、比較的粒径の大き
いＴｉ粒等を選択して用いることにより、比表面積が小
さくなることから、Ａｌを含む不純物量を相対的に減少
させることができる。これにより、表面汚染層の除去が
より効果的に行える。また、表面汚染層の除去処理後に
篩分けを実施し、比較的粒径の大きいＴｉ粒を選択的に
使用しても、同様な効果が得られる。The surface contamination layer removed by these methods is preferably 5 μm or more from the surface, and more preferably 10 μm or more. Further, by selecting and using Ti particles having a relatively large particle diameter, the specific surface area becomes small, so that the amount of impurities containing Al can be relatively reduced. Thereby, the surface contamination layer can be removed more effectively. Also, the same effect can be obtained by performing sieving after the removal treatment of the surface contamination layer and selectively using Ti particles having a relatively large particle size.

【００３２】このようにして表面汚染層の除去処理後
に、前記した第１の製造方法と同様に、高真空下でＥＢ
溶解し、最終的に内部のＡｌやＮａ、Ｋ等の除去を行
い、高純度金属材を得る。ここで、通常ＥＢ溶解を行う
際には、得られたＴｉ粒等をプレス成形によって圧縮し
て固形化し、これを電極としてＥＢ溶解することが考え
られる。しかし、その場合は工具、成形時の変形による
再汚染の発生が考えられるため、本発明においては、こ
の再汚染を防止するために、Ｔｉ粒等をそのまま真空中
で、バイブレーター式グラニュー投入した後、ＥＢ溶解
を実施することが好ましい。After the removal of the surface contamination layer in this manner, the EB is formed under high vacuum in the same manner as in the first manufacturing method described above.
After melting, and finally removing Al, Na, K, etc. inside, a high-purity metal material is obtained. Here, when performing EB melting, it is considered that the obtained Ti particles and the like are compressed and solidified by press molding, and this is used as an electrode for EB melting. However, in that case, since recontamination may occur due to deformation of the tool and molding, in the present invention, in order to prevent this recontamination, after Ti particles and the like are directly put in a vacuum and a vibrator type granule is charged. , EB lysis is preferably carried out.

【００３３】また、上記した溶融塩電解により得た金属
材の表面汚染層の除去処理は、上記第１の製造方法にお
いて溶融塩電解によるＴｉ材を原料Ｔｉ材として用いる
際にも有効な処理である。つまり、表面汚染層の除去処
理を施した溶融塩電解によるＴｉ材をヨウ化物分解法に
よって精製する。次に、この精製されたＴｉ材をＥＢ溶
解する。これにより、ヨウ化物分解法による精製効率を
よりいっそう高めることが可能となる。なお、ヨウ化物
分解法の前処理としては、同一装置内で実施することが
可能であることから、上記 (b)の方法を採用することが
好ましい。The removal treatment of the surface contamination layer of the metal material obtained by the molten salt electrolysis described above is also an effective treatment when the Ti material produced by the molten salt electrolysis is used as the raw material Ti material in the first manufacturing method. is there. That is, the Ti material by the molten salt electrolysis that has been subjected to the surface contamination layer removal treatment is purified by the iodide decomposition method. Next, the purified Ti material is EB melted. This makes it possible to further improve the purification efficiency by the iodide decomposition method. The pretreatment of the iodide decomposition method can be carried out in the same apparatus, and therefore the method (b) is preferably adopted.

【００３４】このような第１の製造方法や第２の製造方
法により得られる金属材は、Ａｌ含有量が10ppm 以下を
満足すると共に、他の不純物についても同様に低減さ
れ、高純度を満足するものとなる。他の不純物は、例え
ば酸素含有量が250ppm以下（さらに好ましくは200ppm以
下）、Ｆｅ、Ｎｉ、Ｃｒの各元素の含有量がそれぞれ10
ppm 以下（さらに好ましくは5ppm以下）、Ｎａ、Ｋの各
元素の含有量がそれぞれ0.1ppm以下（さらに好ましくは
0.05ppm以下）となる。The metal material obtained by the first manufacturing method or the second manufacturing method as described above has an Al content of 10 ppm or less, and other impurities are similarly reduced, and high purity is satisfied. Will be things. Other impurities include, for example, an oxygen content of 250 ppm or less (more preferably 200 ppm or less), and the content of each element of Fe, Ni, Cr is 10 or less.
ppm or less (more preferably 5 ppm or less), and the content of each element of Na and K is 0.1 ppm or less (more preferably
0.05ppm or less).

【００３５】また、本発明の高純度金属材からスパッタ
ターゲットを作製する際には、まず上記製造方法によっ
て得た高純度Ｔｉ材、高純度Ｚｒ材、あるいは高純度Ｈ
ｆ材を、それらの再汚染を防止しつつ、任意の形状に冷
間鍛造する。上記鍛造工程は、ガス吸収性の高い例えば
Ｔｉ材の性質を考慮し、吸収ガスによる再汚染を防止す
る上で、冷間（室温近傍）で行うことが好ましい。この
ように、冷間での加工が可能となるのは、高純度を満足
することによって、加工性が向上するためである。この
後、機械加工によって所定のターゲット形状とすること
によって、スパッタターゲットが得られる。When producing a sputter target from the high-purity metal material of the present invention, first, the high-purity Ti material, the high-purity Zr material, or the high-purity H material obtained by the above-described manufacturing method is used.
The f material is cold forged into an arbitrary shape while preventing their recontamination. It is preferable that the forging step is performed cold (near room temperature) in order to prevent recontamination due to absorbed gas in consideration of the property of a Ti material having a high gas absorption property. Thus, the cold working is possible because the workability is improved by satisfying the high purity. After that, a sputter target is obtained by forming a predetermined target shape by machining.

【００３６】[0036]

【実施例】次に、本発明の高純度金属材の具体的な製造
例およびその評価結果について説明する。まず、第１の
高純度金属材の製造方法を適用した各例について述べ
る。 実施例１ 原料となる粗Ｔｉ材として、クロール法により製造した
スポンジＴｉを用意した。次いで、このスポンジＴｉを
図１に示したヨウ化物分解法を適用した精製装置の反応
容器１内に投入し、ヨウ素を 0.2g/ｌの割合で収容し
た。そして、フィラメント５の温度を1400℃に、また反
応容器１の温度を 600℃に設定し、上記スポンジＴｉを
ヨウ化物分解法によって精製した。精製開始時のフィラ
メント５の径は 2mmであり、これが約30mmとなるまでＴ
ｉを析出させた。EXAMPLES Next, specific production examples of the high-purity metal material of the present invention and evaluation results thereof will be described. First, each example to which the first method for producing a high-purity metal material is applied will be described. Example 1 Sponge Ti manufactured by the Kroll method was prepared as a raw material Ti material. Next, this sponge Ti was put into the reaction vessel 1 of the refining apparatus to which the iodide decomposition method shown in FIG. 1 was applied, and iodine was contained at a rate of 0.2 g / l. Then, the temperature of the filament 5 was set to 1400 ° C., the temperature of the reaction vessel 1 was set to 600 ° C., and the sponge Ti was purified by the iodide decomposition method. The diameter of the filament 5 at the start of refining is 2 mm, and until the diameter becomes about 30 mm, T
i was deposited.

【００３７】次に、上記Ｔｉを析出させたフィラメント
をＥＢ溶解用原料として用い、炉内を 1×10-5mbarの高
真空にし、フレオンバッフルで拡散ポンプオイルの混入
を防ぎ、20kV、フィラメント電流1.5A〜2.0A、ＥＢ出力
30kW〜40kW、溶解速度 4kg／時間の条件でＥＢ溶解を行
って、直径 135mmのＴｉインゴットを得た。Next, the above Ti-deposited filament was used as a raw material for EB melting, the inside of the furnace was set to a high vacuum of 1 × 10 -5 mbar, and a freon baffle was used to prevent the diffusion pump oil from being mixed in. 1.5A-2.0A, EB output
EB melting was performed under the conditions of 30 kW to 40 kW and a dissolution rate of 4 kg / hour to obtain a Ti ingot having a diameter of 135 mm.

【００３８】また、上記Ｔｉインゴットを冷間（室温付
近）で鍛造し、機械研削によって所定形状に加工してス
パッタターゲットを作製した。このようにして得たＴｉ
ターゲットの各不純物量を測定した。その結果を表１に
示す。Further, the above Ti ingot was forged in the cold (around room temperature) and processed into a predetermined shape by mechanical grinding to prepare a sputter target. Ti thus obtained
The amount of each impurity in the target was measured. The results are shown in Table 1.

【００３９】実施例２ 上記実施例１における粗Ｔｉ材を、溶融塩電解法によっ
て得た針状Ｔｉに代える以外は、上記実施例１と同一条
件でヨウ化物分解およびＥＢ溶解を行い、Ｔｉインゴッ
トを作製し、さらにＴｉターゲットを作製した。このよ
うにして得たＴｉターゲットの分析結果を表１に併せて
示す。Example 2 A Ti ingot was decomposed by iodide and EB under the same conditions as in Example 1 except that the crude Ti material in Example 1 was replaced with needle-like Ti obtained by a molten salt electrolysis method. Was prepared, and a Ti target was further prepared. The analysis results of the Ti target thus obtained are also shown in Table 1.

【００４０】実施例３ まず、上記実施例２で粗Ｔｉ材として用いた溶融塩電解
法による針状Ｔｉを、フッ酸、硝酸、塩酸および水を2:
1:1:196 の比率で混合した混酸に10分間浸漬し、表面汚
染層の除去処理を行った。この後、流水で充分に洗浄し
て原料Ｔｉ材とした。なお、酸処理による表面汚染層の
除去量は表面から約15μm とした。Example 3 First, needle-like Ti obtained by the molten salt electrolysis method used as the crude Ti material in Example 2 was treated with hydrofluoric acid, nitric acid, hydrochloric acid, and water in an amount of 2:
The surface contaminated layer was removed by immersing it in mixed acid mixed at a ratio of 1: 1: 196 for 10 minutes. Then, it was sufficiently washed with running water to obtain a raw material Ti material. The amount of the surface contamination layer removed by the acid treatment was set to about 15 μm from the surface.

【００４１】次に、上記酸処理を施したＴｉ材を用い
て、実施例１と同一条件でヨウ化物分解およびＥＢ溶解
を行ってＴｉインゴットを作製し、さらにＴｉターゲッ
トを作製した。このようにして得たＴｉターゲットの分
析結果を表１に併せて示す。Next, using the above-mentioned acid-treated Ti material, iodide decomposition and EB dissolution were carried out under the same conditions as in Example 1 to prepare a Ti ingot, and further a Ti target was prepared. The analysis results of the Ti target thus obtained are also shown in Table 1.

【００４２】実施例４ まず、図１に示したヨウ化物分解法を適用した精製装置
の反応容器１内に、上記実施例２で粗Ｔｉ材として用い
た溶融塩電解法による針状Ｔｉを投入し、真空排気した
後にヨウ素をガス状態で導入し、 600℃で10分間保持し
て針状Ｔｉ表面とヨウ素とを反応させた。この後、真空
排気を行って反応生成物を除去した。以上の操作を 3回
繰り返し行って表面汚染層を除去した。なお、ヨウ素に
よる表面汚染層の除去量は表面から約15μm とした。ま
た、使用した精製装置は、図示を省略したヨウ化物トラ
ップ機構を介して反応容器１に接続された排気系を有す
るものである。Example 4 First, needle-like Ti produced by the molten salt electrolysis method used as the crude Ti material in Example 2 was charged into the reaction vessel 1 of the refining apparatus to which the iodide decomposition method shown in FIG. 1 was applied. Then, after vacuum evacuation, iodine was introduced in a gas state and kept at 600 ° C. for 10 minutes to react the needle-shaped Ti surface with iodine. After that, evacuation was performed to remove the reaction product. The above operation was repeated 3 times to remove the surface contamination layer. The amount of the surface contamination layer removed by iodine was set to about 15 μm from the surface. The refining device used has an exhaust system connected to the reaction vessel 1 via an iodide trap mechanism (not shown).

【００４３】次に、上記表面汚染層の除去処理に引き続
いてフィラメント５に通電し、実施例１と同一条件でヨ
ウ化物分解を行い、さらにＥＢ溶解を行ってＴｉインゴ
ットを作製した。この後、Ｔｉターゲットを作製した。
このようにして得たＴｉターゲットの分析結果を表１に
併せて示す。なお、表１に示す比較例１、２は、それぞ
れ上記実施例１、２で用いた粗Ｔｉ材の分析結果であ
る。Next, following the removal treatment of the surface contamination layer, the filament 5 was energized, iodide was decomposed under the same conditions as in Example 1, and further EB was dissolved to produce a Ti ingot. Then, a Ti target was produced.
The analysis results of the Ti target thus obtained are also shown in Table 1. In addition, Comparative Examples 1 and 2 shown in Table 1 are analysis results of the crude Ti materials used in Examples 1 and 2, respectively.

【００４４】[0044]

【表１】 表１の結果から明らかなように、上記各実施例によるＴ
ｉ材は、半導体素子の電極、コンタクト部、バリヤ層等
の特性に悪影響を及ぼすＡｌの含有量が少なく、また他
の不純物も低減された高純度を満足するものであること
が分る。[Table 1] As is clear from the results of Table 1, T according to each of the above examples
It can be seen that the material i satisfies the high purity in which the content of Al, which adversely affects the characteristics of the electrodes, contact portions, barrier layers, etc. of the semiconductor element, is small, and other impurities are also reduced.

【００４５】次に、上記した実施例および比較例に基づ
くＴｉターゲット、および同様にして製造したＺｒター
ゲット、Ｈｆターゲットをそれぞれ用いて、金属シリサ
イド膜からなる配線網を半導体基板上に形成することに
よって、半導体素子を作製し、その特性を評価した。具
体的な製造方法と評価方法、およびその結果について以
下に述べる。Next, a wiring network made of a metal silicide film is formed on the semiconductor substrate by using the Ti target based on the above-mentioned Examples and Comparative Examples, and the Zr target and the Hf target manufactured in the same manner, respectively. A semiconductor element was manufactured and its characteristics were evaluated. The specific manufacturing method and evaluation method, and the result thereof will be described below.

【００４６】まず、各金属ターゲット中のＡｌの影響を
評価した結果について説明する。図２に示すように、n-
Ｓｉ基板１１に設けられた多結晶Ｓｉ層１２上に、上記
各実施例と同様にして作製した、Ａｌ含有量が異なる各
3種類のＴｉターゲット、ＺｒターゲットおよびＨｆタ
ーゲットをそれぞれ用いて、膜厚60nmのＴｉ膜、Ｚｒ
膜、Ｈｆ膜をスパッタ法によって各々成膜した。次い
で、所望の回路パターンに応じて不要部分をエッチング
処理によって除去した後、残存する部分に 2段アニール
処理を施すことによってシリサイド化し、多結晶Ｓｉ層
１２上に金属シリサイド膜（ＴｉＳｉ2 膜、ＺｒＳｉ2
膜、ＨｆＳｉ2 膜）１３を形成すると同時に、ソース領
域１４およびドレイン領域１５をシリサイド化し、それ
ぞれダイオードを作製した。なお、図中１６はＳｉＯ2
膜である。用いた金属ターゲット中のＡｌ濃度は、Ｔｉ
ターゲットについては54ppm 、 3ppm 、1ppm以下、Ｚｒ
ターゲットについては68ppm 、 3ppm 、1ppm以下、Ｈｆ
ターゲットについては70ppm 、 2ppm 、1ppm以下であ
る。また、他の不純物量は同等とした。このようにして
得た各ダイオードに逆バイアス電圧を印加しリーク電流
を測定した。その結果を図３、図４および図５にそれぞ
れ示す。First, the result of evaluating the influence of Al in each metal target will be described. As shown in FIG. 2, n-
On the polycrystalline Si layer 12 provided on the Si substrate 11, different Al contents were produced in the same manner as in each of the above-described examples.
A Ti film with a thickness of 60 nm and a Zr target using three types of Ti target, Zr target, and Hf target, respectively.
The film and the Hf film were formed by the sputtering method. Then, after removing an unnecessary portion by etching according to a desired circuit pattern, the remaining portion is subjected to a two-step annealing treatment to be silicidized, and a metal silicide film (TiSi 2 film, ZrSi film) is formed on the polycrystalline Si layer 12. 2
The source region 14 and the drain region 15 were silicidized at the same time when the film, HfSi 2 film 13 was formed, and diodes were produced. In the figure, 16 is SiO 2
It is a membrane. The Al concentration in the metal target used was Ti
For targets 54ppm, 3ppm, 1ppm or less, Zr
For target, 68ppm, 3ppm, 1ppm or less, Hf
The targets are 70ppm, 2ppm, and 1ppm or less. Further, the amounts of other impurities were made equal. A reverse bias voltage was applied to each diode thus obtained, and the leak current was measured. The results are shown in FIGS. 3, 4 and 5, respectively.

【００４７】図３、図４および図５から明らかなよう
に、ターゲット中のＡｌ濃度が増加することによって、
リーク電流も増加することが分る。なお、同様の測定を
各ターゲットを用いて作製した10個のダイオードについ
て行ったところ、それぞれ同じ傾向を示した。すなわ
ち、上記実施例で得られた低Ａｌ含有量の金属材を用い
てスパッタターゲットを作製し、その金属ターゲットを
用いて目的とする薄膜を形成することによって、高集積
化された半導体素子の電極やコンタクト部等を高信頼性
のもとで形成することが可能となる。As is clear from FIGS. 3, 4 and 5, the increase in the Al concentration in the target causes
It can be seen that the leak current also increases. In addition, when the same measurement was performed for 10 diodes manufactured using each target, the same tendency was shown. That is, a sputtering target is prepared using the metal material having a low Al content obtained in the above example, and a target thin film is formed using the metal target, whereby electrodes of a highly integrated semiconductor device are formed. It becomes possible to form the contact part, the contact part and the like with high reliability.

【００４８】次に、Ｔｉターゲットの酸素含有量と、そ
れを用いて形成したＴｉＳｉ2 膜の比抵抗との関係につ
いて説明する。まず、上記実施例と同様にして作製した
酸素含有量が異なる 6種類のＴｉターゲット（各酸素含
有量：80ppm 、120ppm、 200ppm 、300ppm、550ppm、70
0ppm）をそれぞれ用い、成膜装置内を 1×10-5Torrに排
気した後にＡｒガスを 5×10-3Torrまで導入し、ＤＣマ
グネトロンスパッタリングによって多結晶Ｓｉ基板上
に、成膜速度 2.0μm ／時間で膜厚 0.2μm のＴｉ膜を
それぞれ成膜した。これらＴｉ膜の比抵抗を測定した後
に、それぞれに700℃で30秒間ランプアニールを施し、
ＴｉとＳｉとを反応させてＴｉＳｉ2 膜をそれぞれ形成
した。これらＴｉＳｉ2 膜についても同様に比抵抗を測
定した。なお、比抵抗は膜抵抗に膜厚を乗じたものであ
り、膜抵抗を直流 4探針法（ナプソン (株) 製、RESIST
EST-8A）によって測定し求めた。Ｔｉターゲット中の酸
素量とＴｉ膜の比抵抗との関係を表２に示す。また、Ｔ
ｉ膜の比抵抗とＴｉＳｉ2膜の比抵抗との関係を図６に
示す。Next, the relationship between the oxygen content of the Ti target and the specific resistance of the TiSi 2 film formed by using it will be described. First, 6 kinds of Ti targets prepared in the same manner as in the above-mentioned examples and having different oxygen contents (each oxygen content: 80 ppm, 120 ppm, 200 ppm, 300 ppm, 550 ppm, 70
0ppm), and after evacuating the film forming equipment to 1 × 10 -5 Torr, introducing Ar gas up to 5 × 10 -3 Torr, and forming a film with a deposition rate of 2.0 μm on a polycrystalline Si substrate by DC magnetron sputtering. A Ti film having a thickness of 0.2 μm was formed for each hour. After measuring the specific resistance of these Ti films, each was subjected to lamp annealing at 700 ° C. for 30 seconds,
Ti and Si were reacted with each other to form TiSi 2 films. The specific resistance of these TiSi 2 films was similarly measured. The specific resistance is obtained by multiplying the film resistance by the film thickness. The film resistance is calculated by the direct current 4-probe method (manufactured by Napson Corporation, RESIST
EST-8A). Table 2 shows the relationship between the amount of oxygen in the Ti target and the specific resistance of the Ti film. Also, T
FIG. 6 shows the relationship between the specific resistance of the i film and the specific resistance of the TiSi 2 film.

【００４９】[0049]

【表２】 表２および図６の結果から明らかなように、Ｔｉターゲ
ット中の酸素量を減らすことによって、Ｔｉ膜の比抵抗
を低くすることができる。また、Ｔｉ膜の比抵抗を低く
することによって、ＴｉＳｉ2 膜の比抵抗を低くするこ
とができることが分る。特に、酸素含有量が250ppm以下
のＴｉターゲットを使用することによって、比抵抗15μ
Ω・cm以下という低抵抗のＴｉＳｉ2 膜が得られる。そ
して、ＴｉＳｉ2 膜を低抵抗化することは、半導体素子
における信号の遅延を防止することを意味し、より信頼
性の高い半導体素子を得ることが可能となる。[Table 2] As is clear from the results of Table 2 and FIG. 6, the specific resistance of the Ti film can be lowered by reducing the amount of oxygen in the Ti target. Further, it can be seen that the resistivity of the TiSi 2 film can be lowered by lowering the resistivity of the Ti film. In particular, by using a Ti target with an oxygen content of 250ppm or less, the specific resistance of 15μ
A TiSi 2 film having a low resistance of Ω · cm or less can be obtained. Then, lowering the resistance of the TiSi 2 film means preventing signal delay in the semiconductor element, and it becomes possible to obtain a semiconductor element with higher reliability.

【００５０】次に、第２の高純度金属材の製造方法を適
用した各例について説明する。Next, each example to which the second method for producing a high-purity metal material is applied will be described.

【００５１】実施例５ まず、ＫＣｌ−ＮａＣｌ電解浴（ＫＣｌ：16重量％、Ｎ
ａＣｌ：84重量％）中にスポンジＴｉからなる電極を投
入し、電解温度 755℃、電流 200A 、電圧80Vで溶融塩
電解し、粒状の針状粗Ｔｉ材を作製した。次に、上記針
状粗Ｔｉ材に対して塩酸水溶液（50％）による表面層の
除去処理を施した。この酸処理は、アルゴン雰囲気中に
おいて上記塩酸水溶液中に時間を変化させて浸漬し、そ
の後純水により洗浄し、乾燥させることによって行っ
た。このようにして、酸処理による表面層の除去量が異
なる数種のＴｉ材を作製した。ここで、上記酸処理前の
針状粗Ｔｉ材のＡｌ含有量を、表面からの深さとの関係
として求めた。その結果を図７に示す。同図から明らか
なように、表面から10μm 程度の表層部を除去すること
によって、著しく不純物量が減少することが分る。Example 5 First, a KCl-NaCl electrolytic bath (KCl: 16% by weight, N
An electrode made of sponge Ti was placed in (aCl: 84% by weight), and molten salt electrolysis was performed at an electrolysis temperature of 755 ° C., a current of 200 A and a voltage of 80 V to produce granular needle-shaped coarse Ti material. Next, the acicular rough Ti material was subjected to a surface layer removal treatment with a hydrochloric acid aqueous solution (50%). This acid treatment was carried out by immersing the solution in the hydrochloric acid aqueous solution in an argon atmosphere for various times, followed by washing with pure water and drying. In this way, several kinds of Ti materials having different removal amounts of the surface layer by the acid treatment were produced. Here, the Al content of the acicular rough Ti material before the acid treatment was determined as a relationship with the depth from the surface. FIG. 7 shows the result. As is clear from the figure, the removal of the surface layer of about 10 μm from the surface significantly reduces the amount of impurities.

【００５２】次に、上記酸処理時間を変化させた粗Ｔｉ
粒をそれぞれＥＢ溶解用原料として用い、グラニュー投
入機に挿入し、真空中で汚染を防止しながらＥＢ溶解炉
に投入した。炉内を 1×10-5mbarの高真空にし、フレオ
ンバッフルで拡散ポンプオイルの混入を防ぎ、20kV、フ
ィラメント電流1.3A〜1.5A、ＥＢ出力26kW〜30kW、溶解
速度4kg/時間の条件でＥＢ溶解を行って、直径 135mmの
インゴットをそれぞれ作製した。Next, the crude Ti obtained by changing the acid treatment time was used.
Each of the particles was used as a raw material for EB melting, inserted into a granulating machine, and charged into an EB melting furnace while preventing contamination in vacuum. The inside of the furnace is set to a high vacuum of 1 × 10 -5 mbar, and the freon baffle is used to prevent the mixing of diffusion pump oil, 20 kV, filament current 1.3 A to 1.5 A, EB output 26 kW to 30 kW, and melting speed 4 kg / hour. Melting was performed to prepare ingots each having a diameter of 135 mm.

【００５３】このようにして得た各Ｔｉ材の不純物量を
測定した。Ａｌ含有量と酸処理による除去量との関係を
表３に示す。なお、他の不純物量はいずれもＦｅ、Ｎ
ｉ、Ｃｒの各元素の含有量が1ppm以下、Ｎａ、Ｋの各元
素の含有量が0.01ppm 以下、酸素含有量が200 ppm 以下
であった。The amount of impurities in each Ti material thus obtained was measured. Table 3 shows the relationship between the Al content and the amount removed by the acid treatment. Note that the amounts of other impurities are all Fe, N.
The content of each element of i and Cr was 1 ppm or less, the content of each element of Na and K was 0.01 ppm or less, and the oxygen content was 200 ppm or less.

【００５４】[0054]

【表３】 表３の結果から明らかなように、この実施例によれば、
溶融塩電解法による粗Ｔｉ材の表面層を除去し、その後
ＥＢ溶解することで、半導体素子の電極、コンタクト
部、バリヤ層等の特性に悪影響を及ぼすＡｌの含有量が
少なく、また他の不純物も低減された高純度を満足する
Ｔｉ材が得られることが分る。[Table 3] As is clear from the results in Table 3, according to this example,
By removing the surface layer of the crude Ti material by the molten salt electrolysis method and then EB melting, the content of Al, which adversely affects the characteristics of the electrode, contact portion, barrier layer, etc. of the semiconductor element, is small, and other impurities are contained. It can be seen that a Ti material satisfying the reduced high purity can be obtained.

【００５５】なお、Ｚｒ材およびＨｆ材についても、上
記実施例５と同様にして高純度化を図ったところ、同様
な結果が得られた。When the Zr material and the Hf material were also highly purified in the same manner as in Example 5, similar results were obtained.

【００５６】次に、本発明の高純度金属材を用いて形成
した配線網を有する半導体パッケージについて説明す
る。Next, a semiconductor package having a wiring network formed by using the high-purity metal material of the present invention will be described.

【００５７】図７は、半導体パッケージの一例の概略構
成を示す図である。同図においては、２１は絶縁基板２
２上にはんだ層２３によって搭載された半導体チップで
ある。この半導体チップ２１は、Ａｕリード線２４によ
ってリードフレーム２５と電気的に接続されている。ま
た、半導体チップ２１は、Ａｕリード線２４やリードフ
レーム２５と共に、封止樹脂２６によってモールディン
グされている。FIG. 7 is a diagram showing a schematic structure of an example of a semiconductor package. In the figure, 21 is an insulating substrate 2.
2 is a semiconductor chip mounted on the surface 2 by a solder layer 23. The semiconductor chip 21 is electrically connected to the lead frame 25 by an Au lead wire 24. The semiconductor chip 21 is molded with the sealing resin 26 together with the Au lead wire 24 and the lead frame 25.

【００５８】上記半導体チップ２１は、配線網の一部の
形成材料として、本発明による高純度金属材を使用して
いる。この半導体チップ２１の詳細を、その製造方法と
共に、図９を参照して以下に説明する。The semiconductor chip 21 uses the high-purity metal material according to the present invention as a material for forming a part of the wiring network. The details of the semiconductor chip 21 will be described below with reference to FIG. 9 together with the manufacturing method thereof.

【００５９】まず、p-Ｓｉ基板３１に対して熱酸化を施
し、p-Ｓｉ基板３１の表面に熱酸化膜を形成する。次い
で、ソース、ゲート、ドレインの各領域を除いて、選択
的に酸化処理を行い、フィールド酸化膜３２を形成す
る。次に、ソース、ドレインの各領域上の熱酸化膜を、
レジスト膜の形成とエッチング処理（以下、ＰＥＰ処理
と称する）とによって除去する。このＰＥＰ処理によっ
て、ゲート酸化膜３３が形成される。次に、ソース、ド
レインの各領域を除いてレジスト膜を形成した後、p-Ｓ
ｉ基板３１内に不純物元素を注入し、ソース領域３４お
よびドレイン領域３５を形成する。また、ゲート酸化膜
３３上に、ＭｏやＷ等のシリサイド膜３６を形成する。
次に、p-Ｓｉ基板３１の全面に、リンシリケートガラス
等からなる絶縁層３７を形成した後、ＰＥＰ処理によっ
てソース領域３４およびドレイン領域３５上のリンシリ
ケートガラス層３７を除去する。First, the p-Si substrate 31 is thermally oxidized to form a thermal oxide film on the surface of the p-Si substrate 31. Next, the field oxide film 32 is formed by selectively oxidizing the source, gate, and drain regions except for the regions. Next, remove the thermal oxide film on the source and drain regions.
It is removed by forming a resist film and etching treatment (hereinafter referred to as PEP treatment). The gate oxide film 33 is formed by this PEP process. Next, after forming a resist film excluding the source and drain regions, p-S
An impurity element is implanted into the i substrate 31 to form a source region 34 and a drain region 35. Further, a silicide film 36 such as Mo or W is formed on the gate oxide film 33.
Next, after forming an insulating layer 37 made of phosphosilicate glass or the like on the entire surface of the p-Si substrate 31, the phosphosilicate glass layer 37 on the source region 34 and the drain region 35 is removed by PEP processing.

【００６０】次に、リンシリケートガラス層３７を除去
した、ソース領域３４およびドレイン領域３５上に、バ
リア層３８をそれぞれ形成する。これらバリア層３８
は、本発明による高純度金属材を形成材料として用い
て、成膜したものである。すなわち、前述した実施例で
使用したＴｉターゲット、Ｚｒターゲット、Ｈｆターゲ
ット等と同様なものを用いて、窒素雰囲気中にて反応性
スパッタを行う。これらによって、Ａｌ含有量が極めて
少ない、ＴｉＮ膜、ＺｒＮ膜、ＨｆＮ膜等が得られる。
これらをバリア層３８として使用する。Next, a barrier layer 38 is formed on each of the source region 34 and the drain region 35 from which the phosphosilicate glass layer 37 has been removed. These barrier layers 38
Is a film formed by using the high-purity metal material according to the present invention as a forming material. That is, reactive sputtering is performed in a nitrogen atmosphere by using the same Ti target, Zr target, Hf target and the like used in the above-described examples. With these, a TiN film, a ZrN film, a HfN film, etc. having an extremely low Al content can be obtained.
These are used as the barrier layer 38.

【００６１】この後、Ａｌ蒸着膜３９を全面に形成し、
ＰＥＰ処理を施すことによって、所望形状の配線層を形
成する。また、全面にＳｉ3 Ｎ4 等からなる絶縁保護膜
４０を形成した後、その一部にＰＥＰ処理によりＡｕリ
ード線（２４）のボンディング用の開口部を形成して、
半導体チップ（２１）が完成する。After that, an Al vapor deposition film 39 is formed on the entire surface,
A wiring layer having a desired shape is formed by performing PEP processing. Further, after forming the insulating protective film 40 made of Si 3 N 4 or the like on the entire surface, an opening for bonding the Au lead wire (24) is formed on a part of the insulating protective film 40 by PEP treatment.
The semiconductor chip (21) is completed.

【００６２】このように、本発明の高純度金属材からＴ
ｉＮ膜、ＺｒＮ膜、ＨｆＮ膜等を形成することにより、
配線密度が微細化された場合においても、健全なバリア
層３８を得ることができる。これは、バリア層３８内の
不純物濃度、すなわちＡｌ濃度をはじめとして、酸素濃
度、アルカリ濃度、重金属濃度を極めて低くすることが
できるためである。これにより、信頼性の高い半導体パ
ッケージを得ることが可能となる。Thus, from the high-purity metal material of the present invention, T
By forming an iN film, a ZrN film, a HfN film, etc.,
Even if the wiring density is reduced, a sound barrier layer 38 can be obtained. This is because the impurity concentration in the barrier layer 38, that is, the Al concentration, the oxygen concentration, the alkali concentration, and the heavy metal concentration can be made extremely low. This makes it possible to obtain a highly reliable semiconductor package.

【００６３】なお、上記実施例においては、本発明の高
純度金属材をバリア層の形成材料として用いた例につい
て説明したが、電極やコンタクト部の形成材料として用
いた場合についても、同様なことがいえる。また、上記
実施例では、ＤＩＰを例として説明したが、ＱＦＰやＰ
ＧＡ等においても同様な効果が得られる。In the above embodiments, the high-purity metal material of the present invention was used as the material for forming the barrier layer, but the same applies to the case where it is used as the material for forming the electrodes and contact portions. Can be said. Further, in the above embodiment, the DIP is described as an example, but QFP and PIP are used.
Similar effects can be obtained in GA and the like.

【００６４】[0064]

【発明の効果】以上説明したように、本発明によれば、
Ａｌ量を極めて減少させたＴｉ材、Ｚｒ材、Ｈｆ材等の
高純度金属材を簡易な方法で、再現性よく得ることが可
能となる。そして、このような金属材をスパッタ法にお
けるターゲット材として使用することにより、高集積化
された半導体素子の電極、コンタクト部、バリア層等と
して、低Ａｌ量の金属膜や金属化合物膜を再現性よく形
成することが可能となる。よって、半導体素子や半導体
パッケージの信頼性向上に大きく寄与する。As described above, according to the present invention,
It is possible to obtain a high-purity metal material such as a Ti material, a Zr material, and a Hf material, in which the amount of Al is extremely reduced, with good reproducibility by a simple method. Then, by using such a metal material as a target material in the sputtering method, a metal film or a metal compound film having a low Al content can be reproducibly used as an electrode, a contact portion, a barrier layer, etc. of a highly integrated semiconductor element. It becomes possible to form well. Therefore, it greatly contributes to the improvement of the reliability of the semiconductor element and the semiconductor package.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の高純度金属材の一製造方法としての
ヨウ化物分解法を適用した精製装置の一例を示す図であ
る。FIG. 1 is a diagram showing an example of a refining apparatus to which an iodide decomposition method is applied as one method for producing a high-purity metal material of the present invention.

【図２】 本発明の実施例で作製したダイオードの構成
を説明するための図である。FIG. 2 is a diagram for explaining a configuration of a diode manufactured in an example of the present invention.

【図３】 本発明の実施例で作製したＴｉターゲット中
のＡｌ量とそれを用いて形成したＴｉＳｉ2 膜を有する
ダイオードのリーク電流との関係を示すグラフである。FIG. 3 is a graph showing the relationship between the amount of Al in the Ti target produced in the example of the present invention and the leakage current of a diode having a TiSi 2 film formed using the same.

【図４】 本発明の実施例で作製したＺｒターゲット中
のＡｌ量とそれを用いて形成したＺｒＳｉ2 膜を有する
ダイオードのリーク電流との関係を示すグラフである。FIG. 4 is a graph showing the relationship between the amount of Al in the Zr target produced in the example of the present invention and the leakage current of the diode having the ZrSi 2 film formed using the same.

【図５】 本発明の実施例で作製したＨｆターゲット中
のＡｌ量とそれを用いて形成したＨｆＳｉ2 膜を有する
ダイオードのリーク電流との関係を示すグラフである。FIG. 5 is a graph showing the relationship between the amount of Al in the Hf target produced in the example of the present invention and the leakage current of the diode having the HfSi 2 film formed using the same.

【図６】 本発明の実施例で成膜したＴｉ膜の比抵抗と
それを用いて形成したＴｉＳｉ2 膜の比抵抗との関係を
示すグラフである。FIG. 6 is a graph showing the relationship between the specific resistance of the Ti film formed in the example of the present invention and the specific resistance of the TiSi 2 film formed using the same.

【図７】 本発明の実施例における溶融塩電解法による
Ｔｉ材の表面からの距離とＡｌ量との関係を示すグラフ
である。FIG. 7 is a graph showing the relationship between the distance from the surface of the Ti material by the molten salt electrolysis method and the amount of Al in the example of the present invention.

【図８】 本発明の実施例による半導体パッケージの概
略構成を示す断面図である。FIG. 8 is a sectional view showing a schematic configuration of a semiconductor package according to an example of the present invention.

【図９】 図８に示した半導体パッケージに用いた半導
体チップの概略構成を示す断面図である。9 is a cross-sectional view showing a schematic configuration of a semiconductor chip used in the semiconductor package shown in FIG.

【符号の説明】[Explanation of symbols]

１１……n-Ｓｉ基板 １２……多結晶Ｓｉ層 １３……金属シリサイド膜 １４……ソース領域 １５……ドレイン領域 １６……ＳｉＯ2 膜 ２１……半導体チップ ２２……絶縁基板 ２４……Ａｕリード線 ２５……リードフレーム ２６……封止樹脂11 ... n-Si substrate 12 ... Polycrystalline Si layer 13 ... Metal silicide film 14 ... Source region 15 ... Drain region 16 ... SiO 2 film 21 ... Semiconductor chip 22 ... Insulating substrate 24 ... Au Lead wire 25 ... Lead frame 26 ... Encapsulating resin

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ２２Ｃ 16/00 28/00 Ｂ Ｈ０１Ｌ 21/285 Ｓ 21/3205 (72)発明者 佐藤 道雄 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内 (72)発明者 山野辺 尚 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内 (72)発明者 牧 利広 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内 (72)発明者 安藤 茂 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 八木 典章 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical display location C22C 16/00 28/00 B H01L 21/285 S 21/3205 (72) Inventor Michio Sato Kanagawa Prefecture 8 Shinsugita-cho, Isogo-ku, Yokohama-shi, Ltd. Toshiba Corporation Yokohama Works (72) Inventor Nao Yamanobe 8 Shin-sugita-cho, Isogo-ku, Yokohama-shi, Kanagawa Toshiba Corporation Yokohama Works (72) Inventor Toshihiro Maki Isogo-ku, Yokohama-shi, Kanagawa Shinsugita-cho 8 Stock company Toshiba Yokohama Works (72) Inventor Shigeru Ando 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Prefecture Corporate Research Institute, Toshiba Research Institute (72) Inventor Noriaki Yagi Shinsugita, Isogo-ku, Yokohama-shi, Kanagawa Machi 8 Stock Company Toshiba Yokohama Office

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 チタン、ジルコニウムおよびハフニウム
から選ばれた 1種の金属からなる高純度金属材であっ
て、Ｆｅ、ＮｉおよびＣｒの各元素の含有量が10ppm 以
下であり、かつＡｌ含有量が10ppm 以下であることを特
徴とする高純度金属材。1. A high-purity metal material composed of one metal selected from titanium, zirconium, and hafnium, wherein the content of each element of Fe, Ni, and Cr is 10 ppm or less, and the Al content is High-purity metal material characterized by being 10 ppm or less. 【請求項２】 酸素含有量が 250ppm 以下で、Ｎａおよ
びＫの各元素の含有量が 0.1ppm 以下であることを特徴
とする、請求項１記載の高純度金属材。2. The high-purity metal material according to claim 1, wherein the oxygen content is 250 ppm or less and the content of each element of Na and K is 0.1 ppm or less. 【請求項３】 ターゲット用であることを特徴とする、
請求項１記載の高純度金属材。3. A target for use,
The high-purity metal material according to claim 1. 【請求項４】 配線用であることを特徴とする、請求項
１記載の高純度金属材。4. The high purity metal material according to claim 1, which is used for wiring. 【請求項５】 半導体素子の電極、コンタクト部および
バリア層から選ばれる少なくとも 1種の配線用であるこ
とを特徴とする、請求項１記載の高純度金属材。5. The high-purity metal material according to claim 1, which is used for at least one kind of wiring selected from electrodes, contact portions and barrier layers of semiconductor elements.
JP18514195A 1990-02-15 1995-07-21 Method for producing high-purity metal material for semiconductor element formation Expired - Lifetime JP3228660B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18514195A JP3228660B2 (en) 1990-02-15 1995-07-21 Method for producing high-purity metal material for semiconductor element formation

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3690890 1990-02-15
JP2-36908 1990-02-15
JP18514195A JP3228660B2 (en) 1990-02-15 1995-07-21 Method for producing high-purity metal material for semiconductor element formation

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3018949A Division JP2921799B2 (en) 1990-02-15 1991-02-12 Method for manufacturing high-purity sputter target for semiconductor element formation

Publications (2)

Publication Number Publication Date
JPH0853756A true JPH0853756A (en) 1996-02-27
JP3228660B2 JP3228660B2 (en) 2001-11-12

Family

ID=26376005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18514195A Expired - Lifetime JP3228660B2 (en) 1990-02-15 1995-07-21 Method for producing high-purity metal material for semiconductor element formation

Country Status (1)

Country Link
JP (1) JP3228660B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998055660A1 (en) * 1997-06-06 1998-12-10 Shigenori Okudaira Method for purifyting titanium and apparatus for purifyting titanium
WO2004079039A1 (en) 2003-03-07 2004-09-16 Nikko Materials Co., Ltd. Hafnium alloy target and process for producing the same
WO2015151498A1 (en) * 2014-03-31 2015-10-08 株式会社 東芝 Method for producing sputtering target, and sputtering target
US11313019B2 (en) 2015-12-23 2022-04-26 Norsk Hydro Asa Method for producing a heat treatable aluminum alloy with improved mechanical properties

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998055660A1 (en) * 1997-06-06 1998-12-10 Shigenori Okudaira Method for purifyting titanium and apparatus for purifyting titanium
WO2004079039A1 (en) 2003-03-07 2004-09-16 Nikko Materials Co., Ltd. Hafnium alloy target and process for producing the same
WO2015151498A1 (en) * 2014-03-31 2015-10-08 株式会社 東芝 Method for producing sputtering target, and sputtering target
JPWO2015151498A1 (en) * 2014-03-31 2017-04-13 株式会社東芝 Sputtering target manufacturing method and sputtering target
US10533248B2 (en) 2014-03-31 2020-01-14 Kabushiki Kaisha Toshiba Method of manufacturing sputtering target and sputtering target
US11198933B2 (en) 2014-03-31 2021-12-14 Kabushiki Kaisha Toshiba Method of manufacturing sputtering target and sputtering target
US11220740B2 (en) 2014-03-31 2022-01-11 Kabushiki Kaisha Toshiba Method of manufacturing sputtering target and sputtering target
US11313019B2 (en) 2015-12-23 2022-04-26 Norsk Hydro Asa Method for producing a heat treatable aluminum alloy with improved mechanical properties

Also Published As

Publication number Publication date
JP3228660B2 (en) 2001-11-12

Similar Documents

Publication Publication Date Title
EP0915177B1 (en) Highly purified hafnium and sputtering target using the same
KR910009316B1 (en) Silicon contain metal layer selective forming method
US4793854A (en) Highly pure titanium and process for producing the same
JP3713332B2 (en) Single crystal copper target and manufacturing method thereof
EP0137166A2 (en) High-purity molybdenum target and high-purity molybdenum silicide target for LSI electrodes and process for producing the same
JPH1180942A (en) Ta sputtering target, its production and assembled body
JP2921799B2 (en) Method for manufacturing high-purity sputter target for semiconductor element formation
JP3727115B2 (en) Manufacturing method of sputtering target
JP3031474B2 (en) Method for manufacturing high-purity tantalum material, tantalum target, thin film, and semiconductor device
JP3974945B2 (en) Titanium sputtering target
JP3228660B2 (en) Method for producing high-purity metal material for semiconductor element formation
EP0408383B1 (en) Highly purified titanium material, method for preparation of it and sputtering target using it
JP4198811B2 (en) Manufacturing method of high purity titanium
EP0725429A2 (en) Method of forming a metalfluoride film of an electronic device
JP3103527B2 (en) Semiconductor device forming wiring film and semiconductor package
JPH0860350A (en) Production of high-purity metallic material, production of sputtering target and formation of wiring net
JP3621582B2 (en) Sputter target
JPH10317073A (en) Wiring coating for forming semiconductor device and semiconductor package
JPH0813141A (en) Sputtering target and its production
JPH05222525A (en) Production of tungsten target for semiconductor
JP4206403B2 (en) Manufacturing method of semiconductor internal wiring
JP2698752B2 (en) High purity titanium material for forming a thin film, target and thin film formed using the same
EP0496637A2 (en) High purity conductive films and their use in semiconductors
JPH108245A (en) High purity titanium material and high purity titanium target
JP3021900B2 (en) High purity conductive film for semiconductor device, semiconductor device using the same, and method of forming high purity conductive film for semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010821

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070907

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10