JPH0851331A - Automatic gain control circuit - Google Patents
Automatic gain control circuitInfo
- Publication number
- JPH0851331A JPH0851331A JP18341994A JP18341994A JPH0851331A JP H0851331 A JPH0851331 A JP H0851331A JP 18341994 A JP18341994 A JP 18341994A JP 18341994 A JP18341994 A JP 18341994A JP H0851331 A JPH0851331 A JP H0851331A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- level
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、自動利得制御回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control circuit.
【０００２】[0002]
【従来の技術】自動利得制御回路の第１の従来例として
は、例えば、特開平2-138609号に記載されたものが知ら
れている。この自動利得制御回路では、図４に示すよう
に、入力されたアナログ信号は、全波整流回路４１によ
り整流され、抵抗４２ｒおよびコンデンサ４２ｃにより
構成された平均化回路４２により平均化される。そし
て、整流／平均化回路により処理された信号は、基準信
号VREFレベルと、コンパレータ４３により比較され、比
較結果に応じてスイッチ４４が切り換えられる。すなわ
ち、平均化回路４２の出力が基準信号VREFレベル未満で
ある場合は、基準信号VREFがVCA(voltage control ampl
itude)回路４５に出力され、他方、平均化回路４２の出
力が基準信号VREFレベルを超えた場合は、平均化回路４
２の出力がVCA 回路４５に出力される。2. Description of the Related Art As a first conventional example of an automatic gain control circuit, for example, one described in Japanese Patent Laid-Open No. 2-138609 is known. In this automatic gain control circuit, as shown in FIG. 4, the input analog signal is rectified by the full-wave rectification circuit 41 and averaged by the averaging circuit 42 composed of the resistor 42r and the capacitor 42c. Then, the signal processed by the rectifying / averaging circuit is compared with the reference signal VREF level by the comparator 43, and the switch 44 is switched according to the comparison result. That is, when the output of the averaging circuit 42 is less than the level of the reference signal VREF, the reference signal VREF is VCA (voltage control amplifier).
If the output of the averaging circuit 42 exceeds the reference signal VREF level, the averaging circuit 4
The output of 2 is output to the VCA circuit 45.
【０００３】しかし、平均化回路４２は抵抗４２ｒ（抵
抗値がＲ）およびコンデンサ４２ｃ（キャパシタンスが
Ｃ）により構成されているので、時定数τ（＝ＲＣ）を
有し、時定数τの期間、平均化回路４２の出力は、図５
に示すように、入力信号に追従することができない。そ
の結果、VCA 回路４５からのアナログ出力信号にオーバ
シュート（スパイク）が生じることになる。VCA 回路４
５の出力波形の一例を図６に示す。なお、図６に示す丸
はスパイクの部分を分かり易くするため便宜上付したも
のである。However, since the averaging circuit 42 is composed of the resistor 42r (having a resistance value of R) and the capacitor 42c (having a capacitance of C), it has a time constant τ (= RC) and a period of the time constant τ, The output of the averaging circuit 42 is shown in FIG.
As shown in, the input signal cannot be tracked. As a result, an overshoot (spike) occurs in the analog output signal from the VCA circuit 45. VCA circuit 4
An example of the output waveform of No. 5 is shown in FIG. The circles shown in FIG. 6 are provided for the sake of convenience in order to make the spike portions easy to understand.
【０００４】平均化回路を備えていない自動利得制御回
路の例としては、例えば、特開平4-243309号に記載され
たものが知られている。この自動利得制御回路では、図
７に示すように、入力されたアナログ入力信号はVCA 回
路７３により処理され、処理された信号が全波整流回路
７１により整流され、ピークホールド回路７２によりピ
ークホールドされる。ピークホールド回路７２により処
理して得られた信号により、VCA 回路７３が制御され
る。As an example of an automatic gain control circuit having no averaging circuit, one described in Japanese Patent Laid-Open No. 4-243309 is known. In this automatic gain control circuit, as shown in FIG. 7, the input analog input signal is processed by the VCA circuit 73, the processed signal is rectified by the full-wave rectification circuit 71, and peak-held by the peak-hold circuit 72. It The VCA circuit 73 is controlled by the signal obtained by processing by the peak hold circuit 72.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、VCA 回
路７３の出力をフィードバックしてVCA 回路７３を制御
するようにしたので、無入力から大きな信号を入力した
時に過大出力（オーバシュート）が一瞬出力された。However, since the output of the VCA circuit 73 is fed back to control the VCA circuit 73, an excessive output (overshoot) is momentarily output when a large signal is input from no input. It was
【０００６】本発明の目的は、上記のような問題点を解
決し、無入力から大きな信号を入力した時に過大出力
（オーバシュート）が一瞬出力されることを防止するこ
とにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems and prevent an excessive output (overshoot) from being momentarily output when a large signal is input from no input.
【０００７】[0007]
【課題を解決するための手段】このような目的を達成す
るため、本発明は、アナログ入力信号を整流する整流手
段と、該整流手段による整流により得られた信号のピー
クをホールドするピークホールド手段と、該ピークホー
ルド手段によりホールドされた信号レベルと所定の基準
信号レベルとを比較する比較手段と、該比較手段により
比較した結果、前記ピークホールド手段の出力が前記基
準信号レベル未満である場合は、前記基準信号に切り換
え、前記ピークホールド手段の出力が前記基準信号レベ
ルを超える場合は、前記ピークホールド手段の出力に切
り換える切り換え手段と、該切り換え手段により得られ
た信号に応じて前記アナログ入力信号レベルを制御する
制御手段とを備えたことを特徴とする。In order to achieve such an object, the present invention provides a rectifying means for rectifying an analog input signal, and a peak hold means for holding a peak of a signal obtained by the rectification by the rectifying means. And comparing means for comparing the signal level held by the peak hold means with a predetermined reference signal level, and comparing the comparison means by the comparing means, if the output of the peak hold means is less than the reference signal level, Switching to the reference signal and switching to the output of the peak holding means when the output of the peak holding means exceeds the reference signal level, and the analog input signal according to the signal obtained by the switching means. And a control means for controlling the level.
【０００８】[0008]
【作用】本発明では、アナログ入力信号を整流手段によ
り整流し、整流により得られた信号のピークをピークホ
ールド手段によりホールドし、ホールドされた信号レベ
ルと所定の基準信号レベルとを比較手段により比較し、
比較した結果、ピークホールド手段の出力が基準信号レ
ベル未満である場合は、切り換え手段により基準信号に
切り換え、ピークホールド手段の出力が基準信号レベル
を超える場合は、切り換え手段によりピークホールド手
段の出力に切り換え、切り換え手段により得られた信号
に応じて、アナログ入力信号レベルを制御手段により制
御する。In the present invention, the analog input signal is rectified by the rectifying means, the peak of the signal obtained by the rectification is held by the peak holding means, and the held signal level is compared with the predetermined reference signal level by the comparing means. Then
As a result of the comparison, if the output of the peak hold means is less than the reference signal level, the switching means switches to the reference signal, and if the output of the peak hold means exceeds the reference signal level, the switching means changes to the output of the peak hold means. The control unit controls the analog input signal level according to the switching and the signal obtained by the switching unit.
【０００９】[0009]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００１０】図１は本発明の一実施例を示す。図１にお
いて、１は全波整流回路であり、アナログ入力信号を全
波整流するものである。２はピークホールド回路であ
り、全波整流回路１からの信号のピークをホールドする
ものである。３はコンパレータであり、ピークホールド
回路２の出力レベルと基準信号VREFのレベルとを比較
し、比較結果に応じてスイッチ４を切り換えるものであ
る。５はVCA 回路であり、スイッチ４を介して得られた
信号に応じてアナログ入力信号レベルを制御するもので
ある。FIG. 1 shows an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a full-wave rectification circuit, which full-wave rectifies an analog input signal. Reference numeral 2 denotes a peak hold circuit, which holds the peak of the signal from the full-wave rectifier circuit 1. A comparator 3 compares the output level of the peak hold circuit 2 with the level of the reference signal VREF, and switches the switch 4 according to the comparison result. Reference numeral 5 is a VCA circuit, which controls the analog input signal level in accordance with the signal obtained through the switch 4.
【００１１】次に、動作を説明する。Next, the operation will be described.
【００１２】アナログ入力信号は全波整流回路１により
全波整流され、全波整流回路１の出力のピークがピーク
ホールド回路２によりホールドされる。そして、ピーク
ホールド回路２の出力と、基準信号VREFがコンパレータ
３により比較され、比較結果に応じてスイッチ４を切り
換える。すなわち、ピークホールド回路２の出力が基準
信号VREFレベル未満である場合は、基準信号VREFに切り
換え、他方、ピークホールド回路２の出力が基準信号VR
EFレベルを超える場合は、ピークホールド回路２の出力
に切り換える。そして、スイッチ４を介して得られた信
号に応じて、VCA 回路５により、アナログ入力信号のレ
ベルを制御する。VCA 回路５の出力は、そのレベルが
（VCA 回路５の入力）／（スイッチ４を介して得られた
信号）のアナログ信号となる。The analog input signal is full-wave rectified by the full-wave rectifier circuit 1, and the peak of the output of the full-wave rectifier circuit 1 is held by the peak hold circuit 2. Then, the output of the peak hold circuit 2 and the reference signal VREF are compared by the comparator 3, and the switch 4 is switched according to the comparison result. That is, when the output of the peak hold circuit 2 is less than the reference signal VREF level, it is switched to the reference signal VREF, while the output of the peak hold circuit 2 is changed to the reference signal VR.
When the EF level is exceeded, the output is switched to the peak hold circuit 2. Then, the VCA circuit 5 controls the level of the analog input signal in accordance with the signal obtained through the switch 4. The output of the VCA circuit 5 becomes an analog signal whose level is (input of the VCA circuit 5) / (signal obtained via the switch 4).
【００１３】従って、ピークホールド回路２の出力が基
準信号VREFレベルを超える場合は、VCA 回路５の出力は
一定となり、ピークホールド回路２の出力が基準信号VR
EFレベル未満である場合は、VCA 回路５の出力はリニア
になる。Therefore, when the output of the peak hold circuit 2 exceeds the reference signal VREF level, the output of the VCA circuit 5 becomes constant and the output of the peak hold circuit 2 becomes the reference signal VR.
When it is below the EF level, the output of the VCA circuit 5 becomes linear.
【００１４】上述した、ピークホールド回路２の出力が
基準信号VREFレベルを超える場合、図４に示す従来例で
は、既に説明したように、平均化回路４２の出力が入力
信号に追従することができず、VCA 回路の出力にオーバ
シュートを生じたが、本実施例では、ピークホールド回
路５によりホールドされた図２に示す信号のピーク（極
大値）がスイッチ４を介してVCA 回路５に入力される、
すなわち、フィードホワードされるので、VCA 回路５の
出力にはオーバシュートは生じない。VCA 回路５の出力
波形の一例を図３に示す。When the output of the peak hold circuit 2 exceeds the reference signal VREF level, the output of the averaging circuit 42 can follow the input signal in the conventional example shown in FIG. 4, as already described. However, the output of the VCA circuit caused an overshoot, but in this embodiment, the peak (maximum value) of the signal shown in FIG. 2 held by the peak hold circuit 5 is input to the VCA circuit 5 via the switch 4. The
That is, since feedforward is performed, no overshoot occurs in the output of the VCA circuit 5. An example of the output waveform of the VCA circuit 5 is shown in FIG.
【００１５】[0015]
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、無入力から大きな信号を入
力した時に過大出力（オーバシュート）が一瞬出力され
ることを防止することができる。As described above, according to the present invention,
With the above configuration, it is possible to prevent an excessive output (overshoot) from being output for a moment when a large signal is input without input.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】ピークホールドを説明するための説明図であ
る。FIG. 2 is an explanatory diagram for explaining peak hold.
【図３】VCA 回路５の出力波形の一例を示す波形図であ
る。FIG. 3 is a waveform diagram showing an example of the output waveform of the VCA circuit 5.
【図４】自動利得制御回路の第１の従来例を示すブロッ
ク図である。FIG. 4 is a block diagram showing a first conventional example of an automatic gain control circuit.
【図５】平均化回路４２の出力が入力信号に追従しない
ことを説明するための説明図である。FIG. 5 is an explanatory diagram for explaining that the output of the averaging circuit 42 does not follow the input signal.
【図６】図４に示すVCA 回路４５の出力波形の一例を示
す波形図である。6 is a waveform chart showing an example of an output waveform of the VCA circuit 45 shown in FIG.
【図７】自動利得制御回路の第２の従来例を示すブロッ
ク図である。FIG. 7 is a block diagram showing a second conventional example of an automatic gain control circuit.
１ 全波整流回路 ２ ピークホールド回路 ３ コンパレータ ４ スイッチ ５ VCA 回路 1 Full wave rectifier circuit 2 Peak hold circuit 3 Comparator 4 Switch 5 VCA circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 健次 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Kenji Yamada Inventor Kenji Yamada 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation
Claims (1)
と、 該整流手段による整流により得られた信号のピークをホ
ールドするピークホールド手段と、 該ピークホールド手段によりホールドされた信号レベル
と所定の基準信号レベルとを比較する比較手段と、 該比較手段により比較した結果、前記ピークホールド手
段の出力が前記基準信号レベル未満である場合は、前記
基準信号に切り換え、前記ピークホールド手段の出力が
前記基準信号レベルを超える場合は、前記ピークホール
ド手段の出力に切り換える切り換え手段と、 該切り換え手段により得られた信号に応じて前記アナロ
グ入力信号レベルを制御する制御手段とを備えたことを
特徴とする自動利得制御回路。1. A rectifying means for rectifying an analog input signal, a peak holding means for holding a peak of a signal obtained by rectification by the rectifying means, a signal level held by the peak holding means and a predetermined reference signal. If the output of the peak hold means is less than the reference signal level as a result of comparison by the comparing means for comparing with the level, the reference signal is switched to, and the output of the peak hold means is changed to the reference signal. If the level is exceeded, a switching means for switching to the output of the peak hold means and a control means for controlling the analog input signal level according to the signal obtained by the switching means are provided. Control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18341994A JPH0851331A (en) | 1994-08-04 | 1994-08-04 | Automatic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18341994A JPH0851331A (en) | 1994-08-04 | 1994-08-04 | Automatic gain control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851331A true JPH0851331A (en) | 1996-02-20 |
Family
ID=16135456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18341994A Pending JPH0851331A (en) | 1994-08-04 | 1994-08-04 | Automatic gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851331A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998025340A1 (en) * | 1996-12-06 | 1998-06-11 | Nippon Telegraph And Telephone Corporation | Automatic dynamic range controlling circuit |
| JP2009027364A (en) * | 2007-07-18 | 2009-02-05 | Sanyo Electric Co Ltd | Automatic gain amplifier circuit |
| US9925146B2 (en) | 2009-07-22 | 2018-03-27 | Grünenthal GmbH | Oxidation-stabilized tamper-resistant dosage form |
-
1994
- 1994-08-04 JP JP18341994A patent/JPH0851331A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998025340A1 (en) * | 1996-12-06 | 1998-06-11 | Nippon Telegraph And Telephone Corporation | Automatic dynamic range controlling circuit |
| EP0944166A1 (en) * | 1996-12-06 | 1999-09-22 | Nippon Telegraph And Telephone Corporation | Automatic dynamic range controlling circuit |
| EP0944166A4 (en) * | 1996-12-06 | 2004-12-29 | Nippon Telegraph & Telephone | Automatic dynamic range controlling circuit |
| JP2009027364A (en) * | 2007-07-18 | 2009-02-05 | Sanyo Electric Co Ltd | Automatic gain amplifier circuit |
| US9925146B2 (en) | 2009-07-22 | 2018-03-27 | Grünenthal GmbH | Oxidation-stabilized tamper-resistant dosage form |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608500A (en) | Electric power unit | |
| GB2146499A (en) | Reverse-phase-control power switching circuits | |
| US4634830A (en) | Method of controlling constant-current for resistance welding machines | |
| US5097402A (en) | Dual mode power supply | |
| US4455598A (en) | Automatic device for compensation of AC polyphase power line voltage variations in AC-DC converters | |
| JP3094339B2 (en) | Luminance signal noise suppression device | |
| US3746965A (en) | Direct current arc welder | |
| US5698908A (en) | Buffered DC power supply system | |
| JPH0851331A (en) | Automatic gain control circuit | |
| JPS5928159B2 (en) | Excitation adjustment device | |
| US3934158A (en) | Switching circuit | |
| US4234802A (en) | Current limiter | |
| JP2712369B2 (en) | DC power supply | |
| JP3259565B2 (en) | Power supply control circuit and control method | |
| JPH06209572A (en) | Device for protecting switching element in power converter | |
| JP3332509B2 (en) | Phase control type power supply | |
| JPH0724852Y2 (en) | Beam current control circuit | |
| EP0644699A2 (en) | Noise reducing apparatus | |
| JPH0583052A (en) | Variable gain amplifier | |
| JPH0156869B2 (en) | ||
| JPH056926U (en) | Volume control circuit for voice recognition device | |
| JPH0728535A (en) | Power source circuit | |
| JPS6326014A (en) | Voltage feedback type automatic gain control circuit | |
| JPH0225314B2 (en) | ||
| JPS5836227Y2 (en) | Chotsupa commutation failure prevention circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961220 |