JPH0851330A - Automatic gain control circuit for burst signal - Google Patents
Automatic gain control circuit for burst signalInfo
- Publication number
- JPH0851330A JPH0851330A JP20152094A JP20152094A JPH0851330A JP H0851330 A JPH0851330 A JP H0851330A JP 20152094 A JP20152094 A JP 20152094A JP 20152094 A JP20152094 A JP 20152094A JP H0851330 A JPH0851330 A JP H0851330A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- time
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、無線受信機に用いら
れ、バースト信号の受信に対応できる自動利得制御回路
（以下、ＡＧＣ回路という）に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control circuit (hereinafter referred to as an AGC circuit) used in a radio receiver and capable of receiving a burst signal.
【０００２】[0002]
【従来の技術】無線ローカルエリアネットワーク（ＬＡ
Ｎ：Local Area Network）等では短いバケットに区分さ
れた通信データをバースト伝送する方式が一般に採用さ
れている。このようなバースト信号を受信する受信機で
の入力の増幅方法として、非線形変調の場合は、リミッ
タアンプなどを利用する方法があり、バースト信号の受
信増幅にも対応は可能であるが、電波の周波数の有効利
用に寄与する線形変調の場合は、受信入力に対する線形
性を維持するためのＡＧＣ回路が必要である。2. Description of the Related Art A wireless local area network (LA)
In N (Local Area Network) or the like, a method of burst transmission of communication data divided into short buckets is generally adopted. As a method of amplifying the input in a receiver that receives such a burst signal, in the case of nonlinear modulation, there is a method that uses a limiter amplifier, etc. In the case of linear modulation that contributes to effective use of frequency, an AGC circuit is required to maintain linearity with respect to the reception input.
【０００３】図５は従来のＡＧＣ回路の構成例図であ
る。図５において、１は可変利得増幅器、２は入力強度
検出回路である。この回路では、入力信号のレベルを入
力強度検出回路２によって検出する。この検出信号はＲ
ＳＳＩ（Receiving Signal Strength Indicator ）と呼
ばれている。周囲環境の影響で入力信号レベルが変動し
ても可変利得増幅器１の出力レベルが大きく変動しない
ようにするため、入力強度検出回路２からの出力に対応
して可変利得増幅器１の利得を変えて出力信号レベルを
一定に保つように制御することができる。FIG. 5 is a diagram showing a configuration example of a conventional AGC circuit. In FIG. 5, 1 is a variable gain amplifier, and 2 is an input intensity detection circuit. In this circuit, the level of the input signal is detected by the input strength detection circuit 2. This detection signal is R
It is called SSI (Receiving Signal Strength Indicator). In order to prevent the output level of the variable gain amplifier 1 from largely changing even if the input signal level changes due to the influence of the surrounding environment, the gain of the variable gain amplifier 1 is changed according to the output from the input strength detection circuit 2. It can be controlled to keep the output signal level constant.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、ＴＤＭ
Ａ（Time Division Multiple Access ）通信方式におけ
る振幅変調を伴う線形変調方式のバースト信号が入力さ
れた場合、バースト信号のレベル変動は数１０ｄＢにな
り急激であるため、可変利得増幅器１の応答が追従でき
なくなる。このときの回路動作のタイムチャートを図６
に示す。図示したように、入力バースト信号の先頭か
ら、ＲＳＳＩ電圧が立ち上がって出力レベルが安定状態
になるまでの過渡状態の間の信号が正常に増幅されない
という不具合が生ずる。このことは、高速通信で、バー
スト区間が短くなる程、バースト先頭から大半の部分の
再生信号が劣化して無効となり、有効に再生できる信号
部分が少なくなるという問題を生ずる。[Problems to be Solved by the Invention] However, TDM
When a burst signal of a linear modulation method with amplitude modulation in the A (Time Division Multiple Access) communication method is input, the level fluctuation of the burst signal is several tens of dB, which is abrupt and the response of the variable gain amplifier 1 can follow. Disappear. A time chart of the circuit operation at this time is shown in FIG.
Shown in As shown in the figure, there occurs a problem that the signal is not normally amplified during the transient state from the beginning of the input burst signal until the RSSI voltage rises and the output level becomes stable. This causes a problem that in high-speed communication, as the burst section becomes shorter, most of the reproduced signal from the beginning of the burst deteriorates and becomes ineffective, and the number of signal portions that can be effectively reproduced decreases.
【０００５】本発明の目的は、従来回路において問題と
なっているバースト信号受信時におけるバースト先頭部
分の再生信号の劣化を回避し、特に、振幅変調を伴う変
調方式のバースト信号でも入力レベルの急激な変動に追
随して安定した出力を得ることができるバースト信号用
自動利得制御回路を提供することにある。An object of the present invention is to avoid the deterioration of the reproduced signal at the beginning of the burst at the time of receiving the burst signal, which is a problem in the conventional circuit. Another object of the present invention is to provide an automatic gain control circuit for burst signals, which can obtain a stable output following various fluctuations.
【０００６】[0006]
【課題を解決するための手段】本発明の自動利得制御回
路は、バースト入力信号を利得制御信号によって制御さ
れた利得で増幅する可変利得増幅器と、前記バースト入
力信号の受信レベルを検出して出力する入力強度検出回
路と、該入力強度検出回路の出力レベルを基準値と比較
し該基準値を超えた各バーストに対応する信号を出力す
る比較器と、前記入力強度検出回路の出力を、タイミン
グ制御信号に従って更新記憶／読み出しを行う記憶回路
と、バースト時間，バースト間隔，入力信号レベルが前
記基準値を超えて前記入力強度検出回路の出力が安定す
るまでの時間ｔ2 ，及びバースト区間終了後バースト間
隔内の所定の時間ｔ3 を指定する制御データに従って前
記記憶回路に対して、前記時間ｔ2 に前記入力強度検出
回路の出力を記憶させる更新記憶タイミング制御信号を
出力し、前記時間ｔ3 に記憶内容を出力させる読み出し
タイミング制御信号を出力する制御回路とを備えたこと
を特徴とするものである。SUMMARY OF THE INVENTION An automatic gain control circuit of the present invention includes a variable gain amplifier for amplifying a burst input signal with a gain controlled by the gain control signal, and detecting and outputting a reception level of the burst input signal. An input strength detection circuit, a comparator for comparing an output level of the input strength detection circuit with a reference value and outputting a signal corresponding to each burst exceeding the reference value, and an output of the input strength detection circuit. A storage circuit for performing update storage / readout according to a control signal, a burst time, a burst interval, a time t 2 until the input signal level exceeds the reference value and the output of the input intensity detection circuit stabilizes, and after the burst section ends. The output of the input intensity detection circuit is stored at the time t 2 in the storage circuit according to control data designating a predetermined time t 3 within the burst interval. Outputs the update memory timing control signals to, and is characterized in that a control circuit for outputting a read timing control signal for outputting the stored contents of the time t 3.
【０００７】[0007]
【実施例】図１は本発明の実施例を示す構成図である。
図１において１は可変利得増幅器、２は入力強度検出回
路で従来と同じである。３は記憶回路、４はタイミング
制御回路、５は比較器である。可変利得増幅器１は記憶
回路３からの出力ｅに従った利得で入力信号ａを増幅す
る。入力強度検出回路２は入力信号ａの受信レベルを検
出して入力信号レベル情報を記憶回路３と比較器５に与
える。記憶回路３は入力強度検出回路２の出力値ｂを一
時記憶する。記憶するタイミングや記憶値を読み出して
出力するタイミングはタイミング制御回路４からの制御
信号ｄによって制御される。タイミング制御回路４は外
部から入力される制御データと比較回路５からの出力ｃ
をもとに、記憶回路３に対して記憶するタイミングと記
憶値を読み出して出力するタイミングを指示する制御信
号ｄを出力する。比較回路５は入力強度検出回路２の出
力と基準値とを比較し、入力信号レベルが基準値を超え
たとき信号ｃをタイミング制御回路４へ出力する。基準
値は誤動作防止のため雑音レベル以上の値に設定され、
制御データには、一連のバースト信号のバースト時間，
バースト間隔、及び後述するｔ2 ，ｔ3 が含まれる。1 is a block diagram showing an embodiment of the present invention.
In FIG. 1, 1 is a variable gain amplifier, and 2 is an input intensity detection circuit, which is the same as the conventional one. Reference numeral 3 is a memory circuit, 4 is a timing control circuit, and 5 is a comparator. The variable gain amplifier 1 amplifies the input signal a with a gain according to the output e from the storage circuit 3. The input strength detection circuit 2 detects the reception level of the input signal a and supplies the input signal level information to the storage circuit 3 and the comparator 5. The storage circuit 3 temporarily stores the output value b of the input strength detection circuit 2. The timing of storing and the timing of reading and outputting the stored value are controlled by the control signal d from the timing control circuit 4. The timing control circuit 4 receives control data from the outside and an output c from the comparison circuit 5.
Based on the above, a control signal d for instructing the timing of storing and the timing of reading and outputting the stored value is output to the storage circuit 3. The comparison circuit 5 compares the output of the input intensity detection circuit 2 with the reference value, and outputs the signal c to the timing control circuit 4 when the input signal level exceeds the reference value. The reference value is set to a value above the noise level to prevent malfunction,
The control data includes the burst time of a series of burst signals,
The burst interval and t 2 and t 3 described later are included.
【０００８】本発明の上記実施例の動作を、図２，図３
及び図４のタイムチャートによって説明する。図２は図
１の回路に連続するバースト信号が入力されたときの各
ブロックの動作の一例である。（ａ）は連続するバース
ト信号Ａ，Ｂ，Ｃを示す。（ｂ）は入力強度検出回路２
の検出波形である。（ｃ）は比較器５の出力波形であ
り、基準値を超えて受信の判定をするまで時間ｔ1 の遅
延が生じている。バースト信号Ａ，Ｂ，Ｃ区間でのそれ
ぞれの受信レベルには、多少の違いがあることがあり、
（ｃ）のｔ1 はそれぞれ異なる。そのため、Ａ，Ｂ，Ｃ
のレベルの差によってはｔ1 が各バーストで大きく異な
ることは可能性として考えられる。しかしｔ1 は入力強
度検出回路２２のみの応答時間であるので、バースト信
号時間は通常ｔ1 よりも充分大きくｔ1 の変動は無視で
きるほど小さい。（ｄ）はタイミング制御回路４の出力
ｄの波形でり、受信の判定後、受信レベル出力が安定す
るまでの時間ｔ2 後に、タイミング制御回路４は記憶回
路３に入力強度検出回路２の出力値を記憶させるタイミ
ングパルスを出力し、バースト区間終了後時間ｔ3 経過
してから、タイミング制御回路４は記憶回路３の記憶内
容を読み出して出力させるタイミングパルスを出力す
る。（ｅ）は記憶回路３から出力される可変利得増幅器
１の利得制御信号であり、可変利得増幅器１の利得を制
御する値は、（バーストＡに対応する利得）→（バース
トＢに対応する利得）→……と各バースト毎に直前（１
バースト過去）の受信レベルで制御する。このようにし
てバースト区間内において急激に大きなレベル変動が生
じない限り各バースト信号の先頭から安定した利得制御
を行うことができる。The operation of the above embodiment of the present invention will be described with reference to FIGS.
4 and the time chart of FIG. FIG. 2 shows an example of the operation of each block when continuous burst signals are input to the circuit of FIG. (A) shows continuous burst signals A, B, and C. (B) is the input strength detection circuit 2
Is a detection waveform of. (C) is the output waveform of the comparator 5, and there is a delay of time t 1 until the reception judgment is made beyond the reference value. There may be some differences in the reception levels in the burst signal A, B, and C sections,
T 1 in (c) is different. Therefore, A, B, C
It is possible that t 1 may be significantly different in each burst depending on the difference in the level. However, because t 1 is the response time of only the input level detection circuit 22, the burst signal time variation of sufficiently large t 1 than the normal t 1 negligibly small. (D) shows the waveform of the output d of the timing control circuit 4, and the timing control circuit 4 outputs the output of the input strength detection circuit 2 to the storage circuit 3 after a time t 2 from the reception judgment until the reception level output stabilizes. A timing pulse for storing a value is output, and after a time t 3 has elapsed after the end of the burst period, the timing control circuit 4 outputs a timing pulse for reading and outputting the stored content of the storage circuit 3. (E) is the gain control signal of the variable gain amplifier 1 output from the memory circuit 3, and the value for controlling the gain of the variable gain amplifier 1 is (gain corresponding to burst A) → (gain corresponding to burst B). ) → …… and immediately before each burst (1
Controlled by the reception level of (past burst). In this way, stable gain control can be performed from the beginning of each burst signal unless a large level change abruptly occurs in the burst section.
【０００９】各バースト信号の間の無信号区間における
制御レベルは、最新のバースト区間での信号レベルに対
応した値に固定される。また、無信号区間に可変利得増
幅器１への制御レベルを更新するため、更新による可変
利得増幅器１の出力の変動をバースト信号区間外におく
ことができる。従って、従来回路の構成例における可変
利得増幅器１で発生していたバースト開始時のＡＧＣ出
力の過渡状態は解消され、バースト信号受信と同時に安
定状態を得ることができる。各バースト区間の受信入力
レベルの差は、無信号区間のレベルに比べ明らかに小さ
いので制御レベルの変更にともなう可変利得増幅器１の
応答時間も小さい。The control level in the non-signal section between the burst signals is fixed to a value corresponding to the signal level in the latest burst section. Further, since the control level to the variable gain amplifier 1 is updated in the no signal section, the fluctuation of the output of the variable gain amplifier 1 due to the update can be placed outside the burst signal section. Therefore, the transient state of the AGC output at the start of burst, which has occurred in the variable gain amplifier 1 in the configuration example of the conventional circuit, is eliminated, and a stable state can be obtained at the same time as the burst signal is received. Since the difference between the reception input levels in each burst section is obviously smaller than the level in the non-signal section, the response time of the variable gain amplifier 1 accompanying a change in control level is also small.
【００１０】そこで、図３に示すように受信入力レベル
を記憶すると同時に制御レベルを変動させることにより
比較的に短い時間で応答するように構成することも可能
である。Therefore, as shown in FIG. 3, it is possible to store the received input level and at the same time change the control level so as to respond in a relatively short time.
【００１１】さらに、バースト区間が長く、バースト区
間を一定の制御レベルで行うことが妥当でない場合は、
図４に示すように、受信入力レベルが安定して取り込む
ことができる領域では記憶内容を時間的に小さい間隔Δ
ｔで逐次更新し、更新された受信入力レベルを利用して
制御を行い、それ以外の領域では最終的に記憶したレベ
ルを保持することにより、バースト信号の入力レベルに
追従し、かつ安定した制御を行うように構成することが
できる。Further, when the burst section is long and it is not appropriate to carry out the burst section at a constant control level,
As shown in FIG. 4, in the area where the received input level can be stably taken in, the stored contents are temporally small at intervals Δ.
By sequentially updating at t, control is performed by using the updated received input level, and in the other areas, the finally stored level is held to follow the input level of the burst signal and provide stable control. Can be configured to do.
【００１２】これまでの説明では説明を簡単にするため
に、制御に使用する受信入力レベルは、直前のバースト
信号または当該信号のみを対象としたが、ＴＤＭＡ（Ti
me Division Multiple Access ）システム等の基地局受
信の場合のように、異なる複数の移動局からのバースト
区間の受信入力レベルを個別にそれぞれ移動局毎に記憶
更新することにより数個前のバースト区間の受信入力レ
ベルの情報に基づく利得制御を安定に行うように構成で
きることも明らかである。In the above description, for the sake of simplification of explanation, the received input level used for control is the burst signal immediately before or only the signal concerned, but TDMA (Ti
me Division Multiple Access) As in the case of base station reception in a system, etc., the reception input levels of burst sections from different mobile stations are individually stored and updated for each mobile station, so that It is also apparent that the gain control based on the information of the received input level can be stably performed.
【００１３】[0013]
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、バースト信号受信に対して各バース
トの先頭から安定した利得の増幅出力信号が得られるた
め、線形変調方式バースト伝送への適応を可能にするこ
とができ実用上極めて大きな効果がある。As described in detail above, by implementing the present invention, an amplified output signal with a stable gain can be obtained from the beginning of each burst for burst signal reception. Can be adapted, which has a very large practical effect.
【図１】本発明の実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.
【図２】本発明の動作例を示すタイムチャートである。FIG. 2 is a time chart showing an operation example of the present invention.
【図３】本発明の動作例を示すタイムチャートである。FIG. 3 is a time chart showing an operation example of the present invention.
【図４】本発明の動作例を示すタイムチャートである。FIG. 4 is a time chart showing an operation example of the present invention.
【図５】従来のＡＧＣ回路の構成例図である。FIG. 5 is a diagram showing a configuration example of a conventional AGC circuit.
【図６】従来のＡＧＣ回路にバースト信号を入力したと
きのタイムチャートである。FIG. 6 is a time chart when a burst signal is input to a conventional AGC circuit.
１ 可変利得制御回路 ２ 入力強度検出回路 ３ 記憶回路 ４ タイミング制御回路 ５ 比較器 1 Variable Gain Control Circuit 2 Input Strength Detection Circuit 3 Storage Circuit 4 Timing Control Circuit 5 Comparator
Claims (1)
て制御された利得で増幅する可変利得増幅器と、 前記バースト入力信号の受信レベルを検出して出力する
入力強度検出回路と、 該入力強度検出回路の出力レベルを基準値と比較し該基
準値を超えた各バーストに対応する信号を出力する比較
器と、 前記入力強度検出回路の出力を、タイミング制御信号に
従って更新記憶／読み出しを行う記憶回路と、 バースト時間，バースト間隔，入力信号レベルが前記基
準値を超えて前記入力強度検出回路の出力が安定するま
での時間ｔ2 ，及びバースト区間終了後バースト間隔内
の所定の時間ｔ3 を指定する制御データに従って前記記
憶回路に対して、前記時間ｔ2 に前記入力強度検出回路
の出力を記憶させる更新記憶タイミング制御信号を出力
し、前記時間ｔ3 に記憶内容を出力させる読み出しタイ
ミング制御信号を出力する制御回路とを備えたバースト
信号用自動利得制御回路。1. A variable gain amplifier for amplifying a burst input signal with a gain controlled by a gain control signal, an input intensity detection circuit for detecting and outputting a reception level of the burst input signal, and an input intensity detection circuit for the input intensity detection circuit. A comparator that compares the output level with a reference value and outputs a signal corresponding to each burst that exceeds the reference value; a storage circuit that updates and outputs the output of the input intensity detection circuit according to a timing control signal; Control for designating a burst time, a burst interval, a time t 2 until the input signal level exceeds the reference value and the output of the input intensity detection circuit stabilizes, and a predetermined time t 3 within the burst interval after the end of the burst section. to the memory circuit according to the data, and outputs the updated memory timing control signal for storing the output of the input level detection circuit to the time t 2, Burst signal for automatic gain control circuit and a control circuit for outputting a read timing control signal for outputting the stored contents in the serial time t 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20152094A JPH0851330A (en) | 1994-08-04 | 1994-08-04 | Automatic gain control circuit for burst signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20152094A JPH0851330A (en) | 1994-08-04 | 1994-08-04 | Automatic gain control circuit for burst signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851330A true JPH0851330A (en) | 1996-02-20 |
Family
ID=16442414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20152094A Pending JPH0851330A (en) | 1994-08-04 | 1994-08-04 | Automatic gain control circuit for burst signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851330A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493360B1 (en) | 1997-12-09 | 2002-12-10 | Nec Corporation | Reception synchronization circuit, receiver using the same, and digital communication system |
| US6853837B1 (en) | 1999-10-13 | 2005-02-08 | Nec Corporation | CDMA receiver and DCMA demodulator with AGC circuit |
| WO2008050391A1 (en) * | 2006-10-23 | 2008-05-02 | Panasonic Corporation | Radio signal receiving apparatus |
-
1994
- 1994-08-04 JP JP20152094A patent/JPH0851330A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493360B1 (en) | 1997-12-09 | 2002-12-10 | Nec Corporation | Reception synchronization circuit, receiver using the same, and digital communication system |
| US6853837B1 (en) | 1999-10-13 | 2005-02-08 | Nec Corporation | CDMA receiver and DCMA demodulator with AGC circuit |
| WO2008050391A1 (en) * | 2006-10-23 | 2008-05-02 | Panasonic Corporation | Radio signal receiving apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0843420B1 (en) | Mobile station having drift-free pulsed power detection method and apparatus | |
| US5095542A (en) | Apparatus for controlling transmission output level for burst signal | |
| US4546326A (en) | Fast automatic gain control arrangement | |
| US5303268A (en) | Automatic power control apparatus | |
| EP0416613B1 (en) | Transmission power control circuit | |
| US5266906A (en) | Linear amplifier performing distortion compensation control | |
| US7466762B2 (en) | Distortion compensating apparatus | |
| US5184349A (en) | Amplitude control of a burst signal in a receiver | |
| JPH0758564A (en) | High-frequency amplifier with signal level control means and transmitter with it | |
| JP2000049630A5 (en) | ||
| JPH0394522A (en) | Output waveform control circuit | |
| US5507016A (en) | Power control circuit for a digital radio telephone | |
| JPH0851330A (en) | Automatic gain control circuit for burst signal | |
| US7315581B2 (en) | Method for power detection of multicarrier signals, radio transmission unit and module for such a unit | |
| EP0567546B1 (en) | Amplitude control of a burst signal in a receiver | |
| JP3197467B2 (en) | Transmission output control device | |
| JP2980021B2 (en) | Linearizer gain control method | |
| JPH0414335A (en) | Gain control circuit for time division multiplex communication | |
| JPS6341454B2 (en) | ||
| KR20060085624A (en) | Amplifier power control in frequency hopping applications and methods | |
| JP2004072339A (en) | Agc circuit and automatic gain control method | |
| JP3107803B2 (en) | Automatic gain control device | |
| JP2900865B2 (en) | Automatic gain control amplifier | |
| JP2680366B2 (en) | Automatic gain control amplifier circuit | |
| JP3152563B2 (en) | Automatic gain control circuit |