JPH08512435A - 高周波反応性スパッタリングされたタリウム、タングステンおよび金を備えたマイクロ回路用配線のための耐エレクトロマイグレーション金属被覆構造体 - Google Patents

高周波反応性スパッタリングされたタリウム、タングステンおよび金を備えたマイクロ回路用配線のための耐エレクトロマイグレーション金属被覆構造体

Info

Publication number
JPH08512435A
JPH08512435A JP7521750A JP52175095A JPH08512435A JP H08512435 A JPH08512435 A JP H08512435A JP 7521750 A JP7521750 A JP 7521750A JP 52175095 A JP52175095 A JP 52175095A JP H08512435 A JPH08512435 A JP H08512435A
Authority
JP
Japan
Prior art keywords
layer
tiw
ptsi
contact hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7521750A
Other languages
English (en)
Inventor
− ヒョ ホング，サム
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JPH08512435A publication Critical patent/JPH08512435A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 マイクロ回路の配線のためのPtsi/Tiw/TiW(N)/Au（タイプＩ）およびPtSi/TiW/TiW(N)/TiW/Au（タイプＩＩ）のための２つの金属被覆方法および関連する方法が記載されている。これら金属被覆方法は１.５μｍ以下の大きさの金属ピッチでＩＣ配線が可能である。これら金属被覆方法は連続高温および大電流動作にたいして信頼性がある。

Description

【発明の詳細な説明】 高周波反応性スパッタリングされたタリウム、タングステンおよび金を備えたマ イクロ回路用配線のための耐エレクトロマイグレーション金属被覆構造体 発明の背景 １）発明の分野 本発明は一般的には電子デバイスのマイクロ回路配線のための金属被覆方法に 関し、より詳細には、半導体デバイスのPtSi/TiW/TiW(N)/AU(タイプI)およびPtS i/TiW/TiW(N)/TiW/Au(タイプII)の金配線および関連する金属被覆方法に関する 。 ２）関連技術の説明 一般に、高性能で集積度のより高い半導体デバイスでは金属リード線の大きさ およびコンタクトホールの径（ビアコンタクトの径を含む）を含む全体の大きさ を小さくする必要がある。このような大きさの低減により、チップ作動温度およ び金属ストリップおよびシリコンとコンタクトホールにおける金属導線との間の 境界部および金属ストリップにおける電流密度が増加することとなる。 同時にコンタクトホールの径が小さくなるとアスペクト比（すなわち段差部の 高さ／径）が増加するので、金属のステップカバレージが悪化する。コンタクト ホールにおけるステップカバレージがより小さくなれば、コンタクトホールにお ける電流密度が更に大きくなる。 ハイパワートランジスタは特に大電流を発生し、熱を生じる。デバイスが大電 流密度および高温で作動する結果、エレクトロマイグレーション効果によりアル ミニウム合金（一般に銅およびシリコンを含む）をベースとする配線がかなり高 速で劣化することとなる。電子の運動量移動によって生じるこのようなエレクト ロマイグレーション効果は、金属導線において空隙を生じたり、導線を切断する 原因となる。 金は良好な導体であり、アルミニウムよりも原子量が７倍大きい物質である。 従って金属をベースとする配線はエレクトロマイグレーション効果に対して極め て耐久性がある。しかしながらAu/Si共晶（〜３７０℃）のために下記のような 不可欠な性質を有する拡散バリアが必要である。 すなわち、 長期の高温安定性、 大電流密度、絶縁膜および金導線の双方への良好な付着性を備えた、良好な 耐エレクトロマイグレーション性、 良好な導電性、 ドープされた（ｎ＋およびｐ＋）シリコンへの接触抵抗が低く、コンタクト ホールにおけるステップ被覆率が良好であり、粒子化がないこと、 小寸法（〜１μｍ）に対してもプロセスラティテュードが広いこと 通常、金をベースとする配線は２つの方法で形成できる。 まず、拡散バリアおよび金の蒸発に基づくリフトオフ技術、すなわちTi/Pt/Au 金属のリフトオフを使用できる。第２に、プラズマエッチングされた金または電 気被覆された金導線と組み合わせられたスパッタリング技術を使用できる。 リフトオフ技術の主要な利点のうちの１つは、２μｍ以下の金属ピッチを計算 することがかなり容易となることである。リフトオフ技術を成功させるには金属 源とウェーハとの間の距離がかなり長い電子ビーム蒸発器を必要とする。例えば ６インチ径のウェーハでは、ウェーハ表面に対し直角な角というより、３度より も小さい蒸発金属の入射角度を得るのに距離を１４５ｃｍよりも大きくしなけれ ばならない。この結果、蒸発器のサイズは巨大なものとなり、貴重な金属の廃棄 量も極めて多くなる。更にフォトレジストプロフィルに対する条件もかなり大き くなる。すなわち厚みは２．５μｍよりも大きく、リエントラントプロフィルは 図１ｃに示すように負の傾斜（９０度よりも大）の側壁を有する。この技術はス テップカバレージを極めて小さくし、拡散バリアの信頼性の点で一貫して粒子に 極めて影響されやすい。 プラズマエッチングと組み合わされたスパッタリングおよび電気被覆技術は、 一般的な機器を使用すれば容易であり、リフトオフ技術と対照的に大きなウェー ハ径（＞６インチ）でも問題はない。しかしながらこの技術の欠点は、次のよう な深刻なプロセスの問題により、４μｍよりも小さい金属ピッチに縮小すること が困難であることである。 金属被覆浴内でのフォトレジストの損失 被覆速度が形状に依存していること、および大きなサイズの形状では微細な ラインを被覆することが困難であること 拡散バリアの電気被覆および保護に使用されるスパッタリングされたＡｕ膜 のウェットエッチ後にＡｕ導線表面が過度に粗くなること 拡散バリアにおいてエッチングによりアンダーカットが生じること プラズマエッチング技術を用いても、被覆された金の層はフォトレジストの代 わりにエッチングマスクとして作動しなければならないので、所定のアンダーカ ットを解消することは困難である。 金は拡散バリアよりもより軟質であるので、プラズマエッチング方法において 強力な物理的なスパッタリング効果を適用することは困難である。同時に金のエ ッチングマスクはフォトレジストエッチングマスクのような有機ポリマーを用い てもサイドパッシベーションを行うことはできない。従って、マイクロ回路の配 線に対してはエッチングアンダーカットを抑制することは極めて重要である。 過去においてTiWおよびTiW(N)（この式は化学量論的組成を表示するものでな く（Ti＝１０重量％に対応する）Ｘ＝０．３０の陰極組成から得られるTix W1-X の疑似合金を意味する）と表示するチタン- タングステンおよび／または窒化チ タン- タングステンが使用されてきた。スパッタリングされるTiWおよびTiW(N) 膜の実際の組成はスパッタリングパラメータによって変わり、従って拡散バリア およびお付着層等としての膜の性質を変える。 これまではパッケージのためのAl(ボンドパッド)/TiW(N)-TiW/Au（ワイヤーま たはバンプ）のＩＣ配線として、Si/TiW/AlまたはPtSi/TiW/Alの金属被覆系にお いて、TiWおよびTiW(N)の拡散バリアが使用されてきた。 ジェイ・エー・カニンガム外は、１９７０年１１月の、信頼性に関するＩＥＥ Ｅトランザクション、Ｒ−１９、第４号、１８２−１８７頁の、「数個の集積回 路金属被覆系の耐腐食性」において、Al(ボンドパッド)/TiW/Au(ワイヤ)の金属 被覆系について論じ、アール・エス・ノーウィキ外は、１９７８年、固体薄膜 第５３号の１９５−２０５頁の「アルミニウム上でのTiW/Au金属被覆の研究」で 、Al(ボンドパッド)/TiW/Auの金属被覆について論じている。このノーウィキ外 の論文では、TiW膜が比較的純粋な場合、３００℃で６分間でTiWとAuが広範に相 互に混合する旨の見解が記載されている。更に彼らは、TiW(N,O)の反応スパッタ リングされた膜がかなりの大きさで拡散バリアの性質を改善することも認めた。 TiW(N,O)膜における窒素および酸素濃度は、それぞれ約４２原子％および約８原 子％であったTiW(N,O)膜における酸素原子は、スパッタリングチャンバ内の残留 ガスから意図的に得たものではなかった。TiW(N,O)膜は、最小の固有応力を有し ていたが、酸素が約４原子％のTiW(O)膜は引っ張り応力を有していた。 アール・ケイ・シャーマ外に対する２つの特許は、ＴＡＢ（テープ自動ボンデ ィング）またはワイヤボンディング用のA1（ボンドパッド）/TiW(N)(1.5-3.0kÅ )/TiW(0.5-1.0kÅ)/Au(2-7k Å)の金属被覆系において、TiW(N)／TiWの二重層拡 散バリアを使用することを開示している。例えば１９８９年１１月１４日付の米 国特許第4,880,708号および１９９０年５月２２日付の米国特許第4,927,505号を 参照されたい。括弧内に好ましい厚さの間隔が記載されている。Ar内に少なくと も３０重量％のN2を含む混合ガスを用いたスパッタリングにより、TiW(N)膜が得 られた。スパッタリング技術についての情報はない。 W内にTiを含む主な理由は、境界部で強力なTi-O結合が期待できるので、SiO2 膜に対する付着特性を改善することにある。Wに対するTiの最大溶解度は６００ ℃で約１０原子％にすぎない。Tiが過剰であれば、このTiはTiWの疑似合金内に 極微的に分散し、粒界および表面にも存在する。TiW陰極（ターゲット）のスパ ッタリング中にTi原子を酸化し、および／または窒化することによって、拡散バ リアの性質をかなり改善できる。粒界における安定なTiO2およびTiNの形成は、 重要な粒界の拡散を効果的にスローダウンさせるように見える。しかしながらTi 原子の酸化および窒化の主な欠点の１つは、SiO2およびTiWとの間の境界部にお いてTi-O結合を形成する能力がなくなったり、低下することである。 パッケージ用ではカニンガム外およびノーウィキ外は、Alボンドパッドの頂部 で直接TiW(N)を使用することに成功したが、この理由は、AlとWとの間の良好な 付着によって互いに金属間合金を形成できるからである。更にAl2O3を除くため 、 Al表面上およびパッシベーション膜上に強力なスパッターエッチを塗布すること が容易である。この強力なスパッターエッチは表面を粗くできるので、付着力を 増すことができる。いずれの方法においても、TiW(N)とSiO2（ＰＳＧ、ＢＰＳＧ ガラス）またはSi3N4との間の弱い付着力により、エッチ内に数ミクロンの横方 向の寸法が失われていても、通常、拡散バリアはパッシベーション膜を覆うよう に、ほぼ１０μｍを被覆しているので、信頼性に影響しない。 しかしながら金属ピッチが１．５μｍ程度に小さくできるマイクロ回路の配線 では、状況は全く異なる。コンタクトホール（＜１μｍ）を有するSiO2膜と拡散 バリアとの間の付着強度はエッチアンダーカットのサイズおよび信頼性に決定的 に影響する。この場合、１０分の１ミクロンが極めて重要であれば、コンタクト ホールのエッジ上で拡散する場合のカバーレージ（図１ｅ）は１ミクロンの１０ 分の１の数倍となり得る。一般にスパッターエッチの用途は、ＨＦ（高周波）パ ワートランジスタおよび高速デバイスのための接合部の深さが極めて浅いので、 極めて限定されている。 デニング外は、１９８４年ＩＥＥＥ／国際信頼性物理学シンポジウム議事録３ ０−３６頁の「高温ＩＩＬ集積回路の信頼性」にて、ＩＣ配線のためのPtSi/TiW (250Å)/TiW(N)(2k Å)/TiW(250 Å)/Au(5k Å)TiW(500Å)の金属被覆系につい て論じている。この論文は３インチウェーハに使用されるリフトオフ技術につい て言及している。論文中、リフトオフ技術については詳細ではない。しかしなが らＩＣ製造における深刻なフィージビリティの問題がある。例えばＷ−金属（融 点＝５６６０℃）の蒸発および凝縮に関連した過度の量の熱の発生に起因して、 リフトオフのためにフォトレジストまたはあるポリマーのパターンを使用するこ とは極めて困難である。この理由は、熱および応力によりパターンが変形するか らである。更に３インチウェーハを用いる場合でも応力のレベルは極めて高いの で、形成されるAu導線はヒルロックおよびボイドを生じる。高い応力レベルによ りウェーハサイズの増加も制限される。TiおよびW金属の蒸発中にN2ガスを入力 すると、N分子との衝突により生じるステップカバーレージにより金属をリフト オフすることが困難となる。反応性蒸発中にるつぼ内の溶融TiおよびW金属は、N2 ガスと反応するので、膜の品質を再現することはほとんど不可能である。 本発明者の経験およびデニング外の論文で報告された経験によれば、SiO2とTi W(N)との間の付着強度は、熱不整合によって生じる応力に耐えるほど十分に強力 なものとは言えない。その理由は、TiW(N)のデポジション温度は１００〜３５０ ℃の範囲内となり、ＴＣＥ（熱膨張率）の差は４〜８ｐｐｍ／℃となり得るから である。このような弱い付着力は受け入れがたいほど大きなエッチアンダーカッ トを生じたり、コンタクトホールの側壁に小さなキャビティを残すことが多い。 ４２０℃にて３０分の間アニーリングをした後にバルクSiへの拡散のみならずAu 層へのSiの拡散が観察されているので、キャビティの形成は深刻な信頼性の問題 を生じている。 ケー・エー・ロレンツェン外は、「金属被覆方法」を発明の名称とする１９９ ２年１２月２２付の米国特許第5,173,449号において、マイクロデバイスの配線 用の（Auパターニングのための、後にエッチング除去されるエッチマスクとして 使用される）TiW(0.2-0.8kÅ)/TiW(N)(2-5k Å)/TiW(0.2-0.8kÅ)/Au(5-20kÅ)/ TiW(1-4kÅ)のための金属被覆方法を開示している。この方法の主要な工程は、 スパッタリングおよびプラズマエッチング方法に基づくものである。しかしなが ら、Au厚膜のプラズマエッチングは、アルゴンと酸素ガスによる純粋な物理的ス パッタリングに基づくものであるので、微細なラインのAu導線（１−１．２５μ ｍ以下の幅）をパターニングするためのプロセスラチチュード（フィージビリテ ィ）は低いようである。従って、Auエッチ後はAu、TiおよびW金属のエッチ残留 物を除去するのにHNO3でボイルすることが推奨される。しかしながら、TiWの表 面が既に酸化されていなければ、硝酸によるボイルによってTiW膜を容易に腐食 することができる。 同時にTiW表面を酸化すると、腐食されたエッチングマスクからのTiおよびW金 属のエッチ残留物を酸化させる原因となり得る。従って、クリーニング工程は効 果的でなく危険がある。また、酸化工程はAu膜とTiW膜との間、特に微細なライ ンのAu導線との付着上の欠陥を潜在的に生じる可能性がある。 ロレンツェン外は、米国特許第5,173,449号において、スパッタリングシステ ム（ニューヨーク州マテリアルリサーチ社のＭＲＣ−６０３）のパラメータ設定 、特にTiW(N)膜の反応性スパッタリングを行った後のN2ガスパージ方法の際のパ ラ メータ設定を詳細に述べている。しかしながら、TiW(N)膜の反応性スパッタリン グに決定的に重要な適用スパッタリング技術については記載がない。彼らはN2濃 度が１４−３８容積％にあるN2/Arガス混合物を使用している。ロレンツェン外 特許によって提案されている金属被覆方法はTiWの底部層が直接Si基板に接触し ているので、接触抵抗および高温安定性の点で最適なものではない。 発明の概要 本発明は、接点部にPtSiの薄膜を形成することにより、良好なオーミック接触 および安定性を提供するものである。PtSiおよびPtSi2が、接触抵抗を減少する ことは周知である。しかしながら、PtSi層はTiWをベースとする拡散バリアの安 定化層として働くことは知られていない。この安定化メカニズムは応力バッファ のような熱力学的または機械的特徴のいずれかであり、その正しいメカニズムは まで確立されていない。TiW膜が応力に敏感であり、この固有応力は引っ張り応 力であることも周知である。TiW膜とバルクSi（ｐ＋およびｎ＋ドープ型）との 間の直接接触は、高温（４２０℃）では安定していない。 本発明はＲＦ反応性スパッタリング技術によって得られる窒化TiW、TiW(N)を 使用することにより、極めて安定な拡散バリアを提供するものである。異なる技 術によってスパッタリングされた拡散バリアの比較研究は、ＳＩＭＳ（二次イオ ン質量スペクトロメータ）およびＳＥＭ（走査型電子顕微鏡）によって行われて いる。ＤＣマグネトロンおよびＲＦマグネトロンスパッタリングによって得られ るTiW(N)膜の安定性は、ＲＦスパッタリングされた膜よりもかなり劣る（第２図 および第５図）。 ＲＦ反応性スパッタリングのほうが優れていることにより、付着力およびステ ップカバーレージを改善するだけでなく、粒子の発生も減少する。同時にＤＣマ グネトロンスパッタリング技術はスパッタリングレートが大きいので、ＩＣの金 属被覆で専ら使用されている。 本発明はSiO2層とTiW層との間、および拡散バリアとAu層との間の付着力を良 好にせんとするものである。本発明はスパッタリングチャンバー内のH2Oおよび O2の残留ガスの量に応じた２種類の境界部を提供する。１０-7Torrよりも大きな 真空力では、信頼性を極めて高くするにはTiW(N)−Au（タイプＩ）の境界部が好 ましい。しかしながら中間またはかなり低い真空条件ではTiW−Au（タイプＩＩ ）の境界部が好ましい。後者のタイプは付着特性を若干改善するが、Au金属とTi 金属との間に金属間合金が形成されるので、寿命が短い。 付着力はTiW(N,O)膜内の酸素および窒素量に応じて決まる。Auの剥離は酸化物 を介し拡散バリア内へのAuの侵入を効果的に阻止する、境界部におけるTiO2の薄 膜によってほとんど生じる。デニング外の論文では、TiW(N,O)とAuとの間の付着 力は、TiWとAuとの間の境界部よりも弱いことが報告されている。この論文では 理由は説明されていない。しかしながら、リフトオフ技術に起因し、弱い付着力 は境界部におけるかなり多い酸素量（オーガー式電子顕微鏡によれば、〜６％） およびTiW(N,O)における制御されない窒素量（この量は過度に多くなる可能性が ある）に大きく依存し得る。 SiO2とTiW膜の底部接着層との間の付着強度はエッチアンダーカットおよびデ バイスの信頼性に重要な影響を与える。付着力が弱ければ合金化中の温度不整合 によりコンタクトホール内に小さなキャビティ（クレバス）が容易に生じる。こ の結果、Si基板へのAu原子の表面拡散およびAu導線内へのSi原子の表面拡散が大 幅に促進される。 本発明は、マイクロデバイスの配線のための耐食性金属被覆方法も提供するも のである。 従って、本発明は半導体デバイス、特にシリコン基デバイスの金の配線に関す る。本発明は、信頼性が良好であり、寿命の長い大電流および高温動作のための デバイスに関する。本発明は、〜３７０℃における金とシリコンの共晶による金 とシリコンとの間の２つのタイプの多層拡散バリアに関する。 本発明は、シリコン基板への接触抵抗が低く、SiO2（専らＰＳＧおよびＢＰＳ Ｇのドープされたガラス）およびSi3N4の絶縁層および金導線に対する付着力が 良好な多層拡散バリアに関する。 本発明はプラズマエッチにおいて小さなアンダーカットを生じる多層拡散バリ アにも関する。 本発明は更に、拡散バリアの最も重要な性質、例えば温度安定性が長期にわた って高く、付着力が良好であり、粒子化が少なく、コンタクトホール内のステッ プカバーレージが良好であり、金属ピッチが１．５μｍ以下でもプロセスラチチ ュードが広い特性を得るのに適した反応性スパッタリング技術にも関する。 更に本発明は、微細形状の金導線の多量生産に適した、容易にフィージブルな 、コスト的に有効な金属被覆方法にも関する。 図面の簡単な説明 次に、下記の図面を参照し、本発明について説明し得る。 第１ａ図−１ｇ図は、マイクロデバイスの配線の製造シーケンスを示す。 第２図は、（N2中にて）２８０時間の間４２０℃にてアニーリングした後のＲ Ｆ反応性スパッタリングされたタイプＩの金属被覆方法のＳＩＭＳ分析を示す。 これら多層はPtSi(200Å)/TiW(250 Å)/TiW(N)(1.8k Å)/Au(1k Å)から成る。 第３図は、（N2中にて）３０分間４２０℃にてアニールされたＤＣマグネトロ ン反応性スパッタリングされた拡散バリアのＳＩＭＳ分析を示す。これら多層は PtSi(200Å)/TiW(N)(3k Å)/TiW(1kÅ)/Au(10kÅ)から成る。 第４図は、（N2中にて）３０分間４２０℃にてアニールされた後のＲＦマグネ トロン反応性スパッタリングされたタイプＩＩの金属被覆方法のＳＩＭＳ分析を 示す。これら多層はPtSi(200Å)/TiW(250 Å)/TiW(N)(1.8k Å)/Au(12kÅ)から 成る。 第５図は、（N2中にて）９０時間４２０℃にてアニールされた後のＲＦ反応性 スパッタリングされたタイプＩＩの金属被覆方法のＳＩＭＳ分析を示す。これら 多層はPtSi(200Å)/TiW(250 Å)/TiW(1kÅ)/TiW(250 Å)/Au(1k Å)から成る。 発明の詳細な説明 マイクロ回路の配線のためのPtSi/TiW/TiW(N)/Au（タイプＩ）およびPtSi/TiW /TiW(N)/TiW/Au（タイプＩＩ）の２つの金属被覆方法および関連する方法につい て説明する。これら金属被覆方法は１．５μｍ以下程度の小さい金属ピッチのＩ Ｃ配線が可能である。これら金属被覆方法は連続的な高温および大電流作動に関 して信頼性がある。 本発明によれば、マイクロデバイスの配線のためのTiW/Au、TiW(N)/AuおよびT iW(N)/TiW/Auタイプの金属被覆方法の欠点が、拡散バリアとしての付着力および 高温の長期信頼性の点で改善される。本発明は金属被覆系全体を１μｍのライン 幅のレンジに小さくできる可能性を与えるものである。本発明はフィジビリティ の問題が全くないか、わずかしかない。同時に本発明は最もコストパフォーマン スの高い金属被覆方法のうちの１つである。 本発明は次の２つの金属被覆方法および関連する方法から成る。 タイプＩ：PtSi(0.1-0.45kÅ)/TiW(0.2-0.5kÅ)/TiW(N)(1.0-2.0k Å)/Au(0.3 -1.0k Å)/Au(7-15kÅ、電気被覆) タイプＩＩ：PtSi(0.1-0.45kÅ)/TiW(0.2-0.5kÅ)/TiW(N)(1.0-2.0k Å)/TiW( 0.1-0.5k Å)/Au(0.3-1.0k Å)/Au(7-15kÅ、電気被覆) スパッタリングチャンバー内が高真空（＜１０-7Torr）条件では、タイプＩの ほうが良好であると考えられるが、中間またはかなり低い真空（＞１０-7Torr） 系ではタイプＩＩのほうが良好である。いずれのケースでもTiW(N)膜の反応性ス パッタリングを行うにはAr内のN2量は５−１０容積％である。付着多層および拡 散バリアのオーミック接触および安定性を良好にするため、コンタクトホール内 にPtSiの薄膜(100-400Å)を形成する。本発明は（好ましくは他の金属用の装置 と同じスパッタリング装置内で）スパッタリングするか、またはSi基板の無酸素 表面で蒸発させることにより純粋なpt金属（ptSi厚みの約半分）のデポジットを 含む。膜厚に関しシリコン化方法を不定にするにはネイティブなSiO2の薄膜（＜ ２０Å）で十分である。３０分間６００−６２０℃にてアニールすることにより Nの不活性雰囲気内でPtSi層の形成を行うことが好ましい。余分なpt金属はHNO+3 HCl溶液の混合物を用いて従来方法で剥離することが好ましい。 TiW膜の第１接着層をスパッタリングする前にPtSiおよびSiO2膜の表面にそれ ぞれあるネイティブなSiO2およびH2Oを除去するため、ＲＦスパッタリング技術 によりマイルドなスパッタリングエッチングを行うことが好ましい。スパッタリ ングエッチンを行わない場合、SiO2表面に結合した水素であるOH基の単層および 水分を除くことが極めて困難である。SiO2表面に付着できない主な理由の１つは 、水素が結合した表面の水分およびスパッタリングチャンバー内のH2OおよびO2 の残留ガス濃度が過度に高いことである。 ターゲット表面をクリーンにし、スパッタリングチャンバー内のH2OおよびO2 の残留ガスをゲッタリングするため、数分（２−５分）の間、TiWターゲットに よるプリスパッタリングを行うことが好ましい。 TiWの薄膜（２００−５００Å）をスパッタリングし、接着層として使用する 。このTiW膜の純度および厚みは重要である。膜内の酸素および窒素の量が多い と、SiO2膜に対する接着力が弱くなる原因となる。TiW膜が厚いと、PtSi層からS i原子を引き寄せることによりある量のシリサイドを形成する傾向がある（第３ −５図）ので、TiW膜が過度に厚いことは好ましくない。PtSi層がない場合、TiW 膜の安定性は極めて悪い。Si基板へのTi原子およびW原子のかなり高速の拡散が 観察された。 N2およびArの混合物を用いたＲＦスパッタリング技術により、反応性スパッタ リングされたTiW(N)膜(1.0-2.0k Å)が得られる。 このガス混合比（Ar内のNモード＝５−１０容積％）は窒素とTi原子およびW原 子との化学的反応速度を決定するＲＦパワー密度（Ｗ/ 平方cm）、圧力（１０− １５mTorr）、N2ガス流量およびウェーハ温度によって決まる。 タイプＩの構造体内でAu層との付着性を良好にするのに必要な比較的酸素のな いTiW(N)膜を得るには、ＲＦパワー密度が大きい（＞１．５Ｗ/ 平方cm）ことが 好ましい。このようなＲＦ反応性スパッタリングされたTiW(N)膜は、実際の拡散 バリアとして機能する。膜内の窒素および酸素（残留ガスから意図的に含まれる ものではない）の量を制御することは、拡散バリアの性質、付着力、シート抵抗 および応力をバランスさせるのに極めて重要である。TiW(N)膜内の窒素および酸 素の濃度が多くなればなるほど拡散バリアは良好となる。しかしながらかかる膜 はAu層への付着力が過度に弱くなり、抵抗率が過度に大きくなる。TiW(N)膜の抵 抗率は一般にかなり純粋なTiW膜の３倍よりも大きい。本明細書の他の箇所で述 べたように、付着力が喪失する効果はTiW(N)膜の表面にTiO2のような酸化物が形 成されることに起因するものである。 適当なスパッタリング技術を選択することもTiW(N)膜の品質に重要な影響を与 える。本発明はＲＦおよびマグネトロンに関連した（ＤＣマグネトロンおよびＲ Ｆマグネトロン）スパッタリング技術によって得られるTiW(N)膜の本質的な差異 を明らかにするものである。ＳＩＭＳ分析によって（N2にて）２８０時間の間４ ２０℃にてアニールされた、ＲＦスパッタリングされたTiW(N)膜のほうが優れて いることが実証されている（第２図）。このＳＩＭＳ分析はAu層とTiW(N)層との 間の付着力が良好であることも示している。第３図および第４図においてそれぞ れN2中にて３０分間４２０℃にてアニールされた、ＤＣマグネトロンでスパッタ リングされた拡散バリアと、ＲＦマグネトロンでスパッタリングされた拡散バリ アのＳＩＭＳ分析が示されている。 ＤＣマグネトロンスパッタリング技術およびＲＦマグネトロンスパッタリング 技術の双方は、かなり不安定な拡散バリアを生じる。マグネトロンはマグネトロ ン直下で極めて強いプラズマを発生するので、これらマグネトロンに関連した反 応性スパッタリング技術はウェーハおよびTiWターゲット（陰極）に対して窒素 の不均一な化学的反応を生じさせる。この結果、ウェーハではTiW(N)膜の不均一 な窒化が生じる。このようなターゲットの強くかつ不均一な窒化によって粒子が 生じる。これまでに、TiW(N)膜のマグネトロンに関連した反応性スパッタリング の否定的なこの種の作用について指摘している者は、明らかに一人もいない。し かしながらマグネトロン直下のターゲット内のキャビティ形成に起因する低いス テップカバーレージの周知の否定的作用は、回転またはスキャニングマグネトロ ンを用いる最新技術によって改善できる。しかしながら進歩した技術を用いても 不均一な窒化は完全には解消できない。 本発明は接着層が必要とされる場合のタイプＩＩの金属被覆方法におけるAu層 下の純粋なTiW層の適当な厚さの重要性を開示するものである。これまでに（ノ ーウィキ外の論文内で）SiとAuとの間の拡散バリアとして比較的純粋なTiW膜が 不安定であることがここに報告されている。 Au-Ti金属間合金の役割によって、新しい破壊メカニズムが説明された。高温 （〜４００℃）においてTiWの接着層は安定性を喪失し、Au層内にTi金属が上方 に拡散した後、Au-Ti金属間合金を形成し始める（第３および５図）。このAu-Ti 金属間合金の量は、高温での拡散バリアに対する引っ張り応力のレベルを決定す る。この拡散バリアに対する引っ張り応力は、バルクSiへのAuの拡散およびAu層 内へのSiの拡散を促進する。 これがタイプＩＩバリアの主な破壊メカニズムのうちの１つである。従って、 TiWの薄膜（例えば１００−５００Å）を選択することが重要である。TiW(N)膜 をデポジットした後は、スパッタリングチャンバーおよびTiWターゲット（陰極 ）表面の双方から窒素源を除くことが重要である。このような窒素源の除去は、 タイプＩＩ法における接着TiW層をスパッタリングする前に、例えばチャンバー 内を注意深く廃棄し、TiWターゲットにより（２−５）分間、プリスパッタリン グを行うことによって実行する。この理由はターゲット表面はTiW(N)膜のスパッ タリング中に窒化されるからである。 タイプＩに対しTiW(N)またはタイプＩＩに対しTiW膜の最終接着層をデポジッ トした後、純粋Au膜を形成し、下方の層に対する付着力を増すように、高いスパ ッタリングレートで（真空状態を破ることなく）その場所においてAuの薄膜（０ ．３−１．０ｋÅ）をスパッタリングする。このAuの薄膜をスパッタリングする 前にAuターゲットを用いて短時間（０．５−１分）のプリスパッタリングを行う ことが好ましい。このAu薄膜はTiW膜およびTiW(N)膜への酸化および化学的な腐 食に対する保護膜として働く。この薄膜は更にAu導線の電気被覆（７−１５ｋÅ ）に対する導通および開始膜としても働く。 拡散バリアの破壊メカニズムについて先に説明したように、Au-Ti金属間合金 を形成する性質がないタイプＩ（第１ｂおよび２ｂ図）の金属被覆方法は、タイ プＩＩ（第１ｃ図）よりも、より安定している。第５図は、（N2中にて）９０時 間の間４２０℃でアニールした後のタイプＩＩの拡散バリアのＳＩＭＳ分析を示 す。Ti金属の上方への拡散およびバルクSi内へのTi、W、Pt金属の上方への拡散 は明らかである。 PtSi層はSi原子に対しTiおよびW原子が競合した後に溶解される。バルクSi内 へのTi、WおよびPtSi原子の移動メカニズムはシリサイドの形成と同じように見 える。しかしながら、タイプＩＩのバリアでの高温および大電流動作の条件を容 易に満たす。ＨＦ用パワートランジスタは歩留まりの損失を起こすことなく、４ ２０℃で４０時間の間、熱負荷に耐えることができる。この結果は、作動温度が １３０℃でEa=0.9eV（Ea＝アーレニウス方程式内の活性エネルギー、Ａ＊exp(-E a/kT)、（ここでＡおよびk(ボルツマン)は定数であり、T＝絶対温度））の条件 での２００年を越える寿命に対応する。 第１ａ−１ｇ図を参照すると、これら図には本発明を実施する方法が示されて いる。第１ａ図は、Si基板１を示しており、このSi基板１は通常はSiOまたはSi3 N4/SiO2またはSiO2/Si3N4/SiO2膜２の絶縁層で被覆されている。この絶縁膜２は 、コンタクトホールを形成するようにプラズマエッチまたはウェットエッチまた はウェット／ドライ（プラズマ）エッチの組み合わせによって開口されている。 拡散バリアのステップカバーレージを良好にするには、若干傾斜されたコンタク トホールが好ましい（下記参照）。これらコンタクトホールを介しSi基板１内に いくらかのドーパント（ｎおよびｐタイプ）を埋め込みまたはデポジットし、高 温（〜１０００℃）で駆動することができる。コンタクトホール内に形成された SiOの薄膜を脱酸した後、pt薄膜（１００−２００Å）をスパッターまたは蒸発 してもよい。この脱酸は希釈された（１−２％）のＨＦ水溶液内にSi基板１を浸 漬することによって実行する。 N2の不活性雰囲気内で６００℃−６２０℃にて３０分間アニールすることによ り、PtSi層３を形成する。最終的な過剰pt金属は王水（HNO3+3HCl）内で剥離す る。 第１ｂ図および第１ｃ図は、本発明のタイプＩおよびタイプＩＩの金属被覆方 法をそれぞれ示す。注意深くポンプダウンし、ＲＦスパッタリングモードにより マイルドなスパッタリングエッチングを行った後にTiWの薄膜（２００−５００ Å）４をスパッタリングする。このTiW膜４は絶縁膜２に対する接着層として働 く。 接着強度はTiW膜４の純度に応じて決まり、この純度はスパッタリングチャン バー内のH2OおよびO2の残留ガスレベル、スパッタリングレートおよびSiO2２の 表面に対する水素結合水によって決まる。TiW膜４内の酸素量を最小にするには 、１０-7Torrより低い真空レベルおよび高スパッタリングレートが好ましい。し か しながら、マイルドなスパッタリングエッチングを行わない場合、SiO2表面２に H2Oの単一層が化学的に（水素結合）結合するので、付着力を最適にすることは 困難である。 マイルドなスパッタリングエッチングを行うと、表面２および３が物理的に粗 くなるので、付着力を増すことにもなる。ここでPtSi層３を過度に破壊しないよ うに注意することが極めて重要でもある。ほとんどのケースにおいて、〜５０Å の厚みの損失は許容できるものであるようである。上記対策の外にチャンバー内 のH2OおよびO2のような残留ガスを除き、ターゲットをクリーンにするため、２ −５分間TiWターゲット（陰極）をプリスパッタリングすることが好ましい。絶 縁膜２とTiW接着層４とが強力に接着することはエッチングを最小にし、シリコ ン基板１内へのAu９の表面拡散を防止するという重要な意義がある。この理由は 、温度の不整合によって生じた応力は、コンタクトホールとTiW層４との間にキ ャビティを形成し得るからである。 ＲＦ反応性スパッタリング技術によりTiW(N)膜（1.0-2.0kÅ）５の実際の拡散 バリアを逐次スパッタリングする。ＲＦパワー密度は１．５Ｗ／平方ｃｍであり 、Arガスフロー内のＮ濃度は５−１０容積％であることが好ましい。１０mTorr のガス圧力はステップカバーレージ、応力およびスパッタリングレートと妥協し て決まる。また、ステップカバーレージはコンタクトホールのアスペクト比、コ ンタクトホールのサイド角、スパッタリングパラメータ（特に圧力）およびスパ ッタリング技術に応じて決まる。 TiW(N)膜はTiW膜よりもステップカバーレージを小さくし、より多量の粒子を 発生する性質があることは明らかである。しかしながらこれらの否定的な効果の 減少はマグネトロン連動反応性スパッタリング技術（ＤＣおよびＲＦ）と比較し たＲＦ反応性スパッタリング技術を用いれば極めて小さい。ほとんどの場合、Ｒ Ｆ反応性スパッタリングされた膜の安定性はマグネトロン連動反応性スパッタリ ングで得られた膜よりも優れている。 N2ガスをパージし、Auターゲットを短時間（０．５−１分）プリスパッタリン グした後に、Au７（第１ｂ図）の薄膜（３００−１０００Å）を逐次スパッタリ ングする。TiW(N)膜の後に真空状態を除くことなくAuのスパッタリングを実行す ることが重要である。そのようなスパッタリングを行わない場合、TiW(N)膜の表 面にTiOが形成されることにより、付着力がなくなったり、Auが剥離する原因と なる。膜圧が薄くても良好な接着力を得るには、大きなＲＦパワー密度を使用す ることが好ましい。 タイプＩＩの金属被覆方法（第１ｃ図）を参照すると、チャンバー内のN2ガス を注意深くパージし、TiWターゲットを２−５分間プリスパッタリングした後、T iW６の接着層（１００−５００Å）をスパッタリングする。ターゲットをプリス パッタリングする理由は、TiW(N)膜のスパッタリング中にターゲット面が窒化す るからである。Au膜７のスパッタリングはタイプＩの場合と同じであ得。 第１ｄ図は、Au膜７を覆う（リエントラント）フォトレジストパターン８を示 す。Au電気被覆のためのフォトレジストパターンは従来の光学的リソグラフィプ ロセスによって得ることができる。被覆されたAu９を覆う最終パッシベーション 膜１０のステップカバーレージを良好とするには、リエントラント（角度＞９０ 度）または垂直フォトレジストプロフィル８を形成することが好ましい。極めて 小さい寸法の金属ピッチ（１．５−４μｍ）に対して画像反転フォトレジスト（ ヘキスト社のＡＺ５２１８ＥまたはＡＺ５２１４Ｅ）とｉライン（波長＝３６５ ｎｍ）またはｇライン（４３６ｎｍ）のウェーハステッパー露光とを組み合わせ ると、リエントラントプロフィルを備えた十分に厚いレジスト（＞１．５μｍ） の半ミクロンのレジストパターンを容易に形成できる。 垂直レジストプロフィルを発生できる標準的な保持フォトレジストでも、ほと んどの場合、極めて良好に働く。レジストパターンをハードバッキング（十分な 空気またはN2フローを用いて〜１１５℃／３０分）した後、Au表面７をクリーン にするには、O2プラズマデスカムを使用しなければならない。汚れたAu表面は被 覆を開始しないので、このようなプラズマデスカムは重要である。 第１ｅ図は、フォトレジストパターン８を備えた電気被覆されたAu９を示す。 Au被覆浴はレジストの損失等を発生させる原因となるAuCN錯体に基づくものでは なく、NaAuSO3錯体に基づくものである。適正なＰｈ値（７．２−９．５）を備 えた後者の被覆浴はフォトレジストパターンに対してかなりゆるやかである。こ の浴はAuプロフィル９内にプレイナー化効果が示されているレベラーも含む。ほ とんどのＩＣ用に対して、Au厚みは０．７−１．５μｍで十分である。 しかしながら、より厚いレジストを用いるＴＡＢ（テープ自動化ボンディング ）に対しては、このAuの厚みをAuバンプ（〜２５μｍ）のレンジまで容易に増す ことができる。 Au導線９を被覆した後、アセトン内でフォトレジスト８を剥離し、プロパノー ルおよびＤＩ水（脱イオン化）内で逐次ウェーハを洗浄する。フォトレジストを 剥離した後、Auの薄膜７をウェットエッチングする前に、Au表面をクリーンにす るよう、再び０プラズマのデスカムを実行しなければならない。 第１ｆ図は、被覆されたAu導線９と、Au７のウェットエッチングされた薄膜と 、TiW６（タイプＩＩの場合のみ）のプラズマエッチングされた接着層と、TiW(N )５の拡散層と、TiW４の底部接着層のプロフィルを示す。層６、５および４のプ ラズマエッチングはSF6ガスをプラズマモード（ＲＦ陽極カップリング）を使用 するか、またはＲＩＥ（反応性イオンエッチング、ＲＦ陰極カップリング）モー ドのドライエッチャーを使用することにより実行できる。エッチアンダーカット を最小にするにはＲＩＥモードのドライエッチャーを使用することが好ましい。 H2O溶液により層６、５および４に対しウェットエッチを適用することは好まし くない。ウェットエッチはアンダーカットを生じさせる原因となり、TiW(N)層５ に対しては過度に低速である。 層７、（６）、５および４をエッチングした後、オーミック接触を良好にし、 金属間の混合を高めて付着力を良好にするためのN2雰囲気内で３０分間４２０℃ でアニーリングを実行する。 第１ｇ図は、Au導線９およびPESiN x（プラズマエンハンス型窒化シリコン、 ４−５ｋÅ）のパッシベーション膜１０の最終プロフィルを示す。このパッシベ ーション膜１０は機械的損傷および化学的損傷（侵食）の双方からAu導線９を保 護するものである。このような配線方法はパッシベーション膜がなくても侵食を 受けない。その理由は、N2雰囲気内のアニーリングおよび空気への露出がTiWお よびTiW(N)膜６、５、および４の全露出表面において、TiNおよびTiO2の保護薄 膜を形成するからである。PESiN x膜の選択はSiO2よりも良好な熱伝達率にも依 存している。ハイパワートランジスタに対しては、信頼性に関し、有効な熱拡散 が極めて重要な性質となる。 PESiN x膜１０内のボンドパッドの孔開けは、クリティカルでないリソグラフ ィ工程の後にNF3またはCF4+O2（〜１０容積％）の混合物のエッチングガスによ り、従来のプラズマエッチングによって実行する。ボンドパッドの孔開けの後、 アセトンまたは他の溶媒中でフォトレジストを剥離する。 第２図は、N2内で２８０時間の間４２０℃にてアニールした後の、ＲＦ反応性 スパッタリングされた拡散バリアのＳＩＭＳ分析を示す。タイプＩの金属被覆方 法の多層は、次のとおりである。 この拡散バリアは苛酷な熱応力テストの後でも極めて安定であり、Au層とTiW( N)層との間の付着力は良好であるが、この理由は、TiW(N)層内へのAuの下方への 拡散が明らかに観察されるからである。TiW層とPtSi層との間ののオーミック接 触も良好である。Siイオンとptイオンの上方信号位置は明らかに重なり合ってい るので、PtSi層も無傷である。TiW(N)膜をスパッタリングするために、Arガス内 のN2量を１０容積％とする。 第３図は、N2内で３０分間４２０℃にてアニールされた、ＤＣマグネトロン反 応性スパッタリングされた拡散バリアのＳＩＭＳ分析を示す。この金属被覆方法 の多層は次のとおりである。 拡散バリアは比較的不安定である。Au層内へのTi原子およびSi原子の上方への 拡散のみならず、バルクSi内へのTi原子、W原子、Au原子およびpt原子の下方へ の拡散は極めて明らかである。 PtSi層の解離も明らかであり、Arガス内のN量は３０容積％である。拡散バリ アの不安定性はTiW(N)膜およびAu-Ti金属間合金の形成の原因となる、過度に厚 い接着層（１ｋÅ）に対し不適当な反応性スパッタリング技術となる。 第４図は、N2内で３０分間４２０℃にてアニールされた、ＲＦマグネトロン反 応性スパッタリングされた拡散バリアのＳＩＭＳ分析を示す。この金属被覆方法 の多層は次のとおりである。 拡散バリアは比較的不安定である。Au層内へのSi原子の上方への拡散のみなら ず、バルクSi内へのTi原子、W原子、Au原子およびpt原子の下方への下方も明ら かである。しかしながら、第３図で観察されたTi原子の上方への拡散は、この場 合、観察できない。PtSi層の解離は極めて明らかである。Arガス内のN2量は１０ 容積％である。拡散バルクの安定性は第３図の場合よりも若干良好である。この ような不安定性はタイプＩＩの構成を使用していても、TiW(N)膜のための不適当 な反応性スパッタリング技術によって生じたものである。 第５図は、N2において９０時間４２０℃にてアニールされたＲＦ反応性スパッ タリングされた拡散バリアのＳＩＭＳ分析を示す。タイプＩＩの金属被覆方法の 多層は次のとおりである。 拡散バリアは苛酷な熱応力テストを受けた後に不安定となる。Ti原子およびW 原子の上方への拡散のみならず、Ti原子、W原子およびPt原子の下方への拡散も 明らかである。顕微鏡ではAu-Ti金属間合金の形成が観察可能である（ＳＥＭ） 。しかしながら、TiW(N)膜の厚みがわずか１ｋÅであっても、ＨＦ用パワートラ ンジスタの歩留まりを低下することなく、拡散バリアは４２０℃で４０時間まで の熱応力に極めて安定である。 上で実証したように、膜構造、厚みおよびスパッタリング技術を正しく選択す れば、長期の信頼性、SiO2、Si3N4および金の層に対する良好な付着性、および ｐ＋ホウ素およびｎ＋（リン、ヒ素またはアンチモニ）ドープされたシリコン基 板の双方に対する低い接触抵抗が実証される。TiW膜およびTiW(N)膜のシーケン シャルなデポジションを行うため、最も使用されているＤＣマグネトロンスパッ タリング技術の代わりにＲＦスパッタリング技術を適用することにより、長期の 信頼性、良好な付着性、コンタクトホールの良好なステップカバーレージおよび 少ない粒子化に関し重要な役割を果たす。 拡散バリアとしてのＲＦ反応性スパッタリングされたTiW(N)膜の安定性は、マ グネトロン連動反応性スパッタリング（ＤＣマグネトロンおよびＲＦマグネトロ ン）によって得られたバリアの安定性よりもより優れている。このような優秀性 は、ＳＩＭＳ（二次イオン質量スペクトロメータ）、ＳＥＭ（走査型電子顕微鏡 ）分析およびＨＦ用パワートランジスタの寿命によって立証されている。 タイプＩおよびＩＩの金属被覆方法は、長期の信頼性および接触抵抗の点でSi /TiW(N)/TiW/Au、Si/TiW/TiW(N)/TiW/AuまたはSi/TiW/TiW(N)/Auの公知の方法よ りも優れている。しかしながら、スパッタリングチャンバー内で良好な真空（＜ １０-7Torr）が得られる場合、タイプＩが好ましい。長期の高温安定性、プロセ スが簡単であること、およびエッチアンダーカットが少ないことによるプロセス ラチチュードが広い点で、タイプＩのほうがタイプＩＩよりも優れている。しか しながら、スパッタリングチャンバー内のH OおよびOの残留ガス量が貧弱なポン ピングシステムによりかなり多い場合、タイプＩＩはAuの剥離を防止する。タイ プＩＩにおけるTiW(N)層とAu層との間のTiW薄膜は、Au相互拡散による付着力を 増す。しかしながら厚いAu層の下方の純粋なTiW膜は、タイプＩＩの破壊を開始 するAu-Ti金属間合金を形成する要因となる。 タイプＩおよびタイプＩＩはＨＦ用パワートランジスタの歩留まりを低下させ ることなく、それぞれ少なくとも４２０℃／２８０時間および４２０℃／４０時 間の熱応力に耐える。タイプＩＩの最小の寿命でも１３０℃のデバイス温度での ２００年を越える作動に対応する。 スパッタリングおよび電気被服およびプラズマエッチングの良好に確立された 技術を提供することにより、金属被覆方法のフィージビリティとコスト効率はす ぐれたものである。 本明細書で説明した特定の実施例は、単に説明のためのものにすぎず、本発明 の精神および範囲から逸脱することなく、多数の変形例を利用できることは、当 業者には明らかとなろう。従って、本明細書の開示に基づき、当業者が考えつく ことのできる変形例は、次の請求の範囲内に含まれるものである。

Claims (1)

  1. 【特許請求の範囲】 １．シリコン基板上に絶縁層を形成する工程と、 前記基板の一部を露出するように前記絶縁層内にコンタクトホールを形成する 工程と、 前記基板上にて前記コンタクトホール内にPtSi層を構成する工程と、 前記PtSi層上にて前記コンタクトホール内にTiW層を形成する工程と、 前記TiW層上にて前記コンタクトホール内にTiW(N)層を形成する工程と、 前記TiW(N)層上にて前記コンタクトホール内にAu層を形成する工程とを備えた 、半導体デバイス上に配線を製造する方法。 ２．前記PtSi層は、接触抵抗を減少し、前記基板と接着層として働く前記TiW 層との間の境界部を安定化する請求項１記載の方法。 ３．前記絶縁層と前記TiW層との間の付着力を増すように、前記PtSi層の形成 後であって、前記TiW層の形成の前に、マイルドスパッタリングエッチングを行 う工程を更に備え、該マイルドスパッタリングエッチングは前記PtSi層上のSiO2 を更に除く、請求項１記載の方法。 ４．スパッタリングチャンバー内の、更にTiWターゲットの、表面からのH2Oお よびO2の残留ガスを減少するように、PtSi層の形成後であって、前記TiW層の形 成前にプリスパッタリングを行う工程を更に含む、請求項１記載の方法。 ５．前記TiW層は純粋なTiW膜である、請求項１記載の方法。 ６．TiW(N)層の形成後であって、Au層の前記薄膜をスパッタリングする前に、 プリスパッタリングとパージングの組み合わせにより、TiWターゲット表面およ びスパッタリングチャンバーから窒素を除く工程を更に含む、請求項１記載の方 法。 ７．前記Au層を形成する工程は更に、 前記TiW(N)層上にて、前記コンタクトホール内でスパッタリングをすることに よりAuの薄膜を形成する工程と、 前記Auの薄膜上にて前記コンタクトホール内でAuの被覆層を形成する工程とを 更に含む、請求項１記載の方法。 ８．溶液中で前記Auの薄膜をエッチングする工程を更に含む、請求項７記載の 方法。 ９．エッチングマスクとして働く前記被覆されたAu層を用いてプラズマエッチ ングにより、拡散バリアとして働く前記TiW(N)層および接着層として働く前記Ti W層をエッチングする工程を更に含む、請求項７記載の方法。 １０．その場所において、前記エッチング工程を実行する、請求項９記載の方 法。 １１．金を前記TiW(N)層内に相互拡散することにより、最適な接触力および付 着力を得るように、前記Au層をアニールする工程を更に含む、請求項１記載の方 法。 １２．前記配線はボンドパッドである、請求項１記載の方法。 １３．前記Au層上にPESiN xパッシベーション膜を形成する工程を更に含む、 請求項１記載の方法。 １４．厚みのレンジはPtSi(0.1-0.4k Å)/TiW(0.2-0.5kÅ)/TiW(N)(1.0-2.0k Å)/Au(0.3-1.0k Å)/Au(7-15kÅ、被覆）である、請求項１記載の方法。 １５．前記TiW(N)層および前記TiW層のスパッタリングのためのＲＦパワー密 度は、内部応力を解消するように同じ大きさである、請求項１記載の方法。 １６．前記TiW(N)層および前記TiW層のスパッタリングのためのＲＦパワー密 度は１．５Ｗ／平方ｃｍよりも大きい、請求項１記載の方法。 １７．シリコン基板上に絶縁層を形成する工程と、 前記基板の一部を露出するように前記絶縁層内にコンタクトホールを形成する 工程と、 前記基板上にて前記コンタクトホール内にPtSi層を構成する工程と、 前記PtSi層上にて前記コンタクトホール内に第１TiW層を形成する工程と、 前記第１TiW層上にて前記コンタクトホール内にTiW(N)層を形成する工程と、 前記TiW(N)層上にて前記コンタクトホール内に第２TiW層を形成する工程と、 前記TiW(N)層上にて前記コンタクトホール内にAu層を形成する工程とを備えた 、半導体デバイス上に配線を製造する方法。 １８．前記PtSi層は、接触抵抗を減少し、前記基板と接着層として働く前記第 １TiW層との間の境界部を安定化する請求項１７記載の方法。 １９．前記絶縁層と前記TiW層との間の付着力を増すように、前記PtSi層の形 成後であって、前記TiW層の形成の前に、マイルドスパッタリングエッチングを 行う工程を更に備え、該マイルドスパッタリングエッチングは前記PtSi層上のSi Oを更に除く、請求項１７記載の方法。 ２０．スパッタリングチャンバー内の、更にTiWターゲットの、表面からのH2O およびO2の残留ガスを減少するように、PtSi層の形成後であって、前記第１TiW 層の形成前にプリスパッタリングを行う工程を更に含む、請求項１７記載の方法 。 ２１．前記第１TiW層は純粋なTiW膜である、請求項１７記載の方法。 ２２．TiW(N)層の形成後であって、前記第２TiW層の形成前に、プリスパッタ リングとパージングの組み合わせにより、TiWターゲット表面およびスパッタリ ングチャンバーから窒素を除く工程を更に含む、請求項１７記載の方法。 ２３．前記Au層を形成する工程は更に、 前記第２TiW(N)層上にて、前記コンタクトホール内でスパッタリングをするこ とによりAuの薄膜を形成する工程と、 前記Auの薄膜上にて前記コンタクトホール内でAuの被覆層を形成する工程とを 更に含む、請求項２１記載の方法。 ２４．溶液中で前記Auの薄膜をエッチングする工程を更に含む、請求項２３記 載の方法。 ２５．エッチングマスクとして働く前記被覆されたAu層を用いてプラズマエッ チングにより、拡散バリアとして働く前記TiW(N)層および接着層として働く前記 第１および第２TiW層をエッチングする工程を更に含む、請求項２３記載の方法 。 ２６．その場所において、前記エッチング工程を実行する、請求項２５記載の 方法。 ２７．金を前記第２TiW層内に相互拡散することにより、最適な接触力および 付着力を得るように、前記Au層をアニールする工程を更に含む、請求項１７記載 の方法。 ２８．前記配線はボンドパッドである、請求項１７記載の方法。 ２９．前記Au層上にPESiN xパッシベーション膜を形成する工程を更に含む、 請求項１７記載の方法。 ３０．厚みのレンジはPtSi(0.1-0.4k Å)/TiW(0.2-0.5kÅ、第1)/TiW(N)(1.0- 2.0kÅ)/TiW(0.1-0.5kÅ、第2)/Au(0.3-1.0kÅ)/Au(7-15kÅ、被覆）である、請 求項１７記載の方法。 ３１．前記TiW(N)層および前記第１および第２TiW層のスパッタリングのため のＲＦパワー密度は、内部応力を解消するように同じ大きさである、請求項１７ 記載の方法。 ３２．前記TiW(N)層および前記TiW層のスパッタリングのためのＲＦパワー密 度は１．５Ｗ／平方ｃｍよりも大きい、請求項１７記載の方法。 ３３．前記配線は、シリコン基板上の絶縁層と、 前記基板の一部を露出するように前記絶縁層内に設けられたコンタクトホール と、 前記基板上の前記コンタクトホール内に設けられたPtSi層と、 前記PtSi層上の前記コンタクトホール内に設けられたTiW層と、 前記TiW層上の前記コンタクトホール内に設けられたTiW(N)層と、 前記TiW(N)層上の前記コンタクトホール内に設けられたAu層とを備えた、半導 体デバイス上の配線。 ３４．前記PtSi層は、接触抵抗を減少し、前記基板と接着層として働く前記Ti W層との間の境界部を安定化する請求項３３記載の配線。 ３５．前記TiW層は純粋なTiW膜である、請求項３３記載の配線。 ３６．前記Au層は更に、 前記TiW(N)層上の前記コンタクトホール内に設けられたAuの薄膜と、 前記Auの薄膜上に設けられたAuの被覆層とを更に含む、請求項３３記載の配線 。 ３７．前記配線はボンドパッドである、請求項３５記載の配線。 ３８．前記Au層上に設けられたPESiN xパッシベーション膜を更に含む、請求 項３３記載の配線。 ３９．厚みのレンジはPtSi(0.1-0.4k Å)/TiW(0.2-0.5kÅ)/TiW(N)(1.0-2.0k Å)/Au(0.3-1.0k Å)である、請求項３３記載の配線。 ４０．前記配線は、シリコン基板上の絶縁層と、 前記基板の一部を露出する前記絶縁層内に設けられたコンタクトホールと、 前記基板上の前記コンタクトホール内に設けられたPtSi層と、 前記PtSi層上の前記コンタクトホール内に設けられた第１TiW層と、 前記第１TiW層の前記コンタクトホール内に設けられたTiW(N)層と、 前記TiW(N)層上の前記コンタクトホール内に設けられた第２TiW層と、 前記TiW(N)層上の前記コンタクトホール内に設けられたAu層とを備えた、半導 体デバイス上の配線。 ４１．前記PtSi層は、接触抵抗を減少し、前記基板と接着層として働く前記第 １TiW層との間の境界部を安定化する請求項４０記載の配線。 ４２．前記第１TiW層は純粋なTiW膜である、請求項４０記載の配線。 ４３．前記Au層は、 前記第２TiW(N)層上の前記コンタクトホール内に設けられたAuの薄膜と、 前記Auの薄膜上に設けられたAuの被覆層とを更に含む、請求項４０記載の配線 。 ４４．前記配線はボンドパッド用開口部である、請求項４０記載の配線。 ４５．前記Au層上に設けられたPESiN xパッシベーション膜を更に含む、請求 項４０記載の配線。 ４６．厚みのレンジはPtSi(0.1-0.4k Å)/TiW(0.2-0.5kÅ、第1)/TiW(N)(1.0- 2.0kÅ)/TiW(0.1-0.5kÅ、第2)/Au(0.3-1.0kÅ)である、請求項４０記載の配線 。 ４７．厚みのレンジはPtSi(0.1-0.4k Å)/TiW(0.2-0.5kÅ)/TiW(N)(1.0-2.0k Å)/Au(7-15kÅ、被覆）である、請求項３３記載の配線。 ４８．厚みのレンジはPtSi(0.1-0.4k Å)/TiW(0.2-0.5kÅ、第1)/TiW(N)(1.0- 2.0kÅ)/TiW(0.1-0.5kÅ、第2)/Au(7-15k Å、被覆）である、請求項４０記載の 配線。
JP7521750A 1994-02-18 1995-02-14 高周波反応性スパッタリングされたタリウム、タングステンおよび金を備えたマイクロ回路用配線のための耐エレクトロマイグレーション金属被覆構造体 Pending JPH08512435A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US19835494A 1994-02-18 1994-02-18
US198,354 1994-02-18
PCT/SE1995/000152 WO1995022838A1 (en) 1994-02-18 1995-02-14 Electromigration resistant metallization structures for microcircuit interconnections with rf-reactively sputtered titanium tungsten and gold

Publications (1)

Publication Number Publication Date
JPH08512435A true JPH08512435A (ja) 1996-12-24

Family

ID=22733042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7521750A Pending JPH08512435A (ja) 1994-02-18 1995-02-14 高周波反応性スパッタリングされたタリウム、タングステンおよび金を備えたマイクロ回路用配線のための耐エレクトロマイグレーション金属被覆構造体

Country Status (15)

Country Link
US (3) US5821620A (ja)
EP (1) EP0695463A1 (ja)
JP (1) JPH08512435A (ja)
KR (1) KR100376955B1 (ja)
CN (1) CN1111907C (ja)
AU (1) AU688472B2 (ja)
BR (1) BR9505846A (ja)
CA (1) CA2160234A1 (ja)
FI (1) FI954942A (ja)
MX (1) MX9504299A (ja)
MY (1) MY115336A (ja)
NO (1) NO954040L (ja)
SG (1) SG52880A1 (ja)
TW (1) TW293928B (ja)
WO (1) WO1995022838A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336027A (ja) * 2003-04-16 2004-11-25 Showa Denko Kk ｐ形オーミック電極構造、それを備えた化合物半導体発光素子及びＬＥＤランプ

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY115336A (en) * 1994-02-18 2003-05-31 Ericsson Telefon Ab L M Electromigration resistant metallization structures and process for microcircuit interconnections with rf-reactively sputtered titanium tungsten and gold
JPH09125231A (ja) * 1995-10-30 1997-05-13 Fujitsu Ltd 導電膜とその形成方法及び磁気抵抗効果ヘッド
KR970052931A (ko) * 1995-12-11 1997-07-29 김광호 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법
US7510961B2 (en) 1997-02-14 2009-03-31 Micron Technology, Inc. Utilization of energy absorbing layer to improve metal flow and fill in a novel interconnect structure
US5933758A (en) * 1997-05-12 1999-08-03 Motorola, Inc. Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP2937998B1 (ja) 1998-03-16 1999-08-23 山形日本電気株式会社 配線の製造方法
US6153521A (en) * 1998-06-04 2000-11-28 Advanced Micro Devices, Inc. Metallized interconnection structure and method of making the same
SE515836C3 (sv) 1999-05-17 2001-11-06 Ericsson Telefon Ab L M Förfarande för tillverkning av en bipolär högfrekvent kiseltransistor samt effekttransistoranordning
SE516338C2 (sv) 1999-05-31 2001-12-17 Ericsson Telefon Ab L M RF-effekttransistor med kollektor upp
JP2001118927A (ja) * 1999-10-22 2001-04-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6316831B1 (en) * 2000-05-05 2001-11-13 Aptos Corporation Microelectronic fabrication having formed therein terminal electrode structure providing enhanced barrier properties
US6740603B2 (en) * 2001-02-01 2004-05-25 Texas Instruments Incorporated Control of Vmin transient voltage drift by maintaining a temperature less than or equal to 350° C. after the protective overcoat level
JP4571781B2 (ja) * 2003-03-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7144490B2 (en) * 2003-11-18 2006-12-05 International Business Machines Corporation Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer
US7307314B2 (en) * 2004-06-16 2007-12-11 Cree Microwave Llc LDMOS transistor with improved gate shield
US7531426B2 (en) * 2005-08-19 2009-05-12 Honeywell International Inc. Approach to high temperature wafer processing
US20070238222A1 (en) * 2006-03-28 2007-10-11 Harries Richard J Apparatuses and methods to enhance passivation and ILD reliability
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8071441B2 (en) * 2008-02-14 2011-12-06 Micron Technology, Inc Methods of forming DRAM arrays
JP5477286B2 (ja) * 2008-04-15 2014-04-23 住友電気工業株式会社 半導体装置およびその製造方法
TWI394239B (zh) * 2008-12-17 2013-04-21 Univ Ishou The integrated circuit with the isolation layer of metal ion migration and its encapsulation structure
CN102479744B (zh) * 2010-11-25 2014-02-26 上海华虹宏力半导体制造有限公司 铝填孔连线工艺
RU2494492C1 (ru) * 2012-06-07 2013-09-27 Общество с ограниченной ответственностью "Компания РМТ" Способ создания токопроводящих дорожек
KR101877878B1 (ko) * 2012-06-11 2018-07-13 에스케이하이닉스 주식회사 복층의 스토리지노드를 구비한 반도체장치 및 그 제조 방법
US20140209926A1 (en) * 2013-01-28 2014-07-31 Win Semiconductors Corp. Semiconductor integrated circuit
US20140264865A1 (en) * 2013-03-14 2014-09-18 Infineon Technologies Ag Semiconductor device and manufacturing method thereof
EP2793265B1 (en) * 2013-04-15 2017-06-07 Nexperia B.V. Semiconductor device and manufacturing method
US10192970B1 (en) * 2013-09-27 2019-01-29 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Simultaneous ohmic contact to silicon carbide
US9905658B2 (en) * 2013-11-26 2018-02-27 Nxp Usa, Inc. Transistors with field plates resistant to field plate material migration and methods of their fabrication
US9240450B2 (en) 2014-02-12 2016-01-19 Infineon Technologies Ag IGBT with emitter electrode electrically connected with impurity zone
US9401328B2 (en) 2014-12-22 2016-07-26 Stmicroelectronics S.R.L. Electric contact structure having a diffusion barrier for an electronic device and method for manufacturing the electric contact structure
US9704804B1 (en) * 2015-12-18 2017-07-11 Texas Instruments Incorporated Oxidation resistant barrier metal process for semiconductor devices
JP2018142562A (ja) * 2017-02-24 2018-09-13 株式会社村田製作所 半導体装置
US10903329B2 (en) * 2018-02-13 2021-01-26 Wisconsin Alumni Research Foundation Contact photolithography-based nanopatterning using photoresist features having re-entrant profiles
CN110459479B (zh) * 2018-05-07 2021-07-13 北京北方华创微电子装备有限公司 阻挡层沉积方法、金凸块的底层金属薄膜及其制备方法
US20220262754A1 (en) * 2021-02-18 2022-08-18 International Business Machines Corporation Sintering a nanoparticle paste for semiconductor chip join

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833842A (en) * 1970-03-09 1974-09-03 Texas Instruments Inc Modified tungsten metallization for semiconductor devices
US4042950A (en) * 1976-03-01 1977-08-16 Advanced Micro Devices, Inc. Platinum silicide fuse links for integrated circuit devices
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US4330343A (en) * 1979-01-04 1982-05-18 The United States Of America As Represented By The Secretary Of The Navy Refractory passivated ion-implanted GaAs ohmic contacts
US4300149A (en) * 1979-09-04 1981-11-10 International Business Machines Corporation Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements
US4354307A (en) * 1979-12-03 1982-10-19 Burroughs Corporation Method for mass producing miniature field effect transistors in high density LSI/VLSI chips
US4507851A (en) * 1982-04-30 1985-04-02 Texas Instruments Incorporated Process for forming an electrical interconnection system on a semiconductor
US4845050A (en) * 1984-04-02 1989-07-04 General Electric Company Method of making mo/tiw or w/tiw ohmic contacts to silicon
US4566026A (en) * 1984-04-25 1986-01-21 Honeywell Inc. Integrated circuit bimetal layer
JPS6212003A (ja) 1985-07-10 1987-01-21 株式会社フジクラ 自己潤滑性絶縁電線
US4965218A (en) * 1985-10-21 1990-10-23 Itt Corporation Self-aligned gate realignment employing planarizing overetch
JPH0691125B2 (ja) * 1985-11-20 1994-11-14 古河電気工業株式会社 半導体装置
US4702967A (en) * 1986-06-16 1987-10-27 Harris Corporation Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4732865A (en) * 1986-10-03 1988-03-22 Tektronix, Inc. Self-aligned internal mobile ion getter for multi-layer metallization on integrated circuits
US4907066A (en) * 1986-12-05 1990-03-06 Cornell Research Foundation, Inc. Planar tungsten interconnect with implanted silicon
US4753851A (en) * 1987-05-29 1988-06-28 Harris Multiple layer, tungsten/titanium/titanium nitride adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
US5055908A (en) * 1987-07-27 1991-10-08 Texas Instruments Incorporated Semiconductor circuit having metallization with TiW
US4787958A (en) * 1987-08-28 1988-11-29 Motorola Inc. Method of chemically etching TiW and/or TiWN
US4880708A (en) * 1988-07-05 1989-11-14 Motorola, Inc. Metallization scheme providing adhesion and barrier properties
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
US5173449A (en) * 1989-06-05 1992-12-22 Motorola, Inc. Metallization process
US5041191A (en) * 1989-11-13 1991-08-20 Rockwell International Corporation Diffusion barrier for thin film hybrid circuits
DE4129647B4 (de) * 1990-09-28 2009-02-12 Siemens Ag Vorderseiten-Metallisierung zum Drahtbonden für ein III-V Halbleiterbauelement und Verfahren
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
US5164331A (en) * 1991-10-03 1992-11-17 Hewlett-Packard Company Method of forming and etching titanium-tungsten interconnects
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
JP2861629B2 (ja) * 1992-05-27 1999-02-24 日本電気株式会社 半導体装置
US5286676A (en) * 1992-06-15 1994-02-15 Hewlett-Packard Company Methods of making integrated circuit barrier structures
US5249728A (en) * 1993-03-10 1993-10-05 Atmel Corporation Bumpless bonding process having multilayer metallization
US5343071A (en) * 1993-04-28 1994-08-30 Raytheon Company Semiconductor structures having dual surface via holes
MY115336A (en) * 1994-02-18 2003-05-31 Ericsson Telefon Ab L M Electromigration resistant metallization structures and process for microcircuit interconnections with rf-reactively sputtered titanium tungsten and gold

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336027A (ja) * 2003-04-16 2004-11-25 Showa Denko Kk ｐ形オーミック電極構造、それを備えた化合物半導体発光素子及びＬＥＤランプ
JP4502691B2 (ja) * 2003-04-16 2010-07-14 昭和電工株式会社 ｐ形オーミック電極構造、それを備えた化合物半導体発光素子及びＬＥＤランプ

Also Published As

Publication number Publication date
EP0695463A1 (en) 1996-02-07
FI954942A0 (fi) 1995-10-17
CA2160234A1 (en) 1995-08-24
WO1995022838A1 (en) 1995-08-24
SG52880A1 (en) 1998-09-28
AU688472B2 (en) 1998-03-12
US5920794A (en) 1999-07-06
TW293928B (ja) 1996-12-21
AU1828795A (en) 1995-09-04
MY115336A (en) 2003-05-31
MX9504299A (es) 1997-05-31
KR100376955B1 (ko) 2003-06-19
KR960702179A (ko) 1996-03-28
US5821620A (en) 1998-10-13
BR9505846A (pt) 1996-02-13
CN1125999A (zh) 1996-07-03
NO954040L (no) 1995-12-14
CN1111907C (zh) 2003-06-18
NO954040D0 (no) 1995-10-11
US6211568B1 (en) 2001-04-03
FI954942A (fi) 1995-11-24

Similar Documents

Publication Publication Date Title
JPH08512435A (ja) 高周波反応性スパッタリングされたタリウム、タングステンおよび金を備えたマイクロ回路用配線のための耐エレクトロマイグレーション金属被覆構造体
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
EP0395560B1 (en) Multilayered intermetallic connection for semiconductor devices
KR0134122B1 (ko) 반도체 디바이스
US6383920B1 (en) Process of enclosing via for improved reliability in dual damascene interconnects
US7294565B2 (en) Method of fabricating a wire bond pad with Ni/Au metallization
US20040182915A1 (en) Structure and method for bonding to copper interconnect structures
JPH0684911A (ja) 半導体装置およびその製造方法
US7294217B2 (en) Electrical interconnect structures for integrated circuits and methods of manufacturing the same
TWI438852B (zh) 形成遠後端製程(fbeol)半導體元件之方法
JP2951636B2 (ja) メタライゼーション構造を製造する方法
US6174798B1 (en) Process for forming metal interconnect stack for integrated circuit structure
EP0608603B1 (en) Copper-based metallization for hybrid integrated circuits
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JPH06314690A (ja) 半導体装置及びその製造方法
JP3956118B2 (ja) 半導体装置の製造方法及びその半導体装置
JP4527393B2 (ja) 半導体装置用Ｃｕ系合金配線及びその製造方法
JP3321896B2 (ja) Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置
KR100289685B1 (ko) 반도체디바이스의금속배선방법
TW457637B (en) Manufacturing process of metal line
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
JPH10308362A (ja) メタライゼーション構造
JPH1140516A (ja) 半導体装置の製造方法
JP2001093893A (ja) 半導体装置におけるタングステンプラグの形成方法
JPH0729851A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403