JPH0850850A - 電界放出型電子放出素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】電界放出型電子放出素子の電子放出特性の改
善、均一化に有効な構造およびその製造方法を提供す
る。 【構成】櫛型または楔型電子放出素子においては、ＳＯ
Ｉウェハの単結晶シリコン薄膜からエミッタまたはエミ
ッタとアノード電極とを加工し、それ以外の部分の単結
晶シリコン薄膜を除去し更に酸化シリコン層を少し掘り
下げて、その掘り下げた部分にエミッタから電子を引き
出すための電界印加用のゲート電極を設ける。単結晶シ
リコン薄膜を（１００）方位にし、異方性エッチングに
よりエミッタの先端や側面を（１１１）にすれば約５５
度の鋭いエッジをもつ。錐体型電子放出素子において
は、ゲート電極をＳＯＩウェハの単結晶シリコン薄膜と
し、単結晶シリコン基板上に（１１１）面で囲まれたピ
ラミッドを形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体微細加工技術を
用いた電界放出型の電子放出素子の構造およびその製造
方法に関する。

【０００２】

【従来の技術】近年、ディスプレイ、高速スイッチング
素子、各種センサなどへの応用を目的として微小真空管
が作られているが、そこでは、微小な電子源を巧みに形
成する技術がキィテクノロジィとなっている。従来、電
子源としては、加熱されたフィラメント等から放出され
る熱電子を利用する熱陰極型電子放出素子が多く用いら
れていた。しかし、熱陰極型電子放出素子は、加熱によ
るエネルギーの損失が大きい、予備加熱が必要であるな
どの問題点を有している。これらの問題点を解決るた
め、電界放出型（冷陰極型）の電子放出素子が注目され
てきており、幾つかの提案がなされている。

【０００３】図１１は、電界放出型電子放出素子の一例
を示す部分斜視図である。これを錐体型電子放出素子１
０１と呼ぶことにする。図に示すように、シリコン基板
１１に、モリブデン（以下Ｍｏと略記する）等からなる
円錐状のエミッタ１２を設け、このエミッタ１２を中心
にして開口部が設けられた酸化シリコン等の絶縁層１４
が形成され、更にその上に、前記円錐状のエミッタ１２
の先端部の近傍に、その端部が形成されたゲート電極１
３が設けられている。かかる構造の電界放出型電子放出
素子において、シリコン基板１１とゲート電極１３との
間に電圧を印加すると、電界強度の大きいエミッタ１２
の先端部から電子が放出される。

【０００４】図１３（ａ）ないし（ｅ）は、図１１の錐
体型電子放出素子１０１の製造方法を説明するための各
工程における部分断面図を示す。以下に図を参照しなが
ら工程を説明する。シリコン基板１１上に絶縁層１４を
形成し、更に電子ビーム蒸着法によりゲート電極１３と
なるＭｏ層１３１を被着し、フォトレジストを塗布し、
露光現像処理を経て第一パターン１６１を形成する［図
１３（ａ）］。次に、フォトレジストのパターン１６１
をマスクにしてＭｏ層１３１、絶縁層１４を選択的にエ
ッチングして第一の開口部１８１と第二の開口部１８２
を形成する。第一の開口部１８１が設けられたＭｏ層１
３１はゲート電極１３の形になる［同図（ｂ）］。次
に、シリコン基板１１を基板平面内で回転させながら、
一定の角度θだけ傾斜させてアルミニウム（以下Ａｌと
略記する）をゲート電極１３の上面および第一開口部１
８１の側面に蒸着してＡｌ層１９１を形成する［同図
（ｃ）］。次に、シリコン基板１１に対して垂直にＭｏ
を電子ビーム蒸着法により蒸着する。この時、ＭｏはＡ
ｌ層１９１の上面およびシリコン基板１１上だけでな
く、Ａｌ層１９１の側面にも堆積するので、第一の開口
部１８１の直径はＭｏ層１９２の堆積に伴って段々小さ
くなって行く。この第一の開口部１８１の直径の減少に
伴って、シリコン基板１１上に堆積されるＭｏの蒸着範
囲も次第に小さくなって行くため、シリコン基板１１上
には、ほぼ円錐状のエミッタ１２が形成される［同図
（ｄ）］。最後に、堆積したＭｏ層１９２およびＡｌ層
１９１を除去することにより、ほぼ円錐状のエミッタ１
２を有する錐体型電子放出素子１０１が形成される［同
図（ｅ）］。

【０００５】しかし、上記の製造方法による図１１の電
界放出型電子放出素子は、円錐状のエミッタ１２を蒸着
で形成するため、同じ形状を多数形成した際の再現性が
不十分となりやすい。そのため特に、先の尖ったエミッ
タ１２の最先端の曲率半径や、エミッタ１２とゲート電
極１３との間の距離に敏感な電子放出特性にバラツキが
大きいという難点がある。

【０００６】このような背景において、最近、新しい形
状の電子放出特性の均一性の良い電子放出素子が、金丸
と伊藤によってセミコンダクターワールド誌１９９２年
３月号６２ページに発表された。図１２にその電子放出
素子の部分斜視図を示す。これを櫛型電子放出素子１０
２とよぶことにする。シリコン基板２１の上の絶縁層２
４に絶縁層凸部２４１と絶縁層凹部２４２が形成され、
その絶縁層凸部２４１の上に、一辺に複数のエミッタ先
端部２２１を有するＭｏからなるエミッタ２２が載置さ
れている。そして、絶縁層凹部２４２には、エミッタ先
端部２２１に対向するように、ゲート電極２３が形成さ
れている。この電子放出素子においても、エミッタ２２
とゲート電極２３との間に電圧を印加することにより、
電界強度の大きいエミッタ先端部２２１の先端から電子
が放出される。この構造は、従来の半導体装置の製造プ
ロセスで比較的容易に製造でき、製造工程のバラツキ低
減という点では、はるかに改善された製造方法である。
更に、図のエミッタ２２とゲート電極３２の他に、放出
電子を集めるアノード電極や、アノード電極へ到達する
電子を制御するための制御電極なども形成することがで
きる。

【０００７】図１４の（ａ）ないし（ｄ）および図１５
の（ａ）ないし（ｃ）に櫛型電子放出素子１０２の製造
工程を部分断面図で示した。以下、これを順を追って説
明する。シリコン基板２１の上に絶縁層２４として例え
ば酸化膜を被着し、更に全面にエミッタとなるタングス
テン膜（以下Ｗ膜と略す）２２２をスパッタリングによ
り堆積する［図１４（ａ）］。次に、Ｗ膜２２２の上に
フォトレジストを塗布し、図示しないフォトマスクによ
る第一パターン２６１を形成する。このフォトレジスト
のパターン２６１をマスクとして反応性イオンエッチン
グ（ＲＩＥ）により、Ｗ膜２２２をエッチングする［同
図（ｂ）］。更に、レジストパターン２６１とＷ膜２２
２をマスクとして、絶縁層２４を約１μｍエッチングし
て、絶縁層凸部２４１と絶縁層凹部２４２を形成する
［同図（ｃ）］。この基板上にゲート電極２３となるニ
オブ膜（以下Ｎｂと略す）２３１およびアルミニウム膜
（以下Ａｌと略す）Ｍｏ膜２３２を真空蒸着し、絶縁層
凸部２４１上のＡｌ膜Ｍｏ膜２３２、Ｎｂ膜２３１はリ
フトオフにより除去する［同図（ｄ）］。もう一度フォ
トレジストを塗布し、図示しない第二マスクによる第二
パターン２６２を形成する。このフォトレジストのパタ
ーン２６２をマスクとして反応性イオンエッチング（Ｒ
ＩＥ）によりＡｌ膜Ｍｏ膜２３２、Ｎｂ膜２３１をエッ
チングする［図１４（ａ）］。更にもう一度フォトレジ
ストを塗布し、図示しない第三マスクによる櫛形のパタ
ーン２６３を形成する。このフォトレジストのパターン
２６３をマスクとして反応性イオンエッチング（ＲＩ
Ｅ）により、櫛型のエミッタ２２を形成する。このとき
ゲート電極２３はマスクされていないが、Ａｌ膜が保護
膜となって櫛型に加工されない［同図（ｂ）］。最後に
Ａｌ膜Ｍｏ膜２３２をエッチングし、更に緩衝フッ酸に
より、絶縁層２４の表面をエッチングして、エミッタ−
ゲート電極間の絶縁性を高めて完成する［同図
（ｃ）］。エミッタ、ゲート電極の材料の金属として
は、電子の飛び出しやすさを表す仕事関数、プロセス中
およびプロセス後の表面の安定性、長期の耐久性等か
ら、Ｗ、Ｍｏ、Ｎｂ等が用いられている。

【０００８】

【発明が解決しようとする課題】図１２の櫛型電子放出
素子１０２は、図１４、１５に製造工程を示したよう
に、図１０の錐体型電子放出素子１０１の構造に比べて
フォトエッチング工程、すなわち、フォトレジストのパ
ターン形成と、それをマスクとしたエッチングの回数が
多い上に、多種類の金属材料が使用されているので、エ
ッチング方法やエッチング液の選定に制約がある。ま
た、多結晶金属薄膜からエミッタを加工するが、その薄
膜中には０．１μｍ前後の大きさの結晶間に結晶粒界が
存在しており、その粒界内外で例えばドライエッチング
中のエッチング速度が異なるため、エミッタの先端部の
形状が粒界面に沿って形成され易くなり、結果として形
状のばらつきが大きくなってしまうという欠点がある。
エミッタ先端部の形状は、エミッタから放出される電界
放出電流に直接的に影響するので、そのばらつきが大き
いエミッタは実用が困難となる。

【０００９】上記のように従来の電界放出型電子放出素
子は、構造と材料との組合せに関する工夫が不十分であ
り、結果として電子放出特性がロット毎にばらつくのは
勿論、同一ロット内の同一基板内においても均一ではな
かった。また、その製造プロセスにおいても、これらの
構造と材料の組合せの不備に起因する欠点を解決する手
段が講じられていない。

【００１０】上記の問題に鑑みて、本発明は、再現性お
よび均一性を従来例に比べて格段に向上させるために最
適化された材料とその空間配置を有する電界放出型電子
放出素子を提案するとともに、該電界放出型電子放出素
子の構造を効率的に再現性良く製造するための方法を提
示することを目的とする。

【００１１】

【課題を解決するための手段】上記の問題の解決のた
め、本発明は、断面凸状の絶縁層の凸部頂上面上に載置
されたエミッタと、そのエミッタから電子を引き出すた
めの電圧が印加される前記絶縁層板の凸部谷面上に前記
エミッタに対向して設けられたゲート電極とを有する電
界放出型電子放出素子において、上記エミッタが絶縁層
上に形成されたシリコン薄膜からなるものとする。

【００１２】また、複数の凸部を有する絶縁層の一つの
凸部頂上面上に載置されたエミッタと、そのエミッタか
ら電子を引き出すための電圧が印加される前記絶縁層の
凸部谷面上に前記エミッタに対向して設けられたゲート
電極と、前記エミッタから放出された電子を捕集するた
め前記とは別の凸部頂上面上に載置されたアノード電極
とを有するものにおいては、、上記エミッタおよびアノ
ード電極が絶縁層上に形成されたシリコン薄膜からなる
ものとする。

【００１３】特に、前記エミッタまたは、エミッタとア
ノード電極とが絶縁層の上に形成された単結晶シリコン
薄膜とするのがよく、その単結晶シリコン薄膜は主表面
として（１００）結晶面をもつ単結晶シリコン薄膜とす
るのがよい。そして、絶縁層は単結晶シリコン基板を熱
酸化して形成した酸化シリコン膜とするのがよい。

【００１４】そして、エミッタにおいて、電子を放射す
る先端部が二つ以上の（１１１）面で構成されているよ
うにする。また、エミッタは、平面図上で櫛歯型状また
は楔型状をしており、該櫛歯型状または楔型状の先端部
から電子を放射するようにする。また、錐体状のエミッ
タと、そのエミッタから電子を引き出すための電圧を印
加するゲート電極とを有し、エミッタの先端の周囲にゲ
ート電極が配置された構造のものにおいて、前記ゲート
電極が絶縁層の上に形成されたシリコン薄膜からなるも
のとする。

【００１５】特に、前記ゲート電極が絶縁層の上に形成
された単結晶シリコン薄膜とするのがよく、また、絶縁
層は単結晶シリコン基板を熱酸化した酸化シリコン膜と
するのがよい。そして、エミッタが単結晶シリコン基板
上に成長された単結晶シリコンからなるものとする。

【００１６】なお、単結晶シリコン基板は主表面として
（１００）結晶面をもち、エミッタの電子を放射する突
端部が二つ以上の（１１１）面で構成されているものと
する。更に、断面凸状の絶縁層の凸部頂上面上に載置さ
れたエミッタと、そのエミッタから電子を引き出すため
の電圧が印加される前記絶縁層板の凸部谷面上に前記エ
ミッタに対向して設けられたゲート電極とを有する電子
放出型電子放出素子の製造方法として、単結晶シリコン
基板と単結晶シリコン薄膜とが熱酸化シリコン膜を介し
て張り合わされた形のＳＯＩ基板を使用するのがよい。

【００１７】そして、ＳＯＩ基板に、先ず始めにほぼ矩
形のエミッタの概略の形に加工し、次に、上記熱酸化シ
リコン膜を所望の厚さだけエッチング除去することによ
って該エミッタの脇に凹部を形成し、さらに全面にゲー
ト電極材料を堆積した後、上記エミッタ脇の凹部以外に
堆積した該電極材料をリフトオフ法およびエッチングに
より除去し、最後に上記矩形のエミッタ概形を所望の形
に加工する。

【００１８】また、上記単結晶シリコン薄膜を上から見
て楔型ないしは櫛型状のエミッタに加工する際に、異方
性ウェットエッチング法によって上記エミッタ先端部を
加工し、少なくとも二つ以上の（１１１）面で上記楔型
ないしは櫛歯型状に形成させる。また、錐体状のエミッ
タと、そのエミッタから電子を引き出すための電圧を印
加するゲート電極とを有し、エミッタの先端の周囲にゲ
ート電極が配置された構造の電子放出素子の製造方法に
おいては、単結晶シリコン基板と単結晶シリコン薄膜と
が熱酸化膜を介して張り合わされた形のＳＯＩ基板を使
用するのがよい。

【００１９】そして、ＳＯＩ基板の単結晶シリコン薄膜
にドライエッチング法によって開口部を形成して上記ゲ
ート電極とし、該単結晶シリコン薄膜開口部を通して上
記熱酸化シリコン膜を緩衝フッ酸によってエッチング除
去して上記単結晶シリコン基板表面を露出させ、次に、
該単結晶シリコン基板露出部にアモルファスシリコンを
スパッタリング法或いは真空蒸着法により堆積し、その
後加熱またはイオンビームを照射することにより、基板
方位に従って上記アモルファスシリコンの一部を単結晶
化させ、最後に上記アモルファスシリコン内の該単結晶
化部分以外を異方性ウェットエッチング法により除去し
て、少なくとも二つ以上の（１１１）面よりなる単結晶
化シリコン突端部を形成して上記エミッタとする。

【００２０】特に、上記エミッタが、上記ゲート電極の
下の熱酸化膜を除去することによって形成された開口部
の底面となるシリコン単結晶基板表面に、シリコン単結
晶を選択成長したりすることもできる。

【００２１】

【作用】先ず、断面凸状の絶縁層の凸部頂上面上に載置
されたエミッタと、そのエミッタから電子を引き出すた
めの電圧が印加される前記絶縁層板の凸部谷面上に前記
エミッタに対向して設けられたゲート電極とを有する電
界放出型電子放出素子や、複数の凸部を有する絶縁層の
一つの凸部頂上面上に載置されたエミッタと、そのエミ
ッタから電子を引き出すための電圧が印加される前記絶
縁層の凸部谷面上に前記エミッタに対向して設けられた
ゲート電極と、前記エミッタから放出された電子を捕集
するため前記とは別の凸部頂上面上に載置されたアノー
ド電極とを有する電界放出型電子放出素子において、上
記エミッタまたはエミッタおよびアノード電極を絶縁層
上に形成されたシリコン薄膜からなるものとすると、従
来用いられたＷ、Ｍｏ等の金属膜より遙かに高純度の薄
膜が得られ、かつ単結晶も得やすい。

【００２２】エミッタの材料は、図１１や図１２に示し
たようなＭｏやＷなどの高融点金属に限定されるわけで
はなく、半導体プロセスによりマッチしたシリコンも対
象となる材料である。シリコンの電子放出のし易さの目
安である仕事関数は、Ｗ、Ｍｏよりやや小さく、電子放
出材料として全く問題はない。特にシリコン薄膜が単結
晶薄膜であれば、以前に述べたような結晶粒界による不
均一が避けられる。

【００２３】そして、その単結晶シリコン薄膜が主表面
として（１００）結晶面をもつシリコン単結晶薄膜であ
れば、絶縁層である酸化シリコンとの良質な界面が得ら
れる。しかも後述のようにな製造方法をとることによ
り、結晶面を利用した形状を形成できる。平面図上で櫛
型状または楔型状のエミッタは、（１１１）面と（１０
０）面とで構成された鋭い突端部を持つようにできる。

【００２４】一方また、錐体状のエミッタと、そのエミ
ッタから電子を引き出すための電圧を印加するゲート電
極とを有し、エミッタの尖端の周囲にゲート電極が配置
された構造の電界放出型電子放出素子においても、前記
ゲート電極が絶縁層の上に形成されたシリコン薄膜から
なるものとすれば、従来用いられたＷ、Ｍｏ等の金属膜
より遙かに高純度の薄膜が得られる。

【００２５】特に、前記ゲート電極を絶縁層の上に形成
された単結晶シリコン薄膜とすれば、先に述べたような
結晶粒界による不均一が避けられる。そして、エミッタ
が単結晶シリコン基板上に選択成長された単結晶シリコ
ンであれば、結晶粒界による不均一が避けられる。な
お、単結晶シリコン基板は主表面として（１００）結晶
面をもち、エミッタの電子を放射する先端部が二つ以上
の（１１１）面で構成されているものとすると、（１１
１）面はもっとも稠密な面であるので安定であり、しか
も異方性エッチングによって制御し易い面であり、（１
１１）面で構成された鋭い先端部を持つようにできる。

【００２６】次に、上記の電界放出型電子放出素子の製
造方法については、シリコン単結晶基板とシリコン単結
晶薄膜とが熱酸化膜を介して張り合わされた形のＳＯＩ
（Silicon 0n Insulator) ウェハを使用すれば、良質の
絶縁層とシリコン薄膜とが容易に得られる。そして、Ｓ
ＯＩウェハに、先ず始めにほぼ矩形のエミッタの概略の
形に加工し、次に、上記熱酸化膜を所望の厚さだけエッ
チング除去することによって該エミッタの脇に凹部を形
成し、さらに全面にゲート電極材料を堆積した後、上記
エミッタ脇の凹部以外に堆積した該電極材料をリフトオ
フ法およびエッチングにより除去し、最後に上記矩形の
エミッタ外形を所望の形に加工すれば、再現性良く安定
した品質の電界放出型電子放出素子が得られる。

【００２７】また、異方性ウェットエッチング法によっ
て上記エミッタ突端部を加工し、少なくとも二つ以上の
（１１１）面で構成された鋭いエッジをもつ楔型または
櫛型エミッタが形成できる。また、錐体状のエミッタ
と、そのエミッタから電子を引き出すための電圧を印加
するゲート電極とを有し、エミッタの尖端の周囲にゲー
ト電極が配置された構造の電子放出素子の製造方法にお
いては、シリコン単結晶基板とシリコン単結晶薄膜とが
熱酸化膜を介して張り合わされた形のＳＯＩウェハを使
用すれば、良質の絶縁層とシリコン薄膜とが容易に得ら
れ、品質の安定化に貢献する。

【００２８】そして、ＳＯＩウェハのシリコン単結晶薄
膜にドライエッチング法によって円形の開口部を形成し
て上記ゲート電極とし、該シリコン単結晶薄膜開口部を
通して上記熱酸化膜を緩衝フッ酸によってエッチング除
去して上記単結晶シリコン基板表面を露出させ、次に、
その単結晶シリコン基板露出部にアモルファスシリコン
をスパッタリング法或いは真空蒸着法により堆積し、そ
の後加熱或いはイオンビームを照射することにより、基
板方位に従って上記アモルファスシリコンの一部を単結
晶化させ、最後に上記アモルファスシリコン内の該単結
晶化部分以外を異方性ウェットエッチング法により除去
して、少なくとも二つ以上の（１１１）面よりなる単結
晶シリコンのエミッタとすれば、再現性良く安定した品
質の電界放出型電子放出素子が得られる。

【００２９】特に、上記エミッタが、上記ゲート電極の
下の熱酸化膜を除去することによって形成された開口部
の底面となるシリコン単結晶基板表面に、シリコン単結
晶を選択成長すれば、少なくとも二つ以上の（１１１）
面で構成された鋭いエッジをもつピラミッド型のエミッ
タが形成できる。

【００３０】

【実施例】以下、図を参照しながら、本発明の実施例に
ついて説明する。図１に本発明の実施例の電界放出型電
子放出素子の斜視図を示す。シリコン基板３１上の酸化
シリコン層３４にステップが設けられ、その絶縁層凸部
３４１の上にシリコン単結晶薄膜からなる櫛型のエミッ
タ２３とアノード電極３５が、これらの電極間の絶縁層
凹部３４２には、高融点金属からなるゲート電極３３が
配置されている。そしてエミッタ３２の上にはＭｏ膜か
らなるエミッタパッド３７２が、アノード電極３５の上
にはアノードパッド３７３が設けられている。これらの
パッドは配線抵抗の低下やエミッタ３２、アノード電極
３５の保護等に有効である。

【００３１】上記のようにエミッタ３２を絶縁層上に形
成されたシリコン薄膜からなるものとすると、従来用い
られたＷ、Ｍｏ等の金属膜より遙かに高純度の薄膜が得
られるため、特に微細な構造を製造する場合に、不純物
による不均一化が避けられ、加工後の形状再現性が優れ
る。エミッタの材料は、図１１や図１２に示したような
ＭｏやＷなどの高融点金属に限定されるわけではなく、
半導体プロセスによりマッチしたシリコンも対象となる
材料である。シリコンの電子放出のし易さの目安である
仕事関数は、Ｗ、Ｍｏよりやや小さく、電子放出材料と
して全く問題はない。

【００３２】特に、ＷやＭｏ等の高融点金属の単結晶は
非常に得るのが困難であるが、シリコンは単結晶が容易
に得られる。シリコン薄膜が単結晶薄膜であれば、以前
に述べたような結晶粒界による不均一が避けられるの
で、金属の冷陰極に比べて先端の先鋭化が図れるととも
に加工後の形状再現性が優れる。そして、その単結晶シ
リコン薄膜が主表面として（１００）結晶面をもつ単結
晶シリコン薄膜であれば、絶縁層である酸化シリコン層
との良質な界面が得られる。

【００３３】エミッタ３２の先端部３２１の拡大図を図
２に示す。エミッタ３２の単結晶薄膜の結晶方位が、例
えば主表面が（１００）面で櫛歯の方向が〈０，１，−
１〉であるとすると、櫛歯の側面及び先端面は後述の異
方性ウェットエッチングによって三つの（１１１）面す
なわち（１，１，１），（１，１，−１），（１，−
１，−１）面で構成される。これにより、図２に示すよ
うに基板面に対して約５５度の角度で三つの（１１１）
面が交わる鋭いエッジが構成される。すなわち、電子を
放出するエミッタの櫛歯の先端部３２１の形状が結晶面
で規定されるため、非常に再現性良く先鋭化されて、電
子放出特性が向上する。

【００３４】絶縁層を単結晶シリコン基板を熱酸化して
形成した酸化シリコン層とすれば、先に述べたようにシ
リコン薄膜と馴染みがよいだけでなく、形成が容易にで
きる。次に、本発明の電界放出型電子放出素子の製造工
程について説明する。図３の（ａ）ないし（ｄ）および
図４の（ａ）ないし（ｄ）は図１の電子放出素子の製造
工程を説明する各工程での断面図、図５（ａ）および
（ｂ）は図３の（ａ）ないし（ｄ）の製造工程で使用す
るフォトマスクの平面図、図６（ａ）および（ｂ）は図
４の（ａ）ないし（ｄ）の製造工程で使用するフォトマ
スクの平面図を示す。シリコン基板３１、酸化シリコン
層３４および単結晶シリコン薄膜３２１からなるＳＯＩ
ウェハ（シリコン薄膜厚さ；０．２μｍ、酸化シリコン
層厚さ；２μｍ）のシリコン薄膜３２１上にＭｏを電子
ビーム蒸着し、厚さ１μｍのＭｏ膜３７１を形成する。
そのＭｏ膜３７１の上にフォトレジストを塗布し、図５
（ａ）のマスクを用いて露光、現像しパターン３６１を
形成する［図３（ａ）］。次にフォトレジストパターン
３６１をマスクとしてＭｏ膜３７１をエッチングし、エ
ミッタ部およびアノード部のエミッタパッド３７２、ア
ノードパッド３７３、図示していないが電極に配線する
ためのパッドおよび配線等を形成する［同図（ｂ）］。
この時のＭｏ膜３７１のエッチング液は、硫酸、硝酸、
純水の１：１：５の割合の混合液である。次に、フォト
レジストを塗布し、エミッタ３２を形成すべき部分の単
結晶シリコン薄膜３２１上に図５（ｂ）のマスクを使用
して第二パターン３６２を形成する［同図（ｃ）］。続
いて、単結晶シリコン薄膜３２１のエッチングとその下
の酸化シリコン層３４のエッチングを行う［同図
（ｄ）］。単結晶シリコン薄膜３２１のエッチングは、
六フッ化硫黄を用いたプラズマエッチングで行った。ま
た、酸化シリコン層３４のエッチングには、市販の緩衝
フッ酸を用い、１μｍだけエッチングして、シリコン薄
膜３２１が庇状になるようにした。なお、アノード側で
は、アノードパッド３７３がマスクとなるためフォトレ
ジストは不要である。単結晶シリコン薄膜３２１のエッ
チング時に若干エッチングされるが、問題となるほどで
はない。この状態でゲート電極３３をリフトオフ法で形
成するためのフォトレジストの塗布、図６（ａ）のマス
クを使用しての露光、現像を行い、第三パターン３６３
の形成を行う［図４（ａ）］。次に、Ｍｏ膜３３１を電
子ビーム蒸着する［同図（ｂ）］。次に、アセトン中で
超音波をかけることにより、パターン３６３上のＭｏ膜
をリフトオフして、ゲート電極３３、ゲート電極への配
線パッドおよび配線を形成する［同図（ｃ）］。続いて
単結晶シリコン薄膜３２１の庇部分を櫛歯状に加工する
ためのフォトレジストの第四パターン３６４の形成を行
う［同図（ｄ）］。この時図６（ｂ）のマスクを使用す
る。最後に、六フッ化硫黄を用いたプラズマエッチング
と、水酸化カリウム溶液による異方性エッチングを行っ
てエミッタ３２の形状を作り、第四パターン３６４を除
去してプロセスを完了する。

【００３５】上記の製造方法において、ＳＯＩウェハを
使用し、酸化シリコン層３４上の単結晶シリコン薄膜３
２１をエミッタ３２に加工した。ＳＯＩウェハは、近年
集積回路内の、半導体素子間の相互干渉の防止、素子動
作の高速化、耐環境化を目的として、集積回路基板とし
て多用されている。そのような背景もあって、ＳＯＩウ
ェハの品質も高まり、その仕様もかなりの技術水準で得
られている。例えば、ＳＯＩウェハのシリコン薄膜の厚
さは５０〜３００ｎｍでバラツキが±５〜１０％、絶縁
層である酸化シリコン層の厚さは１〜２μｍでバラツキ
が±０．３μｍのものが得られている。エミッタの形状
を均一化するためには、エミッタとなる薄膜の厚さが重
要な因子となるが、このような均一性の良いＳＯＩウェ
ハを用いて、そのシリコン薄膜を電界放出型電子放出素
子に加工する方法を取ることにより、 （１）金属のエミッタに比べて単結晶のため先端の先鋭
化が図れる。 （２）エミッタの厚さの正確な制御が可能である。 という特長が得られた。

【００３６】また、上記の電界放出型電子放出素子の製
造方法については、単結晶シリコン基板と単結晶シリコ
ン薄膜とが熱酸化膜を介して張り合わされた形のＳＯＩ
ウェハを使用すれば、良質の絶縁層とシリコン薄膜とが
容易に得られ、電子放出素子の作成プロセスが簡略化で
きるだけでなく、品質の安定化に貢献する。そして、Ｓ
ＯＩウェハに、先ず始めにほぼ矩形のエミッタの概略の
形に加工し、次に、上記熱酸化膜を所望の厚さだけエッ
チング除去することによって該エミッタの脇に凹部を形
成し、さらに全面にゲート電極材料を堆積した後、上記
エミッタ脇の凹部以外に堆積した該電極材料をリフトオ
フ法およびエッチングにより除去し、最後に上記矩形の
エミッタ外形を所望の形に加工する上記の製造方法をと
れば、再現性良く安定した品質の電界放出型電子放出素
子が得られる。

【００３７】また、水酸化カリウム溶液による異方性ウ
ェットエッチング法を行うことによって、（１１１）面
はもっとも稠密な面であるので安定であり、少なくとも
二つ以上の（１１１）面で構成された鋭いエッジをもつ
楔型または櫛型エミッタが形成できる。図７に本発明の
第二の実施例の構造および製造方法を示す。シリコン基
板４１上の酸化シリコン層４４にステップが設けられ、
その絶縁層凸部４４１の上に単結晶シリコン薄膜からな
る楔型エミッタ４２とアノード電極４５が、これらの電
極間の絶縁層凹部４４２には、高融点金属からなるゲー
ト電極４３が配置されている。そしてエミッタ４２の上
にはＭｏ膜からなるエミッタパッド４７２が、アノード
電極４５の上にはアノードパッド４７３が設けられてい
る。これらのパッドは、配線抵抗の低下やエミッタ４
２、アノード電極４５の保護等に有効である。

【００３８】エミッタ４２の先端部４２１の拡大図を図
８に示す。エミッタ４２となる単結晶シリコン薄膜４２
１の結晶方位が、主表面が（１００）面で楔の方向が
〈０，１，０〉であるとすると、楔の先端面は後述の異
方性ウェットエッチングによって二つの（１１１）面す
なわち（１，１，１），（１，１，−１）面で構成され
る。これにより、図８に示すように基板面に対して約５
５度の角度で二つの（１１１）面が交わる鋭いエッジが
形成される。すなわち、電子を放出するエミッタの楔の
先端部４２１の形状が結晶面で規定されるため、非常に
再現性良く先鋭化されて、電子放出特性が向上する。図
７の電子放出素子は、結晶方位を変えるだけで、図３、
４の製造方法で製造できる。但しフォトマスクは図５、
６のものと少し変えなければならない。

【００３９】図９に本発明の第三の実施例の部分斜視断
面図を示す。（１００）面方位のシリコン基板５１、酸
化シリコン層５４および単結晶シリコン薄膜５３１から
なるＳＯＩウェハ（シリコン薄膜厚さ；０．２μｍ、酸
化シリコン層厚さ；２μｍ）のシリコン薄膜５３１を加
工してなるゲート電極５３と、そのゲート電極５３の直
下の酸化シリコン層５４を除去して形成した開口部５８
と、その開口部５８の中央に、シリコン基板５１の表面
に成長させた単結晶シリコン凸部からなるエミッタ５２
とで構成されている。このとき、エミッタ５２の単結晶
シリコン凸部は、後述の異方性エッチングにより四つの
（１１１）側面を有するピラミッド型になっている。こ
れにより、対向する二つの（１１１）面間の角度は７０
度になる。すなわち、電子を放出するエミッタ５２の単
結晶シリコン凸部の先端の形状が結晶面で規定されるた
め、非常に再現性良く先鋭化されて、電子放出特性が向
上する。

【００４０】この構造においても、ゲート電極５３が酸
化シリコン層５４の上に形成されたシリコン薄膜からな
るものとすれば、従来用いられたＷ、Ｍｏ等の金属膜よ
り遙かに高純度の薄膜が得られるため、特に微細な構造
を製造する場合に、不純物による不均一化が避けられ、
加工後の形状再現性が優れる。特に、ゲート電極５３を
酸化シリコン層５４の上に形成された単結晶シリコン薄
膜とすれば、先に述べたような結晶粒界による不均一が
避けられ、更に加工後の形状再現性が優れる。金属のエ
ミッタに比べて単結晶のため先端の先鋭化が図れる。

【００４１】また、絶縁層は単結晶シリコン基板を熱酸
化した酸化シリコン層とすれば、先に述べたようにシリ
コン薄膜と馴染みがよいだけでなく、形成が容易にでき
る。そして、エミッタ５２が単結晶シリコン基板５１上
に選択成長された単結晶シリコンであれば、結晶粒界に
よる不均一が避けられ、更に加工後の形状再現性が優れ
る。

【００４２】図１０（ａ）ないし（ｄ）は、図９の第三
の実施例の製造方法を示す断面図である。始めに、（１
００）面方位のシリコン基板５１、酸化シリコン層５４
および単結晶シリコン薄膜５３１からなるＳＯＩウェハ
（シリコン薄膜厚さ；０．２μｍ、酸化シリコン層厚
さ；２μｍ）のシリコン薄膜５３１上にフォトレジスト
を塗布し、図示されないマスクにより第一パターン５６
１を形成し、ドライエッチング法によって単結晶シリコ
ン薄膜５３１に開口部を形成し、ゲート電極５３とする
［図１０（ａ）］。次にそのゲート電極５３の開口部を
通して緩衝フッ酸にて、酸化シリコン層５４を単結晶シ
リコン基板５１の表面が露出するまでエッチング除去し
開口部５８を形成する［同図（ｂ）］。続いて単結晶シ
リコン基板５１の露出部にスパッタリング法や真空烝着
法等によりアモルファスシリコン５２１を堆積後、先の
レジストパターン５６１上に堆積したアモルファスシリ
コンはリフトオフ除去する［同図（ｃ）］。次に、開口
部５８内のアモルファスシリコン５２１の一部を加熱或
いはイオン照射により、その一部を基板方位に従って再
結晶化させる。この際、上記アモルファスシリコン５２
１の内部に四つの（１１１）面からなるピラミッド形状
が形成される。最後に、上記アモルファスシリコン内の
該単結晶化した以外の部分を水酸化カリウム等による異
方性ウェットエッチングにより除去して、上記ピラミッ
ドだけを残せばエミッタ５２が形成される［同図
（ｄ）］。

【００４３】上記の製造方法においては、単結晶シリコ
ン基板と単結晶シリコン薄膜とが熱酸化膜を介して張り
合わされた形のＳＯＩウェハを使用すれば、良質でしか
も均質の絶縁層とシリコン薄膜とが容易に得られ、品質
の安定化に貢献する。また、（１１１）面はもっとも稠
密な面であるので安定であり、しかも異方性エッチング
によって表しやすい面であり、上記のように、（１１
１）面よりなる単結晶化シリコンのピラミッドを形成し
てエミッタとすれば、再現性良く安定した品質の電界放
出型電子放出素子が得られる。

【００４４】更に、酸化シリコン層５４を除去した開口
部５８内の単結晶シリコン基板５１の表面にアモルファ
スシリコン５２を堆積し、加熱等により結晶化する代わ
りに、高温で単結晶シリコンを選択成長させることもで
きる。

【００４５】

【発明の効果】以上説明したように、櫛歯型や楔型の電
界放出型電子放出素子において、エミッタ或いはエミッ
タおよびアノード電極としてシリコン薄膜特に単結晶シ
リコン薄膜を用いることにより、エミッタの形状の加工
性、再現性等が向上する。更に単結晶薄膜の結晶方位を
（１００）面とすれば結晶面で規定される鋭いエッジを
もったエミッタが形成でき、電子放出特性の安定した電
子放出素子が得られる。ＳＯＩウェハの単結晶シリコン
薄膜を用いたため、一層エミッタの先端の尖鋭化が図れ
ること、エミッタの厚さの正確な制御が可能なことなど
の利点も得られる。

【００４６】また錐体型電子放出素子において、ゲート
電極にシリコン薄膜特に単結晶シリコン薄膜を用いるこ
とにより、ゲート電極の形状の加工性、再現性等が向上
する。更にシリコン基板の結晶方位を（１００）面とす
れば結晶面で規定される鋭いエッジをもったエミッタが
形成でき、電子放出特性の安定した電子放出素子が得ら
れる。

【００４７】更に、電子放出素子の製造方法において、
ＳＯＩウェハを用いることによって、薄膜作成工程が簡
略化されるとともに、作成上必要とされる金属材料を一
つに限定でき、かつ、エッチング工程も併せて削減でき
る。また、これらの工程の簡略化は、従来の半導体プロ
セスでの工程の共有化という点でのメリットも得られ、
低コスト化につながることは勿論である。

【図面の簡単な説明】

【図１】本発明の第一の実施例の電子放出素子の部分斜
視図

【図２】図１の電子放出素子のエミッタ先端部の拡大図

【図３】図１の電子放出素子の製造工程を（ａ）ないし
（ｄ）の順に示す部分断面図

【図４】図３に続く図１の電子放出素子の製造工程を
（ａ）ないし（ｄ）の順に示す部分断面図

【図５】（ａ）および（ｂ）は図３の電子放出素子の製
造工程で使用するフォトマスクの平面図

【図６】（ａ）および（ｂ）は図４の電子放出素子の製
造工程で使用するフォトマスクの平面図

【図７】本発明の第二の実施例の電子放出素子の部分斜
視図

【図８】図７の電子放出素子のエミッタ先端部の拡大図

【図９】本発明の第三の実施例の電子放出素子の部分斜
視断面図

【図１０】図９の電子放出素子の製造工程を（ａ）ない
し（ｄ）の順に示す部分断面図

【図１１】従来の電子放出素子の一例の部分斜視図

【図１２】従来の電子放出素子の別の例の部分斜視図

【図１３】図１１の電子放出素子の製造工程を（ａ）な
いし（ｅ）の順に示す部分断面図

【図１４】図１２の電子放出素子の製造工程を（ａ）な
いし（ｄ）の順に示す部分断面図

【図１５】図１４に続く図１２の電子放出素子の製造工
程を（ａ）ないし（ｃ）の順に示す部分断面図

【符号の説明】

１１，２１，３１，４１，５１ シリコン基板 １２，２２，３２，４２，５２ エミッタ １３，２３，３３，４３，５３ ゲート電極 １３１、３３１ ３７１ Ｍｏ膜 １４，２４ ３４，４４，５４ 絶縁層または酸化
シリコン層 １６１，２６１，３６１，５６１ 第一パターン １８１，５８ 第一開口部 １８２ 第二開口部 １９１ Ａｌ層 １９２ Ｍｏ層 ２２１、３２１、４２１ エミッタ先端部 ２２２ Ｗ膜 ２３１ Ｎｂ膜 ２３２ Ａｌ／Ｍｏ膜 ２４１、３４１、４４１ 絶縁層凸部 ２４２、３４２、４４２ 絶縁層凹部 ２６２、３６２ 第二パターン ２６３、３６３ 第三パターン ３２１、５３１ シリコン薄膜 ３５，４５， アノード電極 ３６４ 第四パターン ３７２、４７２ エミッタパッド ３７３、４７３ アノードパッド ５２１ アモルファスシリ
コン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 植松 隆彦 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 了戒 洋一 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 西澤 正人 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 松崎 一夫 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内

Claims (24)

【特許請求の範囲】
1. 【請求項１】断面凸状の絶縁層の凸部頂上面上に載置さ
   れたエミッタと、そのエミッタから電子を引き出すため
   の電圧が印加される前記絶縁層の凸部谷面上に前記エミ
   ッタに対向して設けられたゲート電極とを有するものに
   おいて、前記エミッタが絶縁層上に形成されたシリコン
   薄膜からなることを特徴とする電界放出型電子放出素
   子。
2. 【請求項２】前記エミッタが絶縁層の上に形成された単
   結晶シリコン薄膜からなることを特徴とする請求項１に
   記載の電界放出型電子放出素子。
3. 【請求項３】複数の凸部を有する絶縁層の一つの凸部頂
   上面上に載置されたエミッタと、そのエミッタから電子
   を引き出すための電圧が印加される前記絶縁層の凸部谷
   面上に前記エミッタに対向して設けられたゲート電極
   と、前記エミッタから放出された電子を捕集するため前
   記とは別の凸部頂上面上に載置されたアノード電極とを
   有するものにおいて、上記エミッタおよびアノード電極
   が絶縁層上に形成されたシリコン薄膜からなることを特
   徴とする電界放出型電子放出素子。
4. 【請求項４】前記エミッタとアノード電極が絶縁層の上
   に形成された単結晶シリコン薄膜からなることを特徴と
   する請求項３に記載の電界放出型電子放出素子。
5. 【請求項５】前記単結晶シリコン薄膜が主表面として
   （１００）結晶面をもつシリコン単結晶薄膜からなるこ
   とを特徴とする請求項２または４に記載の電界放出型電
   子放出素子。
6. 【請求項６】前記絶縁層が酸化シリコンからなることを
   特徴とする請求項５に記載の電界放出型電子放出素子。
7. 【請求項７】前記絶縁層が単結晶シリコン基板上に設け
   られていることを特徴とする請求項６に記載の電界放出
   型電子放出素子。
8. 【請求項８】前記エミッタにおいて、電子を放射する先
   端部が二つ以上の（１１１）面で構成されていることを
   特徴とする請求項５ないし７のいずれかに記載の電界放
   出型電子放出素子。
9. 【請求項９】前記エミッタが、平面図上で櫛型状をして
   おり、その櫛型状のエッジ両端に形成される二つの先端
   部から電子を放射することを特徴とする請求項８に記載
   の電界放出型電子放出素子。
10. 【請求項１０】前記エミッタが、平面図上で楔型状をし
    ており、その楔型状の先端部から電子を放射することを
    特徴とする請求項８に記載の電界放出型電子放出素子。
11. 【請求項１１】錐体状のエミッタと、そのエミッタの先
    端の周囲に配置されたエミッタから電子を引き出すため
    の電圧を印加するゲート電極とを有するものにおいて、
    前記ゲート電極が絶縁層の上に形成されたシリコン薄膜
    からなることを特徴とする電界放出型電子放出素子。
12. 【請求項１２】前記ゲート電極が絶縁層の上に形成され
    た単結晶シリコン薄膜からなることを特徴とする請求項
    １１に記載の電界放出型電子放出素子。
13. 【請求項１３】前記絶縁層が酸化シリコンからなること
    を特徴とする請求項１１または１２に記載の電界放出型
    電子放出素子。
14. 【請求項１４】前記絶縁層が単結晶シリコン基板上に設
    けられていることを特徴とする請求項１３に記載の電界
    放出型電子放出素子。
15. 【請求項１５】エミッタが単結晶シリコン基板上に形成
    されていることを特徴とする請求項１４に記載の電界放
    出型電子放出素子。
16. 【請求項１６】エミッタが単結晶シリコン基板上に選択
    成長された単結晶シリコンからなることを特徴とする請
    求項１５に記載の電界放出型電子放出素子。
17. 【請求項１７】前記単結晶シリコン基板が主表面として
    （１００）結晶面をもつ単結晶シリコン薄膜からなるこ
    とを特徴とする請求項１４ないし１６のいずれかに記載
    の電界放出型電子放出素子。
18. 【請求項１８】前記エミッタにおいて、電子を放射する
    先端部が二つ以上の（１１１）面で構成されていること
    を特徴とする請求項１７に記載の電界放出型電子放出素
    子。
19. 【請求項１９】単結晶シリコン基板と単結晶シリコン薄
    膜とが熱酸化シリコン膜を介して張り合わされた形のＳ
    ＯＩ基板を使用することを特徴とする請求項７ないし１
    ０のいずれかに記載の電界放出型電子放出素子の製造方
    法。
20. 【請求項２０】表面に熱酸化膜を有する単結晶シリコン
    基板に張り合わされた単結晶シリコン薄膜から、先ず始
    めにほぼ矩形のエミッタ電極概形を加工し、次に、上記
    熱酸化シリコン膜を所望の厚さだけエッチング除去する
    ことによって該エミッタとアノード電極間に凹部を形成
    し、さらに全面にゲート電極材料を堆積した後、上記エ
    ミッタとアノード電極間の凹部以外に堆積した該電極材
    料をリフトオフ法およびエッチングにより除去し、最後
    に上記矩形のエミッタ電極概形を所望の形に加工するこ
    とを特徴とする請求項１９に記載の電界放出型電子放出
    素子の製造方法。
21. 【請求項２１】上記単結晶シリコン薄膜を上から見て櫛
    型状または楔型状のエミッタを加工する際に、異方性ウ
    ェットエッチング法によって上記エミッタ先端部を加工
    し、少なくとも二つ以上の（１１１）面で上記櫛型状ま
    たは楔型状を形成することを特徴とする請求項９または
    １０に記載の電界放出型電子放出素子の製造方法。
22. 【請求項２２】単結晶シリコン基板と単結晶シリコン薄
    膜とが熱酸化シリコン膜を介して張り合わされた形のＳ
    ＯＩ基板を使用することを特徴とする請求項１４ないし
    １７のいずれかに記載の電界放出型電子放出素子の製造
    方法。
23. 【請求項２３】表面を熱酸化した単結晶シリコン基板に
    張り合わされた単結晶シリコン薄膜にドライエッチング
    法によって開口部を形成して上記ゲート電極とし、該単
    結晶シリコン薄膜開口部を通して上記熱酸化シリコン膜
    を緩衝フッ酸によってエッチング除去して上記単結晶シ
    リコン基板表面を露出させ、次に、該単結晶シリコン基
    板露出部にアモルファスシリコンをスパッタリング法或
    いは真空蒸着法により堆積し、その後加熱またはイオン
    ビームを照射することにより、基板方位に従って上記ア
    モルファスシリコンの一部を単結晶化させ、最後に上記
    アモルファスシリコン内の該単結晶化部分以外を異方性
    ウェットエッチング法により除去して、少なくとも二つ
    以上の（１１１）面よりなる単結晶化シリコン先端部を
    形成して上記エミッタとすることを特徴とする請求項１
    ８に記載の電界放出型電子放出素子の製造方法。
24. 【請求項２４】前記エミッタが、ゲート電極の下の熱酸
    化シリコン膜を除去することによって形成された開口部
    の底面となる単結晶シリコン基板表面に、選択成長され
    たシリコン単結晶からなることを特徴とする請求項１６
    に記載の電界放出型電子放出素子の製造方法。