JPH0850566A - Recording controller - Google Patents
Recording controllerInfo
- Publication number
- JPH0850566A JPH0850566A JP20275694A JP20275694A JPH0850566A JP H0850566 A JPH0850566 A JP H0850566A JP 20275694 A JP20275694 A JP 20275694A JP 20275694 A JP20275694 A JP 20275694A JP H0850566 A JPH0850566 A JP H0850566A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- control command
- control
- cpu
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＨＤＤ（ハードディス
クドライブ）や記録可能なＣＤ−ＲＯＭの駆動装置など
の記録（再生）装置を制御する記録制御装置に係り、特
に、記録装置の動作を制御する制御コマンドを定期的に
送出する記録制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording controller for controlling a recording (reproducing) device such as an HDD (hard disk drive) or a recordable CD-ROM drive, and more particularly to controlling the operation of the recording device. The present invention relates to a recording control device that periodically sends a control command to perform.
【０００２】[0002]
【従来の技術】従来より、ＨＤＤや書き替え可能（また
は追記型）のＣＤ−ＲＯＭの駆動装置などの記録（再
生）装置は、各種コンピュータに接続されて情報の記録
再生を行っており、接続されるコンピュータのＣＰＵ
（中央処理装置）から出力される制御コマンドが所定時
間ごと（例えば、１／７５秒ごと）に供給されて、その
動作が制御されている。そして、この制御コマンドは、
通常、ＣＰＵ側からコンピュータ内に設けられている記
録制御装置に供給され、この記録制御装置内のコマンド
・バッファに一旦蓄えられてから、所定時間ごとに記録
装置へ出力され、その動作を制御している。2. Description of the Related Art Conventionally, a recording (reproducing) device such as a HDD or a rewritable (or write-once) CD-ROM driving device has been connected to various computers to record and reproduce information. Computer CPU
A control command output from the (central processing unit) is supplied every predetermined time (for example, every 1/75 seconds) to control its operation. And this control command is
Normally, it is supplied from the CPU side to a recording control device provided in the computer, temporarily stored in a command buffer in this recording control device, and then output to the recording device at predetermined time intervals to control its operation. ing.
【０００３】このとき、ＣＰＵは、コマンド・バッファ
に制御コマンドを蓄積させた後、コマンド・バッファに
蓄積されている制御コマンドが空にならないように、常
にコマンド・バッファを監視しており、制御コマンドが
少なくなったときには、次の制御コマンドを補充するよ
うにしている。しかしこの場合、ＣＰＵで表示処理やＩ
／Ｏアクセス等のほかの処理を行う時間が、コマンド・
バッファを監視するために取られてしまうので、ＣＰＵ
での各種処理が遅延する原因となっていた。At this time, the CPU, after accumulating the control commands in the command buffer, constantly monitors the command buffer so that the control commands accumulated in the command buffer will not become empty. When the number becomes low, the next control command is replenished. However, in this case, the CPU performs display processing and I
Command / O access and other processing time
CPU is taken because it is taken to monitor the buffer
It was a cause of delay in various processes in.
【０００４】そこで、ＣＰＵを他の処理に専念させるた
め、コマンド・バッファを監視せずに、コマンド・バッ
ファが空になったときに、記録制御装置からＣＰＵに割
り込み信号を送出するよう構成し、ＣＰＵが割り込み信
号を受信したときに次の制御コマンドを送出してコマン
ド・バッファに補充するようにしたものもあった。Therefore, in order to dedicate the CPU to other processing, the command control buffer is not monitored and an interrupt signal is sent from the recording control device to the CPU when the command buffer becomes empty. In some cases, when the CPU receives an interrupt signal, the next control command is sent to replenish the command buffer.
【０００５】[0005]
【発明が解決しようとする課題】記録制御装置からＣＰ
Ｕに割り込み信号を送出する構成とした場合、ＣＰＵの
割り込み信号に対する応答時間が遅くなると、次の制御
コマンドがコマンド・バッファに補充される前に、次の
制御コマンドの送出タイミングが来てしまい、記録装置
に制御コマンドを送出できないという不都合が生じるこ
とがあった。そこで本発明は、上記課題を解決した記録
制御装置を提供することを目的とする。From the recording controller to the CP
In the case where the interrupt signal is sent to U, if the response time to the interrupt signal of the CPU is delayed, the timing for sending the next control command comes before the next control command is replenished in the command buffer. There was a problem that the control command could not be sent to the recording device. Therefore, it is an object of the present invention to provide a recording control device that solves the above problems.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するため
の手段として、中央処理装置から出力される制御コマン
ドを所定時間間隔で記録装置に送出するために、前記制
御コマンドを一時蓄積する記録制御装置であって、前記
中央処理装置から供給される制御コマンドを一時的に蓄
積するバッファと、このバッファの蓄積量がゼロになっ
たことを検出するフラグと、所定の制御コマンドが設定
されているスイッチと、このスイッチに設定されている
所定の制御コマンドまたは前記中央処理装置から供給さ
れる制御コマンドを記憶するレジスタと、前記バッファ
または前記レジスタの出力のどちらか一方に切り替え接
続して前記記録装置に前記制御データを出力する切り替
え器と、前記フラグ及び前記中央処理装置から供給され
る信号により前記切り替え器の切り替え制御を行う共
に、前記フラグからの信号により前記中央処理装置に割
り込み要求信号を出力するロジック回路とで構成される
ことを特徴とする記録制御装置を提供しようとするもの
である。As means for achieving the above object, a recording control for temporarily storing the control command output from the central processing unit in order to send the control command to the recording device at a predetermined time interval. A device, in which a buffer for temporarily storing the control command supplied from the central processing unit, a flag for detecting that the accumulated amount of this buffer has become zero, and a predetermined control command are set. The switch, the register for storing the predetermined control command set in the switch or the control command supplied from the central processing unit, and the recording device by switching connection to either the buffer or the output of the register. A switch for outputting the control data to the above, and the flag and the signal supplied from the central processing unit An object of the present invention is to provide a recording control device characterized by comprising a logic circuit for controlling switching of a changer and outputting an interrupt request signal to the central processing unit in response to a signal from the flag. .
【０００７】[0007]
【実施例】本発明の記録制御装置の一実施例を図面と共
に説明する。図１は、本発明の記録制御装置の一実施例
を示す構成図であり、図２及び図３はその動作を示すフ
ローチャート図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the recording control apparatus of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the recording control apparatus of the present invention, and FIGS. 2 and 3 are flow charts showing the operation.
【０００８】図１において、コンピュータ１には、ＣＰ
Ｕ（中央処理装置）２とデータバスＡによって接続され
た記録制御装置３を備えており、その他にも図示しない
主記憶装置等通常のコンピュータに必要な構成要素を備
えている。そして、ＣＰＵ２には、コンピュータ１のデ
ータバスＡを介して、表示装置５やその他のＩ／Ｏデバ
イス６などが接続されており、記録制御装置３の出力側
には、ＨＤＤ（ハードディスクドライブ）や記録可能な
ＣＤ−ＲＯＭの駆動装置などの記録装置４が接続されて
いる。In FIG. 1, the computer 1 has a CP.
A recording control device 3 connected to a U (central processing unit) 2 by a data bus A is provided, and other necessary components such as a main storage device, which are required for a normal computer, are provided. A display device 5 and other I / O devices 6 and the like are connected to the CPU 2 via a data bus A of the computer 1, and an HDD (hard disk drive) or an HDD (hard disk drive) is provided on the output side of the recording control device 3. A recording device 4 such as a recordable CD-ROM drive device is connected.
【０００９】また、記録制御装置３は、ＣＰＵ２とデー
タの送受信を行うために内部に設けられたデータバスＢ
と、データバスＡ，Ｂを介してＣＰＵ２から供給される
制御コマンドを一時的に蓄積するバッファＣと、バッフ
ァＣの蓄積量が空（ゼロ）になったことを検出するフラ
グＥと、所定の制御コマンドを記憶しているスイッチＨ
と、このスイッチＨが記憶している所定の制御コマンド
またはデータバスＡ，Ｂを介してＣＰＵ２から供給され
る制御コマンドを記憶するレジスタＤと、バッファＣま
たはレジスタＤの出力のどちらか一方に切り替え接続し
て記録装置４に制御データを出力する切り替え器Ｇと、
フラグＥ及びデータバスＡ，Ｂを介してＣＰＵ２から供
給される信号により切り替え器Ｇの切り替え制御を行う
共に、フラグＥからの信号によりＣＰＵ２に割り込み要
求信号を出力するロジック回路Ｆとにより構成されてい
る。Further, the recording control device 3 has a data bus B provided therein for transmitting / receiving data to / from the CPU 2.
A buffer C for temporarily storing a control command supplied from the CPU 2 via the data buses A and B; a flag E for detecting that the storage amount of the buffer C has become empty (zero); Switch H that stores the control command
And a register D for storing a predetermined control command stored in the switch H or a control command supplied from the CPU 2 via the data buses A and B, and either the buffer C or the output of the register D. A switch G that is connected and outputs control data to the recording device 4,
The switch G is controlled by a signal supplied from the CPU 2 via the flag E and the data buses A and B, and a logic circuit F that outputs an interrupt request signal to the CPU 2 by the signal from the flag E is also included. There is.
【００１０】ここで、このような構成の記録制御装置３
における動作を図２に初期動作部分のフローチャート、
図３に制御コマンド送出動作部分のフローチャートを示
して、それぞれ以下に説明する。まず、初期動作は図２
に示すように、電源投入時に（ステップ１１）、切り替
え器ＧをレジスタＤ側にすると共に（ステップ１２）、
スイッチＨが記憶している制御コマンドをレジスタＤに
送出する（ステップ１３）。Here, the recording control device 3 having such a configuration
2 is a flowchart of the initial operation part,
FIG. 3 shows a flowchart of the control command sending operation part, which will be described below. First, the initial operation is shown in FIG.
As shown in, when the power is turned on (step 11), the switch G is set to the register D side (step 12),
The control command stored in the switch H is sent to the register D (step 13).
【００１１】そして、ＣＰＵ２の起動後にデータバス
Ａ，Ｂを介して、順次制御コマンドをバッファＣに蓄積
していく（ステップ１４）。このとき、ＣＰＵ２が１つ
の制御内容を示す最低限の制御コマンドをバッファＣに
送出したときに（ステップ１５→Ｙ）、ＣＰＵ２からロ
ジック回路Ｆに信号を送信して（ステップ１６）、後述
するコマンド要求タイミングが次に来たときに（ステッ
プ１７→Ｙ）、切り替え器ＧをバッファＣ側に切り替え
て（ステップ１８）、次のコマンド要求タイミングが来
たときにバッファＣ側に蓄積されている制御コマンドを
送出できるようにしておく。そして、ＣＰＵ２は、バッ
ファＣに充分に蓄積される量の制御コマンドを送出する
と（ステップ１９→Ｙ）、バッファＣへの制御コマンド
の送出を停止する（ステップ２０）。After the CPU 2 is activated, the control commands are sequentially accumulated in the buffer C via the data buses A and B (step 14). At this time, when the CPU 2 sends a minimum control command indicating one control content to the buffer C (step 15 → Y), a signal is transmitted from the CPU 2 to the logic circuit F (step 16), and a command to be described later is sent. When the request timing comes next (step 17 → Y), the switch G is switched to the buffer C side (step 18), and the control stored in the buffer C side when the next command request timing comes Be prepared to send commands. Then, when the CPU 2 sends the control command of the amount sufficiently accumulated in the buffer C (step 19 → Y), the sending of the control command to the buffer C is stopped (step 20).
【００１２】次に、制御コマンド送出動作は、図３に示
すように、記録装置３により例えば、１／７５秒ごとな
どと決められた所定時間間隔で到来するコマンド要求の
タイミングが来たときに（ステップ２１→Ｙ）、切り替
え器Ｇが接続されている方の制御コマンドを送出する
（このコマンド要求のタイミングは、図２に示したフロ
ーチャートのステップ１４以降のどの状態のときに来る
のか不明である）。即ち、切り替え器ＧがレジスタＤ側
に接続されているときは（ステップ２２→Ｎ）、レジス
タＤに記憶されている制御コマンドを出力し（ステップ
２５）、切り替え器ＧがバッファＣ側に接続されている
ときは（ステップ２２→Ｙ）、バッファＣに蓄積されて
いる制御コマンドを出力する。Next, as shown in FIG. 3, the control command sending operation is performed when the timing of the command request arrives at a predetermined time interval determined by the recording device 3, for example, every 1/75 seconds. (Step 21 → Y), the control command of the one to which the switch G is connected is transmitted (the timing of this command request is unknown in which state after step 14 of the flowchart shown in FIG. 2 comes. is there). That is, when the switch G is connected to the register D side (step 22 → N), the control command stored in the register D is output (step 25), and the switch G is connected to the buffer C side. If so (step 22 → Y), the control command stored in the buffer C is output.
【００１３】そして、バッファＣから制御コマンドを送
出中に、フラグＥによってバッファＣが空になったこと
が検出されると（ステップ２４→Ｙ）、フラグＥからロ
ジック回路Ｆに信号が送信されて切り替え器Ｇをレジス
タＤ側に切り替えて接続すると共に（ステップ２６）、
ロジック回路ＦからＣＰＵ２に割り込み要求信号を出し
て（ステップ２７）、ＣＰＵ２から次の制御コマンド群
をバッファＣに送出するようにする（初期動作フローチ
ャートのステップ１４へ）。While the control command is being sent from the buffer C, when the flag E detects that the buffer C has become empty (step 24 → Y), a signal is sent from the flag E to the logic circuit F. While switching the switch G to the register D side for connection (step 26),
An interrupt request signal is issued from the logic circuit F to the CPU 2 (step 27), and the next control command group is sent from the CPU 2 to the buffer C (to step 14 of the initial operation flowchart).
【００１４】このとき、切り替え器ＧをレジスタＤ側に
切り替えているので、ＣＰＵ２の割り込み要求信号に対
する応答が遅れても、コマンド要求のタイミングが来た
ときには、レジスタＤから制御コマンドが送出され、記
録装置４の制御を行うことができる。そして、ＣＰＵ２
は、この割り込み要求信号によって、バッファＣが空で
あり、レジスタＤの内容が記録装置４へ送出されている
状態であることが判るので、ＣＰＵ２が記録制御装置３
を常に監視する必要がなくなる。At this time, since the switch G is switched to the register D side, even if the response to the interrupt request signal from the CPU 2 is delayed, when the command request timing comes, the control command is sent from the register D to record. The device 4 can be controlled. And CPU2
This interrupt request signal indicates that the buffer C is empty and the contents of the register D are being sent to the recording device 4, so that the CPU 2 causes the recording control device 3 to operate.
Eliminates the need to constantly monitor.
【００１５】また、レジスタＤの内容は、バッファＣの
内容を記録装置４へ送出している間にＣＰＵ２によって
変更することができるので、初期状態のときに記録装置
４へ送出するレジスタＤの内容とバッファＣが空になっ
たときに記録装置４へ送出するレジスタＤの内容とを変
えることができ、状況に合わせた制御コマンドを記録装
置４へ送出することができる。Since the contents of the register D can be changed by the CPU 2 while the contents of the buffer C are being sent to the recording device 4, the contents of the register D sent to the recording device 4 in the initial state. It is possible to change the contents of the register D to be sent to the recording device 4 when the buffer C becomes empty, and to send a control command according to the situation to the recording device 4.
【００１６】[0016]
【発明の効果】本発明の記録制御装置は、中央処理装置
から供給される制御コマンドを一時的に蓄積するバッフ
ァと、このバッファの蓄積量がゼロになったことを検出
するフラグと、所定の制御コマンドが設定されているス
イッチと、このスイッチに設定されている所定の制御コ
マンドまたは中央処理装置から供給される制御コマンド
を記憶するレジスタと、バッファまたはレジスタの出力
のどちらか一方に切り替え接続して記録装置に制御デー
タを出力する切り替え器と、フラグ及び中央処理装置か
ら供給される信号により切り替え器の切り替え制御を行
う共に、フラグからの信号により中央処理装置に割り込
み要求信号を出力するロジック回路とで構成されている
ので、中央処理装置で記録制御装置を常に監視しなくて
も良好に記録装置を制御することができ、中央処理装置
を他の処理に有効に使用することができるという効果が
ある。そして、中央処理装置の割り込み信号に対する応
答時間が遅くなっても、その間はレジスタから制御コマ
ンドが出力されるので、記録装置には常に所定間隔で制
御コマンドが供給されることになり、不都合が生じるこ
とはない。According to the recording control apparatus of the present invention, a buffer for temporarily storing the control command supplied from the central processing unit, a flag for detecting that the storage amount of this buffer has become zero, and a predetermined flag are provided. A switch that has a control command set, a register that stores the predetermined control command that is set to this switch or a control command that is supplied from the central processing unit, and either a buffer or the output of the register And a switching circuit for outputting control data to the recording device, and a switching circuit for controlling the switching device by a flag and a signal supplied from the central processing unit, and a logic circuit for outputting an interrupt request signal to the central processing unit by the signal from the flag. The central processing unit does not have to constantly monitor the recording control device, so Can be controlled, there is an effect that it is possible to effectively use the central processing unit to another processing. Even if the response time to the interrupt signal of the central processing unit is delayed, the control command is output from the register during that time, so that the control command is always supplied to the recording device at a predetermined interval, which causes inconvenience. There is no such thing.
【図１】本発明の記録制御装置の一実施例を示す構成図
である。FIG. 1 is a configuration diagram showing an embodiment of a recording control device of the present invention.
【図２】本発明の一実施例の初期動作を説明するための
フローチャート図である。FIG. 2 is a flow chart diagram for explaining an initial operation of one embodiment of the present invention.
【図３】本発明の一実施例の制御コマンド送出動作を説
明するためのフローチャート図である。FIG. 3 is a flow chart diagram for explaining a control command sending operation according to an embodiment of the present invention.
１ コンピュータ ２ ＣＰＵ（中央処理装置） ３ 記録制御装置 ４ 記録装置 ５ 表示装置 ６ Ｉ／Ｏデバイス Ａ，Ｂ データバス Ｃ バッファ Ｄ レジスタＤ Ｅ フラグ Ｆ ロジック回路 Ｇ 切り替え器 Ｈ スイッチ 1 Computer 2 CPU (Central Processing Unit) 3 Recording Control Device 4 Recording Device 5 Display Device 6 I / O Device A, B Data Bus C Buffer D Register D E Flag F Logic Circuit G Switch H Switch
Claims (1)
を所定時間間隔で記録装置に送出するために、前記制御
コマンドを一時蓄積する記録制御装置であって、 前記中央処理装置から供給される制御コマンドを一時的
に蓄積するバッファと、 このバッファの蓄積量がゼロになったことを検出するフ
ラグと、 所定の制御コマンドが設定されているスイッチと、 このスイッチに設定されている所定の制御コマンドまた
は前記中央処理装置から供給される制御コマンドを記憶
するレジスタと、 前記バッファまたは前記レジスタの出力のどちらか一方
に切り替え接続して前記記録装置に前記制御データを出
力する切り替え器と、 前記フラグ及び前記中央処理装置から供給される信号に
より前記切り替え器の切り替え制御を行う共に、前記フ
ラグからの信号により前記中央処理装置に割り込み要求
信号を出力するロジック回路とで構成されることを特徴
とする記録制御装置。1. A recording control device for temporarily accumulating the control command for outputting the control command output from the central processing unit to the recording device at a predetermined time interval, the control being supplied from the central processing unit. A buffer that temporarily stores commands, a flag that detects that the buffer has reached zero storage capacity, a switch that has a predetermined control command set, and a predetermined control command that has been set for this switch. Alternatively, a register for storing a control command supplied from the central processing unit, a switch for switching and connecting to either the buffer or the output of the register to output the control data to the recording device, the flag, and Switching control of the switching device is performed by a signal supplied from the central processing unit, and the flag Recording control device by the signal, characterized in that it is constituted by a logic circuit for outputting an interrupt request signal to the central processing unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20275694A JPH0850566A (en) | 1994-08-04 | 1994-08-04 | Recording controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20275694A JPH0850566A (en) | 1994-08-04 | 1994-08-04 | Recording controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0850566A true JPH0850566A (en) | 1996-02-20 |
Family
ID=16462656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20275694A Pending JPH0850566A (en) | 1994-08-04 | 1994-08-04 | Recording controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0850566A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100164682A1 (en) * | 2008-12-26 | 2010-07-01 | Yoshihito Ishibashi | Ic card, data control method and program |
-
1994
- 1994-08-04 JP JP20275694A patent/JPH0850566A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100164682A1 (en) * | 2008-12-26 | 2010-07-01 | Yoshihito Ishibashi | Ic card, data control method and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292878B1 (en) | Data recorder and method of access to data recorder | |
| JPH05173719A (en) | Data storing method | |
| US20040205388A1 (en) | Method for managing computer, apparatus for managing computer, and computer readable medium storing program for managing computer | |
| US4651277A (en) | Control system for a magnetic disk drive unit | |
| JP2002149500A (en) | Hard disk device | |
| US6654853B1 (en) | Method of secondary to secondary data transfer with mirroring | |
| JPH0850566A (en) | Recording controller | |
| KR20020088677A (en) | Method for controlling recording according to generation of an emergency in the optical drive and apparatus thereof | |
| JPH06275092A (en) | Recording and reproducing device | |
| US20010046191A1 (en) | Disk reproducing apparatus and disk reproducing method | |
| KR100970410B1 (en) | Information processor | |
| JPH08171459A (en) | Information processing system | |
| JP2007249667A (en) | Data transfer device, and data transfer system | |
| JP4174967B2 (en) | Recording method of write once optical disc | |
| JP2000311064A (en) | Control system for buffer in data transfer controller | |
| JP2701739B2 (en) | Processor switching method | |
| JP2000307987A (en) | Video/audio recording and reproducing device | |
| JP2577604Y2 (en) | Image memory and data processing device | |
| JPH01184666A (en) | External storage device with buffer storage | |
| JPH06342406A (en) | Scsi bus control system | |
| KR100192238B1 (en) | Self servo buffer management method and apparatus | |
| KR0160190B1 (en) | Complementary computer system and data recording | |
| JPH10177764A (en) | Optical disk recording device | |
| JP2004120053A (en) | Data supply apparatus | |
| JPH1173724A (en) | Video recording and reproducing device |