JPH0847299A - 負荷の駆動回路 - Google Patents
負荷の駆動回路Info
- Publication number
- JPH0847299A JPH0847299A JP6176937A JP17693794A JPH0847299A JP H0847299 A JPH0847299 A JP H0847299A JP 6176937 A JP6176937 A JP 6176937A JP 17693794 A JP17693794 A JP 17693794A JP H0847299 A JPH0847299 A JP H0847299A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- mos transistor
- series circuit
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Stepping Motors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 電源電圧の変動によらず安定した駆動電圧に
て負荷を駆動する。 【構成】 モータ３に並列に、直列に接続されたインピ
ーダンス素子４、５を接続してあり、比較回路７はこれ
ら各インピーダンス素子の接続点Ａの電圧と基準電圧と
を比較し、その差に応じた出力電圧を発生する。駆動信
号発生回路８は第１、第２の直列回路それぞれの第１の
ＭＯＳトランジスタＴｒ１のゲートにそれぞれ第１の駆
動信号、第２の駆動信号を交互に印加してモータを駆動
する。第１のスイッチング回路９、第２のスイッチング
回路１０はそれぞれ第１の駆動信号、第２の駆動信号に
より、オンとなり、比較回路７の出力電圧をそれぞれ第
１、第２の直列回路の第２のＭＯＳトランジスタのゲー
トに印加し、これによりモータ３の駆動電圧を所望の値
に保持する。
て負荷を駆動する。 【構成】 モータ３に並列に、直列に接続されたインピ
ーダンス素子４、５を接続してあり、比較回路７はこれ
ら各インピーダンス素子の接続点Ａの電圧と基準電圧と
を比較し、その差に応じた出力電圧を発生する。駆動信
号発生回路８は第１、第２の直列回路それぞれの第１の
ＭＯＳトランジスタＴｒ１のゲートにそれぞれ第１の駆
動信号、第２の駆動信号を交互に印加してモータを駆動
する。第１のスイッチング回路９、第２のスイッチング
回路１０はそれぞれ第１の駆動信号、第２の駆動信号に
より、オンとなり、比較回路７の出力電圧をそれぞれ第
１、第２の直列回路の第２のＭＯＳトランジスタのゲー
トに印加し、これによりモータ３の駆動電圧を所望の値
に保持する。
Description
【０００１】
【産業上の利用分野】本発明は負荷の駆動回路、特にス
テップモータ等の駆動回路に関するものである。
テップモータ等の駆動回路に関するものである。
【０００２】
【従来の技術】現在、アナログ電子時計では、指針を駆
動する時計ムーブメントの動力としてパルス駆動される
モータを用いており、例えば、１秒毎に極性の変わる駆
動パルスにより、ロータを１秒間に１８０度回転するも
の等がある。このようなモータ等の負荷を駆動する駆動
回路には次のようなものがある。
動する時計ムーブメントの動力としてパルス駆動される
モータを用いており、例えば、１秒毎に極性の変わる駆
動パルスにより、ロータを１秒間に１８０度回転するも
の等がある。このようなモータ等の負荷を駆動する駆動
回路には次のようなものがある。
【０００３】例えば、図５に示すように、ＣＭＯＳ構成
のインバータｉ１、ｉ２を電源端子ＶDD、ＶSSの間に接
続し、これらインバータｉ１、ｉ２の互いの出力端子ｏ
１、ｏ２の間にモータｍのコイルＬを接続してあり、駆
動信号発生回路ｇにより電位レベルの異なる駆動信号を
インバータｉ１、ｉ２の入力端子ｉｎ１、ｉｎ２に交互
に印加することによりモータｍを駆動するものである。
例えば、インバータｉ１にの入力端子に“Ｈ”、インバ
ータｉ２のそれに“Ｌ”を印加すると、図３の矢印ｃに
示す向きに駆動電流が流れる。すなわち、インバータｉ
１、ｉ２の入力端子ｉｎ１、ｉｎ２にそれぞれ図６のｉ
ｎ１、ｉｎ２に示すように交互にパルスを印加すると、
モータｍのコイルＬの端子間には同図ｏ１−ｏ２に示す
ような極性の異なる駆動パルスが印加され、双方向に駆
動電流が流れる。ここでは便宜上、図５の矢印ｃの方向
を正としてある。
のインバータｉ１、ｉ２を電源端子ＶDD、ＶSSの間に接
続し、これらインバータｉ１、ｉ２の互いの出力端子ｏ
１、ｏ２の間にモータｍのコイルＬを接続してあり、駆
動信号発生回路ｇにより電位レベルの異なる駆動信号を
インバータｉ１、ｉ２の入力端子ｉｎ１、ｉｎ２に交互
に印加することによりモータｍを駆動するものである。
例えば、インバータｉ１にの入力端子に“Ｈ”、インバ
ータｉ２のそれに“Ｌ”を印加すると、図３の矢印ｃに
示す向きに駆動電流が流れる。すなわち、インバータｉ
１、ｉ２の入力端子ｉｎ１、ｉｎ２にそれぞれ図６のｉ
ｎ１、ｉｎ２に示すように交互にパルスを印加すると、
モータｍのコイルＬの端子間には同図ｏ１−ｏ２に示す
ような極性の異なる駆動パルスが印加され、双方向に駆
動電流が流れる。ここでは便宜上、図５の矢印ｃの方向
を正としてある。
【０００４】
【発明が解決しようとする課題】このようなものでは、
モータｍのコイルＬの端子間に印加される駆動電圧は電
源電圧にほぼ等しくなっているため、電源電圧の変化に
より駆動電流にも変化が生じてしまう。例えば、電源と
して電池を用いる時計等の装置では、電源電圧は一般に
使用前では１．６ｖ程度であるが、使用時間を経るに従
い徐々に低くなり１．２ｖ程度まで低下し、これにとも
ない駆動電圧も低下するので安定してモータを駆動する
ことが難しい。
モータｍのコイルＬの端子間に印加される駆動電圧は電
源電圧にほぼ等しくなっているため、電源電圧の変化に
より駆動電流にも変化が生じてしまう。例えば、電源と
して電池を用いる時計等の装置では、電源電圧は一般に
使用前では１．６ｖ程度であるが、使用時間を経るに従
い徐々に低くなり１．２ｖ程度まで低下し、これにとも
ない駆動電圧も低下するので安定してモータを駆動する
ことが難しい。
【０００５】そこで、本発明の目的は、電源電圧の変動
によらず安定した駆動電圧にて負荷を駆動し得る負荷の
駆動回路を提供することにある。
によらず安定した駆動電圧にて負荷を駆動し得る負荷の
駆動回路を提供することにある。
【０００６】
【課題を解決するための手段】互いに異なる導電型の第
１および第２のＭＯＳトランジスタのドレイン同士を接
続してなる第１の直列回路を第１の電源端子と第１の電
源端子と異なる電位の第２の電源端子との間に接続す
る。この第１の直列回路と同様の構成の第２の直列回路
を第１の電源端子と第２の電源端子との間に接続し、第
１の直列回路のドレイン接続点と第２の直列回路のドレ
イン接続点との間に負荷を接続する。さらに、直列接続
した一対のインピーダンス素子を上記負荷に並列に接続
し、上記各インピーダンス素子の接続点の電圧と基準電
圧とを比較してしてその差に応じた出力を発生する比較
回路と、第１の直列回路の第１のＭＯＳトランジスタを
駆動する第１の駆動信号と第２の直列回路の第１のＭＯ
Ｓトランジスタを駆動する第２の駆動信号とを交互に発
生する駆動信号発生回路と、第１の駆動信号によってオ
ンとなり、上記比較回路の出力を第１の直列回路の第２
のＭＯＳトランジスタのゲートに供給する第１のスイッ
チング回路と、第２の駆動信号によってオンとなり、上
記比較回路の出力を第２の直列回路の第２のＭＯＳトラ
ンジスタのゲートに供給する第１のスイッチング回路と
を設けることにより、上記目的を達成する。
１および第２のＭＯＳトランジスタのドレイン同士を接
続してなる第１の直列回路を第１の電源端子と第１の電
源端子と異なる電位の第２の電源端子との間に接続す
る。この第１の直列回路と同様の構成の第２の直列回路
を第１の電源端子と第２の電源端子との間に接続し、第
１の直列回路のドレイン接続点と第２の直列回路のドレ
イン接続点との間に負荷を接続する。さらに、直列接続
した一対のインピーダンス素子を上記負荷に並列に接続
し、上記各インピーダンス素子の接続点の電圧と基準電
圧とを比較してしてその差に応じた出力を発生する比較
回路と、第１の直列回路の第１のＭＯＳトランジスタを
駆動する第１の駆動信号と第２の直列回路の第１のＭＯ
Ｓトランジスタを駆動する第２の駆動信号とを交互に発
生する駆動信号発生回路と、第１の駆動信号によってオ
ンとなり、上記比較回路の出力を第１の直列回路の第２
のＭＯＳトランジスタのゲートに供給する第１のスイッ
チング回路と、第２の駆動信号によってオンとなり、上
記比較回路の出力を第２の直列回路の第２のＭＯＳトラ
ンジスタのゲートに供給する第１のスイッチング回路と
を設けることにより、上記目的を達成する。
【０００７】また、第１の駆動信号が発生されない期
間、第１の直列回路の第２のＭＯＳトランジスタのゲー
トを特定電位に接続する第３のスイッチング回路と、第
２の駆動信号が発生されない期間、第２の直列回路の第
２のＭＯＳトランジスタのゲートを特定電位に接続する
第４のスイッチング回路とを設けることが好ましい。
間、第１の直列回路の第２のＭＯＳトランジスタのゲー
トを特定電位に接続する第３のスイッチング回路と、第
２の駆動信号が発生されない期間、第２の直列回路の第
２のＭＯＳトランジスタのゲートを特定電位に接続する
第４のスイッチング回路とを設けることが好ましい。
【０００８】
【実施例】次に、本発明の一実施例の負荷の駆動回路を
説明する。図１は本例の構成を示す電気回路図であり、
同図において、Ｔｒ１はＰチャネル型の第１のＭＯＳト
ランジスタであり、Ｔｒ２はＮチャネル型の第２のＭＯ
Ｓトランジスタである。
説明する。図１は本例の構成を示す電気回路図であり、
同図において、Ｔｒ１はＰチャネル型の第１のＭＯＳト
ランジスタであり、Ｔｒ２はＮチャネル型の第２のＭＯ
Ｓトランジスタである。
【０００９】１、２はそれぞれ、第１の直列回路、第２
の直列回路であり、ともに、第１のＭＯＳトランジスタ
Ｔｒ１および第２のＭＯＳトランジスタＴｒ２の互いの
ドレインを接続してなり、第１の電源端子ＶDD、第２の
電源端子ＶSSとの間に接続されている。第１の直列回路
１、第２の直列回路２はそれぞれの第１のＭＯＳトラン
ジスタＴｒ１、第２のＭＯＳトランジスタＴｒ２の互い
のドレインの接続点にそれぞれ出力端子Ｏ１、Ｏ２を接
続してある。なお、第１の電源端子ＶDDは接地され、以
下に述べる各端子の電圧これを基準としてある。例え
ば、第２の電源端子ＶSSは−１．５ｖである。
の直列回路であり、ともに、第１のＭＯＳトランジスタ
Ｔｒ１および第２のＭＯＳトランジスタＴｒ２の互いの
ドレインを接続してなり、第１の電源端子ＶDD、第２の
電源端子ＶSSとの間に接続されている。第１の直列回路
１、第２の直列回路２はそれぞれの第１のＭＯＳトラン
ジスタＴｒ１、第２のＭＯＳトランジスタＴｒ２の互い
のドレインの接続点にそれぞれ出力端子Ｏ１、Ｏ２を接
続してある。なお、第１の電源端子ＶDDは接地され、以
下に述べる各端子の電圧これを基準としてある。例え
ば、第２の電源端子ＶSSは−１．５ｖである。
【００１０】３は負荷としてのモータであり、そのコイ
ル３Ｌを第１の直列回路１の出力端子Ｏ１と第２の直列
回路２の出力端子Ｏ２との間に接続してある。
ル３Ｌを第１の直列回路１の出力端子Ｏ１と第２の直列
回路２の出力端子Ｏ２との間に接続してある。
【００１１】４、５はインピーダンス素子であり、これ
らインピーダンス素子４、５は互いに直列に接続し、第
１の直列回路１の出力端子Ｏ１と第２の直列回路２の出
力端子Ｏ２との間にコイル３Ｌと並列して接続してあ
る。これらインピーダンス素子４、５の抵抗値は等しく
設定されており、これらインピーダンス素子４、５の接
続点の電圧は出力端子Ｏ１、Ｏ２間の中間電圧となる。
また、これらインピーダンス素子としては、図２ａに示
すように、ＰＮ接合ダイオード４１、４２を互いに逆向
きかつ並列にしたもの、また、同図ｂに示すように同図
ａのＰＮ接合ダイオード４１、４２に代わり、ダイオー
ド接続したＭＯＳトランジスタ４３、４４を用いたもの
等が使用できる。また、この他、抵抗を用いてもよく、
ＩＣの設計上、チップサイズや消費電流を考慮して最適
のものを利用すればよい。
らインピーダンス素子４、５は互いに直列に接続し、第
１の直列回路１の出力端子Ｏ１と第２の直列回路２の出
力端子Ｏ２との間にコイル３Ｌと並列して接続してあ
る。これらインピーダンス素子４、５の抵抗値は等しく
設定されており、これらインピーダンス素子４、５の接
続点の電圧は出力端子Ｏ１、Ｏ２間の中間電圧となる。
また、これらインピーダンス素子としては、図２ａに示
すように、ＰＮ接合ダイオード４１、４２を互いに逆向
きかつ並列にしたもの、また、同図ｂに示すように同図
ａのＰＮ接合ダイオード４１、４２に代わり、ダイオー
ド接続したＭＯＳトランジスタ４３、４４を用いたもの
等が使用できる。また、この他、抵抗を用いてもよく、
ＩＣの設計上、チップサイズや消費電流を考慮して最適
のものを利用すればよい。
【００１２】６は基準電圧源であり、常に一定の基準電
圧を発生する。ここで、基準電圧源６の詳細は図３ａに
示すとおりであり、カレントミラー回路ＣＭ１を形成す
る一方のＭＯＳトランジスタＴＲ１およびダイオード接
続されたＭＯＳトランジスタＴＲ２を直列に接続し、こ
の接続点に基準電圧の出力端子Ｏ６を設け、また、もう
一方のＭＯＳトランジスタＴＲ３およびディプレッショ
ン型のＭＯＳトランジスタＤＴを直列に接続して構成さ
れる。ここで、基準電圧源６の動作について述べておく
こととする。ディプレッション型のＭＯＳトランジスタ
ＤＴはソース、ゲートを接続してあり、ドレイン電圧に
よらず一定の電流が流れる。このＭＯＳトランジスタＤ
Ｔに流れる電流値はカレントミラー回路ＣＭ１によりミ
ラー反転され、ダイオード接続されたＭＯＳトランジス
タＴＲ２にもこれと等しい値の電流が流れるため、出力
端子Ｏ６からは一定の基準電圧が出力される。
圧を発生する。ここで、基準電圧源６の詳細は図３ａに
示すとおりであり、カレントミラー回路ＣＭ１を形成す
る一方のＭＯＳトランジスタＴＲ１およびダイオード接
続されたＭＯＳトランジスタＴＲ２を直列に接続し、こ
の接続点に基準電圧の出力端子Ｏ６を設け、また、もう
一方のＭＯＳトランジスタＴＲ３およびディプレッショ
ン型のＭＯＳトランジスタＤＴを直列に接続して構成さ
れる。ここで、基準電圧源６の動作について述べておく
こととする。ディプレッション型のＭＯＳトランジスタ
ＤＴはソース、ゲートを接続してあり、ドレイン電圧に
よらず一定の電流が流れる。このＭＯＳトランジスタＤ
Ｔに流れる電流値はカレントミラー回路ＣＭ１によりミ
ラー反転され、ダイオード接続されたＭＯＳトランジス
タＴＲ２にもこれと等しい値の電流が流れるため、出力
端子Ｏ６からは一定の基準電圧が出力される。
【００１３】７は比較回路であり、正入力端子７１には
インピーダンス素子４、５の接続点Ａが接続され、負入
力端子７２には基準電圧源６の出力が接続されており、
インピーダンス素子４、５の接続点Ａの電圧と基準電圧
とを比較してしてその差に応じた出力を発生するもので
ある。比較回路としては様々なものが使用できるが、こ
こでは、例えば、図３ｂに示すようなものを用いること
とする。その構成、動作について述べると、まず、Ｐチ
ャネル型のＭＯＳトランジスタＴＲ４のゲートは定電圧
源Ｅに接続され、そのドレイン、ソース間電流は一定に
保持されている。また、ＭＯＳトランジスタＴＲ４のド
レインには、Ｐチャネル型のＭＯＳトランジスタＴＲ５
とＮチャネル型のＭＯＳトランジスタＴＲ６を直列に接
続して成る直列回路７３と、Ｐチャネル型のＭＯＳトラ
ンジスタＴＲ７とＮチャネル型のＭＯＳトランジスタＴ
Ｒ８を直列に接続して成る直列回路７４とが接続されて
いる。ここで、ＭＯＳトランジスタＴＲ５のゲートは負
入力端子７２として用いられ、基準電圧が印加されてお
り、ＭＯＳトランジスタＴＲ６との接続点には出力端子
Ｏ７が設けられてる。このＭＯＳトランジスタＴＲ６は
ＭＯＳトランジスタＴＲ８とともにカレントミラー回路
ＣＭ２を構成している。一方、ＭＯＳトランジスタＴＲ
７のゲートは正入力端子７１として用いられ、インピー
ダンス素子４、５の接続点Ａの電圧が印加され、これに
応じた電流が流れる。また、ＭＯＳトランジスタＴＲ７
に流れる電流はミラー反転され、ＭＯＳトランジスタＴ
Ｒ６にも流れ、これにより、ＭＯＳトランジスタＴＲ３
からの定電流をＭＯＳトランジスタＴＲ５とＭＯＳトラ
ンジスタＴＲ６とにより互いに引き合うこととなり、そ
れに応じて出力端子Ｏ７の電位も上下する。すなわち、
出力端子Ｏ７の出力電圧は、接続点Ａの電圧が基準電圧
に比べ低い場合、ＭＯＳトランジスタＴＲ６に流れる電
流値も増加し、出力電圧は電源端子ＶSSに引かれて低く
なり、逆に、接続点Ａの電圧が基準電圧に比べ高い場
合、ＭＯＳトランジスタＴＲ５に流れる電流値は低下
し、出力電圧はＭＯＳトランジスタＴＲ５のドレインに
引かれて高くなる。このようにして、比較回路７はイン
ピーダンス素子４、５の接続点Ａの電圧と基準電圧とを
比較してしてその差に応じた出力を発生するものであ
る。
インピーダンス素子４、５の接続点Ａが接続され、負入
力端子７２には基準電圧源６の出力が接続されており、
インピーダンス素子４、５の接続点Ａの電圧と基準電圧
とを比較してしてその差に応じた出力を発生するもので
ある。比較回路としては様々なものが使用できるが、こ
こでは、例えば、図３ｂに示すようなものを用いること
とする。その構成、動作について述べると、まず、Ｐチ
ャネル型のＭＯＳトランジスタＴＲ４のゲートは定電圧
源Ｅに接続され、そのドレイン、ソース間電流は一定に
保持されている。また、ＭＯＳトランジスタＴＲ４のド
レインには、Ｐチャネル型のＭＯＳトランジスタＴＲ５
とＮチャネル型のＭＯＳトランジスタＴＲ６を直列に接
続して成る直列回路７３と、Ｐチャネル型のＭＯＳトラ
ンジスタＴＲ７とＮチャネル型のＭＯＳトランジスタＴ
Ｒ８を直列に接続して成る直列回路７４とが接続されて
いる。ここで、ＭＯＳトランジスタＴＲ５のゲートは負
入力端子７２として用いられ、基準電圧が印加されてお
り、ＭＯＳトランジスタＴＲ６との接続点には出力端子
Ｏ７が設けられてる。このＭＯＳトランジスタＴＲ６は
ＭＯＳトランジスタＴＲ８とともにカレントミラー回路
ＣＭ２を構成している。一方、ＭＯＳトランジスタＴＲ
７のゲートは正入力端子７１として用いられ、インピー
ダンス素子４、５の接続点Ａの電圧が印加され、これに
応じた電流が流れる。また、ＭＯＳトランジスタＴＲ７
に流れる電流はミラー反転され、ＭＯＳトランジスタＴ
Ｒ６にも流れ、これにより、ＭＯＳトランジスタＴＲ３
からの定電流をＭＯＳトランジスタＴＲ５とＭＯＳトラ
ンジスタＴＲ６とにより互いに引き合うこととなり、そ
れに応じて出力端子Ｏ７の電位も上下する。すなわち、
出力端子Ｏ７の出力電圧は、接続点Ａの電圧が基準電圧
に比べ低い場合、ＭＯＳトランジスタＴＲ６に流れる電
流値も増加し、出力電圧は電源端子ＶSSに引かれて低く
なり、逆に、接続点Ａの電圧が基準電圧に比べ高い場
合、ＭＯＳトランジスタＴＲ５に流れる電流値は低下
し、出力電圧はＭＯＳトランジスタＴＲ５のドレインに
引かれて高くなる。このようにして、比較回路７はイン
ピーダンス素子４、５の接続点Ａの電圧と基準電圧とを
比較してしてその差に応じた出力を発生するものであ
る。
【００１４】８は駆動信号発生回路であり、第１の直列
回路１の第１のＭＯＳトランジスタＴｒ１を駆動する第
１の駆動信号と第２の直列回路２の第１のＭＯＳトラン
ジスタＴｒ１を駆動する第２の駆動信号とを交互にそれ
ぞれ出力端子ｐ１、ｐ２より発生する。
回路１の第１のＭＯＳトランジスタＴｒ１を駆動する第
１の駆動信号と第２の直列回路２の第１のＭＯＳトラン
ジスタＴｒ１を駆動する第２の駆動信号とを交互にそれ
ぞれ出力端子ｐ１、ｐ２より発生する。
【００１５】９、１０はそれぞれ、第１のスイッチング
回路、第２のスイッチング回路であり、アナログスイッ
チからなる。これら、第１のスイッチング回路９、第２
のスイッチング回路１０は共に比較回路７の出力を受
け、それぞれの出力端子は第１の直列回路１、第２の直
列回路２の第２のＭＯＳトランジスタＴｒ２のゲートに
接続され、また、それぞれの制御端子９ｃ、１０ｃはそ
れぞれ駆動信号発生回路８の端子ｐ１、ｐ２に接続され
ており、これらの出力に応じてオン、オフされる。
回路、第２のスイッチング回路であり、アナログスイッ
チからなる。これら、第１のスイッチング回路９、第２
のスイッチング回路１０は共に比較回路７の出力を受
け、それぞれの出力端子は第１の直列回路１、第２の直
列回路２の第２のＭＯＳトランジスタＴｒ２のゲートに
接続され、また、それぞれの制御端子９ｃ、１０ｃはそ
れぞれ駆動信号発生回路８の端子ｐ１、ｐ２に接続され
ており、これらの出力に応じてオン、オフされる。
【００１６】Ｔｒ３、Ｔｒ４はそれぞれ第３、第４のス
イッチング回路としてのＮチャネル型のＭＯＳトランジ
スタである。ＭＯＳトランジスタＴｒ３はソースを電源
端子ＶSSに、ドレインを第１の直列回路１の第２のＭＯ
ＳトランジスタＴｒ２のゲートに接続してあり、また、
ゲートにはインバータ１１を介して第１の駆動信号が印
加される。また、ＭＯＳトランジスタＴｒ４はソースを
電源端子ＶSSに、ドレインを第２の直列回路２の第２の
ＭＯＳトランジスタＴｒ２のゲートに接続してあり、ま
た、ゲートにはインバータ１２を介して第２の駆動信号
が印加される。次に本例の動作について上記各図、図４
の波形図を参照しながら説明する。
イッチング回路としてのＮチャネル型のＭＯＳトランジ
スタである。ＭＯＳトランジスタＴｒ３はソースを電源
端子ＶSSに、ドレインを第１の直列回路１の第２のＭＯ
ＳトランジスタＴｒ２のゲートに接続してあり、また、
ゲートにはインバータ１１を介して第１の駆動信号が印
加される。また、ＭＯＳトランジスタＴｒ４はソースを
電源端子ＶSSに、ドレインを第２の直列回路２の第２の
ＭＯＳトランジスタＴｒ２のゲートに接続してあり、ま
た、ゲートにはインバータ１２を介して第２の駆動信号
が印加される。次に本例の動作について上記各図、図４
の波形図を参照しながら説明する。
【００１７】まず、モータ３の非駆動状態では、第１、
第２の駆動信号それぞれの出力端子ｐ１、ｐ２を共に
“Ｌ”としてある。これにより、第１の直列回路１およ
び第２の直列回路２のそれぞれの第１のＭＯＳトランジ
スタＴｒ１はオンとなり、モータ３のコイル３Ｌの両端
は同電位となり、モータ３は非駆動状態となる。なお、
このとき、第１のスイッチング回路９、第２のスイッチ
ング回路１０はともにオフとされ、第３のスイッチング
回路Ｔｒ３、第４のスイッチング回路Ｔｒ４はともにオ
ンとなっており、第１の直列回路１および第２の直列回
路２のそれぞれの第２のＭＯＳトランジスタＴｒ２のゲ
ートは電源端子ＶSSの電位に接続され、第２のＭＯＳト
ランジスタＴｒ２はオフとされる。
第２の駆動信号それぞれの出力端子ｐ１、ｐ２を共に
“Ｌ”としてある。これにより、第１の直列回路１およ
び第２の直列回路２のそれぞれの第１のＭＯＳトランジ
スタＴｒ１はオンとなり、モータ３のコイル３Ｌの両端
は同電位となり、モータ３は非駆動状態となる。なお、
このとき、第１のスイッチング回路９、第２のスイッチ
ング回路１０はともにオフとされ、第３のスイッチング
回路Ｔｒ３、第４のスイッチング回路Ｔｒ４はともにオ
ンとなっており、第１の直列回路１および第２の直列回
路２のそれぞれの第２のＭＯＳトランジスタＴｒ２のゲ
ートは電源端子ＶSSの電位に接続され、第２のＭＯＳト
ランジスタＴｒ２はオフとされる。
【００１８】次にモータ３を駆動する場合は、図４ｐ
１、ｐ２に示すように、第１の駆動信号Ｐ１、第２の駆
動信号Ｐ２を交互に出力する。ここでは、まず、第１の
駆動信号Ｐ１を出力し出力端子ｐ１を“Ｈ”としたとす
ると、第１の直列回路１において、第１のＭＯＳトラン
ジスタＴｒ１はオフとなり、第３のスイッチング回路Ｔ
ｒ３がオフとなることによって第２のＭＯＳトランジス
タのゲートが電源端子ＶSSから遮断されるとともに、第
１のスイッチング回路９がオンとなることにより、比較
回路７の出力電圧が第２のＭＯＳトランジスタＴｒ２の
ゲートに印加される。
１、ｐ２に示すように、第１の駆動信号Ｐ１、第２の駆
動信号Ｐ２を交互に出力する。ここでは、まず、第１の
駆動信号Ｐ１を出力し出力端子ｐ１を“Ｈ”としたとす
ると、第１の直列回路１において、第１のＭＯＳトラン
ジスタＴｒ１はオフとなり、第３のスイッチング回路Ｔ
ｒ３がオフとなることによって第２のＭＯＳトランジス
タのゲートが電源端子ＶSSから遮断されるとともに、第
１のスイッチング回路９がオンとなることにより、比較
回路７の出力電圧が第２のＭＯＳトランジスタＴｒ２の
ゲートに印加される。
【００１９】これにより、第２のＭＯＳトランジスタＴ
ｒ２がオンとなり、第２の直列回路２の出力端子Ｏ２か
ら第１の直列回路１の出力端子Ｏ１へ駆動電流が流れ
る。
ｒ２がオンとなり、第２の直列回路２の出力端子Ｏ２か
ら第１の直列回路１の出力端子Ｏ１へ駆動電流が流れ
る。
【００２０】今、図示しないが、電源として用いられる
電池が使用して間もないもので電源端子ＶDD、ＶSS間の
電源電圧がある値、例えば１．５ｖであるとする。この
とき、コイル３Ｌの両端に特定の電圧が印加され、イン
ピーダンス素子４、５の接続点Ａの電圧はある値になる
が、これは比較回路７により設定される。比較回路７は
インピーダンス素子４、５の接続点Ａの電圧、すなわ
ち、コイル３Ｌに印加される電圧の１／２の電圧と基準
電圧源６の発生する基準電圧とを比較しその差に応じた
出力電圧を発生している。ここで、基準電圧源６の発生
する基準電圧は、モータ３を駆動するのに最適な電圧を
Ｖ1としたとき、その１／２の値Ｖ1／２だけ電源端子Ｖ
DDから低い値に設定されており、また、電源端子ＶDDは
接地してあり、接続点Ａの電圧は電源端子ＶDDを基準と
してあり、このとき、比較回路７の出力する電圧はある
値となり、この電圧により、第１の直列回路１の第２の
ＭＯＳトランジスタＴｒ２のオン抵抗はある値に設定さ
れることにより、接続点Ａの電圧はＶ1／２に設定さ
れ、コイル３Ｌの両端にＶ1が印加される。
電池が使用して間もないもので電源端子ＶDD、ＶSS間の
電源電圧がある値、例えば１．５ｖであるとする。この
とき、コイル３Ｌの両端に特定の電圧が印加され、イン
ピーダンス素子４、５の接続点Ａの電圧はある値になる
が、これは比較回路７により設定される。比較回路７は
インピーダンス素子４、５の接続点Ａの電圧、すなわ
ち、コイル３Ｌに印加される電圧の１／２の電圧と基準
電圧源６の発生する基準電圧とを比較しその差に応じた
出力電圧を発生している。ここで、基準電圧源６の発生
する基準電圧は、モータ３を駆動するのに最適な電圧を
Ｖ1としたとき、その１／２の値Ｖ1／２だけ電源端子Ｖ
DDから低い値に設定されており、また、電源端子ＶDDは
接地してあり、接続点Ａの電圧は電源端子ＶDDを基準と
してあり、このとき、比較回路７の出力する電圧はある
値となり、この電圧により、第１の直列回路１の第２の
ＭＯＳトランジスタＴｒ２のオン抵抗はある値に設定さ
れることにより、接続点Ａの電圧はＶ1／２に設定さ
れ、コイル３Ｌの両端にＶ1が印加される。
【００２１】ここで、電池の電圧が低下し、電源端子Ｖ
DD、ＶSS間の電源電圧が例えば、１．４ｖに低下すると
接続点Ａの電圧が高くなろうとするが、上述したように
比較回路７は出力する電圧を上げるように働くため、Ｍ
ＯＳトランジスタのオン抵抗が低くなり、出力端子Ｏ１
は電源端子ＶSS側に引かれ、接続点Ａの電圧はＶ1／２
だけ電源端子ＶDDから低い値に設定される。これによ
り、コイル３Ｌの両端に印加される電圧はＶ1に維持さ
れる。
DD、ＶSS間の電源電圧が例えば、１．４ｖに低下すると
接続点Ａの電圧が高くなろうとするが、上述したように
比較回路７は出力する電圧を上げるように働くため、Ｍ
ＯＳトランジスタのオン抵抗が低くなり、出力端子Ｏ１
は電源端子ＶSS側に引かれ、接続点Ａの電圧はＶ1／２
だけ電源端子ＶDDから低い値に設定される。これによ
り、コイル３Ｌの両端に印加される電圧はＶ1に維持さ
れる。
【００２２】なお、ここで、第１のＭＯＳトランジスタ
Ｔｒ１のオン抵抗はインピーダンス素子４、５の抵抗値
に比べ無視できる程度高い値に設定してある。
Ｔｒ１のオン抵抗はインピーダンス素子４、５の抵抗値
に比べ無視できる程度高い値に設定してある。
【００２３】また、第２の駆動信号Ｐ２を出力して出力
端子ｐ２を“Ｈ”とした場合も、先に述べた第１の直列
回路１の場合同様に、第２の直列回路２において、第２
のＭＯＳトランジスタＴｒ２はオフとなり、第３のスイ
ッチング回路Ｔｒ４がオフとなることによって第２のＭ
ＯＳトランジスタのゲートが電源端子ＶSSから遮断され
る。これとともに、第２のスイッチング回路１０がオン
となることにより、比較回路７の出力電圧が第２の直列
回路２の第２のＭＯＳトランジスタＴｒ２のゲートに印
加され、第２の直列回路２の第２のＭＯＳトランジスタ
Ｔｒ２がオンとなり、第１の直列回路１の出力端子Ｏ１
から第２の直列回路２の出力端子Ｏ２に駆動電流が流れ
る。このときも比較回路７の動作により、モータ３の駆
動電圧は所望の値Ｖ1に保持される。
端子ｐ２を“Ｈ”とした場合も、先に述べた第１の直列
回路１の場合同様に、第２の直列回路２において、第２
のＭＯＳトランジスタＴｒ２はオフとなり、第３のスイ
ッチング回路Ｔｒ４がオフとなることによって第２のＭ
ＯＳトランジスタのゲートが電源端子ＶSSから遮断され
る。これとともに、第２のスイッチング回路１０がオン
となることにより、比較回路７の出力電圧が第２の直列
回路２の第２のＭＯＳトランジスタＴｒ２のゲートに印
加され、第２の直列回路２の第２のＭＯＳトランジスタ
Ｔｒ２がオンとなり、第１の直列回路１の出力端子Ｏ１
から第２の直列回路２の出力端子Ｏ２に駆動電流が流れ
る。このときも比較回路７の動作により、モータ３の駆
動電圧は所望の値Ｖ1に保持される。
【００２４】すなわち、図４ｐ１、ｐ２に示すように、
第１の駆動信号Ｐ１、第２の駆動信号Ｐ２を交互に出力
すると、同図Ｏ１−Ｏ２に示すようにモータ３のには所
望の値Ｖ1に保持された駆動電圧が供給される。なお、
図４Ｏ１−Ｏ２では、便宜上、第１の直列回路２の出力
端子Ｏ１から第２の直列回路２の出力端子Ｏ２へ流れる
電流を正としてある。
第１の駆動信号Ｐ１、第２の駆動信号Ｐ２を交互に出力
すると、同図Ｏ１−Ｏ２に示すようにモータ３のには所
望の値Ｖ1に保持された駆動電圧が供給される。なお、
図４Ｏ１−Ｏ２では、便宜上、第１の直列回路２の出力
端子Ｏ１から第２の直列回路２の出力端子Ｏ２へ流れる
電流を正としてある。
【００２５】上述したように、比較回路７は、モータ３
のコイル３Ｌに並列に、直列に接続されたインピーダン
ス素子４、５を接続し、その接続点Ａの電圧を第１の電
源端子ＶDDから駆動電圧の１／２の値だけ低い電圧に設
定された基準電圧と比較するため、電源電圧がモータ３
の駆動に最適な値Ｖ1程度に低下しても、基準電圧自体
が大きく影響されることなく、常に比較回路７はその基
準電圧下で動作し、モータ３の駆動電圧は所望の値Ｖ1
に保持することが可能である。
のコイル３Ｌに並列に、直列に接続されたインピーダン
ス素子４、５を接続し、その接続点Ａの電圧を第１の電
源端子ＶDDから駆動電圧の１／２の値だけ低い電圧に設
定された基準電圧と比較するため、電源電圧がモータ３
の駆動に最適な値Ｖ1程度に低下しても、基準電圧自体
が大きく影響されることなく、常に比較回路７はその基
準電圧下で動作し、モータ３の駆動電圧は所望の値Ｖ1
に保持することが可能である。
【００２６】また、常に一定の駆動電圧が得られるた
め、消費電流も抑えることが可能となる。また、いうま
でもないが、モータ３のコイル３Ｌに並列に、直列に接
続されたインピーダンス素子４、５を接続してあるの
で、インピーダンス素子４、５による消費電流は抑えら
れている。
め、消費電流も抑えることが可能となる。また、いうま
でもないが、モータ３のコイル３Ｌに並列に、直列に接
続されたインピーダンス素子４、５を接続してあるの
で、インピーダンス素子４、５による消費電流は抑えら
れている。
【００２７】さらに、モータ３の駆動電圧の中点電圧を
基準電圧と比較するため、比較回路７も１つで済み、比
較回路を設けることに伴うチップサイズおよび消費電流
の増加を極力抑えることも可能である。
基準電圧と比較するため、比較回路７も１つで済み、比
較回路を設けることに伴うチップサイズおよび消費電流
の増加を極力抑えることも可能である。
【００２８】
【発明の効果】本発明は、直列に接続され、負荷に並列
に接続された一対のインピーダンス素子の各インピーダ
ンス素子の接続点の電圧と基準電圧を比較し、これに応
じて負荷の駆動電圧を制御するものである。このため、
電源電圧の変動によらず、常に所望の駆動電圧が得ら
れ、電池を電源に用いる際に問題となる電源電圧の低下
の影響を抑えることができる。また、駆動電圧を制御す
るため、電源電圧が高い際は必要以上の電力消費を抑え
ることとなり、消費電力を低減させることとなる。
に接続された一対のインピーダンス素子の各インピーダ
ンス素子の接続点の電圧と基準電圧を比較し、これに応
じて負荷の駆動電圧を制御するものである。このため、
電源電圧の変動によらず、常に所望の駆動電圧が得ら
れ、電池を電源に用いる際に問題となる電源電圧の低下
の影響を抑えることができる。また、駆動電圧を制御す
るため、電源電圧が高い際は必要以上の電力消費を抑え
ることとなり、消費電力を低減させることとなる。
【図１】本発明の一実施例の構成を示す電気回路図。
【図２】図１の要部の構成を示す電気回路図。
【図３】図１の要部の構成を示す電気回路図。
【図４】図１の動作説明のための波形図。
【図５】従来例を示す電気回路図。
【図６】図６の動作説明のための波形図。
１ 第１の直列回路 ２ 第２の直列回路 Ｔｒ１ 第１のＭＯＳトランジスタ Ｔｒ２ 第２のＭＯＳトランジスタ ３ モータ（負荷） ４、５ インピーダンス素子 ７ 比較回路 ８ 駆動信号発生回路 ９ 第１のスイッチング回路 １０ 第２のスイッチング回路 Ｔｒ３ 第３のスイッチング回路 Ｔｒ４ 第４のスイッチング回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9184−5Ｋ Ｈ０３Ｋ 17/687 Ｅ
Claims (2)
- 【請求項１】 互いに異なる導電型の第１および第２の
ＭＯＳトランジスタのドレイン同士を接続してなる第１
の直列回路を第１の電源端子と第１の電源端子と異なる
電位の第２の電源端子との間に接続し、第１の直列回路
と同様の構成の第２の直列回路を第１の電源端子と第２
の電源端子との間に接続し、第１の直列回路のドレイン
接続点と第２の直列回路のドレイン接続点との間に接続
した負荷と、 直列接続した一対のインピーダンス素子を上記負荷に並
列に接続し、上記各インピーダンス素子の接続点の電圧
と基準電圧とを比較してしてその差に応じた出力を発生
する比較回路と、 第１の直列回路の第１のＭＯＳトランジスタを駆動する
第１の駆動信号と第２の直列回路の第１のＭＯＳトラン
ジスタを駆動する第２の駆動信号とを交互に発生する駆
動信号発生回路と、 第１の駆動信号によってオンとなり、上記比較回路の出
力を第１の直列回路の第２のＭＯＳトランジスタのゲー
トに供給する第１のスイッチング回路と、 第２の駆動信号によってオンとなり、上記比較回路の出
力を第２の直列回路の第２のＭＯＳトランジスタのゲー
トに供給する第１のスイッチング回路とを具備したこと
を特徴とする負荷の駆動回路。 - 【請求項２】 第１の駆動信号が発生されない期間、第
１の直列回路の第２のＭＯＳトランジスタのゲートを特
定電位に接続する第３のスイッチング回路と、第２の駆
動信号が発生されない期間、第２の直列回路の第２のＭ
ＯＳトランジスタのゲートを特定電位に接続する第４の
スイッチング回路とを具備したことを特徴とする請求項
１記載の負荷の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176937A JP2838765B2 (ja) | 1994-07-28 | 1994-07-28 | 負荷の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176937A JP2838765B2 (ja) | 1994-07-28 | 1994-07-28 | 負荷の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0847299A true JPH0847299A (ja) | 1996-02-16 |
| JP2838765B2 JP2838765B2 (ja) | 1998-12-16 |
Family
ID=16022353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6176937A Expired - Fee Related JP2838765B2 (ja) | 1994-07-28 | 1994-07-28 | 負荷の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2838765B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007516838A (ja) * | 2003-11-06 | 2007-06-28 | ピルツ ゲーエムベーハー アンド コー．カーゲー | フェイルセイフな方法で誘導負荷を遮断するための装置および方法 |
| US7348753B2 (en) | 2003-03-27 | 2008-03-25 | Nidec Copal Corporation | Fan motor |
| JP2011233590A (ja) * | 2010-04-23 | 2011-11-17 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
| JP2017084439A (ja) * | 2016-11-21 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9842861B2 (en) | 2006-09-29 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2020204543A (ja) * | 2019-06-18 | 2020-12-24 | セイコーエプソン株式会社 | 電子時計、ムーブメント、モーター制御回路および電子時計の制御方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5777984A (en) * | 1980-10-31 | 1982-05-15 | Citizen Watch Co Ltd | Electronic clock |
| JPS5979886A (ja) * | 1982-10-29 | 1984-05-09 | Rhythm Watch Co Ltd | 時計のモ−タ駆動回路 |
| JPS6020796A (ja) * | 1983-07-11 | 1985-02-02 | Casio Comput Co Ltd | 電源供給方式 |
| JPS6218971A (ja) * | 1985-07-17 | 1987-01-27 | Origin Electric Co Ltd | パルス電源 |
| JPH04138098A (ja) * | 1990-09-27 | 1992-05-12 | Nec Corp | モータ駆動用集積回路 |
| JPH06121524A (ja) * | 1992-10-02 | 1994-04-28 | Fujitsu Ltd | 電源装置 |
-
1994
- 1994-07-28 JP JP6176937A patent/JP2838765B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5777984A (en) * | 1980-10-31 | 1982-05-15 | Citizen Watch Co Ltd | Electronic clock |
| JPS5979886A (ja) * | 1982-10-29 | 1984-05-09 | Rhythm Watch Co Ltd | 時計のモ−タ駆動回路 |
| JPS6020796A (ja) * | 1983-07-11 | 1985-02-02 | Casio Comput Co Ltd | 電源供給方式 |
| JPS6218971A (ja) * | 1985-07-17 | 1987-01-27 | Origin Electric Co Ltd | パルス電源 |
| JPH04138098A (ja) * | 1990-09-27 | 1992-05-12 | Nec Corp | モータ駆動用集積回路 |
| JPH06121524A (ja) * | 1992-10-02 | 1994-04-28 | Fujitsu Ltd | 電源装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348753B2 (en) | 2003-03-27 | 2008-03-25 | Nidec Copal Corporation | Fan motor |
| JP2007516838A (ja) * | 2003-11-06 | 2007-06-28 | ピルツ ゲーエムベーハー アンド コー．カーゲー | フェイルセイフな方法で誘導負荷を遮断するための装置および方法 |
| US9842861B2 (en) | 2006-09-29 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10297618B2 (en) | 2006-09-29 | 2019-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10930683B2 (en) | 2006-09-29 | 2021-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11967598B2 (en) | 2006-09-29 | 2024-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2011233590A (ja) * | 2010-04-23 | 2011-11-17 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
| JP2017084439A (ja) * | 2016-11-21 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020204543A (ja) * | 2019-06-18 | 2020-12-24 | セイコーエプソン株式会社 | 電子時計、ムーブメント、モーター制御回路および電子時計の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2838765B2 (ja) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993462B2 (ja) | 出力バッファ回路 | |
| EP0372956B1 (en) | Constant current source circuit | |
| JP3185698B2 (ja) | 基準電圧発生回路 | |
| EP0473138A2 (en) | Low power VCC/2 generator | |
| JP2001320268A (ja) | レベル変換回路 | |
| US5237212A (en) | Level converting circuit | |
| JPWO2003007477A1 (ja) | レベル変換回路 | |
| JPH0847299A (ja) | 負荷の駆動回路 | |
| EP0810732A2 (en) | Differential signal generating circuit having current spike suppressing circuit | |
| JPH09172367A (ja) | レベルシフタ回路 | |
| JPH10209852A (ja) | レベルシフター | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JP2820980B2 (ja) | 論理回路 | |
| JP2005311790A (ja) | 信号レベル変換回路および該回路を用いた液晶表示装置 | |
| JP3174027B2 (ja) | 信号レベル変換回路 | |
| US4516120A (en) | Display device | |
| JPH07231252A (ja) | レベルシフト回路 | |
| JP2788890B2 (ja) | レベルシフト回路 | |
| JP2001111412A (ja) | 入力信号レベル変換回路及び液晶表示装置 | |
| JP2019213122A (ja) | 半導体装置 | |
| JPH07234735A (ja) | 内部電源回路 | |
| JP2908448B1 (ja) | 半導体集積回路 | |
| JP2904326B2 (ja) | 相補型電界効果トランジスタ論理回路 | |
| JPH10247690A (ja) | 低電圧動作発振器 | |
| JP4552304B2 (ja) | 電圧切換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |