JPH0847179A - Charger - Google Patents
ChargerInfo
- Publication number
- JPH0847179A JPH0847179A JP16020594A JP16020594A JPH0847179A JP H0847179 A JPH0847179 A JP H0847179A JP 16020594 A JP16020594 A JP 16020594A JP 16020594 A JP16020594 A JP 16020594A JP H0847179 A JPH0847179 A JP H0847179A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- battery
- phase
- side switch
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/80—Technologies aiming to reduce greenhouse gasses emissions common to all road transportation technologies
- Y02T10/92—Energy efficient charging or discharging systems for batteries, ultracapacitors, supercapacitors or double-layer capacitors specially adapted for vehicles
Landscapes
- Control Of Charge By Means Of Generators (AREA)
- Rectifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＭＯＳトランジスタを
用いた整流器を備える充電装置に関する。本発明の充電
装置は、例えば自動車用オルタネータ（交流発電機）の
交流発電電圧を整流してバッテリを充電する充電装置に
適用される。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charging device having a rectifier using a MOS transistor. INDUSTRIAL APPLICABILITY The charging device of the present invention is applied to, for example, a charging device that charges a battery by rectifying an AC power generation voltage of an alternator (alternator) for a vehicle.
【０００２】[0002]
【従来の技術】特開平４ー１３８０３０号公報は、図７
に示すようにＭＯＳパワートランジスタを用いた三相全
波整流器を提案している。この三相全波整流器３は、Ｍ
ＯＳトランジスタからなるハイサイドスイッチ３１〜３
３及びローサイドスイッチ３４〜３６を個別に直列接続
してなる３組の相インバータ回路３７〜３９を並列接続
してなり、一対の直流電力端がバッテリ７の高位端及び
低位端に個別に接続され、各相インバータ回路３７〜３
９の両スイッチの接続点４１〜４３すなわち交流入力端
が交流発電機１の電機子巻線１１〜１３の各相出力端に
個別に接続される構成となっている。２はフィールドコ
イル、４はフィールド電流制御トランジスタ、５はフラ
イホイルダイオード、６はコントローラである。2. Description of the Related Art Japanese Unexamined Patent Application Publication No. 4-138030 has disclosed in
As shown in, a three-phase full-wave rectifier using a MOS power transistor is proposed. This three-phase full-wave rectifier 3 has M
High-side switches 31 to 3 including OS transistors
3 and low-side switches 34 to 36 are individually connected in series, and three sets of phase inverter circuits 37 to 39 are connected in parallel, and a pair of DC power terminals are individually connected to the high-level end and the low-level end of the battery 7. , Each phase inverter circuit 37-3
The connection points 41 to 43 of the nine switches, that is, the AC input terminals are individually connected to the phase output terminals of the armature windings 11 to 13 of the AC generator 1. Reference numeral 2 is a field coil, 4 is a field current control transistor, 5 is a flywheel diode, and 6 is a controller.
【０００３】また、この従来技術の実施例では、ＮＭＯ
Ｓトランジスタからなるローサイドスイッチ３４〜３６
のバッテリ低位端子側の主電極（Ｓとして図示）をチャ
ンネル直下のＰ型領域（基板領域という）に接続してこ
の基板領域に電位付与し、同様に、ＮＭＯＳトランジス
タからなるハイサイドスイッチ３１〜３３のステータコ
イル側の主電極（Ｓとして図示）をチャンネル直下のＰ
型領域（基板領域という）に接続してこの基板領域に電
位付与している。Also, in this prior art embodiment, the NMO
Low-side switches 34 to 36 composed of S transistors
The main electrode (shown as S) on the battery low-potential terminal side is connected to a P-type region (referred to as a substrate region) immediately below the channel to apply a potential to this substrate region, and similarly, high-side switches 31 to 33 composed of NMOS transistors are connected. Main electrode (shown as S) on the stator coil side of P
It is connected to a mold region (referred to as a substrate region) and a potential is applied to this substrate region.
【０００４】また、本出願人の出願になる特開平４ー２
１０７３９号公報は、図６に示すように、永久磁石から
なる界磁極を有する発電機において、構成の簡単化やブ
ラシレス化を実現するために、ＭＯＳパワートランジス
タを用いた三相全波整流器を提案している。Further, Japanese Patent Laid-Open No. 4-2 filed by the present applicant.
Japanese Patent No. 10739 proposes a three-phase full-wave rectifier using a MOS power transistor in order to realize a simplified structure and a brushless generator in a generator having a field pole composed of a permanent magnet as shown in FIG. are doing.
【０００５】[0005]
【発明が解決しようとする課題】従来のダイオード整流
型の三相全波整流器又は上記ＭＯＳトランジスタ型の三
相全波整流器３において、バッテリ７の充電線８が外れ
たり、車両負荷９の過電流保護用のヒューズ１０が溶断
したりして、三相全波整流器の出力電流が急減する場
合、トランジスタ４はそれに応答してフィールド電流を
削減するべくオフするが、フィールドコイル２にはフラ
イホイルダイオード５にて所定時間還流し続けるため、
及び、電機子巻線１１〜１３が鎖交する磁気回路に蓄積
された磁気エネルギが電機子巻線１１〜１３に誘導電圧
として発生するために、大きなパルス電圧（以下、Ｇパ
ルス電圧という）がＭＯＳトランジスタ３１〜３６のチ
ャンネル又は寄生ダイオードを通じて車両負荷９に印加
されてしまう。In the conventional diode rectification type three-phase full-wave rectifier or the MOS transistor type three-phase full-wave rectifier 3, the charging line 8 of the battery 7 is disconnected, or the overcurrent of the vehicle load 9 is exceeded. When the protective fuse 10 is blown or the output current of the three-phase full-wave rectifier is suddenly reduced, the transistor 4 is turned off in order to reduce the field current, but the field coil 2 has a flywheel diode. In order to continue refluxing for 5 for a predetermined time,
Also, since a large amount of pulse voltage (hereinafter referred to as G pulse voltage) is generated because the magnetic energy accumulated in the magnetic circuit in which the armature windings 11 to 13 are interlinked, is generated as an induced voltage in the armature windings 11 to 13. It is applied to the vehicle load 9 through the channels of the MOS transistors 31 to 36 or the parasitic diode.
【０００６】このため、従来では、重要な車両負荷には
それぞれサージ対策すなわちＧパルス電圧阻止対策を施
さねばならないという問題があった 本発明は、上記事情に鑑みなされたものであり、発電電
流急減時に発電機側で発生するＧパルス電圧がバッテリ
側へ送出されるのを阻止可能な整流器を備えた充電装置
を提供することを、その目的としている。Therefore, conventionally, there has been a problem that an important vehicle load must be provided with a surge countermeasure, that is, a G pulse voltage blocking countermeasure, respectively. The present invention has been made in view of the above circumstances, and the generated current suddenly decreases. It is an object of the present invention to provide a charging device equipped with a rectifier capable of preventing the G pulse voltage generated on the generator side from being sent to the battery side.
【０００７】また、特開平４ー１３８０３０号公報が提
案するＭＯＳトランジスタ型の三相全波整流器を磁石励
磁式交流発電機に適用する場合、次の問題が生じた。す
なわち、ハイサイドスイッチ３１〜３３を構成する各Ｍ
ＯＳトランジスタは、バッテリ側がＮ型領域となる寄生
（接合）ダイオードが存在するので、相電圧がバッテリ
電圧を超えたりしてこの寄生ダイオードが順バイアスす
ると、このダイオードを通じてバッテリが充電され、そ
の結果、ハイサイドスイッチ３１〜３３を断続制御して
もバッテリ電圧を制御することはできない。なお、界磁
コイル励磁式交流発電機では、界磁電流の制御が可能で
あるのでこのような問題は生じない。Further, when the MOS transistor type three-phase full-wave rectifier proposed by Japanese Patent Laid-Open No. 4-138030 is applied to a magnet-excited AC generator, the following problems occur. That is, each M that constitutes the high side switches 31 to 33.
Since the OS transistor has a parasitic (junction) diode having an N-type region on the battery side, when the phase voltage exceeds the battery voltage and the parasitic diode is forward biased, the battery is charged through this diode, and as a result, Even if the high-side switches 31 to 33 are intermittently controlled, the battery voltage cannot be controlled. In the field coil excitation type AC generator, since the field current can be controlled, such a problem does not occur.
【０００８】また、特開平４ー２１０７３９号公報が提
案するＭＯＳトランジスタ型の三相全波整流器でも、次
の問題が生じた。すなわち、この三相全波整流器のハイ
サイドスイッチを構成するＮチャンネルＭＯＳトランジ
スタのＰ型ウエル領域はバッテリ側のＮ型領域（主電極
対の一方）に短絡されるので、結局、ハイサイドスイッ
チを構成する各ＮチャンネルＭＯＳトランジスタと並列
にそれぞれバッテリ側がＰ型領域となる寄生（接合）ダ
イオードが存在することになり、相電圧がバッテリ電圧
を超える場合には、この寄生ダイオードが逆バイアスす
るが、相電圧がバッテリ電圧未満の場合には、この寄生
ダイオードが順バイアスして、等価的にハイサイドスイ
ッチがオンした場合に等しい状況となってしまう。この
ため、ハイサイドスイッチ及びローサイドスイッチと直
列に逆流防止ダイオードを接続する必要が生じ、構成の
複雑化や電力損失の増大といった問題が生じてしまう。Further, the MOS transistor type three-phase full-wave rectifier proposed by Japanese Patent Laid-Open No. 4-210739 also has the following problems. That is, the P-type well region of the N-channel MOS transistor that constitutes the high-side switch of this three-phase full-wave rectifier is short-circuited to the N-type region (one of the main electrode pair) on the battery side, so that the high-side switch is eventually turned on. A parasitic (junction) diode having a P-type region on the battery side exists in parallel with each of the N-channel MOS transistors that are configured, and when the phase voltage exceeds the battery voltage, the parasitic diode is reverse-biased. When the phase voltage is less than the battery voltage, this parasitic diode is forward biased, which is equivalently equivalent to the case where the high side switch is turned on. Therefore, it is necessary to connect the backflow prevention diode in series with the high-side switch and the low-side switch, which causes problems such as complication of the configuration and increase of power loss.
【０００９】本発明は上記問題点に鑑みなされたもので
あり、励磁電流制御を行わない磁石励磁式交流発電機に
ＭＯＳトランジスタ型の三相全波整流器を適用した場合
における上記した電力損失や構成の複雑化といった問題
を回避可能な充電装置を提供することを、他の目的とし
ている。The present invention has been made in view of the above problems, and has the above-mentioned power loss and configuration when a MOS transistor type three-phase full-wave rectifier is applied to a magnet excitation type AC generator that does not perform excitation current control. Another object of the present invention is to provide a charging device that can avoid the problem of complication of the above.
【００１０】[0010]
【課題を解決するための手段】本発明の充電装置の第１
の構成は、ＮチャンネルＭＯＳトランジスタからなるハ
イサイドスイッチ及びローサイドスイッチを直列接続し
てなる相インバータ回路を必要数並列接続してなり、一
対の直流出力端がバッテリ及び負荷の両端に個別に接続
され、前記両スイッチの接続点が交流発電機の電機子巻
線の各相出力端に個別に接続される整流器と、前記各ス
イッチのゲート電位を制御して前記各スイッチを断続す
る制御部とを備える充電装置において、前記ハイサイド
スイッチのゲート電極直下のＰ型領域からなる基板領域
は前記バッテリの低位端に接続されることを特徴として
いる。A first aspect of the charging device of the present invention.
In the above configuration, a required number of phase inverter circuits in which high-side switches and low-side switches composed of N-channel MOS transistors are connected in series are connected in parallel, and a pair of DC output terminals are individually connected to both ends of a battery and a load. A rectifier whose connection point is connected to each phase output terminal of the armature winding of the alternator, and a control unit that controls the gate potential of each switch to connect and disconnect each switch. In the charging device provided, a substrate region formed of a P-type region immediately below the gate electrode of the high side switch is connected to the low end of the battery.
【００１１】本発明の第２の構成は、上記第１の構成に
おいて更に、前記制御部が、前記交流発電機の各相出力
端の相電圧を検出するとともに、前記各相電圧のいずれ
かが所定電圧値を超える場合に少なくとも前記ハイサイ
ドスイッチ群を遮断するサージ電圧遮断モードを備える
ものであることを特徴としている。本発明の第３の構成
は、上記第２の構成において更に、前記制御部が、前記
サージ電圧遮断モードを所定時間持続するものであるこ
とを特徴としている。According to a second structure of the present invention, in addition to the above-mentioned first structure, the control section detects the phase voltage at each phase output end of the AC generator, and any one of the phase voltages is detected. It is characterized by having a surge voltage cutoff mode for cutting off at least the high side switch group when the voltage exceeds a predetermined voltage value. A third configuration of the present invention is characterized in that, in the above second configuration, the control unit continues the surge voltage cutoff mode for a predetermined time.
【００１２】本発明の第４の構成は、上記第２の構成に
おいて更に、前記制御部が、前記各相電圧のいずれかが
所定電圧値を超える間、前記サージ電圧遮断モードを持
続するものであることを特徴としている。本発明の第５
の構成は、上記第２の構成において更に、前記制御部
が、前記各ハイサイドスイッチの内、接続点側の主電極
をなすＮ型電機子巻線側領域に印加される前記相電圧が
前記バッテリの電圧より高い前記ハイサイドスイッチを
オンするものであることを特徴としている。According to a fourth structure of the present invention, in addition to the second structure, the control section maintains the surge voltage cutoff mode while any one of the phase voltages exceeds a predetermined voltage value. It is characterized by being. Fifth of the present invention
In the second configuration, the control unit may further include the phase voltage applied to an N-type armature winding side region that forms a main electrode on a connection point side of the high side switches. It is characterized in that the high side switch having a voltage higher than the voltage of the battery is turned on.
【００１３】本発明の第６の構成は、上記第２の構成に
おいて更に、前記制御部が、前記各ローサイドスイッチ
の内、接続点側の主電極をなすＮ型電機子巻線側領域に
印加される前記相電圧が前記バッテリの電圧より低い前
記ローサイドスイッチをオンするものであることを特徴
としている。本発明の第７の構成は、上記第２の構成に
おいて更に、前記ハイサイドスイッチの前記バッテリ側
の主電極をなすＮ型バッテリ側領域と前記基板領域との
間の第１寄生ダイオードが、前記バッテリの最大定格電
圧値を超える耐圧を有することを特徴としている。According to a sixth aspect of the present invention, in addition to the above-mentioned second configuration, the control section applies a voltage to an N-type armature winding side region forming a main electrode on a connection point side among the low side switches. It is characterized in that the low-side switch whose ON phase voltage is lower than the voltage of the battery is turned on. In a seventh configuration according to the present invention, in addition to the second configuration, the first parasitic diode between the substrate region and the N-type battery side region forming the battery-side main electrode of the high-side switch further comprises: It is characterized by having a withstand voltage exceeding the maximum rated voltage value of the battery.
【００１４】本発明の第８の構成は、上記第２の構成に
おいて更に、前記ハイサイドスイッチの接続点側の主電
極をなすＮ型電機子巻線側領域と前記基板領域との間の
第２寄生ダイオードは、最大発電電圧を超える所定のＧ
パルス電圧値を超える耐圧を有することを特徴としてい
る。本発明の第９の構成は、上記第２の構成において更
に、前記ローサイドスイッチの接続点側の主電極をなす
Ｎ型電機子巻線側領域と前記基板領域との間の第３寄生
ダイオードは、最大発電電圧を超える所定のＧパルス電
圧値を超える耐圧を有することを特徴としている。An eighth configuration of the present invention is the same as the second configuration, further including a first region between the N-type armature winding side region forming the main electrode on the connection point side of the high side switch and the substrate region. 2 Parasitic diode is a predetermined G that exceeds the maximum generated voltage.
It is characterized by having a breakdown voltage exceeding a pulse voltage value. A ninth configuration of the present invention is the second configuration, further including a third parasitic diode between the N-type armature winding side region forming the main electrode on the connection point side of the low side switch and the substrate region. It is characterized by having a withstand voltage exceeding a predetermined G pulse voltage value exceeding the maximum power generation voltage.
【００１５】本発明の第１０の構成は、上記第７の構成
において更に、前記ハイサイドスイッチをなす前記ＭＯ
Ｓトランジスタの主電極をなす両Ｎ型領域の内の一方が
Ｎ-型耐圧層を有し、前記Ｎ- 型耐圧層は前記第１寄生
ダイオード側に形成されることを特徴としている。本発
明の第１１の構成は、上記第８の構成において更に、前
記ハイサイドスイッチをなす前記ＭＯＳトランジスタの
主電極をなす両Ｎ型領域の内の一方がＮ-型耐圧層を有
し、前記Ｎ- 型耐圧層は前記第２寄生ダイオード側に形
成されることを特徴としている。A tenth structure of the present invention is the same as the seventh structure, wherein the MO forming the high side switch is further added.
One of the both N-type regions forming the main electrode of the S transistor has an N − type withstand voltage layer, and the N − type withstand voltage layer is formed on the first parasitic diode side. According to an eleventh structure of the present invention, in addition to the eighth structure, one of both N-type regions forming a main electrode of the MOS transistor forming the high side switch has an N − type withstand voltage layer, The N − type breakdown voltage layer is formed on the side of the second parasitic diode.
【００１６】本発明の第１２の構成は、上記第９の構成
において更に、前記ローサイドスイッチをなす前記ＭＯ
Ｓトランジスタの主電極をなす両Ｎ型領域の内の一方が
Ｎ-型耐圧層を有し、前記Ｎ- 型耐圧層は前記第３寄生
ダイオード側に形成されることを特徴としている。本発
明の第１３の構成は、上記第２の構成において更に、同
一相の前記相インバータ回路をなす前記ハイサイドスイ
ッチ及びローサイドスイッチはＮ型領域を基板とする同
一チップに集積され、このＮ型基板領域は前記交流発電
機の相出力端に接続されることを特徴としている。A twelfth structure of the present invention is the same as the ninth structure, further including the MO switch forming the low side switch.
One of the both N-type regions forming the main electrode of the S transistor has an N − type withstand voltage layer, and the N − type withstand voltage layer is formed on the third parasitic diode side. According to a thirteenth configuration of the present invention, in addition to the second configuration, the high-side switch and the low-side switch forming the phase inverter circuit of the same phase are integrated on the same chip having an N-type region as a substrate. The substrate region is connected to the phase output terminal of the AC generator.
【００１７】本発明の第１４の構成は、上記第２の構成
において更に、前記制御部が、前記サージ電圧遮断モー
ド実施時に、前記全ハイサイドスイッチをオフするとと
もに、前記ローサイドスイッチをオンするものであるこ
とを特徴としている。本発明の第１５の構成は、Ｎチャ
ンネルＭＯＳトランジスタからなるハイサイドスイッチ
及びローサイドスイッチを直列接続してなる相インバー
タ回路を必要数並列接続してなり、一対の直流出力端が
バッテリ及び負荷の両端に接続され、前記両スイッチの
接続点が交流発電機の電機子巻線の各相出力端に個別に
接続される整流器と、前記各スイッチのゲート電位を制
御して前記各スイッチを断続する制御部とを備え、前記
ハイサイドスイッチのゲート電極直下のＰ型領域からな
る基板領域は前記電機子巻線側のＮ型領域に接続されて
電位付与され、前記ローサイドスイッチのゲート電極直
下のＰ型領域からなる基板領域は前記バッテリの低位端
子側のＮ型領域に接続されて電位付与される充電装置に
おいて、前記制御部は、前記電機子巻線の発電電圧が所
定の電圧値を超える場合に、全ての前記ローサイドスイ
ッチ及び全てのハイサイドスイッチの一方の群をオン
し、他方の群をオフするサージ電圧遮断モードを実施す
るものであることを特徴としている。According to a fourteenth structure of the present invention, in addition to the above-mentioned second structure, the control section turns off all the high side switches and turns on the low side switch when the surge voltage cutoff mode is executed. It is characterized by being. A fifteenth configuration of the present invention is configured such that a required number of phase inverter circuits each including a high-side switch and a low-side switch made of N-channel MOS transistors connected in series are connected in parallel, and a pair of DC output terminals are provided at both ends of a battery and a load. A rectifier whose connection point is connected to each phase output terminal of the armature winding of the alternator, and a control for connecting and disconnecting each switch by controlling the gate potential of each switch. A substrate region formed of a P-type region immediately below the gate electrode of the high-side switch is connected to the N-type region on the armature winding side to be given a potential, and a P-type region directly below the gate electrode of the low-side switch. In a charging device in which a substrate region formed by a region is connected to an N-type region on the lower terminal side of the battery to apply a potential, the control unit includes the armature winding. When the generated voltage exceeds a predetermined voltage value, one of the low-side switches and all the high-side switches is turned on, and the other group is turned off to implement a surge voltage cutoff mode. I am trying.
【００１８】本発明の第１６の構成は、上記第１４又は
第１５の構成において更に、前記制御部が、前記サージ
電圧遮断モード実施時に同時にオンされる全前記ハイサ
イドスイッチ又は全前記ローサイドスイッチの平均ゲー
ト電圧を、前記各スイッチの最大許容電流値に基づいて
決定するものであることを特徴としている。本発明の第
１７の構成は、上記第１の構成において更に、前記交流
発電機が磁石励磁式交流発電機からなり、前記制御部
が、前記交流発電機の各相出力端の相電圧及び前記バッ
テリの電圧を検出するとともに、前記各ハイサイドスイ
ッチの内、接続点側の主電極をなすＮ型電機子巻線側領
域に印加される前記相電圧が前記バッテリの電圧より高
く、かつ、前記バッテリの電圧が所定電圧値未満の間、
前記ハイサイドスイッチをオンするものであることを特
徴としている。In a sixteenth structure of the present invention, in addition to the fourteenth or fifteenth structure, all the high side switches or all the low side switches in which the control section is turned on at the same time when the surge voltage cutoff mode is executed. The average gate voltage is determined based on the maximum allowable current value of each switch. A seventeenth configuration of the present invention is the same as the first configuration, wherein the AC generator is a magnet-excited AC generator, and the controller controls the phase voltage of each phase output terminal of the AC generator and the The voltage of the battery is detected, and the phase voltage applied to the N-type armature winding side region forming the main electrode on the connection point side among the high side switches is higher than the voltage of the battery, and While the battery voltage is below the specified voltage value,
It is characterized in that the high side switch is turned on.
【００１９】本発明の第１８の構成は、上記第１７の構
成において更に、前記制御部が、前記バッテリの電圧が
所定電圧値を超過する間、前記ハイサイドスイッチをオ
フするとともに、少なくとも前記ハイサイドスイッチと
同一相端に接続される前記ローサイドスイッチをオンす
るものであることを特徴としている。本発明の第１９の
構成は、上記第１７の構成において更に、同一相の前記
相インバータ回路をなす前記ハイサイドスイッチ及びロ
ーサイドスイッチがＮ型領域を基板とする同一チップに
集積され、このＮ型基板領域は前記交流発電機の相出力
端に接続されることを特徴としている。In an eighteenth configuration of the present invention, in addition to the above seventeenth configuration, the control section turns off the high side switch while the voltage of the battery exceeds a predetermined voltage value, and at least the high side switch. The low side switch connected to the same phase end as the side switch is turned on. A nineteenth structure of the present invention is the same as the seventeenth structure, wherein the high side switch and the low side switch forming the phase inverter circuit of the same phase are integrated on the same chip having an N type region as a substrate. The substrate region is connected to the phase output terminal of the AC generator.
【００２０】本発明の第２０の構成は、ＮチャンネルＭ
ＯＳトランジスタからなるハイサイドスイッチ及びロー
サイドスイッチを直列接続してなる相インバータ回路を
必要数並列接続してなり、一対の直流出力端がバッテリ
及び負荷の両端に接続され、前記両スイッチの接続点が
交流発電機の電機子巻線の各相出力端に個別に接続され
る整流器と、前記各スイッチのゲート電位を制御して前
記各スイッチを断続する制御部とを備え、前記ハイサイ
ドスイッチのゲート電極直下のＰ型領域からなる基板領
域は前記電機子巻線側のＮ型領域に接続されて電位付与
され、前記ローサイドスイッチのゲート電極直下のＰ型
領域からなる基板領域は前記バッテリの低位端子側のＮ
型領域に接続されて電位付与される充電装置において、
前記交流発電機は磁石励磁式交流発電機からなり、前記
制御部は、前記交流発電機の各相出力端の相電圧及び前
記バッテリの電圧を検出するとともに、前記各相電圧の
いずれかが前記バッテリの電圧より高く、かつ、前記バ
ッテリの電圧が所定の第１電圧未満の間、前記ハイサイ
ドスイッチをオンし、更に、前記ハイサイドスイッチが
オフする間、全部の前記ローサイドスイッチをオンする
ことを特徴としている。The twentieth structure of the present invention is an N-channel M
A required number of phase inverter circuits in which a high-side switch and a low-side switch composed of OS transistors are connected in series are connected in parallel, a pair of DC output terminals are connected to both ends of a battery and a load, and a connection point of both switches is connected. A gate of the high-side switch, comprising a rectifier that is individually connected to each phase output terminal of the armature winding of the AC generator, and a control unit that controls the gate potential of each switch to connect and disconnect each switch. A substrate region consisting of a P-type region directly under the electrode is connected to an N-type region on the side of the armature winding and a potential is applied, and a substrate region consisting of a P-type region directly under the gate electrode of the low-side switch is a low terminal of the battery. N on the side
In a charging device that is connected to the mold region and is given a potential,
The AC generator comprises a magnet excitation type AC generator, the control unit detects a phase voltage at each phase output end of the AC generator and a voltage of the battery, and any one of the phase voltages is Turning on the high-side switch while the voltage of the battery is higher than the voltage of the battery and the voltage of the battery is less than a predetermined first voltage, and further turning on all the low-side switches while the high-side switch is off. Is characterized by.
【００２１】[0021]
【作用及び発明の効果】本発明の第１の構成によれば、
ハイサイドスイッチのゲート電極直下のＰ型領域からな
る基板領域がバッテリの低位端に接続されるので、ハイ
サイドスイッチの接続点側の主電極をなすＮ型電機子巻
線側領域と基板領域（ゲート電極直下の半導体領域）と
の間のＰＮ接合により形成される第２寄生ダイオード
が、電機子巻線で発生したＧパルス電圧が後述する第１
寄生ダイオードを通じて負荷に印加されるのを阻止する
ので、Ｇパルス電圧から各負荷を保護する対策を取る必
要が無い。なお、上記第１寄生ダイオードは、ハイサイ
ドスイッチのバッテリ側の主電極をなすＮ型バッテリ側
領域と基板領域（ゲート電極直下の半導体領域）との間
のＰＮ接合により形成される寄生ダイオードをいう。According to the first structure of the present invention,
Since the substrate region consisting of the P-type region immediately below the gate electrode of the high-side switch is connected to the low end of the battery, the N-type armature winding side region and the substrate region (main electrode on the connection point side of the high-side switch) and the substrate region ( The second parasitic diode formed by the PN junction with the semiconductor region immediately below the gate electrode) has a G pulse voltage generated in the armature winding, which will be described later.
Since it is prevented from being applied to the load through the parasitic diode, it is not necessary to take measures to protect each load from the G pulse voltage. The first parasitic diode is a parasitic diode formed by a PN junction between an N-type battery side region that forms a battery side main electrode of the high side switch and a substrate region (semiconductor region immediately below the gate electrode). .
【００２２】本発明の第２の構成によれば、上記第１の
構成において更に、交流発電機の各相出力端の相電圧の
いずれかが所定電圧値を超える場合に少なくともハイサ
イドスイッチ群を遮断するので、上記Ｇパルス電圧がオ
ン動作中のハイサイドスイッチに形成されたチャンネル
領域を通じて負荷に印加されるのを阻止するので、Ｇパ
ルス電圧から各負荷を保護する対策を取る必要が無い。According to the second structure of the present invention, in the first structure, at least the high side switch group is provided when at least one of the phase voltages at the phase output terminals of the AC generator exceeds a predetermined voltage value. Since the G pulse voltage is blocked, the G pulse voltage is prevented from being applied to the load through the channel region formed in the high-side switch during the ON operation, so that it is not necessary to take measures to protect each load from the G pulse voltage.
【００２３】本発明の第３の構成によれば、上記第２の
構成において更に、ハイサイドスイッチ群はサージ電圧
検出時点からサージ電圧が減少するのに充分な所定時
間、遮断されるので、ハイサイドスイッチのオン再開時
に残留するサージ電圧が負荷に印加されることがない。
本発明の第４の構成によれば、上記第２の構成において
更に、交流発電機の各相出力端の各相電圧のいずれかが
所定電圧値を超える間、ハイサイドスイッチ群をオフす
るので、Ｇパルス電圧持続時間にかかわらず確実にＧパ
ルス電圧を阻止することができる。According to the third structure of the present invention, in the second structure, the high-side switch group is shut off for a predetermined time sufficient to decrease the surge voltage from the time when the surge voltage is detected. The residual surge voltage is not applied to the load when the side switch is turned on again.
According to the fourth configuration of the present invention, in the second configuration, the high-side switch group is turned off while any of the phase voltages at the phase output terminals of the alternator exceeds a predetermined voltage value. , The G pulse voltage can be surely blocked regardless of the G pulse voltage duration.
【００２４】本発明の第５構成によれば、上記第２の構
成において更に、Ｎ型電機子巻線側領域に印加される相
電圧がバッテリ電圧より高い状態のハイサイドスイッチ
をオンし、そうでない場合にオフするので、バッテリか
ら電機子巻線への電流逆流が生じない。本発明の第６の
構成は、上記第２の構成において更に、Ｎ型電機子巻線
側領域に印加される相電圧がバッテリ電圧より低いロー
サイドスイッチをオンし、そうでない場合にオフするの
で、バッテリから電機子巻線への電流逆流が生じない。According to the fifth configuration of the present invention, in the second configuration, the high side switch is turned on when the phase voltage applied to the N-type armature winding side region is higher than the battery voltage. If not, there is no backflow of current from the battery to the armature winding. In the sixth configuration of the present invention, further, in the second configuration, the low-side switch in which the phase voltage applied to the N-type armature winding side region is lower than the battery voltage is turned on, and is turned off otherwise. No reverse current flow from the battery to the armature winding.
【００２５】本発明の第７の構成は、上記第２の構成に
おいて更に、ハイサイドスイッチのＮ型バッテリ側領域
と基板領域との間の第１寄生ダイオードが、バッテリの
最大定格電圧値を超える耐圧を有することを特徴として
いるので、発電電圧が０Ｖの場合でも、バッテリ電圧に
よりこの第１寄生ダイオードが降伏することがない。本
発明の第８の構成によれば、上記第２の構成において更
に、ハイサイドスイッチのＮ型電機子巻線側領域と基板
領域との間の第２寄生ダイオードが、所定のＧパルス電
圧値を超える耐圧を有するので、このＧパルス電圧値ま
でのサージ電圧が負荷に印加されるのを阻止することが
できる。In a seventh configuration of the present invention, in addition to the second configuration, the first parasitic diode between the N-type battery side region of the high side switch and the substrate region exceeds the maximum rated voltage value of the battery. Since it has a withstand voltage, even if the generated voltage is 0 V, the first parasitic diode does not break down due to the battery voltage. According to the eighth configuration of the present invention, in the second configuration, the second parasitic diode between the N-type armature winding side region of the high side switch and the substrate region further has a predetermined G pulse voltage value. Since the withstand voltage exceeds, it is possible to prevent the surge voltage up to the G pulse voltage value from being applied to the load.
【００２６】本発明の第９の構成によれば、上記第２の
構成において更に、ローサイドスイッチのＮ型電機子巻
線側領域と基板領域との間の第３寄生ダイオードが、所
定のＧパルス電圧値を超える耐圧を有するので、このＧ
パルス電圧値までのサージ電圧が負荷に印加されるのを
阻止することができる。本発明の第１０の構成によれ
ば、上記第７の構成において更に、ハイサイドスイッチ
のＮ- 型耐圧層が第１寄生ダイオード側に形成されるの
で、第１寄生ダイオードの耐圧力を増強することができ
る。According to a ninth configuration of the present invention, in the second configuration, the third parasitic diode between the N-type armature winding side region of the low side switch and the substrate region further has a predetermined G pulse. Since it has a breakdown voltage exceeding the voltage value, this G
It is possible to prevent a surge voltage up to the pulse voltage value from being applied to the load. According to the tenth configuration of the present invention, since the N − type withstand voltage layer of the high-side switch is further formed on the first parasitic diode side in the seventh configuration, the pressure resistance of the first parasitic diode is increased. be able to.
【００２７】本発明の第１１の構成によれば、上記第８
の構成において更に、ハイサイドスイッチのＮ- 型耐圧
層が第２寄生ダイオード側に形成されるので、Ｇパルス
電圧に耐えねばならない第２寄生ダイオードの耐圧を増
強することができる。本発明の第１２の構成によれば、
上記第９の構成において更に、ローサイドスイッチのＮ
- 型耐圧層が第３寄生ダイオード側に形成されるので、
Ｇパルス電圧に耐えねばならない第３寄生ダイオードの
耐圧力を増強することができる。According to the eleventh structure of the present invention, the eighth
Further, in the above configuration, since the N − type withstand voltage layer of the high side switch is formed on the second parasitic diode side, it is possible to increase the withstand voltage of the second parasitic diode that must withstand the G pulse voltage. According to the twelfth configuration of the present invention,
In the ninth configuration, the low side switch N
Since the − type breakdown voltage layer is formed on the third parasitic diode side,
The withstand pressure of the third parasitic diode, which has to withstand the G pulse voltage, can be increased.
【００２８】本発明の第１３の構成によれば、上記第２
の構成において更に、同一相の相インバータ回路をなす
一対のハイサイドスイッチ及びローサイドスイッチが同
一チップに集積されるので、構造及び配線が簡単とな
り、小型化を実現することができる。本発明の第１４の
構成によれば、上記第２の構成において更に、サージ電
圧遮断モード実施時に全ハイサイドスイッチをオフし、
ローサイドスイッチをオンする。このようにすれば、各
相の電機子巻線が各ローサイドスイッチのオン抵抗を通
じて短絡されることになり、バッテリのＢ電圧を昇圧す
ることなくサージ電力を消費することができ、Ｇパルス
電圧の増加を防止することができる。According to a thirteenth structure of the present invention, the second
Further, in the configuration, since the pair of high-side switch and low-side switch forming the phase inverter circuit of the same phase are integrated on the same chip, the structure and wiring can be simplified, and the miniaturization can be realized. According to a fourteenth configuration of the present invention, in the above second configuration, all high-side switches are turned off when the surge voltage cutoff mode is executed.
Turn on the low side switch. By doing so, the armature winding of each phase is short-circuited through the on-resistance of each low-side switch, so that surge power can be consumed without boosting the B voltage of the battery, and the G pulse voltage The increase can be prevented.
【００２９】本発明の第１５の構成によれば、Ｎチャン
ネルＭＯＳトランジスタからなる従来の三相全波整流器
（図７参照）において、電機子巻線の発電電圧が所定の
電圧値（所定のＧパルス電圧値）を超える場合に、全て
のローサイドスイッチ及び全てのハイサイドスイッチの
一方の群をオンし、他方の群をオフするサージ電圧遮断
モードを実施するので、短絡されるスイッチ群により発
電電流（サージ電流）の一部を消費（分流）して消勢す
ることができ、その分、ハイサイドスイッチの寄生ダイ
オード（第１寄生ダイオード）を通じて負荷に印加され
るＧパルス電圧（サージ電圧）を弱化することができ
る。According to the fifteenth configuration of the present invention, in the conventional three-phase full-wave rectifier composed of N-channel MOS transistors (see FIG. 7), the generated voltage of the armature winding is a predetermined voltage value (predetermined G When the pulse voltage value) is exceeded, one of the low-side switches and all the high-side switches is turned on, and the other group is turned off. A part of (surge current) can be consumed (shunted) to be deenergized, and the G pulse voltage (surge voltage) applied to the load through the parasitic diode (first parasitic diode) of the high-side switch can be reduced accordingly. Can be weakened.
【００３０】本発明の第１６の構成によれば、上記第１
４又は第１５の構成において更に、サージ電圧遮断モー
ド実施時に同時にオンされる前記全ハイサイドスイッチ
又は全前記ローサイドスイッチの平均ゲート電圧を、そ
れらのチャンネル電流が各スイッチの最大許容電流値以
下となるように制御するので、同時オンされるスイッチ
群が熱破壊することがない。According to a sixteenth structure of the present invention, the above first
In the fourth or fifteenth configuration, further, the average gate voltage of all the high-side switches or all the low-side switches that are turned on at the same time when the surge voltage cutoff mode is performed, and their channel currents are equal to or less than the maximum allowable current value of each switch. Since it is controlled as described above, the switches that are turned on at the same time are not thermally destroyed.
【００３１】本発明の第１７の構成によれば、上記第１
の構成において更に、バッテリ電圧より高い相電圧（電
機子コイルの発電電圧）が発生しても、Ｐ型ウエル領域
の電位が低いのでＰ型ウエル領域とバッテリ側のＮ型領
域との間の寄生ダイオードは順バイアスせず、バッテリ
が無制御状態で充電されることが無い。したがって、ハ
イサイドスイッチを構成するＭＯＳトランジスタの断続
制御により、磁石励磁式交流発電機においてもバッテリ
電圧を制御することができる。According to the seventeenth structure of the present invention, the first
In the above configuration, even if a phase voltage (generated voltage of the armature coil) higher than the battery voltage is generated, the potential of the P-type well region is low, so that a parasitic between the P-type well region and the N-type region on the battery side. The diode is not forward biased and the battery will not charge uncontrolled. Therefore, the battery voltage can be controlled even in the magnet excitation type AC generator by the intermittent control of the MOS transistor that constitutes the high side switch.
【００３２】本発明の第１８の構成によれば、上記第１
７の構成において更に、バッテリの電圧が所定電圧値を
超過する間、ハイサイドスイッチをオフするとともに、
ハイサイドスイッチと同一相端に接続されるローサイド
スイッチをオンする。このようにすれば、各相の電機子
コイルが各ローサイドスイッチのオン抵抗を通じて短絡
されることになり、交流発電機の余剰出力電流がこれら
ローサイドスイッチ群にて消費されるので、前記ハイサ
イドスイッチがオフされる期間に相端子に発生する高電
圧を抑制するのでＭＯＳトランジスタのブレークダウン
を抑止し、相インバータ回路をなすハイサイドスイッチ
及びローサイドスイッチの信頼性が向上する。また、出
力電流遮断時に電機子コイルのインダクタンスに蓄積さ
れたエネルギによるサージ電圧が増大するのを抑制する
ことができる。According to an eighteenth structure of the present invention, the above first
In the configuration of 7, the high side switch is turned off while the battery voltage exceeds a predetermined voltage value, and
Turn on the low-side switch connected to the same phase end as the high-side switch. By doing so, the armature coils of each phase are short-circuited through the on-resistance of each low-side switch, and the surplus output current of the alternator is consumed by these low-side switch groups. Since the high voltage generated at the phase terminals during the period in which is turned off is suppressed, the breakdown of the MOS transistor is suppressed, and the reliability of the high side switch and the low side switch forming the phase inverter circuit is improved. Further, it is possible to suppress an increase in surge voltage due to the energy accumulated in the inductance of the armature coil when the output current is cut off.
【００３３】本発明の第１９の構成によれば、上記第１
７の構成において更に、同一相の前記相インバータ回路
をなすハイサイドスイッチ及びローサイドスイッチがＮ
型領域を基板とする同一チップに集積されるので、素子
数及び配線を節約することができる。本発明の第２０の
構成によれば、ＮチャンネルＭＯＳトランジスタからな
る従来の三相全波整流器において、電機子巻線の発電電
圧がバッテリ電圧より高く、かつ、所定の第１電圧値よ
り高い間、ハイサイドスイッチがオフし、全ローサイド
スイッチをオンするので、各相の電機子コイルが各ロー
サイドスイッチのオン抵抗を通じて短絡されることにな
り、交流発電機の余剰出力電流がローサイドスイッチな
どで消費されることになり、バッテリへの充電電流を防
止してバッテリ電圧を調節できるとともにスイッチオフ
時のサージ電圧を弱化することができる。According to a nineteenth structure of the present invention, the above first
In the configuration of No. 7, the high side switch and the low side switch forming the phase inverter circuit of the same phase are N
Since they are integrated on the same chip using the mold region as a substrate, the number of elements and wiring can be saved. According to the twentieth configuration of the present invention, in the conventional three-phase full-wave rectifier composed of N-channel MOS transistors, while the generated voltage of the armature winding is higher than the battery voltage and higher than the predetermined first voltage value. , The high side switch is turned off and all the low side switches are turned on, so the armature coils of each phase are short-circuited through the on resistance of each low side switch, and the surplus output current of the alternator is consumed by the low side switch etc. Therefore, the charging current to the battery can be prevented, the battery voltage can be adjusted, and the surge voltage when the switch is turned off can be weakened.
【００３４】なお、本発明の上記した第１〜第１６の構
成によれば、界磁電流をスイッチングトランジスタで通
常制御する場合において、この界磁電流制御用のスイッ
チングトランジスタ又はその励磁電流制御回路系に異常
が生じて界磁電流制御が不調となった場合でも、三相全
波整流器のＭＯＳトランジスタを制御することにより良
好にバッテリ電圧を制御することができ、バッテリの過
充電を阻止することができる。According to the above-mentioned first to sixteenth configurations of the present invention, in the case where the field current is normally controlled by the switching transistor, the switching transistor for controlling the field current or its exciting current control circuit system. Even if an abnormality occurs in the field current control, the battery voltage can be controlled well by controlling the MOS transistor of the three-phase full-wave rectifier, and overcharging of the battery can be prevented. it can.
【００３５】[0035]
（実施例１）以下、車両用交流発電機に用いた本発明の
充電装置の一実施例を図１を参照して説明する。１は車
両用三相交流発電機であって、その電機子巻線１１〜１
３の出力端（各相出力端）は三相全波整流器３の各交流
入力端（後述する接続点）４１〜４３に接続され、三相
全波整流器３の一対の直流出力端はバッテリ７の両端に
接続されている。また、バッテリ７の両端にはフューズ
１０を介して負荷９が接続されている。(Embodiment 1) An embodiment of the charging device of the present invention used in a vehicle AC generator will be described below with reference to FIG. 1 is a three-phase AC generator for vehicles, and its armature windings 11 to 1
3 are connected to the AC input terminals (connection points described later) 41 to 43 of the three-phase full-wave rectifier 3 and the pair of DC output terminals of the three-phase full-wave rectifier 3 are connected to the battery 7. Connected to both ends of. A load 9 is connected to both ends of the battery 7 via fuses 10.
【００３６】２は一端がバッテリ７の高位端に接続され
るフィールドコイルで、その他端はエミッタ接地のフィ
ールド電流制御トランジスタのコレクタに接続されてい
る。５はフライホイルダイオード、６はコントローラで
あり、コントローラ６はバッテリ７の高位端子電圧（Ｂ
電圧）の高低に応じてトランジスタ４を断続制御してフ
ィールド電流を制御し、それにより電機子巻線１１〜１
３の発電電圧を制御している。また、コントローラ６
は、三相全波整流器３の各トランジスタ３１〜３６を断
続制御して、発電電圧を全波整流する。Reference numeral 2 is a field coil whose one end is connected to the high end of the battery 7, and the other end is connected to the collector of a field current control transistor whose emitter is grounded. Reference numeral 5 is a flywheel diode, 6 is a controller, and the controller 6 is a high-level terminal voltage (B
The field current is controlled by intermittently controlling the transistor 4 in accordance with the level of the voltage).
The generated voltage of 3 is controlled. The controller 6
Controls the transistors 31 to 36 of the three-phase full-wave rectifier 3 intermittently to full-wave rectify the generated voltage.
【００３７】次に、三相全波整流器３について説明す
る。この三相全波整流器３は、ＳｉもしくはＳｉに比べ
高耐圧なＳｉＣを用いた電力用のＮＭＯＳトランジスタ
からなるハイサイドスイッチ３１〜３３及びローサイド
スイッチ３４〜３６を個別に直列接続してなる３組の相
インバータ回路３７〜３９を並列接続してなり、一対の
直流出力端がバッテリ７の高位端及び低位端に個別に接
続され、各相インバータ回路３７〜３９の各スイッチ３
１〜３６の各接続点すなわち交流入力端４１〜４３が交
流発電機１の電機子巻線１１〜１３の各相出力端に個別
に接続される構成となっている。Next, the three-phase full-wave rectifier 3 will be described. The three-phase full-wave rectifier 3 includes three sets of high-side switches 31 to 33 and low-side switches 34 to 36, each of which is composed of a power NMOS transistor using Si or SiC having a higher breakdown voltage than Si, and which are individually connected in series. Phase inverter circuits 37 to 39 are connected in parallel, and a pair of DC output terminals are individually connected to the high level end and the low level end of the battery 7, and each switch 3 of each phase inverter circuit 37 to 39 is connected.
The connection points 1 to 36, that is, the AC input terminals 41 to 43 are individually connected to the phase output terminals of the armature windings 11 to 13 of the AC generator 1.
【００３８】また、ローサイドスイッチ３４〜３６のバ
ッテリ低位端子Ｅ側の主電極（ドレイン電極Ｄとして表
示）をゲート電極直下のＰ型基板領域（Ｐ型基板でもＰ
型ウエル領域でもよい）に接続してこの基板領域に電位
付与し、更に、ハイサイドスイッチ３１〜３３のゲート
電極直下のＰ型基板領域をバッテリ低位端子Ｅに接続し
て電位付与している。In addition, the main electrodes (displayed as drain electrodes D) of the low-side switches 34 to 36 on the battery low-potential terminal E side are located directly below the gate electrodes in the P-type substrate region (even if the P-type substrate is P.
(Although it may be a mold well region), a potential is applied to this substrate region, and a P-type substrate region immediately below the gate electrodes of the high side switches 31 to 33 is connected to the battery low potential terminal E to apply a potential.
【００３９】したがって、この実施例では、ハイサイド
スイッチ３１〜３３のバッテリ７側の主電極（ソース電
極Ｓとして表示）と上記Ｐ型基板領域との間の接合から
なる第１寄生ダイオードＤ１、ハイサイドスイッチ３１
〜３３のステータコイル１１〜１３側の主電極（ドレイ
ン電極Ｄとして表示）と上記Ｐ型基板領域との間の接合
からなる第１寄生ダイオードＤ２、及び、ローサイドス
イッチ３４〜３６のステータコイル１１〜１３側の主電
極（ソース電極Ｓとして表示）と上記Ｐ型基板領域との
間の接合からなる第３寄生ダイオードＤ３が、寄生的に
形成されることになる。Therefore, in this embodiment, the first parasitic diode D1, which is a junction between the main electrode (displayed as the source electrode S) of the high side switches 31 to 33 on the battery 7 side and the P-type substrate region, Side switch 31
No. 33 to a main electrode (displayed as a drain electrode D) on the side of the stator coils 11 to 13 and the above-mentioned P-type substrate region, a first parasitic diode D2 and the stator coils 11 to 11 of the low side switches 34 to 36. A third parasitic diode D3, which is a junction between the 13-side main electrode (displayed as the source electrode S) and the P-type substrate region, is parasitically formed.
【００４０】ここで、第１寄生ダイオードＤ１は、バッ
テリの最大定格電圧値を超える耐圧を有し、たとえ、接
続点４１の電位が０Ｖ（接地電位）又はそれよりＰＮ接
合の順方向電圧降下分低い電位であっても降伏しないよ
うになっている。また、第２寄生ダイオードＤ２及び第
３寄生ダイオードＤ３は、最大発電電圧を超える所定の
Ｇパルス電圧値を超える耐圧を有する。この所定のＧパ
ルス電圧値とは、所定の励磁電流（フィールド電流）通
電時かつ所定回転時において整流器３の出力電流が所定
電流値から所定の時間において０になる場合に接続点４
１〜４３に誘導されるサージ電圧値であって、例えばこ
こでは３００Ｖ、バッテリ７の最大電圧を１４Ｖとして
いる。Here, the first parasitic diode D1 has a withstand voltage exceeding the maximum rated voltage value of the battery, and even if the potential of the connection point 41 is 0 V (ground potential) or the forward voltage drop of the PN junction thereof. It does not break down even at low potentials. Further, the second parasitic diode D2 and the third parasitic diode D3 have a breakdown voltage exceeding a predetermined G pulse voltage value exceeding the maximum power generation voltage. The predetermined G pulse voltage value is the connection point 4 when the output current of the rectifier 3 becomes 0 from the predetermined current value at a predetermined time when a predetermined exciting current (field current) is supplied and at a predetermined rotation.
It is a surge voltage value induced in 1 to 43, for example, 300 V here and the maximum voltage of the battery 7 is 14 V.
【００４１】更に、接続点４１にＧパルス電圧が印加さ
れた場合の接続点４１〜４３側のＮ型領域とゲート電極
との間のトランジスタ３１〜３６のゲート絶縁膜の耐圧
も確保され、ハイサイドスイッチ３１〜３３のバッテリ
側のＮ型領域とゲート電極との間のトランジスタ３１〜
３６のゲート絶縁膜の耐圧も確保されている。これらの
各部耐圧確保は、周知のようにトランジスタ３１〜３６
の各部不純物濃度やゲート酸化膜厚を選定することによ
り実現される。Further, when the G pulse voltage is applied to the connection point 41, the breakdown voltage of the gate insulating film of the transistors 31 to 36 between the N-type regions on the connection points 41 to 43 side and the gate electrode is secured, and the high voltage is ensured. Transistors 31 to 31 between the N-type regions on the battery side of the side switches 31 to 33 and the gate electrodes
The breakdown voltage of the gate insulating film of 36 is also secured. As is well known, ensuring the breakdown voltage of each of these parts is achieved by transistors 31 to 36.
It is realized by selecting the impurity concentration of each part and the gate oxide film thickness.
【００４２】特にこの実施例では、第２寄生ダイオード
Ｄ２及び第３寄生ダイオードＤ３の耐圧向上のために、
トランジスタ３１〜３６をＤＭＯＳ構造（図５参照）又
は縦型パワーＭＯＳ構造（図６参照）とし、それらのＮ
- 型型耐圧層をこれら第２寄生ダイオードＤ２及び第３
寄生ダイオードＤ３に配して、Ｇパルス電圧に対する第
２寄生ダイオードＤ２及び第３寄生ダイオードＤ３の耐
圧及び接続点４１〜４３側のＮ型領域とゲート電極との
間の耐圧確保を容易化している。この場合、同一相のイ
ンバータ回路をなすハイサイドスイッチ及びローサイド
スイッチは基板が同一電位となるので、ワンチップ構成
を採用することができ、合計３個のチップで整流器を構
成することができる。Particularly in this embodiment, in order to improve the withstand voltage of the second parasitic diode D2 and the third parasitic diode D3,
The transistors 31 to 36 have a DMOS structure (see FIG. 5) or a vertical power MOS structure (see FIG. 6), and N
The -type withstand voltage layer is formed on the second parasitic diode D2 and the third parasitic diode D2.
The parasitic diode D3 is arranged to facilitate securing the breakdown voltage of the second parasitic diode D2 and the third parasitic diode D3 against the G pulse voltage and the breakdown voltage between the N-type region on the connection points 41 to 43 side and the gate electrode. . In this case, since the substrates of the high-side switch and the low-side switch forming the same-phase inverter circuit have the same potential, a one-chip configuration can be adopted, and a total of three chips can form a rectifier.
【００４３】コントローラ（本発明でいう制御部）６
は、マイコンを内蔵しており、Ｂ電圧が所定レベルとな
るように励磁電流を制御するとともに、三相全波整流の
ために各相出力端の発電電圧に位相及び大きさに基づい
て各スイッチ３１〜３６を断続制御する。以下、この実
施例における各スイッチ３１〜３６の断続制御方式を実
行するコントローラ６の制御動作を更に具体的に説明す
る。Controller (control section in the present invention) 6
Has a built-in microcomputer, controls the exciting current so that the B voltage becomes a predetermined level, and switches each switch based on the phase and magnitude of the generated voltage at each phase output end for three-phase full-wave rectification. 31 to 36 are intermittently controlled. Hereinafter, the control operation of the controller 6 that executes the intermittent control method of the switches 31 to 36 in this embodiment will be described more specifically.
【００４４】まず、接続点（各相出力端）４１〜４３の
電位（各相電圧）Ｖ１〜Ｖ３が検出され、各相電圧Ｖ１
〜Ｖ３がバッテリ電圧及び接地電位と比較されてバッテ
リ電圧（Ｂ電圧）より高い相電圧が印加させるハイサイ
ドスイッチと、他の相インバータ回路のローサイドスイ
ッチがオンされる。このようにすれば三相全波整流が実
施できる。First, the potentials (each phase voltage) V1 to V3 of the connection points (each phase output end) 41 to 43 are detected, and each phase voltage V1 is detected.
~ V3 is compared with the battery voltage and the ground potential, and the high side switch to which a phase voltage higher than the battery voltage (B voltage) is applied and the low side switch of the other phase inverter circuit are turned on. In this way, three-phase full-wave rectification can be implemented.
【００４５】もしくは、各相電圧Ｖ１〜Ｖ３がバッテリ
電圧及び接地電位と比較されて、各相電圧Ｖ１〜Ｖ３が
バッテリ電圧及び接地バッテリ電圧（Ｂ電圧）より高
く、かつ、最も高い相電圧が印加されるハイサイドスイ
ッチと、接地電位Ｅより低い相電圧が印加されるローサ
イドスイッチがオンされる。このようにすれば、異なる
ハイサイドスイッチが同時にオンして短絡電流が流れた
り、異なるローサイドスイッチが同時にオンして短絡電
流が流れたりすることがない。Alternatively, the phase voltages V1 to V3 are compared with the battery voltage and the ground potential, the phase voltages V1 to V3 are higher than the battery voltage and the ground battery voltage (B voltage), and the highest phase voltage is applied. The high side switch and the low side switch to which a phase voltage lower than the ground potential E is applied are turned on. With this configuration, different high-side switches do not turn on at the same time to cause short-circuit current, and different low-side switches do not turn on at the same time to cause short-circuit current.
【００４６】また、本実施例では、各相電圧Ｖ１〜Ｖ３
のいずれかが所定のＧパルス電圧値を超える場合にハイ
サイドスイッチ３１〜３３を遮断するので、負荷７への
電流の急減（例えばフューズ１０のオフ）やバッテリ接
続端子Ｂが外れたりして整流器３の出力電流が急減した
場合に発生するサージ電圧はハイサイドスイッチ３１〜
３３のチャンネル消滅及び第２寄生ダイオードＤ２によ
って完全に阻止されるので、負荷９にＧパルス電圧が印
加されることがない。なお、このサージ電圧遮断モード
は所定時間持続したり、あるいは、各相電圧のいずれか
が所定電圧値を超える間、持続したりすることができ
る。Further, in the present embodiment, each phase voltage V1 to V3.
When any of the above exceeds the predetermined G pulse voltage value, the high side switches 31 to 33 are cut off, so that the current to the load 7 is suddenly reduced (for example, the fuse 10 is turned off) or the battery connection terminal B is disconnected, and the rectifier. The surge voltage generated when the output current of 3 drops sharply is high side switch 31-
Since the channel of 33 is completely extinguished and the second parasitic diode D2 completely blocks, the G pulse voltage is not applied to the load 9. The surge voltage cutoff mode can be maintained for a predetermined time, or can be maintained while one of the phase voltages exceeds a predetermined voltage value.
【００４７】更に、全ハイサイドスイッチ３１〜３３を
オフする上記サージ電圧遮断モード実施時に、全ローサ
イドスイッチ３４〜３６をオンすることができる。この
ようにすれば、各相の電機子巻線１１〜１３は各ローサ
イドスイッチ３４〜３６のオン抵抗を通じて短絡される
ことになり、バッテリのＢ電圧を昇圧することなくサー
ジ電力を消費することができ、Ｇパルス電圧の増加を防
止することができる。Further, all the low side switches 34 to 36 can be turned on when the surge voltage cutoff mode for turning off all the high side switches 31 to 33 is executed. By doing so, the armature windings 11 to 13 of the respective phases are short-circuited through the ON resistances of the low-side switches 34 to 36, and the surge power can be consumed without boosting the B voltage of the battery. It is possible to prevent the G pulse voltage from increasing.
【００４８】上記したコントローラ６の制御動作は内蔵
マイコンにて入力電圧Ｖ１〜Ｖ３及びＢ電圧相互あるい
は所定しきい値に対する大小を判定し、この判定結果に
基づいて行えばよく、通常のソフトウェア制御法により
実施できる。図２にそのフローチャートの一例を示す。
すなわち、ステップ１００にて入力相電圧Ｖ１〜Ｖ３及
びバッテリ電圧ＶＢを入力し、次に入力相電圧Ｖ１〜Ｖ
３のどれかが所定のＧパルス電圧値Ｖｇより大きいかど
うかを判定し（１０２）、以下であればステップ１０４
において通常のスイッチ３４〜３６の順次開閉制御によ
る三相全波整流を実施し、超過していればステップ１０
６にてハイサイドスイッチ３１〜３３をオフし、ローサ
イドスイッチ３４〜３６をオンしてサージ電圧を低減す
るとともに、サージ電圧が負荷９に印加されるのを阻止
する。 （変形態様）上記実施例において、ステップ１０６にお
いて、ローサイドスイッチ３４〜３６のオン抵抗値は、
それらの平均チャンネル電流が最大許容電流値以下とな
るように制御されるのが好ましい。すなわち、ローサイ
ドスイッチ３４〜３６の最大許容電流値に応じてそのゲ
ート電極には所定デューティ比のＰＷＭ電圧又は平均電
圧が印加される。このようにすれば、ローサイドスイッ
チ３４〜３６が熱破壊することがない。 （変形態様）上記実施例では、Ｇパルス電圧が発生した
ことを相電圧Ｖ１〜Ｖ３を所定のＧパルス電圧値と比較
して判定したが、バッテリ電圧ＶＢを所定のＧパルス電
圧値と比較して判定してもよいことは当然であり、この
場合には、バッテリ電圧ＶＢを介して相電圧Ｖ１〜Ｖ３
と所定のＧパルス電圧値と比較するものであり、本発明
の請求項２以降に包含されることは当然である。 （変形態様）次に、上記したステップ１０２、１０６の
動作をハードウェアで構成した回路例を図３を参照して
説明する。ただし、図３は電機子巻線１１の相電圧（Ｘ
相）のみを示す。The control operation of the controller 6 described above may be carried out by judging whether the input voltages V1 to V3 and the B voltage are relative to each other or a predetermined threshold value by the built-in microcomputer and based on the result of this judgment, a normal software control method. Can be implemented by FIG. 2 shows an example of the flowchart.
That is, in step 100, the input phase voltages V1 to V3 and the battery voltage VB are input, and then the input phase voltages V1 to V3 are input.
It is determined whether or not any of 3 is larger than a predetermined G pulse voltage value Vg (102), and if it is less than or equal to, step 104
In step 3, normal three-phase full-wave rectification is performed by the sequential opening / closing control of the switches 34 to 36, and if exceeding, step 10
At 6, the high-side switches 31 to 33 are turned off and the low-side switches 34 to 36 are turned on to reduce the surge voltage and prevent the surge voltage from being applied to the load 9. (Modification) In the above embodiment, in step 106, the on-resistance values of the low-side switches 34 to 36 are
It is preferable that those average channel currents are controlled to be equal to or less than the maximum allowable current value. That is, a PWM voltage or an average voltage having a predetermined duty ratio is applied to the gate electrodes of the low side switches 34 to 36 according to the maximum allowable current value. In this way, the low side switches 34 to 36 are not thermally destroyed. (Modification) In the above embodiment, it is determined that the G pulse voltage is generated by comparing the phase voltages V1 to V3 with a predetermined G pulse voltage value. However, the battery voltage VB is compared with the predetermined G pulse voltage value. It goes without saying that the determination may be made based on the battery voltage VB and the phase voltages V1 to V3.
Is compared with a predetermined G pulse voltage value and is naturally included in claims 2 and after of the present invention. (Modification) Next, an example of a circuit in which the operations of steps 102 and 106 are configured by hardware will be described with reference to FIG. However, FIG. 3 shows the phase voltage (X
Phase) only.
【００４９】相電圧Ｖ１は分圧回路５８で分圧されてコ
ンパレータ５１の＋入力端及びコンパレータ５２の−入
力端に入力され、バッテリ電圧ＶＢは分圧回路５８で分
圧されてコンパレータ５１の−入力端に入力され、コン
パレータ５２の＋入力端は接地される。この結果、コン
パレータ５１は相電圧Ｖ１がバッテリ電圧ＶＢより大き
い場合にアンド回路５４にハイレベルを出力し、コンパ
レータ５２は相電圧Ｖ１が０Ｖ未満の場合にローサイド
スイッチ３４をオンする。The phase voltage V1 is divided by the voltage dividing circuit 58 and input to the + input terminal of the comparator 51 and the − input terminal of the comparator 52, and the battery voltage VB is divided by the voltage dividing circuit 58 to be − of the comparator 51. It is input to the input terminal, and the + input terminal of the comparator 52 is grounded. As a result, the comparator 51 outputs a high level to the AND circuit 54 when the phase voltage V1 is higher than the battery voltage VB, and the comparator 52 turns on the low side switch 34 when the phase voltage V1 is less than 0V.
【００５０】一方、バッテリ電圧ＶＢは分圧回路５８で
分圧されたコンパレータ５３の＋入力端に入力され、そ
の−入力端には所定のしきい値電圧（上記所定のＧパル
ス電圧値に対応）Ｖｔｈが入力される。この結果、コン
パレータ５３はバッテリ電圧ＶＢの分圧が所定のＧパル
ス電圧値Ｖｔｈより大きい場合に（サージ電圧が発生し
た場合に）、ハイレベル電位をエミッタ接地トランジス
タ５６に出力し、トランジスタ５６はオンしてコンデン
サＣを放電する。On the other hand, the battery voltage VB is input to the + input terminal of the comparator 53, which is divided by the voltage dividing circuit 58, and the minus input terminal thereof has a predetermined threshold voltage (corresponding to the predetermined G pulse voltage value). ) Vth is input. As a result, the comparator 53 outputs a high level potential to the grounded-emitter transistor 56 when the divided voltage of the battery voltage VB is larger than a predetermined G pulse voltage value Vth (when a surge voltage occurs), and the transistor 56 is turned on. Then, the capacitor C is discharged.
【００５１】トランジスタ５６のコレクタ電圧はアンド
回路５４に入力され、このため、アンド回路５４は、上
記サージ電圧の発生中は、ローレベル電位を昇圧回路５
５に出力する。昇圧回路５５は例えばスイッチングキャ
パシタ回路などからなり、バッテリ電圧をハイサイドス
イッチ３１をオンできるレベルまでブーストアップする
回路であるが、アンド回路５４からローレベル電位が入
力するとローレベルをハイサイドスイッチ３１に出力
し、これによりハイサイドスイッチ３１はオフする。The collector voltage of the transistor 56 is input to the AND circuit 54. Therefore, the AND circuit 54 raises the low level potential to the booster circuit 5 during the generation of the surge voltage.
5 is output. The booster circuit 55 is, for example, a switching capacitor circuit, which boosts the battery voltage to a level at which the high-side switch 31 can be turned on. When the low-level potential is input from the AND circuit 54, the low-level is output to the high-side switch 31. As a result, the high side switch 31 is turned off.
【００５２】サージ電圧の消滅により、コンパレータ５
３がローレベルを出力すると、トランジスタ５６がオフ
し、コンデンサＣの充電が開始され、そのＣＲ時定数で
決まる所定時間後、アンド回路５４はコンパレータ５１
により開閉可能となる。このようにすれば、交流電圧で
ある各相電圧の瞬時値が所定電圧値Ｖｔｈ以下となる位
相期間になっても所定時間（少なくとも１周期）はハイ
サイドスイッチ３１の遮断が継続されるので、他のハイ
サイドスイッチ３２又は３３に印加される相電圧が所定
電圧値Ｖｔｈを超える場合に、ハイサイドスイッチ３１
を遮断することができる。 （変形態様）次に、上記したステップ１０２、１０６の
動作をハードウエアで構成した他の回路例を図４を参照
して説明する。When the surge voltage disappears, the comparator 5
3 outputs a low level, the transistor 56 is turned off, charging of the capacitor C is started, and after a predetermined time determined by the CR time constant, the AND circuit 54 causes the comparator 51 to operate.
Can be opened and closed. With this configuration, the high-side switch 31 continues to be shut off for a predetermined time (at least one cycle) even in a phase period in which the instantaneous value of each phase voltage that is an AC voltage is equal to or less than the predetermined voltage value Vth. When the phase voltage applied to the other high side switch 32 or 33 exceeds the predetermined voltage value Vth, the high side switch 31
Can be shut off. (Modification) Next, another circuit example in which the operations of steps 102 and 106 are configured by hardware will be described with reference to FIG.
【００５３】この実施例は、図３のコンパレータ５３、
トランジスタ５６、積分回路５９を、オペアンプ５３と
ダイオ−ドＤｉとコンデンサＣとからなるピーク値ホー
ルド回路と、このピーク値ホールド回路の出力電圧をし
きい値電圧（所定のＧパルス電圧値）と比較するコンパ
レータ６０とに置換したものである。この動作を説明す
ると、相電圧Ｖ１の分圧はピーク値ホールド回路で保持
しつつコンパレータ６０の−入力端に入力される。その
結果、相電圧Ｖ１の瞬時最大値（ピーク値）が所定のし
きい値電圧（上記所定のＧパルス電圧値に対応）Ｖｔｈ
１を超える場合に（サージ電圧が発生した場合に）、コ
ンパレータ６０はアンド回路５４をオフし、これにより
ハイサイドスイッチ５１が遮断される。In this embodiment, the comparator 53 of FIG.
A transistor 56 and an integrating circuit 59 are used to compare a peak value hold circuit including an operational amplifier 53, a diode Di and a capacitor C, and an output voltage of the peak value hold circuit with a threshold voltage (predetermined G pulse voltage value). It is replaced with a comparator 60 that operates. To explain this operation, the divided voltage of the phase voltage V1 is input to the negative input terminal of the comparator 60 while being held by the peak value hold circuit. As a result, the instantaneous maximum value (peak value) of the phase voltage V1 is the predetermined threshold voltage (corresponding to the predetermined G pulse voltage value) Vth.
When it exceeds 1 (when a surge voltage is generated), the comparator 60 turns off the AND circuit 54, whereby the high side switch 51 is cut off.
【００５４】尚ここで、コンパレータ６１とトランジス
タ６２とからなるリセット回路は、バッテリ電圧ＶＢが
分圧回路５８で分圧されてコンパレータ６１の−入力端
に入力され、その＋入力端には所定のしきい値電圧（リ
セット発生）Ｖｔｈ２が入力される。この結果、コンパ
レータ６１はバッテリ電圧ＶＢの分圧が所定のリセット
電圧Ｖｔｈ２より小さくなる場合に、ハイレベルをエミ
ッタ接地トランジスタ６２に出力しトランジスタ６２は
オンしてコンデンサＣを放電し、ピークホールド回路に
リセット動作を与える。Here, in the reset circuit composed of the comparator 61 and the transistor 62, the battery voltage VB is divided by the voltage dividing circuit 58 and input to the minus input terminal of the comparator 61, and the plus input terminal thereof has a predetermined value. The threshold voltage (reset occurrence) Vth2 is input. As a result, when the divided voltage of the battery voltage VB becomes smaller than the predetermined reset voltage Vth2, the comparator 61 outputs a high level to the grounded-emitter transistor 62, the transistor 62 is turned on to discharge the capacitor C, and the peak hold circuit is provided. Give reset action.
【００５５】これにより、図３の回路と同様の効果を奏
することができる。 （変形態様）Ｘ相インバータ回路３７を構成するハイサ
イドスイッチ３１及びローサイドスイッチ３４を同一チ
ップに集積したＤＭＯＳ集積回路の一例を図５に示し、
縦型ＭＯＳ集積回路の一例を図５に示す。As a result, the same effect as that of the circuit of FIG. 3 can be obtained. (Modification) FIG. 5 shows an example of a DMOS integrated circuit in which the high-side switch 31 and the low-side switch 34 which form the X-phase inverter circuit 37 are integrated on the same chip.
An example of the vertical MOS integrated circuit is shown in FIG.
【００５６】図５において、Ｎ+ 型基板１０６上にＮ型
耐圧層１０５がエピタキシャル成長により形成され、Ｎ
型耐圧層１０５の表面部にＰ型ウエル領域１０３が形成
され、更にＰ型ウエル領域１０３の表面部にＮ+ 型領域
１０４が形成されている。そして、ゲ−ト絶縁膜１０９
が形成され、その上にドープドポリシリコンからなるゲ
−ト電極１１０を形成されている。In FIG. 5, an N-type breakdown voltage layer 105 is formed on the N + -type substrate 106 by epitaxial growth,
A P-type well region 103 is formed on the surface of the die breakdown layer 105, and an N + -type region 104 is further formed on the surface of the P-type well region 103. Then, the gate insulating film 109
And a gate electrode 110 made of doped polysilicon is formed thereon.
【００５７】したがってこの実施例では、図５中、左側
に配設されるハイサイドスイッチ３１の第１寄生ダイオ
−ドＤ１はＮ+ 型領域１０４とＰ型ウエル領域１０３と
の間のＰＮ接合からなり、第２寄生ダイオ−ドＤ２はＮ
+ 基板１０６とＰ型ウエル領域１０３との間のＰＮ接合
からなり、図５中、右側に配設されるローサイドスイッ
チ３４の第３寄生ダイオ−ドＤ３はＮ+ 基板１０６とＰ
型ウエル領域１０３との間のＰＮ接合からなる。Therefore, in this embodiment, the first parasitic diode D1 of the high side switch 31 arranged on the left side in FIG. 5 is formed from the PN junction between the N + type region 104 and the P type well region 103. And the second parasitic diode D2 is N
+ Consists PN junction between the substrate 106 and the P-type well region 103, in FIG. 5, a third parasitic diode of the low-side switch 34 disposed on the right - de D3 is N + substrate 106 and P
It consists of a PN junction with the mold well region 103.
【００５８】すなわち、この実施例では、ハイサイドス
イッチ３１とローサイドスイッチ３４とを同一チップに
集積できる他、大きなサージ耐圧（Ｇパルス耐圧）が必
要な第２、第３寄生ダイオ−ドＤ２、Ｄ３が低濃度Ｎ型
エピタキシャル耐圧層１０５を有するので、大きなサー
ジ耐圧を確保することができるという優れた特徴があ
る。In other words, in this embodiment, the high-side switch 31 and the low-side switch 34 can be integrated on the same chip, and the second and third parasitic diodes D2 and D3 which require a large surge withstand voltage (G pulse withstand voltage). Has a low-concentration N-type epitaxial breakdown layer 105, so that it has an excellent feature that a large surge breakdown voltage can be secured.
【００５９】図６は図５のＤＭＯＳ構造を縦型ＭＯＳ構
造としたもので、図５と同じ作用効果を奏することがで
きる。更に、図５、図６の構造によれば配線も簡単とな
る。 （実施例２）本発明の他の実施例を図７を参照して説明
する。本実施例は、上記従来技術の項で説明した従来の
ＭＯＳトランジスタ型の三相全波整流器において、実施
例１と同様に相電圧Ｖ１〜Ｖ３が所定の電圧値（Ｇパル
ス電圧値）を超えるかどうかを判定し、超える場合にハ
イサイドスイッチ３１〜３３、又は、ローサイドスイッ
チ３４〜３６の一方をオフし、他方をオンするものであ
る。FIG. 6 shows a vertical MOS structure instead of the DMOS structure shown in FIG. 5, and can achieve the same effects as those of FIG. Furthermore, the structure shown in FIGS. 5 and 6 also simplifies wiring. (Embodiment 2) Another embodiment of the present invention will be described with reference to FIG. In this embodiment, in the conventional MOS transistor type three-phase full-wave rectifier described in the section of the prior art, the phase voltages V1 to V3 exceed a predetermined voltage value (G pulse voltage value) as in the first embodiment. It is determined whether or not the high side switches 31 to 33 or the low side switches 34 to 36 are turned off and the other is turned on.
【００６０】ここで、ハイサイドスイッチ３１〜３３を
オフし、ローサイドスイッチ３４〜３６をオンする場合
について説明する。いま、相電圧Ｖ１がＧパルス（巨大
パルス）電圧となっても、全部のローサイドスイッチ３
４〜３６がオンするので各相出力端がローサイドスイッ
チ３４〜３６のチャンネル抵抗を通じて短絡されること
になり、Ｇパルス電圧による電流が負荷９をバイパスし
てローサイドスイッチ３４〜３６を通じて流れることに
なり、負荷９に印加されるＧパルス電圧が低減される。Here, the case where the high side switches 31 to 33 are turned off and the low side switches 34 to 36 are turned on will be described. Now, even if the phase voltage V1 becomes a G pulse (giant pulse) voltage, all the low-side switches 3
Since 4 to 36 are turned on, each phase output terminal is short-circuited through the channel resistance of the low side switches 34 to 36, and the current due to the G pulse voltage bypasses the load 9 and flows through the low side switches 34 to 36. , The G pulse voltage applied to the load 9 is reduced.
【００６１】なお、この実施例においても、ローサイド
スイッチ３４〜３６のゲ−ト電圧を制御することにより
そのチャンネル電流を調節し、ローサイドスイッチ３４
〜３６を熱破壊から保護することができる。 （実施例３）以下、車両用交流発電機をなす磁石励磁式
交流発電機に用いた本発明の充電装置の他の実施例を図
８を参照して説明する。Also in this embodiment, by controlling the gate voltage of the low side switches 34 to 36, the channel current is adjusted to control the low side switch 34.
~ 36 can be protected from thermal destruction. (Embodiment 3) Another embodiment of the charging device of the present invention used in a magnet-excited AC generator forming an AC generator for a vehicle will be described below with reference to FIG.
【００６２】この実施例は、実施例１（図１参照）にお
いて、車両用三相交流発電機１を磁石励磁式交流発電機
に変更したものであり、図１のフィールドコイル２、フ
ライバックダイオード５及びスイッチングトランジスタ
４が省略されて、合計４極の回転界磁極２ａに変更した
ものである。以下、車両用交流発電機に用いた本発明の
充電装置の一実施例を図１を参照して説明する。In this embodiment, the vehicle three-phase AC generator 1 in Embodiment 1 (see FIG. 1) is replaced with a magnet excitation AC generator. The field coil 2 and the flyback diode shown in FIG. 1 are used. 5, the switching transistor 4 is omitted, and the rotating field pole 2a has a total of four poles. An embodiment of the charging device of the present invention used for a vehicle AC generator will be described below with reference to FIG.
【００６３】１は車両用三相交流発電機であって、その
電機子巻線１１〜１３の出力端（各相出力端）は三相全
波整流器３の各交流入力端（後述する接続点）４１〜４
３に接続され、三相全波整流器３の一対の直流出力端は
バッテリ７の両端に接続されている。６はコントローラ
であり、コントローラ６は、バッテリ７の高位端子電圧
（Ｂ電圧）の高低に応じてトランジスタ３１〜３６を断
続制御して、発電電圧を全波整流するとともに、ハイサ
イドスイッチ３１〜３３を断続制御してバッテリ電圧を
所定レベルに制御する。Reference numeral 1 denotes a three-phase AC generator for a vehicle, and the output terminals (each phase output terminal) of the armature windings 11 to 13 are each AC input terminals of the three-phase full-wave rectifier 3 (connection points described later). ) 41-4
3 and the pair of DC output terminals of the three-phase full-wave rectifier 3 are connected to both ends of the battery 7. Reference numeral 6 denotes a controller. The controller 6 intermittently controls the transistors 31 to 36 in accordance with the level of the high-order terminal voltage (B voltage) of the battery 7 to perform full-wave rectification of the generated voltage and also to perform high-side switches 31 to 33. Is controlled intermittently to control the battery voltage to a predetermined level.
【００６４】三相全波整流器３は、図１のものと同じで
ある。第２寄生ダイオードＤ２及び第３寄生ダイオード
Ｄ３は、最大発電電圧を超える耐圧を有する。例えばこ
こでは、最大発電電圧を３００Ｖ、バッテリ７の最大電
圧を１４Ｖとしている。更に、接続点４１に最大発電電
圧が印加された場合の接続点４１〜４３側のＮ型領域と
ゲート電極との間のトランジスタ３１〜３６のゲート絶
縁膜の耐圧も確保され、ハイサイドスイッチ３１〜３３
のバッテリ側のＮ型領域とゲート電極との間のトランジ
スタ３１〜３６のゲート絶縁膜の耐圧も確保されてい
る。これらの各部耐圧確保は、周知のようにトランジス
タ３１〜３６の各部不純物濃度やゲート酸化膜厚を選定
することにより実現される。The three-phase full-wave rectifier 3 is the same as that of FIG. The second parasitic diode D2 and the third parasitic diode D3 have a withstand voltage exceeding the maximum generated voltage. For example, here, the maximum generated voltage is 300V and the maximum voltage of the battery 7 is 14V. Furthermore, when the maximum generated voltage is applied to the connection point 41, the breakdown voltage of the gate insulating film of the transistors 31 to 36 between the N-type regions on the connection points 41 to 43 side and the gate electrode is also secured, and the high side switch 31 ~ 33
The withstand voltage of the gate insulating films of the transistors 31 to 36 between the N-type region on the battery side and the gate electrode is also secured. As is well known, securing the breakdown voltage of each of these parts is realized by selecting the impurity concentration of each part of the transistors 31 to 36 and the gate oxide film thickness.
【００６５】特にこの実施例では、第２寄生ダイオード
Ｄ２及び第３寄生ダイオードＤ３の耐圧向上のために、
トランジスタ３１〜３６をＤＭＯＳ構造（図５参照）と
し、それらのＮ- 型型耐圧層をこれら第２寄生ダイオー
ドＤ２及び第３寄生ダイオードＤ３に配して、最大発電
電圧に対する第２寄生ダイオードＤ２及び第３寄生ダイ
オードＤ３の耐圧及び接続点４１〜４３側のＮ型領域と
ゲート電極との間の耐圧確保を容易化している。この場
合、同一相のインバータ回路をなすハイサイドスイッチ
及びローサイドスイッチは基板が同一電位となるので、
ワンチップ構成を採用することができ、合計３個のチッ
プで整流器を構成することができる。Particularly, in this embodiment, in order to improve the withstand voltage of the second parasitic diode D2 and the third parasitic diode D3,
The transistors 31 to 36 have a DMOS structure (see FIG. 5), and their N − type withstand voltage layers are arranged on the second parasitic diode D2 and the third parasitic diode D3, and the second parasitic diode D2 for the maximum generated voltage and The withstand voltage of the third parasitic diode D3 and the withstand voltage between the N-type region on the side of the connection points 41 to 43 and the gate electrode are easily secured. In this case, since the substrates of the high-side switch and the low-side switch that form the inverter circuit of the same phase have the same potential,
A one-chip configuration can be adopted, and a rectifier can be configured with a total of three chips.
【００６６】コントローラ（本発明でいう制御部）６
は、マイコンを内蔵しており、三相全波整流のために各
相出力端の発電電圧に位相及び大きさに基づいて各スイ
ッチ３１〜３６を断続制御するとともに、ハイサイドス
イッチ３１〜３３のオン時間をＰＷＭ制御することでＢ
電圧を所定レベルに調整している。以下、この実施例に
おける各スイッチ３１〜３６の断続制御方式を実行する
コントローラ６の制御動作を更に具体的に説明する。Controller (control section in the present invention) 6
Incorporates a microcomputer to intermittently control each of the switches 31 to 36 on the basis of the phase and magnitude of the generated voltage at each phase output end for three-phase full-wave rectification, and to control the high side switches 31 to 33. By controlling the on time by PWM, B
The voltage is adjusted to a predetermined level. Hereinafter, the control operation of the controller 6 that executes the intermittent control method of the switches 31 to 36 in this embodiment will be described more specifically.
【００６７】まず、接続点（各相出力端）４１〜４３の
電位（各相電圧）Ｖ１〜Ｖ３が検出され、各相電圧Ｖ１
〜Ｖ３がバッテリ電圧及び接地電位と比較されてバッテ
リ電圧（Ｂ電圧）より高い相電圧が印加させるハイサイ
ドスイッチと、他の相インバータ回路のローサイドスイ
ッチがオンされる。このようにすれば三相全波整流が実
施できる。First, the potentials (each phase voltage) V1 to V3 at the connection points (each phase output end) 41 to 43 are detected, and each phase voltage V1 is detected.
~ V3 is compared with the battery voltage and the ground potential, and the high side switch to which a phase voltage higher than the battery voltage (B voltage) is applied and the low side switch of the other phase inverter circuit are turned on. In this way, three-phase full-wave rectification can be implemented.
【００６８】更に、上記ハイサイドスイッチ３１〜３３
は、バッテリ電圧（Ｂ電圧）が所定値より低い間だけオ
ンされるので、バッテリ電圧を制御することができる。
また、三相全波整流実施時に、各相電圧Ｖ１〜Ｖ３がバ
ッテリ電圧及び接地電位と比較されて、各相電圧Ｖ１〜
Ｖ３がバッテリ電圧及び接地バッテリ電圧（Ｂ電圧）よ
り高く、かつ、最も高い相電圧が印加されるハイサイド
スイッチと、接地電位Ｅより低い相電圧が印加されるロ
ーサイドスイッチがオンされる。このようにすれば、異
なるハイサイドスイッチが同時にオンして短絡電流が流
れたり、異なるローサイドスイッチが同時にオンして短
絡電流が流れたりすることがない。Further, the high side switches 31 to 33
Is turned on only while the battery voltage (B voltage) is lower than a predetermined value, the battery voltage can be controlled.
Further, when the three-phase full-wave rectification is performed, the phase voltages V1 to V3 are compared with the battery voltage and the ground potential, and the phase voltages V1 to V1 are compared.
The high side switch to which V3 is higher than the battery voltage and the ground battery voltage (B voltage) and the highest phase voltage is applied, and the low side switch to which the phase voltage lower than the ground potential E is applied are turned on. With this configuration, different high-side switches do not turn on at the same time to cause short-circuit current, and different low-side switches do not turn on at the same time to cause short-circuit current.
【００６９】また、本実施例では、バッテリ電圧が所定
値より高い場合はハイサイドスイッチ３１〜３３を遮断
し、その際に発生する高い相電圧は、第２寄生ダイオー
ドＤ２によって完全に阻止されるので、バッテリ電圧を
所望のレベルに調節することが可能となる。更に、全ハ
イサイドスイッチ３１〜３３をオフする時に、全ローサ
イドスイッチ３４〜３６をオンすることができる。この
ようにすれば、各相の電機子巻線１１〜１３は各ローサ
イドスイッチ３４〜３６のオン抵抗を通じて短絡される
ことになる。したがって、発電機１の余剰出力電流は短
絡されるローサイドスイッチ３４〜３６で消費されるの
で、ハイサイドスイッチ３１〜３３がオフする間に相端
子に発生する高電圧を抑止してＭＯＳトランジスタ３１
〜３６のブレークダウンを防止することができる。ま
た、出力電流遮断時に電機子コイル１１〜１３のインダ
クタンスに蓄積されたエネルギによるサージ電圧を低減
することができる。Further, in this embodiment, when the battery voltage is higher than the predetermined value, the high side switches 31 to 33 are cut off, and the high phase voltage generated at that time is completely blocked by the second parasitic diode D2. Therefore, it becomes possible to adjust the battery voltage to a desired level. Further, when turning off all the high side switches 31 to 33, all the low side switches 34 to 36 can be turned on. By doing so, the armature windings 11 to 13 of the respective phases are short-circuited through the ON resistances of the low side switches 34 to 36. Therefore, the surplus output current of the generator 1 is consumed by the low-side switches 34 to 36 that are short-circuited, so that the high voltage generated at the phase terminals while the high-side switches 31 to 33 are off is suppressed and the MOS transistor 31 is suppressed.
A breakdown of ~ 36 can be prevented. Further, it is possible to reduce the surge voltage due to the energy accumulated in the inductance of the armature coils 11 to 13 when the output current is cut off.
【００７０】上記したコントローラ６の制御動作は内蔵
マイコンにて入力電圧Ｖ１〜Ｖ３及びＢ電圧相互あるい
は所定しきい値に対する大小を判定し、この判定結果に
基づいて行えばよく、通常のソフトウェア制御法により
実施できる。図９にそのフローチャートの一例を示す。
すなわち、ステップ１００にて入力相電圧Ｖ１〜Ｖ３及
びバッテリ電圧ＶＢを入力し、次に入力相電圧Ｖ１〜Ｖ
３のどれかがバッテリ電圧ＶＢより大きいかどうかを判
定し（１０２）、以上であればバッテリ電圧ＶＢが所定
の調整電圧Ｖｓより低いかどうかを判定し（１０３）、
低ければステップ１０４において通常のスイッチ３４〜
３６の順次開閉制御による三相全波整流を実施し、バッ
テリ電圧ＶＢが上記調整電圧Ｖｓを超過していればステ
ップ１０６にてハイサイドスイッチ３１〜３３をオフ
し、Ｖ１〜Ｖ３、ＶＢに基づいてローサイドスイッチ３
４〜３６を順次開閉制御して高い発電電圧を低減すると
ともに、バッテリ電圧を所定値に制御する。 （変形態様）上記実施例において、ステップ１０６にお
いて、ローサイドスイッチ３４〜３６のオン抵抗値は、
それらの平均チャンネル電流が最大許容電流値以下とな
るように制御されるのが好ましい。すなわち、ローサイ
ドスイッチ３４〜３６の最大許容電流値に応じてそのゲ
ート電極には所定デューティ比のＰＷＭ電圧又は平均電
圧が印加される。このようにすれば、ローサイドスイッ
チ３４〜３６が熱破壊することがない。 （変形態様）次に、上記したステップ１０２、１０６の
動作をハードウェアで構成した回路例を図１０を参照し
て説明する。ただし、図１０は電機子巻線１１の相電圧
（Ｘ相）のみを示す。The control operation of the controller 6 described above may be carried out by judging whether the input voltages V1 to V3 and the B voltage are relative to each other or a predetermined threshold value by the built-in microcomputer, and based on the result of this judgment, a normal software control method. Can be implemented by FIG. 9 shows an example of the flowchart.
That is, in step 100, the input phase voltages V1 to V3 and the battery voltage VB are input, and then the input phase voltages V1 to V3 are input.
It is determined whether any of 3 is larger than the battery voltage VB (102), and if it is larger than the battery voltage VB, it is determined whether the battery voltage VB is lower than a predetermined adjustment voltage Vs (103),
If it is low, the normal switch 34-
Three-phase full-wave rectification is performed by the sequential opening / closing control of 36, and if the battery voltage VB exceeds the adjustment voltage Vs, the high side switches 31 to 33 are turned off at step 106, and based on V1 to V3 and VB. Low side switch 3
4 to 36 are sequentially controlled to be opened and closed to reduce a high generated voltage, and the battery voltage is controlled to a predetermined value. (Modification) In the above embodiment, in step 106, the on-resistance values of the low-side switches 34 to 36 are
It is preferable that those average channel currents are controlled to be equal to or less than the maximum allowable current value. That is, a PWM voltage or an average voltage having a predetermined duty ratio is applied to the gate electrodes of the low side switches 34 to 36 according to the maximum allowable current value. In this way, the low side switches 34 to 36 are not thermally destroyed. (Modification) Next, an example of a circuit in which the operations of steps 102 and 106 are configured by hardware will be described with reference to FIG. However, FIG. 10 shows only the phase voltage (X phase) of the armature winding 11.
【００７１】相電圧Ｖ１は分圧回路５７で分圧されてコ
ンパレータ５１の＋入力端及びコンパレータ５２の−入
力端に入力され、バッテリ電圧ＶＢは分圧回路５８で分
圧されてコンパレータ５１の−入力端に入力され、コン
パレータ５２の＋入力端は接地される。この結果、コン
パレータ５１は相電圧Ｖ１がバッテリ電圧ＶＢより大き
い場合にアンド回路５４にハイレベルを出力し、コンパ
レータ５２は相電圧Ｖ１が０Ｖ未満の場合にローサイド
スイッチ３４をオンする。The phase voltage V1 is divided by the voltage dividing circuit 57 and input to the + input terminal of the comparator 51 and the − input terminal of the comparator 52, and the battery voltage VB is divided by the voltage dividing circuit 58 and-of the comparator 51. It is input to the input terminal, and the + input terminal of the comparator 52 is grounded. As a result, the comparator 51 outputs a high level to the AND circuit 54 when the phase voltage V1 is higher than the battery voltage VB, and the comparator 52 turns on the low side switch 34 when the phase voltage V1 is less than 0V.
【００７２】一方、バッテリ電圧ＶＢは分圧回路５８で
分圧されてコンパレータ５３の−入力端に入力され、そ
の＋入力端には所定のしきい値電圧（上記所定のバッテ
リ電圧値Ｖｓに対応）Ｖｔｈが入力される。この結果、
コンパレータ５３はバッテリ電圧ＶＢの分圧が所定のバ
ッテリ電圧Ｖｔｈより大きい場合にローレベルをアンド
回路５４に出力する。On the other hand, the battery voltage VB is divided by the voltage dividing circuit 58 and input to the-input terminal of the comparator 53, and the + input terminal thereof has a predetermined threshold voltage (corresponding to the predetermined battery voltage value Vs). ) Vth is input. As a result,
The comparator 53 outputs a low level to the AND circuit 54 when the divided voltage of the battery voltage VB is higher than the predetermined battery voltage Vth.
【００７３】このため、アンド回路５４は、上記バッテ
リ電圧が所定のバッテリ電圧値より高い間、ローレベル
電位を昇圧回路５５に出力する。昇圧回路５５は例えば
スイッチングキャパシタ回路などからなり、バッテリ電
圧をハイサイドスイッチ３１をオンできるレベルまでブ
ーストアップする回路であるが、アンド回路５４からロ
ーレベル電位が入力するとローレベルをハイサイドスイ
ッチ３１に出力し、これによりハイサイドスイッチ３１
はオフする。 （変形態様）図８に示す三相全波整流器３も図５のＤＭ
ＯＳ集積回路構造を採用できることは当然である。 （実施例４）本発明の他の実施例を図１１を参照して説
明する。Therefore, the AND circuit 54 outputs a low level potential to the booster circuit 55 while the battery voltage is higher than a predetermined battery voltage value. The booster circuit 55 is, for example, a switching capacitor circuit, which boosts the battery voltage to a level at which the high-side switch 31 can be turned on. When the low-level potential is input from the AND circuit 54, the low-level is output to the high-side switch 31. The high side switch 31
Turn off. (Modification) The three-phase full-wave rectifier 3 shown in FIG. 8 is also the DM of FIG.
Obviously, the OS integrated circuit structure can be adopted. (Embodiment 4) Another embodiment of the present invention will be described with reference to FIG.
【００７４】本実施例は、実施例２（図７参照）に示す
交流発電機を磁石励磁式交流発電機に変更したものであ
る。すなわち、本実施例は、上記従来技術の項で説明し
た従来のＭＯＳトランジスタ型の三相全波整流器におい
て、実施例１と同様に相電圧Ｖ１〜Ｖ３がバッテリ電圧
値ＶＢを超えるかどうかを判定し、以上であれば、バッ
テリ電圧ＶＢが所定の調整電圧Ｖｓより低い間はハイサ
イドスイッチ３１〜３３をオンし、高い間はオフするも
のである。In this embodiment, the AC generator shown in Embodiment 2 (see FIG. 7) is replaced with a magnet excitation type AC generator. That is, this embodiment determines whether or not the phase voltages V1 to V3 exceed the battery voltage value VB in the conventional MOS transistor type three-phase full-wave rectifier described in the section of the related art as in the first embodiment. However, in the above case, the high side switches 31 to 33 are turned on while the battery voltage VB is lower than the predetermined adjustment voltage Vs, and turned off when the battery voltage VB is higher than the predetermined adjustment voltage Vs.
【００７５】ここで、ハイサイドスイッチ３１〜３３を
オフし、ローサイドスイッチ３４〜３６をオンする場合
について説明する。いま、相電圧Ｖ１がバッテリ電圧よ
り高い電圧となっても、全部のローサイドスイッチ３４
がオンするので各相出力端がローサイドスイッチ３４〜
３６のチャンネル抵抗を通じて短絡されることになり、
バッテリ電圧ＶＢより高い相電圧による電流がバッテリ
７に充電されず、ローサイドスイッチ３４〜３６を通じ
て流れることになり、バッテリ電圧ＶＢを所定値に制御
することができる。Here, the case where the high side switches 31 to 33 are turned off and the low side switches 34 to 36 are turned on will be described. Now, even if the phase voltage V1 becomes higher than the battery voltage, all the low side switches 34
Is turned on, the output end of each phase is low side switch 34 ~
Will be shorted through the 36 channel resistance,
The battery 7 is not charged with a current due to a phase voltage higher than the battery voltage VB and flows through the low-side switches 34 to 36, so that the battery voltage VB can be controlled to a predetermined value.
【００７６】なお、この実施例においても、ローサイド
スイッチ３４〜３６のゲ−ト電圧を制御することにより
そのチャンネル電流を調節し、ローサイドスイッチ３４
〜３６を熱破壊から保護することができる。Also in this embodiment, by controlling the gate voltage of the low side switches 34 to 36, the channel current of the low side switches 34 to 36 is adjusted to control the low side switch 34.
~ 36 can be protected from thermal destruction.
【図１】本発明の充電装置の一実施例を示す回路図であ
る。FIG. 1 is a circuit diagram showing an embodiment of a charging device of the present invention.
【図２】図１のコントローラ６の動作を示すフロ−チャ
−トである。FIG. 2 is a flowchart showing the operation of the controller 6 of FIG.
【図３】図１のコントローラ６をハードウエアで構成し
た一例を示す回路図である。3 is a circuit diagram showing an example in which the controller 6 of FIG. 1 is configured by hardware.
【図４】図１のコントローラ６をハードウエアで構成し
た一例を示す回路図である。4 is a circuit diagram showing an example in which the controller 6 of FIG. 1 is configured by hardware.
【図５】図１の相インバータ回路３７の一例を示す断面
図である。5 is a sectional view showing an example of a phase inverter circuit 37 of FIG.
【図６】（ａ）は図１の相インバータ回路３７の一例を
示す断面図であり、（ｂ）はその平面図である。6A is a sectional view showing an example of the phase inverter circuit 37 of FIG. 1, and FIG. 6B is a plan view thereof.
【図７】従来のＭＯＳトランジスタ型三相全波整流器及
び本発明の充電装置の他の実施例を示す回路図である。FIG. 7 is a circuit diagram showing another embodiment of a conventional MOS transistor type three-phase full-wave rectifier and the charging device of the present invention.
【図８】実施例３の充電装置を示す回路図である。FIG. 8 is a circuit diagram showing a charging device according to a third embodiment.
【図９】図８のコントローラ６の動作を示すフロ−チャ
−トである。9 is a flowchart showing the operation of the controller 6 of FIG.
【図１０】図１のコントローラ６をハードウエアで構成
した一例を示す回路図である。10 is a circuit diagram showing an example in which the controller 6 of FIG. 1 is configured by hardware.
【図１１】実施例４の充電装置を示す回路図である。FIG. 11 is a circuit diagram showing a charging device according to a fourth embodiment.
１は三相交流電動機、３は整流器、６はコントローラ
（制御器）、７はバッテリ、９は負荷、１１〜１３は電
機子巻線、３１〜３３はＭＯＳトランジスタからなるハ
イサイドスイッチ、３４〜３６はＭＯＳトランジスタか
らなるローサイドスイッチ、３７〜３９は相インバータ
回路、４１〜４３は相インバータ回路３７〜３９の接続
点（整流器３の交流入力端）、１０３はＰ型領域（基板
領域）、Ｄ１は第１寄生ダイオ−ド、Ｄ２は第２寄生ダ
イオ−ド、Ｄ３は第３寄生ダイオ−ド、１０６はハイサ
イドスイッチ３１及びローサイドスイッチ３４のＮ型電
機子巻線側領域、１０５はＮ- 型耐圧層。1 is a three-phase AC motor, 3 is a rectifier, 6 is a controller (controller), 7 is a battery, 9 is a load, 11 to 13 are armature windings, 31 to 33 are high-side switches composed of MOS transistors, 34 to 36 is a low-side switch composed of a MOS transistor, 37 to 39 are phase inverter circuits, 41 to 43 are connection points of the phase inverter circuits 37 to 39 (AC input terminals of the rectifier 3), 103 is a P-type region (substrate region), and D1. the first parasitic diode - de, D2 the second parasitic diode - de, D3 the third parasitic diode - de, 106 N-type armature winding side region of the high-side switch 31 and low-side switch 34, the 105 N - Mold breakdown layer.
Claims (20)
ハイサイドスイッチ及びローサイドスイッチを直列接続
してなる相インバータ回路を必要数並列接続してなり、
一対の直流出力端がバッテリ及び負荷の両端に接続さ
れ、前記両スイッチの接続点が交流発電機の電機子巻線
の各相出力端に個別に接続される整流器と、前記各スイ
ッチのゲート電位を制御して前記各スイッチを断続する
制御部とを備える充電装置において、 前記ハイサイドスイッチのゲート電極直下のＰ型領域か
らなる基板領域は前記バッテリの低位端に接続されるこ
とを特徴とする充電装置。1. A required number of phase-inverter circuits in which a high-side switch and a low-side switch composed of N-channel MOS transistors are connected in series are connected in parallel,
A rectifier having a pair of DC output terminals connected to both ends of the battery and the load, and a connection point of both switches individually connected to each phase output terminal of the armature winding of the AC generator, and a gate potential of each switch. And a control unit for connecting and disconnecting each of the switches to control the switch, wherein a substrate region formed of a P-type region immediately below the gate electrode of the high-side switch is connected to the low end of the battery. Charging device.
端の相電圧を検出するとともに、前記各相電圧のいずれ
かが所定電圧値を超える場合に少なくとも前記ハイサイ
ドスイッチ群を遮断するサージ電圧遮断モードを備える
ものである請求項１記載の充電装置。2. The control unit detects a phase voltage at each phase output terminal of the AC generator and shuts off at least the high side switch group when any one of the phase voltages exceeds a predetermined voltage value. The charging device according to claim 1, which is provided with a surge voltage cutoff mode.
を所定時間持続するものである請求項２記載の充電装
置。3. The charging device according to claim 2, wherein the control unit keeps the surge voltage cutoff mode for a predetermined time.
所定電圧値を超える間、前記サージ電圧遮断モードを持
続するものである請求項２記載の充電装置。4. The charging device according to claim 2, wherein the control unit maintains the surge voltage cutoff mode while any of the phase voltages exceeds a predetermined voltage value.
の内、接続点側の主電極をなすＮ型電機子巻線側領域に
印加される前記相電圧が前記バッテリの電圧より高い前
記ハイサイドスイッチをオンするものである請求項２記
載の充電装置。5. The control unit is configured such that, in each of the high-side switches, the phase voltage applied to an N-type armature winding side region forming a main electrode on a connection point side is higher than a voltage of the battery. The charging device according to claim 2, wherein a side switch is turned on.
の内、接続点側の主電極をなすＮ型電機子巻線側領域に
印加される前記相電圧が前記バッテリの電圧より低い前
記ローサイドスイッチをオンするものである請求項２記
載の充電装置。6. The low-side switch, wherein the control section has the phase voltage applied to a region of an N-type armature winding forming a main electrode on a connection point side of the low-side switches lower than a voltage of the battery. The charging device according to claim 2, wherein the charging device is turned on.
の主電極をなすＮ型バッテリ側領域と前記基板領域との
間の第１寄生ダイオードは、前記バッテリの最大定格電
圧値を超える耐圧を有する請求項２記載の充電装置。7. The first parasitic diode between the N-type battery side region forming the battery-side main electrode of the high-side switch and the substrate region has a withstand voltage exceeding the maximum rated voltage value of the battery. Item 2. The charging device according to item 2.
極をなすＮ型電機子巻線側領域と前記基板領域との間の
第２寄生ダイオードは、最大発電電圧を超える所定のＧ
パルス電圧値を超える耐圧を有する請求項２記載の充電
装置。8. The second parasitic diode between the N-type armature winding side region forming the main electrode on the connection point side of the high-side switch and the substrate region has a predetermined G exceeding a maximum generated voltage.
The charging device according to claim 2, which has a withstand voltage exceeding a pulse voltage value.
極をなすＮ型電機子巻線側領域と前記基板領域との間の
第３寄生ダイオードは、最大発電電圧を超える所定のＧ
パルス電圧値を超える耐圧を有する請求項２記載の充電
装置。9. A third parasitic diode between the N-type armature winding side region forming the main electrode on the connection point side of the low side switch and the substrate region has a predetermined G exceeding a maximum generated voltage.
The charging device according to claim 2, which has a withstand voltage exceeding a pulse voltage value.
Ｓトランジスタの主電極をなす両Ｎ型領域の内の一方が
Ｎ- 型耐圧層を有し、前記Ｎ- 型耐圧層は前記第１寄生
ダイオード側に形成される請求項７記載の充電装置。10. The MO forming the high side switch.
8. The charging device according to claim 7, wherein one of both N-type regions forming the main electrode of the S transistor has an N − type withstand voltage layer, and the N − type withstand voltage layer is formed on the first parasitic diode side.
Ｓトランジスタの主電極をなす両Ｎ型領域の内の一方が
Ｎ- 型耐圧層を有し、前記Ｎ- 型耐圧層は前記第２寄生
ダイオード側に形成される請求項８記載の充電装置。11. The MO forming the high side switch.
9. The charging device according to claim 8, wherein one of both N-type regions forming the main electrode of the S transistor has an N − type withstand voltage layer, and the N − type withstand voltage layer is formed on the second parasitic diode side.
Ｓトランジスタの主電極をなす両Ｎ型領域の内の一方が
Ｎ- 型耐圧層を有し、前記Ｎ- 型耐圧層は前記第３ダイ
オード側に形成される請求項９記載の充電装置。12. The MO forming the low side switch.
The charging device according to claim 9, wherein one of both N-type regions forming the main electrode of the S transistor has an N − type withstand voltage layer, and the N − type withstand voltage layer is formed on the third diode side.
記ハイサイドスイッチ及びローサイドスイッチはＮ型領
域を基板とする同一チップに集積され、このＮ型基板領
域は前記交流発電機の相出力端に接続される請求項２記
載の充電装置。13. The high-side switch and the low-side switch forming the phase inverter circuit of the same phase are integrated on the same chip having an N-type region as a substrate, and the N-type substrate region is at the phase output end of the AC generator. The charging device according to claim 2, which is connected.
ド実施時に、前記全ハイサイドスイッチをオフするとと
もに、前記ローサイドスイッチをオンするものである請
求項２記載の充電装置。14. The charging device according to claim 2, wherein the control unit turns off all the high side switches and turns on the low side switches when the surge voltage cutoff mode is executed.
るハイサイドスイッチ及びローサイドスイッチを直列接
続してなる相インバータ回路を必要数並列接続してな
り、一対の直流出力端がバッテリ及び負荷の両端に接続
され、前記両スイッチの接続点が交流発電機の電機子巻
線の各相出力端に個別に接続される整流器と、前記各ス
イッチのゲート電位を制御して前記各スイッチを断続す
る制御部とを備え、前記ハイサイドスイッチのゲート電
極直下のＰ型領域からなる基板領域は前記電機子巻線側
のＮ型領域に接続されて電位付与され、前記ローサイド
スイッチのゲート電極直下のＰ型領域からなる基板領域
は前記バッテリの低位端子側のＮ型領域に接続されて電
位付与される充電装置において、 前記制御部は、前記電機子巻線の発電電圧が所定の電圧
値を超える場合に、全ての前記ローサイドスイッチ及び
全てのハイサイドスイッチの一方の群をオンし、他方の
群をオフするサージ電圧遮断モードを実施するものであ
ることを特徴とする充電装置。15. A required number of phase inverter circuits in which a high-side switch and a low-side switch composed of N-channel MOS transistors are connected in series are connected in parallel, and a pair of DC output terminals are connected to both ends of a battery and a load, respectively. A rectifier in which a connection point of the both switches is individually connected to each phase output end of an armature winding of an alternator, and a control unit which controls a gate potential of each switch to connect and disconnect each switch A substrate region consisting of a P-type region directly below the gate electrode of the high-side switch is connected to the N-type region on the armature winding side to be given a potential, and a substrate region consisting of a P-type region directly below the gate electrode of the low-side switch. In a charging device in which a region is connected to an N-type region on the lower terminal side of the battery and a potential is applied to the battery, the controller controls the generated voltage of the armature winding. When a voltage exceeds a predetermined voltage value, a surge voltage cut-off mode is implemented in which one of the low-side switches and all the high-side switches is turned on and the other group is turned off. Charging device.
ド実施時に同時にオンされる全前記ハイサイドスイッチ
又は全前記ローサイドスイッチの平均ゲート電圧を、前
記各スイッチの最大許容電流値に基づいて決定するもの
であることを特徴とする請求項１４又は１５記載の充電
装置。16. The control unit determines an average gate voltage of all the high-side switches or all the low-side switches that are turned on at the same time when the surge voltage cutoff mode is executed, based on a maximum allowable current value of each switch. The charging device according to claim 14, wherein the charging device is a battery.
からなり、前記制御部は、前記交流発電機の各相出力端
の相電圧及び前記バッテリの電圧を検出するとともに、
前記各ハイサイドスイッチの内、接続点側の主電極をな
すＮ型電機子巻線側領域に印加される前記相電圧が前記
バッテリの電圧より高く、かつ、前記バッテリの電圧が
所定電圧値未満の間、前記ハイサイドスイッチをオンす
るものである請求項１記載の充電装置。17. The alternating current generator comprises a magnet excitation type alternating current generator, and the control unit detects a phase voltage at each phase output end of the alternating current generator and a voltage of the battery,
In each of the high-side switches, the phase voltage applied to the N-type armature winding side region forming the main electrode on the connection point side is higher than the voltage of the battery, and the voltage of the battery is less than a predetermined voltage value. The charging device according to claim 1, wherein the high side switch is turned on during the period.
定電圧値を超過する間、前記ハイサイドスイッチをオフ
するとともに、少なくとも前記ハイサイドスイッチと同
一相端に接続される前記ローサイドスイッチをオンする
ものである請求項１７記載の充電装置。18. The control unit turns off the high side switch while the voltage of the battery exceeds a predetermined voltage value, and turns on at least the low side switch connected to the same phase end as the high side switch. 18. The charging device according to claim 17, which is a charging device.
記ハイサイドスイッチ及びローサイドスイッチはＮ型領
域を基板とする同一チップに集積され、このＮ型基板領
域は前記交流発電機の相出力端に接続される請求項１７
記載の充電装置。19. The high side switch and the low side switch forming the phase inverter circuit of the same phase are integrated on the same chip having an N type region as a substrate, and the N type substrate region is at a phase output end of the AC generator. Claim 17 connected
The charging device described.
るハイサイドスイッチ及びローサイドスイッチを直列接
続してなる相インバータ回路を必要数並列接続してな
り、一対の直流出力端がバッテリ及び負荷の両端に接続
され、前記両スイッチの接続点が交流発電機の電機子巻
線の各相出力端に個別に接続される整流器と、前記各ス
イッチのゲート電位を制御して前記各スイッチを断続す
る制御部とを備え、前記ハイサイドスイッチのゲート電
極直下のＰ型領域からなる基板領域は前記電機子巻線側
のＮ型領域に接続されて電位付与され、前記ローサイド
スイッチのゲート電極直下のＰ型領域からなる基板領域
は前記バッテリの低位端子側のＮ型領域に接続されて電
位付与される充電装置において、 前記交流発電機は磁石励磁式交流発電機からなり、 前記制御部は、前記交流発電機の各相出力端の相電圧及
び前記バッテリの電圧を検出するとともに、前記各相電
圧のいずれかが前記バッテリの電圧より高く、かつ、前
記バッテリの電圧が所定の第１電圧未満の間、前記ハイ
サイドスイッチをオンし、更に、前記ハイサイドスイッ
チがオフする間、全部の前記ローサイドスイッチをオン
することを特徴とする充電装置。20. A required number of phase inverter circuits in which a high-side switch and a low-side switch composed of N-channel MOS transistors are connected in series are connected in parallel, and a pair of DC output terminals are connected to both ends of a battery and a load. A rectifier in which a connection point of the both switches is individually connected to each phase output end of an armature winding of an alternator, and a control unit which controls a gate potential of each switch to connect and disconnect each switch A substrate region consisting of a P-type region directly below the gate electrode of the high-side switch is connected to the N-type region on the armature winding side to be given a potential, and a substrate region consisting of a P-type region directly below the gate electrode of the low-side switch. In the charging device in which the region is connected to the N-type region on the lower terminal side of the battery and a potential is applied, the AC generator is a magnet excitation type AC generator. The control unit detects the phase voltage of each phase output terminal of the AC generator and the voltage of the battery, and one of the phase voltages is higher than the voltage of the battery, and A charging device, wherein the high side switch is turned on while the voltage is less than a predetermined first voltage, and further, all the low side switches are turned on while the high side switch is turned off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16020594A JP3331754B2 (en) | 1994-05-27 | 1994-07-12 | Charging device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-115591 | 1994-05-27 | ||
| JP11559194 | 1994-05-27 | ||
| JP16020594A JP3331754B2 (en) | 1994-05-27 | 1994-07-12 | Charging device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002161697A Division JP3489584B2 (en) | 1994-05-27 | 2002-06-03 | Charging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0847179A true JPH0847179A (en) | 1996-02-16 |
| JP3331754B2 JP3331754B2 (en) | 2002-10-07 |
Family
ID=26454084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16020594A Expired - Fee Related JP3331754B2 (en) | 1994-05-27 | 1994-07-12 | Charging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331754B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748463A (en) * | 1995-12-05 | 1998-05-05 | Denso Corporation | Generating apparatus for vehicle |
| EP1134886A1 (en) * | 2000-03-17 | 2001-09-19 | Valeo Equipements Electriques Moteur | Low loss rectifier for polyphase vehicle generators |
| EP1388928A1 (en) * | 2002-08-06 | 2004-02-11 | Valeo Equipements Electriques Moteur | Rectifier bridge transistor control unit equiped with means for reducing EMI disturbances. |
| JP2010074950A (en) * | 2008-09-18 | 2010-04-02 | Seiko Epson Corp | Commutation controller, full-wave rectifier, electric power receiver, electronic apparatus, and contactless power transmission system |
| DE102009046955A1 (en) * | 2009-11-23 | 2011-05-26 | Robert Bosch Gmbh | Avoidance of load shedding overvoltages in synchronous rectifiers |
| JP2012023906A (en) * | 2010-07-16 | 2012-02-02 | Denso Corp | Vehicular generator |
| DE102010042052A1 (en) * | 2010-10-06 | 2012-04-12 | Robert Bosch Gmbh | Electrical generator operating method for motor car, involves electrical energizing of electrical generator, disrupting electrical recuperation and electrically de-activating electrical generator if vehicle system of vehicle is activated |
| JP2016086532A (en) * | 2014-10-27 | 2016-05-19 | 株式会社デンソー | Generator |
-
1994
- 1994-07-12 JP JP16020594A patent/JP3331754B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748463A (en) * | 1995-12-05 | 1998-05-05 | Denso Corporation | Generating apparatus for vehicle |
| EP1134886A1 (en) * | 2000-03-17 | 2001-09-19 | Valeo Equipements Electriques Moteur | Low loss rectifier for polyphase vehicle generators |
| FR2806553A1 (en) * | 2000-03-17 | 2001-09-21 | Valeo Equip Electr Moteur | RECTIFIER FOR A POLYPHASE ALTERNATOR OF MOTOR VEHICLES WITH REDUCED ENERGY LOSSES |
| EP1388928A1 (en) * | 2002-08-06 | 2004-02-11 | Valeo Equipements Electriques Moteur | Rectifier bridge transistor control unit equiped with means for reducing EMI disturbances. |
| FR2843500A1 (en) * | 2002-08-06 | 2004-02-13 | Valeo Equip Electr Moteur | CONTROL UNIT OF A RECTIFIER BRIDGE TRANSISTOR FOR AN ALTERNATOR OR ALTERNATOR-STARTER PROVIDED WITH MEANS FOR REDUCING THE EFFECTS OF ELECTROMAGNETIC DISTURBANCES |
| JP2010074950A (en) * | 2008-09-18 | 2010-04-02 | Seiko Epson Corp | Commutation controller, full-wave rectifier, electric power receiver, electronic apparatus, and contactless power transmission system |
| DE102009046955A1 (en) * | 2009-11-23 | 2011-05-26 | Robert Bosch Gmbh | Avoidance of load shedding overvoltages in synchronous rectifiers |
| JP2012023906A (en) * | 2010-07-16 | 2012-02-02 | Denso Corp | Vehicular generator |
| DE102010042052A1 (en) * | 2010-10-06 | 2012-04-12 | Robert Bosch Gmbh | Electrical generator operating method for motor car, involves electrical energizing of electrical generator, disrupting electrical recuperation and electrically de-activating electrical generator if vehicle system of vehicle is activated |
| JP2016086532A (en) * | 2014-10-27 | 2016-05-19 | 株式会社デンソー | Generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3331754B2 (en) | 2002-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3491797B2 (en) | Power generator for vehicles | |
| JP5226915B2 (en) | Controlled rectifier bridge circuit with overvoltage protection circuit | |
| US9154051B2 (en) | Operating state circuit for an inverter and method for setting operating states of an inverter | |
| JP3677541B2 (en) | Charger | |
| US7629776B2 (en) | Control and power module for a rotating electrical machine | |
| US7940503B2 (en) | Power semiconductor arrangement including conditional active clamping | |
| US8928291B2 (en) | Electric rotary machine for motor vehicle | |
| JP3555250B2 (en) | Automotive alternators and Schottky barrier diodes | |
| JP2007288992A (en) | Semiconductor circuit | |
| CN110289842B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
| US9172310B2 (en) | Generator including a rectifier system for the electrical voltage supply of a motor vehicle | |
| US8497664B2 (en) | High efficiency multi-phase generator | |
| CA2403161A1 (en) | Power conversion apparatus | |
| JP3396955B2 (en) | DC-AC converter | |
| EP1865592B1 (en) | Switched-mode electronic power device | |
| JP3331754B2 (en) | Charging device | |
| US6369533B1 (en) | Piloting circuit for an inductive load in particular for a DC electric motor | |
| CN112421955B (en) | Switching circuit | |
| US6819535B2 (en) | Device for protecting loads supplied by an alternator | |
| JP3489584B2 (en) | Charging device | |
| US20120217918A1 (en) | Inverter | |
| CN115714593A (en) | Semiconductor device with a plurality of semiconductor chips | |
| US11606090B2 (en) | Semiconductor device | |
| US20240030700A1 (en) | Polarity protection for a converter | |
| US20210143815A1 (en) | Circuit apparatus and method for operating a circuit apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |