JPH0846746A - 電荷結合素子に格納された複数のピクセル電荷をデジタル化する方法およびピクセル電荷をデジタル化するシステム - Google Patents
電荷結合素子に格納された複数のピクセル電荷をデジタル化する方法およびピクセル電荷をデジタル化するシステムInfo
- Publication number
- JPH0846746A JPH0846746A JP6339753A JP33975394A JPH0846746A JP H0846746 A JPH0846746 A JP H0846746A JP 6339753 A JP6339753 A JP 6339753A JP 33975394 A JP33975394 A JP 33975394A JP H0846746 A JPH0846746 A JP H0846746A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- pixel
- capacitor
- pixel charges
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 238000012546 transfer Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 abstract description 12
- 238000006243 chemical reaction Methods 0.000 description 13
- 238000012937 correction Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101000857682 Homo sapiens Runt-related transcription factor 2 Proteins 0.000 description 1
- 102100025368 Runt-related transcription factor 2 Human genes 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/0402—Scanning different formats; Scanning with different densities of dots per unit length, e.g. different numbers of dots per inch (dpi); Conversion of scanning standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/0402—Scanning different formats; Scanning with different densities of dots per unit length, e.g. different numbers of dots per inch (dpi); Conversion of scanning standards
- H04N1/0408—Different densities of dots per unit length
- H04N1/0411—Different densities of dots per unit length in the main scanning direction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【目的】通常の解像度より低い解像度で操作されるイメ
ージ・スキャナの走査速度を向上させる。 【構成】イメージ・スキャナは、複数のピクセル電荷を
格納している電荷結合素子(ＣＣＤ)を含んでいる。本発
明では、ピクセル電荷をデジタル化する前に２またはそ
れ以上のピクセル電荷を結合させる。これにより、ＣＣ
Ｄの実効解像度が指定された量で分割されるので、処理
時間を短縮し、信号レベルをほぼ一定に保つことができ
る。
ージ・スキャナの走査速度を向上させる。 【構成】イメージ・スキャナは、複数のピクセル電荷を
格納している電荷結合素子(ＣＣＤ)を含んでいる。本発
明では、ピクセル電荷をデジタル化する前に２またはそ
れ以上のピクセル電荷を結合させる。これにより、ＣＣ
Ｄの実効解像度が指定された量で分割されるので、処理
時間を短縮し、信号レベルをほぼ一定に保つことができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、広義にはイメージ・ス
キャナ技術に関し、より詳細には、イメージ・スキャナ
の出力解像度を維持しながら走査速度を向上させるシス
テムと方法に関するものである。
キャナ技術に関し、より詳細には、イメージ・スキャナ
の出力解像度を維持しながら走査速度を向上させるシス
テムと方法に関するものである。
【０００２】
【発明の背景】ディジタイジング・イメージ・スキャナ
は、文書のデジタル化にしばしば用いられ、これら文書
をコンピュータによって巧みに処理することができる。
たとえば、スキャナを用いてテキストをデジタル化し、
それをワードプロセシング・プログラムによって認識さ
れるフォーマットにすることによって、文書の書き直し
や修正を行なうことができる。
は、文書のデジタル化にしばしば用いられ、これら文書
をコンピュータによって巧みに処理することができる。
たとえば、スキャナを用いてテキストをデジタル化し、
それをワードプロセシング・プログラムによって認識さ
れるフォーマットにすることによって、文書の書き直し
や修正を行なうことができる。
【０００３】処理装置の速度とスキャナ技術の進歩にと
もなって、プリントされたテキストの他に絵等のイメー
ジをデジタル化することも有益になってきている。スキ
ャナの性能を向上させるため、デジタル・イメージを表
わすのに用いられるピクセルの数を最適化することが探
求されている。イメージを表わすために用いられるピク
セルの数を単純に減らすだけでは、イメージの解像度が
低下してしまう。ピクセルの数が増えるとイメージのデ
ジタル化および後続のイメージ処理に要する処理時間が
長くなる。
もなって、プリントされたテキストの他に絵等のイメー
ジをデジタル化することも有益になってきている。スキ
ャナの性能を向上させるため、デジタル・イメージを表
わすのに用いられるピクセルの数を最適化することが探
求されている。イメージを表わすために用いられるピク
セルの数を単純に減らすだけでは、イメージの解像度が
低下してしまう。ピクセルの数が増えるとイメージのデ
ジタル化および後続のイメージ処理に要する処理時間が
長くなる。
【０００４】電荷結合素子（以下、CCDと称する）は最
も有用な集積回路の一つである。CCDは一般に電荷転送
素子の一種である。これらは、クロック・パルスの制御
のもと、電荷を予め決められたパスに沿って移動させる
ダイナミック素子である。これらの素子のアプリケーシ
ョンには、メモリ、種々の論理機能、信号処理およびイ
メージング（イメージスキャナ等）が挙げられる。
も有用な集積回路の一つである。CCDは一般に電荷転送
素子の一種である。これらは、クロック・パルスの制御
のもと、電荷を予め決められたパスに沿って移動させる
ダイナミック素子である。これらの素子のアプリケーシ
ョンには、メモリ、種々の論理機能、信号処理およびイ
メージング（イメージスキャナ等）が挙げられる。
【０００５】本願明細書では、CCDはピクセル電荷と呼
ばれる電荷を蓄積するものである。CCDに格納されたピ
クセル電荷は、感光ダイオード（図示せず）によって生
成される。感光ダイオードがCCDに蓄積する電荷の量
は、感光ダイオードに衝突する光の量と露光時間の関数
となる。露光時間を半分にすると、CCDに格納される電
荷も半減する。CCDに格納される（アナログ）ピクセル
電荷は、CCDから取り出され、デジタル値にデジタル化
される。
ばれる電荷を蓄積するものである。CCDに格納されたピ
クセル電荷は、感光ダイオード（図示せず）によって生
成される。感光ダイオードがCCDに蓄積する電荷の量
は、感光ダイオードに衝突する光の量と露光時間の関数
となる。露光時間を半分にすると、CCDに格納される電
荷も半減する。CCDに格納される（アナログ）ピクセル
電荷は、CCDから取り出され、デジタル値にデジタル化
される。
【０００６】走査速度は、イメージ中のピクセルがデジ
タル形式に変換される速度によって決まる場合が多い。
最大解像度より低い解像度で走査するとき、従来、１つ
おきのピクセルだけが使用されているときもCCDの生の
ピクセル素子のすべてが処理されていた。低解像度、特
にスキャナの本来の解像度の半分より低い解像度で走査
する場合、処理された値の多くが破棄されるにもかかわ
らずすべてのピクセルを処理することは非効率的であ
る。CCDのシフト速度が２倍になり、１つおきのピクセ
ル電荷だけがサンプリングされる場合（半分の解像度が
望ましいと仮定する）、ピクセル電荷をデジタル化する
時間は一定のままであり、１行のピクセル電荷を転送す
る時間は２分の１になる。
タル形式に変換される速度によって決まる場合が多い。
最大解像度より低い解像度で走査するとき、従来、１つ
おきのピクセルだけが使用されているときもCCDの生の
ピクセル素子のすべてが処理されていた。低解像度、特
にスキャナの本来の解像度の半分より低い解像度で走査
する場合、処理された値の多くが破棄されるにもかかわ
らずすべてのピクセルを処理することは非効率的であ
る。CCDのシフト速度が２倍になり、１つおきのピクセ
ル電荷だけがサンプリングされる場合（半分の解像度が
望ましいと仮定する）、ピクセル電荷をデジタル化する
時間は一定のままであり、１行のピクセル電荷を転送す
る時間は２分の１になる。
【０００７】従来の方法の問題点は、可能なかぎり高速
で走査するとき露光時間（したがって信号レベル）が１
行のピクセル電荷をCCDから移動する時間に等しいこと
である。これは、デジタル化すべき信号が低速の場合の
レベルの半分になるが、システム雑音は一定のままであ
るため、信号対雑音比が２分の１に劣化することを意味
する。したがって、最大解像度より低い解像度が必要で
あるとき、イメージの品質を維持しながらイメージ・ス
キャナの走査速度を増加させる方法が必要とされてい
る。
で走査するとき露光時間（したがって信号レベル）が１
行のピクセル電荷をCCDから移動する時間に等しいこと
である。これは、デジタル化すべき信号が低速の場合の
レベルの半分になるが、システム雑音は一定のままであ
るため、信号対雑音比が２分の１に劣化することを意味
する。したがって、最大解像度より低い解像度が必要で
あるとき、イメージの品質を維持しながらイメージ・ス
キャナの走査速度を増加させる方法が必要とされてい
る。
【０００８】
【発明の目的】本発明の目的は、上述の問題点を解消
し、イメージの品質を劣化させることなく、イメージ・
スキャナの走査速度を向上させることにある。
し、イメージの品質を劣化させることなく、イメージ・
スキャナの走査速度を向上させることにある。
【０００９】
【発明の概要】本発明は、通常の解像度より低い解像度
で動作するイメージ・スキャナの走査速度（すなわち、
行露光時間）を向上させるものである。本発明の一実施
例では、CCDの有効解像度を指定された量（たとえば、
整数）で割って信号レベルをほぼ一定に保ちながら処理
時間を短縮することができる。
で動作するイメージ・スキャナの走査速度（すなわち、
行露光時間）を向上させるものである。本発明の一実施
例では、CCDの有効解像度を指定された量（たとえば、
整数）で割って信号レベルをほぼ一定に保ちながら処理
時間を短縮することができる。
【００１０】本発明は、複数のピクセル電荷を格納する
電荷結合素子（CCD）に格納されたピクセル電荷を変換
する回路とこれを用いた方法を提供するものである。CC
Dには、複数のピクセル電荷をデジタル化するデジタル
化論理(digitizing logic)が接続されている。このデジ
タル化論理は、電荷−電圧変換器ブロック、サンプルホ
ールド・ブロックおよびA/D変換器を有する。本発明
は、CCDの２つあるいはそれ以上の第１のピクセル電荷
群を電荷−電圧変換ブロックの第１のコンデンサに転送
して、２つあるいはそれ以上のピクセル電荷群に比例す
る電圧を提供する。次に、第１のコンデンサの両端電圧
がサンプルホールド・ブロックの第２のコンデンサで複
製(duplicate)にされる。最後に、この電圧がA/D変換器
によってデジタル化されてデジタル値が生成される。上
述の本願発明の利点および他の利点は、添付の図面に基
づいた以下の説明によってより明らかとなる。
電荷結合素子（CCD）に格納されたピクセル電荷を変換
する回路とこれを用いた方法を提供するものである。CC
Dには、複数のピクセル電荷をデジタル化するデジタル
化論理(digitizing logic)が接続されている。このデジ
タル化論理は、電荷−電圧変換器ブロック、サンプルホ
ールド・ブロックおよびA/D変換器を有する。本発明
は、CCDの２つあるいはそれ以上の第１のピクセル電荷
群を電荷−電圧変換ブロックの第１のコンデンサに転送
して、２つあるいはそれ以上のピクセル電荷群に比例す
る電圧を提供する。次に、第１のコンデンサの両端電圧
がサンプルホールド・ブロックの第２のコンデンサで複
製(duplicate)にされる。最後に、この電圧がA/D変換器
によってデジタル化されてデジタル値が生成される。上
述の本願発明の利点および他の利点は、添付の図面に基
づいた以下の説明によってより明らかとなる。
【００１１】
【発明の実施例】図１には、電荷結合素子（CCD）120に
格納されているピクセル電荷を変換する回路125が示さ
れている。CCD120は、n個のピクセル素子Q1、Q2、Q3・
・・Qnを含み、これらのピクセル素子はそれぞれバケッ
トと呼ばれている。各バケットQ1・・・Qnは、ピクセル
電荷を保持している。CCD120は、通常、アナログ・シフ
ト・レジスタである。アナログ値は、CCD120の最後のバ
ケットに達するまでバケットからバケットに送られるさ
まざまな電荷量の形態をとる。次のシフトによって、電
荷はCCD120の外へ出力される。この電荷は、典型的に
は、次に、これを周知のコンデンサに印加することによ
って電圧に変換され、結果得られた電圧はアナログ値と
して用いられる。
格納されているピクセル電荷を変換する回路125が示さ
れている。CCD120は、n個のピクセル素子Q1、Q2、Q3・
・・Qnを含み、これらのピクセル素子はそれぞれバケッ
トと呼ばれている。各バケットQ1・・・Qnは、ピクセル
電荷を保持している。CCD120は、通常、アナログ・シフ
ト・レジスタである。アナログ値は、CCD120の最後のバ
ケットに達するまでバケットからバケットに送られるさ
まざまな電荷量の形態をとる。次のシフトによって、電
荷はCCD120の外へ出力される。この電荷は、典型的に
は、次に、これを周知のコンデンサに印加することによ
って電圧に変換され、結果得られた電圧はアナログ値と
して用いられる。
【００１２】回路125には、電荷−電圧変換器ブロック1
35、サンプルホールド・ブロック140およびA/D変換器13
0が含まれている。これらのブロックは、それぞれ変換
処理（すなわち、アナログ電荷からデジタル信号への変
換）の各段階を表わすものである。電荷−電圧変換器ブ
ロック135は、スイッチS1、スイッチS2、コデンサC1お
よび演算増幅器A1を含む。サンプルホールド・ブロック
140は、スイッチS3、コンデンサC2および演算増幅器A2
を含む。演算増幅器A1およびA2は後続の処理段階が現在
の処理段階に影響を与えないようにする絶縁バッファと
して機能する。
35、サンプルホールド・ブロック140およびA/D変換器13
0が含まれている。これらのブロックは、それぞれ変換
処理（すなわち、アナログ電荷からデジタル信号への変
換）の各段階を表わすものである。電荷−電圧変換器ブ
ロック135は、スイッチS1、スイッチS2、コデンサC1お
よび演算増幅器A1を含む。サンプルホールド・ブロック
140は、スイッチS3、コンデンサC2および演算増幅器A2
を含む。演算増幅器A1およびA2は後続の処理段階が現在
の処理段階に影響を与えないようにする絶縁バッファと
して機能する。
【００１３】アナログ／デジタル変換器130（A/D変換器
130）は、変換時間TCを有している。バケットの数がnに
等しい場合（nは図１では４）、行露光時間はTC × nで
ある。典型的なスキャナでは、nは約5000程度である。
130）は、変換時間TCを有している。バケットの数がnに
等しい場合（nは図１では４）、行露光時間はTC × nで
ある。典型的なスキャナでは、nは約5000程度である。
【００１４】本発明は、通常の解像度より低い解像度で
動作するイメージ・スキャナの走査速度（すなわち行露
光時間）を向上させる。好適な一実施例では、CCDの有
効解像度を指定された量（たとえば、整数）で割ること
によって、信号レベルをほぼ一定に保ちながら処理時間
を短縮することができる。この技術は（発明の背景で説
明したように）、単にCCD120のバケットQ1・・・Qnのシ
フトを２倍に速くし、１つおきのピクセルをサンプリン
グする方法より好ましい。これは、２つのピクセルを結
合することによってより大きい信号が得られ、信号対雑
音比が向上し、また、２つのピクセルの結合により生じ
るわずかなイメージのぼけは、イメージ中のエイリアス
を発生させる高周波に起因する問題を低減する。
動作するイメージ・スキャナの走査速度（すなわち行露
光時間）を向上させる。好適な一実施例では、CCDの有
効解像度を指定された量（たとえば、整数）で割ること
によって、信号レベルをほぼ一定に保ちながら処理時間
を短縮することができる。この技術は（発明の背景で説
明したように）、単にCCD120のバケットQ1・・・Qnのシ
フトを２倍に速くし、１つおきのピクセルをサンプリン
グする方法より好ましい。これは、２つのピクセルを結
合することによってより大きい信号が得られ、信号対雑
音比が向上し、また、２つのピクセルの結合により生じ
るわずかなイメージのぼけは、イメージ中のエイリアス
を発生させる高周波に起因する問題を低減する。
【００１５】通常の動作時には、CCD中の次のピクセル
からの電荷（すなわち、バケットQ1に格納されている電
荷）は、コンデンサC1にクロックされ、その結果生成さ
れるコンデンサC1の電圧はサンプルホールド・ブロック
140（すなわちスイッチS3とコンデンサC2）に転送され
る（たとえば、クロックされる）。このサイクルがCCD1
20のそれぞれバケットについて繰り返される。
からの電荷（すなわち、バケットQ1に格納されている電
荷）は、コンデンサC1にクロックされ、その結果生成さ
れるコンデンサC1の電圧はサンプルホールド・ブロック
140（すなわちスイッチS3とコンデンサC2）に転送され
る（たとえば、クロックされる）。このサイクルがCCD1
20のそれぞれバケットについて繰り返される。
【００１６】回路125を用いて、複数のピクセルを最大
解像度でデジタル化する方法を次に説明する。まず、ス
イッチS1およびS3を開き、スイッチS2を閉じる。これに
よって、コンデンサC1上の電荷が取り除かれる。次に、
スイッチS2を開き、スイッチS1を閉じる。このとき、バ
ケットQ1・・・Qnに保持されたピクセル電荷は右に１バ
ケットシフトする。これによって、バケットQ1の電荷が
コンデンサC1に導入される。この結果、Q/Cによって表
わされる電圧が発生する。
解像度でデジタル化する方法を次に説明する。まず、ス
イッチS1およびS3を開き、スイッチS2を閉じる。これに
よって、コンデンサC1上の電荷が取り除かれる。次に、
スイッチS2を開き、スイッチS1を閉じる。このとき、バ
ケットQ1・・・Qnに保持されたピクセル電荷は右に１バ
ケットシフトする。これによって、バケットQ1の電荷が
コンデンサC1に導入される。この結果、Q/Cによって表
わされる電圧が発生する。
【００１７】コンデンサC1が充電されるとスイッチS3を
閉じる。スイッチS3が閉じると、コンデンサC2の電圧
は、コンデンサC1の電圧に等しくなる。次に、スイッチ
S3を開くことにより、コンデンサC2の電圧は比較的一定
の値にとどまる。最後に、コンデンサC2の電圧がA/D変
換器130によってデジタル値180に変換される。以上の手
順がピクセル・バケットQ1・・・Qnのそれぞれについて
行なわれる。
閉じる。スイッチS3が閉じると、コンデンサC2の電圧
は、コンデンサC1の電圧に等しくなる。次に、スイッチ
S3を開くことにより、コンデンサC2の電圧は比較的一定
の値にとどまる。最後に、コンデンサC2の電圧がA/D変
換器130によってデジタル値180に変換される。以上の手
順がピクセル・バケットQ1・・・Qnのそれぞれについて
行なわれる。
【００１８】次に、デジタル値180を用いてさらにソー
ス・イメージのデジタル信号処理をおこない、ソース・
イメージのデジタル表示を得ることができる。すなわ
ち、デジタル化された値を用いてイメージをプリント文
書に組み込んだり、テキストページのイメージをテキス
トのコンピュータ表示あるいは他のアプリケーションの
ホストに変換したりすることができる。
ス・イメージのデジタル信号処理をおこない、ソース・
イメージのデジタル表示を得ることができる。すなわ
ち、デジタル化された値を用いてイメージをプリント文
書に組み込んだり、テキストページのイメージをテキス
トのコンピュータ表示あるいは他のアプリケーションの
ホストに変換したりすることができる。
【００１９】以前のバケットをアナログからデジタルに
変換すると同時に次のピクセル・バケットの処理を開始
することができるに注意されたい。しかし、この変換処
理はスイッチS3が再び閉じる前に完了しなければならな
い。さらに、A/D変換器130が次のピクセル電荷がコンデ
ンサC1に移動する前に電圧をデジタル化できるほど高速
である場合には、サンプルホールド・ブロック140は不
要である。
変換すると同時に次のピクセル・バケットの処理を開始
することができるに注意されたい。しかし、この変換処
理はスイッチS3が再び閉じる前に完了しなければならな
い。さらに、A/D変換器130が次のピクセル電荷がコンデ
ンサC1に移動する前に電圧をデジタル化できるほど高速
である場合には、サンプルホールド・ブロック140は不
要である。
【００２０】上述の手順を一回おこなう（すなわち、１
つのバケットを処理する）時間はTCに制限される。上述
の手順を一回おこなう際に必要な時間を半減させると、
変換されたピクセル電荷はもとの電荷の半分となる。し
たがって、変換すべき信号が小さくなり（すなわち、解
像度の損失が発生する）、A/D変換器130の速度は２倍で
なければならない。
つのバケットを処理する）時間はTCに制限される。上述
の手順を一回おこなう際に必要な時間を半減させると、
変換されたピクセル電荷はもとの電荷の半分となる。し
たがって、変換すべき信号が小さくなり（すなわち、解
像度の損失が発生する）、A/D変換器130の速度は２倍で
なければならない。
【００２１】CCD120の最大解像度が必要でない場合に
は、次に詳細に説明するサイクルを用いることができ
る。まず、コンデンサC1上の電荷を取り除く。次に、CC
Dの第１のピクセルからの電荷がコンデンサC1にクロッ
クされ、さらに以前のピクセルからの電荷を取り除くこ
となく、第２のピクセルとそれ以降のピクセルからの電
荷がコンデンサC1にクロックされる。所望の数（すなわ
ち２つあるいはそれ以上）のピクセルが結合したとき、
コンデンサC1の出力電圧はサンプルホールド・ブロック
140で２倍にされる。最後に、サンプルホールド・ブロ
ック140内の電圧がデジタル化される。このサイクルがC
CD120の２つあるいはそれ以上のバケットのそれぞれの
群について必要なだけ繰り返される。
は、次に詳細に説明するサイクルを用いることができ
る。まず、コンデンサC1上の電荷を取り除く。次に、CC
Dの第１のピクセルからの電荷がコンデンサC1にクロッ
クされ、さらに以前のピクセルからの電荷を取り除くこ
となく、第２のピクセルとそれ以降のピクセルからの電
荷がコンデンサC1にクロックされる。所望の数（すなわ
ち２つあるいはそれ以上）のピクセルが結合したとき、
コンデンサC1の出力電圧はサンプルホールド・ブロック
140で２倍にされる。最後に、サンプルホールド・ブロ
ック140内の電圧がデジタル化される。このサイクルがC
CD120の２つあるいはそれ以上のバケットのそれぞれの
群について必要なだけ繰り返される。
【００２２】変換は、CCDからの２回の電荷の移動に対
して１回だけ発生するため、変換速度を一定に保ちなが
らCCD速度を２倍にすることができる。その結果、行露
光時間は従来の半分となり、各ピクセルの電荷が２分の
１に低減される。次に、出力イメージの品質を維持しな
がら行露光時間を向上させる複数ピクセル・デジタル化
手順を詳細に説明する。図２はこの手順の高レベルフロ
ーチャートを示す。
して１回だけ発生するため、変換速度を一定に保ちなが
らCCD速度を２倍にすることができる。その結果、行露
光時間は従来の半分となり、各ピクセルの電荷が２分の
１に低減される。次に、出力イメージの品質を維持しな
がら行露光時間を向上させる複数ピクセル・デジタル化
手順を詳細に説明する。図２はこの手順の高レベルフロ
ーチャートを示す。
【００２３】図１と図２を見ると、まず、スイッチS1お
よびスイッチS3を開き、スイッチS2を閉じる。この場合
でも、これによってコンデンサC1上の電荷が除去され
る。このステップをブロック205に示す。次に、スイッ
チS2を開き、スイッチS1を閉じる。ピクセル・バケット
Q1・・・Qnに格納されたピクセル電荷は、右に１バケッ
トシフトされる。その結果、バケットQ1のピクセル電荷
がコンデンサC1に印加される。次に、ピクセル・バケッ
トQ1・・・Qnに格納されたピクセル電荷を再び右にシフ
トさせる。これで、コンデンサC1の電荷は最初にバケッ
トQ1およびQ2に格納されていた電荷の和と等しくなる。
したがって、バケットQ1の電荷をQ1/2、バケットQ2の電
荷がQ2/2とすると、コンデンサC1の電圧は、((Q1+Q2)/
2)/C1である。この処理が、必要な解像度に応じて２つ
あるいはそれ以上のピクセルについて繰り返される。こ
れらのステップをブロック210に示す。
よびスイッチS3を開き、スイッチS2を閉じる。この場合
でも、これによってコンデンサC1上の電荷が除去され
る。このステップをブロック205に示す。次に、スイッ
チS2を開き、スイッチS1を閉じる。ピクセル・バケット
Q1・・・Qnに格納されたピクセル電荷は、右に１バケッ
トシフトされる。その結果、バケットQ1のピクセル電荷
がコンデンサC1に印加される。次に、ピクセル・バケッ
トQ1・・・Qnに格納されたピクセル電荷を再び右にシフ
トさせる。これで、コンデンサC1の電荷は最初にバケッ
トQ1およびQ2に格納されていた電荷の和と等しくなる。
したがって、バケットQ1の電荷をQ1/2、バケットQ2の電
荷がQ2/2とすると、コンデンサC1の電圧は、((Q1+Q2)/
2)/C1である。この処理が、必要な解像度に応じて２つ
あるいはそれ以上のピクセルについて繰り返される。こ
れらのステップをブロック210に示す。
【００２４】次に、スイッチS3を閉じる。スイッチS3が
閉じると、コンデンサC2の電圧はコンデンサC1の電圧と
一致することになる。スイッチS3を次に開くと、コンデ
ンサC2の電圧は一定のままとなる。最後に、コンデンサ
C2の電圧がブロック230およびブロック240に示すよう
に、A/D変換器130によってデジタル値180に変換され
る。以上の手順がピクセル電荷行全体がシフトするまで
繰り返される。
閉じると、コンデンサC2の電圧はコンデンサC1の電圧と
一致することになる。スイッチS3を次に開くと、コンデ
ンサC2の電圧は一定のままとなる。最後に、コンデンサ
C2の電圧がブロック230およびブロック240に示すよう
に、A/D変換器130によってデジタル値180に変換され
る。以上の手順がピクセル電荷行全体がシフトするまで
繰り返される。
【００２５】制御論理150は、上述したように回路125を
制御するのに必要な制御信号とCCD120を制御するのに必
要なクロック信号を生成するために設けられている。特
に、制御論理150はCCD120と接続して、バケットQ1・・
・Qnのシフトを制御するためのクロック・パルスを提供
する。また、制御論理150は、電荷−電圧変換器ブロッ
ク135と接続し、スイッチS1およびスイッチS2の動作を
制御し、またサンプルホールド・ブロック140と接続す
ることにより、スイッチS3を制御する。最後に、この制
御回路は、A/D変換器130にも接続している。これらの制
御信号を提供するためのさまざまな回路を構成すること
は当業者には自明のことである。
制御するのに必要な制御信号とCCD120を制御するのに必
要なクロック信号を生成するために設けられている。特
に、制御論理150はCCD120と接続して、バケットQ1・・
・Qnのシフトを制御するためのクロック・パルスを提供
する。また、制御論理150は、電荷−電圧変換器ブロッ
ク135と接続し、スイッチS1およびスイッチS2の動作を
制御し、またサンプルホールド・ブロック140と接続す
ることにより、スイッチS3を制御する。最後に、この制
御回路は、A/D変換器130にも接続している。これらの制
御信号を提供するためのさまざまな回路を構成すること
は当業者には自明のことである。
【００２６】以前のピクセルがアナログからデジタルに
変換される間に、次の２つあるいはそれ以上のピクセル
・バケットの処理を開始することができることにも注意
されたい。しかし、この変換処理はスイッチS3が再度閉
じる前に完了しなければならない。以上述べた本願発明
の特徴を図２のブロック250〜270に示す。
変換される間に、次の２つあるいはそれ以上のピクセル
・バケットの処理を開始することができることにも注意
されたい。しかし、この変換処理はスイッチS3が再度閉
じる前に完了しなければならない。以上述べた本願発明
の特徴を図２のブロック250〜270に示す。
【００２７】２つ（あるいはそれ以上の）ピクセル電荷
ごとに１回だけ変換が行なわれるため、変換時間TCは変
わらない。しかし、それぞれがもとの電荷の半分の電荷
を有する２つのピクセル（たとえばQ1およびQ2）が結合
されているため、信号レベルは「低速」（すなわち、通
常あるいは高解像度走査）の場合と同じであるが、解像
度は半分となる。ピクセル電荷をA/D変換器130による変
換の前に結合することによって、変換すべきピクセル
（Q1・・・Qn）の数が少なくなる。ピクセルの半分だけ
を変換することによってそれぞれの行の露光時間が半分
になる。しかし、A/D変換器130による変換の前に２つあ
るいはそれ以上のピクセルが結合されるため、信号レベ
ル（すなわち、演算増幅器A2の出力とA/D変換器130の出
力）はほぼ一定のままである。
ごとに１回だけ変換が行なわれるため、変換時間TCは変
わらない。しかし、それぞれがもとの電荷の半分の電荷
を有する２つのピクセル（たとえばQ1およびQ2）が結合
されているため、信号レベルは「低速」（すなわち、通
常あるいは高解像度走査）の場合と同じであるが、解像
度は半分となる。ピクセル電荷をA/D変換器130による変
換の前に結合することによって、変換すべきピクセル
（Q1・・・Qn）の数が少なくなる。ピクセルの半分だけ
を変換することによってそれぞれの行の露光時間が半分
になる。しかし、A/D変換器130による変換の前に２つあ
るいはそれ以上のピクセルが結合されるため、信号レベ
ル（すなわち、演算増幅器A2の出力とA/D変換器130の出
力）はほぼ一定のままである。
【００２８】本発明をその実施例を参照して図示および
説明したが、当業者には本発明の精神と範囲から逸脱す
ることなくその形態や細部にさまざまな変更を加えるこ
とが理解される。
説明したが、当業者には本発明の精神と範囲から逸脱す
ることなくその形態や細部にさまざまな変更を加えるこ
とが理解される。
【００２９】以上、本発明の実施例について詳述した
が、以下に、本発明の各実施態様に列挙する。 (1)次の（イ）から（ロ）のステップを含む最大解像度
より低い解像度で電荷結合素子に格納された複数のピク
セル電荷をデジタル化する方法。 （イ）２あるいはそれ以上のピクセル電荷からなる第１
の群を前記電荷結合素子から第１のコンデンサへ転送
し、前記第１の群のピクセル電荷に比例する電圧を提供
し、（ロ）前記電圧をデジタル化してデジタル値を生成
する。からなる方法。 (2)次の（イ）から（ハ）のステップを含む最大解像度
より低い解像度で電荷結合素子に格納された複数のピク
セル電荷をデジタル化する方法。 （イ）２あるいはそれ以上のピクセル電荷からなる第１
の群を前記電荷結合素子から第１のコンデンサへ転送
し、前記第１の群のピクセル電荷に比例する電圧を提供
し、（ロ）前記第１のコンデンサからの第１の電圧を第
２のコンデンサに複製し、（ハ）前記電圧をデジタル化
してデジタル値を生成する。からなる方法。 (3)前記第１の電圧は、アナログデジタル変換器によっ
てデジタル化されることを特徴とする前項(1)記載の最
大解像度より低い解像度で電荷結合素子に格納された複
数のピクセル電荷をデジタル化する方法である。 (4)前記第１の電圧がデジタル化される前に、前記電荷
結合素子から２あるいはそれ以上のピクセル電荷からな
る第２の群を前記第１のコンデンサに転送させることを
特徴とする前項(1)記載の最大解像度より低い解像度で
電荷結合素子に格納された複数のピクセル電荷をデジタ
ル化する方法である。 (5)複数のピクセル電荷を格納するための電荷結合素子
と、前記複数のピクセル電荷はそれぞれバケット内に格
納されており、前記電荷結合素子に接続されており、前
記複数のピクセル電荷をデジタル化するためのデジタル
化論理から成り、前記デジタル化論理は、前記の複数の
ピクセル電荷のうち２あるいはそれ以上のピクセル電荷
の群を格納するための第１のコンデンサと 、前記第１
のコンデンサに接続し、前記ピクセル電荷の群を転送お
よび保持するサンプルホールド回路と、前記サンプルホ
ールド回路に接続し、前記ピクセル電荷の群をデジタル
化するアナログデジタル変換器と、前記電荷結合素子か
らの前記ピクセル電荷の群の前記第１のコンデンサへの
転送を制御するためのクロック手段とを含むことを特徴
とするピクセル電荷をデジタル化するシステムである。 (6)前記複数のピクセル電荷のうちの前記２あるいはそ
れ以上のピクセル電荷の群は、他のピクセル電荷の群の
デジタル化のあいだに前記第１のコンデンサに転送され
ることを特徴とする前項(5)記載のピクセル電荷をデジ
タル化するシステムである。
が、以下に、本発明の各実施態様に列挙する。 (1)次の（イ）から（ロ）のステップを含む最大解像度
より低い解像度で電荷結合素子に格納された複数のピク
セル電荷をデジタル化する方法。 （イ）２あるいはそれ以上のピクセル電荷からなる第１
の群を前記電荷結合素子から第１のコンデンサへ転送
し、前記第１の群のピクセル電荷に比例する電圧を提供
し、（ロ）前記電圧をデジタル化してデジタル値を生成
する。からなる方法。 (2)次の（イ）から（ハ）のステップを含む最大解像度
より低い解像度で電荷結合素子に格納された複数のピク
セル電荷をデジタル化する方法。 （イ）２あるいはそれ以上のピクセル電荷からなる第１
の群を前記電荷結合素子から第１のコンデンサへ転送
し、前記第１の群のピクセル電荷に比例する電圧を提供
し、（ロ）前記第１のコンデンサからの第１の電圧を第
２のコンデンサに複製し、（ハ）前記電圧をデジタル化
してデジタル値を生成する。からなる方法。 (3)前記第１の電圧は、アナログデジタル変換器によっ
てデジタル化されることを特徴とする前項(1)記載の最
大解像度より低い解像度で電荷結合素子に格納された複
数のピクセル電荷をデジタル化する方法である。 (4)前記第１の電圧がデジタル化される前に、前記電荷
結合素子から２あるいはそれ以上のピクセル電荷からな
る第２の群を前記第１のコンデンサに転送させることを
特徴とする前項(1)記載の最大解像度より低い解像度で
電荷結合素子に格納された複数のピクセル電荷をデジタ
ル化する方法である。 (5)複数のピクセル電荷を格納するための電荷結合素子
と、前記複数のピクセル電荷はそれぞれバケット内に格
納されており、前記電荷結合素子に接続されており、前
記複数のピクセル電荷をデジタル化するためのデジタル
化論理から成り、前記デジタル化論理は、前記の複数の
ピクセル電荷のうち２あるいはそれ以上のピクセル電荷
の群を格納するための第１のコンデンサと 、前記第１
のコンデンサに接続し、前記ピクセル電荷の群を転送お
よび保持するサンプルホールド回路と、前記サンプルホ
ールド回路に接続し、前記ピクセル電荷の群をデジタル
化するアナログデジタル変換器と、前記電荷結合素子か
らの前記ピクセル電荷の群の前記第１のコンデンサへの
転送を制御するためのクロック手段とを含むことを特徴
とするピクセル電荷をデジタル化するシステムである。 (6)前記複数のピクセル電荷のうちの前記２あるいはそ
れ以上のピクセル電荷の群は、他のピクセル電荷の群の
デジタル化のあいだに前記第１のコンデンサに転送され
ることを特徴とする前項(5)記載のピクセル電荷をデジ
タル化するシステムである。
【００３０】
【発明の効果】以上説明したように、本願発明では、複
数のピクセル電荷をまとめてシフトさせることにより、
高レベルの信号を維持しながら、走査時間を短縮するこ
とができる。
数のピクセル電荷をまとめてシフトさせることにより、
高レベルの信号を維持しながら、走査時間を短縮するこ
とができる。
【図１】本発明の一実施例のブロック図。
【図２】本発明の一実施例の動作説明図。
120: 電荷結合素子（CCD） 125: ピクセル電荷変換回路 130: A/D変換器 135: 電荷−電圧変換器ブロック 140: サンプルホールド・ブロック 150: 制御論
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１月６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】電荷結合素子に格納された複数のピクセ
ル電荷をデジタル化する方法およびピクセル電荷をデジ
タル化するシステム
ル電荷をデジタル化する方法およびピクセル電荷をデジ
タル化するシステム
Claims (6)
- 【請求項１】次の（イ）から（ロ）のステップを含む最
大解像度より低い解像度で電荷結合素子に格納された複
数のピクセル電荷をデジタル化する方法。 （イ）２あるいはそれ以上のピクセル電荷からなる第１
の群を前記電荷結合素子から第１のコンデンサへ転送
し、前記第１の群のピクセル電荷に比例する電圧を提供
し、（ロ）前記電圧をデジタル化してデジタル値を生成
する。からなる方法。 - 【請求項２】前記ステップ（イ）のあとに前記第１のコ
ンデンサからの第１の電圧を第２のコンデンサに複製す
るステップを含むことを特徴とする請求項第１項記載の
最大解像度より低い解像度で電荷結合素子に格納された
複数のピクセル電荷をデジタル化する方法。 - 【請求項３】前記第１の電圧は、アナログデジタル変換
器によってデジタル化されることを特徴とする請求項第
１項記載の最大解像度より低い解像度で電荷結合素子に
格納された複数のピクセル電荷をデジタル化する方法。 - 【請求項４】前記第１の電圧がデジタル化される前に、
前記電荷結合素子から２あるいはそれ以上のピクセル電
荷からなる第２の群を前記第１のコンデンサに転送させ
ることを特徴とする請求項第１項記載の最大解像度より
低い解像度で電荷結合素子に格納された複数のピクセル
電荷をデジタル化する方法。 - 【請求項５】複数のピクセル電荷を格納するための電荷
結合素子と、前記複数のピクセル電荷はそれぞれバケッ
ト内に格納されており、前記電荷結合素子に接続されて
おり、前記複数のピクセル電荷をデジタル化するための
デジタル化論理から成り、前記デジタル化論理は、前記
の複数のピクセル電荷のうち２あるいはそれ以上のピク
セル電荷の群を格納するための第１のコンデンサと 、
前記第１のコンデンサに接続し、前記ピクセル電荷の群
を転送および保持するサンプルホールド回路と、前記サ
ンプルホールド回路に接続し、前記ピクセル電荷の群を
デジタル化するアナログデジタル変換器と、前記電荷結
合素子からの前記ピクセル電荷の群の前記第１のコンデ
ンサへの転送を制御するためのクロック手段とを含むこ
とを特徴とするピクセル電荷をデジタル化するシステ
ム。 - 【請求項６】前記複数のピクセル電荷のうちの前記２あ
るいはそれ以上のピクセル電荷の群は、他のピクセル電
荷の群のデジタル化のあいだに前記第１のコンデンサに
転送されることを特徴とする請求項第５項記載のピクセ
ル電荷をデジタル化するシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US174,868 | 1993-12-29 | ||
| US08/174,868 US5461491A (en) | 1993-12-29 | 1993-12-29 | Procedure for reducing processing time for image elements by combining charge of adjacent pixels into a new composite pixel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846746A true JPH0846746A (ja) | 1996-02-16 |
Family
ID=22637867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6339753A Withdrawn JPH0846746A (ja) | 1993-12-29 | 1994-12-29 | 電荷結合素子に格納された複数のピクセル電荷をデジタル化する方法およびピクセル電荷をデジタル化するシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5461491A (ja) |
| JP (1) | JPH0846746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007536662A (ja) * | 2004-05-05 | 2007-12-13 | サントル ナショナル デ ラ ルシェルシュ シィアンティフィク （セ．エヌ．エール．エス．） | 画像ノイズを低減することによる画像データ処理方法および該方法を実行するカメラ組み込み手段 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026579A1 (de) * | 1996-12-13 | 1998-06-18 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Verfahren zur archivierung von bildvorlagen mittels digitaler bilddatenverarbeitung |
| EP0851658A3 (en) * | 1996-12-27 | 2000-05-10 | Hewlett-Packard Company | Image scanner having variable speed and signal-to-noise dependent on requested scan resolution and data type |
| DE19712459A1 (de) * | 1997-03-25 | 1998-10-01 | Heidelberger Druckmasch Ag | Verfahren zur optoelektronischen Abtastung |
| US7098952B2 (en) * | 1998-04-16 | 2006-08-29 | Intel Corporation | Imager having multiple storage locations for each pixel sensor |
| JP2000078375A (ja) | 1998-09-03 | 2000-03-14 | Toshiba Corp | 画像形成装置 |
| US6414760B1 (en) | 1998-10-29 | 2002-07-02 | Hewlett-Packard Company | Image scanner with optical waveguide and enhanced optical sampling rate |
| US6693670B1 (en) * | 1999-07-29 | 2004-02-17 | Vision - Sciences, Inc. | Multi-photodetector unit cell |
| WO2002003675A2 (en) * | 2000-07-05 | 2002-01-10 | Vision - Sciences Inc. | Dynamic range compression method |
| WO2002043366A2 (en) * | 2000-11-27 | 2002-05-30 | Vision Sciences Inc. | Programmable resolution cmos image sensor |
| US20040207890A1 (en) * | 2003-04-16 | 2004-10-21 | Breswick Curt Paul | Method and apparatus for controlling shifting of data out of at least one image sensor |
| KR100594274B1 (ko) * | 2004-05-11 | 2006-06-30 | 삼성전자주식회사 | 소비 전력을 저감한 수평 ｃｃｄ 구동회로, 및 이를구비한 고체 촬상 소자 및 그 구동 방법 |
| US20060011724A1 (en) * | 2004-07-15 | 2006-01-19 | Eugene Joseph | Optical code reading system and method using a variable resolution imaging sensor |
| US20060100560A1 (en) * | 2004-11-05 | 2006-05-11 | Robert Gilmour | Adjustable knee brace |
| US9270868B2 (en) * | 2005-03-15 | 2016-02-23 | Hewlett-Packard Development Company, L.P. | Charge coupled device |
| EP2587794B1 (en) * | 2008-04-07 | 2022-05-04 | Cmosis NV | Pixel and pixel array with global shutter |
| US8083148B2 (en) * | 2008-12-16 | 2011-12-27 | Hand Held Products, Inc. | Indicia reading terminal including frame processing |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3919468A (en) * | 1972-11-27 | 1975-11-11 | Rca Corp | Charge transfer circuits |
| JPS55124358A (en) * | 1979-03-17 | 1980-09-25 | Ricoh Co Ltd | Picture information reading system |
| JPS56164681A (en) * | 1980-05-22 | 1981-12-17 | Matsushita Electronics Corp | Solidstate image pick-up device |
| JPS59193598A (ja) * | 1983-04-19 | 1984-11-02 | Sanyo Electric Co Ltd | 電荷結合装置 |
| GB2181011B (en) * | 1985-09-20 | 1989-09-06 | Philips Electronic Associated | Imaging devices comprising photodetector elements |
| US4775799A (en) * | 1987-10-23 | 1988-10-04 | Eastman Kodak Company | Input scanner having digital and analog mode selection |
| JPH03250856A (ja) * | 1990-02-28 | 1991-11-08 | Sharp Corp | 固体撮像素子の読み出し回路 |
-
1993
- 1993-12-29 US US08/174,868 patent/US5461491A/en not_active Expired - Lifetime
-
1994
- 1994-12-29 JP JP6339753A patent/JPH0846746A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007536662A (ja) * | 2004-05-05 | 2007-12-13 | サントル ナショナル デ ラ ルシェルシュ シィアンティフィク （セ．エヌ．エール．エス．） | 画像ノイズを低減することによる画像データ処理方法および該方法を実行するカメラ組み込み手段 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5461491A (en) | 1995-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0846746A (ja) | 電荷結合素子に格納された複数のピクセル電荷をデジタル化する方法およびピクセル電荷をデジタル化するシステム | |
| JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
| US5162912A (en) | Photoelectric conversion apparatus eliminating noise in an output signal | |
| JP4208892B2 (ja) | 固体撮像装置 | |
| US6965407B2 (en) | Image sensor ADC and CDS per column | |
| US5654755A (en) | System for determining a video offset from dark photosensors in an image sensor array | |
| JP4993808B2 (ja) | 画像読取りデバイス内の画像データの組込み処理の方法および回路 | |
| US5442465A (en) | Apparatus and method for controlling a linear imaging device | |
| JPS61167283A (ja) | テレビジョン・カメラ | |
| US7751097B2 (en) | Methods and apparatuses for changing driving sequence to output charge coupled device signal | |
| JPH09321953A (ja) | 撮像装置 | |
| Turko et al. | High-speed CCD image processing at 75 MSPS and 10-bit range | |
| JP2744292B2 (ja) | 画像処理装置 | |
| JP2005122257A (ja) | 画像処理装置、及び電子機器 | |
| KR910010225B1 (ko) | 화상정보처리방법 | |
| KR100271155B1 (ko) | 광전 변환 센서의 구동 신호 발생 회로 | |
| JPS5994164A (ja) | Ｔｖ画像デ−タ入力装置 | |
| US20030108144A1 (en) | Clock control method for preventing charge couple device from saturation | |
| JPH05122503A (ja) | 画像読取装置 | |
| Yates et al. | High speed CCD image processing at 75 MSPS and 10-bit range* Bojan T. Turko | |
| JP2004135136A (ja) | エリアイメージセンサ | |
| US20050141061A1 (en) | Driving method for solid-state imaging device | |
| JPH0818872A (ja) | 撮像装置 | |
| JPH06225221A (ja) | 固体撮像素子 | |
| JPS60254961A (ja) | 画像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031224 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20031224 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040105 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040315 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040616 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050704 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050818 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050909 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060914 |