JPH0846639A - パケット化装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、出力するパケット間の衝突は実質
上付加的な遅延が導入されることなしに回避されること
のできるパケット化装置を提供することを目的とする。 【構成】 多重化され、入力データ流の一部分を形成す
る対応している各個々のデータ流から個々のパケット流
のパケットを生成する少なくとも１つのパケット化デバ
イスＰＤＰＩ1 …を含み、パケットのそれぞれは対応し
ている各個々のデータ流の次の１組のデータ部分を含ん
でおり、パケット化デバイスＰＤＰＩ1 …は、１つのパ
ケットの直前のパケットが生成された後の実質上の時間
間隔に入るものとして前記１組に含まれる最後のデータ
部分を決定する処理手段ＯＢＣを含み、前記時間間隔が
パケットの長さに対応していることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多重化され、入力デー
タ流の一部を形成するそれぞれ対応している個々のデー
タ流からの個々のデータ流のパケットであり、各１つが
前記対応している各個々のデータ流の１組の後続するデ
ータ部分を含んでいるパケットを生成する少なくとも１
つのパケット化デバイスを含んでいるパケット化装置に
関する。

【０００２】

【従来の技術】このようなパケット化装置は、B.Pauwel
s 氏らによる文献（1992年10月の横浜においてのIntern
ational Switching Symposium の第１巻、324 乃至328
頁における「Application of the multipath self-rout
ing switch in a combined STM/ATM cross-connect sys
tem 」）から既に知られている。入力データ流はＳＴＭ
−Ｎ（同期転送モジュールＮ）フレームによる同期デジ
タル階級（ＳＤＨ）信号によって構成されており、それ
におけるＶＣ−ｎ（仮想容器ｎ）は写像され、個々のデ
ータ流はこれらのＶＣ−ｎ中に写像される。パケット流
はパケットスイッチに供給され、同じ個々のデータ流の
全データ部分、すなわち同じパケット流の全パケットは
このパケットスイッチの同じ出力にスイッチされる。こ
のパケットスイッチはいわゆるマルチパス自己経路設定
（ＭＰＳＲ）スイッチであり、同じパケット流の異なる
パケットが通過する通路は異なることができ（マルチパ
ス）、パケットは入力からこのパケットに含まれた自己
経路設定タグに基づいてパケットスイッチの出力に導か
れている。入力からパケットスイッチの出力へ個々のデ
ータ流またはＶＣ−ｎを切換えるため、ＶＣ−ｎはパケ
ット流のパケットを構成するマルチスロットセル（ＭＳ
Ｃ）中にパケット化される。各パケットは、パケットが
切換えられるべきパケットスイッチ出力を示している自
己経路設定タグを含んでいる第１のスロットと、個々の
データ流に属している多数の連続的なバイトを含んでい
る別のスロットとを含み、これらのバイトは次のデータ
部分のセットを構成している。

【０００３】

【発明が解決しようとする課題】個々のデータ流（ＶＣ
−ｎ）が入力データ流（ＳＴＭ−Ｎフレーム）において
多重化される方法により、複数のパケットはほぼ同時
に、すなわち１バイトのみの間隔でパケットスイッチに
転送される準備ができる。それによって入力データ流に
おいて多重化される個々のデータ流の数は、同時にパケ
ットスイッチに転送されることができるパケットの数を
超え、全てのパケットがその準備をするときにパケット
スイッチに転送されるとは限らないので、それらの幾つ
かは入力バッファにおいてバッファされなければならな
い。それによって、これらのパケットはほぼパケット化
遅延に等しい付加的な遅延を受ける。すなわち、パケッ
ト化デバイスからの個々のデータ流出力のデータの最大
ビット速度は、このデータがこのパケット化デバイスに
入力されているビット速度に少なくとも等しくなければ
ならないという事実によって、パケットはこの最大の付
加的な遅延内のパケットスイッチに常に転送されること
ができる。さらに、パケット流の次のパケットがパケッ
ト化遅延にほぼ等しい間隔で形成されることに注意すべ
きであるので、付加的な遅延は、パケットの順序の指示
が失われないようにパケット化遅延より長くは許容され
ない。

【０００４】一方、パケットスイッチは、供給される個
々のデータ流からパケット化装置によって得られた各パ
ケットへの複数の入力を有する。さらに、使用されたパ
ケットスイッチは、その入力のいずれかと出力のいずれ
かとの間のスイッチング遅延が鋭いピークを有する分布
に従う特性を有している。すなわち実質上一定な特性を
有する。同じスイッチ出力に予定された異なるパケット
がパケット化装置によって異なるパケットスイッチ入力
に同時に放出され、後者の同じ出力によって実質上同時
に受けられるとき、衝突が生じる。すなわち、パケット
はこの出力でバッファされなければならない。それ故、
多数のパケットのこのような同時到着を処理することが
できるような大きさのバッファがパケットスイッチに含
まれている。このようなバッファにもかかわらずパケッ
ト損失が生じる。しかしながら、入力データ流がＳＴＭ
データ流であるとき、パケットのトラフィックパターン
は不変である。すなわち、パケット損失は規則的に生じ
る。この不変的な特性を壊すため、パケットがパケット
化装置からパケットスイッチに転送される瞬間のランダ
ム化が入力で導入される。これは、上述された入力バッ
ファによって行われることができる。ランダム化は、導
入されたランダム化遅延がゼロとパケット化遅延との間
に均等に分配されるとき、すなわち、上記付加的な遅延
の最大値ができる限り大きくされるときに最も有効であ
る。この最大値がパケット化遅延を超えてはならないと
いう既に上記された制限を思い出すと、最大の付加的な
遅延はパケット化遅延に等しく選択されることが効果的
である。

【０００５】さらに、パケットスイッチへのパケットの
転送の瞬間が上記されたようにランダム化されるときで
さえ、パケットの転送の瞬間は時間的に均等には分配さ
れていない。すなわち、パケット化は、パケットスイッ
チにおける増加したパケット損失率と、パケットスイッ
チの入力から出力までの増加したスイッチング遅延とを
生じるパケットスイッチにバーストで転送され、パケッ
ト損失率とスイッチング遅延はパケットがさらに均等に
拡がりまたは一定の速度でパケットスイッチに転送され
る状況に関する。

【０００６】本発明の目的は、上記既知のタイプのパケ
ット化装置であるが、そこから出力するパケット間の衝
突は実質上付加的な遅延が導入されることなしに回避さ
れることのできるパケット化装置を提供することであ
る。

【０００７】

【課題を解決するための手段】本発明によれば、この目
的は、前記１つのパケットの直前のパケットが生成され
た後に前記パケット化デバイスが実質上時間間隔に入る
ものとして前記セットに含まれるべき最後のデータ部分
を決定する処理手段を含み、前記時間間隔が前記パケッ
トの長さに対応するという事実により達成される。

【０００８】この方法において、時間間隔の適当な選択
により、入力データ流から得られるパケットは、時間的
に実質上均等に拡散した瞬間にパケット化装置から出力
する準備ができる。それによって、パケットは、そこに
含まれるべき最後のデータ部分の到着においてパケット
化装置から実質上直ちに出力されることができる。すな
わち、実質上パケットのバッファリングは必要とされな
い。それ故、パケット化装置から出力されるべきパケッ
ト間の衝突は、実質上付加的な遅延が導入されることな
しに回避される。

【０００９】さらに、パケットはバーストでパケット化
装置から出力されるのではなく、実質上時間的に均等に
拡散される。結果として、パケット流が供給されるパケ
ットスイッチにおけるパケット損失率、およびその入力
と出力との間の最大のスイッチング遅延は、パケットが
このパケットスイッチにバーストモードで転送される状
況において減少され、およびパケットがさらに均等に拡
散する速度でこのパケットスイッチに転送される状況に
おいて僅かしか増加され、または増加されない。

【００１０】本発明の別の特徴は、前記パケットが次の
データ部分の前記セットを含む可変長のデータ部分を有
することである。

【００１１】それ故、パケットがパケットスイッチに転
送される準備がされた瞬間はデータパートの長さを簡単
に変更することによって選択されることができ、それに
よってパケットに含まれた最後のデータ部分を構成する
データ部分を示し、または選択する。

【００１２】本発明のさらに別の特徴は、前記パケット
が前記次のデータ部分を少なくとも部分的に含む予め定
められた長さのデータ部分をそれぞれ有することであ
る。

【００１３】それ故、パケットが多少のデータ部分を有
するデータ部分を単に満たすことによって、すなわち、
このデータ部分を完全には満たさない可能性によって選
択されることができる。それによって、パケットに含ま
れた最後のデータ部分を構成するデータ部分が選択され
る。

【００１４】本発明のさらに別の特徴は、前記個々のデ
ータ流のビット速度が実質上一定であり、前記各パケッ
トに関しては前記データ部分が予め定められたデータ部
分で開始することである。

【００１５】この方法において、パケットの予め定めら
れた長さのデータ部分が完全に満たされるとき、パケッ
トに対する予め定められたデータ部分の選択は、最後の
データ部分が到着するとき、すなわち、後者の予め定め
られたデータ部分後の固定した時間間隔の経過したとき
に決定する。それ故、予め定められたデータ部分を適当
に選択することによって、後者のデータ部分は、他にパ
ケットがスイッチに転送されないときに到着することが
保証されている。

【００１６】本発明のさらに別の特徴は、パケットスイ
ッチの入力にそれぞれ結合され、それにパケットを供給
して前記パケットスイッチの出力に切換えられる前記複
数のパケット化装置を含み、同じ個々のパケット流のパ
ケットが前記パケットスイッチの同じ出力に切換えら
れ、前記各パケット化デバイスに関して、供給される前
記個々のデータ流の第１のパケットの前記最後のデータ
部分がランダムに選択されることである。

【００１７】それによって、個々のデータ流の第１のパ
ケットの最後のデータ部分の選択はランダム化されるの
で、パケットスイッチの出力において、さらにパケット
が同時に出力されることができるという事実による衝突
が生じる確率は低く、これらのパケットは異なるパケッ
ト化装置から生じ、このパケットスイッチ出力に同時に
到着する。この確率は、このようなランダム化が適用さ
れていない状況に関して減少されることに注意すべきで
ある。

【００１８】本発明のさらに別の特徴は、パケットスイ
ッチの入力にそれぞれ結合され、それにパケットを供給
して前記パケットスイッチの出力に切換えられる前記複
数のパケット化装置を含み、同じ個々のパケット流のパ
ケットが前記パケットスイッチの同じ出力に切換えら
れ、前記各パケット化デバイスに関して、供給される前
記個々のパケット流の第１のパケットの前記最後のデー
タ部分が、最後の第１のパケットが切換えられるパケッ
トスイッチ出力で利用可能な帯域幅によって決定される
ことである。

【００１９】それによって、最後のデータ部分の選択は
パケットが切換えられるパケットスイッチ出力での帯域
幅有効性によって決定されるので、さらにパケットが同
時に出力されることができるという事実による衝突が生
じる確率は減少され、これらのパケットは異なるパケッ
ト化デバイスから始まり、このパケットスイッチ出力に
同時に到達する。

【００２０】本発明のさらに別の実施例において、前記
各パケットは前記パケットスイッチ入力から前記パケッ
トスイッチ出力に切換えられるときに予め定められた遅
延を受け、前記第１のパケットの前記スイッチングの前
に、タイミングメッセージが切換えられるべき出力から
供給される入力に伝送され、前記タイミングメッセージ
はパケットが後者の出力で受信される瞬間を時間的に示
すことによって後者の出力で利用可能な前記帯域幅を示
し、パケットの数が受信される。

【００２１】この方法において、パケットが受信される
瞬間および受信されるパケットの数を示すことによっ
て、パケットが出力で衝突することを回避するためにパ
ケットスイッチに転送されるべき瞬間は、後者の出力で
パケットを受信する最適な瞬間から予め定められた遅延
を単に減算することによって決定されることができる。
すなわち、最後のデータ部分が選択されることができ
る。出力でそれぞれの瞬間に受信されるパケットの数が
高過ぎるとき、この瞬間および最後のデータ部分をラン
ダムに選択することによって衝突は最小にされる。

【００２２】本発明の上記およびその他の目的および特
徴はさらに明瞭となり、発明自体は添付図面と共に実施
例の以下の説明を参照することによって良く理解される
であろう。

【００２３】

【実施例】図１に示されたスイッチングノードは、パケ
ット化デバイスＰＤＰＩ１乃至ＰＤＰＩＭを備えた入力
パケット化装置と、Ｍ個の入力Ｉ１乃至ＩＭおよびＭ個
の出力Ｏ１乃至ＯＭを備えたパケットスイッチＰＳＷ
と、パケット化デバイスＰＤＰＯ１乃至ＰＤＰＯＭを備
えた出力パケット化装置とを含む。パケット化デバイス
ＰＤＰＩ１乃至ＰＤＰＩＭは、スイッチングノードの各
入力ＩＮ１乃至ＩＮＭとパケットスイッチＰＳＷの入力
Ｉ１乃至ＩＭのそれぞれ１つとの間に接続されている。
同様に、パケット化デバイスＰＤＰＯ１乃至ＰＤＰＯＭ
は、パケットスイッチＰＳＷの出力Ｏ１乃至ＯＭのそれ
ぞれ１つとスイッチングノードの各出力ＯＵＴ１乃至Ｏ
ＵＴＭとの間に接続されている。種々のパケット化デバ
イスとパケットスイッチとの間の全リンクは４線式の両
方向性リンクであり、パケットスイッチＰＳＷの全入力
および出力は４端子入力−出力によって実際に構成され
る。同様に、スイッチングノードの全入力および出力
は、実際に入力−出力端子である。任意の入力ＩＮ１乃
至ＩＮＭに供給されるデータ流はパケット化デバイスＰ
ＤＰＩ１乃至ＰＤＰＩＭでパケット化され、パケットス
イッチＰＳＷによってその１以上の出力に切換えられ
る。後者のパケットは、パケット化デバイスＰＤＰＯ１
乃至ＰＤＰＯＭのそれぞれ１つによって出力データ流中
に非パケット化される。同様に、実際に入力として動作
するスイッチングノードの任意の出力ＯＵＴ１乃至ＯＵ
ＴＭに供給されるデータ流はパケット化デバイスＰＤＰ
Ｏ１乃至ＰＤＰＯＭによってパケットにおいて配列さ
れ、その後これらのパケットは出力として動作する１以
上の入力Ｉ１乃至ＩＭにＰＳＷによって切換えられる。
後者のパケットは、パケット化デバイスＰＤＰＩ１乃至
ＰＤＰＩＭのそれぞれ１つによってデータ流中に非パケ
ット化される。それ故、パケット化デバイスＰＤＰＩ１
乃至ＰＤＰＩＭおよびＰＤＰＯ１乃至ＰＤＰＯＭは、パ
ケット化および非パケット化動作をそれぞれ実行する。

【００２４】パケット化デバイスＰＤＰＩ１はパケット
化器ＰＭを含み、そのデータ入力はＰＤＰＩ１の入力Ｉ
Ｎ１を構成する。さらにパケット化器ＰＭは、パケット
化デバイスＰＤＰＩ１に含まれている４つのバッファＢ
ＵＦ１乃至ＢＵＦ４のそれぞれ１つを介してＰＳＷの４
端子入力−出力Ｉ１の４つの端子のそれぞれ１つにそれ
ぞれ結合された４つのデータ出力を有する。最後に、パ
ケット化デバイスはパケット化器ＰＭおよびバッファＢ
ＵＦ１乃至ＢＵＦ４の動作を制御する制御手段ＯＢＣを
含む。パケット化デバイスＰＤＰＩ２乃至ＰＤＰＩＭお
よびＰＤＰＯ１乃至ＰＤＰＯＭは、ＰＤＰＩ１と同様の
方法で形成されている。

【００２５】パケットスイッチＰＳＷはB.Pauwels 氏ら
による文献（1992年10月の横浜においてのInternationa
l Switching Symposium の第１巻、324 乃至328 頁にお
ける「Application of the multipath self-routing sw
itch in a combined STM/ATMcross-connect system
」）に記載されているようないわゆるマルチパス自己
経路設定（ＭＰＳＲ）スイッチである。このようなＭＰ
ＳＲスイッチの入力に供給されるパケットは、多数のい
わゆるスロットを含んでいるマルチスロットセル（ＭＳ
Ｃ）である。各マルチスロットセルは、切換えられるべ
きスイッチの１以上の出力Ｏ１乃至ＯＭを示す自己経路
設定タグ、およびパケットが属する接続を識別する接続
基準番号を含む。

【００２６】スイッチングノードの動作を、図１および
２を参照して以下説明する。複合データ流、例えば図２
に示された複合データ流ＣＤＳは、スイッチングノード
の各入力ＩＮ１乃至ＩＮＭに供給される。例えば、この
複合データ流ＣＤＳは、ＶＣ−ｎ（仮想容器−ｎ）が写
像される、すなわちＶＣ−ｎおよび複合オーバーヘッド
データを構成するＳＴＭ−Ｎ（同期転送モジュール−
Ｎ）フレームを有する同期デジタル階級（ＳＤＨ）信号
である。個々のデータ流ＩＤＳ１乃至ＩＤＳＮおよび個
々のオーバーヘッドデータはＶＣ−ｎ中に写像される。
それ故、図示されていないオーバーヘッドデータに加え
て、複合データ流ＣＤＳは、データ部分がそれぞれ数字
１乃至Ｎで示されているＮ個のインターリーブされた個
々のデータ流ＩＤＳ１乃至ＩＤＳＮを含む。ＶＣ−ｎに
おける個々のデータ流ＩＤＳ１乃至ＩＤＳＮおよびＳＴ
Ｍ−ＮフレームにおけるＶＣ−ｎのこのような写像は、
M.Sexton氏らによる文献（1992年、ボストンのArtech H
ouse社出版の「Transmission networking: SONET and t
he Synchronous Digital Hierarchy」、第3.4 乃至3.8
章）に記載されている。

【００２７】パケットスイッチＰＳＷによって切換えら
れることができるように、複合データ流ＣＤＳは多数の
スロットをそれぞれ具備しているパケットにおいて整列
されている。さらに、各個々のデータ流ＩＤＳ１乃至Ｉ
ＤＳＮは接続基準番号によって示された別々の接続に属
する。すなわち、同じ個々のデータ流のデータは同じ出
力にスイッチされるが、それは異なる個々のデータ流に
関しては異なっていてもよい。それ故、各パケットは、
自己経路設定タグおよび接続基準番号を含んでいるオー
バーヘッドデータの次に、同じ個々のデータ流のデータ
部分のみを含む。複合データ流ＣＤＳの配列およびオー
バーヘッドデータの付加は、複合データ流ＣＤＳが供給
されるパケット化デバイスにおいて実行される。例え
ば、入力ＩＮ１に供給された複合データ流ＣＤＳはパケ
ット化デバイスＰＤＰＩ１においてパケットに整列さ
れ、その後これらのパケットはパケットスイッチＰＳＷ
の入力Ｉ１に供給される。同じパケット流、すなわち同
じ個々のデータ流から得られる異なるパケットによって
後続される通路は異なるが、スイッチの入力と出力との
間のパケットの遅延は鋭いピークの分布を有する。すな
わちその値は実質上一定である。

【００２８】第１の実施例において、このパケット化装
置ＰＤＰＩ１における再整列動作はパケットスイッチの
出力上の負荷を考慮に入れずに実行される。複合データ
流ＣＤＳが入力ＩＮ１に供給され、Ｋバイトの予め定め
られた一定の長さを有するパケットにＰＤＰＩにおいて
整列され、個々のデータ流ＩＤＳ１乃至ＩＤＳＮは複合
データ流ＣＤＳにおいてバイトインターリーブされる、
すなわち各個々のデータ流ＩＤＳ１乃至ＩＤＳＮのバイ
トは複合データ流ＣＤＳにおいてＮバイト毎に１度現れ
ると想定すると、任意の個々のデータ流のパケットは少
なくともＮ×Ｋバイト毎に１度パケットスイッチへ転送
されるべきである。各パケットに含まれるべきバイト
は、最後のこのようなバイトの到着によりパケットがパ
ケットスイッチＰＳＷに実質上直ちに転送されるように
選択される。それ故、（図２に示されたように）第１の
個々のデータ流ＩＤＳ１のバイトで始まるＮ×Ｋバイト
の時間窓を考慮すると、上記最後のバイトの到達により
ＯＢＣはパケットスイッチＰＳＷにそれらの内容を転送
するようにＯＢＣによって制御されているバッファＢＵ
Ｆ１乃至ＢＵＦ４の１つに第１の個々のデータ流ＩＤＳ
１用の第１のパケットを転送するようにＰＤＰＩ１を制
御する。ＰＳＷの４端子入力出力、付随した４線式リン
ク、およびバッファＢＵＦ１乃至ＢＵＦ４はＰＳＷとの
間でのデータ速度を係数４だけ減少させることに注意す
べきである。しかしながら、第１の実施例における動作
は、ＰＳＷの１端子入力出力、付随する１線リンクおよ
び単一のバッファを有する状況を参照してここに説明さ
れる。この第１のパケットは最後が後者の第１のバイト
であるＩＤＳ１のＫバイトを含み、時間窓の（Ｋ＋１）
番目のバイトの到着によりパケットスイッチに完全に転
送される。そのとき第２の個々のデータ流ＩＤＳ２用の
第１のパケットは、ＰＳＷに転送される。後者の第１の
パケットに含まれた最後のバイトは時間窓のｘ番目のバ
イトであり、ｘ＝ｊ×Ｎ＋２において、ｘがＫ＋１より
小さいまたは等しいためｊは最大の整数である。それに
よって、後者の第１のパケットの転送はＩＤＳ１の第１
のパケットが完全に転送されるまで延期されなければな
らないので、ｘ番目のバイトの到着においてＰＤＰＩ１
によってバッファに既に送られたＩＤＳ２の第１のパケ
ットは、Ｋ−ｊ×Ｎ−１バイト中バッファされる。それ
故、（Ｋ−１）／Ｎが整数であるときバッファは必要と
されず、この場合においてｊは（Ｋ−１）／Ｎに等しく
選択されるのでｘはＫ＋１に等しい。同様に、別の個々
のデータ流ＩＤＳ３乃至ＩＤＳＮの第１のパケットは続
いてパケットスイッチＰＳＷに転送される。例えば、ｋ
が３乃至Ｎの整数である個々のデータ流ＩＤＳｋの第１
のパケットに含まれた最後のバイトは時間窓のｙ番目の
バイトであり、ここでｙ＝ｊ×Ｎ＋ｋであり、ｙが（ｋ
−１）×Ｋ＋１より小さいまたは等しいためｊは最大の
整数である。ｙ番目のバイトの到着においてＰＤＰＩ１
によってバッファに既に送られた後者の第１のパケット
は、（ｋ−１）×（Ｋ−１）／Ｎが整数であるときにゼ
ロである（ｋ−１）×Ｋ−ｊ×Ｎ−ｋ＋１バイトに対し
てバッファされなければならない。すなわち、この場合
においてｊは｛（ｋ−１）×Ｋ−ｋ＋１｝／Ｎに等しく
選択されるので、ｙは（ｋ−１）×Ｋ＋１に等しく、バ
ッファは必要とされない。それ故、（Ｋ−１）／Ｎが整
数であるとき、バッファは必要とされない。（Ｋ−１）
／Ｎが整数でないとき、最小のバッファが上記方法によ
って得られる。さらに、スイッチングノードに最初に供
給されたときに複合データ流ＣＤＳから得られた第１の
パケットが少ないデータ部分を含むことは明瞭である。
それ故、上記されたように一定長のパケットが使用され
る場合、これらの第１のパケットはデータ部分で完全に
は満たされていない。一方、これらの第１のパケットが
後続するパケットより短い長さを有する場合には可変長
パケットを使用する。

【００２９】出力上の負荷制限が考慮に入れられている
別の実施例を、ここに詳細に記載する。

【００３０】例えば、図２に示された複合データ流ＣＤ
Ｓがスイッチングノードの入力ＩＮ１に供給されると
き、多数のスロットから成るパケットにおいて整列さ
れ、これらのパケットはパケットスイッチＰＳＷを介し
て１以上の出力に切換えられる。その場合、接続はＣＤ
Ｓの各個々のデータ流ＩＤＳ１乃至ＩＤＳＮに対して設
定されなければならない。すなわち、様々な個々のデー
タ流ＩＤＳ１乃至ＩＤＳＮから得られたパケットが入力
パケット化装置においても出力パケット化装置において
も衝突を生じさせないためにパケットスイッチＰＳＷに
供給されることができる時間が計算されなければならな
い。同様に、新しい個々のデータ流が複合データ流ＣＤ
Ｓ中に含まれるとき、新しい接続はこの新しい個々のデ
ータ流に対して設定されなければならない。

【００３１】例えばスイッチングノードの入力ＩＮ１と
出力ＯＵＴ２との間の新しい個々のデータ流ＩＤＳ１に
対する新しい接続が設定される各個々のデータ流に関し
て、以下のアルゴリズムが実行される。

【００３２】先ず、メッセージは、発生源制御手段ＯＢ
Ｃｏと呼ばれているパケット化デバイスＰＤＰＩ１の制
御手段ＯＢＣから、目的地制御手段ＯＢＣｄと呼ばれて
いるパケット化デバイスＰＤＰＯ２の制御手段に送られ
る。このメッセージは、パケットが既にＰＤＰＩによっ
て送信されている時点をＣＢＣｄに通信する。ＯＢＣｄ
における新しい個々のデータ流ＩＤＳ１から得られたパ
ケットを送信するための新しい時点は、後に説明される
リセットタイミングアルゴリズムによって計算される。
この新しい時点は、周期ＴＳＴＰＲを有する周期的に再
発生する時間基準に関する時間値ＴＳＴＴＰＶＡＬとし
て表される。それ故、新しい時点は、事実上周期ＴＳＴ
ＰＲで周期的に再発生する時点に関係し、ここではリセ
ット時点と呼ばれている。ＯＢＣｄはＯＢＣｄの図示さ
れていないメモリにこの新しい時点ＴＳＴＰＶＡＬを記
憶し、それにＴＳＴＰＶＡＬを通信するＯＢＣｏにメッ
セージを送り、その後新しい時点ＴＳＴＰＶＡＬはＯＢ
Ｃｏの図示されていないメモリに記憶される。全パケッ
トはパケットスイッチＰＳＷの入力と出力との間の実質
上一定値の遅延を受けるから、ＰＤＰＩ１とＰＤＰＯ２
との間に固定した時間関係が存在する、すなわちＰＤＰ
Ｉ１によってＰＳＷに送られたパケットはＰＤＰＯ２の
後に固定した時間、すなわち一定値の遅延を生ずる。さ
らに、複合データ流ＣＤＳは固定ビット速度を有するＳ
ＤＨ流であるので、そこから得られる次のパケット間の
時間関係も実質上固定されるが、ＳＴＭ−１フレームに
おけるオーバーヘッドバイトと、いわゆるポインタデク
レメントまたはポインタインクレメントと、後に明瞭と
なるように個々のデータ流ＩＤＳ１を具備している複合
データ流のビット速度とＰＳＷに伝送されたパケットの
データ速度との間の周波数シフトとにより完全ではな
い。それによって、実質上固定された時間関係が同じ個
々のデータ流から得られた次のパケット間に存在する。

【００３３】ＩＤＳ１から得られた第１のパケットは、
新しい時点でＰＤＰＩ１によってパケットスイッチＰＳ
Ｗに伝送される。この第１のパケットは、新しい時点で
ＰＤＰＩ１に既に到着している新しい個々のデータ流Ｉ
ＤＳ１のデータ部分を含む。第１のパケットは上記リセ
ット時点において伝送された多数のパケットの最初のも
のあり、後者のパケットはここではリセットパケットと
呼ばれている。ここで中間パケットと呼ばれている別の
パケットは、リセット時点間の中間時点でＰＳＷに伝送
される。後者の中間時点は、以下説明する中間タイミン
グアルゴリズムにしたがってＯＢＣｏによって計算され
る。

【００３４】２つのリセットパケット間のパケットスイ
ッチＰＳＷに伝送されなければならない中間パケットの
数ｓはｓ＝ｒ（ｂ／ｐ）であり、ｒ（ξ）＝ｉｎｔ
（ξ）＋１−ｉｎｔ（１−ξ＋ｉｎｔ（ξ））である。
ｂ＝Ｂ Ｘ ＴＳＴＰＲは２つのリセットパケット間の
パケットスイッチに伝送されなければならない新しい個
々のデータ流ＩＤＳ１のバイトの数であり、ＢはＩＤＳ
１の有効なバイト速度、すなわちＰＳＷに伝送されるバ
イトのバイト速度であり、このＩＤＳ１の有効なバイト
速度ＢはＰＳＷに伝送されていないオーバーヘッドの原
因となるＩＤＳ１の全体のビット速度に必ずしも等しく
なく、ＴＳＴＰＲは上述された時間基準周期であり、す
なわち２つのリセット時点間の時間の間隔であり、ｐは
１パケット当りの使用可能なバイトの数である。ｂ／ｐ
が整数であるときはｓ＝ｂ／ｐであり、ｂ／ｐが整数で
ないときはｓ＝ｉｎｔ（ｂ／ｐ）＋１である。

【００３５】パケットは１５５．５２メガビット毎秒で
伝送されており、それぞれ６８ビットの２つのスロット
で構成されている。各パケットに含まれた１つのスロッ
トおよび各スロットにおける１バイトおよび４ビットの
オーバーヘッドにより、各パケットはｐ＝７の使用可能
なバイトを伝える。時間間隔ＴＳＴＰＲは５１２スロッ
ト、すなわち２２４．８μ秒に対応する。例えば個々の
データ流ＩＤＳ１が１２５μ秒のＳＴＭ−１フレーム周
期当り２６バイトを含むいわゆる仮想容器ＶＣ−１１に
おいて写像され、有効なバイト速度Ｂは２６／１２５メ
ガバイト毎秒に等しく、バイトの数ｂは４６．５６５に
等しい。それ故、中間パケットの数ｓは７に等しい。バ
イトの数ｂは平均数であり、ＳＴＭ−１フレームにおけ
るオーバーヘッドバイトと、いわゆるポインタデクレメ
ントまたはポインタインクレメントと、個々のデータ流
ＩＤＳ１を含む複合データ流のデータ速度とＰＳＷに伝
送されたパケットのデータ速度との間の周波数シフトと
により、時間間隔ＴＳＴＰＲにおけるパケットに含まれ
るべきバイトの数は変化できる。一般に、これは中間パ
ケットの数を変えさせる。その場合、余分のパケットは
リセットパケットの直前にパケットスイッチＰＳＷに伝
送されなければならないかも知れない。ＳＴＭ−１フレ
ームにおいて写像するＶＣ−１１の上記例に関して、２
つのリセットパケット間に伝送されるべき全体のバイト
数は４５乃至４９の間で変化するような変化が生じる。
この中間パケットの数ｓは、２つのリセットパケット
間、すなわち時間間隔ＴＳＴＰＲ内のパケットスイッチ
ＰＳＷに伝送されなければならない。

【００３６】パケットスイッチＰＳＷ内のパケットの損
失および遅延を最小にするため、中間パケットは、リセ
ット時点で伝送されるリセットパケットと共にパケット
流ができる限り同期されるような中間時点でパケットス
イッチＰＳＷに伝送されるべきである。パケットは、で
きる限りバッファ作用を避けるためにその中に含まれる
べき個々のデータ流ＩＤＳ１の最後のバイトの到着にお
いて直ちに伝送されるべきであるので、これらの中間時
点は、ＩＤＳ１のバイトが受信される時点と一致しなけ
ればならない。それ故、これらの中間時点は両方向性ダ
イアグラムにおける線に隣接している点によって表さ
れ、座標は、ＩＤＳ１のバイトがＰＤＰＩ１によって受
信される時間および最後のリセット時点後ＰＳＷに転送
された中間パケットの数である。両方の座標はディスク
リートな値、すなわちＩＤＳ１のバイトがＰＤＰＩ１に
よって受信されているディスクリートな時間であり、中
間パケットの数に関する０乃至ｓの数は最後のリセット
パケット後ＰＳＷに送られ、０はリセットパケットを示
し、ｓは次のリセットパケットを示す。中間タイミング
アルゴリズムは、以下に示されるようなバイトアルゴリ
ズムをＩＤＳ１の各新しいバイトに関して実行すること
において存在し、当業者に知られているいわゆるBresen
ham アルゴリズムに基づいており、W.M.Newman氏らによ
る文献（1979年、McGraw-Hill International Student
Editionsの「Principles of Interactive Computer Gra
phics 」の25乃至27頁）に記載されている。 ＴＩＭＥＲＥＬ＝（ＢＹＴＥＴＩＭＥ−ＴＳＴＰＶＡ
Ｌ）ｍｏｄ５１２ （（０≦ＴＩＭＥＲＥ＜２５６）および（ＲＥＳＰＡＣ
Ｋ＝１））ならば パケット準備 ｅ＝ｄｘ ＲＥＳＰＡＣＫ＝０ ｅ＝ｅ＋ｄｙ （ｅ≧０）ならば パケット準備 ｅ＝ｅ−ｄｘ （２５６≦ＴＩＭＥＲＥＬ）ならば ＲＥＳＰＡＣＫ＝１ このバイトアルゴリズムにおいて、ＢＹＴＥＴＩＭＥ
は、バイトアルゴリズムが実行されるバイトがＰＤＰＩ
１によって受信された最後に始まる時間間隔ＴＳＴＰＲ
に関してスロットの数で時間を示している０乃至５１１
の整数である。ＴＳＴＰＶＡＬは既に上述されており、
最後のリセットパケットがパケットスイッチＰＳＷに伝
送された最後に始まる時間間隔ＴＳＴＰＲに関してスロ
ットの数でリセット時点を示す。ＴＳＴＰＶＡＬは、後
に説明される既に上述されたリセットタイミングアルゴ
リズムによって決定される。それ故、ＴＩＭＥＲＥＬ
は、バイトアルゴリズムが実行されているためのバイト
がＰＤＰＩ１によって受信された時間を最後のリセット
時点に関してスロットの数で示している０乃至５１１の
整数である。ＲＥＳＰＡＣＫは、リセットパケットがそ
れぞれ２進の１または０に等しいときにパケットスイッ
チＰＳＷに伝送されなければならないまたは伝送されな
いことを示している１ビットの値である。ＲＥＳＰＡＣ
ＫはリセットパケットがＰＳＷに伝送されているときに
０にリセットされ、スロットの数が２５６に等しく選択
された後に１に設定される。このスロットの数は見付け
られるスロットの数より小さいＴＩＭＥＲＥＬの値を確
認するのに十分な大きさでなければならないが、５１２
より小さくなければならない。すなわち、個々のデータ
流ＩＤＳ１のバイトは、ＴＩＭＥＲＥＬが０に等しい最
後のリセット時点と、ＴＩＭＥＲＥＬが上記例に関する
２５６に等しい最後のリセット時点の後のスロットの数
と間でＰＤＰＩ１に到達すべきである。命令「パケット
準備」は、パケットがパケットスイッチＰＳＷに伝送さ
れる準備がされたことを示す。バイトアルゴリズムが後
者の命令が実行されることなしに実行されるとき、バイ
トアルゴリズムが実行された新しいバイトはパケット化
器ＰＭに記憶される。一方、命令「パケット準備」が実
行されるとき、後者の新しいバイトはすでにパケット化
器ＰＭに集められ、ＩＤＳ１に割当てられたバッファＢ
ＵＦ１乃至ＢＵＦ４のそれぞれ１つを介してＰＳＷに伝
送されたバイトと共にパケット中に含まれている。値ｅ
は、バイトアルゴリズムにおいて使用される整数変数を
表す。値ｄｙおよびｄｘはそれぞれ分子および上記隣接
する線の傾斜を表す。これらの値ｄｙおよびｄｘは、少
数のビットによってのみ表され、値ｄｘ／ｄｙが１時間
間隔ＴＳＴＰＲ当りに伝送されるべきパケットの平均値
ｂ／ｐに近接するように選択される。例えば、中間パケ
ットの数ｓが７に等しい上記例に関して、ｄｙは３に等
しく、ｄｘは２０に等しく選択される。

【００３７】それ故、ＰＤＰＩ１に到達するＩＤＳ１の
それぞれ新しいバイトに関して、ＴＩＭＥＲＥＬの値が
計算される。リセット時点後に到着した第１の新しいバ
イトに関して、０乃至２５６の間にあるＴＩＭＥＲＥＬ
の値およびＲＥＳＰＡＣＫの値は１であり、それによっ
てリセットパケットはＰＳＷに送られ、ｅの値は−ｄｘ
に設定され、ＲＥＳＰＡＣＫは０にリセットされる。次
のリセット時点までのＰＤＰＩ１に到達するＩＤＳ１の
別のバイトに関して、ｅはｄｙによってインクレメント
され、バイトはパケット化器ＰＭ（バイトアルゴリズム
において示されていない）ｅの値が正となるまでに記憶
され、その場合においてパケットはパケットスイッチＰ
ＳＷに転送され、ｅの値はｄｘによってデクレメントさ
れる。さらに、ＴＩＭＥＲＥＬが十分に大きい、すなわ
ち２５６より大きいとき、ＲＥＳＰＡＣＫは１に再び設
定される。

【００３８】「ｐａｃｋｎｕｍ」は、表において０に等
しい「ｐａｃｋｎｕｍ」の値によって示されている最後
のリセットパケットの後に伝送される中間パケットの数
を示す。「Ｔｒｉｇｂｙｔｅ」は、最後のリセットパケ
ットの後に受信されるＩＤＳ１のバイトの数を示し、上
記命令「パケット準備」は実行される。それ故、「ｔｒ
ｉｇｂｙｔｅ」は、「ｐａｃｋｎｕｍ」の数を有してパ
ケットに含まれたＩＤＳ１の最後のバイトを示す。「ｐ
ａｃｋｂｙｔｅ」は、「ｐａｃｋｎｕｍ」の数を有して
パケットに含まれたバイトの数を示す。

【００３９】 ｐａｃｋｎｕｍ ｔｒｉｇｂｙｔｅ ｐａｃｋｂｙｔｅ ０ ０ 変数 １ ７ ７ ２ １４ ７ ３ ２０ ６ ４ ２７ ７ ５ ３４ ７ ６ ４０ ６ ７ ４７ ７ ここで、次の式が当てはまる。

【００４０】

【数１】 「ｐａｃｋｂｙｔｅ」は「ｔｒｉｇｂｙｔｅ」と「ｔｒ
ｉｇｂｙｔｅ」の前の値との間の差である。「ｐａｃｋ
ｎｕｍ」が７に等しい表の最後の行は、次のリセットパ
ケットの前、すなわち時間間隔ＴＳＴＰＲ内にパケット
スイッチＰＳＷに伝送されるべきＩＤＳ１のバイトの数
が４７より大きいときにパケットスイッチＰＳＷに伝送
されるべき可能な余分の中間パケットを示す。その場
合、この余分の中間パケットの後に伝送されるリセット
パケットは、時間間隔ＴＳＴＰＲ中にＰＳＷに伝送され
るべきバイトの全体の数に依存して１または２バイトの
みを含むことができる。例えば、４５バイトのみがこの
時間間隔ＴＳＴＰＲ内にＰＳＡＷに送られなければなら
ないとき、リセットパケットは５バイトのみを含むこと
に注意すべきである。これは、表における０に等しい
「ｐａｃｋｎｕｍ」に対する「ｐａｃｋｂｙｔｅ」の変
数から明らかである。

【００４１】それ故、２つのリセット時点間の中間時点
のシーケンスはほぼ同期シーケンスを構成し、その同期
性はＳＴＭ−１フレームにおける既に前述されたオーバ
ーヘッドバイトと、ポインタデクレメントおよびインク
レメントと、パケットがその中に含まれるべき最後のバ
イトの到着においてのみ伝送されるという事実とによっ
て乱されるだけである。

【００４２】上記を参照してリセット時点を決定するリ
セットタイミングアルゴリズムをここで詳細に説明す
る。各パケットは２つのスロットを含むので、可能なリ
セット時点はＴＳＴＰＶＡＬの偶数値によって示され
る。５１２個のスロットに対応している時間間隔ＴＳＴ
ＰＲおよびこの時間間隔ＴＳＴＰＲにおける７に等しい
中間パケットの数ｓを有する上記実施例に関して、パケ
ットは平均してＳ＝７３．１４３のスロット毎にＰＳＷ
に伝送される。それ故、長さＳの時間間隔内のＴＳＴＰ
ＶＡＬの３６の可能な値は、値７３．１４３は７３．１
４３個のスロットの次の間隔に対して値０に対応し、こ
の値と７２との間の差は２つのスロットより小さいの
で、値７２を除いた０乃至７３．１４３の偶数が識別さ
れる。それ故、減少したリセット時点ＴＳＴＰＲＥＤと
呼ばれる長さＳの時間間隔内のＴＳＴＰＶＡＬの可能な
値は０とＴとの間の偶数値であり、ここでＴは上記実施
例において７０に等しい。ＴＳＴＰ−過剰と呼ばれてい
る差Ｓ−Ｔは、上記実施例において３．１４３に等し
い。

【００４３】ＴＳＴＰＲＥＤのこれらの可能な値は次の
要求によって選択される。

【００４４】−ＴＳＴＰＲＥＤの各可能な値において多
くて３つのパケットがＰＳＷに送られるので、パケット
化装置をパケットスイッチＰＳＷに接続する４本の線の
多くて３本が使用され、それによってこれらの線の１本
の故障はなんら問題とならない。

【００４５】−ＰＳＷに伝送されるパケットの数はＴＳ
ＴＰＲＥＤの全ての可能な値にわたってできるだけ均等
に分配されなければならない。

【００４６】ＴＳＴＰＲＥＤの全ての可能な値にわたっ
てパケットの平滑な分布を得るために、ξがＴＳＴＰＲ
ＥＤの選択された候補値ｘに対するスロットの数の距離
である加重関数ｗ（ξ）は次のように選択される。

【００４７】

【数２】 位相分布関数ｆ（ｘ）の関数である位相影響関数ｃ
（ｆ，ｘ）が計算される。種々のこのような様々な位相
分布関数ｆ（ｘ）が識別されることができる。すなわち
ｆｏ（ｘ）は時間ｘで発生源パケット化装置ＰＤＰＩ１
からＰＳＷに伝送されるパケットの数の値であり、ｆｄ
（ｘ）はＩＤＳ１からのパケットが受信される同じリン
ク上の目的地パケット化デバイスＰＤＰＯ２における時
間ｘにおいてＰＳＷから受信されるパケットの数の値で
あり、ｆｄ' （ｘ）、ｆｄ''（ｘ）およびｆｄ'''
（ｘ）はＩＤＳ１からのパケットが受信されるリンクと
異なる各リンク上の目的地パケット化デバイスＰＤＰＯ
２における時間ｘにおけるＰＳＷから受信されるパケッ
トの数の値である。位相影響関数ｃ（ｆ，ｘ）は、上記
長さＳを有する間隔におけるξの値に対してｗ（ξ）に
よって加重され、ｘに対して対称的に延在している位相
分布ｆ（ξ）の値の合計である。位相分布ｆ（ξ）は、
この長さＳに等しい周期で周期的である。それ故、ｆ
（ξ）が０とＳとの間のξを有する基準間隔Ｒにおいて
知られているとき、 ｃ（ｆ，ｘ）＝ｃ０（ｆ，ｘ）＋ｃ１（ｆ，ｘ）＋ｃ２
（ｆ，ｘ）＋ｃ３（ｆ，ｘ） であり、ｃ０（ｆ，ｘ）＝２ｆ（ｘ）はｘにおける位相
分布の影響を表す。

【００４８】

【数３】 は、基準間隔Ｒの左の第１の拡張間隔における位相分布
の影響を表し、

【数４】 は、基準間隔Ｒ中の位相分布の影響を表し、

【数５】 は、基準間隔Ｒの右の第２の拡張間隔における位相分布
の影響を表す。

【００４９】ここで、既に上述されたようなｒ（ξ）＝
ｉｎｔ（ξ）＋１−ｉｎｔ（１−ξ＋ｉｎｔ（ξ））に
よって、ｉ１，ｉ２，ｉ３およびｉ４の値は、次の通り
である。

【００５０】

【数６】 ＴＳＴＰＲＥＤは、次のように決定される。値ｆ（ｘ）
が３より小さいＴＳＴＰＲＥＤの全ての可能な値ｘに関
して、ｃｄｏ（ｘ）＝ｃ（９ｆｄ＋ｆｄ＋ｆｄ' ＋ｆ
ｄ''＋ｆｄ''' ＋ｆｏ，ｘ）を計算し、ｃｄｏ（ｘ）が
最小値に達するそれらの値ｘのみをＴＳＴＰＲＥＤに関
する可能な値として保持する。ｆｄ（ｘ）に割当てられ
た９の加重は、ｆｄ（ｘ）の高い値を補償するために位
相分布関数ｆｄ' （ｘ）、ｆｄ''（ｘ）およびｆｄ'''
の低い値を避けることに注意すべきである。さらに、パ
ケットは、３つの他のリンクにわたって均等に拡散され
るときより３倍遅くＩＤＳ１に関係したリンクを介して
パケットスイッチＰＳＷのみに転送され、この加重は実
際にｆｄ' （ｘ）、ｆｄ''（ｘ）およびｆｄ''' の合計
した加重の３倍に大きくすべきである。しかしながら、
ｆｄ（ｘ）に割当てられた加重の他の値が、多少変更し
た位相拡張特性を有してリセットタイミングアルゴリズ
ムを均等に良好に実行させることは明らかである。残り
の可能な値ｘに関して、ｃｄ（ｘ）＝ｃ（ｆｄ，ｘ）を
計算し、ｃｄ（ｘ）が最小値ｍｄに達する値ｘのみをＴ
ＳＴＰＲＥＤの可能な値として保持する。この最小値
は、出力パケット化装置におけるパケットのオーバーフ
ローを避けるためにしきい値より小さくすべきである。
ｍｄがこのしきい値より大きいとき、ＩＤＳ１に対する
新しい接続は設定されない。ｘの１つの可能な値のみが
残存する場合、これはＴＳＴＰＲＥＤとして選択され
る。ｘの１以上の可能な値が残存する場合、ｃｏ（ｘ）
＝ｃ（ｆｏ，ｘ）を計算し、ｃｏ（ｘ）が最小値ｍｏに
達するｘの値をＴＳＴＰＲＥＤの値として選択する。

【００５１】ＴＳＴＰＲＥＤのこのように計算した値か
ら、ＴＳＴＰＶＡＬは次のように計算される。全体の位
相影響関数Ｃ（ｆ，ｘ）は次のように計算される。

【００５２】

【数７】 ここで、ｘ＜２５６であるとき：Ｉ１＝ｘ＋２５６＝Ｉ
３およびＩ２＝０＝Ｉ４であり、ｘ＞２５６であると
き：Ｉ１＝５１１＝Ｉ３およびＩ２＝ｘ−２５６＝Ｉ４
である。

【００５３】ＴＳＴＰＶＡＬの各可能な値ｘ、すなわち
各値ＴＳＴＰＲＥＤ＋ｊ×Ｓに関して、ｊは６に等しい
０からｓ−１までの整数であり、ｓおよびＳは既に上述
されており、Ｃ（ｆｏ，ｘ）は計算される。Ｃ（ｆｏ，
ｘ）が最小値に達するｘの値は、ＴＳＴＰＶＡＬに対す
る値として選択される。

【００５４】ＩＤＳ１のバイトがリセット時点でＰＤＰ
Ｉ１に達するとき、リセットパケットおよび次の中間パ
ケットはバッファＢＵＦ１乃至ＢＵＦ４においてバッフ
ァされる必要はないことを注意すべきである。しかしな
がら、リセットパケットがリセット時点ではＰＳＷに送
られず、このリセット時点またはその後のＩＤＳ１の第
１のバッファの到着においてＰＳＷに送られるという事
実により、バッファ動作はバッファＢＵＦ１乃至ＢＵＦ
４において依然必要である。さらに、上記リセットタイ
ミングアルゴリズムにおける位相影響関数ｃｄ（ｘ）の
値がＴＳＴＰＶＡＬのすべての残存する可能な値に対し
て大き過ぎるとき、これらの残存する可能な値ｘの１つ
はＴＳＴＰＶＡＬの値としてランダムに選択されること
ができる。その場合、この接続に対するパケットはＰＳ
Ｗに送られるまでバッファＢＵＦ１乃至ＢＵＦ４におい
てバッファされなければならない。

【００５５】本発明の原理が特定の装置に関して上記説
明されているが、この説明が単なる例示として行われ、
本発明の技術的範囲を限定するものではないことは明瞭
に理解されるべきである。

【図面の簡単な説明】

【図１】パケット化デバイスＰＤＰＩ１乃至ＰＤＰＩＭ
およびＰＤＰＯ１乃至ＰＤＰＯＭを含む本発明によるパ
ケット化装置を有するスイッチングノードのブロック
図。

【図２】図１のスイッチングノードに供給された入力複
合データ流ＣＤＳを示す図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フィリップ・カレンス ベルギー国、ビー − 3320 ホエガール デン、ブス ３、ストープケンストラート 79

Claims (8)

【特許請求の範囲】
1. 【請求項１】 多重化され、入力データ流の一部分を形
   成する対応している各個々のデータ流から個々のパケッ
   ト流のパケットを生成する少なくとも１つのパケット化
   デバイスを含み、前記パケットのそれぞれ１つが前記対
   応している各個々のデータ流の次の１組のデータ部分を
   含んでいるパケット化装置において、 前記パケット化デバイスは、前記１つのパケットの直前
   のパケットが生成された後の実質上の時間間隔に入るも
   のとして前記１組に含まれるべき最後のデータ部分を決
   定する処理手段を含み、前記時間間隔が前記パケットの
   長さに対応していることを特徴とするパケット化装置。
2. 【請求項２】 前記パケットが、前記次のデータ部分を
   含む可変長のデータ部分を有することを特徴とする請求
   項１記載のパケット化装置。
3. 【請求項３】 前記パケットが、前記次のデータ部分を
   少なくとも部分的に含む予め定められた長さのデータ部
   分をそれぞれ有する請求項１記載のパケット化装置。
4. 【請求項４】 前記個々のデータ流のビット速度が実質
   上一定であり、前記各パケットに関しては前記データパ
   ートが予め定められたデータ部分で開始することを特徴
   とする請求項３記載のパケット化装置。
5. 【請求項５】 前記個々のデータ流の前記ビット速度間
   に予め定められた比例が存在し、前記各個々のデータ流
   の前記データ部分が前記入力データ流にわたって実質上
   均等に拡散していることを特徴とする請求項４記載のパ
   ケット化装置。
6. 【請求項６】 パケットスイッチの入力にそれぞれ結合
   され、それにパケットを供給して前記パケットスイッチ
   の出力に切換えられる前記複数のパケット化デバイスを
   含み、同じ個々のパケット流のパケットが前記パケット
   スイッチの同じ出力に切換えられ、前記各パケット化デ
   バイスに対しては供給された前記個々のデータ流の第１
   のパケットの前記最後のデータ部分がランダムに選択さ
   れることを特徴とする請求項１記載のパケット化装置。
7. 【請求項７】 パケットスイッチの入力にそれぞれ結合
   され、それにパケットを供給して前記パケットスイッチ
   の出力に切換えられる前記複数のパケット化デバイスを
   含み、同じ個々のパケット流のパケットが前記パケット
   スイッチの同じ出力に切換えられ、前記各パケット化デ
   バイスに対して供給された前記個々のパケット流の第１
   のパケットの前記最後のデータ部分が、後者の第１のパ
   ケットが切換えられるべきパケットスイッチ出力で利用
   可能な帯域幅によって決定されることを特徴とする請求
   項１記載のパケット化装置。
8. 【請求項８】 前記各パケットは前記パケットスイッチ
   入力から前記パケットスイッチ出力に切換えられるとき
   に予め定められた遅延を受け、前記第１のパケットの前
   記スイッチングの前に、タイミングメッセージが切換え
   られるべき出力から供給されるべき入力に伝送され、前
   記タイミングメッセージはパケットが後者の出力で受信
   される瞬間の時間を示すことによって後者の出力で利用
   可能な前記帯域幅を示し、パケットの数が受信されるこ
   とを特徴とする請求項７記載のパケット化装置。