JPH0846237A - Silicon light-emitting diode - Google Patents
Silicon light-emitting diodeInfo
- Publication number
- JPH0846237A JPH0846237A JP19584494A JP19584494A JPH0846237A JP H0846237 A JPH0846237 A JP H0846237A JP 19584494 A JP19584494 A JP 19584494A JP 19584494 A JP19584494 A JP 19584494A JP H0846237 A JPH0846237 A JP H0846237A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- silicon
- light emitting
- layer
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄いシリコン層へ、電
子と正孔を注入することによる発光デバイスに関するも
のである。FIELD OF THE INVENTION The present invention relates to light emitting devices by injecting electrons and holes into a thin silicon layer.
【０００２】[0002]
【従来の技術】従来、シリコンは間接遷移半導体として
知られ、このようなシリコンを基板として用いた発光ダ
イオードは発光効率が極めて悪かった。したがって、シ
リコンを用いた発光デバイスは、これまでＬＳＩ等の製
作する基板として用いられてきたようなシリコン単結晶
ウェハをそのまま使うのではなく、弗酸の溶液中で陽極
化成して形成される多孔質シリコンを用いるものが提案
されているにすぎなかった。しかし、多孔質シリコン
は、構造上不安定であり、不純物の局部的な添加を行い
ｐｎ接合を作ったり、電極を取り付けて電流を流すなど
のプロセスを従来の半導体デバイスの製造装置で行うに
は難点があった。また、構造上の不安定性から、電流注
入を続けた場合に経時変化するなどの問題があった。2. Description of the Related Art Conventionally, silicon has been known as an indirect transition semiconductor, and a light emitting diode using such silicon as a substrate has extremely poor luminous efficiency. Therefore, a light emitting device using silicon does not use a silicon single crystal wafer that has been used as a substrate for manufacturing an LSI or the like as it is, but forms a porous film formed by anodizing in a solution of hydrofluoric acid. Only those using high quality silicon have been proposed. However, porous silicon is structurally unstable, and it is not possible to perform processes such as local addition of impurities to form a pn junction or attachment of electrodes to flow an electric current in a conventional semiconductor device manufacturing apparatus. There were difficulties. Further, due to structural instability, there is a problem that it changes over time when current injection is continued.
【０００３】[0003]
【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、その目的は、半導体
デバイス製造プロセスで簡単に形成できる、シリコンの
発光デバイスの構造を提供することにある。SUMMARY OF THE INVENTION The present invention has been proposed to remedy the above-mentioned drawbacks, and its object is to provide a structure of a light emitting device of silicon which can be easily formed by a semiconductor device manufacturing process. It is in.
【０００４】[0004]
【課題を解決するための手段】上記の目的を達成するた
め本発明は （１）シリコン基板上に形成された酸化膜と、前記酸化
膜上に形成され発光領域となる薄い上層シリコン層と、
これに延設された厚い上層シリコン層と、前記の両シリ
コン層上に形成された絶縁膜を介して、前記薄い上層シ
リコン層の一方の側部の斜面に接触するように配設され
た導電性膜とを備え、前記発光領域の両側にｐｎ層が形
成され、かつ前記発光領域を形成するシリコン層の厚さ
は３以下ないし１ナノメータ以上であることを特徴とす
るシリコン発光ダイオードを発明の特徴とするものであ
る。 （２）シリコン基板上に形成された酸化膜と、前記酸化
膜上に形成され発光領域となる薄い上層シリコン層と、
これに延設された厚い上層シリコン層と、前記の両シリ
コン層上に形成された絶縁膜とを備え、前記薄い上層シ
リコン層上面の絶縁膜に窓を設け、前記窓を介して発光
領域に接触するように導電性膜を設け、前記発光領域を
挟んでｐｎ層が形成され、かつ前記発光領域を形成する
シリコン層の厚さは３以下ないし１ナノメータ以上であ
ることを特徴とするシリコン発光ダイオードを発明の特
徴とするものである。 （３）シリコン基板上に形成された酸化膜と、前記酸化
膜上に形成され発光領域となる薄い上層シリコン層と、
この両側に延設された厚い上層シリコン層と、前記シリ
コン層上に形成された絶縁膜とを備え、前記厚い上層シ
リコン層上面にそれぞれ電極が形成され、前記薄い上層
シリコン層の発光領域を挟んでｐｎ層が形成され、かつ
前記発光領域を形成するシリコン層の厚さは３以下ない
し１ナノメータ以上であることを特徴とするシリコン発
光ダイオードを発明の特徴とするものである。To achieve the above object, the present invention provides (1) an oxide film formed on a silicon substrate, and a thin upper silicon layer formed on the oxide film to serve as a light emitting region,
A conductive layer disposed so as to come into contact with a slope on one side of the thin upper silicon layer via a thick upper silicon layer extending therethrough and an insulating film formed on both of the silicon layers. And a pn layer is formed on both sides of the light emitting region, and the thickness of the silicon layer forming the light emitting region is 3 or less to 1 nanometer or more. It is a feature. (2) An oxide film formed on a silicon substrate, and a thin upper silicon layer formed on the oxide film to serve as a light emitting region,
A thick upper silicon layer extended to this and an insulating film formed on both of the silicon layers are provided, a window is provided in the insulating film on the upper surface of the thin upper silicon layer, and a light emitting region is formed through the window. A silicon light emitting device, wherein a conductive film is provided so as to be in contact with the light emitting region, a pn layer is formed so as to sandwich the light emitting region, and a thickness of a silicon layer forming the light emitting region is 3 or less to 1 nanometer or more. A diode is a feature of the invention. (3) An oxide film formed on the silicon substrate, and a thin upper silicon layer formed on the oxide film to serve as a light emitting region,
A thick upper silicon layer extending on both sides and an insulating film formed on the silicon layer are provided, electrodes are formed on the upper surface of the thick upper silicon layer, and a light emitting region of the thin upper silicon layer is sandwiched therebetween. According to another aspect of the present invention, there is provided a silicon light emitting diode in which a pn layer is formed, and the thickness of the silicon layer forming the light emitting region is 3 or less to 1 nanometer or more.
【０００５】[0005]
【作用】本発明は薄層シリコン層の両側にｐ型，ｎ型の
半導体を配設したことにより、他のシリコン基板を用い
た能動素子と併用を可能とすることができる。According to the present invention, by arranging p-type and n-type semiconductors on both sides of the thin silicon layer, it can be used together with an active element using another silicon substrate.
【０００６】[0006]
【実施例】次に本発明の実施例について説明する。 （実施例１）図１に本発明原理となる薄層シリコンから
のフォトルミネッセンスのスペクトル特性とその積分強
度の薄いシリコン厚さ依存性を示す。図では、薄いシリ
コン層（２Ｄシリコン層）の膜厚をパラメータとして相
対強度を比較してある。約２２Å（２．２ナノメータ）
で最も強いフォトルミネッセンス強度が得られる。図１
（ａ）は膜厚が２２Å以下の場合、（ｂ）は２２Å以上
の場合について示したものである。これは、ＳＩＭＯＸ
ウェハ上の上層シリコン層を薄層化し、数十Åとし、こ
れに５ｍＷのパワーのアルゴンイオンレーザー光（４８
８０Åの波長）を直径１００μｍに絞って照射した場合
の発光を分光したものである。図から明らかなように、
シリコンのバンドギャップエネルギーの約１．１ｅＶよ
りもはるかに大きいエネルギーの発光が観測されてい
る。また、その発光強度もかなり大きなものとなってい
る。図１（ｃ）にフォトルミネッセンスの積分強度の上
層の薄いシリコン層厚依存性を示す（この結果は、スペ
クトルのピークの強度をとってもほとんどかわらな
い）。図からわかるように、上層シリコンの膜厚が約２
０Å程度で最も強い発光が観測され、３０Åを越える膜
厚になると発光強度は急激に低下する。また、上層のシ
リコン層の膜厚の均一性を良くすると１０Å程度の薄い
膜厚での発光強度が増加する。したがって、３０Å以下
の膜厚で効率の良い発光が得られることになる。この発
光には、薄層シリコンの量子化レベルとシリコンとシリ
コン酸化膜の界面に存在する発光レベルとが関与してい
ると考えられる。この結果より、図２に示すような、工
程で図２（ｃ）のような構造を形成すると、発光デバイ
スができる。以下に、この形成工程について図２の断面
構造図を用いて説明する。また、上記の結果では、４８
８０Åの波長の光で励起したルミネッセンスを見ている
が、励起光の波長を短波長化すれば、発光強度が最も強
くなる上層シリコン層の膜厚は薄い方にずれることも考
えられる。EXAMPLES Next, examples of the present invention will be described. (Embodiment 1) FIG. 1 shows the spectral characteristics of photoluminescence from thin layer silicon, which is the principle of the present invention, and the thin silicon thickness dependence of its integrated intensity. In the figure, the relative intensities are compared using the thickness of the thin silicon layer (2D silicon layer) as a parameter. About 22Å (2.2 nanometers)
The highest photoluminescence intensity can be obtained. FIG.
(A) shows the case where the film thickness is 22 Å or less, and (b) shows the case where the film thickness is 22 Å or more. This is SIMOX
The upper silicon layer on the wafer was thinned to several tens of liters, and an argon ion laser beam (48 m
The wavelength is 80 Å) and the emitted light is condensed when the diameter is reduced to 100 μm. As is clear from the figure,
Emission of energy much larger than about 1.1 eV of the band gap energy of silicon has been observed. Moreover, its emission intensity is also considerably high. FIG. 1 (c) shows the dependence of the integrated intensity of photoluminescence on the thin silicon layer thickness of the upper layer (this result hardly changes the intensity of the peak of the spectrum). As can be seen from the figure, the film thickness of the upper silicon layer is about 2
The strongest light emission is observed at about 0Å, and the emission intensity drops sharply when the film thickness exceeds 30Å. Further, if the uniformity of the film thickness of the upper silicon layer is improved, the emission intensity at a thin film thickness of about 10Å increases. Therefore, efficient light emission can be obtained with a film thickness of 30 Å or less. It is considered that this light emission involves the quantization level of thin-layer silicon and the light emission level existing at the interface between silicon and the silicon oxide film. From this result, a light emitting device can be formed by forming the structure as shown in FIG. 2C in the process as shown in FIG. Hereinafter, this forming step will be described with reference to the sectional structural view of FIG. Moreover, in the above result, 48
Although we are looking at luminescence excited by light with a wavelength of 80 Å, it is conceivable that if the wavelength of the excitation light is shortened, the film thickness of the upper silicon layer where the emission intensity becomes the strongest shifts to the thinner one.
【０００７】図２（ａ）に示すように、ＳＯＩ基板、た
とえばＳＩＭＯＸ基板を用い（シリコン基板１上に埋め
込み酸化膜２が形成され、さらにその上に上層シリコン
層３がある構造）、上層シリコン層３をその上に形成し
たシリコン酸化膜などの層４を加工マスクにして加工
し、薄い上層シリコン層の一部５を露出させる。図で
は、薄層シリコン部６と厚いシリコン層部７の２つの膜
厚領域を形成しているが、これは、薄いシリコン部６は
発光領域、厚いシリコン領域は電極部への接続する導電
部領域を形成するためのものである。薄いシリコン層６
は抵抗が高いので、効率を高めるためにこのような構造
としたものであり、本質ではない。したがって、厚いシ
リコン層部７はなくてもよい。また、図１のデータより
明らかなように、薄いシリコン層の膜厚は、約２２Åに
しておくのが発光効率の点で良い（以下の実施例でもこ
の点は共通）。次に、ポリシリコン等の導電性膜８を形
成し、さらにパターン形成して図２（ｂ）のように、上
部シリコン層の露出部５と接続して、かつ薄いシリコン
層６を覆うようにする。このとき、ポリシリコンにはｎ
型あるいはｐ型を与える不純物を添加しておく。これ
は、ポリシリコン膜形成中に添加することも可能である
し、膜形成後に気相からの拡散やイオン注入により添加
することもできる。さらに、パターン形成されたポリシ
リコン膜８をマスクとして、ポリシリコン層８に覆われ
ていない部分（図２の場合は、厚いシリコン層部７に対
応する電極との接続部領域）にイオン注入法などにより
ｐ型あるいはｎ型を与える不純物をドーピングし活性化
させる。このとき、ポリシリコン８の型とは反対の型を
与える不純物を添加する（たとえば、ポリシリコンがｎ
型の場合は、ｐ型を与える不純物を添加）。また、ここ
でイオン注入法を用いると、ポリシリコン層にも不純物
が添加されるので、前もってポリシリコン層に添加して
おく不純物の量は、後にイオン注入される量よりも多く
しておく必要があることは言うまでもない。次に、全体
に絶縁性膜９を形成し、上層シリコン層３の電極取り出
し部、ここでは厚いシリコン層部７上とポリシリコン部
８上に窓を開口し、これらに接続する電極１０，１１を
形成する（図２（ｃ））。このような構成とすることに
より、ポリシリコンがマスクとなり不純物導入が成され
ない薄層シリコン層部６をｉ層（低濃度層）とするｐｉ
ｎダイオードが形成できる。As shown in FIG. 2A, an SOI substrate, for example, a SIMOX substrate is used (a structure in which a buried oxide film 2 is formed on a silicon substrate 1 and an upper silicon layer 3 is formed on the buried oxide film 2). The layer 3 is processed using the layer 4 such as a silicon oxide film formed thereon as a processing mask to expose a part 5 of the thin upper silicon layer. In the figure, two thin film thickness regions, a thin silicon portion 6 and a thick silicon layer portion 7, are formed. This is because the thin silicon portion 6 is a light emitting region and the thick silicon region is a conductive portion that is connected to an electrode portion. It is for forming a region. Thin silicon layer 6
Has a high resistance, so it has such a structure for increasing efficiency, and is not essential. Therefore, the thick silicon layer portion 7 may be omitted. Further, as is clear from the data in FIG. 1, it is good to set the thickness of the thin silicon layer to about 22 Å in terms of light emission efficiency (this point is common to the following examples). Next, a conductive film 8 of polysilicon or the like is formed and further patterned to connect with the exposed portion 5 of the upper silicon layer and cover the thin silicon layer 6 as shown in FIG. 2B. To do. At this time, the polysilicon has n
An impurity that imparts p-type or p-type is added in advance. This can be added during the formation of the polysilicon film, or can be added by diffusion from the gas phase or ion implantation after the film formation. Further, using the patterned polysilicon film 8 as a mask, an ion implantation method is applied to a portion not covered with the polysilicon layer 8 (in the case of FIG. 2, a connection portion area with the electrode corresponding to the thick silicon layer portion 7). For example, impurities that give a p-type or an n-type are doped and activated. At this time, an impurity giving a type opposite to the type of polysilicon 8 is added (for example, polysilicon is n
In the case of a mold, an impurity that gives p-type is added). Further, if the ion implantation method is used here, impurities are also added to the polysilicon layer. Therefore, the amount of impurities to be added to the polysilicon layer in advance must be larger than the amount to be ion-implanted later. It goes without saying that there is. Next, an insulating film 9 is formed on the entire surface, a window is opened on the electrode lead-out portion of the upper silicon layer 3, that is, on the thick silicon layer portion 7 and the polysilicon portion 8 in this case, and electrodes 10 and 11 connected to them are formed. Are formed (FIG. 2C). With this structure, the thin silicon layer portion 6 in which impurities are not introduced by using polysilicon as a mask is an i layer (low concentration layer) pi
An n diode can be formed.
【０００８】次に、この素子の動作原理について説明す
る。たとえば、ポリシリコン８をｎ型、厚い上層シリコ
ン層７をｐ型とすると、ポリシリコン側に厚いシリコン
層に対して正の電圧を印加すれば、電子がポリシリコン
８と薄い上層シリコン層６との接続部５から注入され、
また正孔が厚いシリコン層７の領域から注入され、低濃
度薄層シリコン層６の中で再結合する。図１ではフォト
ルミネッセンスの測定であるので、光照射で電子と正孔
を生成したが、図２の構成では電流による注入により、
電子と正孔を生成したことになる。したがって、この電
子と正孔が注入された領域のシリコンの膜厚が図１で示
した例と同様な膜厚（約３０Å以下）であれば、図１と
同様な発光が見られることになる。図２の実施例では薄
い上層シリコン層６の側面を電流注入面としているの
で、発光の強度を高めるためには、印加電圧を高めて注
入電流を増やす方法もあるが、リソグラフィーでのパタ
ーンを工夫して、側面の面積（接合面積）を増やして電
流量を増やす方法を用いれば良い。また、この実施例で
は、熱処理などにより、ポリシリコン８から薄層シリコ
ン層６に不純物が拡散し、薄層シリコン層のポリシリコ
ンに接続する部分が高濃度の不純物添加領域になること
もあるが、特に問題はない。上記の実施例や以下に示す
実施例でも接続されるシリコン層の低抵抗化を考慮し
て、高濃度不純物領域を設けているが、これは本質的で
はない。ダイオードの構成として、薄層シリコン層６を
間に挟んで、両側にｐ型とｎ型を与える半導体層があれ
ば十分である。Next, the operating principle of this element will be described. For example, if the polysilicon 8 is an n-type and the thick upper silicon layer 7 is a p-type, when a positive voltage is applied to the thick silicon layer on the polysilicon side, electrons are generated between the polysilicon 8 and the thin upper silicon layer 6. Injected from the connection part 5 of
In addition, holes are injected from the region of the thick silicon layer 7 and recombine in the low concentration thin silicon layer 6. Since the photoluminescence measurement is performed in FIG. 1, electrons and holes are generated by light irradiation, but in the configuration of FIG.
This means that electrons and holes have been generated. Therefore, if the thickness of the silicon in the region where the electrons and holes are injected is the same as that of the example shown in FIG. 1 (about 30 Å or less), light emission similar to that of FIG. 1 is observed. . Since the side surface of the thin upper silicon layer 6 is used as the current injection surface in the embodiment of FIG. 2, there is also a method of increasing the applied voltage to increase the injection current in order to increase the intensity of light emission, but a pattern for lithography is devised. Then, a method of increasing the area of the side surface (junction area) to increase the amount of current may be used. Further, in this embodiment, impurities may be diffused from the polysilicon 8 to the thin silicon layer 6 by heat treatment or the like, and a portion of the thin silicon layer connected to the polysilicon may become a high-concentration impurity added region. , There is no particular problem. The high-concentration impurity regions are provided in the above-described embodiments and the following embodiments in consideration of the low resistance of the silicon layer to be connected, but this is not essential. It is sufficient for the structure of the diode to have a semiconductor layer for providing p-type and n-type on both sides with the thin silicon layer 6 interposed therebetween.
【０００９】（実施例２）図３は本発明の第２の実施例
を示す。図において、１は単結晶シリコン、２は埋め込
み酸化シリコン膜、３は上層単結晶シリコン層、４は酸
化シリコン膜、５は薄い上層シリコン層の露出部、６は
薄い上層シリコン層の領域、７は厚い上層シリコン層の
領域、８はポリシリコン層、９は層間絶縁膜、１０は接
続配線用電極、１１は接続配線用電極を示す。上記の実
施例１では、電極との接続層の低抵抗化のための不純物
導入をイオン注入で行うことを考えて、薄層シリコン層
部６の上にポリシリコン層８を貼付ける構造とした。こ
れは、薄層シリコン層に多量の不純物イオンを注入する
と多結晶化して、抵抗が高くなってしまうことを懸念し
てのものであるが、図３に示すように、ポリシリコン層
８を薄層シリコン層部６の上に形成しない構造でも、不
純物の導入方法を工夫すれば低抵抗化できる。また、基
板形成時にシリコン層に不純物を多く添加しておくこと
もできる。他に、気相からの拡散で不純物を導入するこ
ともできる。この場合の構成としては、実施例１との比
較で説明すると、ポリシリコンをｎ型、厚い上層シリコ
ン層とそれに接続する薄いシリコン層を高不純物濃度の
ｐ型とし、ポリシリコン側に厚いシリコン層に対して正
の電圧を印加すれば、電子が薄い上層シリコン層との接
続部５から注入され、また正孔が厚いシリコン層に接続
する高不純物濃度の薄層シリコン層から注入され、ポリ
シリコン層の下部の低濃度の薄層シリコン層の中で再結
合し発光する。この構造では、発光層となる薄いシリコ
ン層の上に、電極であるポリシリコン層が無いので、発
光した光を効率良く外部に取り出すことができる。ま
た、言うまでもないが、イオン注入のマスクとして透明
なシリコン酸化膜や窒化膜を薄いシリコン層の上に形成
し保護しておけば、電極との接続層に不純物のイオン注
入することができる。(Embodiment 2) FIG. 3 shows a second embodiment of the present invention. In the figure, 1 is monocrystalline silicon, 2 is a buried silicon oxide film, 3 is an upper monocrystalline silicon layer, 4 is a silicon oxide film, 5 is an exposed portion of a thin upper silicon layer, 6 is a region of a thin upper silicon layer, 7 Indicates a thick upper silicon layer region, 8 indicates a polysilicon layer, 9 indicates an interlayer insulating film, 10 indicates a connection wiring electrode, and 11 indicates a connection wiring electrode. In the above-described Example 1, the structure in which the polysilicon layer 8 is pasted on the thin silicon layer portion 6 is considered in consideration of ion implantation for impurity introduction for lowering the resistance of the connection layer with the electrode. . This is because there is a concern that when a large amount of impurity ions are implanted into the thin silicon layer, the thin film is polycrystallized and the resistance becomes high. However, as shown in FIG. Even if the structure is not formed on the layer silicon layer portion 6, the resistance can be lowered by devising the method of introducing the impurities. Further, a large amount of impurities can be added to the silicon layer when the substrate is formed. Alternatively, the impurities can be introduced by diffusion from the gas phase. The structure in this case will be described in comparison with the first embodiment. The polysilicon is n-type, the thick upper silicon layer and the thin silicon layer connected thereto are p-type with a high impurity concentration, and the thick silicon layer on the polysilicon side. When a positive voltage is applied to the polysilicon, electrons are injected from the connection portion 5 with the thin upper silicon layer, and holes are injected from the high impurity concentration thin silicon layer connected to the thick silicon layer. It recombines and emits light in the low concentration thin silicon layer below the layer. In this structure, since the polysilicon layer which is the electrode is not provided on the thin silicon layer which is the light emitting layer, the emitted light can be efficiently extracted to the outside. Needless to say, if a transparent silicon oxide film or nitride film is formed on the thin silicon layer and protected as a mask for ion implantation, impurities can be ion-implanted into the connection layer with the electrode.
【００１０】（実施例３）図４は本発明の第３の実施例
を示す。図において、１は単結晶シリコン、２は埋め込
み酸化シリコン膜、３は上層単結晶シリコン層、４は酸
化シリコン膜、６は薄い上層シリコン層の領域、７は厚
い上層シリコン層の領域、８はポリシリコン層、９は層
間絶縁膜、１０は接続配線用電極、１１は接続配線用電
極、１２は上層シリコン層に開口した窓を示す。上記の
実施例１，２では、薄いシリコン層に対するポリシリコ
ンからの電流注入部を薄いシリコン層の側面に取った
が、図４の断面構造図に示すように、薄いシリコン層６
の上部に開口した窓１２を通して薄いシリコン層とポリ
シリコン層８を接触させる方法を用いることもできる。
この構造では、上記の実施例１，２と比較して、薄いシ
リコン層と電極との良好な（低い接続抵抗を有した）接
続が容易にできる。(Embodiment 3) FIG. 4 shows a third embodiment of the present invention. In the figure, 1 is single crystal silicon, 2 is a buried silicon oxide film, 3 is an upper single crystal silicon layer, 4 is a silicon oxide film, 6 is a region of a thin upper silicon layer, 7 is a region of a thick upper silicon layer, and 8 is a region. A polysilicon layer, 9 is an interlayer insulating film, 10 is a connection wiring electrode, 11 is a connection wiring electrode, and 12 is a window opened in the upper silicon layer. In Embodiments 1 and 2 described above, the current injection portion from polysilicon to the thin silicon layer is provided on the side surface of the thin silicon layer. However, as shown in the sectional structure diagram of FIG.
It is also possible to use a method in which a thin silicon layer and a polysilicon layer 8 are brought into contact with each other through a window 12 opened at the upper part of.
In this structure, as compared with the above-described first and second embodiments, good (having a low connection resistance) connection between the thin silicon layer and the electrode can be facilitated.
【００１１】（実施例４）図５は本発明の第４の実施例
を示す。図において、１は単結晶シリコン、２は埋め込
み酸化シリコン膜、３は上層単結晶シリコン層、４は酸
化シリコン膜、６は薄い上層シリコン層の領域、９は層
間絶縁膜、１３は厚い上層シリコン層の領域、１４は厚
い上層シリコン層の領域、１５は接続配線用電極、１６
は接続配線用電極を示す。上記の実施例１，２，３はｐ
ｉｎダイオードの片側（ｐあるいはｎ型を与える部分と
してポリシリコンを用い、対向側としてＳＯＩ基板の厚
いシリコン層を用いているが、ｐ，ｎ双方をＳＯＩ基板
の厚いシリコン層を用いることもできる。すなわち、図
５（ａ）のように、２箇所の厚いシリコン層１３，１４
が薄いシリコン層６を介してのみ接続され、周囲は同じ
ように相互に薄いシリコン層に囲まれている（すなわ
ち、島状に厚いシリコン層が形成され、その島が交互に
ｐ型，ｎ型になっており、そのｐ型の島とｎ型の島の間
に電圧を印加すると、島の間を取り巻いている薄いシリ
コン層に電流が流れ発光する構造）か、完全に絶縁され
ている（図５（ａ）では示していないが、シリコン層が
埋め込み酸化膜２の上まで除去されつくされた構造とす
ることで形成できる）構成とする。ここで、表面保護層
等を用いた不純物添加法により、選択的にシリコン層の
厚い領域１３をたとえば高不純物濃度のｐ型に、１４を
高不純物濃度のｎ型にする。このとき、薄いシリコン層
６の領域は全領域低不純物濃度となるようにしても良い
し、部分的に低不純物濃度領域を残すように不純物導入
しても良い。このような選択的な不純物の添加は、シリ
コン酸化膜やポリシリコン等をマスクとした上述のイオ
ン注入技術等で容易に行うことができることは言うまで
もない。次に、全体に絶縁性膜９を形成し、上層シリコ
ン層１３，１４の電極取り出し部に接続する電極１５，
１６を形成する（図５（ｂ））。このような構成とする
ことにより、薄層シリコン層部６をｉ層（低濃度層）と
するｐｉｎダイオードが形成できる。(Fourth Embodiment) FIG. 5 shows a fourth embodiment of the present invention. In the figure, 1 is single crystal silicon, 2 is a buried silicon oxide film, 3 is an upper single crystal silicon layer, 4 is a silicon oxide film, 6 is a region of a thin upper silicon layer, 9 is an interlayer insulating film, and 13 is a thick upper silicon layer. Layer region, 14 is a region of thick upper silicon layer, 15 is a connection wiring electrode, 16
Indicates an electrode for connection wiring. The above Examples 1, 2, and 3 are p
Although one side of the in diode (polysilicon is used as the part that gives the p or n type and the thick silicon layer of the SOI substrate is used as the opposite side, the thick silicon layer of the SOI substrate can be used for both p and n). That is, as shown in FIG. 5A, two thick silicon layers 13 and 14 are formed.
Are connected only through the thin silicon layer 6, and the surroundings are also surrounded by thin silicon layers in the same manner (that is, thick silicon layers are formed in an island shape, and the islands are alternately p-type and n-type). When a voltage is applied between the p-type island and the n-type island, a current flows through the thin silicon layer surrounding the islands to emit light) or is completely insulated ( Although not shown in FIG. 5A, it can be formed by a structure in which the silicon layer is removed up to the top of the buried oxide film 2). Here, the thick region 13 of the silicon layer is selectively changed to, for example, a high impurity concentration p-type and 14 is changed to a high impurity concentration n-type by an impurity addition method using a surface protective layer or the like. At this time, the region of the thin silicon layer 6 may have a low impurity concentration in the entire region, or impurities may be introduced so that the low impurity concentration region is partially left. It goes without saying that such selective addition of impurities can be easily performed by the above-mentioned ion implantation technique using a silicon oxide film, polysilicon or the like as a mask. Next, the insulating film 9 is formed on the entire surface, and the electrodes 15, which are connected to the electrode lead-out portions of the upper silicon layers 13 and 14,
16 is formed (FIG. 5B). With such a configuration, a pin diode having the thin silicon layer portion 6 as an i layer (low concentration layer) can be formed.
【００１２】上記の１から４までの実施例の発光ダイオ
ード素子は、シリコン基板を土台としたＳＯＩウェハ上
に形成できるので、シリコンを基板とする能動素子であ
るＭＯＳ型トランジスタやバイポーラトランジスタ等の
素子と同じウェハ上に（素子形成領域には、基板のシリ
コンを用いても良いし、ＳＯＩの上層シリコン層を用い
ても良いことは言うまでもない）作製することができ
る。作製の工程も一部共用化できることも言うまでもな
い。また、受光デバイスを同じウェハ上に搭載すれば、
光信号を介して素子間の信号のやり取りに用いることが
でき、光信号と電気信号を併用した回路素子ができる。
ここで、受光素子としては、ゲルマニウムや化合物半導
体の素子をヘテロエピ成長させたりはりつけたりして用
いることもできるが、シリコンのフォトダイオードを用
いるのが、回路素子作製のための一貫工程として利点が
ある。また、上記の実施例では、シリコン基板をベース
としたＳＯＩウェハを例にとって説明したが、他のフッ
化カルシウム等の絶縁体やバンドギャップの広い半導体
上に形成された単結晶シリコンを２２Å程度に薄層化し
て用いても良いことは言うまでもない。Since the light emitting diode devices of the above-mentioned first to fourth embodiments can be formed on an SOI wafer having a silicon substrate as a base, devices such as MOS type transistors and bipolar transistors which are active devices using silicon as a substrate. Can be manufactured on the same wafer as the above (needless to say, the silicon of the substrate may be used in the element formation region, or the upper silicon layer of the SOI may be used). It goes without saying that part of the manufacturing process can be shared. Also, if the light receiving device is mounted on the same wafer,
It can be used for exchanging signals between elements via an optical signal, and a circuit element using both an optical signal and an electric signal can be formed.
Here, as the light receiving element, an element of germanium or a compound semiconductor can be used by heteroepitaxial growth or gluing, but using a silicon photodiode is advantageous as an integrated process for manufacturing a circuit element. . Further, in the above-mentioned embodiment, the SOI wafer based on the silicon substrate is described as an example. However, single crystal silicon formed on another insulator such as calcium fluoride or a semiconductor having a wide band gap is reduced to about 22 Å. It goes without saying that it may be used in a thin layer.
【００１３】[0013]
【発明の効果】以上説明したように、本発明では、薄層
シリコン層の両側にｐ型，ｎ型の半導体を接続したダイ
オード構造により、発光ダイオードとするものであり、
従来シリコンではできなかった発光素子を提供し、他の
シリコン基板を用いた能動素子と併用することを可能に
するものである。さらに本発明は、発光ダイオードとし
て構成が簡単で、製造も容易である効果を有する。As described above, according to the present invention, the light emitting diode has the diode structure in which the p-type and n-type semiconductors are connected to both sides of the thin silicon layer.
The present invention provides a light-emitting element that could not be conventionally made with silicon, and enables it to be used together with an active element using another silicon substrate. Further, the present invention has an effect that the structure of the light emitting diode is simple and the manufacturing is easy.
【図１】フォトルミネッセンス測定による発光スペクト
ルおよびその相対強度と膜厚の関係を示す図。図では薄
いシリコン層の膜厚をパラメータとしてある。（ａ）は
Ｓｉ膜厚が２２Å以下の場合、（ｂ）は膜厚が２２Å以
上の場合、（ｃ）はフォトルミネッセンススペクトルの
積分強度の膜厚依存性を示すFIG. 1 is a diagram showing a relationship between an emission spectrum by photoluminescence measurement and its relative intensity and film thickness. In the figure, the thickness of the thin silicon layer is used as a parameter. (A) shows the Si film thickness of 22 Å or less, (b) shows the film thickness of 22 Å or more, and (c) shows the film thickness dependence of the integrated intensity of the photoluminescence spectrum.
【図２】本発明の第１の実施例で、（ａ）〜（ｃ）は製
造工程を示す。FIG. 2 is a first embodiment of the present invention, in which (a) to (c) show manufacturing steps.
【図３】本発明の第２の実施例を示す。FIG. 3 shows a second embodiment of the present invention.
【図４】本発明の第３の実施例を示す。FIG. 4 shows a third embodiment of the present invention.
【図５】本発明の第４の実施例を示し、（ａ），（ｂ）
は製造工程を示す。FIG. 5 shows a fourth embodiment of the present invention, (a), (b)
Indicates a manufacturing process.
１ 単結晶シリコン ２ 埋め込み酸化シリコン膜 ３ 上層単結晶シリコン層 ４ 酸化シリコン膜 ５ 薄い上層シリコン層の露出部 ６ 薄い上層シリコン層の領域 ７ 厚い上層シリコン層の領域 ８ ポリシリコン層 ９ 層間絶縁膜 １０ 接続配線用電極 １１ 接続配線用電極 １２ 上層シリコン層に開口した窓 １３ 厚い上層シリコン層の領域 １４ 厚い上層シリコン層の領域 １５ 接続配線用電極 １６ 接続配線用電極 1 Single Crystal Silicon 2 Buried Silicon Oxide Film 3 Upper Single Crystal Silicon Layer 4 Silicon Oxide Film 5 Exposed Area of Thin Upper Silicon Layer 6 Thin Upper Silicon Layer Region 7 Thick Upper Silicon Layer Region 8 Polysilicon Layer 9 Interlayer Insulating Film 10 Electrode for connection wiring 11 Electrode for connection wiring 12 Window opened in upper silicon layer 13 Area of thick upper silicon layer 14 Area of thick upper silicon layer 15 Connection wiring electrode 16 Connection wiring electrode
Claims (3)
前記酸化膜上に形成され発光領域となる薄い上層シリコ
ン層と、これに延設された厚い上層シリコン層と、前記
の両シリコン層上に形成された絶縁膜を介して、前記薄
い上層シリコン層の一方の側部の斜面に接触するように
配設された導電性膜とを備え、前記発光領域の両側にｐ
ｎ層が形成され、かつ前記発光領域を形成するシリコン
層の厚さは３以下ないし１ナノメータ以上であることを
特徴とするシリコン発光ダイオード。1. An oxide film formed on a silicon substrate,
The thin upper silicon layer, which is formed on the oxide film and serves as a light emitting region, the thick upper silicon layer extended to the thin silicon layer, and the insulating film formed on both of the silicon layers. A conductive film disposed so as to come into contact with the slope on one side of the light emitting region.
A silicon light emitting diode, wherein an n layer is formed and a thickness of a silicon layer forming the light emitting region is 3 or less to 1 nanometer or more.
前記酸化膜上に形成され発光領域となる薄い上層シリコ
ン層と、これに延設された厚い上層シリコン層と、前記
の両シリコン層上に形成された絶縁膜とを備え、前記薄
い上層シリコン層上面の絶縁膜に窓を設け、前記窓を介
して発光領域に接触するように導電性膜を設け、前記発
光領域を挟んでｐｎ層が形成され、かつ前記発光領域を
形成するシリコン層の厚さは３以下ないし１ナノメータ
以上であることを特徴とするシリコン発光ダイオード。2. An oxide film formed on a silicon substrate,
The thin upper silicon layer includes a thin upper silicon layer formed on the oxide film to be a light emitting region, a thick upper silicon layer extended to the light emitting region, and an insulating film formed on both the silicon layers. A window is provided in the insulating film on the upper surface, a conductive film is provided so as to be in contact with the light emitting region through the window, a pn layer is formed with the light emitting region interposed therebetween, and the thickness of the silicon layer forming the light emitting region. The silicon light emitting diode is characterized in that the length is 3 or less or 1 nanometer or more.
前記酸化膜上に形成され発光領域となる薄い上層シリコ
ン層と、この両側に延設された厚い上層シリコン層と、
前記シリコン層上に形成された絶縁膜とを備え、前記厚
い上層シリコン層上面にそれぞれ電極が形成され、前記
薄い上層シリコン層の発光領域を挟んでｐｎ層が形成さ
れ、かつ前記発光領域を形成するシリコン層の厚さは３
以下ないし１ナノメータ以上であることを特徴とするシ
リコン発光ダイオード。3. An oxide film formed on a silicon substrate,
A thin upper silicon layer formed on the oxide film to be a light emitting region, and thick upper silicon layers extending on both sides thereof,
An insulating film formed on the silicon layer, electrodes are formed on the upper surface of the thick upper silicon layer, pn layers are formed with the light emitting region of the thin upper silicon layer sandwiched therebetween, and the light emitting region is formed. The thickness of the silicon layer is 3
A silicon light-emitting diode having a thickness of the following to 1 nanometer or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19584494A JPH0846237A (en) | 1994-07-27 | 1994-07-27 | Silicon light-emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19584494A JPH0846237A (en) | 1994-07-27 | 1994-07-27 | Silicon light-emitting diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846237A true JPH0846237A (en) | 1996-02-16 |
Family
ID=16347956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19584494A Pending JPH0846237A (en) | 1994-07-27 | 1994-07-27 | Silicon light-emitting diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846237A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536850A (en) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | Silicon light emitting device and method of manufacturing the same |
| JP2008205006A (en) * | 2007-02-16 | 2008-09-04 | Hitachi Ltd | Semiconductor light-emitting element, optoelectronic integrated circuit using the same, and method for manufacturing optoelectronic integrated circuit |
| WO2010110781A1 (en) * | 2009-03-23 | 2010-09-30 | Hewlett-Packard Development Company, L.P. | Indirect-bandgap-semiconductor, light-emitting diode |
| US8284345B2 (en) | 2008-11-06 | 2012-10-09 | Hamamatsu Photonics K.K. | Silicon light-emitting element |
| WO2013002023A1 (en) * | 2011-06-28 | 2013-01-03 | 株式会社日立製作所 | Silicon-germanium light-emitting element |
| US10418523B2 (en) | 2015-03-26 | 2019-09-17 | Lg Innotek Co., Ltd. | Light-emitting device and light-emitting device package |
-
1994
- 1994-07-27 JP JP19584494A patent/JPH0846237A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536850A (en) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | Silicon light emitting device and method of manufacturing the same |
| JP2008205006A (en) * | 2007-02-16 | 2008-09-04 | Hitachi Ltd | Semiconductor light-emitting element, optoelectronic integrated circuit using the same, and method for manufacturing optoelectronic integrated circuit |
| US8284345B2 (en) | 2008-11-06 | 2012-10-09 | Hamamatsu Photonics K.K. | Silicon light-emitting element |
| WO2010110781A1 (en) * | 2009-03-23 | 2010-09-30 | Hewlett-Packard Development Company, L.P. | Indirect-bandgap-semiconductor, light-emitting diode |
| US8471270B2 (en) | 2009-03-23 | 2013-06-25 | Hewlett-Packard Development Company, L.P. | Indirect-bandgap-semiconductor, light-emitting diode |
| WO2013002023A1 (en) * | 2011-06-28 | 2013-01-03 | 株式会社日立製作所 | Silicon-germanium light-emitting element |
| JP2013012547A (en) * | 2011-06-28 | 2013-01-17 | Hitachi Ltd | Silicon and germanium light-emitting element |
| US9287456B2 (en) | 2011-06-28 | 2016-03-15 | Hitachi, Ltd. | Silicon-germanium light-emitting element |
| US10418523B2 (en) | 2015-03-26 | 2019-09-17 | Lg Innotek Co., Ltd. | Light-emitting device and light-emitting device package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4071360B2 (en) | Semiconductor device | |
| US5188973A (en) | Method of manufacturing SOI semiconductor element | |
| JP2011055003A (en) | Structure for nitride based laser diode with growth substrate removed, and method of manufacturing nitride based laser diode array structure | |
| US6794685B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| US20070090400A1 (en) | Method of producing the same | |
| JP2007103490A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2663048B2 (en) | Method of manufacturing electroluminescent silicon structure | |
| JPH06338631A (en) | Light-emitting element and manufacture thereof | |
| JP2002368258A (en) | Light-emitting element and light-emitting device applied therewith | |
| JP2001210811A (en) | Method for manufacturing semiconductor substrate | |
| JPH0846237A (en) | Silicon light-emitting diode | |
| US8553741B2 (en) | Integrated rare earth devices | |
| JP2006506819A (en) | Light emitting semiconductor device and method for manufacturing light emitting semiconductor device | |
| JP3303914B2 (en) | Light emitting device and method for manufacturing the same | |
| US7112862B2 (en) | Light emitting and/or detecting device and method of manufacturing the same | |
| US7683398B2 (en) | Nitride semiconductor device having a silicon-containing connection layer and manufacturing method thereof | |
| JPH09237912A (en) | Photosensitive element and its manufacture | |
| JP2004274061A (en) | Method of manufacturing compound semiconductor light emitting element | |
| JP5051293B2 (en) | Manufacturing method of semiconductor substrate | |
| JPH10209411A (en) | Semiconductor device and manufacture thereof | |
| JP3282950B2 (en) | Field emission type electronic device and method of manufacturing the same | |
| JPH02256287A (en) | Semiconductor light emitting device and usage thereof | |
| KR100214078B1 (en) | Method for fabricating mosfet | |
| JP3447592B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3356858B2 (en) | Method of forming electrodes and pads |