JPH0846037A - Formation of contact hole - Google Patents
Formation of contact holeInfo
- Publication number
- JPH0846037A JPH0846037A JP17714494A JP17714494A JPH0846037A JP H0846037 A JPH0846037 A JP H0846037A JP 17714494 A JP17714494 A JP 17714494A JP 17714494 A JP17714494 A JP 17714494A JP H0846037 A JPH0846037 A JP H0846037A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- film
- interlayer insulating
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置の製造法
に好適なコンタクト形成法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contact forming method suitable for manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】半導体装置の製造方法における、特に多
層配線の形成において、下層Ａｌ配線上に上層Ａｌ配線
を形成する場合、下層Ａｌ配線上の層間絶縁膜にコンタ
クトホールを形成する必要がある。2. Description of the Related Art When forming an upper Al wiring on a lower Al wiring in a method of manufacturing a semiconductor device, particularly in forming a multilayer wiring, it is necessary to form a contact hole in an interlayer insulating film on the lower Al wiring.
【０００３】図５は層間絶縁膜２内に配された下層Ａｌ
配線１ａ，１ｂにコンタクトホールを形成する第１の従
来の工程を示す断面図である。特に、図５（ａ）に示す
ように、下層Ａｌ配線１ｂ上の層間絶縁膜２の厚さは下
層Ａｌ配線１ａの層間絶縁膜２の厚さよりも薄い。FIG. 5 shows a lower Al layer provided in the interlayer insulating film 2.
It is sectional drawing which shows the 1st conventional process of forming a contact hole in wiring 1a, 1b. In particular, as shown in FIG. 5A, the thickness of the interlayer insulating film 2 on the lower Al wiring 1b is smaller than the thickness of the interlayer insulating film 2 on the lower Al wiring 1a.
【０００４】この第１の従来例では、まず図５（ａ）に
示すように、層間絶縁膜２に溝４を約０．５μｍの深さ
に形成した後、厚さ約２００ｎｍのＳｉＯ2の絶縁膜を
サイドウォール３として形成する。このサイドウォール
３はコンタクトホールの開口幅を縮小するためである。In the first conventional example, first, as shown in FIG. 5A, after forming a groove 4 in the interlayer insulating film 2 to a depth of about 0.5 μm, a SiO 2 film having a thickness of about 200 nm is formed. The insulating film is formed as the sidewall 3. This sidewall 3 is for reducing the opening width of the contact hole.
【０００５】次に、このサイドウォール３が形成された
開口６にならってＲＩＥ（反応性イオンエッチング）を
行う。図５（ａ）に示したように、層間絶縁膜の厚さが
下層Ａｌ配線１ａ及び１ｂ上でばらついており、サイド
ウォール３のＲＩＥはそのばらつき分を見込んでなされ
るため、図５（ｂ）に示すように、元々層間絶縁膜が薄
い所ではサイドウォール３と層間絶縁膜２が共にほとん
どエッチングされ無くなってしまう場合がある。従っ
て、サイドウォールによるコンタクトホール７ａ，７ｂ
開口幅の縮小も達成されない。Next, RIE (reactive ion etching) is performed following the opening 6 in which the side wall 3 is formed. As shown in FIG. 5A, the thickness of the interlayer insulating film varies on the lower-layer Al wirings 1a and 1b, and the RIE of the sidewall 3 is made to account for the variation. As shown in (1), the sidewall 3 and the interlayer insulating film 2 may be almost completely etched in a place where the interlayer insulating film is originally thin. Therefore, the contact holes 7a and 7b formed by the sidewalls
No reduction in aperture width is achieved either.
【０００６】また、第２の従来例を示す工程断面図であ
る図６では、まず図６（ａ）に示すように、層間絶縁膜
２内に下層Ａｌ配線１が配されている。下層Ａｌ配線１
上方にはコンタクトホール形成用開口９を有するレジス
ト８が配されている。Further, in FIG. 6 which is a process sectional view showing a second conventional example, first, as shown in FIG. 6A, a lower layer Al wiring 1 is arranged in an interlayer insulating film 2. Lower layer Al wiring 1
A resist 8 having a contact hole forming opening 9 is arranged above.
【０００７】この後、開口９にならってＲＩＥによって
コンタクトホール１０を下層Ａｌ配線１上に形成する。
このとき図６（ｂ）に示すように、コンタクトホール部
の層間絶縁膜２のＲＩＥと共にレジスト表面もＲＩＥに
より除去され、コンタクトホール１０以外の層間絶縁膜
２の一部Ａ，Ｂ部位も除去されることがある。After that, a contact hole 10 is formed on the lower layer Al wiring 1 by RIE following the opening 9.
At this time, as shown in FIG. 6B, the resist surface is removed by RIE together with the RIE of the interlayer insulating film 2 in the contact hole portion, and parts A and B of the interlayer insulating film 2 other than the contact hole 10 are also removed. Sometimes.
【０００８】[0008]
【発明が解決しようとする課題】上述したように、従来
の方法では下層Ａｌ配線上にコンタクトホールを形成す
る際に、下層Ａｌ配線上の層間絶縁膜の膜厚のばらつ
き、あるいはレジストの厚さのばらつき等によって所定
深さのコンタクトホールが得られない場合があった。As described above, according to the conventional method, when the contact hole is formed on the lower Al wiring, the variation in the thickness of the interlayer insulating film on the lower Al wiring or the thickness of the resist is reduced. In some cases, a contact hole having a predetermined depth could not be obtained due to variations in the above.
【０００９】そこで、この発明は所定深さのコンタクト
ホールを得ることが可能なコンタクトホールの形成方法
を提供することを目的とする。Therefore, it is an object of the present invention to provide a method of forming a contact hole that can form a contact hole having a predetermined depth.
【００１０】[0010]
【課題を解決するための手段】上述の課題を解決するた
め、本発明の請求項１においては、層間絶縁膜内に配さ
れた下層配線と層間絶縁膜上に配される上層配線とを接
続するためのコンタクトホールの形成方法において、層
間絶縁膜上に該層間絶縁膜材料と反応性イオンエッチン
グのエッチング選択比を取ることが可能な導電材料から
なる導電膜を形成することを特徴とするものである。In order to solve the above-mentioned problems, in the first aspect of the present invention, the lower layer wiring arranged in the interlayer insulating film and the upper layer wiring arranged in the interlayer insulating film are connected. In the method for forming a contact hole for forming a contact hole, a conductive film made of a conductive material capable of achieving an etching selection ratio of the interlayer insulating film material and reactive ion etching is formed on the interlayer insulating film. Is.
【００１１】また、本発明の請求項２によれば請求項１
において、上記層間絶縁膜材料がＳｉＯ2であり、導電
材料がＴｉＮであることを特徴とするものである。According to Claim 2 of the present invention, Claim 1
In the above, the interlayer insulating film material is SiO 2 and the conductive material is TiN.
【００１２】[0012]
【作用】本発明によれば、下層配線１ａ，１ｂ上の層間
絶縁膜２にコンタクトホールを形成する前に、ＳｉＯ2
等からなる層間絶縁膜２上に予めエッチングストッパと
してのＴｉＮ等からなる導電膜２０を形成した後、エッ
チングによりコンタクトホール１７ａ，１７ｂを形成す
るため下層配線１ａ，１ｂ上の層間絶縁膜２はエッチン
グにより目減りせず、所定深さ（高さ）のコンタクトホ
ールを容易に形成することができる。According to the present invention, before the contact hole is formed in the interlayer insulating film 2 on the lower wirings 1a and 1b, the SiO 2
After forming the conductive film 20 made of TiN or the like as an etching stopper in advance on the interlayer insulating film 2 made of, etc., the interlayer insulating film 2 on the lower wirings 1a, 1b is etched to form the contact holes 17a, 17b by etching. Therefore, it is possible to easily form a contact hole having a predetermined depth (height) without reducing the density.
【００１３】[0013]
【実施例】続いて、本発明に係るコンタクトホール形成
方法を半導体装置の多層配線形成に適用した実施例を、
図面を参照して詳細に説明する。図１〜図３は本発明に
係る第１実施例を示すそれぞれ工程断面図（Ｉ）〜（II
I）である。同図においては、図５と図６の従来図に示
した要素と同一の要素は同一符号を用いた。EXAMPLE Next, an example in which the contact hole forming method according to the present invention is applied to the formation of multilayer wiring of a semiconductor device,
A detailed description will be given with reference to the drawings. 1 to 3 are process cross-sectional views (I) to (II) showing a first embodiment according to the present invention.
I). In the figure, the same elements as those shown in the conventional drawings of FIGS. 5 and 6 are designated by the same reference numerals.
【００１４】まず、図１（ａ）に示すように、下層Ａｌ
配線１ａ，１ｂ上の層間絶縁膜２上にＣＶＤ法により導
電材料、ＴｉＮ（窒化チタン）膜２０を厚さ１００〜２
００ｎｍに形成する。下層Ａｌ配線１ａ上の層間絶縁膜
２の厚さは約１μｍ、下層Ａｌ配線１ｂ上の層間絶縁膜
２の厚さは約０．５μｍになっている。First, as shown in FIG. 1A, the lower layer Al
A conductive material, TiN (titanium nitride) film 20 having a thickness of 100 to 2 is formed on the interlayer insulating film 2 on the wirings 1a and 1b by the CVD method.
Formed to 00 nm. The thickness of the interlayer insulating film 2 on the lower layer Al wiring 1a is about 1 μm, and the thickness of the interlayer insulating film 2 on the lower layer Al wiring 1b is about 0.5 μm.
【００１５】次に、図１（ｂ）に示すように、下層Ａｌ
配線１ａ及び１ｂ上にコンタクトホールを形成するため
にＲＩＥにより開口２２を設ける。開口２２の深さは
０．４μｍ程度とした。Next, as shown in FIG. 1B, the lower layer Al
An opening 22 is provided by RIE to form a contact hole on the wirings 1a and 1b. The depth of the opening 22 is about 0.4 μm.
【００１６】次に、図２（ａ）に示すように、開口２２
内にサイドウォールを形成するために全面にＣＣＶＤ法
によりＳｉＯ2からなるサイドウォール用膜３ａを形成
する。次に、全面をエッチバックすることにより、Ｔｉ
Ｎ膜２０上及び開口２２の中央底部のサイドウォール用
膜３ａを除去して開口２２の側面にサイドウォール３を
形成する（図２（ｂ））。図２（ｂ）の工程は、エッチ
バックが開口２２の底面に達した状態を示している。こ
のエッチバックのエッチング条件はＴｉＮ／ＳｉＯ2の
選択比が大きいガスを用いる。Next, as shown in FIG. 2A, the opening 22
In order to form sidewalls inside, a sidewall film 3a made of SiO 2 is formed on the entire surface by CCVD. Next, by etching back the entire surface, Ti
The sidewall film 3a on the N film 20 and at the central bottom of the opening 22 is removed to form the sidewall 3 on the side surface of the opening 22 (FIG. 2B). The process of FIG. 2B shows a state where the etch back reaches the bottom surface of the opening 22. As the etching condition for this etch back, a gas having a large TiN / SiO 2 selection ratio is used.
【００１７】その後、更にエッチバックを続け、図３に
示すように下層配線１ａ上及び下層配線１ｂ上にコンタ
クトホール１７ａ及び１７ｂを形成する。この工程でサ
イドウォール３上部も略同速度でエッチングされる。Ｔ
ｉＮ膜２０は若干エッチングされ厚さが薄くなるもの
の、ストッパとして用いている。このようにして、本実
施例では層間絶縁膜の元々の厚さを損ねないで、所定深
さのコンタクトホールを形成することができる。その
後、図示はしないが通常の配線形成がなされ、コンタク
ト部が形成される。Thereafter, etching back is further continued to form contact holes 17a and 17b on the lower layer wiring 1a and the lower layer wiring 1b as shown in FIG. In this step, the upper portion of the sidewall 3 is also etched at substantially the same rate. T
The iN film 20 is used as a stopper, although it is slightly etched to reduce its thickness. In this way, in this embodiment, the contact hole having a predetermined depth can be formed without damaging the original thickness of the interlayer insulating film. Thereafter, although not shown, ordinary wiring is formed to form a contact portion.
【００１８】本実施例では層間絶縁膜２としてＳｉ
Ｏ2、導電膜としてＴｉＮを用いたが、ＲＩＥによって
選択比が得られるならばＳｉＯ2，ＴｉＮ以外の材料を
用いることができる。In this embodiment, Si is used as the interlayer insulating film 2.
Although O 2 and TiN are used as the conductive film, a material other than SiO 2 and TiN can be used if the selection ratio can be obtained by RIE.
【００１９】図４は第２実施例を示す工程断面図であ
り、図４も層間絶縁膜２内の下層Ａｌ配線１上にコンタ
クトホールを形成する工程を示している。FIG. 4 is a process sectional view showing the second embodiment, and FIG. 4 also shows a process of forming a contact hole on the lower Al wiring 1 in the interlayer insulating film 2.
【００２０】まず、図４（ａ）に示すように、ＳｉＯ2
からなる層間絶縁膜上にスパッタ法により１００〜２０
０ｎｍの厚さのＴｉＮ膜２０を形成し、その上にレジス
ト８を塗布し、下層Ａｌ配線１上のコンタクトホール形
成位置に対応する部位にリングラフィ技術により開口２
３を設ける。First, as shown in FIG. 4 (a), SiO 2
100 to 20 on the inter-layer insulating film made of
A TiN film 20 having a thickness of 0 nm is formed, a resist 8 is applied on the TiN film 20, and an opening 2 is formed on the lower Al wiring 1 at a position corresponding to a contact hole formation position by a linography technique.
3 is provided.
【００２１】次に、図４（ｂ）に示すように、ＲＩＥに
よってレジスト８の開口２３に続いてＴｉＮ膜をエッチ
ング除去し、ＴｉＮ／ＳｉＯ2の選択比がとれるＳｉＯ2
エッチングガスに変えてエッチバックを行い、コンタク
トホール２４を形成する。その後、レジスト８を除去す
る（図４（ｃ））。本実施例によってもＴｉＮ膜２０が
エッチングストッパとなって層間絶縁膜２０をエッチン
グすることなく、元の所定の深さのコンタクトホール２
４が形成できた。なおこの後、Ａｌ等をスパッタし下層
Ａｌ配線１と接続した上層配線とすることができ、この
場合ＴｉＮ膜２０が配線のバリアメタルとして作用す
る。Next, as shown in FIG. 4B, the TiN film is removed by etching after the opening 23 of the resist 8 by RIE to obtain a TiN / SiO 2 selection ratio of SiO 2.
The contact hole 24 is formed by changing the etching gas to etch back. After that, the resist 8 is removed (FIG. 4C). Also in this embodiment, the TiN film 20 serves as an etching stopper without etching the interlayer insulating film 20, and the contact hole 2 having the original predetermined depth is formed.
4 could be formed. After this, Al or the like can be sputtered to form an upper layer wiring connected to the lower layer Al wiring 1. In this case, the TiN film 20 acts as a barrier metal of the wiring.
【００２２】本実施例でもＲＩＥによる選択比が得られ
るならば、層間絶縁膜としてのＳｉＯ2、導電膜として
のＴｉＮの代わりに他の材料を用いることができる。In this embodiment as well, other materials can be used instead of SiO 2 as the interlayer insulating film and TiN as the conductive film as long as the selection ratio by RIE can be obtained.
【００２３】[0023]
【発明の効果】以上説明したように、本発明によれば半
導体装置における多層配線の形成で層間絶縁膜上に、Ｓ
ｉＯ2に対してＲＩＥエッチングの選択比を取ることが
できるＴｉＮ等を設けている。そのため、コンタクトホ
ール形成のためのＲＩＥ工程でＴｉＮ膜がエッチングス
トッパとして作用し、層間絶縁膜を損失させず、所定の
高さのコンタクトホールを得ることができる。As described above, according to the present invention, S is formed on the interlayer insulating film in the formation of the multilayer wiring in the semiconductor device.
TiN or the like, which can have a selection ratio of RIE etching with respect to iO 2 , is provided. Therefore, in the RIE process for forming the contact hole, the TiN film acts as an etching stopper, the interlayer insulating film is not lost, and the contact hole having a predetermined height can be obtained.
【００２４】しかも、形成されたＴｉＮ膜そのものも配
線のエレクトロマイブレーションに対するバリアメタル
としても使用することができる。Moreover, the formed TiN film itself can be used as a barrier metal against electromigration of wiring.
【００２５】更にまた、コンタクトホール内にタングス
テン（Ｗ）の埋め込み電極を用いる場合は、ＴｉＮ等は
タングステンと層間絶縁膜との密着膜としても使用する
ことができる。Furthermore, when a buried electrode of tungsten (W) is used in the contact hole, TiN or the like can be used as an adhesion film between tungsten and the interlayer insulating film.
【図１】第１実施例を示す工程断面図（Ｉ）である。FIG. 1 is a process sectional view (I) showing a first embodiment.
【図２】第１実施例を示す工程断面図（II）である。FIG. 2 is a process sectional view (II) showing the first embodiment.
【図３】第１実施例を示す工程断面図（III）である。FIG. 3 is a process sectional view (III) showing the first embodiment.
【図４】第２実施例を示す工程断面図である。FIG. 4 is a process sectional view showing a second embodiment.
【図５】第１の従来例を示す工程断面図である。FIG. 5 is a process sectional view showing a first conventional example.
【図６】第２の従来例を示す工程断面図である。FIG. 6 is a process sectional view showing a second conventional example.
１，１ａ，１ｂ 下層Ａｌ配線 ２ 層間絶縁膜 ３ サイドウォール ３ａ サイドウォール用膜 ２０ ＴｉＮ膜 ２２ 開口 1, 1a, 1b Lower layer Al wiring 2 Interlayer insulating film 3 Side wall 3a Side wall film 20 TiN film 22 Opening
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｄ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 21/88 D
Claims (2)
層間絶縁膜上に配される上層配線とを接続するためのコ
ンタクトホールの形成方法において、 上記層間絶縁膜上に該層間絶縁膜材料と反応性イオンエ
ッチングのエッチング選択比を取ることが可能な導電材
料からなる導電膜を形成することを特徴とするコンタク
トホールの形成方法。1. A method of forming a contact hole for connecting a lower layer wiring arranged in an interlayer insulating film and an upper layer wiring arranged on the interlayer insulating film, wherein the interlayer insulating film is formed on the interlayer insulating film. A method for forming a contact hole, which comprises forming a conductive film made of a conductive material capable of obtaining an etching selection ratio of the material and reactive ion etching.
上記導電材料がＴｉＮであることを特徴とする請求項１
記載のコンタクトホールの形成方法。2. The material of the interlayer insulating film is SiO 2 .
The conductive material is TiN.
A method for forming a contact hole as described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17714494A JPH0846037A (en) | 1994-07-28 | 1994-07-28 | Formation of contact hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17714494A JPH0846037A (en) | 1994-07-28 | 1994-07-28 | Formation of contact hole |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846037A true JPH0846037A (en) | 1996-02-16 |
Family
ID=16025961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17714494A Pending JPH0846037A (en) | 1994-07-28 | 1994-07-28 | Formation of contact hole |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846037A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19704149B4 (en) * | 1996-05-16 | 2006-03-30 | LG Semicon Co., Ltd., Cheongju | A method of producing a metal wiring on a semiconductor device and metal wiring produced by this method |
-
1994
- 1994-07-28 JP JP17714494A patent/JPH0846037A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19704149B4 (en) * | 1996-05-16 | 2006-03-30 | LG Semicon Co., Ltd., Cheongju | A method of producing a metal wiring on a semiconductor device and metal wiring produced by this method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US6232647B1 (en) | Air gap with borderless contact | |
| JPH0212917A (en) | Method of forming electrical internal connection of semiconductor device | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| US5869393A (en) | Method for fabricating multi-level interconnection | |
| JP3351177B2 (en) | Method for forming wiring structure including step of forming connection hole | |
| JPH0846037A (en) | Formation of contact hole | |
| US6680537B1 (en) | Semiconductor device having a dual damascene interconnect structure and method for manufacturing same | |
| JP3135052B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3403052B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3270863B2 (en) | Semiconductor device | |
| JPH11260967A (en) | Semiconductor device and its manufacture | |
| JPH08250589A (en) | Manufacture of semiconductor device | |
| US7119014B2 (en) | Method for fabricating a semiconductor device having a tapered-mesa side-wall film | |
| US6245667B1 (en) | Method of forming via | |
| JPH098138A (en) | Semiconductor device and its manufacture | |
| JPH08306779A (en) | Fabrication of semiconductor device | |
| JP2000208620A (en) | Production of semiconductor device | |
| JPH07122518A (en) | Formation of contact electrode | |
| JPH10116903A (en) | Manufacture of semiconductor device | |
| JPH11265934A (en) | Forming method of connecting part | |
| JP2983098B2 (en) | Method for manufacturing semiconductor device | |
| JP2914416B2 (en) | Method for manufacturing semiconductor device | |
| JPH05217942A (en) | Manufacture of semiconductor device | |
| JPH0786209A (en) | Manufacture of semiconductor device |