JPH0845943A - Gettering method and manufacture of soi semiconductor wafer used for this method - Google Patents
Gettering method and manufacture of soi semiconductor wafer used for this methodInfo
- Publication number
- JPH0845943A JPH0845943A JP17891294A JP17891294A JPH0845943A JP H0845943 A JPH0845943 A JP H0845943A JP 17891294 A JP17891294 A JP 17891294A JP 17891294 A JP17891294 A JP 17891294A JP H0845943 A JPH0845943 A JP H0845943A
- Authority
- JP
- Japan
- Prior art keywords
- gettering
- semiconductor device
- semiconductor wafer
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＳＯＩ半導体ウェーハ
の、半導体装置が作製される活性領域から重金属汚染物
質や欠陥等を除去するゲッタリング方法と、これに用い
られるＳＯＩ半導体ウェーハの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gettering method for removing heavy metal contaminants, defects, etc. from an active region of an SOI semiconductor wafer in which a semiconductor device is manufactured, and a method for manufacturing an SOI semiconductor wafer used therefor. .
【０００２】[0002]
【従来の技術】従来において、単結晶シリコンからなる
第１のシリコンウェーハと第２のシリコンウェーハとの
間に誘電体層を介在させて接着して形成されるＳＯＩ
（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）半導体
ウェーハが知られており、このようなＳＯＩ半導体ウェ
ーハの活性領域から特定の場所に、重金属汚染物質や欠
陥等を除去するために、ゲッタリング技術が用いられて
いる。2. Description of the Related Art Conventionally, an SOI formed by bonding a first silicon wafer made of single crystal silicon and a second silicon wafer with a dielectric layer interposed therebetween.
(Silicon on Insulator) semiconductor wafers are known, and gettering technology is used to remove heavy metal contaminants, defects and the like from an active region of such an SOI semiconductor wafer to a specific place.
【０００３】従来におけるＳＯＩ半導体ウェーハを用い
た半導体装置のゲッタリング技術としては、例えば、特
開平４−１９９６３２号に開示されたものが知られてい
る。As a conventional gettering technique for a semiconductor device using an SOI semiconductor wafer, for example, one disclosed in Japanese Patent Laid-Open No. 4-199632 is known.
【０００４】このゲッタリング技術では、図２に示すよ
うに、張り合わせられる二枚のウェーハ１、２のうち、
どちらか一方のウェーハの張合わせ界面にゲッタリング
層４を形成して行っている。In this gettering technique, as shown in FIG. 2, of the two wafers 1 and 2 to be bonded together,
The gettering layer 4 is formed on the bonding interface of either one of the wafers.
【０００５】すなわち、図２に示すように、シリコン単
結晶支持板となる一方のシリコンウェーハ１の表面に絶
縁膜３を形成し、ゲッタリング層としての多結晶シリコ
ン４を、前記絶縁層３の表面又はシリコン活性層となる
他方のシリコンウェーハ２の表面に形成し、シリコン単
結晶支持板１とシリコン活性層２とを張合わせる。そし
て、最後に、シリコン活性層２を研削及び研磨を行って
シリコン活性層２を適切な厚さに形成することによりゲ
ッタリングが行われていた。That is, as shown in FIG. 2, an insulating film 3 is formed on the surface of one of the silicon wafers 1 serving as a silicon single crystal support plate, and polycrystalline silicon 4 as a gettering layer is formed on the surface of the insulating layer 3. It is formed on the surface or the surface of the other silicon wafer 2 to be the silicon active layer, and the silicon single crystal support plate 1 and the silicon active layer 2 are bonded together. Then, finally, gettering is performed by grinding and polishing the silicon active layer 2 to form the silicon active layer 2 with an appropriate thickness.
【０００６】また、ＳＯＩ半導体ウェーハに半導体装置
を作製する場合には、半導体装置の複合及び多機能化の
要求に対して、半導体装置の構造上、２枚のシリコンウ
ェーハの間にＳＯＩ（絶縁層）を設ける分離技術が重要
であり、絶縁層の分離技術としては半導体装置の用途に
応じて各種の方法が採用されている。In the case of manufacturing a semiconductor device on an SOI semiconductor wafer, due to the structure of the semiconductor device, an SOI (insulating layer) layer is formed between the two silicon wafers in response to the demand for compounding and multifunctioning of the semiconductor device. ) Is important, and various methods are adopted as the insulating layer separation technology depending on the application of the semiconductor device.
【０００７】例えば、図３に示すように、シリコン活性
層２の一部に選択的に絶縁領域３を設ける等の方法が採
用されている。For example, as shown in FIG. 3, a method of selectively providing an insulating region 3 on a part of the silicon active layer 2 is adopted.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、前記従
来のゲッタリング方法によれば、二枚のシリコンウェー
ハの張合わせた界面に絶縁層及びゲッタリング層を形成
することにより、シリコン活性層の重金属汚染物質や欠
陥等を除去する方法であったので、例えば、シリコン単
結晶基板中に高酸素濃度のドーピングや高エネルギー酸
素注入により、絶縁層を形成してＳＯＩ半導体ウェーハ
を作製するＳＩＭＯＸ法（Ｓｅｐａｒａｔｉｏｎ ｂｙ
Ｉｍｐｌａｔｅｄ Ｏｘｙｇｅｎ）の場合には、シリ
コンウェーハの界面にゲッタリング層が形成できないた
めに、前記従来のゲッタリング方法が適用できない問題
があった。However, according to the above-mentioned conventional gettering method, by forming an insulating layer and a gettering layer at the interface where two silicon wafers are bonded together, the heavy metal contamination of the silicon active layer is caused. Since it is a method of removing a substance, a defect, etc., for example, a SIMOX method (Separation by) for forming an SOI semiconductor wafer by forming an insulating layer by doping a silicon single crystal substrate with high oxygen concentration or by implanting high energy oxygen
In the case of the Implanted Oxygen), the gettering layer cannot be formed at the interface of the silicon wafer, and thus the conventional gettering method cannot be applied.
【０００９】また、ＳＯＩ半導体ウェーハのシリコン活
性層を薄膜化、例えば、０．１μｍ以下にする場合にお
いて、シリコン活性層の表面領域にＭＯＳ ＦＥＴ等の
半導体装置を作製する場合には、シリコン活性層全体が
半導体装置の特性領域となるため、ＳＯＩ半導体ウェー
ハに設けられたゲッタリング層の多結晶が半導体装置の
特性の安定化に直接影響を及ぼすことになり、半導体装
置の特性がゲッタリング層の多結晶に左右されるという
不具合があった。Further, when the silicon active layer of the SOI semiconductor wafer is made thin, for example, 0.1 μm or less, when a semiconductor device such as a MOS FET is manufactured in the surface region of the silicon active layer, the silicon active layer is formed. Since the whole becomes the characteristic region of the semiconductor device, the polycrystal of the gettering layer provided on the SOI semiconductor wafer directly affects the stabilization of the characteristic of the semiconductor device, and the characteristic of the semiconductor device becomes the characteristic of the gettering layer. There was a problem that it depended on the polycrystal.
【００１０】更に、半導体の複合化及び多機能化の要求
に対しては、例えば、図３に示すように、シリコン活性
層２の一部に選択的に絶縁領域３を設ける場合には、前
記従来のゲッタリング方法によっては、選択的な一部に
ゲッタリング層を形成することは難しく、半導体装置の
各種の用途に応じて対応できない問題があった。Further, in order to meet the demand for compounding and multifunctionalization of semiconductors, for example, when the insulating region 3 is selectively provided in a part of the silicon active layer 2 as shown in FIG. According to the conventional gettering method, it is difficult to selectively form the gettering layer, and there is a problem that it cannot be dealt with according to various uses of the semiconductor device.
【００１１】そこで、本発明は、各種の方法により作製
されたＳＯＩ半導体ウェーハであっても、確実にゲッタ
リング層の形成が可能となり、ゲッタリング層による半
導体装置への影響をなくし、半導体の複合化及び多機能
化の要求に対しても十分に対応できる半導体ウェーハの
ゲッタリング方法と、これに用いられるＳＯＩ半導体ウ
ェーハの製造方法を提供することを目的としている。Therefore, the present invention makes it possible to reliably form a gettering layer even with an SOI semiconductor wafer manufactured by various methods, eliminating the influence of the gettering layer on a semiconductor device, and combining semiconductors. It is an object of the present invention to provide a method for gettering a semiconductor wafer that can sufficiently meet the demand for higher performance and higher functionality, and a method for manufacturing an SOI semiconductor wafer used therefor.
【００１２】[0012]
【課題を解決するための手段】本発明に係る半導体ウェ
ーハのゲッタリング方法は、各種の方法により作製され
たＳＯＩ半導体ウェーハのゲッタリング方法において、
前記ＳＯＩ半導体ウェーハの表面であって、半導体装置
の活性領域以外となる半導体装置の分離領域に多結晶シ
リコンを形成し、半導体装置が設けられる活性領域の重
金属汚染物質や欠陥等をゲッタリングする構成とされて
いる。A method for gettering a semiconductor wafer according to the present invention is a method for gettering an SOI semiconductor wafer manufactured by various methods,
A structure in which polycrystalline silicon is formed in the isolation region of the semiconductor device other than the active region of the semiconductor device on the surface of the SOI semiconductor wafer and gettering heavy metal contaminants, defects, etc. in the active region in which the semiconductor device is provided. It is said that.
【００１３】また、本発明に係るＳＯＩ半導体ウェーハ
の製造方法は、前記ＳＯＩ半導体ウェーハの活性層の表
面に、熱処理によって酸化膜を形成するとともに、フォ
トリソグラフによってパターンニングした後、エッチン
グによって、半導体装置が作製される活性領域の以外の
領域の窓開けを行い、次に、前記窓明けされた活性層の
表面及び前記酸化膜の表面に亘って、ゲッタリング層と
なる多結晶シリコンを成長させ、更に、フォトリソグラ
フによってパターンニングした後に、エッチングによ
り、前記酸化膜上の前記多結晶シリコンを除去して、前
記窓明けされた部位に対応する領域に前記多結晶シリコ
ンを残存せしめた後、前記酸化膜をエッチングにより除
去したＳＯＩ半導体ウェーハの製造方法である。In the method of manufacturing an SOI semiconductor wafer according to the present invention, an oxide film is formed on the surface of the active layer of the SOI semiconductor wafer by heat treatment, and after patterning by photolithography, etching is performed to form a semiconductor device. A window is opened in a region other than the active region in which is produced, then, over the surface of the opened active layer and the surface of the oxide film, a polycrystalline silicon to be a gettering layer is grown, Further, after patterning by photolithography, the polycrystalline silicon on the oxide film is removed by etching to leave the polycrystalline silicon in the region corresponding to the windowed portion, and then the oxidation is performed. It is a method of manufacturing an SOI semiconductor wafer in which a film is removed by etching.
【００１４】[0014]
【作用】本発明によれば、各種の方法によりＳＯＩ半導
体ウェーハを形成し、次に、ＳＯＩ半導体ウェーハの活
性層の表面に酸化膜を形成するとともにフォトリソグラ
フによってパターンニングし、その後、エッチングによ
って半導体装置が作製される活性領域の以外の領域、す
なわち、半導体装置分離領域の窓開けを行う。According to the present invention, an SOI semiconductor wafer is formed by various methods, then an oxide film is formed on the surface of the active layer of the SOI semiconductor wafer and patterned by photolithography, and then the semiconductor is etched by etching. A region other than the active region where the device is manufactured, that is, a semiconductor device isolation region is opened.
【００１５】更に、通常の減圧ＣＶＤ法によって、窓明
けされた活性層の表面及び酸化膜の表面に亘ってゲッタ
リング層となる多結晶シリコンを成長させる。Further, by a general low pressure CVD method, polycrystalline silicon to be a gettering layer is grown over the surface of the active layer and the surface of the oxide film which have been opened.
【００１６】次に、フォトリソグラフによってパターン
ニングした後に、エッチングにより酸化膜上の不要な多
結晶シリコンを除去し、半導体装置分離領域にのみ、多
結晶シリコンを残し、最後に、酸化膜をエッチングによ
って除去してゲッタリングを終了する。Next, after patterning by photolithography, unnecessary polycrystalline silicon on the oxide film is removed by etching, leaving the polycrystalline silicon only in the semiconductor device isolation region, and finally by etching the oxide film. Remove and finish gettering.
【００１７】そして、活性層の表面であって半導体装置
分離領域に形成された多結晶シリコンによって、半導体
装置活性領域に混入した重金属不純物や欠陥等のゲッタ
リングが行われる。Then, gettering of heavy metal impurities and defects mixed in the semiconductor device active region is performed by the polycrystalline silicon formed on the surface of the active layer and in the semiconductor device isolation region.
【００１８】従って、ＳＯＩ半導体ウェーハの作製後に
ゲッタリング層を形成してゲッタリングが行われ、貼合
わされる半導体ウェーハの界面にゲッタリング層が形成
されないので、各種の方法、例えば、ＳＩＭＯＸ法によ
り作製されたＳＯＩ半導体ウェーハであっても、確実に
ゲッタリング層の形成が可能となる。Therefore, the gettering layer is formed and the gettering is performed after the manufacture of the SOI semiconductor wafer, and the gettering layer is not formed at the interface of the semiconductor wafers to be bonded together. Even in the completed SOI semiconductor wafer, the gettering layer can be reliably formed.
【００１９】また、貼合わされる半導体ウェーハの界面
にゲッタリング層が形成されないので、シリコン活性層
の薄膜化した場合でも、シリコン活性層に作製された半
導体装置の特性に影響を及ぼすことがなくなる。Further, since the gettering layer is not formed at the interface between the semiconductor wafers to be bonded, even if the silicon active layer is thinned, the characteristics of the semiconductor device formed on the silicon active layer are not affected.
【００２０】更に、シリコン活性層の一部に選択的に絶
縁領域を設けた場合には、半導体装置活性領域の表面に
多結晶シリコンを設ければ、簡単にゲッタリング層を形
成できるので、半導体の複合化や多機能化に容易に対応
することが可能となり、半導体装置の各種の用途に応じ
て対応することが可能となる。Further, when the insulating region is selectively provided in a part of the silicon active layer, the gettering layer can be easily formed by providing polycrystalline silicon on the surface of the semiconductor device active region. It becomes possible to easily cope with the complexization and multi-functionalization of the above, and it is possible to cope with various uses of the semiconductor device.
【００２１】[0021]
【実施例】以下に、本発明に係る半導体ウェーハのゲッ
タリング方法の一実施例を図面に基づき説明する。図１
（ａ）〜（ｅ）は本実施例におけるゲッタリング時のＳ
ＯＩ半導体ウェーハの要部の縦断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a gettering method for a semiconductor wafer according to the present invention will be described below with reference to the drawings. FIG.
(A) to (e) are S at the time of gettering in this embodiment.
It is a longitudinal cross-sectional view of the main part of the OI semiconductor wafer.
【００２２】ＳＯＩ半導体ウェーハのゲッタリングを行
う場合には、図１（ａ）に示すように、まず、２枚のシ
リコンウェーハ１１、１２を張合わせ法により、或い
は、ＳＩＭＯＸ法によりシリコン単結晶ウェーハ１０中
に高ドープや高エネルギー酸素注入して、絶縁層１３を
有するＳＯＩ半導体ウェーハ１０を形成する。When gettering an SOI semiconductor wafer, as shown in FIG. 1 (a), first, two silicon wafers 11 and 12 are bonded by a bonding method or by a SIMOX method. Highly-doped or high-energy oxygen is implanted into 10 to form an SOI semiconductor wafer 10 having an insulating layer 13.
【００２３】更に、前記各方法により形成されたＳＯＩ
半導体ウェーハ１０の活性層１２の表面に、図１（ｂ）
に示すように、熱処理によって酸化膜１４を形成すると
ともに、フォトリソグラフによってパターンニングした
後、エッチングによって、半導体装置が作製される活性
領域Ａの以外の領域Ｂ、すなわち、半導体装置分離領域
Ｂの窓開けを行う。Furthermore, the SOI formed by each of the above methods
On the surface of the active layer 12 of the semiconductor wafer 10, FIG.
As shown in FIG. 3, after the oxide film 14 is formed by heat treatment and patterned by photolithography, the window of the semiconductor device isolation region B other than the active region A where the semiconductor device is formed is etched. Open it.
【００２４】次に、図１（ｃ）に示すように、通常の減
圧ＣＶＤ法によって、窓明けされた活性層１２の表面及
び酸化膜１４の表面に亘って、ゲッタリング層となる多
結晶シリコン１５を成長させる。Next, as shown in FIG. 1C, polycrystalline silicon which will be a gettering layer is formed on the surface of the active layer 12 and the surface of the oxide film 14 which have been opened by a normal low pressure CVD method. Grow 15
【００２５】更に、図１（ｄ）に示すように、フォトリ
ソグラフによってパターンニングした後に、エッチング
により、酸化膜１４上の不要な多結晶シリコン１５を除
去し、半導体装置分離領域Ｂにのみ、多結晶シリコン１
５を残す。Further, as shown in FIG. 1 (d), after patterning by photolithography, unnecessary polycrystalline silicon 15 on the oxide film 14 is removed by etching, and only the semiconductor device isolation region B is poly-doped. Crystalline silicon 1
Leave 5
【００２６】最後に、図１（ｅ）に示すように、酸化膜
１４をエッチングによって除去してゲッタリングを終了
する。Finally, as shown in FIG. 1E, the oxide film 14 is removed by etching to finish the gettering.
【００２７】このようなゲッタリング方法においては、
活性層１２の表面であって半導体装置分離領域Ｂに形成
された多結晶シリコン１５によって、半導体装置活性領
域Ａに混入した重金属不純物や欠陥等のゲッタリングが
行われる。In such a gettering method,
The polycrystalline silicon 15 formed in the semiconductor device isolation region B on the surface of the active layer 12 causes gettering of heavy metal impurities and defects mixed in the semiconductor device active region A.
【００２８】従って、ＳＯＩ半導体ウェーハの作製後に
ゲッタリング層を形成してゲッタリングが行われ、貼合
わされる半導体ウェーハの界面にゲッタリング層が形成
されないので、各種の方法、例えば、ＳＩＭＯＸ法によ
り作製されたＳＯＩ半導体ウェーハであっても、確実に
ゲッタリング層の形成が可能となる。Therefore, the gettering layer is formed and the gettering is performed after the manufacture of the SOI semiconductor wafer, and the gettering layer is not formed at the interface of the semiconductor wafers to be bonded. Even in the completed SOI semiconductor wafer, the gettering layer can be reliably formed.
【００２９】また、貼合わされる半導体ウェーハの界面
にゲッタリング層が形成されないので、シリコン活性層
の薄膜化した場合でも、シリコン活性層に作製された半
導体装置の特性に影響を及ぼすことがなくなる。Further, since the gettering layer is not formed at the interface of the semiconductor wafers to be bonded together, even if the silicon active layer is thinned, the characteristics of the semiconductor device formed on the silicon active layer are not affected.
【００３０】更に、シリコン活性層の一部に選択的に絶
縁領域を設けた場合には、半導体装置活性領域の表面に
多結晶シリコンを設ければ、簡単にゲッタリング層を形
成できるので、半導体の複合化や多機能化に容易に対応
することが可能となり、半導体装置の各種の用途に応じ
て対応することが可能となる。Further, when the insulating region is selectively provided in a part of the silicon active layer, the gettering layer can be easily formed by providing polycrystalline silicon on the surface of the semiconductor device active region. It becomes possible to easily cope with the complexization and multi-functionalization of the above, and it is possible to cope with various uses of the semiconductor device.
【００３１】[0031]
【発明の効果】以上説明したように、本発明の方法によ
れば、ＳＯＩ半導体ウェーハの作製後にゲッタリング層
を形成してゲッタリングが行われ、貼合わされる半導体
ウェーハの界面にゲッタリング層が形成されないので、
各種の方法、例えば、ＳＩＭＯＸ法により作製されたＳ
ＯＩ半導体ウェーハであっても、確実にゲッタリング層
の形成が可能となる。As described above, according to the method of the present invention, the gettering layer is formed and the gettering is performed after the SOI semiconductor wafer is manufactured, and the gettering layer is formed at the interface of the semiconductor wafers to be bonded. Not formed, so
S produced by various methods, for example, SIMOX method
Even with an OI semiconductor wafer, the gettering layer can be reliably formed.
【００３２】また、貼合わされる半導体ウェーハの界面
にゲッタリング層が形成されないので、シリコン活性層
の薄膜化した場合でも、シリコン活性層に作製された半
導体装置の特性に影響を及ぼすことがなくなる。Further, since the gettering layer is not formed at the interface between the bonded semiconductor wafers, even if the silicon active layer is thinned, the characteristics of the semiconductor device formed on the silicon active layer will not be affected.
【００３３】更に、シリコン活性層の一部に選択的に絶
縁領域を設けた場合には、半導体装置活性領域の表面に
多結晶シリコンを設ければ、簡単にゲッタリング層を形
成できるので、半導体の複合化や多機能化に容易に対応
することが可能となり、半導体装置の各種の用途に応じ
て対応することが可能となる。Further, when the insulating region is selectively provided in a part of the silicon active layer, the gettering layer can be easily formed by providing polycrystalline silicon on the surface of the semiconductor device active region. It becomes possible to easily cope with the complexization and multi-functionalization of the above, and it is possible to cope with various uses of the semiconductor device.
【図１】（ａ）〜（ｅ）は本発明方法に係るＳＯＩ半導
体ウェーハのゲッタリング工程を示す要部の縦断面図で
ある。1 (a) to 1 (e) are longitudinal cross-sectional views of a main part showing a gettering step of an SOI semiconductor wafer according to a method of the present invention.
【図２】従来例に係り、ＳＯＩ半導体ウェーハのゲッタ
リング方法を説明する縦断面図である。FIG. 2 is a vertical cross-sectional view illustrating a method of gettering an SOI semiconductor wafer according to a conventional example.
【図３】従来例に係り、他のＳＯＩ半導体ウェーハのゲ
ッタリング方法を説明する縦断面図である。FIG. 3 is a longitudinal sectional view for explaining another gettering method for an SOI semiconductor wafer according to a conventional example.
１０ ＳＯＩ半導体ウェーハ １１ シリコンウェーハ １２ シリコンウェーハ（活性層） １３ 絶縁層 １４ 酸化膜 １５ 多結晶シリコン １６ ゲッタリング層 Ａ 半導体装置活性領域 Ｂ 半導体装置分離領域 Reference Signs List 10 SOI semiconductor wafer 11 Silicon wafer 12 Silicon wafer (active layer) 13 Insulating layer 14 Oxide film 15 Polycrystalline silicon 16 Gettering layer A Semiconductor device active region B Semiconductor device isolation region
Claims (2)
法において、 前記ＳＯＩ半導体ウェーハの表面であって、半導体装置
の活性領域以外となる半導体装置の分離領域に多結晶シ
リコンを形成し、半導体装置が設けられる活性領域の重
金属汚染物質や欠陥等をゲッタリングすることを特徴と
するＳＯＩ半導体ウェーハのゲッタリング方法。1. A method of gettering an SOI semiconductor wafer, wherein polycrystalline silicon is formed on a surface of the SOI semiconductor wafer in an isolation region of a semiconductor device other than an active region of the semiconductor device, and the semiconductor device is provided. A gettering method for an SOI semiconductor wafer, characterized in that heavy metal contaminants, defects, etc. in an active region are gettered.
て、 ２枚のシリコンウェーハに絶縁層を具備せしめ、更に、
前記ＳＯＩ半導体ウェーハの活性層の表面に、熱処理に
よって酸化膜を形成するとともに、フォトリソグラフに
よってパターンニングした後、エッチングによって、半
導体装置が作製される活性領域の以外の領域の窓開けを
行い、次に、前記窓明けされた活性層の表面及び前記酸
化膜の表面に亘って、ゲッタリング層となる多結晶シリ
コンを成長させ、更に、フォトリソグラフによってパタ
ーンニングした後に、エッチングにより、前記酸化膜上
の前記多結晶シリコンを除去して、前記窓明けされた部
位に対応する領域に前記多結晶シリコンを残存せしめた
後、前記酸化膜をエッチングにより除去したことを特徴
とするＳＯＩ半導体ウェーハの製造方法。2. A method for manufacturing an SOI semiconductor wafer, wherein two silicon wafers are provided with an insulating layer, and further,
An oxide film is formed on the surface of the active layer of the SOI semiconductor wafer by heat treatment, and after patterning by photolithography, a window is opened in a region other than the active region in which a semiconductor device is manufactured by etching. In addition, a polycrystalline silicon to be a gettering layer is grown over the surface of the active layer and the surface of the oxide film that have been opened, and after patterning by photolithography, etching is performed on the oxide film. And removing the polycrystalline silicon to leave the polycrystalline silicon in a region corresponding to the windowed portion, and then removing the oxide film by etching. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17891294A JPH0845943A (en) | 1994-07-29 | 1994-07-29 | Gettering method and manufacture of soi semiconductor wafer used for this method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17891294A JPH0845943A (en) | 1994-07-29 | 1994-07-29 | Gettering method and manufacture of soi semiconductor wafer used for this method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845943A true JPH0845943A (en) | 1996-02-16 |
Family
ID=16056846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17891294A Pending JPH0845943A (en) | 1994-07-29 | 1994-07-29 | Gettering method and manufacture of soi semiconductor wafer used for this method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845943A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323484A (en) * | 1999-05-07 | 2000-11-24 | Mitsubishi Electric Corp | Semiconductor device and semiconductor memory |
| JP2005129559A (en) * | 2003-10-21 | 2005-05-19 | Oki Electric Ind Co Ltd | Method for removing impurity in semiconductor wafer and semiconductor device |
| JP2007322298A (en) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | Acceleration sensor and its manufacturing method |
-
1994
- 1994-07-29 JP JP17891294A patent/JPH0845943A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323484A (en) * | 1999-05-07 | 2000-11-24 | Mitsubishi Electric Corp | Semiconductor device and semiconductor memory |
| US6252294B1 (en) | 1999-05-07 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and semiconductor storage device |
| JP2005129559A (en) * | 2003-10-21 | 2005-05-19 | Oki Electric Ind Co Ltd | Method for removing impurity in semiconductor wafer and semiconductor device |
| JP2007322298A (en) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | Acceleration sensor and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7510945B2 (en) | Element formation substrate, method of manufacturing the same, and semiconductor device | |
| US20030013323A1 (en) | Method of selective removal of SiGe alloys | |
| JPH08116038A (en) | Semiconductor device and its manufacture | |
| JPH0719839B2 (en) | Method for manufacturing semiconductor substrate | |
| JPH0555230A (en) | Soi wafer and manufacture thereof | |
| JPH04206766A (en) | Manufacture of semiconductor device | |
| JP5124931B2 (en) | Multilayer SOI wafer manufacturing method | |
| JPH0845943A (en) | Gettering method and manufacture of soi semiconductor wafer used for this method | |
| JPH0964319A (en) | Soi substrate and its manufacture | |
| JPH10144607A (en) | Semiconductor substrate, manufacture thereof, semiconductor device using the same, and manufacture thereof | |
| JPH1197654A (en) | Manufacture of semiconductor board | |
| JPH06163677A (en) | Manufacture of semiconductor device | |
| JPH04199632A (en) | Soi wafer and manufacture thereof | |
| JPH10209167A (en) | Semiconductor device and its manufacture | |
| JP3109121B2 (en) | Semiconductor substrate manufacturing method | |
| JP2808701B2 (en) | Method for manufacturing semiconductor device | |
| JPS62202559A (en) | Semiconductor device and its manufacture | |
| JPH05152427A (en) | Manufacture of semiconductor device | |
| JPH0669430A (en) | Manufacture of semiconductor device | |
| JPH06310427A (en) | Manufacture of semiconductor device | |
| JP2002118263A (en) | Method for fabricating semiconductor device | |
| JP4660489B2 (en) | Element forming substrate | |
| JPH0685051A (en) | Manufacture of semiconductor device | |
| JP2674039B2 (en) | Method for manufacturing semiconductor device | |
| JPH04299859A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040210 Free format text: JAPANESE INTERMEDIATE CODE: A02 |