JPH0844784A - Method and device for designing floor plan - Google Patents
Method and device for designing floor planInfo
- Publication number
- JPH0844784A JPH0844784A JP6176873A JP17687394A JPH0844784A JP H0844784 A JPH0844784 A JP H0844784A JP 6176873 A JP6176873 A JP 6176873A JP 17687394 A JP17687394 A JP 17687394A JP H0844784 A JPH0844784 A JP H0844784A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- module
- modules
- terminal
- estimated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置の
チップレイアウト設計に関し、特に高速・大規模半導体
集積回路装置のチップレイアウト設計の上流段階におけ
るフロアプランの設計において、チップ面積の縮小およ
びモジュール間信号のタイミングを考慮したモジュール
端子位置・方向およびモジュール配置の最適化を可能と
するフロアプラン設計方法および装置に適用して有効な
技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip layout design of a semiconductor integrated circuit device, and more particularly, to a reduction of a chip area and a module in a floor plan design in an upstream stage of a chip layout design of a high speed and large scale semiconductor integrated circuit device. TECHNICAL FIELD The present invention relates to a technique effective when applied to a floorplan designing method and apparatus that enables optimization of module terminal positions / directions and module placement in consideration of inter-signal timing.
【０００２】[0002]
【従来の技術】たとえば、ＣＭＯＳ ＬＳＩの製造技術
は微細化が進み、レイアウトを無視してタイミングを検
討することが難しくなってきており、動作クロック周波
数が５０ＭＨｚを超え、回路規模が１０万ゲートを上回
る高速・大規模ＡＳＩＣの設計では、チップユーザがレ
イアウト設計にある程度関わらざるを得ず、このチップ
のおおまかな配置を決めるフロアプランをユーザが受け
持つ方向で新たな分担形態を探る動きが始まっている。2. Description of the Related Art For example, in CMOS LSI manufacturing technology, miniaturization is progressing, and it is becoming difficult to disregard the layout and study the timing. The operating clock frequency exceeds 50 MHz, and the circuit scale is 100,000 gates. In high-speed and large-scale ASIC design, the chip user is obliged to be involved in the layout design to some extent, and the movement to search for a new sharing mode has begun in the direction that the user is responsible for the floor plan that determines the rough layout of this chip. .
【０００３】従来、チップレイアウト設計のフロアプラ
ンを行うにあたっては、チップ全体のデータの流れを理
解した設計者が、データの流れ、タイミングを考慮しな
がらモジュールの割り付けを人手で行っているため、チ
ップ面積縮小、モジュール間信号のタイミング制御など
の設計を行う場合には定量的な手法で評価を実施してい
る。Conventionally, when a floor plan for a chip layout design is performed, a designer who understands the data flow of the entire chip manually assigns modules while considering the data flow and timing. When designing areas such as area reduction and inter-module signal timing control, quantitative methods are used for evaluation.
【０００４】なお、このようなフロアプランに関する技
術としては、たとえば日経ＢＰ社、１９９４年４月２５
日発行の「日経エレクトロニクス ｎｏ．６０６」Ｐ１
３７〜Ｐ１４９などに記載されている。As a technique relating to such a floor plan, for example, Nikkei BP, April 25, 1994.
Nikkei Electronics no.606 P1 issued by Nikkei
37-P149 and the like.
【０００５】[0005]
【発明が解決しようとする課題】ところが、前記のよう
なフロアプランにおいては、設計者である人手によって
モジュールの割り付けを行っているために、ＬＳＩの高
性能化に伴う論理規模の拡大によってモジュール間信号
線数を増加させ、チップ面積の縮小を図ることが困難と
なっている。However, in the floor plan as described above, since the designers manually allocate the modules, the logical scale is increased due to the higher performance of the LSI, and the inter-modules are expanded. It is difficult to increase the number of signal lines and reduce the chip area.
【０００６】従って、ＬＳＩの高集積化を効率よく実現
するためには、フロアプラン段階でブロックの分割、形
状、配置を定量的な手法で評価し、最適化していく必要
があり、特に動作周波数の向上により、モジュール間信
号の配線遅延の影響が今まで以上に大きくなるため、フ
ロアプラン設計の段階で配線遅延を精度良く推定し、モ
ジュール間のタイミング設計にフィードバックする必要
がある。Therefore, in order to efficiently realize the high integration of the LSI, it is necessary to evaluate and optimize the division, shape, and arrangement of the blocks by a quantitative method at the floor plan stage. As the influence of the wiring delay of the signal between modules becomes larger than ever, it is necessary to accurately estimate the wiring delay at the stage of floorplan design and feed it back to the timing design between modules.
【０００７】そこで、本発明の目的は、モジュール端子
位置・方向およびモジュール配置を最適化し、チップ面
積の縮小化を図り、かつ精度の良いモジュール間タイミ
ング設計を行うことができるようにしたフロアプラン設
計方法および装置を提供することにある。Therefore, an object of the present invention is to optimize the module terminal position / direction and module placement, reduce the chip area, and perform accurate inter-module timing design. A method and apparatus are provided.
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【０００９】[0009]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.
【００１０】すなわち、本発明のフロアプラン設計方法
は、半導体集積回路装置のチップレイアウト設計におけ
る上流段階の設計方法に適用されるものであり、モジュ
ールの相対位置、モジュール端子の概略位置、モジュー
ル間配線の概略経過を最適化する場合に、モジュールの
端子位置・方向の決定に関しては、モジュール配置後の
端子間距離から推定した配線の配線長と、配線経路決定
結果から算出した配線の配線長とを比較し、この結果、
配線経路結果から算出した配線の配線長が長いときに、
この配線ネットを形成するモジュールの端子位置を抽出
し、このモジュールの端子位置を見直して、端子間距離
から推定した配線の配線長と、配線経路結果から算出し
た配線の配線長とが等しくなるようにモジュールの端子
位置・方向を最適化するものである。That is, the floorplan designing method of the present invention is applied to a designing method at an upstream stage in a chip layout design of a semiconductor integrated circuit device, and includes relative positions of modules, general positions of module terminals, and wiring between modules. When optimizing the rough course of the above, regarding the terminal position / direction of the module, the wiring length of the wiring estimated from the inter-terminal distance after module placement and the wiring length of the wiring calculated from the wiring route determination result are used. Compare this result
When the wiring length of the wiring calculated from the wiring route result is long,
Extract the terminal position of the module that forms this wiring net, review the terminal position of this module, and make sure that the wiring length of the wiring estimated from the distance between the terminals and the wiring length of the wiring calculated from the wiring route result are equal. In addition, the position and direction of the module terminals are optimized.
【００１１】また、モジュール間信号のドライバサイズ
の決定に関しては、端子間距離から推定した配線の配線
長、または配線経路結果から算出した配線の配線長を用
いて決定され、この端子間距離から推定した配線、また
は配線経路結果から算出した配線の抵抗値および容量値
を算出し、これらを用いてモジュール間信号のドライバ
サイズを最適化するものである。Further, the driver size of the signal between modules is determined by using the wiring length of the wiring estimated from the distance between the terminals or the wiring length of the wiring calculated from the result of the wiring route, and estimated from the distance between the terminals. The resistance value and the capacitance value of the wiring or the wiring calculated from the wiring route result are calculated, and the driver size of the inter-module signal is optimized using these.
【００１２】さらに、モジュールの配置の評価および決
定に関しては、モジュール配置後の端子間距離から推定
した配線の配線長を用いて決定され、この端子間距離か
ら推定した配線のモジュール間の信号依存関係テーブル
を作成して、モジュール間の配線数に基づいてモジュー
ルの配置を評価し、所定の範囲内にない場合には見直し
て、モジュール間の配線数が所定の範囲内となるように
モジュールの配置を最適化するものである。Further, regarding the evaluation and determination of the placement of the module, it is determined by using the wiring length of the wiring estimated from the distance between terminals after the placement of the module, and the signal dependence between the modules of the wiring estimated from the distance between terminals is determined. Create a table and evaluate the module placement based on the number of wires between modules. If it is not within the specified range, review it and arrange the modules so that the number of wires between modules is within the specified range. Is to optimize.
【００１３】また、本発明のフロアプラン設計装置は、
モジュールの端子位置・方向を決定するために、モジュ
ールの相対位置を概略的に配置する配置手段、配置され
たモジュールの端子間距離から配線の配線長を推定する
推定手段、配置されたモジュールの配線経路決定結果か
ら配線の配線長を算出する算出手段、推定された配線の
配線長と、算出された配線の配線長とを比較する比較手
段、配線経路結果から算出した配線の配線長が長い配線
ネットを形成するモジュールの端子位置を抽出する抽出
手段、抽出されたモジュールの端子位置を見直す端子位
置見直し手段、見直された端子間距離から推定した配線
の配線長と、配線経路結果から算出した配線の配線長と
が等しくなるようにモジュールの端子位置・方向を決定
する端子位置決定手段を有するものである。Further, the floor plan designing apparatus of the present invention is
Arrangement means for roughly arranging the relative positions of the modules to determine the terminal position / direction of the module, estimation means for estimating the wiring length of the wiring from the distance between the terminals of the arranged modules, wiring of the arranged modules Calculation means for calculating the wiring length of the wiring from the route determination result, comparison means for comparing the estimated wiring length of the wiring with the calculated wiring length, wiring having a long wiring length calculated from the wiring route result Extraction means for extracting the terminal position of the module forming the net, terminal position reviewing means for reviewing the extracted terminal position of the module, wiring length of the wiring estimated from the reviewed distance between terminals, and wiring calculated from the wiring route result It has a terminal position deciding means for deciding the terminal position / direction of the module so that the wiring length of the module becomes equal.
【００１４】また、モジュール間信号のドライバサイズ
を決定するために、推定された配線または算出された配
線の抵抗値および容量値を算出する情報算出手段、抵抗
値および容量値を用いてモジュール間信号のドライバサ
イズを決定するドライバサイズ決定手段を有するもので
ある。Further, in order to determine the driver size of the signal between modules, the information calculating means for calculating the resistance value and the capacitance value of the estimated wiring or the calculated wiring, and the signal between the modules using the resistance value and the capacitance value. Driver size determining means for determining the driver size.
【００１５】さらに、モジュールの配置を評価および決
定するために、推定された配線のモジュール間の信号依
存関係テーブルを作成する作成手段、モジュール間の信
号依存関係テーブルからモジュールの配置を評価する評
価手段、モジュール間の配線数が所定の範囲内にない場
合にはモジュール間の信号依存関係テーブルを見直すモ
ジュール配置見直し手段、見直されたモジュール間の配
線数が所定の範囲内となるようにモジュールの配置を決
定するモジュール配置決定手段を有するものである。Further, in order to evaluate and determine the arrangement of the modules, a creating means for creating a signal dependency relationship table between the modules of the estimated wiring, and an evaluating means for evaluating the module location from the signal dependency relationship table between the modules. If the number of wires between modules is not within the predetermined range, the module layout reviewing means for revising the signal dependency table between the modules, and arranging the modules so that the number of wires between the reviewed modules is within the predetermined range And module placement determining means for determining.
【００１６】特に、このフロアプラン設計装置と、半導
体集積回路装置のチップレイアウト設計における論理合
成ツール、配置配線ツールおよび論理シミュレーション
ツールとの間でデータの整合性を取るものである。In particular, data consistency is provided between the floor plan designing device and the logic synthesis tool, the layout and wiring tool, and the logic simulation tool in the chip layout design of the semiconductor integrated circuit device.
【００１７】[0017]
【作用】前記したフロアプラン設計方法および装置によ
れば、モジュール間配置から求まる端子間距離から推定
した配線の配線長と、配線経路決定後に決まる配線の配
線長を最適化の指標として導入して適用することにより
可能となる。According to the floor plan designing method and apparatus described above, the wiring length of the wiring estimated from the inter-terminal distance obtained from the inter-module arrangement and the wiring length of the wiring determined after the wiring route is determined are introduced as the optimization index. It becomes possible by applying.
【００１８】すなわち、モジュールの端子位置・方向の
決定に関しては、配置手段、推定手段、算出手段、比較
手段、抽出手段、端子位置見直し手段、端子位置決定手
段を有することにより、問題となる配線経路結果から算
出した配線の配線長が長い配線ネットを形成するモジュ
ールの端子位置を見直し、等しくなるようにしてモジュ
ールの端子位置・方向を最適化することができる。これ
により、モジュールの端子位置・方向を最適化し、チッ
プ面積を縮小することができる。That is, with regard to the determination of the terminal position / direction of the module, by providing the arranging means, the estimating means, the calculating means, the comparing means, the extracting means, the terminal position reviewing means, and the terminal position determining means, the wiring route which becomes a problem The terminal positions and the directions of the modules can be optimized by reviewing the terminal positions of the modules forming the wiring net having the long wiring length calculated from the results and making them equal. This makes it possible to optimize the terminal position / direction of the module and reduce the chip area.
【００１９】また、モジュール間信号のドライバサイズ
の決定に関しては、情報算出手段、ドライバサイズ決定
手段を有することにより、モジュールの端子位置・方向
を最適化した後、端子間距離から推定した配線の配線
長、または配線経路結果から算出した配線の配線長端子
間距離から推定した配線の配線長を指標にし、配線の抵
抗値および容量値を論理合成ツールへと容易にインタフ
ェースが行え、モジュール間信号のドライバサイズを最
適化することができる。これにより、精度の良いモジュ
ール間のタイミング設計を行うことができる。Further, regarding the determination of the driver size of the signal between modules, by having the information calculation means and the driver size determination means, after optimizing the terminal position / direction of the module, the wiring of the wiring estimated from the inter-terminal distance The length of the wire or the wire length of the wire calculated from the result of the wire route is used as an index, and the resistance value and capacitance value of the wire can be easily interfaced to the logic synthesis tool. The driver size can be optimized. This makes it possible to perform accurate timing design between modules.
【００２０】さらに、モジュールの配置の評価および決
定に関しては、作成手段、評価手段、モジュール配置見
直し手段、モジュール配置決定手段を有することによ
り、モジュールの端子位置・方向を最適化した後、端子
間距離から推定した配線の配線長を指標にし、モジュー
ル間の配線数に基づいてモジュールの配置を評価すると
ともに、配線数が所定の範囲内にない場合にはモジュー
ル間の信号依存関係テーブルを見直し、モジュール間の
配線数が所定の範囲内となるようにモジュールの配置を
最適化することができる。これにより、モジュールの配
置を評価するとともに、モジュール間の配線数を最適化
し、チップ面積を縮小することができる。Further, regarding the evaluation and determination of the module arrangement, by providing the creating means, the evaluating means, the module arrangement reviewing means, and the module arrangement determining means, the terminal position / direction of the module is optimized, and then the distance between the terminals is determined. Using the wiring length of the wiring estimated from the index as an index, the module placement is evaluated based on the number of wirings between modules, and if the number of wirings is not within the specified range, review the signal dependency table between modules, The arrangement of the modules can be optimized so that the number of wires between them is within a predetermined range. This makes it possible to evaluate the layout of the modules, optimize the number of wires between the modules, and reduce the chip area.
【００２１】この結果、チップレイアウト設計の上流段
階におけるモジュールの相対配置、モジュール端子の概
略位置、モジュール間配線の概略経路を決めるフロアプ
ラン設計において、モジュール端子位置・方向およびモ
ジュール配置を最適化し、チップ面積の縮小化を図り、
かつ精度の良いモジュール間タイミング設計を行うこと
ができる。As a result, the module terminal position / direction and the module layout are optimized in the floor plan design for determining the relative layout of the modules, the rough position of the module terminals, and the rough route of the wiring between the modules in the upstream stage of the chip layout design. To reduce the area,
In addition, it is possible to perform accurate inter-module timing design.
【００２２】特に、フロアプラン設計以降の論理合成、
配置配線および論理シミュレーションとの間でデータの
整合性を取る場合には、情報データの算出値およびフォ
ーマットを同じにすることによって容易にタイミング検
証、回路検証、論理合成ツールへのインタフェースが行
え、かつ全体の処理時間を短縮することができるので、
高速・大規模半導体集積回路装置の開発期間の短縮化が
可能となる。In particular, logic synthesis after floor plan design,
To ensure data consistency between placement and routing and logic simulation, the same calculation value and format of information data can be used to easily perform timing verification, circuit verification, and interface to logic synthesis tools. Since the overall processing time can be shortened,
It is possible to shorten the development period of high-speed and large-scale semiconductor integrated circuit devices.
【００２３】[0023]
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００２４】図１は本発明の一実施例であるフロアプラ
ン設計装置を示す機能ブロック図、図２は本実施例のフ
ロアプラン設計装置におけるモジュールの端子位置・方
向の設計方法を示すフローチャート、図３は図２のモジ
ュールの端子位置・方向の設計方法における端子位置最
適化処理を詳細に示すフローチャート、図４はモジュー
ルの端子位置・方向の設計方法を説明するためのレイア
ウト図、図５および図６はモジュール間信号のドライバ
サイズの設計方法を示すフローチャート、図７はモジュ
ールの配置の設計方法を示すフローチャート、図８はモ
ジュールの配置の設計方法におけるモジュール間信号依
存関係テーブルの説明図である。FIG. 1 is a functional block diagram showing a floor plan designing apparatus according to an embodiment of the present invention, and FIG. 2 is a flow chart showing a method of designing a terminal position / direction of a module in the floor plan designing apparatus of this embodiment. 3 is a flow chart showing in detail the terminal position optimizing process in the module terminal position / direction design method of FIG. 2, FIG. 4 is a layout diagram for explaining the module terminal position / direction design method, FIG. 5 and FIG. 6 is a flowchart showing a method for designing a driver size of an inter-module signal, FIG. 7 is a flowchart showing a method for designing a module layout, and FIG. 8 is an explanatory diagram of an inter-module signal dependency table in the method for designing a module layout.
【００２５】まず、図１により本実施例のフロアプラン
設計装置の構成を説明する。First, the construction of the floor plan designing apparatus of this embodiment will be described with reference to FIG.
【００２６】本実施例のフロアプラン設計装置は、たと
えば半導体集積回路装置のチップレイアウト設計におけ
る上流段階で、モジュールの相対配置、モジュール端子
の概略位置、モジュール間配線の概略経路を決める設計
装置とされ、モジュールの端子位置・方向を決定するた
めの配置部１、推定部２、算出部３、比較部４、抽出部
５、端子位置見直し部６および端子位置決定部７と、モ
ジュール間信号のドライバサイズを決定するための情報
算出部８およびドライバサイズ決定部９と、モジュール
の配置を評価および決定するための作成部１０、評価部
１１、モジュール配置見直し部１２およびモジュール配
置決定部１３から構成されている。The floor plan designing apparatus of this embodiment is a designing apparatus for determining the relative arrangement of modules, the rough position of module terminals, and the rough route of wiring between modules at the upstream stage in the chip layout design of a semiconductor integrated circuit device, for example. An arrangement unit 1, an estimation unit 2, a calculation unit 3, a comparison unit 4, an extraction unit 5, a terminal position review unit 6 and a terminal position determination unit 7 for determining the terminal position / direction of the module, and a driver for inter-module signals. An information calculation unit 8 and a driver size determination unit 9 for determining a size, a creation unit 10, an evaluation unit 11, a module placement review unit 12, and a module placement determination unit 13 for evaluating and determining the placement of modules are included. ing.
【００２７】配置部１は、フロアプランの設計におい
て、最初にモジュールの相対位置を概略的に配置する部
分であり、この概略的な配置のデータは推定部２および
算出部３に送られる。The layout unit 1 is a unit for roughly arranging the relative positions of the modules in the design of the floor plan first, and the data of the rough layout is sent to the estimation unit 2 and the calculation unit 3.
【００２８】推定部２は、配置部１から送られてきたモ
ジュールの概略的な配置のデータに基づいて、端子間距
離から配線の配線長を推定する部分であり、この推定さ
れた配線長のデータは比較部４、さらに情報算出部８お
よび作成部１０に送られる。The estimating unit 2 is a unit for estimating the wiring length of the wiring from the distance between the terminals based on the data of the schematic arrangement of the modules sent from the arranging unit 1. The data is sent to the comparison unit 4, the information calculation unit 8 and the creation unit 10.
【００２９】算出部３は、配置部１から送られてきたモ
ジュールの概略的な配置のデータに基づいて、配線経路
決定結果から配線の配線長を算出する部分であり、この
算出された配線長のデータは比較部４、さらに情報算出
部８に送られる。The calculation unit 3 is a unit for calculating the wiring length of the wiring from the wiring route determination result based on the data of the schematic arrangement of the modules sent from the arrangement unit 1, and the calculated wiring length. Is sent to the comparison unit 4 and further to the information calculation unit 8.
【００３０】比較部４は、推定部２から送られてきた配
線の配線長のデータと、算出部３から送られてきた配線
の配線長のデータとを比較する部分であり、この配線長
の比較結果のデータは抽出部５に送られる。The comparison unit 4 is a unit for comparing the wiring length data of the wiring sent from the estimation unit 2 with the wiring length data of the wiring sent from the calculation unit 3, and the wiring length data The data of the comparison result is sent to the extraction unit 5.
【００３１】抽出部５は、比較部４から送られてきた比
較結果のデータに基づいて、配線経路結果から算出した
配線の配線長が長いときに、この配線ネットを形成する
モジュールの端子位置を抽出する部分であり、この抽出
されたモジュールの端子位置のデータは端子位置見直し
部６に送られる。The extraction unit 5 determines the terminal position of the module forming this wiring net when the wiring length of the wiring calculated from the wiring route result is long based on the comparison result data sent from the comparison unit 4. This is a part to be extracted, and the data of the extracted terminal position of the module is sent to the terminal position reviewing section 6.
【００３２】端子位置見直し部６は、抽出部５から送ら
れてきたモジュールの端子位置のデータを見直す部分で
あり、この見直されたモジュールの端子位置のデータは
端子位置決定部７に送られる。The terminal position reviewing unit 6 is a part for revising the terminal position data of the module sent from the extracting unit 5, and the revised terminal position data of the module is sent to the terminal position determining unit 7.
【００３３】端子位置決定部７は、端子位置見直し部６
から送られてきたモジュールの端子位置のデータに基づ
いて、端子間距離から推定した配線の配線長と、配線経
路結果から算出した配線の配線長とが等しくなるように
モジュールの端子位置・方向を決定する部分であり、こ
の端子位置決定部７においてモジュールの端子位置・方
向が最適化されるようになっている。The terminal position deciding unit 7 includes a terminal position reviewing unit 6
Based on the module terminal position data sent from the module, set the module terminal position and direction so that the wiring length of the wiring estimated from the inter-terminal distance and the wiring length of the wiring calculated from the wiring route result are equal. The terminal position determining unit 7 optimizes the terminal position / direction of the module.
【００３４】情報算出部８は、推定部２から送られてき
た配線のデータ、または算出部３から送られてきた配線
のデータに基づいて、抵抗値および容量値を算出する部
分であり、この算出された抵抗値および容量値のデータ
はドライバサイズ決定部９に送られる。The information calculating section 8 is a section for calculating the resistance value and the capacitance value based on the wiring data sent from the estimating section 2 or the wiring data sent from the calculating section 3. Data of the calculated resistance value and capacitance value is sent to the driver size determination unit 9.
【００３５】ドライバサイズ決定部９は、情報算出部８
から送られてきた抵抗値および容量値のデータに基づい
て、モジュール間信号のドライバサイズを決定する部分
であり、このドライバサイズ決定部９においてモジュー
ル間信号のドライバサイズが最適化されるようになって
いる。The driver size determining unit 9 includes an information calculating unit 8
This is a part for determining the driver size of the inter-module signal based on the data of the resistance value and the capacitance value sent from the. The driver size determining section 9 optimizes the driver size of the inter-module signal. ing.
【００３６】作成部１０は、推定部２から送られてきた
配線のデータに基づいて、モジュール間の信号依存関係
テーブルを作成する部分であり、この信号依存関係テー
ブルのデータは評価部１１に送られる。The creating unit 10 is a unit that creates a signal dependence relationship table between modules based on the wiring data sent from the estimating unit 2. The data of the signal dependence relationship table is sent to the evaluation unit 11. To be
【００３７】評価部１１は、作成部１０から送られてき
たモジュール間の信号依存関係テーブルのデータに基づ
いて、モジュール間の配線数からモジュールの配置を評
価する部分であり、この評価部１１においてモジュール
の配置を評価するとともに、モジュール配置の評価結果
のデータはモジュール配置見直し部１２に送られる。The evaluation unit 11 is a unit that evaluates the arrangement of the modules based on the number of wires between the modules based on the data of the signal dependence relationship table between the modules sent from the creation unit 10. The module layout is evaluated, and the data of the module layout evaluation result is sent to the module layout review unit 12.
【００３８】モジュール配置見直し部１２は、評価部１
１から送られてきた評価結果のデータに基づいて、モジ
ュール間の配線数が所定の範囲内にない場合にはモジュ
ール間の信号依存関係テーブルを見直す部分であり、こ
の見直されたモジュール間の信号依存関係テーブルのデ
ータはモジュール配置決定部１３に送られる。The module layout review unit 12 is the evaluation unit 1
Based on the evaluation result data sent from 1, if the number of wires between modules is not within a predetermined range, this is a part for revising the signal dependency table between modules, The data of the dependency relationship table is sent to the module placement determination unit 13.
【００３９】モジュール配置決定部１３は、モジュール
配置見直し部１２から送られてきたモジュール間の信号
依存関係テーブルのデータに基づいて、モジュール間の
配線数が所定の範囲内となるようにモジュールの配置を
決定する部分であり、このモジュール配置決定部１３に
おいてモジュールの配置が最適化されるようになってい
る。The module arrangement determining unit 13 arranges the modules so that the number of wires between the modules is within a predetermined range based on the data of the inter-module signal dependency table sent from the module arrangement reviewing unit 12. The module placement determining unit 13 optimizes the placement of modules.
【００４０】次に、本実施例の作用について、モジュー
ルの端子位置・方向の設計方法、モジュール間信号のド
ライバサイズの設計方法、モジュールの配置の設計方法
を順に説明する。最初に、モジュールの端子位置・方向
を最適化する場合の設計方法を図２，図３に基づいて説
明する。Next, regarding the operation of this embodiment, a method of designing the terminal position / direction of the module, a method of designing the driver size of the signal between modules, and a method of designing the arrangement of the modules will be described in order. First, a designing method for optimizing the terminal position / direction of the module will be described with reference to FIGS.
【００４１】始めに、このモジュールの端子位置・方向
の最適化においては、モジュールの相対位置を概略的に
配置する必要があり、たとえば図４に示すように、チッ
プ１４の中央部にはロジックおよびメモリなどの論理回
路モジュール１５が配置され、その周りには入出力回路
としての周辺回路モジュール１６が配置されているもの
とする。First, in optimizing the terminal position / direction of this module, it is necessary to roughly arrange the relative positions of the modules. For example, as shown in FIG. A logic circuit module 15 such as a memory is arranged, and a peripheral circuit module 16 as an input / output circuit is arranged around it.
【００４２】図４において、図４(a) はモジュール配置
後の端子間距離から推定した配線１７を示し、また図４
(b) においては、配線経路決定結果から算出した配線１
８を示しており、図４(a) に示す配線１７の配線長と図
４(b) に示す配線１８の配線長とを比較すると、明らか
に図４(b) に示す配線１８の方が長く、よってこの配線
１８の配線ネットを形成するモジュールの端子位置・方
向は最適でないことを示唆している。In FIG. 4, FIG. 4 (a) shows the wiring 17 estimated from the distance between terminals after the module is arranged, and FIG.
In (b), the wiring 1 calculated from the wiring route determination result
8 is shown, and comparing the wiring length of the wiring 17 shown in FIG. 4 (a) with the wiring length of the wiring 18 shown in FIG. 4 (b), the wiring 18 shown in FIG. This suggests that the terminal position / direction of the module forming the wiring net of the wiring 18 is long and not optimal.
【００４３】これを利用して、モジュールの端子位置・
方向が不的確なものを見つけ、端子位置・方向の見直し
も含め、図４(a) に示す端子間距離から推定した配線１
７の配線長と、図４(b) に示す配線経路決定結果から算
出した配線１８の配線長が等しくなるように配線経路を
決めてモジュールの端子位置・方向を最適化することが
でき、この方法を図２，図３の処理フローに基づいて以
下において順に説明する。By utilizing this, the terminal position of the module
Wiring 1 estimated from the distance between terminals shown in Fig. 4 (a), including finding the wrong direction and reviewing the terminal position and direction
It is possible to optimize the terminal position and direction of the module by deciding the wiring route so that the wiring length of 7 and the wiring length of the wiring 18 calculated from the wiring route determination result shown in FIG. The method will be described below in order based on the processing flows of FIGS.
【００４４】まず、ステップ２０１〜２０３において、
配置部１によりモジュールの概略的な配置を行い、チッ
プレイアウト用のネットリストを作成してファイルに格
納した後、ステップ２０４，２０５において、推定部２
によりモジュール配置の端子間距離から最短の配線長を
推定し、同時に算出部３により配線経路決定結果から配
線間ピッチなどを考慮した配線長の算出を行う。First, in steps 201 to 203,
After the modules are roughly arranged by the arranging unit 1 and a netlist for chip layout is created and stored in a file, in Steps 204 and 205, the estimating unit 2
The shortest wiring length is estimated from the inter-terminal distance of the module arrangement, and at the same time, the calculation unit 3 calculates the wiring length from the wiring route determination result in consideration of the wiring pitch.
【００４５】続いて、ステップ２０６において、比較部
４によりステップ２０４，２０５において推定または算
出した配線長を比較し、ステップ２０５において算出し
た配線長が長いものについては、ステップ２０７におい
て抽出部５によりその配線ネットを形成するモジュール
端子および端子方向を抽出する。Then, in step 206, the comparing unit 4 compares the wiring lengths estimated or calculated in steps 204 and 205, and if the wiring length calculated in step 205 is long, the extracting unit 5 extracts the long wiring length in step 207. A module terminal forming a wiring net and a terminal direction are extracted.
【００４６】さらに、モジュール端子および端子方向を
抽出したものについては、ステップ２０８において、後
述の図３に基づいて詳細に説明する端子位置・方向の最
適化処理を行った後、ステップ２０９においてファイル
に端子位置・方向指定データを作成する。Further, with respect to the module terminals and the terminal directions extracted, in step 208, after the terminal position / direction optimization processing described in detail with reference to FIG. Create terminal position / direction specification data.
【００４７】一方、ステップ２０６において、算出した
配線長が長いという条件に当たらないときには、直接、
ステップ２０９においてファイルに端子位置・方向指定
データを作成する。そして、ステップ２１０において、
端子位置・方向指定データを元に自動レイアウトツール
によりモジュール間のレイアウトを行う。On the other hand, in step 206, if the condition that the calculated wiring length is long is not satisfied, directly,
In step 209, terminal position / direction designation data is created in the file. Then, in step 210,
Layout between modules with automatic layout tool based on pin position / direction designation data.
【００４８】次に、図２におけるステップ２０８の端子
位置・方向の最適化処理の処理フローを図３に基づいて
詳細に説明する。Next, the processing flow of the terminal position / direction optimization processing in step 208 in FIG. 2 will be described in detail with reference to FIG.
【００４９】この端子位置・方向の最適化処理において
は、始めにステップ３０１，３０２において、図２のス
テップ２０１におけるモジュール配置データをファイル
に格納し、ステップ２０７の不的確な配線ネットを形成
するモジュール端子および端子方向のデータをファイル
に格納し、この２つのファイルと図２のステップ２０３
のチップレイアウト用のネットリストを格納したファイ
ルを用意する。In this terminal position / direction optimization processing, first, in steps 301 and 302, the module placement data in step 201 of FIG. 2 is stored in a file, and in step 207, a module for forming an inaccurate wiring net is formed. The terminal and the data of the terminal direction are stored in a file, and these two files and step 203 in FIG. 2 are stored.
Prepare a file that stores the netlist for the chip layout of.
【００５０】まず、チップレイアウト用ネットリストの
ファイルと、不的確な配線ネットを形成するモジュール
端子および端子方向データのファイルとを入力として、
ステップ３０３において、不的確な配線ネットを作成す
るモジュール端子がどういう接続関係にあるかを抽出
し、ステップ３０４において接続モジュール対応テーブ
ルをファイルに出力させ、同時にステップ３０５におい
て端子名と接続モジュール名を対応させたテーブルをフ
ァイルに出力させる。First, a chip layout netlist file and a module terminal and terminal direction data file forming an inaccurate wiring net are input.
In step 303, the connection relationship between the module terminals that create an incorrect wiring net is extracted, and in step 304, the connection module correspondence table is output to a file, and at the same time, in step 305, the terminal names and connection module names are associated. Causes the table to be output to a file.
【００５１】続いて、接続モジュール対応テーブルのフ
ァイルと、モジュール配置データのファイルの２つを入
力として、ステップ３０６において端子方向の検索を行
っていき、ステップ３０７において端子位置見直し部６
により接続モジュール端子位置・方向の対応テーブルの
ファイルを出力させる。Subsequently, the connection module correspondence table file and the module arrangement data file are input, and a search is made in the terminal direction in step 306. In step 307, the terminal position review unit 6 is executed.
Output a file of the correspondence table of connection module terminal position and direction by.
【００５２】さらに、ステップ３０５，３０７のファイ
ルにより、自動レイアウトツールのための配線長に基づ
いた端子位置・方向指定ファイルのデータを生成させる
処理を、ステップ３０８において端子位置決定部７によ
り行い、図２の全体処理のステップ２０９に戻って最適
化された端子位置・方向指定データのファイルを作成す
る。Furthermore, the process of generating the data of the terminal position / direction designation file based on the wiring length for the automatic layout tool by the files of steps 305 and 307 is performed by the terminal position determination unit 7 in step 308, Returning to step 209 of the overall processing of No. 2, a file of optimized terminal position / direction designation data is created.
【００５３】これにより、モジュール配置後の端子間距
離から推定した配線１７の配線長と、配線経路決定後に
決まる配線１８の配線長を指標として、効果的にモジュ
ールの端子位置・方向を最適化し、配線領域の面積を縮
小することができる。Thus, the terminal position / direction of the module can be effectively optimized by using the wiring length of the wiring 17 estimated from the inter-terminal distance after the module arrangement and the wiring length of the wiring 18 determined after the wiring route is determined, The area of the wiring region can be reduced.
【００５４】次に、モジュール間信号のドライバサイズ
を最適化する場合の設計方法を図５に基づいて説明す
る。Next, a designing method for optimizing the driver size of the signal between modules will be described with reference to FIG.
【００５５】このモジュール間信号のドライバサイズの
最適化においては、まず図２のステップ２０１〜２０４
における処理を行い、すなわちモジュールの概略的な配
置を行った後、ネットリストを作成してファイルにチッ
プレイアウト用ネットリストを出力し、そしてモジュー
ル配置の端子間距離から配線１７の配線長を推定する。In optimizing the driver size of the signal between modules, first, steps 201 to 204 in FIG.
Process, that is, after roughly arranging the modules, create a netlist, output the chip layout netlist to a file, and estimate the wiring length of the wiring 17 from the inter-terminal distance of the module arrangement. .
【００５６】続いて、ステップ５０１において、情報算
出部８により配線長推定結果からタイミングに影響する
配線容量、抵抗を算出し、ステップ５０２における論理
合成ツールの配線負荷条件を用いて論理合成を行い、ス
テップ５０３において、ドライバサイズ決定部９により
ファイルに容量値および抵抗値を用いて最適化されたモ
ジュール間ドライバサイズを出力する。Then, in step 501, the information calculating section 8 calculates the wiring capacitance and resistance that affect the timing from the wiring length estimation result, and performs the logic synthesis using the wiring load condition of the logic synthesis tool in step 502. In step 503, the driver size determination unit 9 outputs the optimized inter-module driver size to the file using the capacitance value and the resistance value.
【００５７】この配線１７の容量値および抵抗値は小さ
い方が良く、そのためには配線１７を極力短く、かつ幅
広にすることが望ましく、この容量値および抵抗値に応
じてタイミングを最適化するためにモジュール間におけ
るトランジスタのゲート幅およびゲート長などの大きさ
が決定される。It is preferable that the wiring 17 has a small capacitance value and a small resistance value. For that purpose, it is desirable to make the wiring 17 as short and wide as possible, in order to optimize the timing according to the capacitance value and the resistance value. The size of the gate width and the gate length of the transistor between the modules is determined.
【００５８】そして、図２の全体処理のステップ２１０
に戻って、ステップ５０３のファイルを入力データと
し、自動レイアウトツールによりレイアウトを行うこと
により、端子間距離から推定された配線１７の配線長を
指標にして、モジュール間タイミングを考慮したチップ
レイアウトを容易に行うことができる。Then, step 210 of the overall processing of FIG.
Returning to step 503, by using the file of step 503 as input data and performing layout by the automatic layout tool, the wiring length of the wiring 17 estimated from the distance between terminals is used as an index to facilitate the chip layout considering the timing between modules. Can be done.
【００５９】次に、モジュール間信号のドライバサイズ
を最適化する場合の設計方法を、図５と異なって配線経
路結果から算出された配線１８の配線長を用いて行う場
合を図６に基づいて説明する。Next, the design method for optimizing the driver size of the inter-module signal is performed using the wiring length of the wiring 18 calculated from the wiring route result, which is different from FIG. 5, based on FIG. explain.
【００６０】この配線経路結果から算出された配線１８
の配線長を用いたモジュール間信号のドライバサイズの
最適化においては、まず図２のステップ２０１〜２０
３，２０５における処理を行い、すなわちモジュールの
概略的な配置を行った後、ネットリストを作成してファ
イルにチップレイアウト用ネットリストを出力し、そし
て配線経路決定結果から算出した配線１８の配線長を算
出する。The wiring 18 calculated from this wiring route result
In optimizing the driver size of the inter-module signal using the wiring length of, first, in steps 201 to 20 of FIG.
After performing the processing in 3, 205, that is, after roughly arranging the modules, a netlist is created, the chip layout netlist is output to a file, and the wiring length of the wiring 18 calculated from the wiring route determination result. To calculate.
【００６１】続いて、ステップ６０１において、情報算
出部８により配線長算出結果から配線容量、抵抗を算出
し、ステップ６０２における論理合成ツールの配線負荷
条件に用いて論理合成を行い、ステップ６０３におい
て、前述と同様にドライバサイズ決定部９によりファイ
ルに抵抗値および容量値を用いて最適化されたモジュー
ル間ドライバサイズを出力する。Then, in step 601, the information calculating unit 8 calculates the wiring capacitance and resistance from the wiring length calculation result, and performs logic synthesis using the wiring load condition of the logic synthesis tool in step 602. In step 603, Similarly to the above, the driver size determination unit 9 outputs the optimized inter-module driver size to the file using the resistance value and the capacitance value.
【００６２】そして、図２の全体処理のステップ２１０
に戻って、ステップ６０３のファイルを入力データと
し、自動レイアウトツールにてレイアウトを行うことに
より、配線経路決定結果から算出された配線１８の配線
長を指標にして、モジュール間タイミングを考慮したチ
ップレイアウトをさらに精度良く容易に行うことができ
る。Then, step 210 of the overall processing of FIG.
Returning to step 603, using the file of step 603 as input data, the layout is performed by the automatic layout tool, and the wiring length of the wiring 18 calculated from the wiring route determination result is used as an index to consider the inter-module timing in the chip layout. Can be performed more accurately and easily.
【００６３】次に、モジュールの配置を評価および最適
化する場合の設計方法を図７に基づいて説明する。Next, a design method for evaluating and optimizing the arrangement of modules will be described with reference to FIG.
【００６４】このモジュールの配置の評価および最適化
においては、まず図２のステップ２０１〜２０４におけ
る処理、すなわちモジュールの概略的な配置を行った
後、ネットリストを作成してファイルにチップレイアウ
ト用ネットリストを出力し、そしてモジュール配置の端
子間距離から配線１７の配線長を推定する。In the evaluation and optimization of the placement of the modules, first, the processing in steps 201 to 204 of FIG. 2, that is, the rough placement of the modules, is performed, and then a netlist is created to create a net for chip layout in a file. The list is output, and the wiring length of the wiring 17 is estimated from the inter-terminal distance of the module arrangement.
【００６５】続いて、ステップ７０１において、作成部
１０によりモジュール間の配線数を表すモジュール間依
存関係を示すテーブルを作成し、ステップ７０２におい
てファイルに図８に示されるような、モジュール間の配
線数を表す依存信号端子数を表示したテーブルを出力す
る。Subsequently, in step 701, the creating unit 10 creates a table showing inter-module dependency relationships indicating the number of wires between modules, and in step 702, the number of wires between modules as shown in the file in FIG. Outputs a table that displays the number of dependent signal terminals.
【００６６】この図８においては、たとえばモジュール
ＡとモジュールＢ、モジュールＣ、モジュールＤとの間
の配線に関わる端子数は、それぞれ４本、３本、７本で
あることを示し、モジュールＡとモジュールＢとは４本
の配線、モジュールＡとモジュールＣとは３本の配線、
モジュールＡとモジュールＤとは７本の配線で接続され
ていることを表している。In FIG. 8, for example, it is shown that the number of terminals relating to the wiring between the module A and the module B, the module C, and the module D is 4, 3, and 7, respectively. Module B has 4 wires, Module A and Module C has 3 wires,
The module A and the module D are connected by seven wires.
【００６７】この場合に、ステップ７０３において、評
価部１１によりモジュール間の依存関係テーブルからモ
ジュール間の配線数を調べ、これが所定の範囲内にある
場合にはモジュールの配置が適当であると評価する。こ
の所定の範囲は、モジュールの全端子数などに対応して
設定される。In this case, in step 703, the evaluation unit 11 checks the inter-module dependency table for the number of wires between the modules, and if the number of wires is within a predetermined range, the module arrangement is evaluated as appropriate. . This predetermined range is set corresponding to the total number of terminals of the module.
【００６８】一方、ステップ７０３による評価の結果、
モジュール間の配線数が極端に多く所定の範囲内にない
場合には、ステップ７０４においてモジュール配置見直
し部１２によりモジュール間の信号依存関係テーブルを
見直して、ステップ７０５においてモジュール配置決定
部１３によりモジュール間の配線数が所定の範囲内とな
るようにモジュールの配置を新たに決定し、この新たな
モジュールの配置についても同様の手順を繰り返して評
価を行う。On the other hand, as a result of the evaluation in step 703,
If the number of wirings between the modules is extremely large and is not within the predetermined range, the module placement reviewing unit 12 reviews the signal dependency relationship table between the modules in step 704, and the module placement determining unit 13 performs the intermodule routing in step 705. The module layout is newly determined so that the number of wirings in the above is within a predetermined range, and the same procedure is repeated for the new module layout to evaluate.
【００６９】これにより、端子間距離から推定された配
線１７の配線長を指標にして、モジュール間の依存関係
テーブルからモジュールの配置を評価するとともに、こ
のモジュール間の配線数に基づいてモジュールの配置を
最適化することができる。As a result, the wiring length of the wiring 17 estimated from the inter-terminal distance is used as an index to evaluate the module placement from the inter-module dependency table, and the module placement is based on the number of wires between the modules. Can be optimized.
【００７０】従って、本実施例のフロアプラン設計装置
によれば、チップレイアウト設計の上流段階におけるフ
ロアプランの設計において、モジュールの概略的な配置
後の端子間距離から推定した配線１７の配線長と、配線
経路決定後に決まる配線１８の配線長を指標として、モ
ジュールの端子位置・方向およびモジュールの配置を最
適化し、チップ面積の縮小化を図り、かつ精度の良いモ
ジュール間タイミング設計を行うことができる。Therefore, according to the floor plan designing apparatus of this embodiment, in the floor plan design in the upstream stage of the chip layout design, the wiring length of the wiring 17 estimated from the terminal distance after the module is roughly arranged and Using the wiring length of the wiring 18 determined after the wiring route is determined as an index, the terminal position / direction of the module and the module arrangement can be optimized, the chip area can be reduced, and the inter-module timing design with high accuracy can be performed. .
【００７１】特に、このフロアプラン設計装置におい
て、以降のチップレイアウト設計における論理合成ツー
ル、配置配線ツールおよび論理シミュレーションツール
との間で、タイミングなどの情報データの算出値、さら
に抵抗値および容量値などの情報データのフォーマット
を同じにすることにより、データの整合性を取ってイン
タフェースを容易にして全体の処理時間を短縮すること
ができる。In particular, in this floorplan designing apparatus, calculated values of information data such as timings, resistance values and capacitance values, etc. are exchanged with the logic synthesis tool, the placement and routing tool and the logic simulation tool in the subsequent chip layout design. By making the format of the information data of the same, the consistency of the data can be ensured, the interface can be facilitated, and the entire processing time can be shortened.
【００７２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。The invention made by the present inventor has been specifically described above based on the embodiments, but the present invention is not limited to the embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
【００７３】たとえば、本実施例のフロアプラン設計装
置については、モジュールの端子位置・方向の設計、モ
ジュール間信号のドライバサイズの設計、モジュールの
配置の設計を全て行う場合について説明したが、本発明
は前記実施例に限定されるものではなく、特に精度の良
いモジュール間のタイミング設計を主な目的とする場合
には、モジュールの端子位置・方向の設計とモジュール
間信号のドライバサイズの設計を行い、このように目的
に応じて組み合わせて設計することも可能である。For example, in the floorplan designing apparatus of this embodiment, the case where the terminal position / direction of the module is designed, the driver size of the signal between the modules is designed, and the layout of the modules is designed is described. Is not limited to the above-mentioned embodiment, and especially when the timing design between the modules with high accuracy is the main purpose, the design of the terminal position / direction of the module and the design of the driver size of the signal between the modules are performed. It is also possible to design by combining them in this way according to the purpose.
【００７４】[0074]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.
【００７５】(1).モジュール配置後の端子間距離から推
定した配線の配線長と、配線経路決定結果から算出した
配線の配線長とを比較し、配線経路結果から算出した配
線の配線長が長いときに、この配線ネットを形成するモ
ジュールの端子位置を抽出し、このモジュールの端子位
置を見直して、端子間距離から推定した配線の配線長
と、配線経路結果から算出した配線の配線長とが等しく
なるようにモジュールの端子位置・方向を決定すること
ができるので、モジュールの端子位置・方向の最適化が
可能となる。(1). The wiring length of the wiring estimated from the inter-terminal distance after the module arrangement is compared with the wiring length of the wiring calculated from the wiring route determination result, and the wiring length of the wiring calculated from the wiring route result is compared. When the length is long, the terminal position of the module that forms this wiring net is extracted, the terminal position of this module is reviewed, and the wiring length of the wiring estimated from the distance between terminals and the wiring length of the wiring calculated from the wiring route result Since it is possible to determine the terminal position / direction of the module such that the values become equal, it is possible to optimize the terminal position / direction of the module.
【００７６】(2).前記(1) において、モジュール配置後
の端子間距離から推定した配線の配線長、または配線経
路結果から算出した配線の配線長を用いて、この端子間
距離から推定した配線、または配線経路結果から算出し
た配線の抵抗値および容量値を算出し、これらを用いて
モジュール間信号のドライバサイズを決定することがで
きるので、モジュール間信号のドライバサイズの最適化
が可能となる。(2) In the above (1), using the wiring length of the wiring estimated from the inter-terminal distance after the module arrangement or the wiring length of the wiring calculated from the wiring route result, the wiring length is estimated from the inter-terminal distance. Since it is possible to calculate the resistance value and capacitance value of the wiring or the wiring calculated from the result of the wiring route and use them to determine the driver size of the signal between modules, it is possible to optimize the driver size of the signal between modules. Become.
【００７７】(3).前記(1) において、モジュール配置後
の端子間距離から推定した配線の配線長を用いて、この
端子間距離から推定した配線のモジュール間の信号依存
関係テーブルを作成して、モジュール間の配線数に基づ
いてモジュールの配置を評価し、所定の範囲内にない場
合には見直して、モジュール間の配線数が所定の範囲内
となるようにモジュールの配置を決定することができる
ので、モジュールの配置を評価するとともに、モジュー
ルの配置の最適化が可能となる。(3) In the above (1), using the wiring length of the wiring estimated from the inter-terminal distance after the module placement, a signal dependence table between modules of the wiring estimated from this inter-terminal distance is created. Evaluate the module layout based on the number of wires between modules, and if it is not within the specified range, review it and determine the module layout so that the number of wires between modules is within the specified range. Therefore, it is possible to evaluate the module arrangement and optimize the module arrangement.
【００７８】(4).前記(1) 〜(3) により、チップレイア
ウト設計の上流段階におけるモジュールの相対配置、モ
ジュール端子の概略位置、モジュール間配線の概略経路
を決めるフロアプラン設計において、モジュール端子位
置・方向およびモジュール配置を最適化し、チップ面積
の縮小化を図り、かつ精度の良いモジュール間タイミン
グ設計が可能となる。(4) According to the above (1) to (3), in the floor plan design for determining the relative arrangement of the modules, the rough position of the module terminals, and the rough route of the inter-module wiring in the upstream stage of the chip layout design, the module terminals are It is possible to optimize the position / direction and module placement, reduce the chip area, and perform accurate inter-module timing design.
【００７９】(5).前記(4) により、特に高速・大規模半
導体集積回路装置のチップレイアウト設計において、半
導体集積回路装置の面積縮小、モジュール間信号のタイ
ミングを考慮したチップレイアウトを設計上流の段階か
ら精度良く、かつ効率的に行うことが可能となる。(5) According to the above (4), especially in the chip layout design of a high-speed and large-scale semiconductor integrated circuit device, the chip layout considering the area reduction of the semiconductor integrated circuit device and the timing of signals between modules is designed upstream. It is possible to perform the process accurately and efficiently from the stage.
【００８０】(6).前記(1) 〜(3) において、特にフロア
プラン設計装置と、半導体集積回路装置のチップレイア
ウト設計における論理合成ツール、配置配線ツールおよ
び論理シミュレーションツールとの間でデータの整合性
を取ることにより、容易にタイミング検証、回路検証、
論理合成ツールへのインタフェースが行え、かつ全体の
処理時間を短縮することができるので、高速・大規模半
導体集積回路装置の開発期間の短縮化が可能となる。(6) In the above (1) to (3), in particular, data is exchanged between the floorplan design device and the logic synthesis tool, the placement and routing tool and the logic simulation tool in the chip layout design of the semiconductor integrated circuit device. By taking consistency, timing verification, circuit verification,
Since the interface to the logic synthesis tool can be performed and the entire processing time can be shortened, the development period of the high-speed and large-scale semiconductor integrated circuit device can be shortened.
【図１】本発明の一実施例であるフロアプラン設計装置
を示す機能ブロック図である。FIG. 1 is a functional block diagram showing a floor plan designing apparatus that is an embodiment of the present invention.
【図２】本実施例のフロアプラン設計装置におけるモジ
ュールの端子位置・方向の設計方法を示すフローチャー
トである。FIG. 2 is a flowchart showing a method of designing the terminal position / direction of the module in the floor plan designing apparatus of this embodiment.
【図３】本実施例において、図２のモジュールの端子位
置・方向の設計方法における端子位置最適化処理を詳細
に示すフローチャートである。3 is a flowchart showing in detail the terminal position optimizing process in the method of designing the terminal position / direction of the module of FIG. 2 in the present embodiment.
【図４】本実施例において、モジュールの端子位置・方
向の設計方法を説明するためのレイアウト図である。FIG. 4 is a layout diagram for explaining a method of designing the terminal position / direction of the module in the present embodiment.
【図５】本実施例において、モジュール間信号のドライ
バサイズの設計方法を示すフローチャートである。FIG. 5 is a flowchart showing a method of designing a driver size of an inter-module signal in the present embodiment.
【図６】本実施例において、他のモジュール間信号のド
ライバサイズの設計方法を示すフローチャートである。FIG. 6 is a flowchart showing a method of designing a driver size of another inter-module signal in the present embodiment.
【図７】本実施例において、モジュールの配置の設計方
法を示すフローチャートである。FIG. 7 is a flow chart showing a method for designing the arrangement of modules in the present embodiment.
【図８】本実施例において、モジュールの配置の設計方
法におけるモジュール間信号依存関係テーブルの説明図
である。FIG. 8 is an explanatory diagram of an inter-module signal dependency relationship table in the module layout designing method in the present embodiment.
１ 配置部 ２ 推定部 ３ 算出部 ４ 比較部 ５ 抽出部 ６ 端子位置見直し部 ７ 端子位置決定部 ８ 情報算出部 ９ ドライバサイズ決定部 １０ 作成部 １１ 評価部 １２ モジュール配置見直し部 １３ モジュール配置決定部 １４ チップ １５ 論理回路モジュール １６ 周辺回路モジュール １７，１８ 配線 1 placement unit 2 estimation unit 3 calculation unit 4 comparison unit 5 extraction unit 6 terminal position review unit 7 terminal position determination unit 8 information calculation unit 9 driver size determination unit 10 creation unit 11 evaluation unit 12 module placement review unit 13 module placement determination unit 14 chips 15 logic circuit module 16 peripheral circuit module 17, 18 wiring
Claims (6)
設計における上流段階で、モジュールの相対位置、モジ
ュール端子の概略位置、モジュール間配線の概略経路を
決めるフロアプラン設計方法であって、前記モジュール
の相対位置を概略的に配置した後、端子間距離から配線
の配線長を推定し、かつ配線経路決定結果から配線の配
線長を算出し、前記端子間距離から推定した配線の配線
長と、前記配線経路決定結果から算出した配線の配線長
とに基づいて、前記モジュールの相対位置、前記モジュ
ール端子の概略位置および前記モジュール間配線の概略
経路を最適化することを特徴とするフロアプラン設計方
法。1. A floor plan design method for determining a relative position of a module, a rough position of a module terminal, and a rough route of wiring between modules at an upstream stage in a chip layout design of a semiconductor integrated circuit device, the relative position of the module. After roughly arranging, the wiring length of the wiring is estimated from the inter-terminal distance, and the wiring length of the wiring is calculated from the wiring route determination result, and the wiring length of the wiring estimated from the inter-terminal distance and the wiring route. A floor plan designing method, comprising: optimizing a relative position of the module, an approximate position of the module terminal, and an approximate route of the inter-module wiring based on a wiring length of a wiring calculated from a determination result.
長と、前記配線経路決定結果から算出した配線の配線長
とを比較し、前記配線経路結果から算出した配線の配線
長が長いときに、この配線長が長い配線の配線ネットを
形成するモジュールの端子位置を抽出し、この抽出され
たモジュールの端子位置を見直して、前記端子間距離か
ら推定した配線の配線長と、前記配線経路結果から算出
した配線の配線長とが等しくなるように前記モジュール
の端子位置・方向を決定することを特徴とする請求項１
記載のフロアプラン設計方法。2. The wiring length of the wiring estimated from the distance between terminals is compared with the wiring length of the wiring calculated from the result of the wiring route determination, and when the wiring length of the wiring calculated from the result of the wiring route is long, , Extracting the terminal position of the module that forms the wiring net of the wiring having the long wiring length, reviewing the terminal position of the extracted module, the wiring length of the wiring estimated from the distance between the terminals, and the wiring route result 2. The terminal position / direction of the module is determined so that the wiring length of the wiring calculated from is equal.
Floorplan design method described.
長、または前記配線経路結果から算出した配線の配線長
を用いて、前記端子間距離から推定した配線、または前
記配線経路結果から算出した配線の抵抗値および容量値
を算出し、これらの抵抗値および容量値を用いてモジュ
ール間信号のドライバサイズを決定することを特徴とす
る請求項１記載のフロアプラン設計方法。3. The wiring estimated from the distance between terminals or the wiring length calculated from the result of the wiring route is used to calculate the wiring estimated from the distance between terminals or the result of the wiring route. The floor plan designing method according to claim 1, wherein the resistance value and the capacitance value of the wiring are calculated, and the driver size of the inter-module signal is determined using the resistance value and the capacitance value.
離から推定した配線の配線長を用いて、この端子間距離
から推定した配線のモジュール間の信号依存関係テーブ
ルを作成し、このモジュール間の信号依存関係テーブル
からモジュール間の配線数に基づいてモジュールの配置
を評価し、このモジュール間の配線数が所定の範囲内に
ない場合には、このモジュール間の信号依存関係テーブ
ルを見直して、前記モジュール間の配線数が所定の範囲
内となるように前記モジュールの配置を決定することを
特徴とする請求項１記載のフロアプラン設計方法。4. After arranging the modules, using the wiring length of the wiring estimated from the inter-terminal distance, a signal dependence relationship table between the modules of the wiring estimated from the inter-terminal distance is created, The placement of the modules is evaluated based on the number of wirings between the modules from the signal dependency table, and if the number of wirings between the modules is not within a predetermined range, the signal dependency table between the modules is reviewed and The floor plan design method according to claim 1, wherein the layout of the modules is determined so that the number of wires between the modules is within a predetermined range.
設計における上流段階で、モジュールの相対配置、モジ
ュール端子の概略位置、モジュール間配線の概略経路を
決めるフロアプラン設計装置であって、前記モジュール
の相対位置を概略的に配置する配置手段と、前記配置手
段により配置されたモジュールの端子間距離から配線の
配線長を推定する推定手段と、前記配置手段により配置
されたモジュールの配線経路決定結果から配線の配線長
を算出する算出手段と、前記推定手段により推定された
配線の配線長と、前記算出手段により算出された配線の
配線長とを比較する比較手段と、前記比較手段に基づい
て配線経路結果から算出した配線の配線長が長い配線ネ
ットを形成するモジュールの端子位置を抽出する抽出手
段と、前記抽出手段により抽出されたモジュールの端子
位置を見直す端子位置見直し手段と、前記端子位置見直
し手段により見直された端子間距離から推定した配線の
配線長と、配線経路結果から算出した配線の配線長とが
等しくなるようにモジュールの端子位置・方向を決定す
る端子位置決定手段と、前記推定手段により推定された
配線、または前記算出手段により算出された配線の抵抗
値および容量値を算出する情報算出手段と、前記情報算
出手段による抵抗値および容量値を用いてモジュール間
信号のドライバサイズを決定するドライバサイズ決定手
段と、前記推定手段により推定された配線のモジュール
間の信号依存関係テーブルを作成する作成手段と、前記
作成手段によるモジュール間の信号依存関係テーブルか
らモジュール間の配線数に基づいてモジュールの配置を
評価する評価手段と、前記評価手段に基づいてモジュー
ル間の配線数が所定の範囲内にない場合にはモジュール
間の信号依存関係テーブルを見直すモジュール配置見直
し手段と、前記モジュール配置見直し手段により見直さ
れたモジュール間の配線数が所定の範囲内となるように
モジュールの配置を決定するモジュール配置決定手段と
を有することを特徴とするフロアプラン設計装置。5. A floor plan designing apparatus for determining a relative arrangement of modules, a schematic position of module terminals, and a schematic route of inter-module wiring at an upstream stage in a chip layout design of a semiconductor integrated circuit device, the relative position of the module. Arranging means for roughly arranging, the estimating means for estimating the wiring length of the wiring from the inter-terminal distance of the module arranged by the arranging means, and the wiring route from the wiring route determination result of the module arranged by the arranging means A calculating means for calculating the wiring length, a comparing means for comparing the wiring length of the wiring estimated by the estimating means with the wiring length of the wiring calculated by the calculating means, and a wiring route result based on the comparing means. Extracting means for extracting a terminal position of a module forming a wiring net having a long wiring length calculated from the above; The terminal position reviewing means for reviewing the terminal position of the module extracted by, the wiring length of the wiring estimated from the inter-terminal distance reviewed by the terminal position reviewing means, and the wiring length of the wiring calculated from the wiring route result are equal. Terminal position deciding means for deciding the terminal position / direction of the module so that the wiring estimated by the estimating means, or information calculating means for calculating the resistance value and the capacitance value of the wiring calculated by the calculating means, Driver size determining means for determining the driver size of the inter-module signal using the resistance value and capacitance value by the information calculating means; and creating means for creating a signal dependency relationship table between the modules of the wiring estimated by the estimating means. Based on the number of wires between the modules from the signal dependency table between the modules by the creating means. Evaluating means for evaluating the placement of modules, and a module layout reviewing means for reviewing the signal dependency table between modules when the number of wirings between modules is not within a predetermined range based on the evaluating means, and the module layout reviewing A floor plan designing apparatus comprising: module placement determining means for determining the placement of the modules so that the number of wires between the modules reviewed by the means is within a predetermined range.
積回路装置のチップレイアウト設計における論理合成ツ
ール、配置配線ツールおよび論理シミュレーションツー
ルとの間でデータの整合性を取ることを特徴とする請求
項５記載のフロアプラン設計装置。6. The data consistency is ensured between the floorplan design device and a logic synthesis tool, a layout and wiring tool, and a logic simulation tool in a chip layout design of a semiconductor integrated circuit device. Floorplan design device described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176873A JPH0844784A (en) | 1994-07-28 | 1994-07-28 | Method and device for designing floor plan |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176873A JPH0844784A (en) | 1994-07-28 | 1994-07-28 | Method and device for designing floor plan |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0844784A true JPH0844784A (en) | 1996-02-16 |
Family
ID=16021283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6176873A Pending JPH0844784A (en) | 1994-07-28 | 1994-07-28 | Method and device for designing floor plan |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0844784A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8171444B2 (en) | 2008-09-22 | 2012-05-01 | Fujitsu Limited | Layout design method, apparatus and storage medium |
-
1994
- 1994-07-28 JP JP6176873A patent/JPH0844784A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8171444B2 (en) | 2008-09-22 | 2012-05-01 | Fujitsu Limited | Layout design method, apparatus and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7225423B2 (en) | Method for automated design of integrated circuits with targeted quality objectives using dynamically generated building blocks | |
| KR100281977B1 (en) | Integrated circuit design method, database device for integrated circuit design and integrated circuit design support device | |
| US6487705B1 (en) | Timing optimization and timing closure for integrated circuit models | |
| US7239997B2 (en) | Apparatus for statistical LSI delay simulation | |
| US6189131B1 (en) | Method of selecting and synthesizing metal interconnect wires in integrated circuits | |
| US6477695B1 (en) | Methods for designing standard cell transistor structures | |
| JP4521640B2 (en) | Delta information design closure in integrated circuit fabrication. | |
| CN104376138B (en) | The time sequence determination method and device of IC chip | |
| US7149991B2 (en) | Calibrating a wire load model for an integrated circuit | |
| Cong et al. | Interconnect delay estimation models for synthesis and design planning | |
| US6463567B1 (en) | LSI design system through model creation for functional block and LSI design method therefor | |
| KR20090077692A (en) | Semiconductor-device manufacturing method, semiconductor-device manufacturing program and semiconductor-device manufacturing system | |
| WO1999009497A1 (en) | Method of extracting timing characteristics of transistor circuits, storage medium storing timing characteristic library, lsi designing method, and gate extraction method | |
| US6684373B1 (en) | Optimize global net timing with repeater buffers | |
| US5903471A (en) | Method for optimizing element sizes in a semiconductor device | |
| US20110016442A1 (en) | Method of Performing Static Timing Analysis Considering Abstracted Cell's Interconnect Parasitics | |
| US6074429A (en) | Optimizing combinational circuit layout through iterative restructuring | |
| US6195787B1 (en) | Layout designing method for semiconductor integrated circuits | |
| US8108818B2 (en) | Method and system for point-to-point fast delay estimation for VLSI circuits | |
| US20090276746A1 (en) | Circuit analysis method, semiconductor integrated circuit manufacturing method, circuit analysis program and circuit analyzer | |
| JPH0844784A (en) | Method and device for designing floor plan | |
| US20040250225A1 (en) | Intelligent crosstalk delay estimator for integrated circuit design flow | |
| US20130205271A1 (en) | Macro timing analysis device, macro boundary path timing analysis method and macro boundary path timing analysis program | |
| US20090222784A1 (en) | Design method estimating signal delay time with netlist in light of terminal line in macro, and program | |
| JP2630218B2 (en) | Circuit design equipment |