JPH0843691A - 光入出力インタフェース - Google Patents
光入出力インタフェースInfo
- Publication number
- JPH0843691A JPH0843691A JP19468094A JP19468094A JPH0843691A JP H0843691 A JPH0843691 A JP H0843691A JP 19468094 A JP19468094 A JP 19468094A JP 19468094 A JP19468094 A JP 19468094A JP H0843691 A JPH0843691 A JP H0843691A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- input
- output interface
- circuit
- fiber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Coupling Of Light Guides (AREA)
- Light Guides In General And Applications Therefor (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
(57)【要約】
【目的】 データ転送スループットとチャネル接続密度
を向上するプロセッサの光入出力インタフェースを提供
することにある。 【構成】 プロセッサ(130)のボード(120)に接続される
トランシーバモジュール(100)は、複数のマルチチャネ
ルトランスミッタ(10)及び複数のマルチチャネルレシー
バ(10)とレセプタクルハウジング(40)とサブストレ
ート(20)と入出力ピン(30)を有しており、トランシーバ
モジュール(100)に接続されるファイバモジュール(波
線で示されている。詳細は別図)は複数のマルチチャネ
ルフェルールとファイバケーブルとプラグハウジングを
有している。上記トランスミッタ及びレシーバはマルチ
チャネル回路チップ(11)とマルチチャネル光デバイス・
アレイ・チップ(12)とマイクロ・レンズ・アレイ・チッ
プ(16)を有している。また、15はマルチチャネル光コ
ネクタ・スリーブである。
を向上するプロセッサの光入出力インタフェースを提供
することにある。 【構成】 プロセッサ(130)のボード(120)に接続される
トランシーバモジュール(100)は、複数のマルチチャネ
ルトランスミッタ(10)及び複数のマルチチャネルレシー
バ(10)とレセプタクルハウジング(40)とサブストレ
ート(20)と入出力ピン(30)を有しており、トランシーバ
モジュール(100)に接続されるファイバモジュール(波
線で示されている。詳細は別図)は複数のマルチチャネ
ルフェルールとファイバケーブルとプラグハウジングを
有している。上記トランスミッタ及びレシーバはマルチ
チャネル回路チップ(11)とマルチチャネル光デバイス・
アレイ・チップ(12)とマイクロ・レンズ・アレイ・チッ
プ(16)を有している。また、15はマルチチャネル光コ
ネクタ・スリーブである。
Description
【0001】
【産業上の利用分野】本発明はプロセッサのデータ送受
信を行なう光入出力インタフェースに係り、特にデータ
転送スループット及び実装密度の向上に好適なインタフ
ェース構造に関する。
信を行なう光入出力インタフェースに係り、特にデータ
転送スループット及び実装密度の向上に好適なインタフ
ェース構造に関する。
【0002】
【従来の技術】従来、光入出力インタフェースには、例
えば、アイビーエム・ジャーナル・オブ・リサーチ・ア
ンド・デベロップメント、第36巻、第4号、第553
頁から第576頁、1992年(IBM Journa
l of Research & Developme
nt,vol.36,no.4,pp.553−57
6,1992)と、プロシーディングス・オブ・43・
エレクトロニック・コンポーネンツ・アンド・テクノロ
ジー・コンファレンス、第795頁から第801頁、1
993年(Proceedings of 43rd
Electronic Components and
Technology Conference,p
p.795−801,1993)に記載のものが知られ
ている。
えば、アイビーエム・ジャーナル・オブ・リサーチ・ア
ンド・デベロップメント、第36巻、第4号、第553
頁から第576頁、1992年(IBM Journa
l of Research & Developme
nt,vol.36,no.4,pp.553−57
6,1992)と、プロシーディングス・オブ・43・
エレクトロニック・コンポーネンツ・アンド・テクノロ
ジー・コンファレンス、第795頁から第801頁、1
993年(Proceedings of 43rd
Electronic Components and
Technology Conference,p
p.795−801,1993)に記載のものが知られ
ている。
【0003】前者の文献の光入出力インタフェースは、
コンピュータ・システムのシリアル・データ・リンク、
例えば中央演算処理装置とディスク記憶装置との間のイ
ンタコネクションに用いられている。このインタフェー
スは、トランスミッタ−レシーバ・サブアセンブリとジ
ャンパ・ケーブル・アセンブリから構成されている。入
出力1本ずつ合計2本のデータ・チャネルを有してお
り、1チャネル当たり200Mbit/secの信号伝
送を行なっている。トランスミッタ−レシーバ・サブア
センブリは、1個のトランスミッタと、1個のレシーバ
と、これらを収容するコネクタ・レセプタクル・ハウジ
ングから成る。トランスミッタは1個の発光ダイオード
とドライバ回路から成り、レシーバは1個のホトダイオ
ードとアンプ回路及びコンパレータ回路から成る。トラ
ンスミッタとレシーバは、それぞれデュアル・イン・ラ
イン型メタル・パッケージに実装されている。2個のパ
ッケージの入出力ピンは、プロセッサが搭載された配線
ボードのエッジの表面に接続される。ジャンパー・ケー
ブル・アセンブリは、2芯マルチモード光ファイバ・ケ
ーブルと、コネクタ・プラグ・ハウジングから成る。2
本のファイバは、2本のフェルールにより終端されてい
る。ファイバと、発光ダイオードまたはホトダイオード
とは、パッケージに設けられたスリーブにフェルールを
挿入することによって、光学的に結合される。
コンピュータ・システムのシリアル・データ・リンク、
例えば中央演算処理装置とディスク記憶装置との間のイ
ンタコネクションに用いられている。このインタフェー
スは、トランスミッタ−レシーバ・サブアセンブリとジ
ャンパ・ケーブル・アセンブリから構成されている。入
出力1本ずつ合計2本のデータ・チャネルを有してお
り、1チャネル当たり200Mbit/secの信号伝
送を行なっている。トランスミッタ−レシーバ・サブア
センブリは、1個のトランスミッタと、1個のレシーバ
と、これらを収容するコネクタ・レセプタクル・ハウジ
ングから成る。トランスミッタは1個の発光ダイオード
とドライバ回路から成り、レシーバは1個のホトダイオ
ードとアンプ回路及びコンパレータ回路から成る。トラ
ンスミッタとレシーバは、それぞれデュアル・イン・ラ
イン型メタル・パッケージに実装されている。2個のパ
ッケージの入出力ピンは、プロセッサが搭載された配線
ボードのエッジの表面に接続される。ジャンパー・ケー
ブル・アセンブリは、2芯マルチモード光ファイバ・ケ
ーブルと、コネクタ・プラグ・ハウジングから成る。2
本のファイバは、2本のフェルールにより終端されてい
る。ファイバと、発光ダイオードまたはホトダイオード
とは、パッケージに設けられたスリーブにフェルールを
挿入することによって、光学的に結合される。
【0004】後者の文献の光入出力インタフェースは、
通信交換システムやコンピュータ・システムのボード・
ツー・ボード・インタコネクションに向けて研究されて
いるパラレル・データ・リンクである。出力チャネル1
8本のトランスミッタ・モジュールおよび入力チャネル
18本のレシーバ・モジュールと、18芯ファイバ・リ
ボン・ケーブルとから構成されており、1チャネル当た
り1Gbit/secの伝送実験結果が示されている。
トランスミッタ・モジュールは、18エレメントのレー
ザ・ダイオード・アレイと、ドライバ・アレイ回路と、
ファイバ・リボン・ケーブルから成る。レシーバ・モジ
ュールは、18エレメントのホトダイオード・アレイ
と、アンプ・アレイ回路及び信号判定回路と、ファイバ
・リボン・ケーブルから成る。これらのモジュールは、
それぞれクワッド・フラット・パッケージに実装され、
プリント配線ボードの表面中央に接続されている。ファ
イバ・リボン・ケーブルは、18本のマルチモード・フ
ァイバから成る。リボンの終端は、シリコン基板に形成
されたV溝によりファイバ・アレイとして配列されて、
レーザダイオード・アレイまたはホトダイオード・アレ
イに結合されている。シリコン基板は、アライメント・
ピンとネジによりモジュールに固定されている。なお、
後者の文献には、配線ボード上のモジュール・フットプ
リント面積を低減するための計画が示されている。概念
図によると、光デバイス・アレイをデュアル・イン・ラ
イン・パッケージに実装することにより、モジュールを
配線ボードのエッジの表面にマウントしている。
通信交換システムやコンピュータ・システムのボード・
ツー・ボード・インタコネクションに向けて研究されて
いるパラレル・データ・リンクである。出力チャネル1
8本のトランスミッタ・モジュールおよび入力チャネル
18本のレシーバ・モジュールと、18芯ファイバ・リ
ボン・ケーブルとから構成されており、1チャネル当た
り1Gbit/secの伝送実験結果が示されている。
トランスミッタ・モジュールは、18エレメントのレー
ザ・ダイオード・アレイと、ドライバ・アレイ回路と、
ファイバ・リボン・ケーブルから成る。レシーバ・モジ
ュールは、18エレメントのホトダイオード・アレイ
と、アンプ・アレイ回路及び信号判定回路と、ファイバ
・リボン・ケーブルから成る。これらのモジュールは、
それぞれクワッド・フラット・パッケージに実装され、
プリント配線ボードの表面中央に接続されている。ファ
イバ・リボン・ケーブルは、18本のマルチモード・フ
ァイバから成る。リボンの終端は、シリコン基板に形成
されたV溝によりファイバ・アレイとして配列されて、
レーザダイオード・アレイまたはホトダイオード・アレ
イに結合されている。シリコン基板は、アライメント・
ピンとネジによりモジュールに固定されている。なお、
後者の文献には、配線ボード上のモジュール・フットプ
リント面積を低減するための計画が示されている。概念
図によると、光デバイス・アレイをデュアル・イン・ラ
イン・パッケージに実装することにより、モジュールを
配線ボードのエッジの表面にマウントしている。
【0005】
【発明が解決しようとする課題】高速並列計算機や広帯
域交換機等の高性能プロセッサでは、データ転送スルー
プットと実装密度の向上が求められている。しかし、電
気的なインタコネクションでは、特にラック・ツー・ラ
ック・レベルやボード・ツー・ボード・レベルにおいて
ボトル・ネックが生じている。コンベンショナルな同軸
ケーブルでは、周波数帯域と導体径、すなわち転送速度
と配線密度とがトレードオフの関係にあるからである。
そこで、電気配線技術の限界を打ち破るブレークスルー
として、上述したようなファイバ・ケーブルによる光デ
ータ・リンク・インタフェースが検討されてきた。実用
例としては、上述した転送スループット200Mbit
/sec(〜20MByte/sec)の単チャネル・
シリアル・リンクがある。また、さらに高スループット
化を図るために、データ幅すなわちチャネル数と1チャ
ネル当たりのデータ転送速度を上げる試みが成されてい
る。上述した18Gbit/sec(〜2GByte/
sec)のマルチチャネル・パラレル・リンクは、研究
の一例である。今後もプロセッサの高性能化に伴って、
光入出力インタフェースの転送スループットと実装密度
に対する要求はさらに強まると予想される。
域交換機等の高性能プロセッサでは、データ転送スルー
プットと実装密度の向上が求められている。しかし、電
気的なインタコネクションでは、特にラック・ツー・ラ
ック・レベルやボード・ツー・ボード・レベルにおいて
ボトル・ネックが生じている。コンベンショナルな同軸
ケーブルでは、周波数帯域と導体径、すなわち転送速度
と配線密度とがトレードオフの関係にあるからである。
そこで、電気配線技術の限界を打ち破るブレークスルー
として、上述したようなファイバ・ケーブルによる光デ
ータ・リンク・インタフェースが検討されてきた。実用
例としては、上述した転送スループット200Mbit
/sec(〜20MByte/sec)の単チャネル・
シリアル・リンクがある。また、さらに高スループット
化を図るために、データ幅すなわちチャネル数と1チャ
ネル当たりのデータ転送速度を上げる試みが成されてい
る。上述した18Gbit/sec(〜2GByte/
sec)のマルチチャネル・パラレル・リンクは、研究
の一例である。今後もプロセッサの高性能化に伴って、
光入出力インタフェースの転送スループットと実装密度
に対する要求はさらに強まると予想される。
【0006】上記従来技術のマルチチャネル光インタフ
ェースでは、光素子をモノリシックに集積したアレイ・
デバイスとファイバ・リボン・ケーブルにより構成され
ている。チャネル数を増やすためには、光デバイス・ア
レイの集積度とファイバ・リボンの芯線数を増さねばな
らない。しかしながら、光デバイスの高集積化はチップ
歩留まりの低下すなわちコストの増大を招く。リボンの
多芯化は機械的応力に対する信頼性低下を招来し、現実
的な選択とは言い難い(日本国内では、8から12チャ
ネルの多芯ファイバしか実用化されていない)。転送速
度すなわち送受信回路の動作速度については、高密度化
と低消費電力化を図る必要があるため、大容量・長距離
通信基幹システムのような数Gbpsを超える高速化は
困難である。したがって、従来技術のスループットは約
5GB/sが限界と考えられる。
ェースでは、光素子をモノリシックに集積したアレイ・
デバイスとファイバ・リボン・ケーブルにより構成され
ている。チャネル数を増やすためには、光デバイス・ア
レイの集積度とファイバ・リボンの芯線数を増さねばな
らない。しかしながら、光デバイスの高集積化はチップ
歩留まりの低下すなわちコストの増大を招く。リボンの
多芯化は機械的応力に対する信頼性低下を招来し、現実
的な選択とは言い難い(日本国内では、8から12チャ
ネルの多芯ファイバしか実用化されていない)。転送速
度すなわち送受信回路の動作速度については、高密度化
と低消費電力化を図る必要があるため、大容量・長距離
通信基幹システムのような数Gbpsを超える高速化は
困難である。したがって、従来技術のスループットは約
5GB/sが限界と考えられる。
【0007】配線ボードへの実装に関しては、従来技術
ではトランスミッタおよびレシーバのパッケージを配線
ボードの表面に直接実装する方法を採用している。チャ
ネル接続密度は、パッケージ面積と光素子やファイバの
配列密度によって決まる。上記シリアル・リンクの接続
密度は約0.17チャネル/cm2、上記パラレル・リ
ンクは約1.7チャネル/cm2である。後者は、光素
子のモノリシック集積とファイバのリボン集束により
(250μmピッチ)、前者よりも約10倍改善されて
いる。アレイ集積ピッチは、エレメント間の電気的・熱
的な干渉を防ぐために100μm程度が限界であろう。
リボンの芯線ピッチは、ファイバ芯線の直径125μm
以下には詰められない。芯線を細くしてピッチを低減す
ることも考えられるが、強度や信頼性の点から極端に細
い芯線は実用的でない。したがって、従来技術による接
続密度の上限は5チャネル/cm2程度と見積もられ
る。以上述べたように、従来技術の光入出力インタフェ
ースでは、将来の高性能プロセッサからの要求に応え切
れなくなる。そこで、本発明は、更なる高スループット
化と高密度化を実現する手段を提供することを狙いとす
る。
ではトランスミッタおよびレシーバのパッケージを配線
ボードの表面に直接実装する方法を採用している。チャ
ネル接続密度は、パッケージ面積と光素子やファイバの
配列密度によって決まる。上記シリアル・リンクの接続
密度は約0.17チャネル/cm2、上記パラレル・リ
ンクは約1.7チャネル/cm2である。後者は、光素
子のモノリシック集積とファイバのリボン集束により
(250μmピッチ)、前者よりも約10倍改善されて
いる。アレイ集積ピッチは、エレメント間の電気的・熱
的な干渉を防ぐために100μm程度が限界であろう。
リボンの芯線ピッチは、ファイバ芯線の直径125μm
以下には詰められない。芯線を細くしてピッチを低減す
ることも考えられるが、強度や信頼性の点から極端に細
い芯線は実用的でない。したがって、従来技術による接
続密度の上限は5チャネル/cm2程度と見積もられ
る。以上述べたように、従来技術の光入出力インタフェ
ースでは、将来の高性能プロセッサからの要求に応え切
れなくなる。そこで、本発明は、更なる高スループット
化と高密度化を実現する手段を提供することを狙いとす
る。
【0008】本発明の第1の目的は、従来技術の限界要
因であった光デバイス・アレイの歩留まりやファイバ・
ケーブルの信頼性等に配慮しつつ、データ幅すなわちチ
ャネル数を増やし、且つ配線ボードへの実装面積を低減
することにある。また、本発明の第2の目的は、同等の
実装面積においてさらにチャネル数を倍加することにあ
る。また、本発明の第3の目的は、チャネル数すなわち
総発熱量が増えたインタフェースを効率的に冷却するこ
とにある。また、本発明の第4の目的は、マルチチャネ
ル光デバイスまたはマルチチャネル・ファイバへの塵埃
の付着による光パワー損失を防止することにある。ま
た、本発明の第5の目的は、多芯ファイバ・ケーブルの
終端部における混線、または局所的なベンディングによ
る光パワー損失を防止することにある。また、本発明の
第6の目的は、多数の光デバイスと回路を動作させたこ
とによるグランド電位の変動を抑制することにある。ま
た、本発明の第7の目的は、マルチチャネルの同時切換
等による電源ノイズによるエラーを防止することにあ
る。また、本発明の第8の目的は、多数のチャネルを高
速動作させた際のデータ信号間のスキューを防止するこ
とにある。また、本発明の第9の目的は、多数有るチャ
ネルをさらに実効的に増加させることにある。
因であった光デバイス・アレイの歩留まりやファイバ・
ケーブルの信頼性等に配慮しつつ、データ幅すなわちチ
ャネル数を増やし、且つ配線ボードへの実装面積を低減
することにある。また、本発明の第2の目的は、同等の
実装面積においてさらにチャネル数を倍加することにあ
る。また、本発明の第3の目的は、チャネル数すなわち
総発熱量が増えたインタフェースを効率的に冷却するこ
とにある。また、本発明の第4の目的は、マルチチャネ
ル光デバイスまたはマルチチャネル・ファイバへの塵埃
の付着による光パワー損失を防止することにある。ま
た、本発明の第5の目的は、多芯ファイバ・ケーブルの
終端部における混線、または局所的なベンディングによ
る光パワー損失を防止することにある。また、本発明の
第6の目的は、多数の光デバイスと回路を動作させたこ
とによるグランド電位の変動を抑制することにある。ま
た、本発明の第7の目的は、マルチチャネルの同時切換
等による電源ノイズによるエラーを防止することにあ
る。また、本発明の第8の目的は、多数のチャネルを高
速動作させた際のデータ信号間のスキューを防止するこ
とにある。また、本発明の第9の目的は、多数有るチャ
ネルをさらに実効的に増加させることにある。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、プロセッサの入出力インタフェースであ
って、該プロセッサを備える配線ボードに電気的に接続
されるトランシーバモジュールと、該トランシーバモジ
ュールに光学的に接続される光ファイバモジュールとか
ら成り、前記トランシーバモジュールは、前記プロセッ
サから入力される電気信号を光信号に変換して出力する
複数のマルチチャネルトランスミッタ、および前記ファ
イバモジュールから入力される光信号を電気信号に変換
して出力する複数のマルチチャネルレシーバと、該トラ
ンスミッタおよびレシーバが接続される配線サブストレ
ートと、該サブストレートと前記ボードとを接続する入
出力ピンと、前記トランスミッタおよびレシーバと前記
サブストレートとを収容するレセプタクルハウジングと
を有し、前記トランスミッタおよびレシーバは、光信号
を出射する複数の発光エレメント、および光信号を検出
する複数の受光エレメントから成るマルチチャネル光デ
バイスアレイチップと、該光デバイスアレイチップを駆
動するドライバ回路と、アンプ回路およびコンパレータ
回路とから成るマルチチャネル回路チップと、該回路チ
ップと前記サブストレートを接続する入出力リードと、
前記回路チップと前記光デバイスアレイチップとを収容
するパッケージと、前記光デバイスアレイチップにマル
チチャネル光ファイバアレイを光学的に結合するために
前記パッケージに備わるマルチチャネル光コネクタスリ
ーブとを有しており、前記ファイバモジュールは、複数
のファイバから成る光ファイバケーブルと、前記複数の
ファイバの一部を前記ファイバアレイとして配列して終
端し、前記スリーブに光学的に接続される複数のマルチ
チャネル光コネクタフェルールと、該フェルールを収容
するプラグハウジングとを有するようにしている。ま
た、前記レセプタクルハウジング及び前記プラグハウジ
ングに中板部を有し、該中板部の両面に前記トランスミ
ッタ、レシーバおよび前記フェルールが収容されるよう
にしている。また、前記レセプタクルハウジングの外面
にラジエータ部を有し、該ラジエータ部に前記複数のパ
ッケージのベース部が共通に熱的に接続されるようにし
ている。また、前記レセプタクルハウジングに機械的な
シャッタ部を有し、前記プラグハウジングに機械的なス
ライダ部を有し、該シャッタ部およびスライダ部は前記
トランシーバモジュールへ前記ファイバモジュールを接
続する時に開いて、外す時に閉じてるようにしている。
また、前記プラグハウジングにガイド部を有し、該ガイ
ド部に沿って前記複数のファイバが前記ファイバケーブ
ルと前記フェルールの間で前記ファイバアレイのチャネ
ル数毎に分けられて敷設されるようにしている。また、
前記レセプタクルハウジングの内面にグランド配線部を
有し、該グランド配線部に前記トランスミッタおよびレ
シーバのグランドが接続されるようにしている。また、
前記サブストレートの電源配線部にノイズ除去フィルタ
を有するようにしている。また、前記入出力ピンから入
力される信号の位相をクロック信号に合わせて前記ドラ
イバ回路へ出力するラッチ回路、および前記コンパレー
タ回路から入力される信号の位相をクロック信号に合わ
せて前記ピンへ出力するラッチ回路を前記パッケージま
たは前記サブストレートに有するようにしている。ま
た、前記入出力ピンから入力される信号を多重化して前
記ドライバ回路へ出力するマルチプレクサ回路、および
前記コンパレータ回路から入力される多重化信号を分割
して前記ピンへ出力するデマルチプレクサ回路を前記パ
ッケージまたは前記サブストレートに有するようにして
いる。また、前記中板部の両面にグランド配線部を有
し、該グランド配線部に前記トランスミッタおよびレシ
ーバのグランドが接続されるようにしている。
め、本発明は、プロセッサの入出力インタフェースであ
って、該プロセッサを備える配線ボードに電気的に接続
されるトランシーバモジュールと、該トランシーバモジ
ュールに光学的に接続される光ファイバモジュールとか
ら成り、前記トランシーバモジュールは、前記プロセッ
サから入力される電気信号を光信号に変換して出力する
複数のマルチチャネルトランスミッタ、および前記ファ
イバモジュールから入力される光信号を電気信号に変換
して出力する複数のマルチチャネルレシーバと、該トラ
ンスミッタおよびレシーバが接続される配線サブストレ
ートと、該サブストレートと前記ボードとを接続する入
出力ピンと、前記トランスミッタおよびレシーバと前記
サブストレートとを収容するレセプタクルハウジングと
を有し、前記トランスミッタおよびレシーバは、光信号
を出射する複数の発光エレメント、および光信号を検出
する複数の受光エレメントから成るマルチチャネル光デ
バイスアレイチップと、該光デバイスアレイチップを駆
動するドライバ回路と、アンプ回路およびコンパレータ
回路とから成るマルチチャネル回路チップと、該回路チ
ップと前記サブストレートを接続する入出力リードと、
前記回路チップと前記光デバイスアレイチップとを収容
するパッケージと、前記光デバイスアレイチップにマル
チチャネル光ファイバアレイを光学的に結合するために
前記パッケージに備わるマルチチャネル光コネクタスリ
ーブとを有しており、前記ファイバモジュールは、複数
のファイバから成る光ファイバケーブルと、前記複数の
ファイバの一部を前記ファイバアレイとして配列して終
端し、前記スリーブに光学的に接続される複数のマルチ
チャネル光コネクタフェルールと、該フェルールを収容
するプラグハウジングとを有するようにしている。ま
た、前記レセプタクルハウジング及び前記プラグハウジ
ングに中板部を有し、該中板部の両面に前記トランスミ
ッタ、レシーバおよび前記フェルールが収容されるよう
にしている。また、前記レセプタクルハウジングの外面
にラジエータ部を有し、該ラジエータ部に前記複数のパ
ッケージのベース部が共通に熱的に接続されるようにし
ている。また、前記レセプタクルハウジングに機械的な
シャッタ部を有し、前記プラグハウジングに機械的なス
ライダ部を有し、該シャッタ部およびスライダ部は前記
トランシーバモジュールへ前記ファイバモジュールを接
続する時に開いて、外す時に閉じてるようにしている。
また、前記プラグハウジングにガイド部を有し、該ガイ
ド部に沿って前記複数のファイバが前記ファイバケーブ
ルと前記フェルールの間で前記ファイバアレイのチャネ
ル数毎に分けられて敷設されるようにしている。また、
前記レセプタクルハウジングの内面にグランド配線部を
有し、該グランド配線部に前記トランスミッタおよびレ
シーバのグランドが接続されるようにしている。また、
前記サブストレートの電源配線部にノイズ除去フィルタ
を有するようにしている。また、前記入出力ピンから入
力される信号の位相をクロック信号に合わせて前記ドラ
イバ回路へ出力するラッチ回路、および前記コンパレー
タ回路から入力される信号の位相をクロック信号に合わ
せて前記ピンへ出力するラッチ回路を前記パッケージま
たは前記サブストレートに有するようにしている。ま
た、前記入出力ピンから入力される信号を多重化して前
記ドライバ回路へ出力するマルチプレクサ回路、および
前記コンパレータ回路から入力される多重化信号を分割
して前記ピンへ出力するデマルチプレクサ回路を前記パ
ッケージまたは前記サブストレートに有するようにして
いる。また、前記中板部の両面にグランド配線部を有
し、該グランド配線部に前記トランスミッタおよびレシ
ーバのグランドが接続されるようにしている。
【0010】
【作用】上記手段により、光入出力インタフェースの総
合チャネル数を増加させ、且つプロセッサ配線ボードへ
の実装面積を低減でき、データ転送スループットとチャ
ネル接続密度が大幅に向上する。また、インタフェース
の実装面積当たりのチャネル数と接続密度を向上する。
また、効率良い冷却ができ、部品点数と実装面積の増加
を抑えられる。また、スリーブやフェルールへの損傷や
塵埃の付着を防止する。また、ファイバの仕分けが容易
になり、かつファイバの急な曲がりや折れを防止する。
また、トランスミッタとレシーバへ安定したグランドを
供給する。また、トランスミッタとレシーバへの安定な
電源供給を行なえる。また、信号ディレイ間のスキュー
を低減する。また、プロセッサの入出力データに対する
実効的なチャネル数を向上できる。
合チャネル数を増加させ、且つプロセッサ配線ボードへ
の実装面積を低減でき、データ転送スループットとチャ
ネル接続密度が大幅に向上する。また、インタフェース
の実装面積当たりのチャネル数と接続密度を向上する。
また、効率良い冷却ができ、部品点数と実装面積の増加
を抑えられる。また、スリーブやフェルールへの損傷や
塵埃の付着を防止する。また、ファイバの仕分けが容易
になり、かつファイバの急な曲がりや折れを防止する。
また、トランスミッタとレシーバへ安定したグランドを
供給する。また、トランスミッタとレシーバへの安定な
電源供給を行なえる。また、信号ディレイ間のスキュー
を低減する。また、プロセッサの入出力データに対する
実効的なチャネル数を向上できる。
【0011】
【実施例】以下、本発明の一実施例を図面と共に説明す
る。図1A、図1Bは本発明による一実施例の光入出力
インタフェースの内部構成図、図2は外観構成図であ
る。
る。図1A、図1Bは本発明による一実施例の光入出力
インタフェースの内部構成図、図2は外観構成図であ
る。
【0012】図1A、図1B及び図2の構成図におい
て、本実施例の光入出力インタフェース1は、トランシ
ーバ・モジュール100と光ファイバ・モジュール11
0から構成されている。トランシーバ・モジュール10
0は、プロセッサ130を備える配線ボード120に固
定され、電気的に接続されている。光ファイバ・モジュ
ール110は、トランシーバ・モジュール100に対し
て挿抜可能にされ、トランシーバ・モジュール100に
光学的に接続される。60は光ファイバ・ケーブルであ
り、矢印111はトランシーバ・モジュール100に対
する光ファイバ・モジュール110の挿抜方向を示す。
て、本実施例の光入出力インタフェース1は、トランシ
ーバ・モジュール100と光ファイバ・モジュール11
0から構成されている。トランシーバ・モジュール10
0は、プロセッサ130を備える配線ボード120に固
定され、電気的に接続されている。光ファイバ・モジュ
ール110は、トランシーバ・モジュール100に対し
て挿抜可能にされ、トランシーバ・モジュール100に
光学的に接続される。60は光ファイバ・ケーブルであ
り、矢印111はトランシーバ・モジュール100に対
する光ファイバ・モジュール110の挿抜方向を示す。
【0013】トランシーバ・モジュール100は、複数
のマルチチャネル・トランスミッタ10および複数のマ
ルチチャネル・レシーバ10と、配線サブストレート2
0と、入出力ピン30と、レセプタクル・ハウジング4
0から構成されている。インタフェース1の総合チャネ
ル数は、トランスミッタ10とレシーバ10それぞれが
有するチャネル数に、トランシーバ・モジュール100
へトランスミッタ10およびレシーバ10を搭載する数
を掛けた数に等しい。
のマルチチャネル・トランスミッタ10および複数のマ
ルチチャネル・レシーバ10と、配線サブストレート2
0と、入出力ピン30と、レセプタクル・ハウジング4
0から構成されている。インタフェース1の総合チャネ
ル数は、トランスミッタ10とレシーバ10それぞれが
有するチャネル数に、トランシーバ・モジュール100
へトランスミッタ10およびレシーバ10を搭載する数
を掛けた数に等しい。
【0014】トランスミッタ10はプロセッサ130か
ら入力される電気信号を光信号に変換して出力し、レシ
ーバ10はファイバ・モジュール110から入力される
光信号を電気信号に変換してプロセッサ130へ出力す
る。トランスミッタ10およびレシーバ10は、マルチ
チャネル光デバイス・アレイ・チップ12と、マルチチ
ャネル回路チップ11と、入出力リード13と、パッケ
ージ14と、マルチチャネル光コネクタ・スリーブ15
から構成されている。
ら入力される電気信号を光信号に変換して出力し、レシ
ーバ10はファイバ・モジュール110から入力される
光信号を電気信号に変換してプロセッサ130へ出力す
る。トランスミッタ10およびレシーバ10は、マルチ
チャネル光デバイス・アレイ・チップ12と、マルチチ
ャネル回路チップ11と、入出力リード13と、パッケ
ージ14と、マルチチャネル光コネクタ・スリーブ15
から構成されている。
【0015】光デバイス・アレイ12は、光信号を出射
する複数の発光エレメント、および光信号を検出する複
数の受光エレメントをモノリシックに集積した半導体チ
ップから成る。発光エレメントはレーザ・ダイオードま
たは発光ダイオード(比較的低速の場合)から成る。受
光エレメントはPIN型ホトダイオードまたはMSM型
ホトディテクタ等から成る。材料組成は、光信号の波長
によって異なるが、例えば波長1.3〜1.5μm帯で
はInP系半導体、波長0.8μm帯ではGaAs系半
導体またはSi系半導体(受光の場合)が用いられる。
光デバイス・アレイ12のエレメント数は、チップの取
り扱い(エレメント数が多過ぎるとチップが長細くな
り、ボンディング等の作業性が悪くなる)や歩留まり、
さらに後述するフェルール80におけるファイバ・アレ
イの配列精度や信頼性等をも考慮して定める。本実施例
の総合チャネル数は、各トランスミッタ10および各レ
シーバ10のエレメント数と、トランスミッタ10およ
びレシーバ10の個数とによって決まる。従来技術のよ
うにチャネル数の向上を単純にエレメント数の増加のみ
に頼る場合に比べて、本実施例はコストや信頼性に対し
て最適な選択を行なえる効果がある。本実施例では、現
状の技術水準を鑑み、エレメント数を20以下に設定す
る。
する複数の発光エレメント、および光信号を検出する複
数の受光エレメントをモノリシックに集積した半導体チ
ップから成る。発光エレメントはレーザ・ダイオードま
たは発光ダイオード(比較的低速の場合)から成る。受
光エレメントはPIN型ホトダイオードまたはMSM型
ホトディテクタ等から成る。材料組成は、光信号の波長
によって異なるが、例えば波長1.3〜1.5μm帯で
はInP系半導体、波長0.8μm帯ではGaAs系半
導体またはSi系半導体(受光の場合)が用いられる。
光デバイス・アレイ12のエレメント数は、チップの取
り扱い(エレメント数が多過ぎるとチップが長細くな
り、ボンディング等の作業性が悪くなる)や歩留まり、
さらに後述するフェルール80におけるファイバ・アレ
イの配列精度や信頼性等をも考慮して定める。本実施例
の総合チャネル数は、各トランスミッタ10および各レ
シーバ10のエレメント数と、トランスミッタ10およ
びレシーバ10の個数とによって決まる。従来技術のよ
うにチャネル数の向上を単純にエレメント数の増加のみ
に頼る場合に比べて、本実施例はコストや信頼性に対し
て最適な選択を行なえる効果がある。本実施例では、現
状の技術水準を鑑み、エレメント数を20以下に設定す
る。
【0016】トランスミッタ10の回路チップ11に
は、光デバイス・アレイ12の発光エレメントを駆動す
るドライバ回路等が形成されている。レシーバ10の回
路チップ11には、受光エレメントの検出電流のアンプ
回路、及び信号を判別するコンパレータ回路等が形成さ
れている。チップ材料は、Si系またはGaAs系半導
体チップから成る。回路チップ11と光デバイス・アレ
イ12をモノリシックに集積することも可能ではある
が、本実施例ではプロセス・コストや歩留まりを考慮
し、ディスクリート・チップによって構成する。
は、光デバイス・アレイ12の発光エレメントを駆動す
るドライバ回路等が形成されている。レシーバ10の回
路チップ11には、受光エレメントの検出電流のアンプ
回路、及び信号を判別するコンパレータ回路等が形成さ
れている。チップ材料は、Si系またはGaAs系半導
体チップから成る。回路チップ11と光デバイス・アレ
イ12をモノリシックに集積することも可能ではある
が、本実施例ではプロセス・コストや歩留まりを考慮
し、ディスクリート・チップによって構成する。
【0017】パッケージ14はリードフレーム型メタル
・パッケージから成る。パッケージ14の内部には光デ
バイス・アレイ12と回路チップ11が収容されてお
り、リード13は回路チップ11とサブストレート20
を接続している。気密封止は、パッケージ14にリッド
部(蓋部)を溶接することによって行なわれている。パ
ッケージ14のベース部(ラジエータ部に接するパッケ
ージ14の底面)には高熱伝導率のCu−W合金、その
他の部分には主としてFe−Ni−Co合金が用いられ
ている。パッケージ14の側面には、光デバイス・アレ
イ12にファイバ・アレイを光学的に結合するため、ガ
ラス製のマイクロ・レンズ・アレイ・チップ16が低融
点ガラス等によって固定され、スリーブ15がYAGレ
ーザ溶接等によって固定されている。スリーブ15は主
としてFe−Ni−Co合金から成り、後述するフェル
ール80の挿入孔とアライメント機構を有している。
・パッケージから成る。パッケージ14の内部には光デ
バイス・アレイ12と回路チップ11が収容されてお
り、リード13は回路チップ11とサブストレート20
を接続している。気密封止は、パッケージ14にリッド
部(蓋部)を溶接することによって行なわれている。パ
ッケージ14のベース部(ラジエータ部に接するパッケ
ージ14の底面)には高熱伝導率のCu−W合金、その
他の部分には主としてFe−Ni−Co合金が用いられ
ている。パッケージ14の側面には、光デバイス・アレ
イ12にファイバ・アレイを光学的に結合するため、ガ
ラス製のマイクロ・レンズ・アレイ・チップ16が低融
点ガラス等によって固定され、スリーブ15がYAGレ
ーザ溶接等によって固定されている。スリーブ15は主
としてFe−Ni−Co合金から成り、後述するフェル
ール80の挿入孔とアライメント機構を有している。
【0018】サブストレート20は小型のプリント配線
基板から成り、トランスミッタ10およびレシーバ10
への信号配線が形成されている。その他、電源配線、グ
ランド配線、場合によってはクロック配線等、複数のト
ランスミッタ10およびレシーバ10に対する共通的な
分配配線が形成されているので、ボード120では分配
配線を省略できる効果がある。なお、電源配線にはノイ
ズ除去フィルタ21が接続されており、多数のチャネル
の同時切替ノイズ等を除去する効果を有している。サブ
ストレート20は、入出力ピン30によってボード12
0に接続されている。パッケージ14をサブストレート
20とピン30を介してボード120に接続することに
よって、インタフェース1のボード120への実装面積
としては、ピン30の接続面積と後述する固定部42の
取付け面積しか必要ではなくなる。したがって、従来技
術のようにパッケージを直接ボードに実装する場合に比
べて、ボード実装面積を大幅に低減できる効果がある。
基板から成り、トランスミッタ10およびレシーバ10
への信号配線が形成されている。その他、電源配線、グ
ランド配線、場合によってはクロック配線等、複数のト
ランスミッタ10およびレシーバ10に対する共通的な
分配配線が形成されているので、ボード120では分配
配線を省略できる効果がある。なお、電源配線にはノイ
ズ除去フィルタ21が接続されており、多数のチャネル
の同時切替ノイズ等を除去する効果を有している。サブ
ストレート20は、入出力ピン30によってボード12
0に接続されている。パッケージ14をサブストレート
20とピン30を介してボード120に接続することに
よって、インタフェース1のボード120への実装面積
としては、ピン30の接続面積と後述する固定部42の
取付け面積しか必要ではなくなる。したがって、従来技
術のようにパッケージを直接ボードに実装する場合に比
べて、ボード実装面積を大幅に低減できる効果がある。
【0019】レセプタクル・ハウジング40は、プラス
チック・ポリイミド樹脂のモールドによって成形されて
おり、中板部41、固定部42、ラジエータ部43、シ
ャッタ部44が設けられている。レセプタクル・ハウジ
ング40は、固定部42でネジ等によりボード120に
取り付けられている。中板部41の両面には、トランス
ミッタ10およびレシーバ10とサブストレート20が
収容されている。これにより、中板部41を設けない場
合に比べて、トランスミッタ10およびレシーバ10の
実装密度と総合チャネル数を倍加できる効果がある。中
板部41の両面にはイオン・プレーティング等によって
金属コーティングが形成され、グランド配線部が構成さ
れている。このグランド配線部のコーティング面にメタ
ル・パッケージ14の外面とサブストレート20のグラ
ンド配線を接続することにより、グランドを安定させて
強化できる効果がある。また、レセプタクル・ハウジン
グ40内に多数のトランスミッタ10およびレシーバ1
0とサブストレート20を収容しなくてもよいような場
合には、中板部41の必要はなく、このような場合に
は、レセプタクル・ハウジング40の内面にグランド配
線部を設けるようにすればよい。ラジエータ部43に
は、複数のパッケージ14のベース部が熱伝導グリース
等によって共通に熱的に接続されている。トランスミッ
タ10およびレシーバ10の各々に個別にフィン等を取
り付ける場合に比べて、部品点数を削減して効率的に冷
却できる効果がある。シャッタ部44は遮蔽板とバネ等
の機構から成る。トランシーバ・モジュール100にフ
ァイバ・モジュール110を接続する場合にはシャッタ
部44が開き、外した場合には閉じるので、スリーブ1
5の内部やレンズ・アレイ16の表面への塵埃の付着を
防止できる効果がある。
チック・ポリイミド樹脂のモールドによって成形されて
おり、中板部41、固定部42、ラジエータ部43、シ
ャッタ部44が設けられている。レセプタクル・ハウジ
ング40は、固定部42でネジ等によりボード120に
取り付けられている。中板部41の両面には、トランス
ミッタ10およびレシーバ10とサブストレート20が
収容されている。これにより、中板部41を設けない場
合に比べて、トランスミッタ10およびレシーバ10の
実装密度と総合チャネル数を倍加できる効果がある。中
板部41の両面にはイオン・プレーティング等によって
金属コーティングが形成され、グランド配線部が構成さ
れている。このグランド配線部のコーティング面にメタ
ル・パッケージ14の外面とサブストレート20のグラ
ンド配線を接続することにより、グランドを安定させて
強化できる効果がある。また、レセプタクル・ハウジン
グ40内に多数のトランスミッタ10およびレシーバ1
0とサブストレート20を収容しなくてもよいような場
合には、中板部41の必要はなく、このような場合に
は、レセプタクル・ハウジング40の内面にグランド配
線部を設けるようにすればよい。ラジエータ部43に
は、複数のパッケージ14のベース部が熱伝導グリース
等によって共通に熱的に接続されている。トランスミッ
タ10およびレシーバ10の各々に個別にフィン等を取
り付ける場合に比べて、部品点数を削減して効率的に冷
却できる効果がある。シャッタ部44は遮蔽板とバネ等
の機構から成る。トランシーバ・モジュール100にフ
ァイバ・モジュール110を接続する場合にはシャッタ
部44が開き、外した場合には閉じるので、スリーブ1
5の内部やレンズ・アレイ16の表面への塵埃の付着を
防止できる効果がある。
【0020】ファイバ・モジュール110は、光ファイ
バ・ケーブル60と、複数のマルチチャネル光コネクタ
・フェルール80と、プラグ・ハウジング90から構成
されている。ファイバ・ケーブル60は、複数のファイ
バ70と樹脂被覆から構成されている。ファイバ70は
シングルモードまたはマルチモード(比較的短距離また
は低速の場合)の石英ガラス・ファイバから成る。ファ
イバ70は、光デバイス・アレイ12のエレメント数に
対応する本数毎に分けられて、後述するガイド部93に
沿って所定の曲率半径で敷設されている。ガイド部93
がない場合に比べて、混線や局所的なベンディングを防
止できる効果がある。ファイバ70の終端は、フェルー
ル80によってファイバ・アレイとして配列されてい
る。フェルール80は、スリーブ15に対して挿抜する
ので、堅牢なジルコニア・セラミックから成る。フェル
ール80の内部には、ファイバ70を精度良く配列する
ための貫通孔またはV溝等が加工されている。
バ・ケーブル60と、複数のマルチチャネル光コネクタ
・フェルール80と、プラグ・ハウジング90から構成
されている。ファイバ・ケーブル60は、複数のファイ
バ70と樹脂被覆から構成されている。ファイバ70は
シングルモードまたはマルチモード(比較的短距離また
は低速の場合)の石英ガラス・ファイバから成る。ファ
イバ70は、光デバイス・アレイ12のエレメント数に
対応する本数毎に分けられて、後述するガイド部93に
沿って所定の曲率半径で敷設されている。ガイド部93
がない場合に比べて、混線や局所的なベンディングを防
止できる効果がある。ファイバ70の終端は、フェルー
ル80によってファイバ・アレイとして配列されてい
る。フェルール80は、スリーブ15に対して挿抜する
ので、堅牢なジルコニア・セラミックから成る。フェル
ール80の内部には、ファイバ70を精度良く配列する
ための貫通孔またはV溝等が加工されている。
【0021】プラグ・ハウジング90は、レセプタクル
・ハウジング40と同様に樹脂モールドによって成形さ
れており、中板部91、スライダ部92、ガイド部93
が設けられている。複数のフェルール80は、レセプタ
クル・ハウジング40におけるトランスミッタ10およ
びレシーバ10の配置に対応して、中板部91の両面に
収容されている。スライダ部92には、矢印111の方
向にスライドするバネ機構と、フェルール80の貫通孔
が設けられている。ファイバ・モジュール110をトラ
ンシーバ・モジュール100に接続していない場合に
は、スライダ部92がフェルール80を覆っている。し
たがって、スライダ部92には、前述したシャッタ部4
4の機能と同様に、フェルール80の端面すなわちファ
イバ・アレイの端面に対する損傷や汚れを防護するとい
う効果がある。ファイバ・モジュール110をトランシ
ーバ・モジュール100に接続する場合、図1のトラン
シーバ・モジュール100の構成図の中に波線で示した
ように、フェルール80がスライダ部92より前面に突
き出て、スリーブ15に挿入される。フェルール80が
スリーブ15によって位置決めされることにより、ファ
イバ・アレイが光デバイス・アレイ12に光学的に結合
される。
・ハウジング40と同様に樹脂モールドによって成形さ
れており、中板部91、スライダ部92、ガイド部93
が設けられている。複数のフェルール80は、レセプタ
クル・ハウジング40におけるトランスミッタ10およ
びレシーバ10の配置に対応して、中板部91の両面に
収容されている。スライダ部92には、矢印111の方
向にスライドするバネ機構と、フェルール80の貫通孔
が設けられている。ファイバ・モジュール110をトラ
ンシーバ・モジュール100に接続していない場合に
は、スライダ部92がフェルール80を覆っている。し
たがって、スライダ部92には、前述したシャッタ部4
4の機能と同様に、フェルール80の端面すなわちファ
イバ・アレイの端面に対する損傷や汚れを防護するとい
う効果がある。ファイバ・モジュール110をトランシ
ーバ・モジュール100に接続する場合、図1のトラン
シーバ・モジュール100の構成図の中に波線で示した
ように、フェルール80がスライダ部92より前面に突
き出て、スリーブ15に挿入される。フェルール80が
スリーブ15によって位置決めされることにより、ファ
イバ・アレイが光デバイス・アレイ12に光学的に結合
される。
【0022】以上述べた本実施例の構成によれば、複数
のマルチチャネル・トランスミッタ10および複数のマ
ルチチャネル・レシーバ10をトランシーバ・モジュー
ル100に実装し、複数のマルチチャネル・フェルール
80をファイバ・モジュール110に実装することがで
き、インタフェース1のデータ転送スループットとチャ
ネル接続密度を大幅に向上させることが可能である。
のマルチチャネル・トランスミッタ10および複数のマ
ルチチャネル・レシーバ10をトランシーバ・モジュー
ル100に実装し、複数のマルチチャネル・フェルール
80をファイバ・モジュール110に実装することがで
き、インタフェース1のデータ転送スループットとチャ
ネル接続密度を大幅に向上させることが可能である。
【0023】例えば、トランシーバ・モジュール100
には、4個の10チャネル・トランスミッタ10と4個
の10チャネル・レシーバ10を、レセプタクル・ハウ
ジング40の中板部41の両面に4個ずつ実装する。フ
ァイバ・モジュール110には、8個の10チャネル・
フェルール80をプラグ・ハウジング90の中板部91
の両面に4個ずつ実装する。トランスミッタ10とレシ
ーバ10では、10個のエレメントがアレイ・ピッチ2
50μmでモノリシックに集積された光デバイス・アレ
イ12と、回路チップ11を、長さ10×幅8×高さ5
mm3程度のパッケージ14に実装する。フェルール8
0では、直径125μmの10本のファイバ70をアレ
イ・ピッチ250μmで終端する。光デバイス・アレイ
12とファイバ・アレイのチャネル数は、コスト及び信
頼性に十分応え得るように10チャネルに設計する。1
チャネル当たりのデータ転送速度は、光デバイス・アレ
イ12と回路チップ11の性能を考慮し、比較的実現し
易い1Gbit/secに設計する。レセプタクル・ハ
ウジング40は、固定部42で直径2mm程度のネジに
よりボード120に固定する。入出力ピン30には、信
号2本につき1本程度の電源またはグランドを設けるこ
ととし、ピン・ピッチ50milでボード120の両面
に接続する。
には、4個の10チャネル・トランスミッタ10と4個
の10チャネル・レシーバ10を、レセプタクル・ハウ
ジング40の中板部41の両面に4個ずつ実装する。フ
ァイバ・モジュール110には、8個の10チャネル・
フェルール80をプラグ・ハウジング90の中板部91
の両面に4個ずつ実装する。トランスミッタ10とレシ
ーバ10では、10個のエレメントがアレイ・ピッチ2
50μmでモノリシックに集積された光デバイス・アレ
イ12と、回路チップ11を、長さ10×幅8×高さ5
mm3程度のパッケージ14に実装する。フェルール8
0では、直径125μmの10本のファイバ70をアレ
イ・ピッチ250μmで終端する。光デバイス・アレイ
12とファイバ・アレイのチャネル数は、コスト及び信
頼性に十分応え得るように10チャネルに設計する。1
チャネル当たりのデータ転送速度は、光デバイス・アレ
イ12と回路チップ11の性能を考慮し、比較的実現し
易い1Gbit/secに設計する。レセプタクル・ハ
ウジング40は、固定部42で直径2mm程度のネジに
よりボード120に固定する。入出力ピン30には、信
号2本につき1本程度の電源またはグランドを設けるこ
ととし、ピン・ピッチ50milでボード120の両面
に接続する。
【0024】このようにして、送信40チャネル、受信
40チャネル、合計80チャネルという、非常に多数の
チャネルを有する光入出力インタフェース1を実用に供
することができる。転送スループットは合計80Gbi
t/secである(8bitに冗長1bitとクロック
1bitを加えて10チャネルとした場合は8Gbyt
e/sec)。したがって、従来研究例の〜2GByt
e/secを大きく上回る高スループット化を実現する
ことができる。トランシーバ・モジュール100のボー
ド120への実装面積は、チャネル数が多いにもかかわ
らず、おおよそ長さ8×幅50mm2程度に抑えること
できるチャネル数と実装面積からチャネル接続密度を求
めると、20チャネル/cm2となる。したがって、従
来研究例の〜1.7チャネル/cm2に対して10倍以
上の高密度化を達成することができる。さらに高スルー
プット化を実現する例として(コスト/パフォーマンス
は若干高くなる場合があるが)、トランスミッタ10と
レシーバ10のチャネル数を20、光デバイス・アレイ
12とファイバ・アレイのピッチを125μmとして、
1チャネル当たりの転送速度を2Gb/sに上げる。こ
の場合は、先に述べた例と同等の実装面積で、160チ
ャネル、32GB/s、40チャネル/cm2の光入出
力インタフェース1を実現することが可能になる。
40チャネル、合計80チャネルという、非常に多数の
チャネルを有する光入出力インタフェース1を実用に供
することができる。転送スループットは合計80Gbi
t/secである(8bitに冗長1bitとクロック
1bitを加えて10チャネルとした場合は8Gbyt
e/sec)。したがって、従来研究例の〜2GByt
e/secを大きく上回る高スループット化を実現する
ことができる。トランシーバ・モジュール100のボー
ド120への実装面積は、チャネル数が多いにもかかわ
らず、おおよそ長さ8×幅50mm2程度に抑えること
できるチャネル数と実装面積からチャネル接続密度を求
めると、20チャネル/cm2となる。したがって、従
来研究例の〜1.7チャネル/cm2に対して10倍以
上の高密度化を達成することができる。さらに高スルー
プット化を実現する例として(コスト/パフォーマンス
は若干高くなる場合があるが)、トランスミッタ10と
レシーバ10のチャネル数を20、光デバイス・アレイ
12とファイバ・アレイのピッチを125μmとして、
1チャネル当たりの転送速度を2Gb/sに上げる。こ
の場合は、先に述べた例と同等の実装面積で、160チ
ャネル、32GB/s、40チャネル/cm2の光入出
力インタフェース1を実現することが可能になる。
【0025】ところで、インタフェース1に入力された
信号がファイバ・ケーブル60を経てインタフェース1
から出力されるまでのディレイ時間には、光デバイス・
アレイ12を構成するレーザ・ダイオードの閾値のばら
つきやパターン効果、回路チップ11のレーザ駆動や信
号識別のばらつき、光デバイス・アレイ12とファイバ
・アレイとの結合損失のばらつき、ファイバ70の分散
や長さのばらつき等によってスキューが生じる。このス
キューは、1チャネル当たりの転送速度をかなり上げる
場合には問題になることがある。そこで、回路チップ1
1の入出力データ信号をクロック信号によってラッチす
る回路を用いる。ラッチ回路は、ピン30またはレシー
バ10のコンパレータ回路からの入力信号の位相をクロ
ック信号の位相に合わせて、トランスミッタ10のドラ
イバ回路またはピン30へ出力するので、スキューの低
減に効果がある。ラッチ回路は、回路チップ11にモノ
リシックに形成するか、パッケージ14の内部に回路チ
ップ11とは別個の回路チップを設けるか、もしくはサ
ブストレート20に回路パッケージを搭載する等の方法
によって用いられる。また、ファイバ70がマルチモー
ド・ファイバから成る場合には、伝播モードのばらつき
によるスキューを低減するため、モード・スクランブラ
をファイバ・ケーブル60に設けることが効果的なこと
がある。
信号がファイバ・ケーブル60を経てインタフェース1
から出力されるまでのディレイ時間には、光デバイス・
アレイ12を構成するレーザ・ダイオードの閾値のばら
つきやパターン効果、回路チップ11のレーザ駆動や信
号識別のばらつき、光デバイス・アレイ12とファイバ
・アレイとの結合損失のばらつき、ファイバ70の分散
や長さのばらつき等によってスキューが生じる。このス
キューは、1チャネル当たりの転送速度をかなり上げる
場合には問題になることがある。そこで、回路チップ1
1の入出力データ信号をクロック信号によってラッチす
る回路を用いる。ラッチ回路は、ピン30またはレシー
バ10のコンパレータ回路からの入力信号の位相をクロ
ック信号の位相に合わせて、トランスミッタ10のドラ
イバ回路またはピン30へ出力するので、スキューの低
減に効果がある。ラッチ回路は、回路チップ11にモノ
リシックに形成するか、パッケージ14の内部に回路チ
ップ11とは別個の回路チップを設けるか、もしくはサ
ブストレート20に回路パッケージを搭載する等の方法
によって用いられる。また、ファイバ70がマルチモー
ド・ファイバから成る場合には、伝播モードのばらつき
によるスキューを低減するため、モード・スクランブラ
をファイバ・ケーブル60に設けることが効果的なこと
がある。
【0026】インタフェース1の1チャネル当たりの転
送能力と、プロセッサ130とインタフェース1との入
出力信号速度との間にギャップがある場合には、マルチ
プレクサ回路とデマルチプレクサ回路が有効である。こ
れらの回路は、上記ラッチ回路と同様に、回路チップま
たは回路パッケージ等の方法で用いられる。マルチプレ
クサ回路は、ピン30からの入力信号を多重化してトラ
ンスミッタ10のドライバ回路へ出力する。デマルチプ
レクサ回路は、レシーバ10のコンパレータ回路からの
入力信号を分割してピン30へ出力する。したがって、
プロセッサ130の入出力信号としては、インタフェー
ス1の総合チャネル数に多重度を掛け合わせた数のデー
タを取り扱うことができるので、実効的なチャネル数を
さらに増加できるという効果がある。先に述べた実施例
ではトランスミッタ10とレシーバ10のチャネル数を
20として合計160チャネルのインタフェース1を説
明したが、ここでは20チャネルのうち16本のデータ
・チャネルに4多重化信号を載せる。この場合は、プロ
セッサ130に対して512チャネル、500MHzと
いう大容量の入出力データを取り扱うことが可能にな
る。
送能力と、プロセッサ130とインタフェース1との入
出力信号速度との間にギャップがある場合には、マルチ
プレクサ回路とデマルチプレクサ回路が有効である。こ
れらの回路は、上記ラッチ回路と同様に、回路チップま
たは回路パッケージ等の方法で用いられる。マルチプレ
クサ回路は、ピン30からの入力信号を多重化してトラ
ンスミッタ10のドライバ回路へ出力する。デマルチプ
レクサ回路は、レシーバ10のコンパレータ回路からの
入力信号を分割してピン30へ出力する。したがって、
プロセッサ130の入出力信号としては、インタフェー
ス1の総合チャネル数に多重度を掛け合わせた数のデー
タを取り扱うことができるので、実効的なチャネル数を
さらに増加できるという効果がある。先に述べた実施例
ではトランスミッタ10とレシーバ10のチャネル数を
20として合計160チャネルのインタフェース1を説
明したが、ここでは20チャネルのうち16本のデータ
・チャネルに4多重化信号を載せる。この場合は、プロ
セッサ130に対して512チャネル、500MHzと
いう大容量の入出力データを取り扱うことが可能にな
る。
【0027】
【発明の効果】本発明によれば、トランシーバ・モジュ
ールに複数個のマルチチャネルのトランスミッタとレシ
ーバを一括して実装し、ファイバ・モジュールには複数
個のフェルールを一括して実装することにより、光入出
力インタフェースの総合チャネル数を増加させ、且つプ
ロセッサ配線ボードへの実装面積を低減できるので、デ
ータ転送スループットとチャネル接続密度の大幅な向上
に効果がある。上記実施例では、従来技術に比べてスル
ープットで4倍以上、接続密度で10倍以上の効果が示
されている。また、レセプタクル・ハウジングに設けた
中板部にトランスミッタとレシーバを両面実装すること
により、インタフェースの実装面積当たりのチャネル数
と接続密度を2倍に向上できる効果がある。また、レセ
プタクル・ハウジンクのラジエータ部によって複数のト
ランスミッタとレシーバを共通に効率良く冷却でき、部
品点数と実装面積の増加を抑える効果がある。また、レ
セプタクル・ハウジンクのシャッタ部やプラグ・ハウジ
ングのスライダ部によって、スリーブやフェルールへの
損傷や塵埃の付着を防止できる効果がある。また、レセ
プタクル・ハウジンクに設けたガイド部によってファイ
バが仕分け易くなる上、ファイバの急な曲がりや折れを
防止できる効果がある。また、レセプタクル・ハウジン
クに形成したグランド配線部によって、トランスミッタ
とレシーバへ安定したグランドを供給できる効果があ
る。また、サブストレートに接続したノイズ遮蔽フィル
タによってトランスミッタとレシーバへ安定な電源供給
を行なえる効果がある。また、ラッチ回路によって多数
のチャネルの信号ディレイが揃うので、スキューを低減
できる効果がある。また、マルチプレクサ回路及びデマ
ルチプレクサ回路によってインタフェースの1つのチャ
ネルで多重伝送が行なえるので、プロセッサの入出力デ
ータに対する実効的なチャネル数を向上できる効果があ
る。マルチプレクサ回路及びデマルチプレクサ回路を設
けた場合、設けない場合に比べて4倍のデータ・チャネ
ル数が得られている。
ールに複数個のマルチチャネルのトランスミッタとレシ
ーバを一括して実装し、ファイバ・モジュールには複数
個のフェルールを一括して実装することにより、光入出
力インタフェースの総合チャネル数を増加させ、且つプ
ロセッサ配線ボードへの実装面積を低減できるので、デ
ータ転送スループットとチャネル接続密度の大幅な向上
に効果がある。上記実施例では、従来技術に比べてスル
ープットで4倍以上、接続密度で10倍以上の効果が示
されている。また、レセプタクル・ハウジングに設けた
中板部にトランスミッタとレシーバを両面実装すること
により、インタフェースの実装面積当たりのチャネル数
と接続密度を2倍に向上できる効果がある。また、レセ
プタクル・ハウジンクのラジエータ部によって複数のト
ランスミッタとレシーバを共通に効率良く冷却でき、部
品点数と実装面積の増加を抑える効果がある。また、レ
セプタクル・ハウジンクのシャッタ部やプラグ・ハウジ
ングのスライダ部によって、スリーブやフェルールへの
損傷や塵埃の付着を防止できる効果がある。また、レセ
プタクル・ハウジンクに設けたガイド部によってファイ
バが仕分け易くなる上、ファイバの急な曲がりや折れを
防止できる効果がある。また、レセプタクル・ハウジン
クに形成したグランド配線部によって、トランスミッタ
とレシーバへ安定したグランドを供給できる効果があ
る。また、サブストレートに接続したノイズ遮蔽フィル
タによってトランスミッタとレシーバへ安定な電源供給
を行なえる効果がある。また、ラッチ回路によって多数
のチャネルの信号ディレイが揃うので、スキューを低減
できる効果がある。また、マルチプレクサ回路及びデマ
ルチプレクサ回路によってインタフェースの1つのチャ
ネルで多重伝送が行なえるので、プロセッサの入出力デ
ータに対する実効的なチャネル数を向上できる効果があ
る。マルチプレクサ回路及びデマルチプレクサ回路を設
けた場合、設けない場合に比べて4倍のデータ・チャネ
ル数が得られている。
【図1A】本発明の一実施例の光入出力インタフェース
の内部構成の部分を示す図である。
の内部構成の部分を示す図である。
【図1B】本発明の一実施例の光入出力インタフェース
の内部構成の他の部分を示す図である。
の内部構成の他の部分を示す図である。
【図2】本発明の一実施例の光入出力インタフェースの
外観構成を示す図である。
外観構成を示す図である。
10 マルチチャネル・トランスミッタ、またはマルチ
チャネル・レシーバ 11 マルチチャネル回路チップ 12 マルチチャネル光デバイス・アレイ・チップ 13 入出力リード 14 パッケージ 15 マルチチャネル光コネクタ・スリーブ 16 マイクロ・レンズ・アレイ・チップ 20 配線サブストレート 21 ノイズ除去フィルタ 30 入出力ピン 40 レセプタクル・ハウジング 41 中板部 42 固定部 43 ラジエータ部 44 シャッタ部 60 光ファイバ・ケーブル 70 光ファイバ 80 マルチチャネル光コネクタ・フェルール 90 プラグ・ハウジング 91 中板部 92 スライダ部 93 ガイド部 100 トランシーバ・モジュール 110 光ファイバ・モジュール 111 接続方向を示す矢印 120 配線ボード 130 プロセッサ
チャネル・レシーバ 11 マルチチャネル回路チップ 12 マルチチャネル光デバイス・アレイ・チップ 13 入出力リード 14 パッケージ 15 マルチチャネル光コネクタ・スリーブ 16 マイクロ・レンズ・アレイ・チップ 20 配線サブストレート 21 ノイズ除去フィルタ 30 入出力ピン 40 レセプタクル・ハウジング 41 中板部 42 固定部 43 ラジエータ部 44 シャッタ部 60 光ファイバ・ケーブル 70 光ファイバ 80 マルチチャネル光コネクタ・フェルール 90 プラグ・ハウジング 91 中板部 92 スライダ部 93 ガイド部 100 トランシーバ・モジュール 110 光ファイバ・モジュール 111 接続方向を示す矢印 120 配線ボード 130 プロセッサ
Claims (10)
- 【請求項1】 プロセッサの入出力インタフェースであ
って、 該プロセッサを備える配線ボードに電気的に接続される
トランシーバモジュールと、該トランシーバモジュール
に光学的に接続される光ファイバモジュールとから成
り、 前記トランシーバモジュールは、 前記プロセッサから入力される電気信号を光信号に変換
して出力する複数のマルチチャネルトランスミッタ、お
よび前記ファイバモジュールから入力される光信号を電
気信号に変換して出力する複数のマルチチャネルレシー
バと、 該トランスミッタおよびレシーバが接続される配線サブ
ストレートと、 該サブストレートと前記ボードとを接続する入出力ピン
と、 前記トランスミッタおよびレシーバと前記サブストレー
トとを収容するレセプタクルハウジングとを有し、 前記トランスミッタおよびレシーバは、 光信号を出射する複数の発光エレメント、および光信号
を検出する複数の受光エレメントから成るマルチチャネ
ル光デバイスアレイチップと、 該光デバイスアレイチップを駆動するドライバ回路と、
アンプ回路およびコンパレータ回路とから成るマルチチ
ャネル回路チップと、 該回路チップと前記サブストレートを接続する入出力リ
ードと、 前記回路チップと前記光デバイスアレイチップとを収容
するパッケージと、 前記光デバイスアレイチップにマルチチャネル光ファイ
バアレイを光学的に結合するために前記パッケージに備
わるマルチチャネル光コネクタスリーブとを有してお
り、 前記ファイバモジュールは、 複数のファイバから成る光ファイバケーブルと、 前記複数のファイバの一部を前記ファイバアレイとして
配列して終端し、前記スリーブに光学的に接続される複
数のマルチチャネル光コネクタフェルールと、 該フェルールを収容するプラグハウジングとを有して成
ることを特徴とする光入出力インタフェース。 - 【請求項2】 請求項1記載の光入出力インタフェース
において、 前記レセプタクルハウジング及び前記プラグハウジング
に中板部を有し、該中板部の両面に前記トランスミッ
タ、レシーバおよび前記フェルールが収容されて成るこ
とを特徴とする光入出力インタフェース。 - 【請求項3】 請求項1記載の光入出力インタフェース
において、 前記レセプタクルハウジングの外面にラジエータ部を有
し、該ラジエータ部に前記複数のパッケージのベース部
が共通に熱的に接続されて成ることを特徴とする光入出
力インタフェース。 - 【請求項4】 請求項1記載の光入出力インタフェース
において、 前記レセプタクルハウジングに機械的なシャッタ部を有
し、前記プラグハウジングに機械的なスライダ部を有
し、該シャッタ部およびスライダ部は前記トランシーバ
モジュールへ前記ファイバモジュールを接続する時に開
いて、外す時に閉じて成ることを特徴とする光入出力イ
ンタフェース。 - 【請求項5】 請求項1記載の光入出力インタフェース
において、 前記プラグハウジングにガイド部を有し、該ガイド部に
沿って前記複数のファイバが前記ファイバケーブルと前
記フェルールの間で前記ファイバアレイのチャネル数毎
に分けられて敷設されて成ることを特徴とする光入出力
インタフェース。 - 【請求項6】 請求項1記載の光入出力インタフェース
において、 前記レセプタクルハウジングの内面にグランド配線部を
有し、該グランド配線部に前記トランスミッタおよびレ
シーバのグランドが接続されて成ることを特徴とする光
入出力インタフェース。 - 【請求項7】 請求項1記載の光入出力インタフェース
において、 前記サブストレートの電源配線部にノイズ除去フィルタ
を有することを特徴とする光入出力インタフェース。 - 【請求項8】 請求項1記載の光入出力インタフェース
において、 前記入出力ピンから入力される信号の位相をクロック信
号に合わせて前記ドライバ回路へ出力するラッチ回路、
および前記コンパレータ回路から入力される信号の位相
をクロック信号に合わせて前記ピンへ出力するラッチ回
路を前記パッケージまたは前記サブストレートに有する
ことを特徴とする光入出力インタフェース。 - 【請求項9】 請求項1記載の光入出力インタフェース
において、 前記入出力ピンから入力される信号を多重化して前記ド
ライバ回路へ出力するマルチプレクサ回路、および前記
コンパレータ回路から入力される多重化信号を分割して
前記ピンへ出力するデマルチプレクサ回路を前記パッケ
ージまたは前記サブストレートに有することを特徴とす
る光入出力インタフェース。 - 【請求項10】 請求項2記載の光入出力インタフェー
スにおいて、 前記中板部の両面にグランド配線部を有し、該グランド
配線部に前記トランスミッタおよびレシーバのグランド
が接続されて成ることを特徴とする光入出力インタフェ
ース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19468094A JPH0843691A (ja) | 1994-07-27 | 1994-07-27 | 光入出力インタフェース |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19468094A JPH0843691A (ja) | 1994-07-27 | 1994-07-27 | 光入出力インタフェース |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0843691A true JPH0843691A (ja) | 1996-02-16 |
Family
ID=16328508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19468094A Pending JPH0843691A (ja) | 1994-07-27 | 1994-07-27 | 光入出力インタフェース |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0843691A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999066604A1 (en) * | 1998-06-16 | 1999-12-23 | Methode Electronics Of Florida, Inc. | Multi-port communications device and associated methods |
EP1310813A1 (de) * | 2001-11-08 | 2003-05-14 | DaimlerChrysler AG | Stecker und Steckeraufnahme für ein optoelektronisches Steckersystem |
EP1341016A2 (en) * | 2002-01-30 | 2003-09-03 | Chiaro Networks Ltd. | Optical fiber array |
JP2005092884A (ja) * | 2003-09-19 | 2005-04-07 | Harman Becker Automotive Systems Gmbh | データ転送インターフェース |
WO2008069591A1 (en) * | 2006-12-06 | 2008-06-12 | Opticis Co., Ltd. | Optical transceiver |
US8511913B2 (en) | 2011-01-28 | 2013-08-20 | Nec Corporation | Optical transceiver |
KR101521401B1 (ko) * | 2009-09-18 | 2015-05-18 | 인텔 코포레이션 | 결합형 광 및 전기 인터페이스 |
JP2016080751A (ja) * | 2014-10-10 | 2016-05-16 | 住友電気工業株式会社 | 光ケーブル端末 |
CN117906586A (zh) * | 2024-03-19 | 2024-04-19 | 西安中科华芯测控有限公司 | 四通道一体化pin-fet探测器组件及其制作方法 |
-
1994
- 1994-07-27 JP JP19468094A patent/JPH0843691A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999066604A1 (en) * | 1998-06-16 | 1999-12-23 | Methode Electronics Of Florida, Inc. | Multi-port communications device and associated methods |
EP1310813A1 (de) * | 2001-11-08 | 2003-05-14 | DaimlerChrysler AG | Stecker und Steckeraufnahme für ein optoelektronisches Steckersystem |
EP1341016A2 (en) * | 2002-01-30 | 2003-09-03 | Chiaro Networks Ltd. | Optical fiber array |
EP1341016A3 (en) * | 2002-01-30 | 2003-09-24 | Chiaro Networks Ltd. | Optical fiber array |
JP2005092884A (ja) * | 2003-09-19 | 2005-04-07 | Harman Becker Automotive Systems Gmbh | データ転送インターフェース |
WO2008069591A1 (en) * | 2006-12-06 | 2008-06-12 | Opticis Co., Ltd. | Optical transceiver |
KR100869701B1 (ko) * | 2006-12-06 | 2008-11-21 | 옵티시스 주식회사 | 광 트랜시이버 |
US8200096B2 (en) | 2006-12-06 | 2012-06-12 | Opticis Co., Ltd. | Optical transceiver |
KR101521401B1 (ko) * | 2009-09-18 | 2015-05-18 | 인텔 코포레이션 | 결합형 광 및 전기 인터페이스 |
US8511913B2 (en) | 2011-01-28 | 2013-08-20 | Nec Corporation | Optical transceiver |
JP2016080751A (ja) * | 2014-10-10 | 2016-05-16 | 住友電気工業株式会社 | 光ケーブル端末 |
CN117906586A (zh) * | 2024-03-19 | 2024-04-19 | 西安中科华芯测控有限公司 | 四通道一体化pin-fet探测器组件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6955481B2 (en) | Method and apparatus for providing parallel optoelectronic communication with an electronic device | |
US8238359B2 (en) | Communication module and communication apparatus | |
KR100411577B1 (ko) | 광섬유 접속부 및 그것의 사용 방법 | |
US7178996B2 (en) | High density optical transceiver | |
US8036500B2 (en) | Mid-plane mounted optical communications system and method for providing high-density mid-plane mounting of parallel optical communications modules | |
US7941053B2 (en) | Optical transceiver for 40 gigabit/second transmission | |
US20210392419A1 (en) | Assembly of network switch asic with optical transceivers | |
US6903934B2 (en) | Circuit board construction for use in small form factor fiber optic communication system transponders | |
US5424573A (en) | Semiconductor package having optical interconnection access | |
US6364542B1 (en) | Device and method for providing a true semiconductor die to external fiber optic cable connection | |
US7504668B2 (en) | Transponder assembly for use with parallel optics modules in fiber optic communications systems | |
US9217835B2 (en) | Photoelectric conversion module and transmission apparatus using the same | |
US6951426B2 (en) | Pad architecture for backwards compatibility for bi-directional transceiver module | |
JP2000082830A (ja) | 光通信装置用光学サブアセンブリ及びその製造方法 | |
CN111566532B (zh) | 用于单模电光模块的表面安装封装 | |
KR102529088B1 (ko) | 커넥터 플러그 및 이를 이용한 액티브 광 케이블 조립체 | |
JPH0843691A (ja) | 光入出力インタフェース | |
US20050248822A1 (en) | Optical transmission/reception module | |
CN217639669U (zh) | 一种光接收组件及光模块 | |
Karstensen et al. | Module packaging for high-speed serial and parallel transmission | |
Crow | Optical interconnects speed interprocessor nets | |
CN218446093U (zh) | 一种光模块 | |
CN219936149U (zh) | 光模块 | |
JP2003172855A (ja) | 光トランシーバ及びその製造方法 | |
Ishii et al. | Large‐tolerant “OptoBump” interface for interchip optical interconnections |