JPH0837546A

JPH0837546A - 個人用デジタル携帯電話（ｐｄｃ）用ベースバンドプロセッサ及び位相変調された信号を復調する方法

Info

Publication number: JPH0837546A
Application number: JP6287503A
Authority: JP
Inventors: Pearl Joseph; ジョセフ・パール; Doron Rainish; ドロン・レイニッシュ; Erazer Orfwer; オーファー・エラザー; Reshettsu Yona; ヨナ・レシェッツ; Paiss Omurii; オムリー・パイス
Original assignee: D S P TELECOMMUN Ltd; DSP TELECOMM Ltd; DSP TELECOMMUN Ltd
Current assignee: D S P TELECOMMUN Ltd; DSP TELECOMM Ltd; DSP TELECOMMUN Ltd
Priority date: 1993-11-18
Filing date: 1994-10-26
Publication date: 1996-02-06

Abstract

(57)【要約】【目的】個人用デジタル式携帯電話（ＰＤＣ）に用
いるための省スペースかつ低電力のベースバンドプロセ
ッサを提供することを目的とする。【構成】デジタル式に変調された信号とアナログ式
に変調された信号とを交互に少なくとも変換するための
特定用途向け集積回路（ＡＳＩＣ）と、前記デジタル式
に変調された信号及び前記デジタル式に復調された信号
をデジタル式に変調及び復調し、かつ前記復調された信
号を音声信号及び制御チャンネル信号にデジタル式に処
理し、かつ前記音声信号及び前記制御チャンネル信号を
前記復調された信号へデジタル式に処理するデジタル信
号処理用集積回路（ＤＳＰ）とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、移動可能な遠距離通信
ユニットに関し、特に個人用デジタル携帯電話（ＰＤ
Ｃ）に関する。

【０００２】

【従来の技術】移動可能な携帯電話の需要の増加に伴
い、携帯電話の新しい規格が定められた。欧州デジタル
規格（ＤＳＭ）、北アメリカの合衆国デジタルセルラー
（ＵＳＤＣ）及び日本のパーソナルデジタルセルラー
（ＰＤＣ）のような規格は、デジタル音声信号と、時分
割多重アクセス（ＴＤＭＡ）プロトコルとを組み合わせ
るものであり、この時分割多重アクセスプロトコルは、
既存のアナログシステムと比較して、通信容量を増加さ
せることができる。

【０００３】これらの規格は、ハードウェアとソフトウ
ェアの両方で実現され、ソフトウェアはデジタル信号処
理用集積回路（ｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏ
ｃｅｓｓｉｎｇｃｈｉｐ：ＤＳＰ）上で動作し、ハー
ドウェアは特定用途向け集積回路（ＡＳＩＳＣ）上で動
作する。送信端では、ソフトウェアがコーダ・デコーダ
（ＣＯＤＥＣ）から受けとられた音声信号を圧縮し、ハ
ードウェアが圧縮された音声信号にエラー補正コードと
制御チャンネル信号を加え、この信号を変調し、圧縮さ
れた音声信号を送信する準備がなされる。受信端ではハ
ードウェアが受信された信号を復調し、この復調された
信号を圧縮された音声信号と制御チャネル信号とに分離
する。次にソフトウェアが音声信号を伸張し、この伸張
された音声信号をコーダ・デコーダに伝達する。

【０００４】

【発明が解決しようとする課題】本発明は、個人用デジ
タル式携帯電話（ＰＤＣ）に用いるための省スペースか
つ低電力のベースバンドプロセッサを提供することを目
的とする。

【０００５】

【課題を解決するための手段】上述された本発明の目的
は、個人用デジタル携帯電話（ＰＤＣ）用ベースバンド
プロセッサであって、デジタル式に変調された信号とア
ナログ式に変調された信号とを交互に少なくとも変換す
るための特定用途向け集積回路（ＡＳＩＣ）と、前記デ
ジタル式に変調された信号及び前記デジタル式に復調さ
れた信号をデジタル式に変調及び復調し、かつ前記復調
された信号を音声信号及び制御チャンネル信号にデジタ
ル式に処理し、かつ前記音声信号及び前記制御チャンネ
ル信号を前記復調された信号へデジタル式に処理するデ
ジタル信号処理用集積回路（ＤＳＰ）とを有することを
特徴とする個人用デジタル携帯電話用ベースバンドプロ
セッサを提供することによって達成される。

【０００６】

【作用】本発明の好適実施例に基づけば、個人用デジタ
ル携帯電話（ＰＤＣ）に用いるための有効な装置が提供
される。この装置は、特定用向け集積回路（ＡＳＩＣ）
及びデジタル信号処理用集積回路（ＤＳＰ）から形成さ
れている。このデジタル信号処理用集積回路（ＤＳＰ）
は、少なくとも、変調されたデジタル信号を復調し若し
くは復調されたデジタル信号を変調し、この復調された
信号を音声信号と制御チャンネル信号とに分離しかつ音
声信号と制御チャンネル信号を合成して復調された信号
を形成する。

【０００７】本発明の好適実施例に基づけば、変調され
た信号は位相変調されており、特定用途向け集積回路
（ＡＳＩＣ）は、変調されたデジタル信号を変調された
アナログ信号に変換するＤＡ変換器と、変調されたアナ
ログ信号の位相をデジタル式に識別する位相識別器（ｐ
ｈａｓｅｉｄｅｎｔｉｆｉｅｒ）とを含む。好ましく
は、デジタル信号処理用集積回路は、位相信号を復調す
る少なくとも１つの復調器を含む。更に、位相識別器
は、動作周波数の信号を発生する局部発振器を有し、こ
の動作周波数は利用者がプログラムすることができる。

【０００８】更に、本発明の好適実施例に基づけば、デ
ジタル信号処理用集積回路は、デジタル式に変数化（ｐ
ａｒａｍｅｔａｒｉｚｅｄ）された制御チャンネルエン
コーダ及びデコーダを含む。

【０００９】更に、本発明の好適な実施例に基づけば、
デジタル信号処理用集積回路は、バイタービ・デコード
法（Ｖｉｔｅｒｂｉｄｅｃｏｒｄｉｎｇｓｃｈｅｍ
ｅ）及びパービット・プロジェクション・メートル法
（ｐｅｒｂｉｔｐｒｏｊｅｃｔｉｏｎｍｅｔｒｉ
ｃ）を実施する音声信号チャネルデコーダを含む。

【００１０】加えて、本発明の好適実施例に基づけば、
デジタル信号処理用集積回路は、伝達される信号をデジ
タル式に変調し、変調された信号をランピング（ｒａｍ
ｐｉｎｇ）するデジタル変調器を含む。

【００１１】更に、本発明の好適実施例に基づけば、デ
ジタル信号処理用集積回路は、後検出・選択を実行する
装置と、アンテナ選択を実行する装置と、前記２つの装
置を選択する装置とを有する。

【００１２】本発明の好適実施例に基づけば、単位円の
円周上に配置された、利用者によって選択される一対の
極の値を受け取る装置と、少なくとも１つの予め決定さ
れた周波数の正弦波を発生するために前記一対の極の値
を用いる限界安定フィルタ（ｍａｒｇｉｎａｌｌｙｓ
ｔａｂｌｅｆｉｌｔｅｒｓ）とを含む表示トーン発生
器が与えられる。

【００１３】本発明の好適実施例に基づけば、ハードリ
ミッタ、基準２進信号発生装置及びデジタル位相決定ユ
ニットから形成された復調器が与えられる。ハードリミ
ッタは、アナログ位相変調された入力信号を２進信号に
変換する。基準２進信号発生装置は、前記入力信号の周
波数と概ね等しい周波数の基準２進信号を出力する。入
力信号は基準信号と同じように２進信号に変換されてい
るので、位相決定ユニットはデジタル式に動作して、１
サンプリング周期の間に、位相変調された入力信号と基
準２進信号との位相差を求める。

【００１４】加えて、本発明の好適実施例に基づけば、
デジタル位相決定ユニットは、ａ）位相変調された入力
信号と基準２進信号とが等しい値を有する時刻を表示す
るＸＯＲゲートと、ｂ）前記入力信号よりも高い周波数
を有するクロック信号の発生器と、ｃ）第１及び第２の
カウンタとを有する。第１のカウンタは、第１及び第２
のエッジを有するＳＴ・ＣＯＵＮＴ信号を出力し、第２
のカウンタは、ＸＯＲゲートの出力が正である前記第１
のエッジと前記第２のエッジとの間のクロックパルスの
個数Ｎ１をカウントする。

【００１５】更に、本発明の好適実施例に基づけば、位
相決定ユニットは、クロックパルスの個数Ｎ１から位相
差を求める位相シフト計算器をも含む。

【００１６】更に、本発明の好適実施例に基づけば、前
記復調器は、前記２進信号の位相をシフトし位相がシフ
トされた基準２進信号を発生する位相シフトユニットを
も含む。位相シフトユニットはインバータから形成され
ても良く、このインバータの出力には、前記２進基準信
号の周波数を２つに分割するデバイダが接続されてい
る。

【００１７】本発明の他の好適実施例では、デジタル位
相決定ユニットは、位相変調された２進信号と位相がシ
フトされた２進基準信号とが同じ値を有する時を表示す
る第２のＸＯＲゲートと、前記第２のＸＯＲゲートの出
力が正である前記第１のエッジと前記第２のエッジとの
間のクロックパルスの個数Ｎ２をカウントする第３のカ
ウンタとを更に含む。この実施例では、位相シフト計算
器は、クロックパルスの個数Ｎ１から位相差を決定し、
クロックパルスの個数Ｎ２から位相差の符号を決定す
る。

【００１８】本発明の好適実施例に基づけば、位相変調
された信号を復調する方法が提供される。この方法は、
上述された復調器の構成要素によって実施される過程を
有する。

【００１９】

【実施例】本発明は、添付の図面を参照しながら以下に
記載された詳細な説明からより十分に理解及び評価され
る。

【００２０】図１には、移動可能な遠距離通信ユニット
のブロック図が例示されている。図２及び図３には、図
１の遠距離通信ユニットの一部を形成するベースバンド
プロセッサのブロック図が例示されている。ここで、ベ
ースバンドプロセッサは、本発明の好適実施例に基づい
て構成され、かつ動作するものである。

【００２１】移動可能な遠距離通信ユニットは、音声信
号を入力するスピーカ２と、音声信号を出力するマイク
ロホン３と、コーダ・デコーダ（ＣＯＤＥＣ）４と、コ
ーダ・デコーダから受信されたオーディオ入力信号及び
オーディオ出力信号を処理し、ベースバンドモデム処理
を行うベースバンドプロセッサ５と、処理されたオーデ
ィオ信号を送信及び受信するための、少なくとも１つの
アンテナ７に接続されたラジオ周波数・中間周波数（Ｒ
Ｆ・ＩＦ）モジュール６と、ベースバンドプロセッサ５
の動作を制御するホストプロセッサ８とを有する。

【００２２】ベースバンドプロセッサ５は、デジタル信
号処理用集積回路（ＤＳＰ）１０と、特定用途向け集積
回路（ＡＳＩＣ）１２とから形成され、図２のブロック
図の動作の大部分は、本発明に基づいて、デジタル信号
処理用集積回路（ＤＳＰ）１０によって実行される。

【００２３】ベースバンドプロセッサ５は、少なくとも
２つの動作パス、即ち信号を出力する送信パス１４と、
信号を入力する受信パス１６とを有する。本発明は、Ｐ
ＳＣ規格であるＲＣＲ・ＳＴＤ−２７Ｂの具体例の一部
として説明され、このＲＣＲ・ＳＴＤ−２７Ｂはここで
言及することによって本出願の一部とされたい。本発明
の原理は、他の規格にも十分適合するものであることは
以下の説明から理解される。

【００２４】デジタル信号処理用集積回路（ＤＳＰ）１
０内では、送信パス１４は、所望に応じて設けられるμ
ロー・リニア・コンバータ（μ−ｌａｗｌｉｎｅｒ
ｃｏｎｖｅｒｔｅｒ）２０と、ＶＯＸスイッチ（ｖｏｉ
ｃｅｏｐｅｒａｔｅｄｓｗｉｔｃｈ）２３と関連す
るＶＳＥＬＰ（ｖｅｃｔｏｒｓｕｍｅｘｃｉｔｅｄ
ｌｉｎｅａｒｐｒｅｄｉｃｔｉｏｎ）圧縮器２２
と、音声チャンネルエンコーダ２４と、制御チャンネル
エンコーダ２６と、フォーマッタ（ｆｏｒｍａｔｔｅ
ｒ）２８と、スクランブラ（ｓｃｒａｍｂｌｅｒ）３０
と、変調器３２とを有する。特定用途向け集積回路１２
内では、送信パス１４は２つのＤＡコンバータ３４を有
する。

【００２５】圧伸器がマイクロホン２からの音声信号を
圧縮または伸張する（ｃｏｍｐａｎｄ）場合、μロー・
リニア・コンバータ２０は、圧縮または伸張された音声
信号をリニアな音声信号に変換する。ＶＳＥＬＰ圧縮器
２２は音声信号を圧縮し、ＶＯＸ２３によって指定され
たときに、非ノイズ部分を音声チャンネルエンコーダ２
４に伝達する。音声チャンネルエンコーダ２４は圧縮さ
れた音声信号をエンコードし、制御チャンネルエンコー
ダ２６は（図示されていない）ホストプロセッサから受
け取った制御信号をエンコードする。フォーマッタ２８
は、エンコーダ２４及び２６から伝達されたエンコード
された信号を受信し、これらのエンコードされた信号
に、同期化ワード、カラーコード、プレ・アンブル・ワ
ード（ｐｒｅ−ａｍｂｌｅｗｏｒｄｓ）及びポスト・
アンブル・ワード（ｐｏｓｔ−ａｍｂｌｅｗｏｒｄ
ｓ）のようなフォーマット情報２８を加える。スクラン
ブラ（ｓｃｒａｍｂｌｅｒ）３０は、送信された信号が
平衡したスペクトラムを有することによって容易に妨害
されないように、フォーマットされた信号をスクランブ
ルする。変調器３２は、概ね移動可能な遠距離通信シス
テムで用いられる位相変調に基づいて、スクランブルさ
れた信号をデジタル式に変調する。

【００２６】ＡＳＩＣ１２のＤＡ変換器３４は、変調さ
れた信号をアナログ信号に変換し、このアナログ信号を
ＲＦ・ＩＦ（ラジオ周波数・中間周波数）モジュール６
に伝達する。

【００２７】ＡＳＩＣ１２内では、受信パス１６は、少
なくとも１つの位相センサ４０と、タイミング制御ユニ
ット４３が接続された信号セレクタ４２と、受信された
信号の強さを表示する信号表示（ＲＳＳＩ）信号のため
のデジタル値を出力するＡＤコンバータ４４とを有す
る。ＡＳＩＣ１２は、以下により詳しく説明されるよう
に、自動周波数制御（ＡＦＣ）ユニットの一部４６と、
それに関連するＤＡコンバータ４７とを更に有する。

【００２８】図８乃至図１５を参照しながら以下により
詳しく説明されるように、位相センサ４０は、入力位相
変調信号をサンプルするための位相を出力し、かつ復調
器の一部を形成する。タイミングユニット４３によって
指定されたとき、セレクタ４２は２つの入力されたＲＳ
ＳＩ信号の何れか一方を選択し、この選択された信号
は、ＡＤコンバータ４４によってデジタル信号に変換さ
れる。

【００２９】ＤＳＰ１０内では、受信パス１６は、ＡＦ
Ｃユニットの第２部分４９と、少なくとも１つの復調器
５０と、ＲＳＳＩ比較器５１と、デスクランブラ５２
と、デフォーマッタ５４と、音声チャンネルデコーダ５
６と、制御チャンネルデコーダ５８と、ＶＳＥＬＰ伸張
器６０と、表示トーン発生器６２と、所望に応じて設け
られるμロー・リニア・コンバータ６４とを有する。

【００３０】復調器５０は、図８乃至図１５を参照しな
がら以下により詳しく説明されるように、復調器の第２
部分を形成している。復調器５０は、位相値を、位相値
が表現するシンボル信号に復調する。デスクランブラ５
４は、シンボル信号をデスクランブルする。デフォーマ
ッタ５４は、デスクランブルされた信号からフォーマッ
ト情報を取り出し、このフォーマット情報を処理し、そ
の結果をホストプロセッサ８に伝達する。デフォーマッ
タ５４は更にデスクランブルされた信号を音声チャンネ
ルと制御チャンネルとに分離し、音声チャンネルと制御
チャンネルは、各々デコーダ５６とデコーダ５８によっ
てデコードされる。制御信号はホストプロセッサ８に伝
達され、ＶＳＥＬＰ圧縮されている音声信号は、ＶＳＥ
ＬＰ伸張器６０に伝達される。伸張された音声信号は、
所望に応じてμロー・リニア・コンバータ６４に伝達さ
れ、コンバータ６４によって変換された音声信号は、コ
ーダ・デコーダ（ＣＯＤＥＣ）４に伝達される。音声の
代わりに若しくは音声に加えて、表示トーンが必要な場
合、トーン発生器６２が所望のトーンを出力し、このト
ーンが、ＶＳＥＬＰ伸張器６０によって伸張された信号
に加えられ、続いてμロー・リニア・コンバータ６４に
よって所望に応じて変換される。

【００３１】音声信号及び制御信号の変調はＤＳＰ１０
によって行われ、音声信号及び制御信号の復調はその大
部分がＤＳＰ１０によって行われることがわかる。更
に、ＤＳＰ１０は発生したトーンを表示する。

【００３２】ＶＯＸ２３は、任意の適切な音声検出器か
らなる。ＶＳＥＬＰ圧縮器２２は、ＶＳＥＬＰ圧縮を行
い、かつＲＣＲ・ＳＴＤ−２７Ｂ規格に基づいて、複数
のコードブックを用いてコードブックサーチを行う。次
にコード化された信号は、サーチチャンネルエンコーダ
２４に伝達される。

【００３３】ＶＳＥＬＰ伸張器６０は、圧縮された音声
信号が入力されたとき、ＶＳＥＬＰ圧縮器２２と等しい
コードブックを用いて、圧縮された音声信号を伸張し
て、音声信号を出力する。

【００３４】表示トーン発生器６２には、限界安定デジ
タルフィルタ（ｍａｒｇｉｎａｌｌｙｓｔａｂｌｅ
ｄｉｇｉｔａｌｆｉｌｔｅｒ）が設けられている。利
用者は、単位円の円周上に配置された所望の一対の極を
選択する。この限界安定デジタルフィルタは、必要な周
波数の正弦波を発生する。限界安定デジタルフィルタ
と、２つの極とから、最も聞き取り易いトーンを発生さ
せることができ、限界安定デジタルフィルタは、２つの
トーンを組み合わせることができる（二重トーン多重周
波数（ｄｕａｌｔｏｎｅｍｕｌｔｉ−ｆｒｅｑｕｅ
ｎｃｙ：ＤＴＭＦ）トーンを発生させることができ
る）。

【００３５】音声チャンネルエンコーダ２４は、ＶＳＥ
ＬＰ圧縮器２２によって圧縮された信号をエンコードす
る。音声チャンネルデコーダ５６は、音声チャンネルエ
ンコーダと逆の動作を行う。音声チャンネルエンコーダ
と音声チャンネルデコーダの動作は各々、図４と図５に
例示されている。当業者に知られているように、かつ標
準ＲＣＲ−２７Ｂで定義されているように、ＶＳＥＬＰ
データは、クラス１とクラス２のデータ形式に分割され
る。

【００３６】音声をエンコードするために、始めに、Ｖ
ＳＥＬＰデータの最重要部分に対するサイクリック冗長
コード（ＣＲＣ）が計算され（ステップ８０）、このサ
イクリック冗長コードが、ＶＳＥＬＰデータのクラス１
のビットに連結される。ステップ８２では、たたみ込み
エンコーディング（ｃｏｎｖｏｌｕｔｉｏｎａｌｅｎ
ｃｏｒｄｉｎｇ）によって、クラス１のビットとサイク
リック冗長コードがエンコードされ、その後にたたみ込
みエンコードされたデータとＶＳＥＬＰデータのクラス
２のビットとがインターリーブされる（ステップ８
４）。ステップ８０からステップ８４の動作の原理は、
標準ＲＣＲ・ＳＴＤ−２７Ｂにその概要が記載され、１
９７９年にマグロウヒル社（ＭｃＧｒａｗＨｉｌｌ）
から出版された、アンドリュー・ジェイ・バイテルビ
（ＡｎｄｒｅｗＪ．Ｖｉｔｅｒｂｉ）とジム・カイ
・オオムラ（ＪｉｍＫａｙＯｍｕｒａ）による“Ｐ
ｒｉｎｃｉｐｌｅｓＤｉｇｉｔａｌＣｏｍｍｕｎｉ
ｃａｔｉｏｎａｎｄＣｏｄｉｎｇ”に記載されてお
り、この著書は、ここで言及したことによって本出願の
一部とされたい。

【００３７】デコーディングするために、始めにデータ
の各セグメントがデインターリーブされ（ステップ８
６）、次にバイテルビのデコーディング法によって、ク
ラス１のビットのみにエラー補正が行われる（ステップ
８８）。バイテルビのデコーディング法は上述された
“ＰｒｉｎｃｉｐｌｅｓｏｆＤｉｇｉｔａｌＣｏ
ｍｍｕｎｉｃａｔｉｏｎａｎｄＣｏｄｉｎｇ”に記
載されている。このデコーディング法は、ＤＳＰ１０上
で実行されるので、ワード長及びデコーダのメモリ長に
関する従来技術のハードウェアの制限が解消される。

【００３８】バイテルビのデコーディング法は、ソフト
・メートル法計算（ｓｏｆｔｍｅｔｒｉｃｃａｌｃ
ｕｌａｔｉｏｎｓ）を用い、このソフトメートル法計算
は、本発明に基づき、従来技術のようにシンボルごとに
実行されるのではなく、ビットごとに実行される。本発
明では、ほぼ最大の尤度メートル法（ｎｅａｒｌｙｍａ
ｘｉｍｕｍｌｉｋｅｌｉｈｏｏｄｍｅｔｒｉｃ）が
ビットごとに用いられる。

【００３９】ステップ９０では、クラス１のビットに連
結されたＣＲＣコードが取り出されて記憶され、ＣＲＣ
コードがバイテルビのデコーディングを行うステップ８
８の出力値から計算される。ステップ９２では、ステッ
プ９０で計算された新しいＣＲＣコードが、前記記憶さ
れたＣＲＣコードと比較される。ＲＣＲ・ＳＴＤ−２７
Ｂ規格で定義されたように、これら２つのコードが一致
する場合、セグメントがＶＳＥＬＰ伸張器６０に出力さ
れる。２つのコードが一致しない場合、セグメントが前
のセグメントの減衰した値と置き換えられるか、信号が
ミュートされる。

【００４０】本発明に基づけば、制御チャンネルエンコ
ーダ２６及びデコーダ５８は、ホストプロセッサ８から
伝達された変数に応答して変数化され、動作する。これ
らの動作は、音声チャンネルエンコーダ及びデコーダの
動作と等しく、各々図６と図７に例示されている。

【００４１】エンコーダ２６は、ホストプロセッサ８か
ら制御データのセグメントを受け取り、始めにこのセグ
メントに対してＣＲＣ計算を行う（図６のステップ９
０）。ステップ９０には、ＣＲＣシードと、ＣＲＣジェ
ネレータと、ベクトル長とが変数として与えられる。即
ち、ＰＤＣユニットで用いられる複数のＣＲＣコード
は、１つのユニットによって形成される。

【００４２】ＣＲＣコードが制御データのセグメントに
加えられ、その結果形成された組み合わされたセグメン
トは、変数化された長さのワードに分割され、また変数
化された個数のワードを有する行に分割される（ステッ
プ９２）。

【００４３】ステップ９４では、各行に対してＢＣＨエ
ンコーディングが行われ、行に加えられるパリティビッ
トの値が決定される。ステップ９４には、ワード長、ワ
ード数及びコードジェネレータの形式が与えられる。Ｂ
ＣＨエンコーディングは、１９８３年にアジソン・ウェ
スレイ社（Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ）から出版さ
れたアール・ピー・ブラハット（Ｒ．Ｅ．Ｂｌａｈｕ
ｔ）による“ＴｈｅｏｒｙａｎｄＰｒａｃｔｉｃｅ
ｏｆＥｒｒｏｒＣｏｎｔｒｏｌＣｏｄｅｓ”に
記載されており、この著書は、ここで言及したことによ
って本出願の一部とされたい。

【００４４】ステップ９６では、インターリーブが行わ
れ、複数の行のデータが列として読み出される。ステッ
プ９６には、列ごとのワード数と、ワード長が変数とし
て与えられる。

【００４５】チャンネルデコーダ５８はチャネルエンコ
ーダ２６と逆の動作を行う。即ち、データは行からセグ
メントに再配列され（ステップ１０４）、ＣＲＣコード
が除去される。残りのデータに対してＣＲＣ計算が行わ
れる。ステップ１００〜１０６の各々は、エンコーディ
ングで用いられた変数を用いて実行される。

【００４６】ステップ１０８では、ステップ１０６で形
成されたＣＲＣコードが、ステップ１０４で除去された
ＣＲＣコードと比較される。この２つのＣＲＣコードが
等しい場合、デコードされたメッセージがホストプロセ
ッサ８に伝達される。２つのＣＲＣコードが一致しない
場合、メッセージは廃棄（ｄｉｓｃａｒｄ）される。

【００４７】図２及び図３を参照する。スクランブラ３
０及びデスクランブラ５２は、各々の受信した信号に対
して動作する。スクランブラ３０及びデスクランブラ５
２は、受信された信号と、疑似ランダムビットストリー
ムとを入力とするビットごとの論理ＸＯＲ演算を行う。

【００４８】変調器３２は、ＤＱＰＳＫ（π／４−ｓｈ
ｉｆｔｅｄｄｉｆｆｅｒｅｎｔｉａｌｑｕａｄｒａ
ｔｕｒｅｐｈａｓｅｓｈｉｆｔｋｅｙｉｎｇ）変
調及びシェーピング（ｓｈａｐｉｎｇ）を行い、かつ本
発明の好適な実施例では、２つのＦＩＲ（ｆｉｎｉｔｅ
ｉｍｐｕｌｓｅｒｅｓｐｏｎｓｅ）フィルタが設け
られている。変調器３２は２つの変調された信号を出力
する。ＲＦ・ＩＦ変調器６は、変調器３２の出力信号を
平滑するためのデジタル平滑ローパスフィルタを含む。

【００４９】本発明に基づけば、変調器３２はまた変調
された信号のデジタルランプ（Ｄｉｇｉｔａｌｒａｍ
ｐｉｎｇ）を行う。このデジタルランプは、ラジオサブ
システムの一部として実行される場合よりもより正確に
実行される。更に、デジタルランプをデジタル信号処理
用集積回路１０で実行することによって、ＡＳＩＣ１２
とＲＦ・ＩＦ変調器６との間のインターフェースと同様
に、ＲＦ回路を簡単化できる。

【００５０】ランプされた信号は次にＤＡコンバータ３
４によってアナログ信号に変換され、ＲＦ・ＩＦモジュ
ール６に伝達される。

【００５１】復調器５０と位相センサ４０とによって復
調が行われる。本発明に基づき、かつ以下に説明される
ように、入力された位相変調信号は、ハードリミットさ
れ（ｈａｒｄｌｉｍｉｔｅｄ）、位相センサ４０は、
入力信号と、中間周波数及び位相が既知の局部発振器か
ら発生された信号との間の位相差を求める。次に復調器
５０は、隣接するサンプル間の位相差を計算し、この位
相差から位相差の表すシンボルを決定する。本発明に基
づけば、局部発信器から発生された信号の中間周波数は
利用者によって定義することができる。

【００５２】音声信号及びチャンネル信号のエンコーデ
ィング機能及びデコーディング機能と、変調機能及び復
調機能の間のインターフェースは、これら４つの機能の
すべてがＤＳＰ１０内で実施されるので、従来技術のイ
ンターフェースよりも簡単化されている。その結果、本
発明は、従来の技術では基準であった同期化信号（例え
ば、クロック及びフレーム同期化信号）を用いない。

【００５３】受信された２つの入力信号の一方のみが所
定の瞬間に利用されるべきであり、この信号の選択は、
各信号のエネルギーに基づいて行われる。所定の期間内
での各々受信された信号強度表示（ＲＳＳＩ）信号のエ
ネルギーは、タイミングユニット４３によって決定さ
れ、ＲＳＳＩ比較器５１によってデジタル式に計算さ
れ、最も大きいエネルギーを備えた信号に対する選択信
号が信号選択スイッチ１２０に伝達される。

【００５４】部分４９及び４６を有するＡＦＣユニット
は、動作周波数を入力信号の周波数と同期化させるよう
に動作し、かつＲＦ・ＩＦ変調器６の周波数エラーの補
償をするように動作する。第１部分４９は、スイッチ１
２０によって選択された変調された信号を受け取り、こ
の変調された信号の周波数を求める。次に第２部分４６
は第１部分４９からの出力を精製（ｒｅｆｉｎｅ）し、
計算結果をＤＡコンバータ４７を通してＲＦ・ＩＦ変調
器６に伝達する。

【００５５】チャンネルのフェージングに対する性能を
向上させるために、ＲＣＲ・ＳＴＤ−２７Ｂ規格は、空
間的な多様性を用いることを明記している。本発明のベ
ースバンドプロセッサは、後検出・選択及びアンテナ選
択の２つの形式の多様性を有し、利用者は後検出・選択
及びアンテナ選択を選択することができる。図２及び図
３のブロック図に例示された回路は、後検出・選択のた
めに動作することができる。アンテナ選択のためには、
１つのＲＦ・ＩＦパスのみが必要となる。アンテナ選択
モードでは、１つの位相センサ４０と復調器５０のみが
用いられる。ＲＳＳＩ比較器５１は、最も高いエネルギ
ーを有するアンテナ求め、最も高いエネルギーを備えた
アンテナを選択するべくアンテナ制御スイッチ（図示さ
れていない）に制御信号を出力する。

【００５６】ＤＳＰ１０は、ＣＯＤＥＣ４からの音声信
号及び制御信号を処理し、かつ変調・復調段に伝達する
ので、機能的なユニットの間のインターフェースが簡単
化されることが評価される。

【００５７】図８及び図９には、位相センサ４０から形
成された変調器と、変調器５０とが各々例示されてい
る。図９は、２ＰＳＫのコヒーレントな復調のための他
の実施例を例示している。

【００５８】復調器は概ね、基準信号発生器２０８と、
（位相センサ４０から形成された）位相感知ユニット２
１０と、位相シフト決定ユニット２１２とを有する。基
準信号発生器２０８は、位相変調されたアナログ入力信
号ＩＦの基本周波数の基準信号を出力する。位相感知ユ
ニット２１０は、基準信号に対する入力信号ＩＦの位相
をデジタル式に感知し、位相シフト決定ユニット２１２
は、位相シフトの大きさを決定し、この位相シフトの大
きさを、変調方法に必要なレベルまで量子化する。

【００５９】即ち、Ｍ項微分位相シフトキー（Ｍ−ａｒ
ｙｄｉｆｆｅｒｅｎｔｉａｌｐｈａｓｅｓｈｉｆ
ｔｋｅｙｉｎｇ：ＭＤＰＳＫ）を用いる場合、連続し
たシンボルの間の位相シフトは、２つの連続した位相測
定値を減算することによって求められる。Ｍ項微分位相
シフトキー（ＭＰＳＫ）のコヒーレントな復調が行われ
た場合、位相シフトはＬレベルまで量子化され、ハード
決定コーディングが必要とされる場合Ｌ＝Ｍとなる。

【００６０】入力信号ＩＦが、２つの位相シフトキー２
ＰＳＫと共に生み出された場合、位相シフトはハード決
定出力のために、２つのレベル即ち０°及び１８０°ま
で量子化される。

【００６１】基準信号発生器２０８は、入力信号ＩＦの
周波数Ｆ・ＩＦの周波数を備えた２つの（２進）方形波
ＬＯ・Ｉ及びＬＯ・Ｑを発生させる。この２つの信号Ｌ
Ｏ・ＩとＬＯ・Ｑは、その位相差が９０°となってい
る。

【００６２】基準信号発生器２０８は、局部発振器２１
６と、ＮＯＴゲート２１８と、２個のワンステージカウ
ンタ２２０及び２２２とを有する。局部発振器２１６
は、周波数Ｆ・ＩＦの２倍の周波数であるＦ・ＬＯを有
する方形波ＳＱを発生させる。ワンステージカウンター
２２０は、方形波ＳＱの周波数を２で割ることによっ
て、基準信号ＬＯ・Ｉを発生させる。信号ＳＱを（ＮＯ
Ｔゲート２１８を通して）反転させ、次に（カウンタ２
２２を通して）周波数を２で割ることによって、位相シ
フトされた基準信号ＬＯ・Ｑが、発生させられる。

【００６３】コヒーレントな変調が入力信号ＩＦに行わ
れた場合、基準信号ＬＯ・Ｉは信号ＩＦの位相にロック
されなければならないことが注意される。

【００６４】位相感知ユニット２１０は、（ベースバン
ドプロセッサ５の外部に配置された）ハードリミッタ２
１４と、２つのＸＯＲゲート２２４及び２２６とを有す
る。ハードリミッタ２１４は、アナログ入力信号ＩＦを
２つの値に制限するものであって、従って２進信号を生
み出す。典型的なハードリミッタは比較器からなる。

【００６５】基準信号ＬＯ・Ｉと、ハードリミットＩＦ
信号とには、ＸＯＲゲート２２４によって論理ＸＯＲ演
算が施され、基準信号ＬＯ・Ｑと、ハードリミットＩＦ
信号には、ＸＯＲゲート２２６によって論理ＸＯＲ演算
が施される。ＸＯＲゲート２２４及び２２６の出力信号
は、位相決定ユニット２１２へ伝達される。ＸＯＲゲー
ト２２４と２２６の出力信号は各々、ハードリミットＩ
Ｆ信号が基準信号ＬＯ・Ａと等しい２進数値を有する時
と、ハードリミットＩＦ信号が基準信号ＬＯ・Ｑと等し
い２進数値を有する時を表示する。

【００６６】位相決定ユニット２１２は、３個のカウン
タ２３０、２３２及び２３４と、位相シフト計算器２３
６とを有する。カウンタ２３０〜２３４は、周波数Ｆ・
ＩＦのＮ倍の周波数Ｆ・ＣＬのクロックに同期して動作
する。

【００６７】第１のカウンタ２３０は、カウントが行わ
れるべきことを表示するＳＴ・ＣＯＵＮＴ信号を出力す
るサンプリングカウンタである。第１のカウンタ２３０
がＮのカウント値に到達したとき、第１のカウンタ２３
０は信号ＳＴ・ＣＯＵＮＴの出力を停止し、この時点で
カウンタ２３２及び２３４でのデータのサンプリングが
開始される。

【００６８】ＳＴ・ＣＯＵＮＴ信号がアクティブ状態の
時、第２のカウンタ２３２は、クロック周期の数Ｎ１を
カウントし、この周期の間の局部発振器の信号はハード
リミットＩＦ信号と等しい符号を有する。Ｎ１は、ＩＦ
信号と基準信号ＬＯ・Ｉが等しい符号を有するＳＴ・Ｃ
ＯＵＮＴがアクティブ状態の時間の割合を表示する。従
って、ＬＯ・Ｉ信号とＩＦ信号との位相差の大きさａｂ
ｓ（ｐｈａｓｅ）は以下の式で定義される。

【００６９】

【数１】

【００７０】Ｎ１は位相差の大きさのみを表示し、入力
ＩＦ信号が基準信号ＬＯ・Ｉに関して進み位相若しくは
遅れ位相の何れかであるかを表示するものではない。第
３のカウンタ２３４の出力は、以下に示すように位相差
の符号を与える。

【００７１】第３のカウンタ２３４は、ＳＴ・ＣＯＵＮ
Ｔ信号がアクティブの間、ハードリミットＩＦ信号が、
基準信号ＬＯ・Ｑと等しい符号を有するクロック周期の
数Ｎ２をカウントする。例えば、入力ＩＦ信号が基準信
号ＬＯ・Ｉから位相シフトしていない場合、Ｎ１＝Ｎ、
Ｎ２＝Ｎ／２となる。入力ＩＦ信号が１０％の進み位相
の時、Ｎ１は０．９Ｎとなり、Ｎ２は０．６Ｎとなる。
入力ＩＦ信号が１０％の遅れ位相の時、Ｎ１は０．９Ｎ
であるが、Ｎ２は０．４Ｎとなる。従って、位相の符号
ｓｉｇｎ（ｐｈａｓｅ）は以下のように定義される。

【００７２】

【数２】

【００７３】（式１）及び（式２）の方程式を用いるこ
とによって、位相シフト計算器３６は、ＩＦ信号と、局
部発振器２１６からの基準信号との位相差の大きさ及び
位相差の符号を決定する。（式２）によって定義される
位相の符号は、以下のように簡単な方法で求められる。

【００７４】Ｎ＝２^qの場合、カウンタ２３４のビット
Ｄq-1が、符号ビットとなる。

【００７５】Ｎ＜２^qまたはＮ＞２^q-1のとき、値２^q-1
−Ｎ／２がカウンタに入力され、カウンタ２３４のビッ
トＤq-1が符号ビットを表す。

【００７６】復調器はまた、ＩＦ信号の連続したサンプ
ルの間の位相シフトを決定しなければならない。この位
相シフト（ｐｈａｓｅ・ｓｈｉｆｔ）は位相シフト計算
器２３６によって以下のように計算される。

【００７７】

【数３】

【００７８】ここでτは、連続するサンプルの間の時間
を表し、“ｍｏｄπ”の意味は、以下の（式４）で表さ
れる。

【００７９】

【数４】

【００８０】異なる位相シフトキー変調が行われる場
合、位相差は、以下に説明されるようにシンボルごとで
はなくサンプルごとに計算される。

【００８１】復調器から正確な値を得ることが必要な場
合、位相シフト計算器２３６は、所望の量子化レベルに
基づいて、位相シフトのための出力値を量子化する。復
調器からおおまかな値を得る場合には、（式１）で計算
した位相差の値が出力される。

【００８２】ハードリミッタ２１４及び局部発振器２１
６は２進信号を発生するので、復調器の構成要素の他の
部分がデジタル回路から構成されていることが分かる。

【００８３】性能を最高に高め、消費電力を最少にする
べく、変調帯域幅と、ＩＦの周波数と、Ｎとの比が最適
化されなければならない。一般に、ＩＦの周波数Ｆ・Ｉ
Ｆは、変調帯域幅の５倍以上でなければならない。アラ
イアジング（ａｌｉａｓｉｎｇ）の影響を低減するため
に、Ｎ×Ｆ・ＩＦは、Ｆ・ＩＦより十分大きくなければ
ならない。効率の低下を少なくするために、Ｎは１００
よりも大きくなければならない。

【００８４】Ｎ×Ｆ・ＩＦ／Ｋに等しいクロック周波数
Ｆ・ＣＬで動作する低電力クロックを用いて、本発明を
実施することが可能であり、ここでＫは１より大きい正
の整数を表している。この実施例では、出力の分解能は
Ｎであり、しかし各サンプルを生み出すために１サイク
ルではなくＫ×ＩＦサイクルを必要とする。

【００８５】局部発振器の周波数が正確にＦ・ＩＦでは
ない場合、周波数の不一致から生ずる誤差に対して、位
相シフト計算器２３６が補償され、この誤差（ｄｅｌｔ
ａ・ｐｓｉ）は以下の式で与えられる。

【００８６】

【数５】

【００８７】ここで、Ｆ・ＬＯ・Ｉは、基準信号ＬＯ・
Ｉの周波数を表している。

【００８８】本発明の復調器はまた、エンベロープが各
サンプリング周期の間に一定であることが規定された、
非一定エンベロープ変調（ｎｏｎ−ｃｏｎｓｔａｎｔ
ｅｎｖｅｌｏｐｅｍｏｄｕｉａｔｉｏｎ）でＩＦ信号
を復調するために用いることもできる。非一定エンベロ
ープ変調の例としては、ＭＰＳＫ及び、累乗されたコサ
イン・シェーピング・フィルタ（ｒａｉｓｅｄｃｏｓ
ｉｎｅｓｈａｐｉｎｇｆｉｌｔｅｒ）と共に形成さ
れたＭＤＰＳＫが挙げられる。

【００８９】復調器はまた、瞬間の周波数を概算するこ
とによって周波数変調された信号を復調するために用い
られる。この瞬間的な周波数は、位相計算器２３６によ
って、２つの連続する位相測定値を減算し、その結果を
τで除算することによって計算される。

【００９０】本発明の復調器で用いられている構成要素
はその構成が簡単であり、かつ従来の復調器と比べその
消費電力が小さいことが更に評価される。

【００９１】位相シフトが０°若しくは１８０°の何れ
かであるかどうかを決定しなければならない正確な決定
を行う２ＰＳＫ復調器では、第１のカウンタ２３０及び
第２のカウンタ２３２のみが用いられ、局部発振器２４
０は、ＩＦ信号にロックされた周波数Ｆ・ＩＦの信号を
出力する。この様子が、図９に例示されている。

【００９２】図１０〜図１５には、図８の復調器の実施
例の回路図が表されている。図１０〜図１５の回路図は
他に説明を要しないと考えられるので、説明を簡潔にす
るために、以下の説明は簡単なものとする。

【００９３】図１０は主な要素、“ＤＩＣＶ・ＣＬ
Ｋ”、“ＩＯ”、“ＴＩＭＥ・ＢＡＳ”及び“ＰＨ・Ｍ
ＥＴ”を例示しており、これらの主な構成要素は各々、
図１１、図１２、図１３及び図１４と図１５に詳細に例
示されている。図１０の回路の入力信号はハードリミッ
トされた信号ＲＸ・ＩＦであり、出力信号は値Ｎ１及び
Ｎ２である。即ち、ハードリミット２１４及び位相シフ
ト計算器２３６は図１０〜図１５には例示されていな
い。図１０〜図１５の回路の外側に配置されたデジタル
信号処理用集積回路は、位相シフト計算器２３６として
働く。

【００９４】構成要素“ＤＩＶ・ＣＬＫ”は、変調器全
体のクロック信号を出力する。構成要素“ＩＯ”は、基
準信号発生器２０８として働く。構成要素“ＴＩＭＥ・
ＢＡＳ”は、第１のカウンタ２３０と等しく、かつ信号
ＳＤ・ＣＯＵＮＴを発生する。構成要素“ＰＨ・ＭＥ
Ｔ”は、ＸＯＲゲート２２４及び２２６と、カウンタ２
３２及び２３４として働く。

【００９５】本発明がこれまで例示されかつ説明された
実施例に限定されるものでないことは当業者には明かで
ある。本発明の技術的視点は添付の請求項によってのみ
定義される。

【図面の簡単な説明】

【図１】移動可能な遠距離通信ユニットを表すブロック
図。

【図２】図１の遠距離通信ユニットに用いるために有効
な、本発明の好適実施例に基づいて構成され、かつ動作
するベースバンドプロセッサのブロック図。

【図３】図１の遠距離通信ユニットに用いるために有効
な、本発明の好適実施例に基づいて構成され、かつ動作
するベースバンドプロセッサのブロック図。

【図４】音声チャンネルエンコーディングの動作を表す
フローチャート。

【図５】音声チャンネルデコーディングの動作を表すフ
ローチャート。

【図６】制御チャンネルエンコーディングの動作を表す
フローチャート。

【図７】制御チャンネルデコーディングの動作を表すフ
ローチャート。

【図８】図２のベースバンドプロセッサに用いるために
有効な、低電力デジタル復調器の模式図。

【図９】２つのＰＳＫ変調された信号を復調するために
有効な、図８の復調器の実施例の模式図。

【図１０】図８のデジタル復調器を実施するための回路
図。

【図１１】図１０のデジタル復調器の構成要素の回路
図。

【図１２】図１０のデジタル復調器の構成要素の回路
図。

【図１３】図１０のデジタル復調器の構成要素の回路
図。

【図１４】図１０のデジタル復調器の構成要素の回路
図。

【図１５】図１０のデジタル復調器の構成要素の回路
図。

【符号の説明】

２スピーカ３マイクロホン４コーダ・デコーダ（ＣＯＤＥＣ）５ベースバンドプロセッサ６ラジオ周波数・中間周波数（ＲＦ・ＩＦ）モジュー
ル７アンテナ８ホストプロセッサ１０デジタル信号処理用集積回路（ＤＳＰ）１２特定用途向け集積回路（ＡＳＩＣ）１４送信パス１６受信パス２０ μロー・リニア・コンバータ２３ＶＯＸスイッチ２２ＶＳＥＬＰ圧縮器２４音声チャンネルエンコーダ２６制御チャンネルエンコーダ２８フォーマッタ３０スクランブラ３２変調器３４ＤＡコンバータ４０位相センサ４２信号セレクタ４３タイミング制御ユニット４４ＡＤコンバータ４６自動周波数制御（ＡＦＣ）ユニットの一部４７ＤＡコンバータ４９ＡＦＣユニットの第２部分５０復調器５１ＲＳＳＩ比較器５２デスクランブラ５４デフォーマッタ５６音声チャンネルデコーダ５８制御チャンネルデコーダ６０ＶＳＥＬＰ伸張器６２表示トーン発生器６４ μロー・リニア・コンバータ１２０信号選択スイッチ２０８基準信号発生器２１０位相感知ユニット２１２位相シフト決定ユニット２１６局部発振器２１８ＮＯＴゲート２２０、２２２ワンステージカウンタ２３０、２３２、２３４カウンタ２３６位相シフト計算器２４０局部発振器

───────────────────────────────────────────────────── フロントページの続き (72)発明者ドロン・レイニッシュイスラエル国テルアビブ・ウシシュキンストリート 64 (72)発明者オーファー・エラザーイスラエル国テルアビブ・ケヒラットワーソウストリート 36 (72)発明者ヨナ・レシェッツイスラエル国キリアットハイム・イジックマンガーストリート 17 (72)発明者オムリー・パイスイスラエル国テルアビブ・ベンシャプルットストリート 15

Claims

【特許請求の範囲】

【請求項１】個人用デジタル携帯電話（ＰＤＣ）用
ベースバンドプロセッサであって、デジタル式に変調された信号とアナログ式に変調された
信号とを交互に少なくとも変換するための特定用途向け
集積回路（ＡＳＩＣ）と、前記デジタル式に変調された信号及び前記デジタル式に
復調された信号をデジタル式に変調及び復調し、かつ前
記復調された信号を音声信号及び制御チャンネル信号に
デジタル式に処理し、かつ前記音声信号及び前記制御チ
ャンネル信号を前記復調された信号へデジタル式に処理
するデジタル信号処理用集積回路（ＤＳＰ）とを有する
ことを特徴とする個人用デジタル携帯電話用ベースバン
ドプロセッサ。
【請求項２】前記デジタル式に変調された信号が、
位相変調された信号からなり、前記特定用途向け集積回路が、前記デジタル式に変調さ
れた信号をアナログ信号に変換するＤＡ変換器と、前記
アナログ変調された信号の位相をデジタル式に決定する
位相決定器とを有することを特徴とする請求項１に記載
の個人用デジタル携帯電話用ベースバンドプロセッサ。
【請求項３】前記デジタル信号処理用集積回路が、
前記位相信号を復調するための少なくとも１つの復調器
を有することを特徴とする請求項２に記載の個人用デジ
タル携帯電話用ベースバンドプロセッサ。
【請求項４】前記少なくとも１つの復調器が、第１の周波数を備えた２進基準信号を出力する基準電圧
発生手段と、サンプリング周期の間に動作し、かつ前記サンプリング
周期の間に第２の周波数を備えたハードリミットされた
位相変調された入力信号と前記基準２進信号との位相差
を決定するデジタル手段とを有することを特徴とする請
求項３に記載の個人用デジタル携帯電話用ベースバンド
プロセッサ。
【請求項５】前記位相決定器が、動作周波数を備え
た局部発振器を有し、前記動作周波数が利用者によってプログラム可能である
ことを特徴とする請求項２に記載の個人用デジタル携帯
電話用ベースバンドプロセッサ。
【請求項６】前記デジタル信号処理用集積回路が、
更に、デジタル式に変数化された制御チャンネルエンコ
ーダ及びデコーダを有することを特徴とする請求項１に
記載の個人用デジタル携帯電話用ベースバンドプロセッ
サ。
【請求項７】前記デジタル信号処理用集積回路が更
に、バイテルビデコーディング法及びパービットプロジ
ェクションメートル法を実施する音声チャンネルデコー
ダを有することを特徴とする請求項１に記載の個人用デ
ジタル携帯電話用ベースバンドプロセッサ。
【請求項８】前記デジタル信号処理用集積回路が、
伝達されるべき信号をデジタル式に変調し、かつ前記変
調された信号をランピングするためのデジタル変調器を
有することを特徴とする請求項１に記載の個人用デジタ
ル携帯電話用ベースバンドプロセッサ。
【請求項９】前記デジタル変調器が、有限パルス反
応フィルタを有することを特徴とする請求項８に記載の
個人用デジタル携帯電話用ベースバンドプロセッサ。
【請求項１０】前記デジタル信号処理用集積回路
が、後検出・選択を実施するための手段と、アンテナ選
択を実施するための手段と、前記２つの手段を選択する
ための手段とを有することを特徴とする請求項１に記載
の個人用デジタル携帯電話用ベースバンドプロセッサ。
【請求項１１】単位円の円周上に配置された、利用
者によって選択された１組の極の値を受け取るための手
段と、少なくとも１つの予め決められた周波数の正弦波
を発生させる、前記１組の極の値を用いた限界安定フィ
ルタとを有する表示トーン発生器を更に含むことを特徴
とする請求項１に記載の個人用デジタル携帯電話用ベー
スバンドプロセッサ。
【請求項１２】単位円の円周上に配置された、利用
者によって選択された１対の極の値を受け取るための手
段と、少なくとも１つの予め決められた周波数の正弦波を発生
させるための、前記１対の極の値を用いた限界安定フィ
ルタとを有することを特徴とする表示トーン発生器。
【請求項１３】第１の周波数を備えた位相変調され
たアナログ入力信号から、位相変調された２進信号を発
生させるためのハードリミッタと、前記第１の周波数と概ね等しい第２の周波数を備えた基
準２進信号を出力するための基準電圧発生手段と、サンプリング周期の間に動作し、かつ前記サンプリング
周期の間に前記位相変調された信号と前記基準２進信号
との位相差を決定するためのデジタル手段とを有するこ
とを特徴とする復調器。
【請求項１４】前記デジタル手段が、前記位相変調された信号と前記基準２進信号とが等しい
２進数値を有する時を表示するためのＸＯＲゲートと、前記第１の周波数よりも高い第３の周波数を有するクロ
ックと、第１のカウンタと第２のカウンタとを有し、前記第１のカウンタが、第１のエッジと第２のエッジと
を備えた信号ＳＴ・ＣＯＵＮＴを出力し、前記第２のカ
ウンタが、前記ＸＯＲゲートの出力が正である前記第１
のエッジと前記第２のエッジとの間のクロックパルスの
個数Ｎ１をカウントすることを特徴とする請求項１３に
記載の復調器。
【請求項１５】前記デジタル手段が更に、前記クロ
ックパルスの個数Ｎ１から前記位相差を決定するための
位相シフト計算器を有することを特徴とする請求項１４
に記載の復調器。
【請求項１６】前記基準２進信号を位相シフトさ
せ、位相シフトされた基準２進信号を発生させる位相シ
フトユニットを更に有することを特徴とする請求項１３
に記載の復調器。
【請求項１７】前記基準２進信号が、前記第１の周
波数の２倍の周波数を有し、前記位相シフトユニットが、前記基準２進信号の前記第
２の周波数を２つに分割するデバイダがその後段に接続
されたインバータからなることを特徴とする請求項１６
に記載の復調器。
【請求項１８】前記デジタル手段が、前記位相変調された信号と、前記位相シフトされた基準
２進信号とが等しい２進数値を有する時を表示するため
の第２のＸＯＲゲートと、前記第２のＸＯＲゲートの出力が正である前記第１のエ
ッジと前記第２のエッジとの間のクロックパルスの個数
Ｎ２をカウントするための第３のカウンタとを更に有す
ることを特徴とする請求項１６に記載の復調器。
【請求項１９】前記クロックパルスの個数Ｎ１から
位相差を決定し、かつ前記クロックパルスの個数Ｎ２か
ら前記位相差の符号を決定するための位相シフト計算器
を、前記デジタル手段が更に有することを特徴とする請
求項１８に記載の復調器。
【請求項２０】前記位相シフト計算器が更に、前記
入力信号の連続したサンプリング周期の間の位相シフト
を決定するための手段を有することを特徴とする請求項
１９に記載の復調器。
【請求項２１】位相変調された信号を復調する方法
であって、第１の周波数を有する位相変調されたアナログ入力信号
をハードリミットし、位相変調された２進信号を発生さ
せる過程と、前記第１の周波数と概ね等しい第２の周波数を有する２
進基準信号を発生させる過程と、１サンプリング周期の間に、前記位相変調された２進信
号と前記基準２進信号との位相差をデジタル的に決定す
る過程とを有することを特徴とする位相変調された信号
を復調する方法。
【請求項２２】前記デジタル的に決定する過程が、前記位相変調された２進信号と前記基準２進信号とにＸ
ＯＲ演算を施す過程と、前記ＸＯＲ演算を施す過程の出力が正である、ＳＴ・Ｃ
ＯＵＮＴ信号の第１のエッジと第２のエッジとの間のク
ロックパルスの個数Ｎ１をカウントする過程とを有する
ことを特徴とする請求項２１に記載の位相変調された信
号を復調する方法。
【請求項２３】前記デジタル的に決定する過程が更
に、前記クロックパルスの個数Ｎ１から位相差を決定す
る過程を有することを特徴とする請求項２２に記載の方
法。
【請求項２４】前記基準２進信号を位相シフトさ
せ、位相シフトされた基準２進信号を発生させる過程を
更に有することを特徴とする請求項２１に記載の方法。
【請求項２５】前記デジタル式に決呈する過程が更
に、前記位相シフトされた２進信号と、前記位相シフトされ
た基準２進信号とにＸＯＲ演算を施す過程と、前記ＸＯＲ演算を施す第２の過程の出力が正である前記
第１のエッジと前記第１のエッジとの間のクロックパル
スの個数Ｎ２をカウントする過程とを有することを特徴
とする請求項２４に記載の位相変調された信号を復調す
る方法。
【請求項２６】前記デジタル的に決定する過程が更
に、前記クロックパルスの個数Ｎ１から位相差を決定す
る過程と、前記クロックパルスの個数Ｎ２から前記位相
差の符号を決定する過程を有することを特徴とする請求
項２５に記載の位相変調された信号を復調する方法。
【請求項２７】前記デジタル的に決定する過程が更
に、前記入力信号の連続するサンプル周期の間の位相シ
フトを決定する過程を有することを特徴とする請求項２
６に記載の位相変調された信号を復調する方法。