JPH0834699B2 - Power supply - Google Patents
Power supplyInfo
- Publication number
- JPH0834699B2 JPH0834699B2 JP61204466A JP20446686A JPH0834699B2 JP H0834699 B2 JPH0834699 B2 JP H0834699B2 JP 61204466 A JP61204466 A JP 61204466A JP 20446686 A JP20446686 A JP 20446686A JP H0834699 B2 JPH0834699 B2 JP H0834699B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- voltage
- turned
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 ［技術分野］ 本発明は、放電灯点灯装置などの電源に用いられるス
イッチング式の電源装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a switching power supply device used for a power supply such as a discharge lamp lighting device.
［背景技術］ スイッチング式電源装置で、スイッチングを行なうバ
イポーラトランジスタは、一般にコレクタ・エミッタ間
電圧VCEが入力電源電圧VS以上になる。特に、インダク
タ素子とコンデンサの共振を用いるような方式の場合、
入力電源電圧VSの数倍の電圧がコレクタ・エミッタ間に
印加されることになる。[Background Art] In a switching type power supply device, a bipolar transistor that performs switching generally has a collector-emitter voltage V CE of an input power supply voltage V S or higher. Especially in the case of using the resonance of the inductor element and the capacitor,
A voltage that is several times the input power supply voltage V S will be applied between the collector and the emitter.
入力電源電圧VSが、一般の商用交流電源（100〜240
V）を整流して平滑したような場合は、入力電源電圧VS
は数100Vであり、コレクタ・エミッタ間電圧VCEも相当
高くなる。従って、該トランジスタの耐圧は十分高いも
のが必要であり、尚且つディレーティングを考えた場
合、該トランジスタの選択は、実際のコレクタ・エミッ
タ間電圧VCEより２割程度大きいコレクタ・エミッタ間
耐圧VCEOのものから行なうため不利である。The input power supply voltage V S is the same as a general commercial AC power supply (100 to 240
If rectifies V), such as smoothing the input power source voltage V S
Is several 100V, and the collector-emitter voltage V CE becomes considerably high. Therefore, it is necessary that the breakdown voltage of the transistor is sufficiently high, and considering derating, the selection of the transistor is about 20% larger than the actual collector-emitter voltage V CE. It is disadvantageous because it is done from the CEO 's.
また、別の観点からスイッチング電源装置を見ると、
２つのスイッチングトランジスタがある場合、一方がオ
ン時で他方がオフしていないと正しい動作が行なわれな
いのが一般的であるが、該トランジスタのオフ側がベー
ス制御の不完全さにより、オン側のトランジスタに流れ
る電流等により誤動作することがある。このような誤動
作が起これば、スイッチング電源装置は正しく動作せ
ず、甚だしい場合には該トランジスタの破壊も免れない
ことになる。このベース制御の不完全さは特に他励式の
場合に問題となる。Looking at the switching power supply from another perspective,
When there are two switching transistors, it is general that correct operation is not performed unless one is turned on and the other is not turned off. It may malfunction due to the current flowing through the transistor. If such a malfunction occurs, the switching power supply device does not operate properly, and in extreme cases, the transistor will be destroyed. This incomplete base control becomes a problem especially in the case of the separately excited type.
以下、第５図の従来例により具体的に説明する。第５
図に示す従来例は、２つのスイッチングトランジスタ
Q1，Q2を高速に交互にオンオフ動作させ、インダクタと
コンデンサで正弦波を発振させるプッシュプルインバー
タである。Hereinafter, a concrete example will be described with reference to the conventional example shown in FIG. Fifth
The conventional example shown in the figure has two switching transistors.
The Q 1, Q 2 is turned on and off alternately at a high speed, a push-pull inverter for oscillating a sine wave with an inductor and a capacitor.
スイッチング回路は、エミッタを共通接続した２つの
スイッチングトランジスタQ1，Q2、これらトランジスタ
Q1，Q2をオンオフ制御するベース制御トランジスタQ3，
Q4、転流ダイオードD1，D2、抵抗R1，R2、ベース限流抵
抗R3，R4、ベース安定抵抗R5，R6等から構成されてい
る。抵抗R5，R6はトランジスタQ1，Q2のベースより接地
してある。また、トランジスタQ1，Q2の出力側には共振
用のコンデンサＣ及び発振トランスＭが設けられ、発振
トランスＭの２次側に負荷３が接続してある。また、入
力直流電源VS1が発振トランスＭの１次巻線n1の中間タ
ップに接続され、トランジスタQ3，Q4のエミッタにはベ
ース電源V1，V2が夫々接続してある。トランジスタQ1，
Q2をオンオフ制御する制御回路２は、発振器OSC、フリ
ップフロップFF、ナンドゲートG1，G2等から構成されて
いる。ナンドゲートG1の出力は抵抗R1を介してトランジ
スタQ3のベースに入力され、また、ナンドゲートG2の出
力は抵抗R2を介してトランジスタQ4のベースに入力して
いる。The switching circuit consists of two switching transistors Q 1 and Q 2 whose emitters are commonly connected, and these transistors.
Base control transistor Q 3 , which controls on / off of Q 1 and Q 2 ,
It is composed of Q 4 , commutation diodes D 1 and D 2 , resistors R 1 and R 2 , base current limiting resistors R 3 and R 4 , and base stable resistors R 5 and R 6 . Resistors R 5 and R 6 are grounded from the bases of transistors Q 1 and Q 2 . Further, a resonance capacitor C and an oscillation transformer M are provided on the output side of the transistors Q 1 and Q 2 , and a load 3 is connected to the secondary side of the oscillation transformer M. The input DC power supply V S1 is connected to the center tap of the primary winding n 1 of the oscillation transformer M, and the base power supplies V 1 and V 2 are connected to the emitters of the transistors Q 3 and Q 4 , respectively. Transistor Q 1 ,
The control circuit 2 for controlling ON / OFF of Q 2 is composed of an oscillator OSC, a flip-flop FF, NAND gates G 1 and G 2, and the like. The output of the NAND gate G 1 is input to the base of the transistor Q 3 via the resistor R 1, and the output of the NAND gate G 2 is input to the base of the transistor Q 4 via the resistor R 2 .
以下、動作を説明する。第６図は第５図の動作波形図
を示し、同図（ａ）は発振器OSCの出力波形、同図
（ｂ）は端子の電圧波形、同図（ｃ）は端子の電圧
波形、同図（ｄ）はトランジスタQ1のコレクタ・エミッ
タ間電圧VCE1、同図（ｅ）はトランジスタQ1のコレクタ
電流Ic1、同図（ｆ）トランジスタQ2のコレクタ・エミ
ッタ間電圧VCE2、同図（ｇ）はトランジスタQ2のコレク
タ電流Ic2、同図（ｈ）は発振トランスＭの１次巻線n1
の両端電圧Vn1を夫々示すものである。The operation will be described below. FIG. 6 shows the operation waveform diagram of FIG. 5, where (a) is the output waveform of the oscillator OSC, (b) is the terminal voltage waveform, and (c) is the terminal voltage waveform. (d) shows the transistor collector-emitter voltage V CE1 of Q 1, FIG. (e) is the collector current Ic 1 of the transistor Q 1, FIG. (f) transistor Q 2 collector-emitter voltage V CE2, FIG (G) shows the collector current Ic 2 of the transistor Q 2 , and (h) shows the primary winding n 1 of the oscillation transformer M.
The voltage V n1 between the two ends is shown.
発振器OSCからは第６図（ａ）に示すようなパルスV
OSCが出力され、このパルスVOSCはフリップフロップFF
に入力され、更に、夫々ナンドゲートG1，G2から第６図
（ｂ）（ｃ）に示すようなVT1，VT2なる信号に変換され
て出力される。この信号VT1，VT2が端子，を介して
トランジスタQ3，Q4を交互にオンオフ動作せしめる。ト
ランジスタQ3は信号VT1がＬレベルのときにオンし、ベ
ース電源V1より抵抗R3を介してトランジスタQ1をドライ
ブする。トランジスタQ1がオンすると、入力直流電源V
S1より発振トランスＭの１次巻線n1を介して電流が流
れ、第６図（ｅ）に示すようにトランジスタQ1にコレク
タ電流Ic1が流れ、コレクタ・エミッタ間電圧VCE1は発
振トランスＭとコンデンサＣとの共振で第６図（ｄ）に
示すように脈流状になる。次に、トランジスタQ4は信号
VT2がＬレベルのときにオンし、トランジスタQ2をオン
せしめ、上記と同様にトランジスタQ2に第６図（ｇ）に
示すようにコレクタ電流Ic2が流れ、コレクタ・エミッ
タ間電圧VCE2は第６図（ｆ）に示すようになる。結局、
発振トランスＭの１次巻線n1には第６図（ｈ）に示すよ
うな略正弦波の電圧Vn1が発生し、これを任意の比率で
施された２次巻線n2より電圧変換し、負荷３に供給す
る。ここで、発振トランスＭとコンデンサＣの共振周波
数と信号VT1，VT2の周波数は等しいものとする。From the oscillator OSC, pulse V as shown in Fig. 6 (a)
OSC is output, and this pulse V OSC is flip-flop FF.
Are further input to the NAND gates G 1 and G 2 and converted into signals V T1 and V T2 as shown in FIGS. 6B and 6C, respectively, and output. These signals V T1 and V T2 cause the transistors Q 3 and Q 4 to alternately turn on and off through the terminals. The transistor Q 3 turns on when the signal V T1 is at L level, and drives the transistor Q 1 from the base power supply V 1 through the resistor R 3 . When the transistor Q 1 turns on, the input DC power supply V
A current flows from S1 through the primary winding n 1 of the oscillation transformer M, a collector current Ic 1 flows in the transistor Q 1 as shown in FIG. 6 (e), and the collector-emitter voltage V CE1 is the oscillation transformer. The resonance between M and the capacitor C causes a pulsating flow as shown in FIG. 6 (d). Next, the transistor Q 4
When V T2 is at L level, it is turned on to turn on transistor Q 2 , and collector current Ic 2 flows to transistor Q 2 as shown in FIG. 6 (g) in the same manner as above, and collector-emitter voltage V CE2 Is as shown in FIG. 6 (f). After all,
In the primary winding n 1 of the oscillating transformer M, a substantially sinusoidal voltage V n1 as shown in FIG. 6 (h) is generated, which is applied to the secondary winding n 2 at an arbitrary ratio. It is converted and supplied to the load 3. Here, it is assumed that the resonance frequency of the oscillating transformer M and the capacitor C is equal to the frequencies of the signals V T1 and V T2 .
このようにして、入力直流電源VS1より任意の電圧を
負荷３に供給できるが、トランジスタQ1，Q2のコレクタ
・エミッタ間電圧VCE1，VCE2は、共振しているため入力
直流電源VS1の数倍となり、トランジスタQ1，Q2のコレ
クタ・エミッタ間耐圧VCEOは相当高いものが必要とな
る。また、トランジスタQ3，Q4はオフすると、トランジ
スタQ1，Q2は抵抗R5，R6によって誤動作防止としている
が、共振周波数と信号VT1，VT2の周波数がずれると、例
えば、トランジスタQ1がオンの時、コレクタ・エミッタ
間電圧VCE1が反転してしまい、コレクタ電流Ic1が止ま
り、発振トランスＭの振動でトランジスタQ2がわずかに
オンする可能性もあるという問題があった。In this way, an arbitrary voltage can be supplied to the load 3 from the input DC power supply V S1, but since the collector-emitter voltages V CE1 and V CE2 of the transistors Q 1 and Q 2 resonate, the input DC power supply V It is several times higher than S1 , and the collector-emitter breakdown voltage V CEO of transistors Q 1 and Q 2 must be considerably high. Further, when the transistors Q 3 and Q 4 are turned off, the transistors Q 1 and Q 2 are prevented from malfunctioning by resistors R 5 and R 6 , but if the resonance frequency and the frequencies of the signals V T1 and V T2 are deviated, for example, When Q 1 is on, the collector-emitter voltage V CE1 reverses, the collector current Ic 1 stops, and there is a possibility that the transistor Q 2 may slightly turn on due to the oscillation of the oscillation transformer M. .
［発明の目的］ 本発明は、上述の点に鑑みて提供したものであって、
スイッチングトランジスタに必要なコレクタ・エミッタ
間耐圧を下げ、且つ誤動作防止を行なうことを目的とし
た電源装置を提供するものである。[Object of the Invention] The present invention has been provided in view of the above points,
(EN) Provided is a power supply device for reducing the collector-emitter breakdown voltage required for a switching transistor and preventing malfunction.
［発明の開示］ （構成） 本発明は、２つ以上のスイッチングトランジスタのエ
ミッタが共通接続して接地され、これらスイッチングト
ランジスタのオンオフにより負荷に電源を供給するスイ
ッチング回路と、このスイッチング回路のスイッチング
トランジスタの内の１つをオンせしめた時に他のスイッ
チングトランジスタをオフせしめる制御回路とを有する
電源装置において、各スイッチングトランジスタのベー
スをベース安定抵抗を介して接地し、各スイッチングト
ランジスタの共通接続されたエミッタより、オンしてい
るスイッチングトランジスタのコレクタ電流を流して両
端に生じた電圧降下によりオフしているスイッチングト
ランジスタのベースを逆バイアスする抵抗を接地し、該
抵抗により各スイッチングトランジスタの共通接続され
たエミッタより、オンしているスイッチングトランジス
タのコレクタ電流を流して両端に生じた電圧降下により
オフしているスイッチングトランジスタのベースを逆バ
イアスするようにしたことを特徴とするものである。DISCLOSURE OF THE INVENTION (Structure) The present invention relates to a switching circuit for supplying power to a load by turning on / off these switching transistors, the emitters of two or more switching transistors being commonly connected, and a switching transistor of this switching circuit. In a power supply device having a control circuit for turning off one of the other switching transistors when it is turned on, the base of each switching transistor is grounded via a base stabilizing resistor, and a common-connected emitter of the switching transistors is provided. The resistor that reverse-biases the base of the switching transistor that is off due to the voltage drop across the switching transistor that flows the collector current of the switching transistor that is on is grounded. From emitter, it is characterized in that so as to reverse bias the base of the switching transistor is turned off by a voltage drop developed across by flowing a collector current of the switching transistor is turned on.
（実施例１） 以下、本発明の一実施例を図面により説明する。一般
にトランジスタの耐圧は、ベースを開放した場合のコレ
クタ・エミッタ間の耐圧VCEが最も低く、コレクタ・ベ
ース間の耐圧VCBOが最も高い。しかし、ベースの状態に
よってコレクタ・エミッタ間の耐圧はVCBOに近付けるこ
とができる。すなわち、VCBO＞VCEZ＞VCEOとなるコレク
タ・エミッタ間耐圧VCEZが存在する。従来の第５図で
は、抵抗R5，R6によってトランジスタQ1，Q2のオフ時に
ベース・エミッタ間を接続しているが、この時の耐圧V
CERは抵抗R5，R6の抵抗値が十分小さければ高くはなる
が、実際上その抵抗値が小さいとベース電流を供給する
電圧の容量が大きくなってしまい、損失も増えるので不
可能である。従って、従来の第５図のVCERはVCEOより少
しだけ高い値となる。Example 1 An example of the present invention will be described below with reference to the drawings. Generally, regarding the breakdown voltage of a transistor, the breakdown voltage V CE between the collector and the emitter when the base is opened is the lowest, and the breakdown voltage V CBO between the collector and the base is the highest. However, depending on the state of the base, the breakdown voltage between the collector and the emitter can approach V CBO . That is, there exists a collector-emitter breakdown voltage V CEZ that satisfies V CBO > V CEZ > V CEO . In FIG. 5 of the related art, the resistors R 5 and R 6 connect the base and emitter when the transistors Q 1 and Q 2 are turned off.
CER will increase if the resistances of resistors R 5 and R 6 are sufficiently small, but in reality, if the resistances are small, the capacity of the voltage that supplies the base current will increase, and loss will increase, which is impossible. . Therefore, the conventional V CER in FIG. 5 is slightly higher than V CEO .
ところで、トランジスタがオフの時、ベースを逆方向
にバイアスすれば耐圧が高くなることは周知である。こ
の耐圧をVCENとする。ここで、このバイアスを行なう電
圧は、1V程度もあれば十分である。本発明は、オフ側の
スイッチングトランジスタが、オン側のスイッチングト
ランジスタのそれに流れる電流によって自動的に逆バイ
アスされるようにしたものである。By the way, it is well known that when the transistor is off, the withstand voltage is increased by biasing the base in the reverse direction. This withstand voltage is V CEN . Here, it is sufficient that the bias voltage is about 1V. The present invention is such that the switching transistor on the off side is automatically reverse biased by the current flowing through it of the switching transistor on the on side.
以下、実施例により具体的に説明する。第１図に具体
回路図を示す。第５図と本発明の第１図との相違点は、
図示の如くスイッチングトランジスタQ1，Q2の共通接続
したエミッタと接地間に抵抗Rbを挿入接続した点であ
る。動作は従来例と全く同等であるが、トランジスタ
Q1，Q2のコレクタ電流Ic1，Ic2によって抵抗Rbの両端に
電圧Vrbが生ずる。今、仮にトランジスタQ3がオフすな
わちトランジスタQ1がオフの時を考える。動作上トラン
ジスタQ2はオンし、コレクタ電流Ic2が流れる。これに
より、抵抗RbにVrb＝Ic2×Rbなる電圧が生じる。トラン
ジスタQ1は抵抗R5が接続されただけに等しい状態であ
り、抵抗R5の両端は同電位と考えられる。すなわち、抵
抗Rbの両端に生じた電圧VrbによってトランジスタQ1の
ベースは負に、エミッタは正になっており、結局、トラ
ンジスタQ1は逆バイアスされることとなり、耐圧はVCEN
となるため、トランジスタQ1の耐圧による選択は従来例
より低いもので可能となる。また、トランジスタQ2につ
いても同様なので、その説明は省略する。更に、トラン
ジスタQ1またはQ2を逆バイアスしているため、オフして
いるトランジスタQ1またはQ2の誤動作も起こらない長所
もある。ここで、抵抗Rbは、電圧Vrbをかせぐに十分な
値で良いから、小さい抵抗値のもので可能である。例え
ば、電圧Vrbに1V出すために、コレクタ電流Icが1Aな
ら、Rb＝１Ωで十分となる。Hereinafter, a specific description will be given with reference to examples. FIG. 1 shows a specific circuit diagram. The difference between FIG. 5 and FIG. 1 of the present invention is that
As shown in the figure, a resistor Rb is inserted and connected between the commonly connected emitters of the switching transistors Q 1 and Q 2 and the ground. The operation is exactly the same as the conventional example, but the transistor
Q 1, Q collector current Ic 1 of 2, Ic 2 by the voltage Vrb generated across the resistor Rb. Now, suppose that the transistor Q 3 is off, that is, the transistor Q 1 is off. Operating on the transistor Q 2 is turned on, the collector current Ic 2 flows. As a result, a voltage Vrb = Ic 2 × Rb is generated in the resistor Rb. The transistor Q 1 is in the same state as the resistor R 5 is connected, and both ends of the resistor R 5 are considered to have the same potential. That is, the base of the transistor Q 1 by the voltage Vrb generated across the resistor Rb is negative, the emitter has become positive, after all, the transistor Q 1 is becomes to be reverse biased, breakdown voltage V CEN
Therefore, the selection by the breakdown voltage of the transistor Q 1 can be made lower than that of the conventional example. Further, since the same applies to the transistor Q 2 , the description thereof will be omitted. Further, since the transistor Q 1 or Q 2 is reverse-biased, there is an advantage that the malfunction of the transistor Q 1 or Q 2 which is off does not occur. Here, the resistor Rb may have a small resistance value because it may have a sufficient value to earn the voltage Vrb. For example, if the collector current Ic is 1A to output 1V to the voltage Vrb, Rb = 1Ω is sufficient.
（実施例２） 第２図は他の実施例の具体回路図を示すものであり、
スイッチング回路１はトランジスタQ5〜Q6、インダクタ
Ｌ等から構成されている。トランジスタQ5，Q6は高速で
スイッチング動作し、トランジスタQ7，Q8は低速でスイ
ッチング動作をし、このトランジスタQ7，Q8のエミッタ
は共通接続して抵抗Rbを介して接地してある。制御回路
２は、トランジスタQ9〜Q14、発振器OSC1，OSC2、イン
バータG3，G4、ノアゲートG5，G6、バルストランスP
T1，PT2、フリップフロップFF1、電圧比較器CMP等から
構成されている。各端子〜を夫々接続するものであ
る。本実施例は、負荷３に低周波の矩形波を供給する回
路であり、特に、負荷３が高圧放電灯（HID）である場
合には、HID固有の音響的共鳴現象を生じることなく、
小型軽量な点灯装置を形成することができるものであ
る。(Embodiment 2) FIG. 2 shows a specific circuit diagram of another embodiment.
The switching circuit 1 is composed of transistors Q 5 to Q 6, the inductor L and the like. The transistors Q 5 and Q 6 perform switching operation at high speed, the transistors Q 7 and Q 8 perform switching operation at low speed, and the emitters of these transistors Q 7 and Q 8 are commonly connected and grounded via the resistor Rb. . The control circuit 2, the transistor Q 9 to Q 14, the oscillator OSC 1, OSC 2, inverters G 3, G 4, NOR gate G 5, G 6, BALS trans P
It is composed of T 1 , PT 2 , flip-flop FF 1 , voltage comparator CMP and the like. The terminals are connected to each other. The present embodiment is a circuit that supplies a low-frequency rectangular wave to the load 3, and particularly when the load 3 is a high-pressure discharge lamp (HID), an acoustic resonance phenomenon peculiar to HID does not occur,
It is possible to form a small and lightweight lighting device.
以下、動作を説明する。尚、第３図は第２図における
高周波側の動作を示す波形で、第４図は第２図における
低周波側の動作を示す波形である。発振器OSC1は第３図
（ａ）に示すように数10kHz程度の高い周波数fHのパル
スを発生し、これを、フリップフロップFF1のセット入
力端Ｓに入力する。この信号によりフリップフロップFF
1の出力端ＱはＨレベルとなり（第３図（ｃ））、イン
バータG3を介して反転されたＬレベルの信号がノアゲー
トG5，G6に夫々入力される。一方、発振器OSC2は、10〜
数100kHzの低い周波数fLで第４図（ａ）に示す50％デュ
ーティサイクルのパルスを発生する。今、発振器OSC2が
Ｌレベルの時を考えると、ノアゲートG6の出力は常にＬ
レベルであり、他方のノアゲートG5はフリップフロップ
FF1の出力端Ｑの状態に応じて、H/Lとなる。フリップフ
ロップFF1の出力端ＱがＨレベルのとき、ノアゲートG5
の出力もＨレベルとなり、トランジスタQ13がオンする
ため、パルストランスPT1に電流が流れ、端子，間
にトランジスタQ5をドライブする電圧が発生する。ま
た、発振器OSC2がＬレベルであるから、トランジスタQ
10はオン、トランジスタQ11はインバータG4を介するた
めオンとするから、端子がＬレベル、端子がＨレベ
ルとなり、結局、トランジスタQ7がオフ、トランジスタ
Q8はオンし、また、トランジスタQ6も当然オフする。こ
の状態でトランジスタQ5がオンオフするため、入力直流
電源VS1、トランジスタQ5、インダクタＬ、負荷３、ト
ランジスタQ8（常にオン）、ダイオードD5によって所謂
降圧チョッパが構成される。トランジスタQ5がオンする
と、トランジスタQ5とトランジスタQ8にはVS1/Lの傾斜
をもつ電流Ic8が流れる。この電流Ic8は抵抗Rbによって
電圧Vrbに変換され、その結果、トランジスタQ7は逆バ
イアスされ、先の実施例と同等、つまり耐圧が上がり、
誤動作防止という効果が得られる。The operation will be described below. Incidentally, FIG. 3 is a waveform showing the operation on the high frequency side in FIG. 2, and FIG. 4 is a waveform showing the operation on the low frequency side in FIG. The oscillator OSC 1 generates a pulse having a high frequency f H of about several tens of kHz as shown in FIG. 3 (a), and inputs this pulse to the set input terminal S of the flip-flop FF 1 . This signal causes the flip-flop FF
The output terminal Q of 1 becomes H level (FIG. 3 (c)), and the L level signals inverted via the inverter G 3 are input to the NOR gates G 5 and G 6 , respectively. On the other hand, the oscillator OSC 2 is 10 ~
A pulse having a 50% duty cycle shown in FIG. 4 (a) is generated at a low frequency f L of several 100 kHz. Now, considering that the oscillator OSC 2 is at L level, the output of NOR gate G 6 is always at L level.
Level and the other NOR gate G 5 is a flip-flop
It becomes H / L according to the state of the output terminal Q of FF 1 . When the output terminal Q of the flip-flop FF 1 is at H level, the NOR gate G 5
Also becomes the H level and the transistor Q 13 is turned on, so that a current flows through the pulse transformer PT 1 and a voltage for driving the transistor Q 5 is generated between the terminals. Also, since the oscillator OSC 2 is at L level, the transistor Q
Since 10 is on and transistor Q 11 is on because it passes through inverter G 4 , the terminal becomes L level, the terminal becomes H level, and eventually transistor Q 7 turns off and transistor Q 7 turns off.
Q 8 turns on, and transistor Q 6 naturally turns off. Since the transistor Q 5 is turned on and off in this state, the input DC power supply V S1 , the transistor Q 5 , the inductor L, the load 3, the transistor Q 8 (always on), and the diode D 5 constitute a so-called step-down chopper. When the transistor Q 5 turns on, a current Ic 8 having a slope of V S1 / L flows through the transistor Q 5 and the transistor Q 8 . This current Ic 8 is converted into a voltage Vrb by the resistor Rb, and as a result, the transistor Q 7 is reverse biased, which is equivalent to the previous embodiment, that is, the withstand voltage is increased,
The effect of preventing malfunction can be obtained.
また、抵抗Rbで検出される電圧Vrbを、比較器CMPで基
準電圧Vrefと比較し、第３図（ｂ）に示すようにVrb＞V
refとなったときに、比較器CMPの出力電圧VcmpをＨレベ
ルとし（第３図（ｃ））、フリップフロップFF1のリセ
ット端子Ｒに印加する。従って、フリップフロップFF1
の出力端ＱはＬレベルとなり、インバータG3とノアゲー
トG5を介するため、トランジスタQ13はオフするので、
端子，間に電圧が出ず、トランジスタQ5はオフす
る。第３図（ｅ）はトランジスタQ7のコレクタ・エミッ
タ間電圧VCE7を示すものである。Further, the voltage Vrb detected by the resistor Rb is compared with the reference voltage Vref by the comparator CMP, and Vrb> V as shown in FIG. 3 (b).
When it becomes ref, the output voltage Vcmp of the comparator CMP is set to H level (FIG. 3 (c)), and it is applied to the reset terminal R of the flip-flop FF 1 . Therefore, flip-flop FF 1
Since the output terminal Q of is at L level and passes through the inverter G 3 and the NOR gate G 5 , the transistor Q 13 is turned off.
Terminal, no voltage out in between, the transistor Q 5 is turned off. FIG. 3 (e) shows the collector-emitter voltage V CE7 of the transistor Q 7 .
次に、発振器OSC2の出力がＨレベルとなると、インバ
ータG4により反転されてその出力はＬレベルとなるた
め、トランジスタQ11はオフとなり、端子からはＨレ
ベルが出力される。また、トランジスタQ12がオンして
端子はＬレベルとなる。また、ノアゲートG5の出力は
Ｌレベルとなる。従って、トランジスタQ7はオン、トラ
ンジスタQ8はオフ、トランジスタQ5はオフとなり、トラ
ンジスタQ6は上記と同様にオンオフ動作をする。そのた
め、入力直流電源VS1、トランジスタQ6、負荷３、イン
ダクタＬ、トランジスタQ7、ダイオードD6によって降圧
チョッパが構成される。このようにして、第４図（ｃ）
に示すように負荷３には、低周波の矩形波電圧VLが印加
される。尚、第４図（ａ）は発振器OSC2の出力波形、同
図（ｂ）は負荷３に流れる電流、同図（ｄ）はトランジ
スタQ8のコレクタ・エミッタ間電圧VCE8、同図（ｅ）は
トランジスタQ7のコレクタ・エミッタ間電圧VCE7を夫々
示すものである。Next, when the output of the oscillator OSC 2 becomes H level, it is inverted by the inverter G 4 and its output becomes L level, so that the transistor Q 11 is turned off and the H level is output from the terminal. Further, the transistor Q 12 is turned on and the terminal becomes L level. The output of NOR gate G 5 has an L level. Therefore, the transistor Q 7 is turned on, the transistor Q 8 is turned off, the transistor Q 5 is turned off, and the transistor Q 6 is turned on and off as described above. Therefore, the input DC power supply V S1 , the transistor Q 6 , the load 3, the inductor L, the transistor Q 7 , and the diode D 6 constitute a step-down chopper. In this way, FIG. 4 (c)
As shown in, a low frequency rectangular wave voltage V L is applied to the load 3. 4 (a) shows the output waveform of the oscillator OSC 2 , FIG. 4 (b) shows the current flowing through the load 3, and FIG. 4 (d) shows the collector-emitter voltage V CE8 of the transistor Q 8 , ) Indicates the collector-emitter voltage V CE7 of the transistor Q 7 , respectively.
本実施例では、先の実施例と同様に低い抵抗値の抵抗
Rbによって、トランジスタQ7，Q8のオフしている方のト
ランジスタが逆バイアスされ、コレクタ・エミッタ間電
圧VCEの耐圧が高くなり、また、誤動作を防止すること
ができるものである。また、トランジスタQ7，Q8がオフ
のとき、トランジスタQ11，Q12によってベース・エミッ
タ間が短絡されるため、先の実施例よりも逆バイアス効
果が高くなるという本案の好適例である。更に、抵抗Rb
はトランジスタ電流を検出し、制御を行なうためにも用
いることができるので、抵抗Rbの効果は更に大きくなる
ものである。In this embodiment, a resistor having a low resistance value is used as in the previous embodiment.
Rb reverse-biases the one of the transistors Q 7 and Q 8 that is off, increases the breakdown voltage of the collector-emitter voltage V CE , and prevents malfunction. Further, when the transistors Q 7 and Q 8 are off, the base-emitter is short-circuited by the transistors Q 11 and Q 12 , which is a preferable example of the present invention in which the reverse bias effect is higher than that in the previous embodiment. Furthermore, the resistance Rb
Can also be used to detect and control the transistor current, so that the effect of the resistor Rb is further enhanced.
［発明の効果］ 本発明は上述のように、２つ以上のスイッチングトラ
ンジスタのエミッタが共通接続して接地され、これらス
イッチングトランジスタのオンオフにより負荷に電源を
供給するスイッチング回路と、このスイッチング回路の
スイッチングトランジスタの内の１つをオンせしめた時
に他のスイッチングトランジスタをオフせしめる制御回
路とを有する電源装置において、各スイッチングトラン
ジスタのベースをベース安定抵抗を介して接地し、各ス
イッチングトランジスタの共通接続されたエミッタよ
り、オンしているスイッチングトランジスタのコレクタ
電流を流して両端に生じた電圧降下によりオフしている
スイッチングトランジスタのベースを逆バイアスする抵
抗を接地するようにしたものであるから、各スイッチン
グトランジスタの共通接続したエミッタから抵抗を接地
することで、スイッチングトランジスタがオフのとき、
他のオンしているスイッチングトランジスタに流れるコ
レクタ電流によって該抵抗に生ずる電圧降下が、オフ側
のスイッチングトランジスタをベース安定抵抗を介して
逆バイアスにするため、該スイッチングトランジスタの
コレクタ・エミッタ間耐圧が上昇する効果を奏し、ま
た、該スイッチングトランジスタは逆バイアスされてい
るので、誤動作もしないという効果を奏するものであ
る。[Advantages of the Invention] As described above, the present invention provides a switching circuit for supplying power to a load by turning on / off these switching transistors, the emitters of two or more switching transistors being commonly connected, and a switching circuit for the switching circuit. In a power supply device having a control circuit for turning off one of the transistors when turning on another switching transistor, the base of each switching transistor is grounded through a base stabilizing resistor, and the switching transistors are commonly connected. Since the collector current of the switching transistor that is turned on is made to flow from the emitter and the base of the switching transistor that is turned off is reversely biased by the voltage drop across both ends, the resistance of each switching transistor is grounded. By grounding the resistor from the commonly connected emitters of transistors, when the switching transistor is off,
The voltage drop that occurs in the resistor due to the collector current flowing in the other switching transistor that is turned on causes the switching transistor on the off side to reverse bias through the base stabilization resistor, so the collector-emitter breakdown voltage of the switching transistor increases. In addition, since the switching transistor is reverse-biased, it does not malfunction.
第１図は本発明の一実施例の具体回路図、第２図は同上
の他の実施例の具体回路図、第３図及び第４図は同上の
動作説明図、第５図は従来例の具体回路図、第６図は同
上の動作説明図である。 １はスイッチング回路、２は制御回路、３は負荷、Q1，
Q2はスイッチングトランジスタ、R5，R6はベース安定抵
抗、Rbは抵抗である。FIG. 1 is a detailed circuit diagram of an embodiment of the present invention, FIG. 2 is a detailed circuit diagram of another embodiment of the above, FIGS. 3 and 4 are operation explanatory diagrams of the same, and FIG. 5 is a conventional example. FIG. 6 is a specific circuit diagram of the above, and FIG. 1 is a switching circuit, 2 is a control circuit, 3 is a load, Q 1 ,
Q 2 is a switching transistor, R 5 and R 6 are base stabilizing resistors, and Rb is a resistor.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩見 務 大阪府門真市大字門真1048番地 松下電工 株式会社内 (56)参考文献 特開 昭60−66667（ＪＰ，Ａ) 特開 昭59−2569（ＪＰ，Ａ) 特開 昭60−170466（ＪＰ，Ａ) 特開 昭55−34808（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tsutomu Shiomi 1048 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd. (56) References JP-A-60-66667 (JP, A) JP-A-59-2569 ( JP, A) JP 60-170466 (JP, A) JP 55-34808 (JP, A)
Claims (3)
ミッタが共通接続して接地され、これらスイッチングト
ランジスタのオンオフにより負荷に電源を供給するスイ
ッチング回路と、このスイッチング回路のスイッチング
トランジスタの内の１つをオンせしめた時に他のスイッ
チングトランジスタをオフせしめる制御回路とを有する
電源装置において、各スイッチングトランジスタのベー
スをベース安定抵抗を介して接地し、各スイッチングト
ランジスタの共通接続されたエミッタより、オンしてい
るスイッチングトランジスタのコレクタ電流を流して両
端に生じた電圧降下によりオフしているスイッチングト
ランジスタのベースを逆バイアスする抵抗を接地して成
ることを特徴とする電源装置。1. A switching circuit for supplying power to a load by turning on / off these switching transistors, and one of the switching transistors of the switching circuit is turned on. In a power supply device having a control circuit for turning off other switching transistors when turned on, the base of each switching transistor is grounded through a base stabilizing resistor, and the switching is turned on by a commonly connected emitter of each switching transistor. A power supply device characterized in that a resistor for reverse-biasing a base of a switching transistor, which is turned off due to a voltage drop across the transistor flowing a collector current of the transistor, is grounded.
めに、該スイッチングトランジスタのベースと上記抵抗
を介して接続されているエミッタとを別に設けたトラン
ジスタなどのスイッチ手段で短絡するようにしたことを
特徴とする特許請求の範囲第１項記載の電源装置。2. A switch means such as a transistor provided separately between the base of the switching transistor and the emitter connected through the resistor to short-circuit the switching transistor. The power supply device according to claim 1.
コレクタ電流を上記抵抗により検出し、この検出した信
号により該スイッチングトランジスタをオフ制御するよ
うにしたことを特徴とする特許請求の範囲第１項記載の
電源装置。3. A collector current of a switching transistor which is turned on is detected by the resistance, and the switching transistor is off-controlled by the detected signal. Power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204466A JPH0834699B2 (en) | 1986-08-29 | 1986-08-29 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204466A JPH0834699B2 (en) | 1986-08-29 | 1986-08-29 | Power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6359775A JPS6359775A (en) | 1988-03-15 |
| JPH0834699B2 true JPH0834699B2 (en) | 1996-03-29 |
Family
ID=16490999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61204466A Expired - Lifetime JPH0834699B2 (en) | 1986-08-29 | 1986-08-29 | Power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834699B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980574A (en) * | 1990-01-23 | 1990-12-25 | Photocomm, Inc. | Solar irrigation D.C. to A.C. power system supplying A.C. voltage at a precise power frequency |
| JP4592040B2 (en) * | 1999-11-11 | 2010-12-01 | キヤノン株式会社 | Power supply device for image forming apparatus, image forming apparatus using the same, and fixing device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4456950A (en) * | 1982-06-10 | 1984-06-26 | Hewlett-Packard Company | Current spike protection circuit for switch-mode power supplies |
| DE3377441D1 (en) * | 1983-09-15 | 1988-08-25 | Ibm Deutschland | Switching power supply with overcurrent protection |
-
1986
- 1986-08-29 JP JP61204466A patent/JPH0834699B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6359775A (en) | 1988-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992702A (en) | Inverter capable of controlling operating frequency | |
| US7449841B2 (en) | Charge limited high voltage switch circuits | |
| JPH0435989B2 (en) | ||
| JPH0834699B2 (en) | Power supply | |
| JP3259391B2 (en) | Inverter device | |
| JP2672692B2 (en) | EL lighting circuit | |
| JP3285161B2 (en) | Inverter device | |
| JPH0740720B2 (en) | Switching power supply for multi-scan television receiver | |
| JP2688411B2 (en) | Inverter device | |
| JPH0739351Y2 (en) | Inverter oscillator | |
| JPH0713435Y2 (en) | Inverter device | |
| JPH08149851A (en) | Piezoelectric transformer driver | |
| KR920000361B1 (en) | High efficiency driver circuit for ringing converter | |
| JP2573241B2 (en) | Discharge lamp lighting device | |
| JP3235245B2 (en) | Inverter device | |
| JP3378509B2 (en) | Power supply | |
| KR910007048Y1 (en) | Base driving circuit of main switching tr | |
| JPS60118069A (en) | Inverter circuit | |
| JP2894343B1 (en) | Switching power supply | |
| JP2677368B2 (en) | Inverter device | |
| JP3121373B2 (en) | Discharge lamp lighting device | |
| JP2617499B2 (en) | Discharge lamp lighting device | |
| JP3394825B2 (en) | Power supply | |
| JP3319882B2 (en) | Discharge lamp lighting device | |
| JPS6361870B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |