JPH08340004A - Wiring forming method - Google Patents
Wiring forming methodInfo
- Publication number
- JPH08340004A JPH08340004A JP14357295A JP14357295A JPH08340004A JP H08340004 A JPH08340004 A JP H08340004A JP 14357295 A JP14357295 A JP 14357295A JP 14357295 A JP14357295 A JP 14357295A JP H08340004 A JPH08340004 A JP H08340004A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- metal silicide
- gas
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置のゲート電極
や内部配線等に用いる配線形成方法に関し、さらに詳し
くは、エッチング選択比が高く、加工形状に優れた微細
幅の高融点金属シリサイドまたは高融点金属ポリサイド
からなる配線形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming method used for a gate electrode, an internal wiring or the like of a semiconductor device, and more specifically, a fine width refractory metal silicide having a high etching selection ratio and excellent processing shape The present invention relates to a method of forming a wiring made of a melting point metal polycide.
【０００２】[0002]
【従来の技術】ＬＳＩ等の半導体装置のゲート電極およ
びゲート電極から延在する配線材料としては、従来より
多結晶シリコンが汎用されてきた。近年、半導体装置の
デザインルールがハーフミクロンからクォータミクロン
のレベルへと微細化されつつあり、かつ高集積メモリ装
置等、デバイスの高速化への要求が高まるにつれ、多結
晶シリコンより約１桁小さい抵抗値を持つ、高融点金属
シリサイドが用いられるようになりつつある。高融点金
属シリサイドを用いてゲート電極・配線を形成する場合
には、高融点金属シリサイド層単独で用いられる場合も
あるが、デバイス特性や信頼性に影響を与え易いゲート
絶縁膜との界面特性を考慮して、まずゲート絶縁膜上に
従来より実績のある不純物含有多結晶シリコン（ＤＯＰ
ＯＳ； Ｄｏｐｅｄ Ｐｏｌｙｓｉｌｉｃｏｎ）層を形
成し、この上部に高融点金属シリサイド層を積層する場
合が多い。かかる積層構造はポリサイドと総称される。
高融点金属シリサイドとしてはタングステンシリサイド
（ＷＳｉx ）が一般的であり、このＷＳｉx を有するポ
リサイドを特にタングステンポリサイド（Ｗポリサイ
ド）と称する。2. Description of the Related Art Polycrystalline silicon has been widely used as a gate electrode of a semiconductor device such as an LSI and a wiring material extending from the gate electrode. In recent years, the design rules of semiconductor devices have been miniaturized from the level of half micron to quarter micron, and as the demand for high-speed devices such as highly integrated memory devices has increased, the resistance is about an order of magnitude smaller than that of polycrystalline silicon. Refractory metal silicides, which have value, are being used. When the gate electrode / wiring is formed by using the refractory metal silicide, the refractory metal silicide layer may be used alone, but the interface characteristics with the gate insulating film, which easily affects the device characteristics and reliability, may be used. Considering this, first of all, the impurity-containing polycrystalline silicon (DOP
In many cases, an OS (Doped Polysilicon) layer is formed and a refractory metal silicide layer is stacked on the upper layer. Such a laminated structure is collectively called polycide.
Tungsten silicide as a refractory metal silicide (WSi x) is common, referred to in particular tungsten polycide polycide having the WSi x (W polycide).
【０００３】高融点金属シリサイド層やポリサイド層を
プラズマエッチングしてゲート電極・配線を形成するプ
ロセスにおいては、Ｃｌ系ガスやＢｒ系ガス等、Ｆ系ガ
ス以外のハロゲン系ガスを採用し、高選択比の異方性加
工を施すことが一般的となりつつある。Ｆ系ガスを採用
する場合には、反応性の高いＦ* （Ｆラジカル）による
サイドエッチングを防止するために、ＣＦ系ポリマ等に
よる側壁保護膜を厚く堆積する必要があり、寸法変換差
やパーティクル汚染の問題を発生し、また下地ゲート酸
化膜とのエッチング選択比が好ましくないためである。In the process of plasma etching a refractory metal silicide layer or polycide layer to form a gate electrode / wiring, halogen-based gas other than F-based gas, such as Cl-based gas or Br-based gas, is adopted to achieve high selection. It is becoming more common to perform anisotropic processing of the ratio. When an F-based gas is used, it is necessary to deposit a thick side wall protective film of CF-based polymer or the like in order to prevent side etching due to highly reactive F * (F radicals). This is because the problem of contamination occurs and the etching selectivity with the underlying gate oxide film is not preferable.
【０００４】またゲート電極構造そのものも多様化して
おり、デザインルールの微細化とともに、セルフアライ
ンコンタクト（ＳＡＣ； Ｓｅｌｆ Ａｌｉｇｎｅｄ
Ｃｏｎｔａｃｔ）構造用のゲート電極形成方法が必要と
されている。セルフアラインコンタクトは、ゲート電極
の側面にエッチバック技術により残置形成した絶縁性の
サイドウォールを利用して、不純物拡散層との接続孔を
自己整合的に形成する方法であり、例えば特開平６−５
８１４号公報にその一例が開示されている。実際には、
ゲート電極上に酸化シリコン系材料層等によるオフセッ
ト酸化膜を形成しておくことにより、接続孔の形状を制
御することがおこなわれる。この場合には通常オフセッ
ト酸化膜をパターニング後、このオフセット酸化膜をマ
スクにして下層の高融点金属ポリサイド層等のゲート電
極をパターニングすることが行われる。In addition, the gate electrode structure itself is diversified, and with the miniaturization of design rules, self-aligned contact (SAC; Self Aligned).
A method for forming a gate electrode for a contact structure is needed. The self-aligned contact is a method of forming a connection hole with an impurity diffusion layer in a self-aligned manner by using an insulating sidewall left on the side surface of a gate electrode by an etch-back technique. 5
An example is disclosed in Japanese Patent Publication No. 814. actually,
By forming an offset oxide film of a silicon oxide material layer or the like on the gate electrode, the shape of the connection hole can be controlled. In this case, usually, after patterning the offset oxide film, the gate electrode such as the refractory metal polycide layer below is patterned using the offset oxide film as a mask.
【０００５】オフセット酸化膜に限らず、ＳｉＯ2 等酸
化シリコン系材料層をエッチングマスクとしたゲート電
極加工の特徴として、レジストマスクを用いたゲート電
極加工の場合と比較すると、ゲート酸化膜等のエッチン
グレートが小さくなることが挙げられる。すなわち、レ
ジストマスクを用いた場合には、エッチング中にこのレ
ジストマスクからカーボン成分が供給され、この炭素原
子がゲート酸化膜を構成するＳｉＯ2 から、 Ｃ ＋ Ｏ → ＣＯ（またはＣＯ2 ） の形で酸素を引き抜き、ＳｉＯ2 のエッチングレートを
向上させる。しかしながら、酸化シリコン系材料層パタ
ーンがエッチングマスクの場合には、このマスクから炭
素成分の供給は起こらないので、ＳｉＯ2 のエッチング
レートはレジストマスクを用いた場合の約１／２程度に
減少する。Not only the offset oxide film, but the feature of the gate electrode processing using the silicon oxide type material layer such as SiO 2 as an etching mask is that the etching of the gate oxide film is compared with the case of the gate electrode processing using the resist mask. It can be mentioned that the rate becomes smaller. That is, in the case of using a resist mask, the carbon component is supplied from the resist mask during etching, the shape of the SiO 2 to the carbon atom constituting the gate oxide film, C + O → CO (or CO 2) Oxygen is drawn out to improve the SiO 2 etching rate. However, when the silicon oxide-based material layer pattern is an etching mask, the carbon component is not supplied from this mask, so the etching rate of SiO 2 is reduced to about half that in the case of using a resist mask.
【０００６】酸化シリコン系材料層パターンをエッチン
グマスクとして用いた場合のＳｉＯ2 のエッチングレー
トの低下は、ゲート電極の下地材料層であるゲート酸化
膜とのエッチング選択比向上には有利に働く反面、ゲー
ト電極材料である高融点金属シリサイド層あるいは高融
点金属ポリサイド層表面に不可避的に形成される酸化膜
の除去（ブレークスルー）ステップが著しく困難となる
デメリットをもたらす。この問題を図４および図５を参
照して説明する。The decrease in the etching rate of SiO 2 when the silicon oxide type material layer pattern is used as an etching mask is advantageous for improving the etching selection ratio with respect to the gate oxide film which is the base material layer of the gate electrode. This has the disadvantage that the step of removing (breakthrough) the oxide film unavoidably formed on the surface of the refractory metal silicide layer or the refractory metal polycide layer, which is the gate electrode material, becomes extremely difficult. This problem will be described with reference to FIGS. 4 and 5.
【０００７】同図は酸化シリコン系材料層パターンをマ
スクとして、高融点金属ポリサイド層をプラズマエッチ
ングする場合の問題点を説明する図である。まず図４
（ａ）に示すように、シリコン等の半導体基板１上に熱
酸化によりゲート酸化膜２を形成し、続けてＣＶＤによ
り不純物を含有する多結晶シリコン層３、ＷＳｉx から
なる高融点金属シリサイド層４、酸化シリコン系材料層
５を順次形成する。つぎにレジストマスク６を用いて酸
化シリコン系材料層５をパターニングして酸化シリコン
系材料層パターン５ａを形成する。酸化シリコン系材料
層５のパターニングに際しては、Ｆ系ガスを用いて高イ
オンエネルギのエッチング条件を採用する必要があり、
このためレジストマスク６の表面が変質硬化するととも
に、酸化シリコン系材料層パターン５ａ側面には強固な
ＣＦ系ポリマによる炭素系側壁保護膜７が付着形成され
る。この炭素系側壁保護膜７は、エッチングガスやレジ
ストマスクの解離生成物と、被エッチング層である酸化
シリコン系材料層５が高エネルギの入射イオンによりス
パッタリングされた反応生成物との混合物と考えられ
る。この状態を図４（ｂ）に示す。FIG. 1 is a diagram for explaining the problems in plasma etching the refractory metal polycide layer using the silicon oxide type material layer pattern as a mask. First, FIG.
As shown in (a), a gate oxide film 2 is formed on a semiconductor substrate 1 of silicon or the like by thermal oxidation, and then a polycrystalline silicon layer 3 containing impurities by CVD and a refractory metal silicide layer made of WSi x. 4. A silicon oxide material layer 5 is sequentially formed. Next, the silicon oxide based material layer 5 is patterned using the resist mask 6 to form a silicon oxide based material layer pattern 5a. At the time of patterning the silicon oxide based material layer 5, it is necessary to adopt an etching condition of high ion energy using F based gas,
Therefore, the surface of the resist mask 6 is deteriorated and hardened, and the carbon-based side wall protective film 7 made of a strong CF-based polymer is adhered and formed on the side surface of the silicon oxide-based material layer pattern 5a. The carbon-based side wall protective film 7 is considered to be a mixture of an etching gas or a dissociation product of the resist mask and a reaction product obtained by sputtering the silicon oxide-based material layer 5 as the etching target layer by high-energy incident ions. . This state is shown in FIG.
【０００８】つぎにレジストマスク６と炭素系側壁保護
膜７とをともにアッシング除去する。アッシングガスと
しては、変質硬化レジストやＳｉを含む強固な側壁保護
膜を除去するために、Ｏ2 にＣＦ4 等のＦ系ガスを加え
た混合ガスの採用が一般的である。特に、デザインルー
ルの微細化にともなって、エキシマレーザリソグラフィ
用の化学増幅型レジスト等、耐エッチング性の低いレジ
ストマスクを採用して酸化シリコン系材料層５をパター
ニングする場合には、ＣＯガス等を添加して炭素系側壁
保護膜７の膜質を強化することが行われる。強化の機構
は、ＣＯの添加によりプラズマ中のＦ* をＣＯＦの形で
捕捉してチャンバ外へ排気し、ＣＦ系ポリマ中のＦ成分
を低減し、Ｃリッチなポリマを堆積するものとされてい
る。かかる強固な変質硬化レジストや側壁保護膜ををア
ッシングするためにもＯ2 ／Ｆ系ガスからなる混合ガス
の採用は必須である。Next, the resist mask 6 and the carbon-based side wall protective film 7 are both removed by ashing. As the ashing gas, it is general to employ a mixed gas in which an F-based gas such as CF 4 is added to O 2 in order to remove the hardened side wall protective film containing the alteration hardening resist and Si. In particular, when the silicon oxide-based material layer 5 is patterned by using a resist mask having low etching resistance, such as a chemically amplified resist for excimer laser lithography, along with the miniaturization of design rules, CO gas or the like is used. Addition is performed to enhance the film quality of the carbon-based side wall protective film 7. The strengthening mechanism is supposed to capture F * in the plasma in the form of COF by adding CO and exhaust it to the outside of the chamber to reduce the F component in the CF-based polymer and deposit a C-rich polymer. There is. In order to ash such a strong alteration hardening resist and the side wall protective film, it is essential to employ a mixed gas of O 2 / F type gas.
【０００９】しかしながら、Ｏ2 ／Ｆ系ガスからなる混
合ガスを採用したアッシングによって、図４（ｃ）に示
すように酸化シリコン系材料層５パターニング後に露出
した高融点金属シリサイド層４表面に比較的厚い酸化層
８の形成が促進され、以下の高融点金属ポリサイド層の
パターニングに影響を与えることが判明した。これは、
ＷＳｉx からなる高融点金属シリサイド層表面がＦを含
む酸素プラズマに曝されることにより、表面近傍のＷ原
子が蒸気圧の大きいＷＯx Ｆy を形成して選択的に除去
され、残ったＳｉ原子が容易にＳｉ−Ｏ結合を形成する
ためと考えられる。このようにして形成された酸化層８
は、ＸＰＳ分析では１０ｎｍ以上の厚さを有し、いわゆ
る自然酸化膜よりも厚い。However, as shown in FIG. 4C, the surface of the refractory metal silicide layer 4 exposed after the patterning of the silicon oxide based material layer 5 is relatively removed by ashing using a mixed gas of O 2 / F based gas. It has been found that the formation of the thick oxide layer 8 is promoted, which affects the patterning of the refractory metal polycide layer described below. this is,
When the surface of the refractory metal silicide layer made of WSi x is exposed to oxygen plasma containing F, W atoms in the vicinity of the surface form WO x F y having a large vapor pressure and are selectively removed. It is considered that the atoms easily form a Si-O bond. Oxide layer 8 thus formed
Has a thickness of 10 nm or more in XPS analysis and is thicker than a so-called natural oxide film.
【００１０】かかる厚い酸化層をブレークスルーする場
合には、レジストマスクとは異なり無機系マスクである
酸化シリコン系材料層パターン５ａからの炭素成分の供
給は存在しないので、ＳｉＯ2 を主成分とする酸化層８
のエッチングレートは非常に小さくなる。したがって、
酸化層８のブレークスルーが完了するまでには、通常の
自然酸化膜をブレークスルーする場合の倍以上、例えば
１０秒以上の時間を要する。さらに入射イオンがエッチ
ングマスクである酸化シリコン系材料層パターン５ａ近
傍で散乱し、酸化シリコン系材料層パターン５ａ側面直
下でエッチングが先行して図５（ｄ）に示すような異常
ブレークスルー部分１１が発生し、極端な場合にはゲー
ト酸化膜２の１部が露出したり除去される場合がある。
このため、高融点金属ポリサイド層のパターニングが終
了する時点では、図５（ｅ）に示すように下地の半導体
基板１の１部にダメージ部分１２が入る場合もあった。In the case of breaking through such a thick oxide layer, unlike the resist mask, there is no supply of carbon component from the silicon oxide based material layer pattern 5a which is an inorganic type mask, so that the main component is SiO 2. Oxide layer 8
The etching rate is very small. Therefore,
Completion of the breakthrough of the oxide layer 8 requires a time more than twice that in the case of breaking through a normal natural oxide film, for example, 10 seconds or more. Further, the incident ions are scattered in the vicinity of the silicon oxide based material layer pattern 5a which is an etching mask, and the etching precedes immediately below the side surface of the silicon oxide based material layer pattern 5a, and an abnormal breakthrough portion 11 as shown in FIG. In some extreme cases, a part of the gate oxide film 2 may be exposed or removed.
Therefore, at the time when the patterning of the refractory metal polycide layer is completed, the damaged portion 12 may be included in a part of the underlying semiconductor substrate 1 as shown in FIG.
【００１１】[0011]
【発明が解決しようとする課題】本発明は上述した従来
の配線形成方法に付随する問題点を解決することを目的
とする。すなわち本発明の課題は、高融点金属シリサイ
ド層上に形成された酸化シリコン系材料層パターンをエ
ッチングマスクとするとともに、フッ素系化学種以外の
ハロゲン系化学種を発生しうるガスと、酸素系化学種を
発生しうるガスを含む混合ガスにより高融点金属シリサ
イド層をパターニングするにあたり、高融点金属シリサ
イド層表面の酸化層のブレークスルーステップにともな
う形状異常やダメージ部分の発生のない配線形成方法を
提供することである。SUMMARY OF THE INVENTION It is an object of the present invention to solve the problems associated with the conventional wiring forming method described above. That is, an object of the present invention is to use a silicon oxide-based material layer pattern formed on a refractory metal silicide layer as an etching mask, and to generate a halogen-based chemical species other than a fluorine-based chemical species and an oxygen-based chemical species. When patterning a refractory metal silicide layer with a mixed gas containing a gas that can generate seeds, we provide a wiring formation method that does not cause shape abnormalities or damaged parts due to the breakthrough step of the oxide layer on the surface of the refractory metal silicide layer. It is to be.
【００１２】[0012]
【課題を解決するための手段】本発明の配線形成方法
は、上述の課題を解決するために提案するもである。す
なわち、第１の発明（請求項１）においては、高融点金
属シリサイド層上に、レジストマスクを用いて酸化シリ
コン層パターンを選択的に形成する工程、このレジスト
マスクをアッシング除去する工程、この酸化シリコン層
パターンをエッチングマスクとするとともに、高融点金
属シリサイド層を、フッ素系化学種以外のハロゲン系化
学種を発生しうるガスと、酸素系化学種を発生しうるガ
スを含む混合ガスを用いてプラズマエッチングする工程
を有する配線形成方法であって、この混合ガスを用いた
プラズマエッチング工程に先立ち、少なくとも高融点金
属シリサイド層上、より厳密には高融点金属シリサイド
層上に形成された酸化層上にに炭素系ポリマ層を堆積す
る工程をさらに有し、この後高融点金属シリサイド層を
先の混合ガスを用いてプラズマエッチングする工程を施
すことを特徴とするものである。The wiring forming method of the present invention is proposed to solve the above-mentioned problems. That is, in the first invention (Claim 1), a step of selectively forming a silicon oxide layer pattern on the refractory metal silicide layer using a resist mask, a step of ashing and removing the resist mask, While using the silicon layer pattern as an etching mask, the refractory metal silicide layer is formed by using a mixed gas containing a gas capable of generating a halogen-based chemical species other than a fluorine-based chemical species and a gas capable of generating an oxygen-based chemical species. A wiring forming method having a plasma etching step, wherein at least a refractory metal silicide layer, more strictly, an oxide layer formed on the refractory metal silicide layer is formed before the plasma etching step using the mixed gas. The method further comprises the step of depositing a carbon-based polymer layer on the first layer, and then the refractory metal silicide layer is mixed with the above mixed gas. It is characterized in applying the process of plasma etching are.
【００１３】このとき好ましい態様としては、被エッチ
ング層として高融点金属シリサイド層の下面に接して多
結晶シリコン層を有し、高融点金属シリサイド層と多結
晶シリコン層により高融点金属ポリサイド層が形成さ
れ、高融点金属シリサイド層と前記多結晶シリコンと
を、同一組成の混合ガスにより連続的にプラズマエッチ
ングする場合にも好適に適用することができる。At this time, as a preferred embodiment, a polycrystal silicon layer is formed as a layer to be etched in contact with the lower surface of the refractory metal silicide layer, and the refractory metal silicide layer and the polycrystal silicon layer form a refractory metal polycide layer. Therefore, the high melting point metal silicide layer and the polycrystalline silicon can also be suitably applied to the case of continuously performing plasma etching with a mixed gas of the same composition.
【００１４】炭素系ポリマ層としては、炭素系ガスの放
電解離によるプラズマ重合ポリマであることが望まし
い。またこのときの炭素系ガスは、ＣＦ系ガス、ＣＨＦ
系ガスおよびＣＨ系ガスのうちの少なくとも１種である
ことが望ましい。また炭素系ポリマ層の堆積厚さは特に
限定しないが、後述の作用の項で述べるように酸化層８
のブレークスルー時にのみ炭素成分を供給しうる厚さで
あれば良いので、例えば数ｎｍから数十ｎｍ程度あれば
よい。炭素系ポリマ層の堆積方法としては、アッシング
後の同一のアッシング装置内でＣＦ系ガス等のプラズマ
放電を施せばよい。もちろん他のプラズマ装置を用いて
もよいし、高融点金属シリサイド層のプラズマエッチン
グを施すプラズマエッチング装置内でＣＨＦ系ガス等の
プラズマ予備放電により堆積してもよい。The carbon-based polymer layer is preferably a plasma-polymerized polymer obtained by discharge dissociation of carbon-based gas. The carbon-based gas at this time is CF-based gas, CHF
It is desirable that the gas is at least one of a system gas and a CH system gas. Further, the deposition thickness of the carbon-based polymer layer is not particularly limited, but as described in the section of the action described later, the oxide layer 8 is formed.
Since the thickness may be such that the carbon component can be supplied only during the breakthrough, the thickness may be, for example, several nm to several tens nm. As a method of depositing the carbon-based polymer layer, plasma discharge of CF-based gas or the like may be performed in the same ashing device after ashing. Of course, another plasma device may be used, or the plasma may be deposited by plasma preliminary discharge of CHF-based gas or the like in a plasma etching device that performs plasma etching of the refractory metal silicide layer.
【００１５】つぎに第２の発明（請求項６）において
は、高融点金属シリサイド層上に、レジストマスクを用
いて酸化シリコン層パターンを選択的に形成する工程、
このレジストマスクをアッシング除去する工程、この酸
化シリコン層パターンをエッチングマスクとするととも
に、高融点金属シリサイド層を、フッ素系化学種以外の
ハロゲン系化学種を発生しうるガスと、酸素系化学種を
発生しうるガスを含む混合ガスを用いてプラズマエッチ
ングする工程を有する配線形成方法であって、混合ガス
を用いたプラズマエッチング工程に先立ち、この混合ガ
スに炭素系化学種を発生しうるガスを添加し、少なくと
も高融点金属シリサイド層の層厚方向の１部をプラズマ
エッチング除去する工程をさらに有し、この後高融点金
属シリサイド層の層厚方向の残部を先の混合ガスを用い
てプラズマエッチングする工程を施すことを特徴とする
ものである。Next, in the second invention (claim 6), a step of selectively forming a silicon oxide layer pattern on the refractory metal silicide layer by using a resist mask,
A step of ashing and removing this resist mask, while using this silicon oxide layer pattern as an etching mask, the refractory metal silicide layer is treated with a gas capable of generating a halogen-based chemical species other than a fluorine-based chemical species and an oxygen-based chemical species. A wiring forming method having a step of performing plasma etching using a mixed gas containing a gas that can be generated, wherein a gas capable of generating a carbon-based chemical species is added to the mixed gas before the plasma etching step using the mixed gas. Then, the method further includes the step of plasma-removing at least a part of the refractory metal silicide layer in the layer thickness direction, and thereafter, the remaining part of the refractory metal silicide layer in the layer thickness direction is plasma-etched using the mixed gas. It is characterized by performing steps.
【００１６】このとき好ましい態様として、被エッチン
グ層として高融点金属シリサイド層の下面に接して多結
晶シリコン層を有し、前記高融点金属シリサイド層と前
記多結晶シリコン層により高融点金属ポリサイド層が形
成され、高融点金属シリサイド層の層厚方向の残部と多
結晶シリコンとを、同一組成の混合ガスにより連続的に
プラズマエッチングする場合にも好適に適用することが
できる。At this time, as a preferred embodiment, a polycrystal silicon layer is provided as a layer to be etched in contact with the lower surface of the refractory metal silicide layer, and the refractory metal silicide layer and the polycrystal silicon layer form a refractory metal polycide layer. It can also be suitably applied to the case where the remaining portion of the refractory metal silicide layer formed in the layer thickness direction and the polycrystalline silicon are continuously plasma-etched with a mixed gas of the same composition.
【００１７】いずれの発明においても、混合ガス中の酸
素系化学種を発生しうるの混合比は、５％以上２０％以
下であることが望ましい。In any of the inventions, the mixing ratio of the oxygen-containing chemical species in the mixed gas is preferably 5% or more and 20% or less.
【００１８】本発明で用いるフッ素系化学種以外のハロ
ゲン系化学種とは、塩素、臭素および沃素系化学種を表
すものである。The halogen chemical species other than the fluorine chemical species used in the present invention means chlorine, bromine and iodine chemical species.
【００１９】[0019]
【作用】レジストマスクおよび炭素系側壁保護膜の除去
のためのアッシング工程にともなって高融点金属シリサ
イド層上に形成される酸化層は、前述したように１０ｎ
ｍ以上と厚いものであり、通常のメインエッチング条件
をブレークスルーステップに援用した場合には高融点金
属ポリサイド層や下地層に形状異常が発生する。したが
って、ブレークスルーステップでは酸化層のエッチング
レートを高めたエッチング条件を採用することが解決策
となる。現在高融点金属シリサイド層のパターニングに
用いられているＣｌ2 ／Ｏ2 混合ガスによるプラズマエ
ッチングにおいて酸化層のエッチングレートを高めるに
は、（１）入射イオンエネルギを高めるか、（２）Ｏ2
の混合比を小とする、のいずれかの方法が有効である。
しかしながら、（１）の方法では入射イオンの散乱効果
が強くなり前述した異常ブレークスルー部分や下地層の
ダメージ部分の形成が助長される。また（２）の方法に
よれば、反応生成物として蒸気圧の小さいＷＣｌx の生
成が蒸気圧の大きいＷＯx Ｃｌy の生成に卓越し、ＷＣ
ｌx 系の過剰堆積により高融点金属シリサイド層パター
ンがテーパ形状化し、寸法変換差が生じる。The oxide layer formed on the refractory metal silicide layer during the ashing process for removing the resist mask and the carbon-based side wall protective film has a thickness of 10 n as described above.
When the normal main etching conditions are applied to the breakthrough step, the refractory metal polycide layer and the underlying layer are abnormal in shape when applied to the breakthrough step. Therefore, in the breakthrough step, the solution is to adopt etching conditions that increase the etching rate of the oxide layer. In order to increase the etching rate of an oxide layer in plasma etching using a Cl 2 / O 2 mixed gas which is currently used for patterning a refractory metal silicide layer, (1) increase incident ion energy or (2) O 2
Either method of reducing the mixing ratio of is effective.
However, in the method (1), the scattering effect of the incident ions becomes strong, and the formation of the abnormal breakthrough portion and the damaged portion of the underlayer described above is promoted. According to the method (2), the production of WCl x having a low vapor pressure as a reaction product is superior to the production of WO x Cl y having a high vapor pressure,
The refractory metal silicide layer pattern is tapered due to the excess deposition of l x system, and a dimensional conversion difference occurs.
【００２０】そこで本発明は、高融点金属シリサイド層
表面の酸化層のブレークスルーステップ時にのみ炭素成
分を供給し、酸化層を構成するＳｉＯ2 から Ｃ ＋ Ｏ → ＣＯ （またはＣＯ2 ） の形で酸素を引き抜き、酸化層のエッチングレートを高
める方法を採用する。この方法により、無機系材料マス
クを用いながらも酸化層のブレークスルーを容易に施す
ことが可能となる。Therefore, according to the present invention, the carbon component is supplied only during the breakthrough step of the oxide layer on the surface of the refractory metal silicide layer, and SiO 2 forming the oxide layer is converted into C + O → CO (or CO 2 ) form. A method of extracting oxygen and increasing the etching rate of the oxide layer is adopted. This method makes it possible to easily break through the oxide layer while using the inorganic material mask.
【００２１】かかる技術的思想を実現するため第１の発
明においては、炭素成分の供給を高融点金属シリサイド
層上に炭素系ポリマ層を予め堆積しておくことにより、
ブレークスルーステップ時にのみ炭素成分を供給するこ
とを可能にしている。炭素系ポリマ層はブレークスルー
ステップ時には少なくとも存在し、下地のゲート酸化膜
等が露出する時点ではエッチオフされているので、ゲー
ト酸化膜とのエッチング選択比が低下する虞れはない。In order to realize such a technical idea, in the first invention, the carbon component is supplied by previously depositing a carbon-based polymer layer on the refractory metal silicide layer,
It makes it possible to supply the carbon component only during the breakthrough step. Since the carbon-based polymer layer exists at least during the breakthrough step and is etched off when the underlying gate oxide film and the like are exposed, there is no fear that the etching selection ratio with respect to the gate oxide film will decrease.
【００２２】また第２の発明においては、炭素成分の供
給を別途炭素系化学種を発生しうるガスをブレークスル
ーステップ時に添加することにより可能としている。こ
の場合にも高融点金属シリサイド層のメインエッチング
時には炭素系化学種を発生しうるガスを遮断するので、
エッチングマスクや下地ゲート酸化膜のエッチン選択比
が低下することはない。In the second invention, the carbon component can be supplied by separately adding a gas capable of generating a carbon-based chemical species at the breakthrough step. In this case as well, the main etching of the refractory metal silicide layer blocks the gas that may generate carbon-based chemical species,
The etch selectivity of the etching mask and underlying gate oxide film does not decrease.
【００２３】いずれの発明においても、ブレークスルー
ステップにおいて入射イオンエネルギを高めたり、Ｏ2
の混合比を下げる必要がなくなるので、高融点金属シリ
サイド層パターンに過度なテーパや寸法変換差が発生し
たり、ゲート酸化膜や半導体基板にダメージ部分が発生
することがない。Ｏ2 の混合比、すなわち混合ガス中に
おける酸素系化学種を発生しうるガスの混合比は、５％
未満では高融点金属シリサイド層パターンがテーパ形状
化し、２０％を超えると高融点金属シリサイド層や多結
晶シリコン層のエッチングレートが低下する。このため
５％以上２０％以下の混合比が望ましい。In any of the inventions, the incident ion energy is increased or O 2 is increased in the breakthrough step.
Since it is not necessary to lower the mixing ratio of the above, no excessive taper or dimensional conversion difference is generated in the refractory metal silicide layer pattern, and no damaged portion is generated in the gate oxide film or the semiconductor substrate. The mixing ratio of O 2 , that is, the mixing ratio of the gas capable of generating oxygen-based chemical species in the mixed gas is 5%.
If it is less than 20%, the refractory metal silicide layer pattern becomes tapered, and if it exceeds 20%, the etching rate of the refractory metal silicide layer or the polycrystalline silicon layer decreases. Therefore, a mixing ratio of 5% or more and 20% or less is desirable.
【００２４】[0024]
【実施例】以下、本発明の具体的実施例につき添付図面
を参照しつつ説明する。なお実施例の説明で参照する図
面中で、従来技術の説明で参照した図４および図５の中
の構成要素部分と同様の構成要素部分には同じ参照符号
を付すものとする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments of the present invention will be described below with reference to the accompanying drawings. In the drawings referred to in the description of the embodiments, the same reference numerals are given to the same component parts as those in FIGS. 4 and 5 referred to in the description of the prior art.
【００２５】実施例１ 本実施例は第１の発明を適用し、高融点金属シリサイド
層上に炭素系ポリマ層を堆積し、この後高融点金属シリ
サイド層をプラズマエッチングした例であり、このプロ
セスを図１および図２を参照して説明する。Example 1 This example is an example of applying the first invention, depositing a carbon-based polymer layer on a refractory metal silicide layer, and then plasma etching the refractory metal silicide layer. Will be described with reference to FIGS. 1 and 2.
【００２６】まず、シリコン等の半導体基板１上に熱酸
化によりゲート酸化膜２を１０ｎｍ形成し、続けて減圧
ＣＶＤにより不純物を含む多結晶シリコン層３、ＷＳｉ
x からなる高融点金属シリサイド層４を各７０ｎｍの厚
さに形成し、高融点金属ポリサイド構造層を形成する。
次に高融点金属シリサイド層４上に、セルフアラインコ
ンタクト形成時のオフセット酸化膜となる酸化シリコン
系材料層５を下記減圧ＣＶＤ条件により例えば５０ｎｍ
の厚さに形成する。 ＴＥＯＳ ５００ ｓｃｃｍ Ｏ2 １０００ ｓｃｃｍ ガス圧力 ５ Ｐａ 基板温度 ４００ ℃First, a gate oxide film 2 having a thickness of 10 nm is formed on a semiconductor substrate 1 made of silicon or the like by thermal oxidation, and then a polycrystalline silicon layer 3 containing impurities and WSi are formed by low pressure CVD.
A refractory metal silicide layer 4 made of x is formed to a thickness of 70 nm each to form a refractory metal polycide structure layer.
Next, on the refractory metal silicide layer 4, a silicon oxide based material layer 5 to be an offset oxide film at the time of forming a self-aligned contact is formed by, for example, 50 nm under the following low pressure CVD conditions.
To the thickness of. TEOS 500 sccm O 2 1000 sccm Gas pressure 5 Pa Substrate temperature 400 ° C.
【００２７】酸化シリコン系材料層５上に化学増幅型レ
ジストを塗布し、ＫｒＦエキシマレーザリソグラフィ等
により露光、現像して０．２０μｍ幅のレジストマスク
６を形成しする。この状態を図１（ａ）に示す。A chemically amplified resist is applied on the silicon oxide material layer 5 and exposed and developed by KrF excimer laser lithography or the like to form a resist mask 6 having a width of 0.20 μm. This state is shown in FIG.
【００２８】レジストマスク６をエッチングマスクと
し、下記ＲＩＥ条件で酸化シリコン系材料層５をパター
ニングする。 ＣＨＦ3 ２６０ ｓｃｃｍ ＣＯ ４０ ｓｃｃｍ ガス圧力 ５ Ｐａ ＲＦ電力 １．５ ｋＷ（１３．５６ＭＨｚ） 基板温度 −３０ ℃ 酸化シリコン系材料層パターン５ａが形成された状態を
図１（ｂ）に示す。レジストマスク６はＦ系ガスを用い
た高イオンエネルギのエッチング条件により変質硬化す
るとともに、ＣＯの添加効果により、強固な膜質の炭素
系側壁保護膜７が酸化シリコン系材料層パターン５ａ側
面に形成されている。Using the resist mask 6 as an etching mask, the silicon oxide material layer 5 is patterned under the following RIE conditions. CHF 3 260 sccm CO 40 sccm Gas pressure 5 Pa RF power 1.5 kW (13.56 MHz) Substrate temperature −30 ° C. FIG. 1B shows a state in which the silicon oxide based material layer pattern 5 a is formed. The resist mask 6 is deteriorated and hardened by etching conditions of high ion energy using F-based gas, and a carbon-based side wall protective film 7 having a strong film quality is formed on the side surface of the silicon oxide-based material layer pattern 5a by the effect of CO addition. ing.
【００２９】酸化シリコン系材料層パターン５ａを形成
後、平行平板型アッシング装置を用いて下記アッシング
条件によりレジストマスク６および酸化シリコン系材料
層パターン５ａの側面に堆積した炭素系側壁保護膜７を
アッシング除去する。 Ｏ2 １２０ ｓｃｃｍ Ｃ2 Ｆ6 ６０ ｓｃｃｍ ガス圧力 ２．７ ｋＰａ ＲＦ電力 ７００ Ｗ（１３．５６ＭＨｚ） 基板温度 ２５０ ℃ アッシング処理により高融点金属シリサイド層４表面に
は図１（ｃ）に示すように酸化層８が形成される。ここ
までは従来の無機材料系マスクの形成工程に準拠したも
のである。After the silicon oxide based material layer pattern 5a is formed, the parallel mask type ashing apparatus is used to ash the carbon-based sidewall protection film 7 deposited on the side surfaces of the resist mask 6 and the silicon oxide based material layer pattern 5a under the following ashing conditions. Remove. O 2 120 sccm C 2 F 6 60 sccm Gas pressure 2.7 kPa RF power 700 W (13.56 MHz) Substrate temperature 250 ° C. As shown in FIG. 1C on the surface of the refractory metal silicide layer 4 by ashing treatment. An oxide layer 8 is formed. The process up to this point is based on the conventional process for forming an inorganic material-based mask.
【００３０】つぎに同じアッシング装置を用い、下記条
件によりＣＨＦ系ガスによるプラズマ処理を施し、炭素
系ポリマ層９を全面に薄く形成する。 ＣＨ2 Ｆ2 ５００ ｓｃｃｍ ガス圧力 ３．０ ｋＰａ ＲＦ電力 １０００ Ｗ（１３．５６ＭＨｚ） 基板温度 ５０ ℃ このプラズマ処理により、図２（ｄ）に示すように高融
点金属シリサイド層４上、正確には高融点金属シリサイ
ド層４上に形成された酸化層８上や酸化シリコン系材料
層パターン５ａ表面に、炭素系ポリマ層９が形成され
る。Next, using the same ashing device, a plasma treatment with a CHF-based gas is performed under the following conditions to form a thin carbon-based polymer layer 9 on the entire surface. CH 2 F 2 500 sccm Gas pressure 3.0 kPa RF power 1000 W (13.56 MHz) Substrate temperature 50 ° C. By this plasma treatment, as shown in FIG. A carbon-based polymer layer 9 is formed on the oxide layer 8 formed on the refractory metal silicide layer 4 and on the surface of the silicon oxide-based material layer pattern 5a.
【００３１】この後、被エッチング基板を基板バイアス
印加型ＥＣＲプラズマエッチング装置に移し、一例とし
て下記条件により高融点金属シリサイド層４と多結晶シ
リコン層３を同一条件により連続的にプラズマエッチン
グする。 Ｃｌ2 ７５ ｓｃｃｍ Ｏ2 ８ ｓｃｃｍ ガス圧力 ０．５ Ｐａ マイクロ波 ８５０ Ｗ（２．４５ＧＨｚ） 基板バイアス ７０ Ｗ（２ＭＨｚ） 基板温度 ２０ ℃ 本エッチング工程の初期段階では、炭素系ポリマ層９が
スパッタリングされてプラズマ中に炭素系化学種が供給
されることにより、酸化層８のエッチングレートが高ま
り炭素系ポリマ層９が存在しない場合の２倍以上とな
る。このため短時間でブレークスルーを完了することが
でき、酸化シリコン系材料層パターン５ａ直下に異常ブ
レークスルー部分が形成されることはない。After that, the substrate to be etched is transferred to a substrate bias application type ECR plasma etching apparatus, and as an example, the refractory metal silicide layer 4 and the polycrystalline silicon layer 3 are continuously plasma-etched under the same conditions. Cl 2 75 sccm O 2 8 sccm Gas pressure 0.5 Pa Microwave 850 W (2.45 GHz) Substrate bias 70 W (2 MHz) Substrate temperature 20 ° C. At the initial stage of this etching process, the carbon-based polymer layer 9 is sputtered. By supplying the carbon-based chemical species into the plasma as a result, the etching rate of the oxide layer 8 is increased, which is more than double that in the case where the carbon-based polymer layer 9 is not present. Therefore, the breakthrough can be completed in a short time, and the abnormal breakthrough portion is not formed immediately below the silicon oxide based material layer pattern 5a.
【００３２】またブレークスルー完了後においても、混
合ガス中のＯ2 の混合比は６．７％であるので反応生成
物としてＷＣｌx が過剰に堆積することはなく、パター
ン側面には薄いＷＣｌx 系側壁保護膜１０が形成される
のみで異方性エッチングが進行する。下地のゲート酸化
膜２が露出した時点においては、プラズマ雰囲気中には
最早炭素系化学種は存在しないので、ゲート酸化膜２と
のエッチング選択比は充分にとれるが、この段階で基板
バイアスのみを７０Ｗから例えば４０Ｗに低減し、オー
バーエッチング工程を追加してもよい。高融点金属シリ
サイド層４および多結晶シリコン層３のパターニングが
終了し、高融点金属ポリサイド層ゲートが形成された状
態を図２（ｅ）に示す。Even after the breakthrough is completed, since the mixture ratio of O 2 in the mixed gas is 6.7%, WCl x is not excessively deposited as a reaction product, and thin WCl x is formed on the side surface of the pattern. Anisotropic etching proceeds only by forming the system side wall protective film 10. At the time when the underlying gate oxide film 2 is exposed, no carbon-based chemical species are present anymore in the plasma atmosphere, so a sufficient etching selectivity with the gate oxide film 2 can be obtained, but only the substrate bias is applied at this stage. It may be reduced from 70 W to, for example, 40 W, and an overetching step may be added. FIG. 2E shows a state in which the refractory metal silicide layer 4 and the polycrystalline silicon layer 3 have been patterned and the refractory metal polycide layer gate has been formed.
【００３３】本実施例によれば、高融点金属シリサイド
層上に炭素系ポリマ層を薄く堆積しておく工程を追加す
るのみで、高融点金属シリサイド層あるいは高融点金属
ポリサイド層を形状制御性よく、下地材料層にダメージ
を与えることなく異方性加工することが可能である。According to this embodiment, it is possible to form the refractory metal silicide layer or the refractory metal polycide layer with good shape controllability only by adding a step of thinly depositing the carbon-based polymer layer on the refractory metal silicide layer. The anisotropic processing can be performed without damaging the base material layer.
【００３４】実施例２ 本実施例は第２の発明を適用し、炭素系化学種を発生し
うるガスをを添加して高融点金属シリサイド層のブレー
クスルーを施した例であり、このプロセスを図１および
図３を参照して説明する。Example 2 This example is an example in which the second invention is applied and a gas capable of generating a carbon-based chemical species is added to break through the refractory metal silicide layer. Description will be made with reference to FIGS. 1 and 3.
【００３５】本実施例においては、高融点金属シリサイ
ド層４上に酸化シリコン系材料層パターン５ａを形成
し、レジストマスク６および炭素系側壁保護膜７をアッ
シング除去する工程、すなわち図１（ａ）〜（ｃ）に示
す工程までは前実施例と同様であるので、重複する説明
を省略する。高融点金属シリサイド層４上には、アッシ
ングにともない形成される酸化層８が存在する。In this embodiment, a step of forming a silicon oxide based material layer pattern 5a on the refractory metal silicide layer 4 and removing the resist mask 6 and the carbon based side wall protective film 7 by ashing, that is, FIG. 1 (a). Since the steps up to (c) are the same as those in the previous embodiment, duplicated description will be omitted. On the refractory metal silicide layer 4, there is an oxide layer 8 formed by ashing.
【００３６】つぎに、図１（ｃ）に示す被エッチング基
板を基板バイアス印加型ＥＣＲプラズマエッチング装置
の基板ステージ上に載置し、一例として下記条件により
酸化層８のブレークスルーを施す。 Ｃｌ2 ７５ ｓｃｃｍ Ｏ2 ５ ｓｃｃｍ ＣＯ2 １０ ｓｃｃｍ ガス圧力 ０．４ Ｐａ マイクロ波 ８５０ Ｗ（２．４５ＧＨｚ） 基板バイアス ７０ Ｗ（２ＭＨｚ） 基板温度 ２０ ℃ 本ブレークスルー条件は、エッチングガス中に炭素系化
学種を発生しうるガスとしてＣＯ2 を添加しているの
で、ＳｉＯ2 のエッチングレートが向上し、ＣＯ2 を添
加しない場合の２倍以上となる。このため短時間でブレ
ークスルーを完了することができ、酸化シリコン系材料
層パターン５ａ直下に異常ブレークスルー部分が形成さ
れることはない。酸化層８のブレークスルーが終了した
状態を図３（ａ）に示す。Next, the substrate to be etched shown in FIG. 1C is placed on the substrate stage of the substrate bias application type ECR plasma etching apparatus, and as an example, the oxide layer 8 is broken through under the following conditions. Cl 2 75 sccm O 2 5 sccm CO 2 10 sccm Gas pressure 0.4 Pa Microwave 850 W (2.45 GHz) Substrate bias 70 W (2 MHz) Substrate temperature 20 ° C. The breakthrough conditions are carbon-based etching gas. Since CO 2 is added as a gas that can generate chemical species, the etching rate of SiO 2 is improved, and is twice or more that in the case where CO 2 is not added. Therefore, the breakthrough can be completed in a short time, and the abnormal breakthrough portion is not formed immediately below the silicon oxide based material layer pattern 5a. The state where the breakthrough of the oxide layer 8 is completed is shown in FIG.
【００３７】上述のブレークスルー条件により、高融点
金属シリサイド層４や多結晶シリコン層３のパターニン
グを継続することは可能であるが、酸化シリコン系材料
層パターン５ａや下地のゲート酸化膜２とのエッチング
選択比は低い。そこででメインエッチングは一例として
下記条件に切り替え、高融点金属シリサイド層４と多結
晶シリコン層３を同一条件により連続的にプラズマエッ
チングする。 Ｃｌ2 ７５ ｓｃｃｍ Ｏ2 ８ ｓｃｃｍ ガス圧力 ０．５ Ｐａ マイクロ波 ８５０ Ｗ（２．４５ＧＨｚ） 基板バイアス ７０ Ｗ（２ＭＨｚ） 基板温度 ２０ ℃ 本エッチング工程においても、混合ガス中のＯ2 の混合
比は６．７％であるので反応生成物としてＷＣｌx が過
剰に堆積することはなく、パターン側面には薄いＷＣｌ
x 系側壁保護膜１０が形成されるのみで異方性エッチン
グが進行する。下地のゲート酸化膜２が露出した時点に
おいては、プラズマ雰囲気中には最早ＣＯ2 は存在しな
いので、ゲート酸化膜２とのエッチング選択比は充分に
とれる。またこの段階で基板バイアスのみを７０Ｗから
例えば４０Ｗに低減し、オーバーエッチング工程を追加
してもよい。高融点金属シリサイド層４および多結晶シ
リコン層３のパターニングが終了し、高融点金属ポリサ
イド層ゲートが形成された状態を図３（ｂ）に示す。Although it is possible to continue patterning the refractory metal silicide layer 4 and the polycrystalline silicon layer 3 under the breakthrough conditions described above, it is possible to continue patterning with the silicon oxide based material layer pattern 5a and the underlying gate oxide film 2. The etching selectivity is low. Therefore, the main etching is switched to the following conditions as an example, and the refractory metal silicide layer 4 and the polycrystalline silicon layer 3 are continuously plasma-etched under the same conditions. Cl 2 75 sccm O 2 8 sccm Gas pressure 0.5 Pa Microwave 850 W (2.45 GHz) Substrate bias 70 W (2 MHz) Substrate temperature 20 ° C. Even in this etching step, the mixing ratio of O 2 in the mixed gas is Since it is 6.7%, WCl x is not excessively deposited as a reaction product, and thin WCl x is formed on the side surface of the pattern.
Anisotropic etching proceeds only by forming the x- type sidewall protection film 10. At the time when the underlying gate oxide film 2 is exposed, CO 2 no longer exists in the plasma atmosphere, so that a sufficient etching selectivity with the gate oxide film 2 can be obtained. At this stage, only the substrate bias may be reduced from 70 W to, for example, 40 W, and an overetching step may be added. FIG. 3B shows a state in which the refractory metal silicide layer 4 and the polycrystalline silicon layer 3 have been patterned and the refractory metal polycide layer gate has been formed.
【００３８】本実施例によれば、高融点金属シリサイド
層上の酸化層をブレークスルーする初期段階において、
エッチングガス中に炭素系化学種を発生しうるガスを添
加し、２段階エッチングを施すことにより、高融点金属
シリサイド層あるいは高融点金属ポリサイド層を形状制
御性よく、下地材料層にダメージを与えることなく異方
性加工することが可能である。According to this embodiment, in the initial stage of breakthrough of the oxide layer on the refractory metal silicide layer,
A high melting point metal silicide layer or a high melting point metal polycide layer with good shape controllability and damage to the underlying material layer by adding a gas capable of generating a carbon-based chemical species to the etching gas and performing two-step etching. It is possible to carry out anisotropic processing.
【００３９】以上、本発明を２種の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。Although the present invention has been described with reference to two embodiments, the present invention is not limited to these embodiments.
【００４０】例えば、フッ素系化学種以外のハロゲン系
化学種を発生しうるエッチングガスとして、Ｃｌ2 を例
示したが他のＣｌ系ガスを用いてもよい。またＨＢｒや
Ｂｒ2 のようなＢｒ系ガスや、ＨＩのようなＩ系ガスを
用いてもよい。For example, Cl 2 has been exemplified as an etching gas capable of generating halogen-based chemical species other than fluorine-based chemical species, but other Cl-based gas may be used. Further, a Br-based gas such as HBr or Br 2 or an I-based gas such as HI may be used.
【００４１】また酸素系化学種を発生しうるガスとして
Ｏ2 を採り上げたが、ＮＯx 系ガスやＣＯx 系ガス、Ｈ
2 Ｏ等プラズマ中でＯ* を発生しうるガスを適宜使用で
きる。Although O 2 is used as a gas capable of generating oxygen-based chemical species, NO x- based gas, CO x- based gas, H 2
A gas that can generate O * in plasma such as 2 O can be used as appropriate.
【００４２】エッチングマスク層としてに酸化シリコン
系材料層としてＳｉＯ2 を例示したが、ＰＳＧやＢＰＳ
Ｇ等の不純物含有酸化シリコンや、ＳｉＯＮであっても
よい。Although SiO 2 is exemplified as the silicon oxide material layer as the etching mask layer, PSG or BPS is used.
It may be silicon oxide containing impurities such as G or SiON.
【００４３】高融点金属シリサイド層上に炭素系ポリマ
層を形成する際に、ＣＨＦ系ガスであるＣＨ2 Ｆ2 によ
るプラズマ処理を採用したが、ＣＨ3 ＦやＣＨＦ3 等の
他のＣＨＦ系ガスやＣ2 Ｆ6 等のＣＦ系ガス、ＣＨ4 や
Ｃ2 Ｈ4 等のＣＨ系ガスを用いてプラズマ処理を施して
もよい。ＣＨ系ガスの場合には、炭素系ポリマの他に無
機炭素（カーボン）が堆積する場合があるが、無機炭素
の堆積でもブレークスルーの目的には充分機能を発揮す
る。When forming the carbon-based polymer layer on the refractory metal silicide layer, the plasma treatment with CH 2 F 2 which is a CHF-based gas was adopted, but other CHF-based gases such as CH 3 F and CHF 3 are used. Plasma treatment may be performed using a CF-based gas such as or C 2 F 6 or a CH-based gas such as CH 4 or C 2 H 4 . In the case of the CH-based gas, inorganic carbon (carbon) may be deposited in addition to the carbon-based polymer, but the deposition of the inorganic carbon also exerts a sufficient function for the purpose of breakthrough.
【００４４】さらに炭素系化学種を発生しうるガスとし
てＣＯ2 を例示したが、ＣＯやＣＨ4 、Ｃ2 Ｈ6 等、放
電解離によりプラズマ中に炭素を放出しうるガスを選定
して任意に用いることができる。Further, CO 2 has been exemplified as a gas capable of generating a carbon-based chemical species, but a gas such as CO, CH 4 , C 2 H 6 or the like capable of releasing carbon into plasma by discharge dissociation is selected and arbitrarily selected. Can be used.
【００４５】配線の形成例として、多結晶シリコンとＷ
Ｓｉx の積層構造のＷポリサイド配線を例示したが、Ｍ
ｏＳｉx やＴｉＳｉx 等、他の高融点金属シリサイドを
用いたポリサイド構造であってもよい。高融点金属シリ
サイド層単層の配線にも本発明が適用できることは言う
までもない。As an example of forming the wiring, polycrystalline silicon and W are used.
An example of W polycide wiring having a laminated structure of Si x is shown.
OSI x and TiSi x, etc., it may be a polycide structure using other refractory metal silicide. It goes without saying that the present invention can also be applied to wiring of a high melting point metal silicide layer single layer.
【００４６】高融点金属ポリサイド層の下層としては多
結晶シリコンを用いるのが通常であるが、本出願人が先
に出願した特開昭６３−１６３号公報で開示したよう
に、非晶質シリコンを用いてもよい。非晶質シリコンの
エッチング特性は多結晶シリコンとほぼ同一である。こ
の非晶質シリコンも、ＭＯＳＦＥＴのゲート電極・配線
として最終的に機能する段階では、注入不純物の活性化
熱処理工程により多結晶シリコンに変換されるので、ポ
リサイド構造となる。Polycrystalline silicon is usually used as the lower layer of the refractory metal polycide layer, but as disclosed in Japanese Patent Application Laid-Open No. 63-163 filed by the present applicant, amorphous silicon is used. May be used. The etching characteristics of amorphous silicon are almost the same as those of polycrystalline silicon. This amorphous silicon also has a polycide structure because it is converted into polycrystalline silicon by the activation heat treatment process of the implanted impurities at the stage of finally functioning as the gate electrode / wiring of the MOSFET.
【００４７】さらに、高融点金属ポリサイド層のパター
ニング時に使用するエッチング装置として基板バイアス
印加型のＥＣＲプラズマエッチング装置を採り上げた
が、平行平板型ＲＩＥ装置、ヘリコン波プラズマエッチ
ング装置、ＩＣＰ(InductivelyCoupled Plasma)エッチ
ング装置、ＴＣＰ（Transformer Coupled Plasma) エッ
チング装置等、各種エッチング装置を使用可能であるこ
とは言うまでもない。Further, a substrate bias application type ECR plasma etching device was adopted as an etching device used for patterning the refractory metal polycide layer. It goes without saying that various types of etching devices such as a device and a TCP (Transformer Coupled Plasma) etching device can be used.
【００４８】[0048]
【発明の効果】以上の説明から明らかなように、請求項
１の発明によれば表面に酸化層を有する高融点金属シリ
サイド層を、酸化シリコン系材料層マスクを用い、Ｃｌ
2 ／Ｏ2 等のフッ素系化学種以外のハロゲン系化学種を
発生しうるガスと、酸素系化学種を発生しうるガスを含
む混合ガスを用いてプラズマエッチングする際に、この
高融点金属シリサイド層上に炭素系ポリマを堆積してお
くことにより、ブレークスルーステップに要する時間が
短縮される。これにより、異常ブレークスルー部分や下
地ゲート酸化膜や半導体基板にダメージ部分が発生する
ことがない。As is apparent from the above description, according to the first aspect of the present invention, the refractory metal silicide layer having the oxide layer on the surface thereof is formed by using the silicon oxide type material layer mask and Cl.
This high melting point metal silicide is used when plasma etching is performed using a mixed gas containing a gas capable of generating a halogen-based chemical species other than a fluorine-based chemical species such as 2 / O 2 and a gas capable of generating an oxygen-based chemical species. Depositing a carbon-based polymer on the layer reduces the time required for the breakthrough step. As a result, no abnormal breakthrough portion, damage to the underlying gate oxide film or the semiconductor substrate occurs.
【００４９】また請求項６の発明によれば、表面に酸化
層を有する高融点金属シリサイド層を、酸化シリコン系
材料層マスクを用い、Ｃｌ2 ／Ｏ2 等のフッ素系化学種
以外のハロゲン系化学種を発生しうるガスと、酸素系化
学種を発生しうるガスを含む混合ガスを用いてプラズマ
エッチングする際に、エッチングの初期段階にＣＯ2等
の炭素系化学種を発生しうるガスを添加して２段階エッ
チングを施すことによって、やはりブレークスルーステ
ップに要する時間が短縮される。これにより、異常ブレ
ークスルー部分や下地ゲート酸化膜や半導体基板にダメ
ージ部分が発生することが防止できる。According to the sixth aspect of the present invention, the refractory metal silicide layer having an oxide layer on the surface is formed by using a mask of a silicon oxide material layer and a halogen-based material other than fluorine-based chemical species such as Cl 2 / O 2. When plasma etching is performed using a mixed gas containing a gas capable of generating a chemical species and a gas capable of generating an oxygen-based chemical species, a gas capable of generating a carbon-based chemical species such as CO 2 is used in the initial stage of etching. By adding and performing two-step etching, the time required for the breakthrough step is also shortened. This can prevent the abnormal breakthrough portion, the underlying gate oxide film, and the damaged portion from occurring in the semiconductor substrate.
【００５０】いずれの発明においても、酸化シリコン系
材料層パターンはそのまま残した状態で、次工程のセル
フアラインコンタクト形成時のオフセット酸化膜として
用いることができ、高集積度の半導体装置のゲート電極
・配線や層間接続を信頼性高く実現できる。In any of the inventions, the silicon oxide type material layer pattern can be used as an offset oxide film in the next step of forming a self-aligned contact while leaving the pattern as it is. Wiring and interlayer connection can be realized with high reliability.
【図１】本発明を適用した実施例１および２の前半の工
程を、その工程順に説明する概略断面図であり、（ａ）
は下地ゲート酸化膜上に多結晶シリコン層と高融点金属
シリサイド層からなる高融点金属ポリサイド層を形成
し、さらに酸化シリコン系材料層とレジストマスクを形
成した状態であり、（ｂ）は酸化シリコン系材料層をエ
ッチングして酸化シリコン系材料層パターンを形成した
状態、（ｃ）はレジストマスクと炭素系側壁保護膜をア
ッシング除去して高融点金属シリサイド層上には酸化層
が形成された状態である。FIG. 1 is a schematic cross-sectional view illustrating the first half of the steps of Examples 1 and 2 to which the present invention is applied in the order of the steps, (a)
Is a state in which a refractory metal polycide layer including a polycrystalline silicon layer and a refractory metal silicide layer is formed on the underlying gate oxide film, and a silicon oxide material layer and a resist mask are further formed. A state where a silicon oxide type material layer pattern is formed by etching the type material layer, (c) shows a state where an oxide layer is formed on the refractory metal silicide layer by ashing and removing the resist mask and the carbon type sidewall protective film Is.
【図２】本発明を適用した実施例１の後半の工程を、そ
の工程順に説明するための概略断面図であり、（ｄ）は
高融点金属シリサイド層上に炭素系ポリマ層を堆積した
状態、（ｅ）は酸化層をブレークスルーしさらに高融点
金属シリサイド層と多結晶シリコンを連続的にプラズマ
エッチングして高融点金属ポリサイド層パターンが完成
した状態である。FIG. 2 is a schematic cross-sectional view for explaining the latter half of the steps of Example 1 to which the present invention is applied, in the order of the steps, and (d) shows a state in which a carbon-based polymer layer is deposited on a refractory metal silicide layer. , (E) shows a state in which the refractory metal polycide layer pattern is completed by breakthrough through the oxide layer and further plasma etching the refractory metal silicide layer and the polycrystalline silicon continuously.
【図３】本発明を適用した実施例２の後半の工程を、そ
の工程順に説明するための概略断面図であり、（a）は
炭素系化学種を添加したエッチングガスにより酸化層を
ブレークスルーした状態、（b）は続けて高融点金属シ
リサイド層と多結晶シリコンを連続的にプラズマエッチ
ングして高融点金属ポリサイド層パターンが完成した状
態である。FIG. 3 is a schematic cross-sectional view for explaining the latter half of the steps of Example 2 to which the present invention is applied, in the order of the steps, and (a) is a breakthrough of the oxide layer by an etching gas containing a carbon-based chemical species. The state (b) is a state in which the refractory metal polycide layer pattern is completed by continuously plasma etching the refractory metal silicide layer and polycrystalline silicon.
【図４】従来の配線形成方法の問題点を説明するための
前半の工程の概略断面図であり、（ａ）は下地ゲート酸
化膜上に多結晶シリコン層と高融点金属シリサイド層か
らなる高融点金属ポリサイド層を形成し、さらに酸化シ
リコン系材料層とレジストマスクを形成した状態であ
り、（ｂ）は酸化シリコン系材料層をエッチングして酸
化シリコン系材料層パターンを形成した状態、（ｃ）は
レジストマスクと炭素系側壁保護膜をアッシング除去し
て高融点金属シリサイド層上には酸化層が形成された状
態である。FIG. 4 is a schematic cross-sectional view of the first half of the process for explaining the problems of the conventional wiring forming method, in which (a) is a high-level structure including a polycrystalline silicon layer and a refractory metal silicide layer on the underlying gate oxide film. The melting point metal polycide layer is formed, and the silicon oxide based material layer and the resist mask are further formed. (B) is a state where the silicon oxide based material layer is etched to form a silicon oxide based material layer pattern, (c) In FIG. 4A, the resist mask and the carbon-based side wall protective film are removed by ashing, and an oxide layer is formed on the refractory metal silicide layer.
【図５】従来の配線形成方法の問題点を説明するための
後半の工程の概略断面図であり、（ｄ）は酸化層のブレ
ークスルーにより異常ブレークスルー部分が形成された
状態、（ｅ）は高融点金属シリサイド層と多結晶シリコ
ン層をパターニングして下地のゲート酸化膜と半導体基
板にダメージ部分が発生した状態である。FIG. 5 is a schematic cross-sectional view of the latter half of the process for explaining the problems of the conventional wiring forming method, FIG. 5D is a state in which an abnormal breakthrough portion is formed due to breakthrough of an oxide layer, and FIG. Is a state in which the refractory metal silicide layer and the polycrystalline silicon layer are patterned to cause damage to the underlying gate oxide film and the semiconductor substrate.
１ 半導体基板 ２ ゲート酸化膜 ３ 多結晶シリコン層 ４ 高融点金属シリサイド層 ５ 酸化シリコン系材料層 ５ａ 酸化シリコン系材料層パターン ６ レジストマスク ７ 炭素系側壁保護膜 ８ 酸化層 ９ 炭素系ポリマ層 １０ ＷＣｌx 系側壁保護膜 １１ 異常ブレークスルー部分 １２ ダメージ部分DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Gate oxide film 3 Polycrystalline silicon layer 4 Refractory metal silicide layer 5 Silicon oxide type material layer 5a Silicon oxide type material layer pattern 6 Resist mask 7 Carbon type side wall protective film 8 Oxide layer 9 Carbon type polymer layer 10 WCl x- type sidewall protection film 11 Abnormal breakthrough part 12 Damaged part
Claims (8)
マスクを用いて酸化シリコン系材料層パターンを選択的
に形成する工程、 前記レジストマスクをアッシング除去する工程、 前記高融点金属シリサイド層を、前記酸化シリコン層パ
ターンをエッチングマスクとするとともに、フッ素系化
学種以外のハロゲン系化学種を発生しうるガスと、酸素
系化学種を発生しうるガスを含む混合ガスを用いてプラ
ズマエッチングする工程を有する配線形成方法であっ
て、 前記混合ガスを用いたプラズマエッチング工程に先立
ち、 少なくとも前記高融点金属シリサイド層上に炭素系ポリ
マ層を堆積する工程をさらに有し、 この後前記高融点金属シリサイド層を前記混合ガスを用
いてプラズマエッチングする工程を施すことを特徴とす
る配線形成方法。1. A step of selectively forming a silicon oxide based material layer pattern on a refractory metal silicide layer using a resist mask, a step of ashing and removing the resist mask, a step of forming the refractory metal silicide layer Using the silicon oxide layer pattern as an etching mask, and performing plasma etching using a mixed gas containing a gas capable of generating a halogen-based chemical species other than a fluorine-based chemical species and a gas capable of generating an oxygen-based chemical species A wiring forming method, further comprising a step of depositing a carbon-based polymer layer on at least the refractory metal silicide layer prior to the plasma etching step using the mixed gas, after which the refractory metal silicide layer is formed. A method for forming a wiring, which comprises performing a plasma etching process using the mixed gas.
多結晶シリコン層を有し、前記高融点金属シリサイド層
と前記多結晶シリコン層により高融点金属ポリサイド層
が形成され、 前記高融点金属シリサイド層と前記多結晶シリコンと
を、同一組成の混合ガスにより連続的にプラズマエッチ
ングすることを特徴とする、請求項１記載の配線形成方
法。2. A refractory metal silicide layer is formed in contact with a lower surface of the refractory metal silicide layer, and the refractory metal silicide layer and the polycrystal silicon layer form a refractory metal polycide layer. 2. The wiring forming method according to claim 1, wherein the layer and the polycrystalline silicon are continuously plasma-etched with a mixed gas having the same composition.
ガスの混合比は、５％以上２０％以下であることを特徴
とする、請求項１記載の配線形成方法。3. The wiring forming method according to claim 1, wherein the mixing ratio of the gas capable of generating oxygen-based chemical species in the mixed gas is 5% or more and 20% or less.
離によるプラズマ重合ポリマであることを特徴とする、
請求項１記載の配線形成方法。4. The carbon-based polymer layer is a plasma-polymerized polymer produced by discharge dissociation of a carbon-based gas,
The wiring forming method according to claim 1.
スおよびＣＨ系ガスのうちの少なくとも１種であること
を特徴とする、請求項３記載の配線形成方法。5. The wiring forming method according to claim 3, wherein the carbon-based gas is at least one of CF-based gas, CHF-based gas, and CH-based gas.
マスクを用いて酸化シリコン系材料層パターンを選択的
に形成する工程、 前記レジストマスクをアッシング除去する工程、 前記高融点金属シリサイド層を、前記酸化シリコン層パ
ターンをエッチングマスクとするとともに、フッ素系化
学種以外のハロゲン系化学種を発生しうるガスと酸素系
化学種を発生しうるガスを含む混合ガスを用いてプラズ
マエッチングする工程を有する配線形成方法であって、 前記混合ガスを用いたプラズマエッチング工程に先立
ち、 前記混合ガスに炭素系化学種を発生しうるガスを添加
し、少なくとも前記高融点金属シリサイド層の層厚方向
の１部をプラズマエッチング除去する工程をさらに有
し、 この後前記高融点金属シリサイド層の層厚方向の残部を
前記混合ガスを用いてプラズマエッチングする工程を施
すことを特徴とする配線形成方法。6. A step of selectively forming a silicon oxide based material layer pattern on a refractory metal silicide layer using a resist mask, a step of ashing and removing the resist mask, a step of forming the refractory metal silicide layer Wiring having a step of using the silicon oxide layer pattern as an etching mask and performing plasma etching using a mixed gas containing a gas capable of generating a halogen chemical species other than a fluorine chemical species and a gas capable of generating an oxygen chemical species A forming method, wherein a gas capable of generating a carbon-based chemical species is added to the mixed gas prior to the plasma etching process using the mixed gas, and at least a part of the refractory metal silicide layer in the layer thickness direction is formed. The method further includes a step of removing by plasma etching, after which the remaining portion of the refractory metal silicide layer in the layer thickness direction is frontally removed. Wiring forming method comprising applying a step of plasma etching using a mixed gas.
多結晶シリコン層を有し、前記高融点金属シリサイド層
と前記多結晶シリコン層により高融点金属ポリサイド層
が形成され、 前記高融点金属シリサイド層の層厚方向の残部と前記多
結晶シリコンとを、同一組成の混合ガスにより連続的に
プラズマエッチングすることを特徴とする、請求項６記
載の配線形成方法。7. A refractory metal silicide layer is formed in contact with a lower surface of the refractory metal silicide layer, and the refractory metal silicide layer and the polycrystal silicon layer form a refractory metal polycide layer. 7. The wiring forming method according to claim 6, wherein the remaining portion of the layer in the layer thickness direction and the polycrystalline silicon are continuously plasma-etched with a mixed gas having the same composition.
の混合比は、５％以上１０％以下であることを特徴とす
る、請求項６記載の配線形成方法。8. The wiring forming method according to claim 6, wherein the mixing ratio of the oxygen-containing chemical species in the mixed gas is 5% or more and 10% or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14357295A JP3371180B2 (en) | 1995-06-09 | 1995-06-09 | Wiring formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14357295A JP3371180B2 (en) | 1995-06-09 | 1995-06-09 | Wiring formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08340004A true JPH08340004A (en) | 1996-12-24 |
| JP3371180B2 JP3371180B2 (en) | 2003-01-27 |
Family
ID=15341871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14357295A Expired - Fee Related JP3371180B2 (en) | 1995-06-09 | 1995-06-09 | Wiring formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3371180B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716436B1 (en) * | 1998-12-16 | 2007-05-10 | 루센트 테크놀러지스 인크 | Deep Sub-Micron Metal Etch With In-situ Hard Mask tech and semiconductor device using the same |
| JP2007250940A (en) * | 2006-03-17 | 2007-09-27 | Hitachi High-Technologies Corp | Dry etching method |
| JP2007311431A (en) * | 2006-05-16 | 2007-11-29 | Nec Corp | Laminated film pattern formation method and gate electrode formation method |
-
1995
- 1995-06-09 JP JP14357295A patent/JP3371180B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716436B1 (en) * | 1998-12-16 | 2007-05-10 | 루센트 테크놀러지스 인크 | Deep Sub-Micron Metal Etch With In-situ Hard Mask tech and semiconductor device using the same |
| JP2007250940A (en) * | 2006-03-17 | 2007-09-27 | Hitachi High-Technologies Corp | Dry etching method |
| JP2007311431A (en) * | 2006-05-16 | 2007-11-29 | Nec Corp | Laminated film pattern formation method and gate electrode formation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3371180B2 (en) | 2003-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6569774B1 (en) | Method to eliminate striations and surface roughness caused by dry etch | |
| KR20030066673A (en) | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures | |
| JPH0621018A (en) | Dry etching method | |
| US6551913B1 (en) | Method for fabricating a gate electrode of a semiconductor device | |
| JP2004503106A (en) | Method of etching a tungsten or tungsten nitride electrode gate in a semiconductor structure | |
| JP2991177B2 (en) | Method for manufacturing semiconductor device | |
| JP2687787B2 (en) | Dry etching method | |
| JP3208596B2 (en) | Dry etching method | |
| JP3371180B2 (en) | Wiring formation method | |
| JP3696655B2 (en) | Wiring formation method | |
| JP2907314B2 (en) | Method for manufacturing semiconductor device | |
| JP2001127039A (en) | Manufacturing method of semiconductor device | |
| JP3371179B2 (en) | Wiring formation method | |
| KR100464391B1 (en) | Method of forming contact holes of a semiconductor device comprising a process of dry etching for SiON layer | |
| US6242362B1 (en) | Etch process for fabricating a vertical hard mask/conductive pattern profile to improve T-shaped profile for a silicon oxynitride hard mask | |
| US6656847B1 (en) | Method for etching silicon nitride selective to titanium silicide | |
| JPH11330045A (en) | Method for etching laminated film of oxide film and silicon layer | |
| JP2005136097A (en) | Method of manufacturing semiconductor device | |
| US20020142596A1 (en) | Method for selectively etching silicon and/or metal silicides | |
| JPH09246245A (en) | Manufacture of semiconductor device | |
| JP3326662B2 (en) | Plasma etching method for silicon oxide based material layer | |
| JP2006086295A (en) | Method for manufacturing semiconductor device | |
| KR100353822B1 (en) | A method for forming gate electrode in semiconductor device | |
| JP2004356178A (en) | Method for etching and method of manufacturing semiconductor device | |
| JPH06314674A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |