JPH08331837A - Boosting-type dc-dc converter - Google Patents

Abstract

PURPOSE: To provide a low-cost boosting-type DC-DC converter with a small loss in voltage. CONSTITUTION: An on/off pulse is generated from a pulse generating circuit 1 in an operation mode, and the ON/OFF pulse is stopped in a stopping mode. A transistor Q1 is switched on according to the on/off pulse and switched off when the on/off pulse is stopped. An output voltage of a coil L1 is divided from a bias circuit 2 so that a transistor Q2 is made to conduct while the energy in the coil L1 is discharged in the operation mode. At the same time the transistor Q2 is switched off when the energy is changed in the coil L1. In addition, a bias circuit 2 generates a bias voltage for stopping the transistor Q2 in the stopping mode.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、バッテリ、トランス等
の直流電源の入力電圧を昇圧する昇圧型ＤＣ−ＤＣコン
バータ回路に関し、より特定的には、動作モードと停止
モードとを有し、当該停止モード時は当該直流電源から
の入力電圧を出力しないようにした昇圧型ＤＣ−ＤＣコ
ンバータ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a step-up DC-DC converter circuit for stepping up an input voltage of a DC power source such as a battery and a transformer, and more specifically, it has an operation mode and a stop mode. The present invention relates to a step-up DC-DC converter circuit that does not output an input voltage from the DC power supply in a stop mode.

【０００２】[0002]

【従来の技術】図３は、従来の昇圧型ＤＣ−ＤＣコンバ
ータ回路の構成を示す回路図である。図３において、昇
圧型ＤＣ−ＤＣコンバータ回路は、入力端子Ｉと、出力
端子Ｏと、電源平滑用のコンデンサＣ100 およびＣ200
と、電圧昇圧用のコイルＬ100と、チョッパ用のトラン
ジスタＱ100 と、フライホイール用のダイオードＤ100
と、直流スイッチ用のトランジスタＱ200 と、パルス発
生回路１００と、リモート回路２００とを備える。この
昇圧型ＤＣ−ＤＣコンバータ回路は、直流電源Ｂからの
入力電圧Ｖinより高い出力電圧Ｖout を発生する動作モ
ードと、直流電源Ｂからの入力電圧Ｖinを出力しないよ
うにする停止モードとを備える。2. Description of the Related Art FIG. 3 is a circuit diagram showing a structure of a conventional step-up DC-DC converter circuit. In FIG. 3, the step-up DC-DC converter circuit includes an input terminal I, an output terminal O, and capacitors C100 and C200 for smoothing the power supply.
, Voltage boosting coil L100, chopper transistor Q100, flywheel diode D100
A DC switch transistor Q200, a pulse generation circuit 100, and a remote circuit 200. This step-up DC-DC converter circuit has an operation mode in which an output voltage Vout higher than the input voltage Vin from the DC power supply B is generated and a stop mode in which the input voltage Vin from the DC power supply B is not output.

【０００３】次いで、図３の昇圧型ＤＣ−ＤＣコンバー
タ回路の動作を説明する。まず、動作モードを説明す
る。動作モードにおいて、パルス発生回路１００は、Ｏ
Ｎ／ＯＦＦパルスを発生する。また、リモート回路２０
０は、その出力をローレベル「Ｌ」にする。トランジス
タＱ100 は、パルス発生回路１００からのＯＮ／ＯＦＦ
パルスに応答し、導通・遮断を繰り返す。トランジスタ
Ｑ200 は、リモート回路２００から出力されたローレベ
ル「Ｌ」に応答し、導通する。コイルＬ100 は、トラン
ジスタＱ100 と協働して直流電源Ｂの回りに閉ループを
形成しているため、トランジスタＱ100 の導通時に入力
端子ＩおよびコンデンサＣ100 を介する直流電源Ｂから
エネルギを蓄積し、トランジスタＱ100 の遮断時に蓄積
したエネルギを放出する。Next, the operation of the step-up DC-DC converter circuit shown in FIG. 3 will be described. First, the operation mode will be described. In the operation mode, the pulse generation circuit 100 outputs O
Generate an N / OFF pulse. In addition, the remote circuit 20
0 sets its output to low level "L". The transistor Q100 turns ON / OFF from the pulse generation circuit 100.
Responds to the pulse and repeats conduction and interruption. The transistor Q200 responds to the low level “L” output from the remote circuit 200 and becomes conductive. Since the coil L100 cooperates with the transistor Q100 to form a closed loop around the DC power source B, energy is accumulated from the DC power source B via the input terminal I and the capacitor C100 when the transistor Q100 is conducting, and the coil L100 stores the energy. It releases the energy stored when shutting off.

【０００４】エネルギの放出時、コイル100 は、逆起電
圧ＶL を発生し、入力電圧Ｖinを加算することにより、
その出力電圧を（Ｖin＋ＶL ）にする。このとき、ダイ
オードＤ100 は、エネルギの放出によりその入出力間が
順方向電圧ＶD ≒０．７Ｖを超えるため、導通する。ま
た、トランジスタＱ200 は、導通している。このため、
コンデンサＣ200 は、入力電圧Ｖinと、コイル100 のエ
ネルギの放出とによって、充電される。一方、エネルギ
の蓄積時、コイル100 は、トランジスタＱ100が導通す
るため、その出力電圧が低下する。このとき、ダイオー
ドＤ100 は、その入出力間に逆方向電圧が印加されるた
め、遮断する。このため、コンデンサＣ200 の充電電圧
がトランジスタＱ100 に逆流することはない。このよう
な動作が繰り返され、コンデンサＣ200 の充電電圧が入
力電圧Ｖinより高いほぼ一定の出力電圧Ｖout になる。
したがって、負荷に対し、出力端子Ｏから出力電圧Ｖou
tの電力を供給することができる。At the time of discharging energy, the coil 100 generates a counter electromotive voltage VL and adds the input voltage Vin to
The output voltage is set to (Vin + VL). At this time, the diode D100 becomes conductive because the forward voltage VD.apprxeq.0.7V is exceeded between its input and output due to the release of energy. Also, the transistor Q200 is conducting. For this reason,
The capacitor C200 is charged by the input voltage Vin and the energy released from the coil 100. On the other hand, when energy is accumulated, the output voltage of the coil 100 is lowered because the transistor Q100 becomes conductive. At this time, the diode D100 is cut off because the reverse voltage is applied between its input and output. Therefore, the charging voltage of the capacitor C200 does not flow back to the transistor Q100. By repeating such an operation, the charging voltage of the capacitor C200 becomes a substantially constant output voltage Vout higher than the input voltage Vin.
Therefore, with respect to the load, the output voltage Vou from the output terminal O
It can supply t power.

【０００５】次いで、停止モードの動作を説明する。パ
ルス発生回路１００は、停止モードにおいてはＯＮ／Ｏ
ＦＦパルスの発生を停止し、その出力をローレベル
「Ｌ」にする。これにより、トランジスタＱ100 が遮断
するため、コイルＬ100 から入力電圧Ｖinが出力され
る。また、出力電圧Ｖout が「０」になる。ここで、ト
ランジスタＱ200 が遮断していなければ、ダイオードＤ
100 の入出力間に順方向に入力電圧Ｖinが印加され、ダ
イオードＤ100 が導通し、入力電圧Ｖinがそのまま出力
されることになる。このため、リモート回路２００は、
停止モードにおいては、その出力をハイレベル「Ｈ」に
し、トランジスタＱ200 を遮断させる。これにより、入
力電圧Ｖinがそのまま出力されるのが防止される。Next, the operation in the stop mode will be described. The pulse generation circuit 100 turns on / off in the stop mode.
The generation of the FF pulse is stopped and its output is set to the low level “L”. As a result, the transistor Q100 is cut off, and the input voltage Vin is output from the coil L100. Further, the output voltage Vout becomes "0". Here, if the transistor Q200 is not cut off, the diode D
The input voltage Vin is applied in the forward direction between the input and output of 100, the diode D100 becomes conductive, and the input voltage Vin is output as it is. Therefore, the remote circuit 200
In the stop mode, its output is set to the high level "H" to turn off the transistor Q200. This prevents the input voltage Vin from being output as it is.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、従来の
昇圧型ＤＣ−ＤＣコンバータ回路では、ダイオードＤ10
0 の順方向電圧（ＶD ≒０．７Ｖ）による電圧ロスが大
きいため、変換効率が悪いという問題点があった。However, in the conventional step-up DC-DC converter circuit, the diode D10 is used.
There is a problem that the conversion efficiency is poor because the voltage loss due to the forward voltage of 0 (VD ≈0.7V) is large.

【０００７】また、停止モードにおいて、ダイオードＤ
100 から入力電圧Ｖinが出力するのを防止するため、ト
ランジスタＱ200 と、動作モードと停止モードとに合わ
せてトランジスタＱ200 を導通・遮断させるリモート回
路２００とを設けるようにしていた。このため、トラン
ジスタＱ200 での電圧ロス（０．２Ｖ）がさらに加算さ
れ、出力電圧Ｖout の低下がさらに大きくなるととも
に、比較的高価な部品（ダイオードＤ100 、トランジス
タＱ200 ）やリモート回路２００の増加のため高価にな
るという問題点があった。In the stop mode, the diode D
In order to prevent the input voltage Vin from being output from the transistor 100, the transistor Q200 and the remote circuit 200 for turning on / off the transistor Q200 according to the operation mode and the stop mode are provided. Therefore, the voltage loss (0.2 V) in the transistor Q200 is further added, the output voltage Vout is further reduced, and the relatively expensive parts (diode D100, transistor Q200) and the remote circuit 200 are increased. There was a problem that it became expensive.

【０００８】それゆえに、本発明は、電圧のロスが少な
く、安価な昇圧型ＤＣ−ＤＣコンバータ回路を提供する
ことを目的とする。Therefore, an object of the present invention is to provide an inexpensive step-up DC-DC converter circuit with little voltage loss.

【０００９】[0009]

【課題を解決するための手段】請求項１に係る発明は、
動作モードと停止モードとを有し、当該動作モード時は
直流電源からの入力電圧より高い出力電圧を発生し、当
該停止モード時は当該直流電源からの入力電圧を出力し
ないようにした昇圧型ＤＣ−ＤＣコンバータ回路であっ
て、動作モードにおいてＯＮ／ＯＦＦパルスを発生し、
停止モードにおいて当該ＯＮ／ＯＦＦパルスの発生を停
止するパルス発生回路、パルス発生回路から出力された
ＯＮ／ＯＦＦパルスに応答して導通／遮断動作し、パル
ス発生回路のＯＮ／ＯＦＦパルスの発生の停止に応答し
て遮断動作を維持する第１のトランジスタ、第１のトラ
ンジスタと協働して直流電源の回りに昇圧のための閉ル
ープを形成し、動作モードにおいて、第１のトランジス
タの導通時は直流電源からエネルギを蓄積し、遮断時は
蓄積したエネルギを放出するとともに入力電圧に当該エ
ネルギの放出に伴う電圧を加算して出力するコイル、コ
イルの出力電圧を上記出力電圧として出力するか否かを
切り換えるための第２のトランジスタ、およびコイルの
出力電圧を分圧することにより、動作モードにおけるコ
イルのエネルギ放出時には第２のトランジスタを導通さ
せ、コイルのエネルギ蓄積時には第２のトランジスタを
遮断させ、かつ停止モード時には第２のトランジスタを
遮断させるようなバイアス電圧を発生し、第２のトラン
ジスタに印加するバイアス回路を備える。The invention according to claim 1 is
A step-up DC which has an operation mode and a stop mode, generates an output voltage higher than the input voltage from the DC power supply in the operation mode, and does not output the input voltage from the DC power supply in the stop mode. A DC converter circuit, which generates an ON / OFF pulse in an operation mode,
A pulse generation circuit that stops the generation of the ON / OFF pulse in the stop mode, and a conduction / interruption operation is performed in response to the ON / OFF pulse output from the pulse generation circuit, and the generation of the ON / OFF pulse of the pulse generation circuit is stopped. And a first transistor that maintains a shut-off operation in response to a current, forms a closed loop for boosting around the DC power supply in cooperation with the first transistor, and in the operation mode, when the first transistor is conducting, the DC current is DC. A coil that stores energy from the power supply, releases the stored energy when shutting off, adds the voltage accompanying the release of the energy to the input voltage, and outputs the coil, and whether the output voltage of the coil is output as the output voltage. By dividing the output voltage of the second transistor for switching and the coil, the energy release of the coil in the operating mode is achieved. A bias circuit that sometimes causes the second transistor to turn on, generates a bias voltage that shuts off the second transistor when the coil stores energy, and shuts off the second transistor when in the stop mode, and applies the bias voltage to the second transistor. Equipped with.

【００１０】請求項２に係る発明は、請求項１の発明に
おいて、バイアス回路が第２のトランジスタの導通時に
発生するバイアス電圧と、遮断時に発生するバイアス電
圧との差を拡大増幅させるための拡大増幅手段をさらに
備えることを特徴とする。According to a second aspect of the present invention, in the first aspect of the present invention, the bias circuit enlarges and expands a difference between a bias voltage generated when the second transistor is conductive and a bias voltage generated when the second transistor is cut off. It is characterized by further comprising an amplification means.

【００１１】[0011]

【作用】請求項１に係る発明においては、コイルの出力
電圧を分圧することにより、動作モードにおけるコイル
のエネルギ放出時には第２のトランジスタを導通させ、
コイルのエネルギ蓄積時には第２のトランジスタを遮断
させ、かつ停止モード時には第２のトランジスタを遮断
させるようなバイアス電圧を発生し、第２のトランジス
タに印加するようにしている。これにより、従来のダイ
オードＤ100 、トランジスタＱ200 の役割を第２のトラ
ンジスタが果たし、従来のリモート回路２００の役割を
バイアス回路が果たす。この結果、従来のように、ダイ
オードＤ100 、トランジスタＱ200 やリモート回路２０
０が必要なくなり、比較的高価な部品の点数が第２のト
ランジスタだけに減少する。また、出力ロスも第２のト
ランジスタ（ＶCE≒０．２Ｖ）だけに減少する。In the invention according to claim 1, by dividing the output voltage of the coil, the second transistor is made conductive when the energy of the coil is released in the operation mode,
A bias voltage that shuts off the second transistor when the energy of the coil is accumulated and shuts off the second transistor when in the stop mode is generated and applied to the second transistor. As a result, the second transistor plays the roles of the conventional diode D100 and the transistor Q200, and the bias circuit plays the role of the conventional remote circuit 200. As a result, the diode D100, transistor Q200 and remote circuit
Zeros are no longer needed and the number of relatively expensive components is reduced to the second transistor only. Also, the output loss is reduced only to the second transistor (VCE≈0.2V).

【００１２】請求項２に係る発明においては、バイアス
回路が第２のトランジスタの導通時に発生するバイアス
電圧と、遮断時に発生するバイアス電圧との差を拡大増
幅させるようにしている。この結果、入力電圧と出力電
圧との差を小さくした場合においても、導通と遮断を区
別できる。According to the second aspect of the invention, the bias circuit expands and amplifies the difference between the bias voltage generated when the second transistor is conductive and the bias voltage generated when the second transistor is cut off. As a result, conduction and interruption can be distinguished even when the difference between the input voltage and the output voltage is reduced.

【００１３】[0013]

【実施例】図１は、本発明の一実施例の昇圧型ＤＣ−Ｄ
Ｃコンバータ回路の構成を示す回路図である。図１にお
いて、昇圧型ＤＣ−ＤＣコンバータ回路は、入力端子Ｉ
と、出力端子Ｏと、電源平滑用のコンデンサＣ1 および
Ｃ2 と、電圧昇圧用のコイルＬ1 と、チョッパ用のトラ
ンジスタＱ1 と、フライホイール用のダイオードおよび
直流スイッチ用のトランジスタとしての機能を果たすト
ランジスタＱ2 と、パルス発生回路１と、リモート回路
の機能を果たすバイアス回路２とを備える。バイアス回
路２は、分圧用の抵抗Ｒ1 と、分圧および電流制限用の
抵抗Ｒ2 とを含む。この昇圧型ＤＣ−ＤＣコンバータ回
路は、直流電源Ｂからの入力電圧Ｖin（例えば、５Ｖ）
より高い出力電圧Ｖout （例えば、１０Ｖ）を発生する
動作モードと、直流電源Ｂからの入力電圧Ｖinを出力し
ないようにする停止モードとを備える。また、パルス発
生回路１は、出力電圧Ｖout を監視し、出力電圧Ｖout
を一定に保持するように、その発振周期およびデューテ
ィ比を変えるようにしている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a step-up DC-D according to an embodiment of the present invention.
It is a circuit diagram which shows the structure of a C converter circuit. In FIG. 1, the step-up DC-DC converter circuit has an input terminal I
, Output terminal O, capacitors C1 and C2 for smoothing power supply, coil L1 for voltage boosting, transistor Q1 for chopper, transistor Q2 that functions as a diode for flywheel and a transistor for DC switch. A pulse generation circuit 1 and a bias circuit 2 that functions as a remote circuit. The bias circuit 2 includes a resistor R1 for voltage division and a resistor R2 for voltage division and current limiting. This step-up DC-DC converter circuit has an input voltage Vin (for example, 5V) from the DC power supply B.
It has an operation mode for generating a higher output voltage Vout (for example, 10V) and a stop mode for not outputting the input voltage Vin from the DC power supply B. Further, the pulse generation circuit 1 monitors the output voltage Vout and outputs the output voltage Vout.
Is kept constant, the oscillation cycle and duty ratio are changed.

【００１４】なお、抵抗Ｒ1 ，Ｒ2 の抵抗値は、トラン
ジスタＱ2 の動作電圧以下のエミッタ−ベース間電圧を
ＶBE1(OFF)（例えば、０．５Ｖ）、トランジスタＱ2 の
動作電圧以上のエミッタ−ベース間電圧をＶBE1(ON)
（例えば、１．０Ｖ）とした場合、式（１）および式
（２）を満たすように定められている。 Ｖin×｛Ｒ1 ／（Ｒ1 ＋Ｒ2 ）｝≦ＶBE1(OFF) …（１） Ｖout ×｛Ｒ1 ／（Ｒ1 ＋Ｒ2 ）｝≧ＶBE1(ON) …（２）The resistance values of the resistors R1 and R2 are VBE1 (OFF) (for example, 0.5V) between the emitter-base voltage of the transistor Q2 which is lower than the operating voltage, and the emitter-base voltage which is higher than the operating voltage of the transistor Q2. Set the voltage to VBE1 (ON)
(For example, 1.0 V), it is set to satisfy the equations (1) and (2). Vin × {R1 / (R1 + R2)} ≦ VBE1 (OFF) (1) Vout × {R1 / (R1 + R2)} ≧ VBE1 (ON) (2)

【００１５】次いで、図１の昇圧型ＤＣ−ＤＣコンバー
タ回路の動作を説明する。まず、動作モードを説明す
る。動作モードにおいて、パルス発生回路１は、ＯＮ／
ＯＦＦパルスを発生する。トランジスタＱ1 は、パルス
発生回路１からのＯＮ／ＯＦＦパルスに応答し、導通・
遮断を繰り返す。コイルＬ1 は、トランジスタＱ1 と協
働して直流電源Ｂの回りに昇圧のための閉ループを形成
しているため、トランジスタＱ1 の導通時に入力端子Ｉ
およびコンデンサＣ1 を介する直流電源Ｂからエネルギ
を蓄積し、トランジスタＱ1 の遮断時に蓄積したエネル
ギを放出する。Next, the operation of the step-up DC-DC converter circuit of FIG. 1 will be described. First, the operation mode will be described. In the operation mode, the pulse generation circuit 1 turns ON /
Generates an OFF pulse. The transistor Q1 responds to the ON / OFF pulse from the pulse generation circuit 1 and becomes conductive.
Repeatedly shut off. Since the coil L1 cooperates with the transistor Q1 to form a closed loop around the DC power source B for boosting, the input terminal I when the transistor Q1 is conductive.
Energy is accumulated from the DC power source B via the capacitor C1 and is released when the transistor Q1 is cut off.

【００１６】エネルギの放出時、コイル100 は、逆起電
圧ＶL を発生し、入力電圧Ｖinを加算し、その出力電圧
を（Ｖin＋ＶL ）にする。このとき、バイアス回路２
は、この電圧の上昇を検出して、バイアス電圧、すなわ
ちトランジスタＱ2 のベース−エミッタ間電圧ＶBE1を
ＶBE1(ON)以上にする。これにより、トランジスタＱ2
は、導通する。このため、コンデンサＣ2 は、入力電圧
Ｖinと、コイル100 のエネルギの放出とによって、充電
される。一方、エネルギの蓄積時、コイル1 は、トラン
ジスタＱ1 が導通するため、その出力電圧が低下する。
このとき、バイアス回路２は、この電圧の低下を検出し
て、バイアス電圧、すなわちトランジスタＱ2 のベース
−エミッタ間電圧ＶBE1 をＶBE1(OFF)以下にする。これ
により、トランジスタＱ2 が遮断する。このため、コン
デンサＣ2 の充電電圧がトランジスタＱ1 に逆流するこ
とはない。このような動作が繰り返され、コンデンサＣ
2 の充電電圧が入力電圧Ｖinより高いほぼ一定の出力電
圧Ｖout になる。したがって、負荷に対し、出力端子Ｏ
から出力電圧Ｖout の電力を供給することができる。At the time of discharging energy, the coil 100 generates a counter electromotive voltage VL, adds the input voltage Vin, and sets its output voltage to (Vin + VL). At this time, the bias circuit 2
Detects the increase in this voltage and sets the bias voltage, that is, the base-emitter voltage VBE1 of the transistor Q2 to VBE1 (ON) or higher. As a result, the transistor Q2
Conducts. Therefore, the capacitor C2 is charged by the input voltage Vin and the energy released from the coil 100. On the other hand, when the energy is accumulated, the output voltage of the coil 1 decreases because the transistor Q1 is conductive.
At this time, the bias circuit 2 detects this decrease in voltage and sets the bias voltage, that is, the base-emitter voltage VBE1 of the transistor Q2 to VBE1 (OFF) or less. As a result, the transistor Q2 is cut off. Therefore, the charging voltage of the capacitor C2 does not flow back to the transistor Q1. This operation is repeated and the capacitor C
The charging voltage of 2 becomes an almost constant output voltage Vout higher than the input voltage Vin. Therefore, the output terminal O
Can supply the output voltage Vout.

【００１７】次いで、停止モードの動作を説明する。パ
ルス発生回路１は、停止モードにおいてはＯＮ／ＯＦＦ
パルスの発生を停止し、その出力をローレベル「Ｌ」に
する。これにより、トランジスタＱ1 が遮断するため、
コイルＬ1 から入力電圧Ｖinが出力される。また、出力
電圧Ｖout が「０」になる。ここで、トランジスタＱ2
が遮断していなければ、入力電圧Ｖinがそのまま出力さ
れることになる。しかしながら、バイアス回路２は、電
圧の低下を検出して、式（１）に示すように、バイアス
電圧、すなわちトランジスタＱ2 のベース−エミッタ間
電圧ＶBE1 をＶBE1(OFF)以下にし、トランジスタＱ2 を
遮断させている。これにより、入力電圧Ｖinがそのまま
出力されるのが防止される。Next, the operation in the stop mode will be described. The pulse generation circuit 1 is ON / OFF in the stop mode.
The pulse generation is stopped, and the output is set to low level "L". As a result, the transistor Q1 is cut off,
The input voltage Vin is output from the coil L1. Further, the output voltage Vout becomes "0". Where transistor Q2
If is not cut off, the input voltage Vin is output as it is. However, the bias circuit 2 detects the voltage drop and, as shown in the equation (1), sets the bias voltage, that is, the base-emitter voltage VBE1 of the transistor Q2 to VBE1 (OFF) or less, and turns off the transistor Q2. ing. This prevents the input voltage Vin from being output as it is.

【００１８】以上のように、図１の実施例によれば、従
来のダイオードＤ100 、トランジスタＱ200 の役割をト
ランジスタＱ2 が果たし、従来のリモート回路２００の
役割をバイアス回路２が果たす。この結果、従来のよう
に、ダイオードＤ100 、トランジスタＱ200 やリモート
回路２００が必要なくなり、比較的高価な部品の点数が
トランジスタＱ2 だけに減少する。また、出力ロスもト
ランジスタＱ2 （０．２Ｖ）だけに減少する。したがっ
て、出力電圧の低下が少なく、安価な昇圧型ＤＣ−ＤＣ
コンバータ回路を提供することができる。As described above, according to the embodiment shown in FIG. 1, the transistor Q2 plays the roles of the conventional diode D100 and the transistor Q200, and the bias circuit 2 plays the role of the conventional remote circuit 200. As a result, the diode D100, the transistor Q200, and the remote circuit 200 are not required as in the conventional case, and the number of relatively expensive parts is reduced to the transistor Q2. Also, the output loss is reduced to only the transistor Q2 (0.2V). Therefore, there is little decrease in the output voltage, and an inexpensive step-up DC-DC
A converter circuit can be provided.

【００１９】図２は、本発明の他の実施例の昇圧型ＤＣ
−ＤＣコンバータ回路の構成を示す回路図である。な
お、図１の昇圧型ＤＣ−ＤＣコンバータ回路と対応する
部分に同一番号を付し説明を省略する。この実施例で注
目すべきは、バイアス回路２がトランジスタＱ2 の導通
時に発生するバイアス電圧すなわちベース−エミッタ間
電圧ＶBE1(ON) とトランジスタＱ2 の遮断時に発生する
バイアス電圧すなわちベース−エミッタ間電圧ＶBE1(OF
F)との差を拡大増幅させる増幅回路３を設けたことであ
る。増幅回路３は、トランジスタＱ3 と、分圧用の抵抗
Ｒ3 と、分圧および電流制限用の抵抗Ｒ4 とを含む。FIG. 2 is a step-up type DC according to another embodiment of the present invention.
It is a circuit diagram showing a configuration of a -DC converter circuit. The parts corresponding to those of the step-up DC-DC converter circuit of FIG. It should be noted that in this embodiment, the bias voltage generated by the bias circuit 2 when the transistor Q2 is conducting, that is, the base-emitter voltage VBE1 (ON), and the bias voltage generated when the transistor Q2 is cut off, that is, the base-emitter voltage VBE1 ( OF
That is, the amplifier circuit 3 for expanding and amplifying the difference from F) is provided. The amplifier circuit 3 includes a transistor Q3, a voltage dividing resistor R3, and a voltage dividing and current limiting resistor R4.

【００２０】ところで、図１の昇圧型ＤＣ−ＤＣコンバ
ータ回路では、昇圧比Ｖout ／Ｖinが２以下（Ｖout ／
Ｖin≦２）になった場合、抵抗Ｒ1 ，Ｒ2 の分圧比を調
整しても、昇圧比が小さくなるにしたがって、トランジ
スタＱ2 の導通時におけるベース−エミッタ間電圧ＶBE
1(ON) とトランジスタＱ2 の遮断時におけるベース−エ
ミッタ間電圧ＶBE1(OFF)とが、０．７Ｖと０．６Ｖとの
ように近接する。このように近接すると、トランジスタ
Ｑ2 は、導通時における飽和領域と遮断時における遮断
領域のほかに、飽和領域でも遮断領域でもない中途半端
な領域に入る。このような場合には、安定した昇圧を行
えなくなる。しかしながら、昇圧比が小さい場合でも、
増幅回路３によって、安定した昇圧を行えるようにして
いる。In the step-up DC-DC converter circuit of FIG. 1, the step-up ratio Vout / Vin is 2 or less (Vout / Vin /
In the case of Vin ≦ 2), even if the voltage dividing ratio of the resistors R1 and R2 is adjusted, as the boosting ratio becomes smaller, the base-emitter voltage VBE at the time of conduction of the transistor Q2 becomes smaller.
1 (ON) and the base-emitter voltage VBE1 (OFF) when the transistor Q2 is cut off are close to each other as 0.7V and 0.6V. With such proximity, the transistor Q2 enters a halfway region which is neither a saturation region nor a blocking region, in addition to the saturation region when conducting and the blocking region when blocking. In such a case, stable boosting cannot be performed. However, even if the boost ratio is small,
The amplifier circuit 3 is adapted to perform stable boosting.

【００２１】なお、抵抗Ｒ3 ，Ｒ4 の抵抗値は、トラン
ジスタＱ3 の動作電圧以下のエミッタ−ベース間電圧を
ＶBE2(OFF)（例えば、０．５Ｖ）、トランジスタＱ3 の
動作電圧以上のエミッタ−ベース間電圧をＶBE1(ON)
（例えば、１．０Ｖ）とした場合、式（３）および式
（４）を満たすように定められている。 Ｖin×｛Ｒ4 ／（Ｒ3 ＋Ｒ4 ）｝≦ＶBE2 …（３） Ｖout ×｛Ｒ4 ／（Ｒ3 ＋Ｒ4 ）｝≧ＶBE2 …（４）The resistance values of the resistors R3 and R4 are VBE2 (OFF) (for example, 0.5V) between the emitter-base voltage which is lower than the operating voltage of the transistor Q3, and the emitter-base voltage which is higher than the operating voltage of the transistor Q3. Set the voltage to VBE1 (ON)
(For example, when set to 1.0 V), the formula (3) and the formula (4) are satisfied. Vin × {R4 / (R3 + R4)} ≦ VBE2 (3) Vout × {R4 / (R3 + R4)} ≧ VBE2 (4)

【００２２】次いで、動作を説明する。上述したよう
に、トランジスタＱ2 の導通時におけるベース−エミッ
タ間電圧ＶBE1(ON) と、トランジスタＱ2 の遮断時にお
けるベース−エミッタ間電圧ＶBE1(OFF)とは、増幅回路
３がない場合には、０．７Ｖと０．６Ｖとのように近接
する。Next, the operation will be described. As described above, the base-emitter voltage VBE1 (ON) when the transistor Q2 is conductive and the base-emitter voltage VBE1 (OFF) when the transistor Q2 is cut off are 0 when the amplifier circuit 3 is not provided. They are close to each other, such as 0.7V and 0.6V.

【００２３】しかしながら、増幅回路３においては、動
作モードのコイル1 のエネルギの放出時においては、そ
の出力電圧が（Ｖin＋ＶL ）に増加するため、トランジ
スタＱ3 のベース−エミッタ間電圧ＶBE2 をＶBE2(ON)
以上に上昇させる。これにより、トランジスタＱ3 は、
導通する。このため、トランジスタＱ2 のベース電圧が
引き下げられる。したがって、トランジスタＱ2 ベース
−エミッタ間電圧ＶBE1 （例えば、１Ｖ）が大きくな
り、ベース−エミッタ間電圧ＶBE1(ON) 以上になる。こ
れにより、トランジスタＱ2 が飽和領域に入り、確実に
導通する。However, in the amplifier circuit 3, the output voltage thereof increases to (Vin + VL) when the energy of the coil 1 in the operation mode is discharged, so that the base-emitter voltage VBE2 of the transistor Q3 is changed to VBE2 (ON).
Increase above. This causes the transistor Q3 to
Conduct. Therefore, the base voltage of the transistor Q2 is lowered. Therefore, the transistor Q2 has a base-emitter voltage VBE1 (for example, 1 V) which is higher than the base-emitter voltage VBE1 (ON). As a result, the transistor Q2 enters the saturation region and surely becomes conductive.

【００２４】一方、動作モードのコイル1 のエネルギの
蓄積時および停止モードにおいては、その出力電圧が低
下し、トランジスタＱ1 が導通するため、トランジスタ
Ｑ3のベース−エミッタ間電圧ＶBE2 をＶBE2(OFF)以下
に低下させる。これにより、トランジスタＱ3 は、遮断
する。このため、トランジスタＱ2 のベース電圧が引き
上げられる。したがって、したがって、トランジスタＱ
2 ベース−エミッタ間電圧ＶBE1 （例えば、０．５Ｖ）
が小さくなり、ベース−エミッタ間電圧ＶBE1(OFF)以下
になる。これにより、トランジスタＱ2 が遮断領域に入
り、確実に遮断する。On the other hand, when the energy of the coil 1 in the operation mode is accumulated and in the stop mode, the output voltage of the coil 1 decreases and the transistor Q1 conducts. Therefore, the base-emitter voltage VBE2 of the transistor Q3 is set to VBE2 (OFF) or less. Lower to. As a result, the transistor Q3 is cut off. Therefore, the base voltage of the transistor Q2 is raised. Therefore, therefore, the transistor Q
2 Base-emitter voltage VBE1 (eg 0.5V)
Becomes smaller and becomes lower than the base-emitter voltage VBE1 (OFF). As a result, the transistor Q2 enters the cutoff region and surely cuts off.

【００２５】以上のように、図２の昇圧型ＤＣ−ＤＣコ
ンバータ回路によれば、増幅回路３によって、バイアス
回路２がトランジスタＱ2 の導通時に発生するベース−
エミッタ間電圧ＶBE1(ON) とトランジスタＱ2 の遮断時
に発生するベース−エミッタ間電圧ＶBE1(OFF)との差が
拡大増幅されるので、安定した昇圧が行える。As described above, according to the step-up DC-DC converter circuit of FIG. 2, the amplifier circuit 3 causes the bias circuit 2 to generate a base-transistor when the transistor Q2 is turned on.
Since the difference between the emitter-to-emitter voltage VBE1 (ON) and the base-to-emitter voltage VBE1 (OFF) generated when the transistor Q2 is cut off is expanded and amplified, stable boosting can be performed.

【００２６】[0026]

【発明の効果】請求項１に係る発明によれば、コイルの
出力電圧を分圧することにより、動作モードにおけるコ
イルのエネルギ放出時には第２のトランジスタを導通さ
せ、コイルのエネルギ蓄積時には第２のトランジスタを
遮断させ、かつ停止モード時には第２のトランジスタを
遮断させるようなバイアス電圧を発生し、第２のトラン
ジスタに印加するようにしているので、電圧のロスが少
なく、安価な昇圧型ＤＣ−ＤＣコンバータ回路を提供す
ることができる。According to the first aspect of the present invention, by dividing the output voltage of the coil, the second transistor is made conductive when the energy of the coil is released in the operation mode, and the second transistor is made when the energy of the coil is accumulated. And a bias voltage that cuts off the second transistor in the stop mode and is applied to the second transistor. Therefore, the voltage loss is small and the step-up DC-DC converter is inexpensive. A circuit can be provided.

【００２７】請求項２に係る発明によれば、バイアス回
路が第２のトランジスタの導通時に発生するバイアス電
圧と、遮断時に発生するバイアス電圧との差を拡大増幅
させるようにしているので、入力電圧と出力電圧との差
を小さくした場合においても、導通と遮断を区別でき
る。According to the second aspect of the present invention, the bias circuit is configured to expand and amplify the difference between the bias voltage generated when the second transistor is conductive and the bias voltage generated when the second transistor is cut off. Even when the difference between the output voltage and the output voltage is small, conduction and interruption can be distinguished.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例の昇圧型ＤＣ−ＤＣコンバー
タ回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a step-up DC-DC converter circuit according to an embodiment of the present invention.

【図２】本発明の他の実施例の昇圧型ＤＣ−ＤＣコンバ
ータ回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a step-up DC-DC converter circuit according to another embodiment of the present invention.

【図３】従来の昇圧型ＤＣ−ＤＣコンバータ回路の構成
を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of a conventional step-up DC-DC converter circuit.

【符号の説明】[Explanation of symbols]

１…パルス発生回路 ２…バイアス回路 ３…増幅回路 Ｌ1 …コイル Ｑ1 ，Ｑ2 …トランジスタ Ｂ…直流電源 Ｖin…入力電圧 Ｖout …出力電圧 1 ... Pulse generation circuit 2 ... Bias circuit 3 ... Amplification circuit L1 ... Coil Q1, Q2 ... Transistor B ... DC power supply Vin ... Input voltage Vout ... Output voltage

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 動作モードと停止モードとを有し、当該
動作モード時は直流電源からの入力電圧より高い出力電
圧を発生し、当該停止モード時は当該直流電源からの入
力電圧を出力しないようにした昇圧型ＤＣ−ＤＣコンバ
ータ回路であって、 前記動作モードにおいてＯＮ／ＯＦＦパルスを発生し、
前記停止モードにおいて当該ＯＮ／ＯＦＦパルスの発生
を停止するパルス発生回路、 前記パルス発生回路から出力されたＯＮ／ＯＦＦパルス
に応答して導通／遮断動作し、前記パルス発生回路のＯ
Ｎ／ＯＦＦパルスの発生の停止に応答して遮断動作を維
持する第１のトランジスタ、 前記第１のトランジスタと協働して前記直流電源の回り
に昇圧のための閉ループを形成し、前記動作モードにお
いて、前記第１のトランジスタの導通時は前記直流電源
からエネルギを蓄積し、遮断時は蓄積したエネルギを放
出するとともに前記入力電圧に当該エネルギの放出に伴
う電圧を加算して出力するコイル、 前記コイルの出力電圧を前記出力電圧として出力するか
否かを切り換えるための第２のトランジスタ、および前
記コイルの出力電圧を分圧することにより、前記動作モ
ードにおける前記コイルのエネルギ放出時には前記第２
のトランジスタを導通させ、前記コイルのエネルギ蓄積
時には前記第２のトランジスタを遮断させ、かつ前記停
止モード時には前記第２のトランジスタを遮断させるよ
うなバイアス電圧を発生し、前記第２のトランジスタに
印加するバイアス回路を備える昇圧型ＤＣ−ＤＣコンバ
ータ回路。1. An operation mode and a stop mode, wherein an output voltage higher than an input voltage from a DC power supply is generated in the operation mode, and an input voltage from the DC power supply is not output in the stop mode. A step-up DC-DC converter circuit, which generates an ON / OFF pulse in the operation mode,
A pulse generation circuit that stops the generation of the ON / OFF pulse in the stop mode; a conduction / interruption operation is performed in response to the ON / OFF pulse output from the pulse generation circuit,
A first transistor that maintains a cutoff operation in response to the stoppage of the generation of an N / OFF pulse; a closed loop for boosting is formed around the direct current power supply in cooperation with the first transistor; A coil for storing energy from the DC power supply when the first transistor is conducting, releasing the stored energy when shutting off, and adding and outputting a voltage associated with the release of the energy to the input voltage, A second transistor for switching whether or not to output the output voltage of the coil as the output voltage, and by dividing the output voltage of the coil, the second transistor is used when energy is released from the coil in the operation mode.
Bias transistor is turned on when the coil stores energy, and a bias voltage for turning off the second transistor in the stop mode is generated and applied to the second transistor. A step-up DC-DC converter circuit including a bias circuit. 【請求項２】 前記バイアス回路が前記第２のトランジ
スタの導通時に発生するバイアス電圧と、遮断時に発生
するバイアス電圧との差を拡大増幅させるための拡大増
幅手段をさらに備える、請求項１に記載の昇圧型ＤＣ−
ＤＣコンバータ回路。2. The expansion circuit according to claim 1, wherein the bias circuit further comprises expansion amplification means for expanding and amplifying a difference between a bias voltage generated when the second transistor is conductive and a bias voltage generated when the second transistor is cut off. Step-up DC-
DC converter circuit.