JPH08330227A - Manufacture of semiconductor - Google Patents
Manufacture of semiconductorInfo
- Publication number
- JPH08330227A JPH08330227A JP15997695A JP15997695A JPH08330227A JP H08330227 A JPH08330227 A JP H08330227A JP 15997695 A JP15997695 A JP 15997695A JP 15997695 A JP15997695 A JP 15997695A JP H08330227 A JPH08330227 A JP H08330227A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- amorphous silicon
- metal element
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本明細書で開示する発明は、絶縁
表面を有する基板上に結晶性珪素膜を形成する技術に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The invention disclosed in this specification relates to a technique for forming a crystalline silicon film on a substrate having an insulating surface.
【０００２】[0002]
【従来の技術】近年、ガラス基板上に形成された珪素薄
膜を用いて薄膜トランジスタを構成する技術が注目され
ている。この薄膜トランジスタは、主にアクティブマト
リクス型の液晶電気光学装置に利用されている。また、
この薄膜トランジスタは、各種薄膜集積回路に利用され
ている。2. Description of the Related Art In recent years, a technique for forming a thin film transistor using a silicon thin film formed on a glass substrate has attracted attention. This thin film transistor is mainly used for an active matrix type liquid crystal electro-optical device. Also,
This thin film transistor is used in various thin film integrated circuits.
【０００３】液晶電気光学装置は、一対のガラス基板間
に液晶を封入し、液晶に電界を加えることによって、液
晶の光学特性を変化させ、画像表示を行わせるものであ
る。A liquid crystal electro-optical device is a device in which liquid crystal is enclosed between a pair of glass substrates and an electric field is applied to the liquid crystal to change the optical characteristics of the liquid crystal to display an image.
【０００４】薄膜トランジスタが用いられるアクティブ
マトリクス型の液晶表示装置は、各画素に薄膜トランジ
スタを配置し、画素電極に保持される電荷を薄膜トラン
ジスタをスイッチとして制御することを特徴とする。ア
クティブマトリクス型の液晶表示装置は、微細な画像を
高速で表示できるため、各種電子機器（例えば携帯型の
ワードプロセッサーや携帯型のコンピュータ、さらには
携帯型のビデオカメラ）のディスプレーに利用されてい
る。An active matrix type liquid crystal display device using a thin film transistor is characterized in that a thin film transistor is arranged in each pixel and an electric charge held in a pixel electrode is controlled by the thin film transistor as a switch. Since the active matrix type liquid crystal display device can display a fine image at high speed, it is used for a display of various electronic devices (for example, a portable word processor, a portable computer, and a portable video camera).
【０００５】アクティブマトリクス型の液晶表示装置に
利用される薄膜トランジスタとしては、非晶質珪素薄膜
（アモルファスシリコン薄膜）を利用したものが一般的
である。しかし、非晶質珪素薄膜を用いた薄膜トランジ
スタでは、 （１）特性が低く、より高品質な画像表示を行うことが
できない。 （２）画素に配置された薄膜トランジスタを駆動するた
めの周辺回路を構成することができない。 といった問題がある。As a thin film transistor used in an active matrix type liquid crystal display device, an amorphous silicon thin film (amorphous silicon thin film) is generally used. However, a thin film transistor using an amorphous silicon thin film has a low characteristic (1) and cannot display a higher quality image. (2) A peripheral circuit for driving the thin film transistor arranged in the pixel cannot be configured. There is such a problem.
【０００６】上記（２）の問題は、非晶質珪素薄膜を用
いた薄膜トランジスタではＰチャネル型の薄膜トランジ
スタが実用にならないので、ＣＭＯＳ回路が構成できな
いという問題と、非晶質珪素薄膜を用いた薄膜トランジ
スタでは高速動作ができず、また大電流を流すことがで
きないので、周辺駆動回路を組むことができないという
問題とに分けて考えることができる。The problem (2) is that a thin film transistor using an amorphous silicon thin film cannot be used as a P-channel type thin film transistor, so that a CMOS circuit cannot be formed and a thin film transistor using an amorphous silicon thin film. In that case, high-speed operation cannot be performed and a large current cannot flow, so it can be considered separately from the problem that a peripheral drive circuit cannot be assembled.
【０００７】上記のような問題を解決する方法として
は、結晶性珪素薄膜を用いて薄膜トランジスタを形成す
る技術を挙げることができる。結晶性珪素薄膜を得る方
法としては、非晶質珪素膜に対して加熱処理を加える方
法と非晶質珪素膜に対してレーザー光を照射する方法と
を挙げることができる。As a method for solving the above problems, there is a technique of forming a thin film transistor using a crystalline silicon thin film. As a method of obtaining a crystalline silicon thin film, a method of subjecting an amorphous silicon film to heat treatment and a method of irradiating an amorphous silicon film with laser light can be given.
【０００８】しかしながら、現状においては、優れた結
晶性を有する結晶性薄膜が得られていないのが現状であ
る。However, under the present circumstances, no crystalline thin film having excellent crystallinity has been obtained.
【０００９】この問題を解決する方法として、特開平６
─２３２０６９号公報に記載された構成が公知である。
この方法は、ニッケル等で代表される珪素の結晶化を助
長する金属元素を利用することによって、５５０℃、４
時間というような加熱処理条件でもって結晶性珪素膜を
得るものである。[0009] As a method for solving this problem, Japanese Patent Laid-Open No. Hei 6
The configuration described in Japanese Patent No. 232069 is known.
This method uses a metal element that promotes crystallization of silicon typified by nickel or the like at 550 ° C., 4
The crystalline silicon film is obtained under heat treatment conditions such as time.
【００１０】しかしながら、上記公報に記載された技術
では、得られる結晶性珪素膜の結晶性に不満足な点があ
る。即ち、得られる結晶性珪素膜は結晶性が低く、非晶
質成分が多く残存したものとなってしまう。また、用い
られる金属元素が局所的に集中して存在してしまうとい
う現象が観察される。このような現象は、デバイスを構
成した時に動作不良を招く要因となる。またこのこと
は、生産歩留りを低下させることになる。However, in the technique described in the above publication, the crystallinity of the obtained crystalline silicon film is unsatisfactory. That is, the crystalline silicon film obtained has low crystallinity and a large amount of amorphous components remain. In addition, it is observed that the metal elements used are locally concentrated. Such a phenomenon causes a malfunction when the device is configured. This also reduces the production yield.
【００１１】[0011]
【発明が解決しようとする課題】本明細書で開示する発
明は、絶縁表面を有する基板上に高い結晶性を有する結
晶性珪素膜を得る技術を提供することを課題とする。An object of the invention disclosed in this specification is to provide a technique for obtaining a crystalline silicon film having high crystallinity on a substrate having an insulating surface.
【００１２】[0012]
【課題を解決するために手段】本明細書で開示する発明
の一つは、石英基板上に成膜された珪素膜上に珪素の結
晶化を助長する金属元素を接して保持させる工程と、８
００℃〜１１００℃の温度で加熱処理を施し、前記珪素
膜を結晶性珪素膜に変成するまたは前記珪素膜の結晶性
を助長する工程と、を有することを特徴とする。One of the inventions disclosed in this specification is a step of holding a metal element which promotes crystallization of silicon in contact with a silicon film formed on a quartz substrate, 8
A step of performing a heat treatment at a temperature of 00 ° C. to 1100 ° C. to transform the silicon film into a crystalline silicon film or to promote the crystallinity of the silicon film.
【００１３】他の発明の構成は、石英基板上に成膜され
た珪素膜上に珪素の結晶化を助長する金属元素を含んだ
溶液を塗布する工程と、８００℃〜１１００℃の温度で
加熱処理を施し、前記珪素膜を結晶性珪素膜に変成する
または前記珪素膜の結晶性を助長する工程と、を有する
ことを特徴とする。According to another aspect of the invention, a step of applying a solution containing a metal element that promotes crystallization of silicon onto a silicon film formed on a quartz substrate and heating at a temperature of 800 ° C. to 1100 ° C. A step of performing a treatment to transform the silicon film into a crystalline silicon film or to promote the crystallinity of the silicon film.
【００１４】他の発明の構成は、石英基板上に成膜され
た非晶質珪素膜上に珪素の結晶化を助長する金属元素を
接して保持させる工程と、前記非晶質珪素膜の結晶化温
度より２００℃以上高い温度で加熱処理を行い、前記非
晶質珪素膜を結晶性珪素膜に変成する工程と、を有する
ことを特徴とする。According to another aspect of the invention, a step of holding a metal element that promotes crystallization of silicon in contact with an amorphous silicon film formed on a quartz substrate and holding the crystal of the amorphous silicon film. A step of performing heat treatment at a temperature higher than the crystallization temperature by 200 ° C. or more to transform the amorphous silicon film into a crystalline silicon film.
【００１５】基板とては、石英基板の代わりに、単結晶
珪素ウエハーに代表される半導体基板を用いることがで
きる。ただし半導体基板を用いた場合、光の透過性が確
保できないという問題と、半導体基板の表面に絶縁膜を
形成する必要があるという問題がある。As the substrate, a semiconductor substrate typified by a single crystal silicon wafer can be used instead of the quartz substrate. However, when a semiconductor substrate is used, there are problems that the light transmittance cannot be ensured and that an insulating film needs to be formed on the surface of the semiconductor substrate.
【００１６】珪素膜としては、非晶質珪素膜、微結晶珪
素膜を用いることができる。特に、水素の含有量を極力
減らした非晶質珪素膜を用いることは有効である。ま
た、非晶質珪素膜中の水素を人為的に減らすために、非
晶質珪素膜に対して３００〜５００℃の温度で３０分〜
２時間程度の加熱処理を施し、膜中からの水素の離脱を
促進させることは非常に有効である。結晶化の加熱処理
は、この水素出しの加熱処理の後に行えばよい。An amorphous silicon film or a microcrystalline silicon film can be used as the silicon film. In particular, it is effective to use an amorphous silicon film in which the hydrogen content is reduced as much as possible. In addition, in order to artificially reduce hydrogen in the amorphous silicon film, the temperature of the amorphous silicon film is 300 to 500 ° C. for 30 minutes to 30 minutes.
It is very effective to perform heat treatment for about 2 hours to promote the desorption of hydrogen from the film. The heat treatment for crystallization may be performed after the heat treatment for discharging hydrogen.
【００１７】珪素の結晶化を助長する金属元素として
は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉ
ｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類
の元素を用いることができる。Metal elements that promote crystallization of silicon include Fe, Co, Ni, Ru, Rh, Pd, Os and I.
One or more kinds of elements selected from r, Pt, Cu and Au can be used.
【００１８】上記金属元素の中で特にＮｉ（ニッケル）
を用いることがその効果の大きさと再現性の高さから好
ましい。Among the above metal elements, Ni (nickel) is particularly preferable.
It is preferable to use the above because of its large effect and high reproducibility.
【００１９】本明細書で開示する発明においては、珪素
膜を結晶化またはその結晶性を助長させる加熱処理の温
度として、８００℃〜１１００℃の温度を用いることが
好ましい。また、出発膜として非晶質珪素膜を用いた場
合には、この加熱処理の温度を、出発膜である非晶質珪
素膜の結晶化温度の２００℃以上とすることが好まし
い。In the invention disclosed in this specification, it is preferable to use a temperature of 800 ° C. to 1100 ° C. as the temperature of the heat treatment for crystallizing the silicon film or promoting its crystallinity. When an amorphous silicon film is used as the starting film, the temperature of this heat treatment is preferably 200 ° C. or higher which is the crystallization temperature of the starting film, the amorphous silicon film.
【００２０】非晶質珪素膜の結晶化温度は、珪素膜の成
膜方法や成膜条件によって異なる。なお、低い温度でも
加熱時間を長くすれば結晶化するので、この結晶化の始
まる温度の明確な境界が存在する訳でない。例えば、６
００℃、２４時間の加熱によってようやく結晶化する非
晶質珪素膜でも、５９０℃、９６時間の加熱処理を行え
ば、完全な結晶性珪素膜に変成することができる。The crystallization temperature of the amorphous silicon film varies depending on the method of forming the silicon film and the film forming conditions. It should be noted that even if the temperature is low, crystallization will occur if the heating time is lengthened, so that there is no clear boundary of the temperature at which crystallization begins. For example, 6
Even an amorphous silicon film which is finally crystallized by heating at 00 ° C. for 24 hours can be transformed into a completely crystalline silicon film by performing heat treatment at 590 ° C. for 96 hours.
【００２１】そこで、本明細書においては、１２時間の
加熱処理において全体が結晶化する温度を結晶化温度と
定義するものとする。またここでいう全体が結晶化する
とは、全体の８０％以上が結晶成分に変成した状態のこ
とをいう。また、この全体が結晶化した状態として、ラ
マン分光法による計測で、非晶質成分のスペクトルがほ
とんど見られなくなり、結晶成分のスペクトルが顕著に
なった状態を挙げることもできる。Therefore, in this specification, the temperature at which the whole is crystallized in the heat treatment for 12 hours is defined as the crystallization temperature. Further, the phrase "whole crystallized" as used herein means that 80% or more of the whole is transformed into crystal components. Further, as a state in which the whole is crystallized, a state in which the spectrum of the amorphous component is hardly seen and the spectrum of the crystal component becomes remarkable by the measurement by Raman spectroscopy can be mentioned.
【００２２】成膜法や成膜条件にもよるが、一般的に
は、非晶質珪素膜の結晶化温度は５８０℃〜６２０℃と
なる。Generally, the crystallization temperature of the amorphous silicon film is 580 ° C. to 620 ° C., though it depends on the film forming method and film forming conditions.
【００２３】本明細書で開示する発明において、珪素の
結晶化を助長する金属元素を非晶質珪素膜に接して保持
させる方法としては、この金属元素を含んだ溶液を非晶
質珪素膜の表面に塗布する方法が最適である。In the invention disclosed in this specification, as a method of holding a metal element that promotes crystallization of silicon in contact with the amorphous silicon film, a solution containing this metal element is added to the amorphous silicon film. The method of applying to the surface is most suitable.
【００２４】この方法を用いると、溶液中における金属
元素の濃度を調整することで、最終的に珪素膜中に存在
する金属元素の濃度を調整することができる。珪素膜中
に存在する金属元素の濃度は、１×１０15〜５×１０19
原子ｃｍ-3、好ましくは、１×１０16〜５×１０17原子
ｃｍ-3程度の濃度にすることが必要である。このために
は、上記溶液を用いた方法は非常に有用なものとなる。
なお、金属元素の濃度は、ＳＩＭＳ（２次イオン分析方
法）で計測された最小値として定義される。By using this method, by adjusting the concentration of the metal element in the solution, the concentration of the metal element finally present in the silicon film can be adjusted. The concentration of the metal element present in the silicon film is 1 × 10 15 to 5 × 10 19
It is necessary to set the concentration to about atomic cm −3 , preferably about 1 × 10 16 to 5 × 10 17 atomic cm −3 . For this purpose, the method using the above solution becomes very useful.
The concentration of the metal element is defined as the minimum value measured by SIMS (secondary ion analysis method).
【００２５】また、この溶液を用いた方法を用いると、
非晶質珪素膜の表面に均一に金属元素を接して保持させ
得ることが判明している。これは、金属元素の層または
金属元素を含んだ層を均一に非晶質珪素膜に接して存在
させることができることを意味する。このことは、局部
的に金属元素が集中して存在することを防ぐ意味で非常
に重要なこととなる。Further, when the method using this solution is used,
It has been found that the metal element can be uniformly held in contact with the surface of the amorphous silicon film. This means that the layer of the metal element or the layer containing the metal element can be uniformly present in contact with the amorphous silicon film. This is very important in preventing localized concentration of metallic elements.
【００２６】金属元素としてニッケルを利用する場合
は、ニッケル化合物である臭化ニッケル、酢酸ニッケ
ル、蓚酸ニッケル、炭酸ニッケル、塩化ニッケル、沃化
ニッケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッケ
ル、ニッケルアセチルアセトネ−ト、４−シクロヘキシ
ル酪酸ニッケル、酸化ニッケル、水酸化ニッケル、２−
エチルヘキサン酸ニッケルからから選ばれた少なくとも
１種類のものを主成分とする溶液を用いることができ
る。When nickel is used as a metal element, nickel compounds such as nickel bromide, nickel acetate, nickel oxalate, nickel carbonate, nickel chloride, nickel iodide, nickel nitrate, nickel sulfate, nickel formate, and nickel acetylacetone are used. -To, nickel 4-cyclohexylbutyrate, nickel oxide, nickel hydroxide, 2-
A solution containing at least one selected from nickel ethylhexanoate as a main component can be used.
【００２７】また、ニッケルを無極性溶媒である、ベン
ゼン、トルエン、キシレン、四塩化炭素、クロロホル
ム、エ−テル、トリクロロエチレン、フロンに含ませた
ものを用いることもできる。It is also possible to use nickel containing nickel in a non-polar solvent such as benzene, toluene, xylene, carbon tetrachloride, chloroform, ether, trichloroethylene or freon.
【００２８】また金属元素としてＦｅ（鉄）を用いる場
合、鉄塩として知られている材料、例えば臭化第１鉄
（ＦｅＢｒ2 ６Ｈ2 Ｏ）、臭化第２鉄（ＦｅＢｒ3 ６Ｈ
2 Ｏ）、酢酸第２鉄（Ｆｅ（Ｃ2 Ｈ3 Ｏ2)3xＨ2 Ｏ）、
塩化第１鉄（ＦｅＣｌ2 ４Ｈ2Ｏ）、塩化第２鉄（Ｆｅ
Ｃｌ3 ６Ｈ2 Ｏ）、フッ化第２鉄（ＦｅＦ3 ３Ｈ2
Ｏ）、硝酸第２鉄（Ｆｅ（ＮＯ3)3 ９Ｈ2 Ｏ）、リン酸
第１鉄（Ｆｅ3 （ＰＯ4)2 ８Ｈ2 Ｏ）、リン酸第２鉄
（ＦｅＰＯ4 ２Ｈ2 Ｏ）から選ばれた少なくとも一種類
のものを主成分として用いることができる。When Fe (iron) is used as the metal element, materials known as iron salts such as ferrous bromide (FeBr 2 6H 2 O) and ferric bromide (FeBr 3 6H) are used.
2 O), ferric acetate (Fe (C 2 H 3 O 2 ) 3 x H 2 O),
Ferrous chloride (FeCl 2 4H 2 O), ferric chloride (Fe
Cl 3 6H 2 O), ferric fluoride (FeF 3 3H 2
O), ferric nitrate (Fe (NO 3 ) 3 9H 2 O), ferrous phosphate (Fe 3 (PO 4 ) 2 8H 2 O), ferric phosphate (FePO 4 2H 2 O) At least one selected kind can be used as a main component.
【００２９】また金属元素としてＣｏ（コバルト）を用
いる場合、その化合物としてコバルト塩として知られて
いる材料、例えば臭化コバルト（ＣｏＢｒ６Ｈ2 Ｏ）、
酢酸コバルト（Ｃｏ（Ｃ2 Ｈ3 Ｏ2)2 ４Ｈ2 Ｏ）、塩化
コバルト（ＣｏＣｌ2 ６Ｈ2Ｏ）、フッ化コバルト（Ｃ
ｏＦ2 xＨ2 Ｏ）、硝酸コバルト（Ｃｏ（Ｎｏ3)2 ６Ｈ
2 Ｏ）から選ばれたものを主成分として用いることがで
きる。When Co (cobalt) is used as the metal element, a material known as a cobalt salt is used as the compound, for example, cobalt bromide (CoBr6H 2 O),
Cobalt acetate (Co (C 2 H 3 O 2 ) 2 4H 2 O), cobalt chloride (CoCl 2 6H 2 O), cobalt fluoride (C
oF 2 xH 2 O), cobalt nitrate (Co (No 3 ) 2 6H
Those selected from 2 O) can be used as the main component.
【００３０】金属元素としてＲｕ（ルテニウム）を用い
る場合、その化合物としてルテニウム塩として知られて
いる材料、例えば塩化ルテニウム（ＲｕＣｌ3 Ｈ2 Ｏ）
を用いることができる。When Ru (ruthenium) is used as the metal element, a material known as a ruthenium salt is used as its compound, for example, ruthenium chloride (RuCl 3 H 2 O).
Can be used.
【００３１】金属元素してＲｈ（ロジウム）を用いる場
合、その化合物としてロジウム塩として知られている材
料、例えば塩化ロジウム（ＲｈＣｌ3 ３Ｈ2 Ｏ）を用い
ることができる。When Rh (rhodium) is used as the metal element, a material known as a rhodium salt, for example, rhodium chloride (RhCl 3 3H 2 O) can be used as the compound.
【００３２】金属元素としてＰｄ（パラジウム）を用い
る場合、その化合物としてパラジウム塩として知られて
いる材料、例えば塩化パラジウム（ＰｄＣｌ2 ２Ｈ2
Ｏ）を用いることができる。When Pd (palladium) is used as the metal element, a material known as a palladium salt is used as the compound, for example, palladium chloride (PdCl 2 2H 2
O) can be used.
【００３３】金属元素としてＯｓ（オスニウム）を用い
る場合、その化合物としてオスニウム塩として知られて
いる材料、例えば塩化オスニウム（ＯｓＣｌ3 ）を用い
ることができる。When Os (osnium) is used as the metal element, a material known as an osnium salt, for example, osnium chloride (OsCl 3 ) can be used as the compound.
【００３４】金属元素としてＩｒ（イリジウム）を用い
る場合、その化合物としてイリジウム塩として知られて
いる材料、例えば三塩化イリジウム（ＩｒＣｌ3 ３Ｈ2
Ｏ）、四塩化イリジウム（ＩｒＣｌ4 ）から選ばれた材
料を主成分としたものを用いることができる。When Ir (iridium) is used as the metal element, a material known as an iridium salt, for example, iridium trichloride (IrCl 3 3H 2 ) is used as the compound.
O) or iridium tetrachloride (IrCl 4 ) may be used as a main component.
【００３５】金属元素としてＰｔ（白金）を用いる場
合、その化合物として白金塩として知られている材料、
例えば塩化第二白金（ＰｔＣｌ4 ５Ｈ2 Ｏ）を用いるこ
とができる。When Pt (platinum) is used as the metal element, a material known as a platinum salt as its compound,
For example, platinum chloride (PtCl 4 5H 2 O) can be used.
【００３６】金属元素としてＣｕ（銅）を用いる場合、
その化合物として酢酸第二銅（Ｃｕ（ＣＨ3 ＣＯＯ）
2 ）、塩化第二銅（ＣｕＣｌ2 ２Ｈ2 Ｏ）、硝酸第二銅
（Ｃｕ（ＮＯ3)2 ３Ｈ2 Ｏ）から選ばれた材料を用いる
ことができる。When Cu (copper) is used as the metal element,
Cupric acetate (Cu (CH 3 COO)) as the compound
2 ), cupric chloride (CuCl 2 2H 2 O), cupric nitrate (Cu (NO 3 ) 2 3H 2 O) can be used.
【００３７】金属元素として金を用いる場合、その化合
物として三塩化金（ＡｕＣｌ3 xＨ2 Ｏ）、塩化金塩
（ＡｕＨＣｌ4 ４Ｈ2 Ｏ）から選ばれた材料を用いるこ
とができる。When gold is used as the metal element, a material selected from gold trichloride (AuCl 3 xH 2 O) and gold chloride salt (AuHCl 4 4H 2 O) can be used as the compound.
【００３８】またこれら金属元素の濃度を調整するため
に、以上示した材料を適当な溶媒で希釈することは有効
である。また以上のような溶液に界面活性剤を含ませる
ことは有効である。界面活性剤を利用すると非晶質珪素
膜の表面に金属元素を分散させて存在させる効果を高め
ることができる。Further, in order to adjust the concentrations of these metal elements, it is effective to dilute the materials shown above with an appropriate solvent. Further, it is effective to add a surfactant to the above solution. The use of the surfactant can enhance the effect of dispersing and existing the metal element on the surface of the amorphous silicon film.
【００３９】[0039]
【作用】珪素の結晶化を助長する金属元素を用い、さら
に結晶性珪素膜を得るための加熱処理を８００℃〜１１
００℃という高温で行うことで、短い加熱処理におい
て、高い結晶性を有した結晶性珪素膜を得ることができ
る。また、このような高温で加熱処理を行うことで、金
属元素が珪素膜中において局部的に集中して存在してし
まうことを防ぐことができる。[Function] Using a metal element that promotes crystallization of silicon, a heat treatment for obtaining a crystalline silicon film is performed at 800 ° C to 11 ° C.
By performing at a high temperature of 00 ° C., a crystalline silicon film having high crystallinity can be obtained in a short heat treatment. Further, by performing the heat treatment at such a high temperature, it is possible to prevent the metal element from being locally concentrated in the silicon film.
【００４０】[0040]
〔実施例１〕図１に本実施例の作製工程を示す。本実施
例は、石英基板上に結晶性珪素膜を形成するものであ
る。まず、石英基板１０１上に下地膜として酸化珪素膜
１０２を３０００Åの厚さに成膜する。この酸化珪素膜
１０２は、後に石英基板中から珪素膜中に不純物が拡散
しないようにするために成膜される。次に減圧熱ＣＶＤ
法により、非晶質珪素膜１０３を５００Åの厚さに成膜
する。（図１（Ａ））[Embodiment 1] FIG. 1 shows a manufacturing process of this embodiment. In this embodiment, a crystalline silicon film is formed on a quartz substrate. First, a silicon oxide film 102 is formed as a base film on the quartz substrate 101 to a thickness of 3000 Å. This silicon oxide film 102 is formed in order to prevent impurities from diffusing from the quartz substrate into the silicon film later. Next, low pressure thermal CVD
The amorphous silicon film 103 is formed to a thickness of 500 Å by the method. (Fig. 1 (A))
【００４１】次に非晶質珪素膜の表面に所定の濃度に調
整したニッケル酢酸塩溶液を塗布する。そしてニッケル
酢酸塩溶液の水膜１０５を形成する。（図１（Ｂ））Next, a nickel acetate solution adjusted to a predetermined concentration is applied to the surface of the amorphous silicon film. Then, the water film 105 of the nickel acetate solution is formed. (Fig. 1 (B))
【００４２】その後スピナー１０４を用いてスピンコー
トを行う。また同時に余分なニッケル酢酸塩溶液を吹き
飛ばす。こうして、非晶質珪素膜１０３の表面にニッケ
ル元素が接して保持された状態とする。なお、ニッケル
酢酸塩溶液中におけるニッケル元素の濃度は、最終的に
珪素膜中に存在するニッケル元素の濃度が１×１０15〜
５×１０19原子ｃｍ-3以下となるようにする必要があ
る。After that, spin coating is performed using the spinner 104. At the same time, the excess nickel acetate solution is blown off. Thus, the nickel element is brought into contact with and held on the surface of the amorphous silicon film 103. The concentration of the nickel element in the nickel acetate solution is such that the concentration of the nickel element finally present in the silicon film is 1 × 10 15 to
It should be 5 × 10 19 atoms cm −3 or less.
【００４３】こうして図１（Ｃ）に示す状態を得る。こ
の状態において、非晶質珪素膜１０３の表面には、ニッ
ケル元素が接して保持された状態となっている。そして
９５０℃の温度で４時間の加熱処理を行う。加熱処理の
終了後、７００℃の温度まで０．５℃／分の冷却速度で
徐冷する。ここで徐冷を行うのは、珪素膜中に応力が残
留することを抑制するためである。Thus, the state shown in FIG. 1C is obtained. In this state, the nickel element is in contact with and held on the surface of the amorphous silicon film 103. Then, heat treatment is performed at a temperature of 950 ° C. for 4 hours. After completion of the heat treatment, it is gradually cooled to a temperature of 700 ° C. at a cooling rate of 0.5 ° C./min. The gradual cooling is performed here to suppress the residual stress in the silicon film.
【００４４】この加熱処理を行うことによって、非晶質
珪素膜１０３を結晶性珪素膜１０６に変成することがで
きる。（図１（Ｄ））By performing this heat treatment, the amorphous silicon film 103 can be transformed into the crystalline silicon film 106. (Fig. 1 (D))
【００４５】ここで行われる加熱処理温度は、非晶質珪
素膜１０３の結晶化温度よりもはるかに高い温度である
ことが重要である。このような高い温度とすることで、
４時間程度の短い時間で結晶性珪素膜を得ることがで
き、またその結晶性を極めて高いものとすることができ
る。また、結晶化の助長に寄与したニッケル元素を膜中
に分散させることができ、局部的に高密度のトラップ準
位が形成されることを防ぐことができる。なお、実験に
よれば、本実施例に示す非晶質珪素膜の結晶化温度は約
５９０度であることが判明している。It is important that the temperature of the heat treatment performed here is much higher than the crystallization temperature of the amorphous silicon film 103. With such a high temperature,
A crystalline silicon film can be obtained in a short time of about 4 hours, and its crystallinity can be made extremely high. Further, the nickel element that has contributed to the promotion of crystallization can be dispersed in the film, and it is possible to prevent local formation of a high-density trap level. Experiments have revealed that the crystallization temperature of the amorphous silicon film shown in this embodiment is about 590 degrees.
【００４６】このような高い温度で加熱処理を加えるこ
とによって、非常に高い結晶性を有する結晶性珪素膜を
得ることができる。一般に石英基板上に形成された非晶
質珪素膜を９００℃程度の加熱によって結晶化する技術
が知られている。本実施例において得られる結晶性珪素
膜１０６は、上記公知の石英基板を用いる技術によって
得られる結晶性珪素膜に比較して高い結晶性を有してい
る。これは、珪素の結晶化を助長する金属元素を利用す
ることの効果である。By performing the heat treatment at such a high temperature, a crystalline silicon film having extremely high crystallinity can be obtained. Generally, a technique is known in which an amorphous silicon film formed on a quartz substrate is crystallized by heating at about 900 ° C. The crystalline silicon film 106 obtained in this embodiment has higher crystallinity than the crystalline silicon film obtained by the technique using the above-mentioned known quartz substrate. This is an effect of utilizing a metal element that promotes crystallization of silicon.
【００４７】〔実施例２〕本実施例は、実施例１に示す
工程において、ニッケル元素の代わりに銅元素を用いた
場合の例である。ここでは、酢酸第二銅（Ｃｕ（ＣＨ3
ＣＯＯ）2 ）を用いて非晶質珪素膜の表面にニッケル元
素を接して保持させた状態とする。実施例１と同様の加
熱処理を行い結晶性珪素膜を得る。なお、溶液中におけ
る銅元素の濃度は、実施例１のニッケル元素の場合と同
様なものとすればよい。[Embodiment 2] This embodiment is an example in which a copper element is used in place of the nickel element in the process shown in the first embodiment. Here, cupric acetate (Cu (CH 3
COO) 2 ) is used to bring the nickel element into contact with and hold it on the surface of the amorphous silicon film. The same heat treatment as in Example 1 is performed to obtain a crystalline silicon film. The concentration of the copper element in the solution may be the same as that of the nickel element of Example 1.
【００４８】〔実施例３〕本実施例では、本明細書に開
示する発明を利用してＮチャネル型の薄膜トンジスタを
作製する例を示す。まず実施例１に示す工程に従って、
ガラス基板上に結晶性珪素膜を形成する。そして、この
結晶性珪素膜をパターニングすることにより、図２
（Ａ）に示すような状態を得る。[Embodiment 3] In this embodiment, an example of manufacturing an N-channel type thin film transistor using the invention disclosed in this specification will be described. First, according to the steps shown in Example 1,
A crystalline silicon film is formed on a glass substrate. Then, by patterning this crystalline silicon film, as shown in FIG.
The state as shown in (A) is obtained.
【００４９】図２（Ａ）に示す状態においては、石英基
板２０１上に下地膜２０２として酸化珪素膜が３０００
Åの厚さに成膜されており、さらに薄膜トランジスタの
活性層を構成する結晶性珪素膜でなる島状の半導体層２
０３が形成されている。In the state shown in FIG. 2A, a silicon oxide film 3000 is formed as a base film 202 on the quartz substrate 201.
The island-shaped semiconductor layer 2 is formed to have a thickness of Å and is made of a crystalline silicon film that constitutes an active layer of a thin film transistor.
03 is formed.
【００５０】図２（Ａ）に示す状態を得たら、ゲイト絶
縁膜を構成する酸化珪素膜２０４を１０００Åの厚さに
成膜する。成膜方法は、プラズマＣＶＤ法による方法を
用いればよい。そして、Ｐ（リン）を含んだＮ型の微結
晶珪素膜を減圧熱ＣＶＤ法で成膜する。そしてこのＮ型
の微結晶珪素膜をパターニングすることにより、ゲイト
電極２０５を形成する。こうして図２（Ｂ）に示す状態
を得る。After obtaining the state shown in FIG. 2A, a silicon oxide film 204 forming a gate insulating film is formed to a thickness of 1000 Å. A plasma CVD method may be used as the film forming method. Then, an N-type microcrystalline silicon film containing P (phosphorus) is formed by the low pressure thermal CVD method. Then, the gate electrode 205 is formed by patterning the N-type microcrystalline silicon film. Thus, the state shown in FIG. 2B is obtained.
【００５１】ここでは珪素を用いてゲイト電極２０５を
構成したが、耐熱性の高い金属材料やそのシリサイドを
用いてもよい。また金属と半導体の多層構造を採用して
もよい。Although the gate electrode 205 is made of silicon here, a metal material having high heat resistance or its silicide may be used. Also, a multi-layer structure of metal and semiconductor may be adopted.
【００５２】次に活性層中にソース領域とドレイン領域
とを形成するために、図２（Ｃ）に示すようにＰ（リ
ン）イオンの注入を行う。ここでは、Ｐイオンを注入す
るが、Ｐチャネル型の薄膜トランジスタを得るのであれ
ば、Ｂ（ボロン）イオンを注入すればよい。Next, in order to form a source region and a drain region in the active layer, P (phosphorus) ion implantation is performed as shown in FIG. 2 (C). Although P ions are implanted here, B (boron) ions may be implanted if a P-channel thin film transistor is to be obtained.
【００５３】ここでは、Ｐイオンをプラズマドーピング
法で注入する。この工程において、ゲイト電極がマスク
となって、２０６と２０８に示される領域にＰイオンが
注入される。またチャネル形成領域２０７が自己整合的
に形成される。その後、注入されたイオンの衝撃で非晶
質化した２０６と２０８に示される領域の結晶化と注入
されたＰイオンの活性化のために９５０℃、２時間の加
熱処理を行う。Here, P ions are implanted by the plasma doping method. In this step, P ions are implanted into the regions indicated by 206 and 208 using the gate electrode as a mask. In addition, the channel formation region 207 is formed in a self-aligned manner. After that, heat treatment is performed at 950 ° C. for 2 hours for crystallization of regions 206 and 208 which are amorphized by the impact of the implanted ions and activation of the implanted P ions.
【００５４】この加熱処理の代わりにレーザー光の照射
を行ってもよい。また８００〜１１０℃の温度で加熱し
ながらのレーザー光の照射を行ってもよい。またレーザ
ー光を照射する代わりに強光（例えば赤外光）を照射す
るのでもよい。Irradiation with laser light may be performed instead of this heat treatment. Moreover, you may perform irradiation of a laser beam, heating at the temperature of 800-110 degreeC. Instead of irradiating with laser light, intense light (eg, infrared light) may be radiated.
【００５５】次に図２（Ｄ）に示すように、層間絶縁膜
として酸化珪素膜２０９をプラズマＣＶＤ法で成膜す
る。そして、コンタクトホールの形成を行い、ソース電
極２１０とドレイン電極２１１を形成する。この電極は
チタンで構成される。こうして、Ｎチャネル型の薄膜ト
ランジスタが完成される。Next, as shown in FIG. 2D, a silicon oxide film 209 is formed as an interlayer insulating film by the plasma CVD method. Then, contact holes are formed, and a source electrode 210 and a drain electrode 211 are formed. This electrode is composed of titanium. Thus, the N-channel type thin film transistor is completed.
【００５６】本実施例で作製される薄膜トランジスタ
は、ガラス基板上に６００℃程度の温度で形成される結
晶性珪素膜を用いた薄膜トランジスタに比較して、大き
な移動度と小さなＯＦＦ電流特性を有している。The thin film transistor manufactured in this example has a large mobility and a small OFF current characteristic as compared with a thin film transistor using a crystalline silicon film formed at a temperature of about 600 ° C. on a glass substrate. ing.
【００５７】移動度が大きいのは、高い結晶性を得られ
ることによって、キャリアの移動度が高くなるからであ
る。また、小さなＯＦＦ電流特性が得られるのは、トラ
ップ準位の密度が小さくなることによって、トラップ準
位を経由して移動するキャリアの数が少なくなることに
よる。The reason why the mobility is high is that the mobility of carriers is increased by obtaining high crystallinity. Further, the reason why a small OFF current characteristic is obtained is that the number of carriers moving via the trap level decreases due to the decrease in the trap level density.
【００５８】薄膜トランジスタにおけるＯＦＦ電流は、
薄膜トランジスタのＯＦＦ動作時（ゲイト電極に逆バイ
アスが加えられた状態）において、ソース／ドレイン間
に流れてしまう電流のことをいう。The OFF current in the thin film transistor is
It refers to the current that flows between the source and drain during the OFF operation of the thin film transistor (in the state where the gate electrode is reverse biased).
【００５９】ＯＦＦ電流が流れてしまう原因は、特公平
３─３８７５５号公報に記載されているように、チャネ
ル形成領域とドレイン領域の界面近傍において、トラッ
プ準位を介して、キャリアが移動してしまうことに起因
する。従って、活性層を構成する結晶性珪素膜の結晶性
を高め、トラップ準位密度を下げることによって、ＯＦ
Ｆ電流の値を小さくすることができる。The reason why the OFF current flows is that carriers move through the trap level near the interface between the channel forming region and the drain region, as described in Japanese Patent Publication No. 3-38555. It is due to being lost. Therefore, by increasing the crystallinity of the crystalline silicon film forming the active layer and decreasing the trap level density, the OF
The F current value can be reduced.
【００６０】〔比較例〕ここで示す比較例の作製工程
は、実施例１に示す工程において、基板としてガラス基
板を用い、結晶化のための加熱処理を５５０℃の温度で
行うことにより結晶性珪素膜を得、さらにこの結晶性珪
素膜を用いて薄膜トランジスタを作製する例である。Comparative Example In the manufacturing process of the comparative example shown here, in the process shown in Example 1, a glass substrate was used as the substrate, and heat treatment for crystallization was performed at a temperature of 550 ° C. This is an example in which a silicon film is obtained and a thin film transistor is further manufactured using this crystalline silicon film.
【００６１】図１及び図２を用いて本比較例の作製工程
を説明する。ここでは、基板１０１としてガラス基板を
用いる。そしてまずこのガラス基板１０１上に下地膜と
して酸化珪素膜１０２を３０００Åの厚さに成膜する。
さらに非晶質珪素膜１０３を減圧熱ＣＶＤ法で５００Å
の厚さに成膜する。こうして図１（Ａ）に示す状態を得
る。The manufacturing process of this comparative example will be described with reference to FIGS. Here, a glass substrate is used as the substrate 101. Then, first, a silicon oxide film 102 is formed as a base film on the glass substrate 101 to a thickness of 3000 Å.
Further, the amorphous silicon film 103 is reduced to 500 Å by low pressure thermal CVD method.
To a film thickness. In this way, the state shown in FIG.
【００６２】次に実施例１と同様の条件で酢酸ニケッル
塩溶液を塗布し、スピナー１０４を用いてスピンコート
を行う。（図１（Ｂ））Then, a nickel acetate salt solution is applied under the same conditions as in Example 1, and spin coating is performed using the spinner 104. (Fig. 1 (B))
【００６３】こうして図１（Ｃ）に示す状態を得る。こ
の状態において、非晶質珪素膜１０３の表面に接してニ
ッケル元素が保持された状態となる。Thus, the state shown in FIG. 1C is obtained. In this state, the nickel element is held in contact with the surface of the amorphous silicon film 103.
【００６４】図１（Ｃ）に示す状態で、５５０℃、４時
間の加熱処理を行う。この工程におおて、ニッケル元素
の作用によって、結晶性珪素膜１０６を得ることができ
る。（図１（Ｄ））In the state shown in FIG. 1C, heat treatment is performed at 550 ° C. for 4 hours. In this step, the crystalline silicon film 106 can be obtained by the action of nickel element. (Fig. 1 (D))
【００６５】次に結晶性珪素膜をパターニングすること
により、薄膜トランジスタの活性層を構成する。この状
態を図２（Ａ）に示す。図２（Ａ）に示す状態におい
て、２０１がガラス基板であり、２０２が下地膜の酸化
珪素膜であり、２０３が薄膜トランジスタの活性層であ
る。Next, the crystalline silicon film is patterned to form the active layer of the thin film transistor. This state is shown in FIG. In the state shown in FIG. 2A, 201 is a glass substrate, 202 is a base silicon oxide film, and 203 is an active layer of a thin film transistor.
【００６６】次にゲイト絶縁膜を構成するＮ型の微結晶
珪素膜を成膜し、パターニングを施すことにより、ゲイ
ト電極２０５を形成する。こうして図２（Ｂ）に示す状
態を得る。Next, an N-type microcrystalline silicon film forming a gate insulating film is formed and patterned to form a gate electrode 205. Thus, the state shown in FIG. 2B is obtained.
【００６７】次にＰ（リン）イオンの注入をプラズマド
ーピング法でもって行い、ソース領域２０６とドレイン
領域２０８、さらにチャネル形成領域２０７を自己整合
的に形成する。さらにレーザー光の照射を行うことによ
り、ソース領域とドレイン領域の再結晶化と活性化とを
行う。（図２（Ｃ））Then, P (phosphorus) ions are implanted by a plasma doping method to form the source region 206, the drain region 208, and the channel forming region 207 in a self-aligned manner. Further, by irradiating the laser light, the source region and the drain region are recrystallized and activated. (Fig. 2 (C))
【００６８】さらに層間絶縁膜２０９をプラズマＣＶＤ
法で成膜し、コンタクトホールの形成を行った後にソー
ス電極２１０とドレイン電極２１１とを形成し、薄膜ト
ランジスタを完成させる。Further, the interlayer insulating film 209 is formed by plasma CVD.
Then, a source electrode 210 and a drain electrode 211 are formed, and a thin film transistor is completed.
【００６９】この比較例の薄膜トランジスタの移動度
は、実施例１に示す薄膜トランジスタの６０〜７０％程
度を有している。しかし、ＯＦＦ電流特性に関しては、
実施例１に示す薄膜トランジスタに対して問題とならな
い程度に悪いものとなる。このＯＦＦ電流特性を改善す
るためには、オフセットゲイト構造やＬＤＤ構造といっ
た特殊な構造が必要とされる。The mobility of the thin film transistor of this comparative example is about 60 to 70% of that of the thin film transistor shown in the first embodiment. However, regarding the OFF current characteristic,
It is so bad that it does not cause a problem with respect to the thin film transistor shown in the first embodiment. In order to improve this OFF current characteristic, a special structure such as an offset gate structure or an LDD structure is required.
【００７０】また、本比較例に示す薄膜トランジスタ
は、素子毎の特性のバラツキが著しく大きいという問題
がある。この原因は以下のような理由によるものである
と考えられる。本実施例に示す薄膜トランジスタの活性
層をＴＥＭ（透過型電子顕微鏡）で観察すると、ニッケ
ル元素が集中して存在していることが確認される。周知
のように、半導体中に金属元素が局所的に集中して存在
していれば、そこで高密度のトラップ準位を形成する。
そしてこのような高密度のトラップ準位の存在は、デバ
イスの劣化や動作の不安定さの要因となる。このような
理由で本実施例に示す薄膜トランジスタは、素子間の特
性に大きなバラツキがあるものとなってします。Further, the thin film transistor shown in this comparative example has a problem that there is a great variation in characteristics among devices. The cause is considered to be as follows. When the active layer of the thin film transistor shown in this example is observed with a TEM (transmission electron microscope), it is confirmed that nickel element is concentrated and present. As is well known, if metal elements are locally concentrated in a semiconductor, a high-density trap level is formed there.
The existence of such a high-density trap level causes deterioration of the device and instability of operation. For this reason, the thin film transistor shown in this example has large variations in characteristics between elements.
【００７１】これに対して、実施例１に示す工程で作製
された薄膜トランジスタは、素子毎のバラツキが非常に
小さいという特徴を有している。また、実施例１に示す
工程で作製された薄膜トランジスタの活性層をＴＥＭ
（透過型電子顕微鏡）によって観察すると、ニッケル元
素の局所的な集中がほとんど見られない。このことは、
素子毎のバラツキが小さいことを裏付ける。このニッケ
ル元素の局所的な集中がほとんど見られないのは、９５
０℃という高い加熱によって、ニッケル元素が珪素膜中
において分散してしまうためであると考えられる。On the other hand, the thin film transistor manufactured by the process shown in the embodiment 1 is characterized in that the variations among the elements are very small. In addition, the active layer of the thin film transistor manufactured by the process shown in Example 1 was TEM.
When observed with a (transmission electron microscope), local concentration of nickel element is hardly seen. This is
This proves that the variation between elements is small. It is 95 that the local concentration of this nickel element is hardly seen.
It is considered that the nickel element is dispersed in the silicon film by heating as high as 0 ° C.
【００７２】〔実施例４〕本実施例は実施例１に示す工
程によって、図１（Ｄ）に示す結晶性珪素膜１０６を
得、さらにレーザー光の照射を行い、その結晶性を高め
る構成に関する。図１（Ｄ）に示す状態における結晶性
珪素膜１０７は、その膜中に少しではあるが非晶質成分
を含んでいる。[Embodiment 4] This embodiment relates to a structure in which the crystalline silicon film 106 shown in FIG. 1D is obtained by the process shown in Embodiment 1 and further irradiated with laser light to enhance its crystallinity. . The crystalline silicon film 107 in the state shown in FIG. 1D contains a small amount of an amorphous component in the film.
【００７３】この非晶質成分は、さらに加熱処理を加え
ることにより消滅させることができる。即ち、さらに加
熱処理を加えることで、より結晶性を高めたものとする
ことができる。しかし、この加熱処理はさらに数時間を
要するものでり、生産性を考慮した場合、好ましい手段
とはいえない。This amorphous component can be eliminated by further applying heat treatment. That is, the crystallinity can be further improved by further applying heat treatment. However, this heat treatment requires several hours more, and is not a preferable means when productivity is taken into consideration.
【００７４】そこで本実施例においては、実施例１に示
す工程において、図１（Ｄ）に示す状態を得た後、さら
にレーザー光の照射を行い、その結晶性を高めることを
特徴とする。Therefore, the present embodiment is characterized in that in the step shown in the embodiment 1, after obtaining the state shown in FIG. 1D, laser light is further irradiated to enhance the crystallinity thereof.
【００７５】照射するレーザー光としては、紫外領域の
波長を有するエキシマレーザー光を用いることが好まし
い。ここでは、波長２４８ｎｍのＫｒＦエキシマレーザ
ーを用いる。また照射エネルギー密度は３００〜４００
ｍＪ／ｃｍ2 とする。As the laser light for irradiation, it is preferable to use excimer laser light having a wavelength in the ultraviolet region. Here, a KrF excimer laser with a wavelength of 248 nm is used. The irradiation energy density is 300 to 400.
mJ / cm 2 .
【００７６】本実施例に示すように、加熱によって一端
結晶化された結晶性珪素膜に対して、レーザー光を照射
することで、その結晶性を高めることができる。そして
その効果は、高い再現性でもって得ることができる。As shown in this embodiment, the crystallinity can be increased by irradiating the crystalline silicon film, which is once crystallized by heating, with laser light. And the effect can be obtained with high reproducibility.
【００７７】ここでは、レーザー光を用いる例を示した
が、赤外光等の強光を照射するのでもよい。Although the example using the laser light is shown here, strong light such as infrared light may be irradiated.
【００７８】〔実施例５〕本実施例は、１枚の石英基板
上に周辺回路をも一体化した構造を有するアクティブマ
トリクス型の液晶表示装置に関する。以下、本実施例の
アクティブマトリクス回路を得る作製工程について、図
３を用いて説明する。[Embodiment 5] This embodiment relates to an active matrix type liquid crystal display device having a structure in which peripheral circuits are also integrated on one quartz substrate. Hereinafter, a manufacturing process for obtaining the active matrix circuit of this embodiment will be described with reference to FIGS.
【００７９】図において、左側に周辺論理回路の薄膜ト
ランジスタ（周辺回路ＴＦＴと記す）の作製工程を、右
側にアクティブマトリクス回路の薄膜トランジスタ（画
素ＴＦＴと記す）の作製工程を、それぞれ示す。In the figure, the left side shows a manufacturing process of a thin film transistor of a peripheral logic circuit (referred to as peripheral circuit TFT), and the right side shows a manufacturing process of a thin film transistor of an active matrix circuit (referred to as a pixel TFT).
【００８０】まず、石英基板３０１上に下地酸化膜３０
２として厚さ１０００〜３０００Åの酸化珪素膜を形成
する。この酸化珪素膜の形成方法としては、酸素雰囲気
中でのスパッタ法やプラズマＣＶＤ法を用いればよい。First, the base oxide film 30 is formed on the quartz substrate 301.
As 2, a silicon oxide film having a thickness of 1000 to 3000 Å is formed. As a method of forming this silicon oxide film, a sputtering method in an oxygen atmosphere or a plasma CVD method may be used.
【００８１】その後、プラズマＣＶＤ法や減圧熱ＣＶＤ
法によって非晶質珪素膜を５００Åの厚さに成膜する。
さらに実施例１に示した方法と同様の方法により、非晶
質珪素膜の表面に珪素の結晶化を助長する金属元素であ
るニッケルを接して保持させる。After that, a plasma CVD method or a low pressure thermal CVD method is used.
By the method, an amorphous silicon film is formed to a thickness of 500 Å.
Further, nickel, which is a metal element that promotes crystallization of silicon, is held in contact with the surface of the amorphous silicon film by a method similar to the method shown in Example 1.
【００８２】次に９００℃、４時間の加熱処理を行うこ
とにより、非晶質珪素膜を結晶性珪素膜に変成する。こ
の加熱処理の後に、レーザー光の照射や強光の照射によ
って、さらに結晶性を高めてもよい。Next, a heat treatment is performed at 900 ° C. for 4 hours to transform the amorphous silicon film into a crystalline silicon film. After this heat treatment, the crystallinity may be further increased by irradiation with laser light or irradiation with intense light.
【００８３】次に得られた結晶性珪素膜をエッチングし
て、島状の周辺駆動回路の薄膜トランジスタ（図では周
辺回路ＴＦＴと記す）の活性層３０３（Ｐチャネル型Ｔ
ＦＴ用）、３０４（Ｎチャネル型ＴＦＴ用）と、マトリ
クス回路の薄膜トランジスタ（図では画素ＴＦＴと記
す）の活性層３０５を形成する。Next, the obtained crystalline silicon film is etched to form an active layer 303 (P-channel type T) of a thin film transistor (indicated as a peripheral circuit TFT in the figure) of an island-shaped peripheral drive circuit.
FT), 304 (for N-channel TFT), and the active layer 305 of the thin film transistor (referred to as pixel TFT in the drawing) of the matrix circuit are formed.
【００８４】さらに、酸素雰囲気中でのスパッタ法によ
って、厚さ５００〜２０００Åの酸化珪素膜でなるゲイ
ト絶縁膜３０６を形成する。ゲイト絶縁膜の形成方法と
しては、プラズマＣＶＤ法を用いてもよい。プラズマＣ
ＶＤ法によって酸化珪素膜を形成する場合には、原料ガ
スとして、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ
2 ）とモンシラン（ＳｉＨ4 ）を用いることが好まし
い。Further, a gate insulating film 306 made of a silicon oxide film having a thickness of 500 to 2000 Å is formed by a sputtering method in an oxygen atmosphere. A plasma CVD method may be used as a method for forming the gate insulating film. Plasma C
When the silicon oxide film is formed by the VD method, nitrous oxide (N 2 O) or oxygen (O 2 ) is used as a source gas.
2 ) and monsilane (SiH 4 ) are preferably used.
【００８５】その後、厚さ２０００Å〜５μｍ、好まし
くは２０００〜６０００Åの多結晶シリコン膜（導電性
を高めるためＰ（リン）を含有する）を減圧熱ＣＶＤ法
によって基板全面に形成する。そして、これをエッチン
グして、ゲイト電極３０７、３０８、３０９を形成す
る。（図３（Ａ））After that, a polycrystalline silicon film (containing P (phosphorus) for enhancing conductivity) having a thickness of 2000 Å to 5 μm, preferably 2000 to 6000 Å is formed on the entire surface of the substrate by the low pressure thermal CVD method. Then, this is etched to form gate electrodes 307, 308, 309. (Fig. 3 (A))
【００８６】その後、イオンドーピング法によって、全
ての島状活性層に、ゲイト電極をマスクとして自己整合
的にフォスフィン（ＰＨ3 ）をドーピングガスとしてＰ
（リン）を注入する。ドーズ量は１×１０12〜５×１０
13原子／ｃｍ2 とする。この結果、弱いＮ型領域３１
０、３１１、３１２が形成される。（図３（Ｂ））After that, by ion doping, phosphine (PH 3 ) is used as a doping gas in a self-aligning manner on all the island-shaped active layers using the gate electrode as a mask.
Inject (phosphorus). Dose amount is 1 × 10 12 to 5 × 10
It is set to 13 atoms / cm 2 . As a result, the weak N-type region 31
0, 311, 312 are formed. (FIG. 3 (B))
【００８７】次に、Ｐチャネル型薄膜トランジスタの活
性層３０３を覆うフォトレジストのマスク３１３を形成
する。また同時に画素薄膜トランジスタの活性層３０５
のうち、ゲイト電極に平行にゲイト電極３０９の端から
３μｍ離れた部分までを覆うフォトレジストのマスク３
１４を形成する。Next, a photoresist mask 313 covering the active layer 303 of the P-channel type thin film transistor is formed. At the same time, the active layer 305 of the pixel thin film transistor
Of the mask 3 of the photoresist which covers the portion 3 μm away from the end of the gate electrode 309 in parallel with the gate electrode 3
14 is formed.
【００８８】そして、再び、イオンドーピング法によっ
て、フォスフィンをドーピングガスとしてＰ（リン）イ
オンを注入する。この時、レジストマスク３１３と３１
４の下にはＰ（リン）イオンは注入されない。Then, again, P (phosphorus) ions are implanted by the ion doping method using phosphine as a doping gas. At this time, the resist masks 313 and 31
No P (phosphorus) ions are implanted under 4.
【００８９】この結果、強いＮ型領域（ソース／ドレイ
ン）３１５、３１６が形成される。この工程において、
画素薄膜トランジスタの活性層３０５の弱いＮ型領域３
１２のうち、マスク３１４に覆われていた領域３１７
（図３（Ｄ）参照）はＰ（リン）が注入されず、弱いＮ
型のままとなる。（図３（Ｃ））As a result, strong N-type regions (source / drain) 315 and 316 are formed. In this process,
Weak N-type region 3 of active layer 305 of pixel thin film transistor
Region 317 of 12 covered by mask 314
(Refer to FIG. 3D), P (phosphorus) is not injected and weak N
It remains the mold. (Fig. 3 (C))
【００９０】次に、Ｎチャネル型薄膜トランジスタの活
性層３０４、３０５をフォトレジストのマスク３１８で
覆い、ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、
イオンドーピング法により、島状領域１０３にＢ（ボロ
ン）を注入する。ドーズ量は５×１０14〜８×１０15原
子／ｃｍ2 とする。このドーピングでは、Ｂのドーズ量
が図３（Ｃ）におけるＰのドーズ量を上回るため、先に
形成されていた弱いＮ型領域３１０は強いＰ型領域３１
９に反転する。Next, the active layers 304 and 305 of the N-channel type thin film transistor are covered with a photoresist mask 318, and diborane (B 2 H 6 ) is used as a doping gas.
B (boron) is implanted into the island region 103 by the ion doping method. The dose amount is 5 × 10 14 to 8 × 10 15 atoms / cm 2 . In this doping, since the dose amount of B exceeds the dose amount of P in FIG. 3C, the weak N-type region 310 formed earlier is stronger than the strong P-type region 31.
Invert to 9.
【００９１】以上のドーピングにより、強いＮ型領域
（ソース／ドレイン）３１５、３１６、強いＰ型領域
（ソース／ドレイン）３１９、弱いＮ型領域（低濃度不
純物領域）３１７が形成される。本実施例では、低濃度
不純物領域３１７の幅ｘは、フォトレジストのマスク１
１４の大きさより約３μｍとなる。この低濃度不純物領
域３１７のドレイン領域側はＬＤＤ領域として機能す
る。（図３（Ｄ））By the above doping, strong N-type regions (source / drain) 315 and 316, strong P-type regions (source / drain) 319, and weak N-type regions (low-concentration impurity regions) 317 are formed. In this embodiment, the width x of the low-concentration impurity region 317 is set to the mask 1 of the photoresist.
It becomes about 3 μm from the size of 14. The drain region side of the low concentration impurity region 317 functions as an LDD region. (Fig. 3 (D))
【００９２】その後、９００℃の温度で２時間の加熱処
理を施すことにより、ドーピングによるダメージを回復
させる。また同時にドーピング不純物を活性化させる。
その後、全面に層間絶縁物３２０として、プラズマＣＶ
Ｄ法によって酸化珪素膜を厚さ５０００Åの厚さに成膜
する。これは、窒化珪素膜あるいは酸化珪素膜と窒化珪
素膜の多層膜であってもよい。そして、層間絶縁物３２
０をウェットエッチング法によってエッチングして、ソ
ース／ドレインにコンタクトホールを形成する。Thereafter, heat treatment is performed at a temperature of 900 ° C. for 2 hours to recover the damage due to the doping. At the same time, the doping impurities are activated.
After that, plasma CV is formed on the entire surface as an interlayer insulator 320.
A silicon oxide film is formed to a thickness of 5000Å by the D method. This may be a silicon nitride film or a multilayer film of a silicon oxide film and a silicon nitride film. And the interlayer insulator 32
0 is etched by a wet etching method to form contact holes in the source / drain.
【００９３】そして、スパッタ法によって、厚さ４００
０Åのチタン膜を形成し、これをエッチングして、周辺
回路の電極・配線３２１、３２２、３２３を形成する。
また同時に画素薄膜トランジスタの電極・配線３２４、
３２５を形成する。さらに、プラズマＣＶＤ法によっ
て、厚さ２０００Åの窒化珪素膜３２６をパッシベーシ
ョン膜として形成する。そしてこれをエッチングして、
画素薄膜トランジスタの電極３２５に達するコンタクト
ホールを形成する。最後に、スパッタ法で成膜した厚さ
１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエッ
チングして、画素電極３２７を形成する。このようにし
て、周辺回路とアクティブマトリクス回路を一体化して
形成することができる。（図３（Ｅ））Then, a thickness of 400 is obtained by the sputtering method.
A 0Å titanium film is formed and etched to form electrodes / wirings 321, 322, 323 of the peripheral circuit.
At the same time, the electrode / wiring 324 of the pixel thin film transistor,
325 is formed. Further, a silicon nitride film 326 having a thickness of 2000 Å is formed as a passivation film by the plasma CVD method. And then etching this,
A contact hole reaching the electrode 325 of the pixel thin film transistor is formed. Finally, an ITO (indium tin oxide) film having a thickness of 1500 Å formed by a sputtering method is etched to form a pixel electrode 327. In this way, the peripheral circuit and the active matrix circuit can be integrally formed. (Fig. 3 (E))
【００９４】〔実施例６〕本実施例は、実施例１に示す
工程において、非晶質珪素膜１０３の代わりに微結晶珪
素膜を用いることを特徴とする。微結晶珪素膜を成膜す
るには、原料ガスとしてジシランを用いた減圧熱ＣＶＤ
法を用いればよい。本実施例の場合、加熱処理によって
非晶質珪素膜を結晶性珪素膜に変成するのではなく、加
熱処理によって、微結晶珪素膜の結晶性を助長させ、さ
らに結晶性の高い結晶性珪素膜を得ることになる。[Embodiment 6] This embodiment is characterized in that a microcrystalline silicon film is used in place of the amorphous silicon film 103 in the step shown in the embodiment 1. To form a microcrystalline silicon film, low pressure thermal CVD using disilane as a source gas
Method may be used. In the case of this embodiment, the amorphous silicon film is not transformed into a crystalline silicon film by heat treatment, but the crystallinity of the microcrystalline silicon film is promoted by the heat treatment, and the crystalline silicon film having higher crystallinity is obtained. You will get
【００９５】[0095]
【発明の効果】本明細書で開示する発明を利用すること
で、非常に結晶性の優れた結晶性珪素膜を得ることがで
きる。特に、 ・珪素の結晶化を助長する金属元素を利用することで、
高い結晶性を得ることができる。 ・珪素の結晶化を助長する金属元素を利用することで、
結晶化の時間を短いものとすることができる。 ・８００℃〜１１００℃という高温で加熱処理を行うこ
とによって、金属元素が局部的に集中して存在してしま
うことを防ぐことができる。 ・高い結晶性を有しているが故に高い移動度を有する薄
膜トランジスタを構成することができる。 ・高い結晶性を有しており、かつ金属元素の集中がない
ので、ＯＦＦ電流値の低い薄膜トランジスタを構成する
ことができる。By utilizing the invention disclosed in this specification, a crystalline silicon film having extremely excellent crystallinity can be obtained. In particular, by using a metal element that promotes crystallization of silicon,
High crystallinity can be obtained. -By using a metal element that promotes crystallization of silicon,
The crystallization time can be shortened. By performing the heat treatment at a high temperature of 800 ° C. to 1100 ° C., it is possible to prevent the metal element from being locally concentrated. -A thin film transistor having high mobility due to its high crystallinity can be constructed. -Since it has high crystallinity and there is no concentration of metal elements, a thin film transistor with a low OFF current value can be constructed.
【図１】 実施例における結晶性珪素膜の作製工程を示
す。FIG. 1 shows a process of manufacturing a crystalline silicon film in an example.
【図２】 実施例における薄膜トランジスタの作製工程
を示す。2A to 2D show steps of manufacturing a thin film transistor in an example.
【図３】 実施例における薄膜トランジスタの作製工程
を示す。3A to 3C show steps of manufacturing a thin film transistor in an example.
１０１、２０１ 石英基板（ま
たはガラス基板） ３０１ 石英基板 １０２、２０２、３０２ 下地膜（酸化
珪素膜） １０３ 非晶質珪素膜 １０４ スピナー １０５ ニッケル酢酸
塩溶液の水膜 １０７ 結晶性珪素膜 ２０３、３０３、３０４、３０５ 活性層 ２０４、３０６ ゲイト絶縁膜 ２０５、３０７、３０８、３０９ ゲイト電極 ２０６ ソース領域 ２０７ チャネル形成
領域 ２０８ ドレイン領域 ２０９、３２０ 層間絶縁膜 ２１０ ソース電極 ２１１ ドレイン電極 ３１ 実施例の薄膜ト
ランジスタの特性 ３２ 比較例た薄膜ト
ランジスタの特性 ３１０、３１５、３１６ ソース／ドレ
イン領域 ３１７ 低濃度不純物
領域 ３１３ レジストマス
ク ３１４ レジストマス
ク ３１８ レジストマス
ク ３２１、３２２、３２３、３２４ 電極 ３２５ 電極 ３２６ パッシベーシ
ョン膜 ３２７ ＩＴＯ電極
（画素電極）101, 201 quartz substrate (or glass substrate) 301 quartz substrate 102, 202, 302 base film (silicon oxide film) 103 amorphous silicon film 104 spinner 105 water film of nickel acetate solution 107 crystalline silicon film 203, 303, 304, 305 Active layer 204, 306 Gate insulating film 205, 307, 308, 309 Gate electrode 206 Source region 207 Channel forming region 208 Drain region 209, 320 Interlayer insulating film 210 Source electrode 211 Drain electrode 31 Characteristics of thin film transistor of the embodiment 32 Characteristics of Comparative Thin Film Transistor 310, 315, 316 Source / Drain Region 317 Low Concentration Impurity Region 313 Resist Mask 314 Resist Mask 318 Resist Mask 321, 322, 323, 324 Electrode 325 Electrode 3 6 passivation film 327 ITO electrodes (pixel electrodes)
Claims (5)
結晶化を助長する金属元素を接して保持させる工程と、 ８００℃〜１１００℃の温度で加熱処理を施し、前記珪
素膜を結晶性珪素膜に変成するまたは前記珪素膜の結晶
性を助長する工程と、 を有することを特徴とする半導体の作製方法。1. A step of holding a metal element that promotes crystallization of silicon in contact with a silicon film formed on a quartz substrate, and a heat treatment at a temperature of 800 ° C. to 1100 ° C. to obtain the silicon film. And a step of transforming the crystalline silicon into a crystalline silicon film or promoting crystallinity of the silicon film.
結晶化を助長する金属元素を含んだ溶液を塗布する工程
と、 ８００℃〜１１００℃の温度で加熱処理を施し、前記珪
素膜を結晶性珪素膜に変成するまたは前記珪素膜の結晶
性を助長する工程と、 を有することを特徴とする半導体の作製方法。2. A step of applying a solution containing a metal element that promotes crystallization of silicon onto a silicon film formed on a quartz substrate, and a heat treatment at a temperature of 800 ° C. to 1100 ° C., And a step of converting the silicon film into a crystalline silicon film or promoting the crystallinity of the silicon film.
珪素の結晶化を助長する金属元素を接して保持させる工
程と、 前記非晶質珪素膜の結晶化温度より２００℃以上高い温
度で加熱処理を行い、前記非晶質珪素膜を結晶性珪素膜
に変成する工程と、 を有することを特徴とする半導体の作製方法。3. A step of contacting and holding a metal element for promoting crystallization of silicon on an amorphous silicon film formed on a quartz substrate, and 200 ° C. above the crystallization temperature of the amorphous silicon film. And a step of transforming the amorphous silicon film into a crystalline silicon film by performing heat treatment at a high temperature as described above.
晶化を助長する金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒ
ｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選
ばれた一種または複数種類の元素が用いられることを特
徴とする半導体の作製方法。4. The metal element for promoting crystallization of silicon according to claim 1, wherein Fe, Co, Ni and R are used.
A method for manufacturing a semiconductor, wherein one or more kinds of elements selected from u, Rh, Pd, Os, Ir, Pt, Cu, and Au are used.
結晶性珪素膜に対してレーザー光または強光の照射を行
うことを特徴とする半導体の作製方法。5. A method for manufacturing a semiconductor according to claim 1, wherein the obtained crystalline silicon film is irradiated with laser light or strong light.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15997695A JP4322969B2 (en) | 1995-06-02 | 1995-06-02 | Method for producing crystalline silicon film |
| TW085106282A TW383502B (en) | 1995-06-01 | 1996-05-27 | Method of manufacturing semiconductor device |
| TW089116560A TW463378B (en) | 1995-06-01 | 1996-05-27 | Method of manufacturing semiconductor device |
| TW091202787U TW529773U (en) | 1995-06-01 | 1996-05-27 | Semiconductor device |
| KR1019960019941A KR100369918B1 (en) | 1995-06-01 | 1996-06-01 | Semiconductor device manufacturing method |
| CNB961104864A CN1146015C (en) | 1995-06-01 | 1996-06-01 | Method for making semiconductor device |
| US09/026,049 US6635900B1 (en) | 1995-06-01 | 1998-02-19 | Semiconductor film having a single-crystal like region with no grain boundary |
| US09/190,408 US6331475B1 (en) | 1995-01-12 | 1998-10-23 | Method and manufacturing semiconductor device |
| KR1019990017303A KR100326886B1 (en) | 1995-06-01 | 1999-05-14 | Method of manufacturing semiconductor device |
| KR1020030006234A KR100433359B1 (en) | 1995-06-01 | 2003-01-30 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15997695A JP4322969B2 (en) | 1995-06-02 | 1995-06-02 | Method for producing crystalline silicon film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330227A true JPH08330227A (en) | 1996-12-13 |
| JP4322969B2 JP4322969B2 (en) | 2009-09-02 |
Family
ID=15705292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15997695A Expired - Lifetime JP4322969B2 (en) | 1995-01-12 | 1995-06-02 | Method for producing crystalline silicon film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4322969B2 (en) |
-
1995
- 1995-06-02 JP JP15997695A patent/JP4322969B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4322969B2 (en) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6210997B1 (en) | Semiconductor device and method for manufacturing the same | |
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| US5612250A (en) | Method for manufacturing a semiconductor device using a catalyst | |
| US6589824B2 (en) | Process for fabricating semiconductor device | |
| US7485553B2 (en) | Process for manufacturing a semiconductor device | |
| US5879974A (en) | Method of manufacturing a semiconductor device | |
| JP4802364B2 (en) | Semiconductor layer doping method, thin film semiconductor device manufacturing method, and semiconductor layer resistance control method | |
| US20090075460A1 (en) | Process for fabricating semiconductor device | |
| KR100381304B1 (en) | A semiconductor device | |
| JPH0758339A (en) | Semiconductor device and its production | |
| KR100322655B1 (en) | Manufacturing method of semiconductor device and crystalline silicon semiconductor | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| JP4376331B2 (en) | Method for manufacturing semiconductor device | |
| US6090646A (en) | Method for producing semiconductor device | |
| KR100433359B1 (en) | Method of manufacturing a semiconductor device | |
| US6331475B1 (en) | Method and manufacturing semiconductor device | |
| JP3472160B2 (en) | Method for manufacturing semiconductor device | |
| JP3768260B2 (en) | Transfer gate circuit | |
| JP2809152B2 (en) | Method for manufacturing thin film transistor | |
| JP4322969B2 (en) | Method for producing crystalline silicon film | |
| JP4145963B2 (en) | Semiconductor device manufacturing method | |
| JP3533477B2 (en) | Method of forming polysilicon film | |
| JP3973960B2 (en) | Method for manufacturing semiconductor device | |
| KR100314705B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH08330228A (en) | Manufacture of semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061024 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061219 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |