JPH08316971A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH08316971A JPH08316971A JP1179496A JP1179496A JPH08316971A JP H08316971 A JPH08316971 A JP H08316971A JP 1179496 A JP1179496 A JP 1179496A JP 1179496 A JP1179496 A JP 1179496A JP H08316971 A JPH08316971 A JP H08316971A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- slot
- communication
- speed
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【解決手段】 発信源終端システム１２から通信網１０
を経由して宛先終端システム１４へデータのセルを送信
するセル交換式デジタル通信網で、入り通信１６を受信
し前記通信網１０を経由するセル１９の送信を制御する
通信制御装置１８において、複数のサブチェーンからな
り、各自が有する時間ポインタの速度により順序づけら
れ、最上位のサブチェーンは前記通信網１０の最高速度
のデータ通信速度に対応する最高速度の時間ポインタを
有し、最下位のサブチェーンは最低速度の時間ポインタ
を有するタイミングチェーンと、入力されたセルを前記
入力されたセルの通信速度に対応する速度の時間ポイン
タを有するサブチェーンのスロットへ格納するためのセ
ル格納手段と、前記時間ポインタによる選択時に対応す
るスロットからセルを転送するためのセル転送手段とを
備えたものである。 【効果】 少ないスロットつまり低コストで低速のデー
タ伝送を実現できる。
を経由して宛先終端システム１４へデータのセルを送信
するセル交換式デジタル通信網で、入り通信１６を受信
し前記通信網１０を経由するセル１９の送信を制御する
通信制御装置１８において、複数のサブチェーンからな
り、各自が有する時間ポインタの速度により順序づけら
れ、最上位のサブチェーンは前記通信網１０の最高速度
のデータ通信速度に対応する最高速度の時間ポインタを
有し、最下位のサブチェーンは最低速度の時間ポインタ
を有するタイミングチェーンと、入力されたセルを前記
入力されたセルの通信速度に対応する速度の時間ポイン
タを有するサブチェーンのスロットへ格納するためのセ
ル格納手段と、前記時間ポインタによる選択時に対応す
るスロットからセルを転送するためのセル転送手段とを
備えたものである。 【効果】 少ないスロットつまり低コストで低速のデー
タ伝送を実現できる。
Description
【０００１】
【発明の属する技術分野】この発明は、デジタル通信網
における通信制御装置に関するものである。特に、セル
交換式デジタル通信網における通信制御、スケジューリ
ング（予定）、及び動的速度制御のための低コストで実
現できる通信制御装置に関するものである。
における通信制御装置に関するものである。特に、セル
交換式デジタル通信網における通信制御、スケジューリ
ング（予定）、及び動的速度制御のための低コストで実
現できる通信制御装置に関するものである。
【０００２】
【従来の技術】非同期伝送モード（ＡＴＭ）通信網等の
セル交換式デジタル通信網を経由するデータ通信におい
ては、交換ノードつまりリンクがデータを処理する能力
に重い負担をかけるような集合速度で、多数の発信源が
広範にわたる速度でデータセルを該通信網の交換ノード
つまりリンクを通して送るときに問題が生じる。通信網
のノードが処理して他のノードに送ることのできるよう
な速度を上回る速度でデータがノードに到達するときに
は、そのノードにおいて輻輳が起きる。そのとき余剰の
データはそのノードのバッファー記憶装置に蓄積されて
ゆくが、その記憶装置は到着速度と処理・送信速度との
差の速度で充填される。輻輳が長時間にわたって続く
と、そのバッファー記憶装置は最大容量まで充填され、
それ以上の追加のデータは捨てられなければならなくな
る。
セル交換式デジタル通信網を経由するデータ通信におい
ては、交換ノードつまりリンクがデータを処理する能力
に重い負担をかけるような集合速度で、多数の発信源が
広範にわたる速度でデータセルを該通信網の交換ノード
つまりリンクを通して送るときに問題が生じる。通信網
のノードが処理して他のノードに送ることのできるよう
な速度を上回る速度でデータがノードに到達するときに
は、そのノードにおいて輻輳が起きる。そのとき余剰の
データはそのノードのバッファー記憶装置に蓄積されて
ゆくが、その記憶装置は到着速度と処理・送信速度との
差の速度で充填される。輻輳が長時間にわたって続く
と、そのバッファー記憶装置は最大容量まで充填され、
それ以上の追加のデータは捨てられなければならなくな
る。
【０００３】そのようなデータの損失をなるべく少なく
するために、過剰なデータが通信網に入るのを阻止又は
禁止するフローコントロールの速度方式が開示されてい
る。速度方式では、データが通信網に入ってゆくことの
できる速度が或る送信速度を超えないように制御され、
この送信速度は、通信網の輻輳を表す通信網からのフィ
ードバック信号を通じて調節される。そのような速度制
御方式が、シリシュエス・サセイ及びデビッド・ヒュー
ズによる「ＡＴＭ公開討論会通信管理仕様４.０版の草
稿版３．０」という題名の１９９５年４月のＡＴＭ公開
討論会文書＃９５−００１３Ｒ２(an ATM Forum docume
nt #95-0013R2 entitled "Draft Version 3.0 of ATM F
orum Traffic Management Specification Version 4.0"
authored by Shirish s. Sathaye and David Hughes,
April 1995)に記載されている。
するために、過剰なデータが通信網に入るのを阻止又は
禁止するフローコントロールの速度方式が開示されてい
る。速度方式では、データが通信網に入ってゆくことの
できる速度が或る送信速度を超えないように制御され、
この送信速度は、通信網の輻輳を表す通信網からのフィ
ードバック信号を通じて調節される。そのような速度制
御方式が、シリシュエス・サセイ及びデビッド・ヒュー
ズによる「ＡＴＭ公開討論会通信管理仕様４.０版の草
稿版３．０」という題名の１９９５年４月のＡＴＭ公開
討論会文書＃９５−００１３Ｒ２(an ATM Forum docume
nt #95-0013R2 entitled "Draft Version 3.0 of ATM F
orum Traffic Management Specification Version 4.0"
authored by Shirish s. Sathaye and David Hughes,
April 1995)に記載されている。
【０００４】上記のフローコントロールの速度方式を実
施するにあたって重要な要素の一つは、発信源で生成さ
れた通信を遅延させ、フローコントロール方式で指定さ
れた速度より大きくない速度でその通信を形成する通信
制御装置である。そのような通信制御機能を具体化する
一つの道は、タイミングチェーンを使うことである。タ
イミングチェーンはスロットの列から成り、その各スロ
ットは最大リンク送信速度でデータの一つのセルを送る
のに必要な時間として定義される１セルタイムを表す。
現時間ポインタは、現在の時間を表すスロット即ち現ス
ロットを指してそのスロットのセルを送信させ、現時間
ポインタはセルタイム毎に１スロットだけ前進する。セ
ルが送信されるとき、セルタイム当たりＲセルという速
度より低いセル送信速度を制御するために、新しいセル
は現スロットから１／Ｒスロットだけ離れたスロットに
スケジューリング即ち予定される。つまり、そのセル
は、現時間から１／Ｒセルタイムに等しい時間だけ遅れ
た時間に送信されるように予定される。現時間ポインタ
が或るスロットに移動すると、そのスロットで待ち合わ
せしている全てのセルが送信適格となる。
施するにあたって重要な要素の一つは、発信源で生成さ
れた通信を遅延させ、フローコントロール方式で指定さ
れた速度より大きくない速度でその通信を形成する通信
制御装置である。そのような通信制御機能を具体化する
一つの道は、タイミングチェーンを使うことである。タ
イミングチェーンはスロットの列から成り、その各スロ
ットは最大リンク送信速度でデータの一つのセルを送る
のに必要な時間として定義される１セルタイムを表す。
現時間ポインタは、現在の時間を表すスロット即ち現ス
ロットを指してそのスロットのセルを送信させ、現時間
ポインタはセルタイム毎に１スロットだけ前進する。セ
ルが送信されるとき、セルタイム当たりＲセルという速
度より低いセル送信速度を制御するために、新しいセル
は現スロットから１／Ｒスロットだけ離れたスロットに
スケジューリング即ち予定される。つまり、そのセル
は、現時間から１／Ｒセルタイムに等しい時間だけ遅れ
た時間に送信されるように予定される。現時間ポインタ
が或るスロットに移動すると、そのスロットで待ち合わ
せしている全てのセルが送信適格となる。
【０００５】
【発明が解決しようとする課題】しかし、上記のタイミ
ングチェーンには、セルを長時間遅延させることを必要
とする低速度通信制御を支援するために高いコストを要
するという大きな問題がある。送信速度Ｒが小さいとき
には、１／Ｒは大きくなる。従って、タイミングチェー
ンは送信速度Ｒを制御するために多数のスロット、即ち
１／Ｒ個のスロットを必要とし、システムが非常に高価
となる。フルフレームビデオ等の高速データ通信に対し
て、低速データ通信は一般にテキストの送信に関連す
る。如何なる通信網もテキスト伝送及びビデオ送信の両
方をなるべく効率良く行えることが重要であり、且つ、
通信網が輻輳したときに発信源の送信速度を低下させる
能力を持っていることが重要である。
ングチェーンには、セルを長時間遅延させることを必要
とする低速度通信制御を支援するために高いコストを要
するという大きな問題がある。送信速度Ｒが小さいとき
には、１／Ｒは大きくなる。従って、タイミングチェー
ンは送信速度Ｒを制御するために多数のスロット、即ち
１／Ｒ個のスロットを必要とし、システムが非常に高価
となる。フルフレームビデオ等の高速データ通信に対し
て、低速データ通信は一般にテキストの送信に関連す
る。如何なる通信網もテキスト伝送及びビデオ送信の両
方をなるべく効率良く行えることが重要であり、且つ、
通信網が輻輳したときに発信源の送信速度を低下させる
能力を持っていることが重要である。
【０００６】この発明は、前述した問題点を解決するた
めになされたもので、低いコストで種々の通信を効率よ
く行うことができる通信制御装置を得ることを目的とす
る。
めになされたもので、低いコストで種々の通信を効率よ
く行うことができる通信制御装置を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係る通信制御
装置は、通信網により規定された値を上回らない速度で
発信源終端システムから前記通信網を経由して宛先終端
システムへデータのセルを送信するセル交換式デジタル
通信網で、入り通信を受信し前記通信網を経由するセル
の送信を制御する通信制御装置において、複数のサブチ
ェーンからなり、各サブチェーンは前記セルを受け入れ
る複数のスロットと、一つのスロットから次のスロット
へ所定速度で移動し所定のスロットに到達するとそのス
ロットのセルの転送が可能となる時間ポインタを有し、
各自が有する時間ポインタの速度により順序づけられ、
最上位のサブチェーンは前記通信網の最高速度のデータ
通信速度に対応する最高速度の時間ポインタを有し、最
下位のサブチェーンは前記通信網の最低速度のデータ通
信速度に対応する最低速度の時間ポインタを有するタイ
ミングチェーンと、入力されたセルを前記入力されたセ
ルの通信速度に対応する速度の時間ポインタを有するサ
ブチェーンのスロットへ格納するためのセル格納手段
と、前記時間ポインタによる選択時に対応するスロット
からセルを転送するためのセル転送手段とを備えたもの
である。
装置は、通信網により規定された値を上回らない速度で
発信源終端システムから前記通信網を経由して宛先終端
システムへデータのセルを送信するセル交換式デジタル
通信網で、入り通信を受信し前記通信網を経由するセル
の送信を制御する通信制御装置において、複数のサブチ
ェーンからなり、各サブチェーンは前記セルを受け入れ
る複数のスロットと、一つのスロットから次のスロット
へ所定速度で移動し所定のスロットに到達するとそのス
ロットのセルの転送が可能となる時間ポインタを有し、
各自が有する時間ポインタの速度により順序づけられ、
最上位のサブチェーンは前記通信網の最高速度のデータ
通信速度に対応する最高速度の時間ポインタを有し、最
下位のサブチェーンは前記通信網の最低速度のデータ通
信速度に対応する最低速度の時間ポインタを有するタイ
ミングチェーンと、入力されたセルを前記入力されたセ
ルの通信速度に対応する速度の時間ポインタを有するサ
ブチェーンのスロットへ格納するためのセル格納手段
と、前記時間ポインタによる選択時に対応するスロット
からセルを転送するためのセル転送手段とを備えたもの
である。
【０００８】また、この発明に係る通信制御装置は、前
記入力されたセルは遅延されて前記通信網へ送信され、
前記入力されたセルが転送されたサブチェーンのスロッ
トは前記入力されたセルが前記通信網へ送信されるまで
の遅延に対応するスロットとしたものである。
記入力されたセルは遅延されて前記通信網へ送信され、
前記入力されたセルが転送されたサブチェーンのスロッ
トは前記入力されたセルが前記通信網へ送信されるまで
の遅延に対応するスロットとしたものである。
【０００９】また、この発明に係る通信制御装置は、前
記セルは所定の許容されるデータ通信速度を有する特定
の種類のセル通信と関連しており、前記遅延は１／Ｒよ
り小さくはなく、このＲを前記通信網が前記特定の種類
のセル通信について規定するデータ通信速度としたもの
である。
記セルは所定の許容されるデータ通信速度を有する特定
の種類のセル通信と関連しており、前記遅延は１／Ｒよ
り小さくはなく、このＲを前記通信網が前記特定の種類
のセル通信について規定するデータ通信速度としたもの
である。
【００１０】また、この発明に係る通信制御装置は、サ
ブチェーンのスロットに格納されたセルを直上位のサブ
チェーンの時間ポインタが指し示すスロットの直前にあ
るスロットに転送する手段と、前記最高速度の時間ポイ
ンタにより選択されたセルを前記通信網に送信する手段
とを含むセル転送手段を備えたものである。
ブチェーンのスロットに格納されたセルを直上位のサブ
チェーンの時間ポインタが指し示すスロットの直前にあ
るスロットに転送する手段と、前記最高速度の時間ポイ
ンタにより選択されたセルを前記通信網に送信する手段
とを含むセル転送手段を備えたものである。
【００１１】また、この発明に係る通信制御装置は、前
記セルをスロットに待ち合わせて待ち行列を形成する手
段と、前記スロットから前記通信網への送信を待ち合わ
せて送信待ち行列を形成する手段とをさらに備えたもの
である。
記セルをスロットに待ち合わせて待ち行列を形成する手
段と、前記スロットから前記通信網への送信を待ち合わ
せて送信待ち行列を形成する手段とをさらに備えたもの
である。
【００１２】また、この発明に係る通信制御装置は、リ
ンクされたリストデータ構造を含む待ち行列を形成する
手段を備えたものである。
ンクされたリストデータ構造を含む待ち行列を形成する
手段を備えたものである。
【００１３】また、この発明に係る通信制御装置は、前
記リンクされたリストデータ構造が、仮想回線のリンク
されたリストを含み、その各項目はヘッダとテールとを
有し、仮想回線テーブルに一連の次仮想回線ポインタが
配列され、連続する仮想回線ポインタは連続する仮想回
線を指し、前記各スロットのテールポインタ及びヘッダ
ポインタはそれぞれ前記リンクされたリストの対応する
ヘッダ及びテールを指し、前記スロットの出力に対応す
るセルの待ち行列が仮想回線の待ち行列として実現さ
れ、簡単なポインタ操作で要素が待ち行列に付加され又
は二つの待ち行列が併合されるものである。
記リンクされたリストデータ構造が、仮想回線のリンク
されたリストを含み、その各項目はヘッダとテールとを
有し、仮想回線テーブルに一連の次仮想回線ポインタが
配列され、連続する仮想回線ポインタは連続する仮想回
線を指し、前記各スロットのテールポインタ及びヘッダ
ポインタはそれぞれ前記リンクされたリストの対応する
ヘッダ及びテールを指し、前記スロットの出力に対応す
るセルの待ち行列が仮想回線の待ち行列として実現さ
れ、簡単なポインタ操作で要素が待ち行列に付加され又
は二つの待ち行列が併合されるものである。
【００１４】また、この発明に係る通信制御装置は、前
記スロットに存する複数の優先待ち行列と、セルが対応
する優先待ち行列の末尾に置かれることとなるようにセ
ルをスロットに予定するための手段とを含む待ち行列を
形成する手段と、対応するサブチェーンのスロットに付
随する対応するポインタの前進に応じて、異なるスロッ
トに存する優先待ち行列の同じ優先順位に付随する送信
待ち行列の末尾にスロットの出力を鎖状につなぐ手段を
含む送信待ち行列を形成する手段とを備えたものであ
る。
記スロットに存する複数の優先待ち行列と、セルが対応
する優先待ち行列の末尾に置かれることとなるようにセ
ルをスロットに予定するための手段とを含む待ち行列を
形成する手段と、対応するサブチェーンのスロットに付
随する対応するポインタの前進に応じて、異なるスロッ
トに存する優先待ち行列の同じ優先順位に付随する送信
待ち行列の末尾にスロットの出力を鎖状につなぐ手段を
含む送信待ち行列を形成する手段とを備えたものであ
る。
【００１５】また、この発明に係る通信制御装置は、ス
ロットに存する数個の直列の優先待ち行列を含む待ち行
列を形成する手段と、直列の優先送信待ち行列を用いて
前記通信網へのセルの送信を待ち合わせするための手段
を含む送信待ち行列を形成する手段とを備えたものであ
る。
ロットに存する数個の直列の優先待ち行列を含む待ち行
列を形成する手段と、直列の優先送信待ち行列を用いて
前記通信網へのセルの送信を待ち合わせするための手段
を含む送信待ち行列を形成する手段とを備えたものであ
る。
【００１６】また、この発明に係る通信制御装置は、所
定の優先順位のセルを前記直列の優先待ち行列及び前記
直列の優先送信待ち行列の中の対応する位置に追加する
ための検索を促進する追加のポインタをさらに含み、次
の優先順位を指す前記追加のポインタを使って次の優先
順位の待ち行列のテールを直接発見し、これにより適当
な位置を発見するためにより高い優先順位のセルを全て
検索することを必要とせずに低い優先順位のセルを前記
直列の優先待ち行列及び前記直列の優先送信待ち行列に
付加し得るものである。
定の優先順位のセルを前記直列の優先待ち行列及び前記
直列の優先送信待ち行列の中の対応する位置に追加する
ための検索を促進する追加のポインタをさらに含み、次
の優先順位を指す前記追加のポインタを使って次の優先
順位の待ち行列のテールを直接発見し、これにより適当
な位置を発見するためにより高い優先順位のセルを全て
検索することを必要とせずに低い優先順位のセルを前記
直列の優先待ち行列及び前記直列の優先送信待ち行列に
付加し得るものである。
【００１７】また、この発明に係る通信制御装置は、二
重にリンクされたリスト構造を含む待ち行列を形成する
手段と、前記二重にリンクされたリスト構造は、既にタ
イミングチェーン内に存するセルの再予定を可能にする
ものである。
重にリンクされたリスト構造を含む待ち行列を形成する
手段と、前記二重にリンクされたリスト構造は、既にタ
イミングチェーン内に存するセルの再予定を可能にする
ものである。
【００１８】また、この発明に係る通信制御装置は、適
切なリンクを前記リストから除去し、新しいリンクを前
記リストに付加することによってタイミングチェーンか
らセルを取り戻すために前記二重にリンクされたリスト
構造に結合されたポインタをさらに含むものである。
切なリンクを前記リストから除去し、新しいリンクを前
記リストに付加することによってタイミングチェーンか
らセルを取り戻すために前記二重にリンクされたリスト
構造に結合されたポインタをさらに含むものである。
【００１９】さらに、この発明に係る通信制御装置は、
新しいデータ伝送速度値を使うことによって、前記通信
網を介して送られる通信量の調節を可能とするための手
段を有し、除去されたセルを再予定するための手段をさ
らに含むものである。
新しいデータ伝送速度値を使うことによって、前記通信
網を介して送られる通信量の調節を可能とするための手
段を有し、除去されたセルを再予定するための手段をさ
らに含むものである。
【００２０】
実施の形態１．この発明の実施の形態に係る通信制御装
置は、通信網により指定された値を上回らない速度でデ
ータのセルを発信源終端システムから宛先終端システム
へ送信するセル交換式デジタル通信網において、前記通
信網を経由するセル送信を制御するために、入り通信に
接続される通信制御装置において、記憶装置を有するＲ
ＡＭが設けられており、一連の記憶装置が、各々スロッ
トに分割されたタイミングサブチェーンを確立し、その
各スロットはセルを受け入れるようになっており、前記
ＲＡＭは数個の前記サブチェーンを有し、前記サブチェ
ーンの各々は、一つのスロットから次のスロットへ所定
速度で移動する時間ポインタを有し、前記ポインタがス
ロットに到達すると、そのスロットに存するセルの伝送
が可能になり、前記サブチェーンは、それに付随するポ
インタが駆動される速度により順序づけられており、前
記通信網が対処し得る最高のデータ通信速度に付随する
最高のポインタ速度は最高位のサブチェーンの象徴であ
り、前記通信網が対処し得る最低のデータ通信速度のた
めの最低のポインタ速度は最低位のサブチェーンの象徴
であり、ポインタにより選択されたスロットからのセル
の伝送を可能にするための手段が前記サブチェーンの各
々のための時間ポインタに結合されており、入りセル
を、その入りセルのデータ伝送速度に対応するポインタ
速度を有するサブチェーンのスロットに伝送するための
手段が設けられており、ポインタ選択時にセルを対応す
るスロットから伝送するための手段が設けられているこ
とを特徴とするものである。
置は、通信網により指定された値を上回らない速度でデ
ータのセルを発信源終端システムから宛先終端システム
へ送信するセル交換式デジタル通信網において、前記通
信網を経由するセル送信を制御するために、入り通信に
接続される通信制御装置において、記憶装置を有するＲ
ＡＭが設けられており、一連の記憶装置が、各々スロッ
トに分割されたタイミングサブチェーンを確立し、その
各スロットはセルを受け入れるようになっており、前記
ＲＡＭは数個の前記サブチェーンを有し、前記サブチェ
ーンの各々は、一つのスロットから次のスロットへ所定
速度で移動する時間ポインタを有し、前記ポインタがス
ロットに到達すると、そのスロットに存するセルの伝送
が可能になり、前記サブチェーンは、それに付随するポ
インタが駆動される速度により順序づけられており、前
記通信網が対処し得る最高のデータ通信速度に付随する
最高のポインタ速度は最高位のサブチェーンの象徴であ
り、前記通信網が対処し得る最低のデータ通信速度のた
めの最低のポインタ速度は最低位のサブチェーンの象徴
であり、ポインタにより選択されたスロットからのセル
の伝送を可能にするための手段が前記サブチェーンの各
々のための時間ポインタに結合されており、入りセル
を、その入りセルのデータ伝送速度に対応するポインタ
速度を有するサブチェーンのスロットに伝送するための
手段が設けられており、ポインタ選択時にセルを対応す
るスロットから伝送するための手段が設けられているこ
とを特徴とするものである。
【００２１】多数のスロットを使うという手段をとらず
に低速通信を支援するために、２次元タイミングチェー
ンシステムが提供される。一般に、入りセルの送信を、
このセルの流れに割り当てられている帯域幅に基づい
て、遅延させるために通信制御装置が使用される。入り
セルが単に遅延ラインに入れられる場合には、低速デー
タ通信については、そのセルが通信網に中継されるまで
の遅延の長さは非常に長くなり、多数のスロットと極端
に長い遅延ラインとが必要である。入り通信を効率良く
制御するために、この長い遅延ラインはいわゆるタイミ
ングサブチェーンに分割される。各サブチェーンは連続
する多数のスロットを有し、入りセルがその中に格納さ
れる。
に低速通信を支援するために、２次元タイミングチェー
ンシステムが提供される。一般に、入りセルの送信を、
このセルの流れに割り当てられている帯域幅に基づい
て、遅延させるために通信制御装置が使用される。入り
セルが単に遅延ラインに入れられる場合には、低速デー
タ通信については、そのセルが通信網に中継されるまで
の遅延の長さは非常に長くなり、多数のスロットと極端
に長い遅延ラインとが必要である。入り通信を効率良く
制御するために、この長い遅延ラインはいわゆるタイミ
ングサブチェーンに分割される。各サブチェーンは連続
する多数のスロットを有し、入りセルがその中に格納さ
れる。
【００２２】各サブチェーンに、スロットのセルを読み
出すためのそのサブチェーン専用のポインタを設け、サ
ブチェーンのためのポインタを、その前のサブチェーン
の速度より遅い速度で順に駆動してゆくことにより、高
速データ通信を処理しつつ同時に低速データ通信を処理
するのに必要なスロットの数を少なくすることができ
る。
出すためのそのサブチェーン専用のポインタを設け、サ
ブチェーンのためのポインタを、その前のサブチェーン
の速度より遅い速度で順に駆動してゆくことにより、高
速データ通信を処理しつつ同時に低速データ通信を処理
するのに必要なスロットの数を少なくすることができ
る。
【００２３】このシステムにより効果的に行われたの
は、分解能（resolution）は劣るけれども、高速セルよ
りも低い頻度で低速セルを読み出すことであった。各サ
ブチェーンのためのポインタを順により低い速度で移動
させてゆくことにより、より少ないスロットを使って、
この通信制御装置を通るセルの遅延を実現することがで
きる。
は、分解能（resolution）は劣るけれども、高速セルよ
りも低い頻度で低速セルを読み出すことであった。各サ
ブチェーンのためのポインタを順により低い速度で移動
させてゆくことにより、より少ないスロットを使って、
この通信制御装置を通るセルの遅延を実現することがで
きる。
【００２４】セルが格納されるスロットは、そのセルが
通信網に中継される前に通信制御装置が通常遅延させる
量により決定される。各セルは、所定のデータ伝送速度
で通信網を通して送信されるべきデータを表す。例え
ば、フルフレームビデオは１．５Ｍｂｐｓのデータ伝送
速度を必要とし、通信網が輻輳しているときにはテキス
ト通信は１０Ｋｂｐｓのデータ伝送速度まで低下させら
れなければならないことがある。セルが格納されるスロ
ットは、それが表す通信のデータ伝送速度に依存する。
このことは、スロット内のセルがそのサブチェーン全体
を通過するのに要する時間が１／Ｒセルタイム以上であ
るようなスロットを有するタイミングサブチェーンにセ
ルが入れられることを意味する。Ｒは、セルタイム当た
りのセル数という単位での送信速度を指す。Ｒは、通信
網を通してのこの通信の流れについての許容可能なデー
タ送信速度に依存する。種々の仮想回線について、Ｒは
この回線に割り当てられた帯域幅により異なる。セル交
換式デジタル通信網には２種類の接続がある。第１の接
続は、その接続が通信網を通じて確立されている全期間
を通じて一定の帯域幅を有する。第２の接続は、通信網
からのフィードバックにより変化し得る帯域幅を有す
る。いずれの場合にも、各々の入りセルがそれに付随す
る速度を有する。このようにして、各セルを一つのサブ
チェーンの適当なスロットに入れることができる。
通信網に中継される前に通信制御装置が通常遅延させる
量により決定される。各セルは、所定のデータ伝送速度
で通信網を通して送信されるべきデータを表す。例え
ば、フルフレームビデオは１．５Ｍｂｐｓのデータ伝送
速度を必要とし、通信網が輻輳しているときにはテキス
ト通信は１０Ｋｂｐｓのデータ伝送速度まで低下させら
れなければならないことがある。セルが格納されるスロ
ットは、それが表す通信のデータ伝送速度に依存する。
このことは、スロット内のセルがそのサブチェーン全体
を通過するのに要する時間が１／Ｒセルタイム以上であ
るようなスロットを有するタイミングサブチェーンにセ
ルが入れられることを意味する。Ｒは、セルタイム当た
りのセル数という単位での送信速度を指す。Ｒは、通信
網を通してのこの通信の流れについての許容可能なデー
タ送信速度に依存する。種々の仮想回線について、Ｒは
この回線に割り当てられた帯域幅により異なる。セル交
換式デジタル通信網には２種類の接続がある。第１の接
続は、その接続が通信網を通じて確立されている全期間
を通じて一定の帯域幅を有する。第２の接続は、通信網
からのフィードバックにより変化し得る帯域幅を有す
る。いずれの場合にも、各々の入りセルがそれに付随す
る速度を有する。このようにして、各セルを一つのサブ
チェーンの適当なスロットに入れることができる。
【００２５】要約すると、２次元タイミングチェーン
は、多数のスロットを使わずに非常に長い時間にわたっ
てセルを遅延させることのできる遅延ラインと見なすこ
とのできるものである。１実施の形態においては、２次
元タイミングチェーンは多数のスロットのサブチェーン
から成っており、そのサブチェーンの各々において１以
上のセルを待ち合わせさせることができる。各サブチェ
ーンは、それ自身の速度で前進するそれ自身の時間ポイ
ンタを有する。その時間ポインタが進むとき、最下位の
サブチェーンのスロットで待ち合わせしていたセルが上
位のサブチェーンのスロットへ移され、１番目つまり最
上位のサブチェーンのセルは送信待ち行列に移され、そ
こから送信される。２次元タイミングチェーンは、指定
された如何なる制御精度でも、従来の1次元のタイミン
グチェーンよりはるかに少ないスロットを使って低速通
信制御を支援することができる。優先通信スケジューリ
ング及び動的速度制御も２次元タイミングチェーンで容
易に支援され得る。
は、多数のスロットを使わずに非常に長い時間にわたっ
てセルを遅延させることのできる遅延ラインと見なすこ
とのできるものである。１実施の形態においては、２次
元タイミングチェーンは多数のスロットのサブチェーン
から成っており、そのサブチェーンの各々において１以
上のセルを待ち合わせさせることができる。各サブチェ
ーンは、それ自身の速度で前進するそれ自身の時間ポイ
ンタを有する。その時間ポインタが進むとき、最下位の
サブチェーンのスロットで待ち合わせしていたセルが上
位のサブチェーンのスロットへ移され、１番目つまり最
上位のサブチェーンのセルは送信待ち行列に移され、そ
こから送信される。２次元タイミングチェーンは、指定
された如何なる制御精度でも、従来の1次元のタイミン
グチェーンよりはるかに少ないスロットを使って低速通
信制御を支援することができる。優先通信スケジューリ
ング及び動的速度制御も２次元タイミングチェーンで容
易に支援され得る。
【００２６】詳しく述べると、ＡＴＭ通信網において、
通信制御装置に数個のタイミングサブチェーンが設けら
れ、その各タイミングサブチェーンは、セルが待ち合わ
せさせられるスロットを有するとともに、スロットにお
けるセルの読み出しを指定するポインタを有する。この
通信制御装置は、低速データ通信のために多数のスロッ
トを設ける必要を解消し、同時に、低速データ通信用の
ポインタを高速データ通信用のポインタよりも遅い速度
で動かすことによって高速データ通信を処理する必要を
解消する。１実施の形態においては、遠いスロットにつ
いては時間ポインタをますます遅く動かすようにするこ
とによって、現時間から遠く離れたスロットについての
タイムスケールを拡大することにより、このことが達成
される。ポインタが或るスロットにあるとき、このスロ
ットで待ち合わせをしているセルは一つ上の上位のサブ
チェーンに移され、最上位のサブチェーンの中のセル
は、付随のポインタにより選択されたときに送信され
る。より詳しく述べると、１実施の形態においては、２
次元タイミングチェーンは多数のスロットのサブチェー
ンから成っており、サブチェーンのための各ポインタ
は、そのすぐ上のサブチェーンに付随するポインタより
遅く移動される。１実施の形態においては、１以上のセ
ルがサブチェーンの中のスロットで待ち合わせさせられ
るが、各サブチェーンは、それ自身の速度で前進するそ
れ自身の時間ポインタを有する。送信速度Ｒが定義され
ると、１番目のサブチェーンのポインタに付随する時間
から１／Ｒセルタイムだけ離れたサブチェーンのスロッ
トにセルが置かれる。時間ポインタが進むとき、最下位
のサブチェーンのスロットで待ち合わせしていたセル
は、より上位のサブチェーンのスロットに移されてゆ
き、最上位のサブチェーンのセルは送信待ち行列に移さ
れてそこから送信される。本発明の２次元タイミングチ
ェーンは、このようにして、非常な低速通信を支援し得
るとともに、多数のスロットを必要とすることなく通信
スケジューリング及び動的速度制御を容易にすることが
できる。
通信制御装置に数個のタイミングサブチェーンが設けら
れ、その各タイミングサブチェーンは、セルが待ち合わ
せさせられるスロットを有するとともに、スロットにお
けるセルの読み出しを指定するポインタを有する。この
通信制御装置は、低速データ通信のために多数のスロッ
トを設ける必要を解消し、同時に、低速データ通信用の
ポインタを高速データ通信用のポインタよりも遅い速度
で動かすことによって高速データ通信を処理する必要を
解消する。１実施の形態においては、遠いスロットにつ
いては時間ポインタをますます遅く動かすようにするこ
とによって、現時間から遠く離れたスロットについての
タイムスケールを拡大することにより、このことが達成
される。ポインタが或るスロットにあるとき、このスロ
ットで待ち合わせをしているセルは一つ上の上位のサブ
チェーンに移され、最上位のサブチェーンの中のセル
は、付随のポインタにより選択されたときに送信され
る。より詳しく述べると、１実施の形態においては、２
次元タイミングチェーンは多数のスロットのサブチェー
ンから成っており、サブチェーンのための各ポインタ
は、そのすぐ上のサブチェーンに付随するポインタより
遅く移動される。１実施の形態においては、１以上のセ
ルがサブチェーンの中のスロットで待ち合わせさせられ
るが、各サブチェーンは、それ自身の速度で前進するそ
れ自身の時間ポインタを有する。送信速度Ｒが定義され
ると、１番目のサブチェーンのポインタに付随する時間
から１／Ｒセルタイムだけ離れたサブチェーンのスロッ
トにセルが置かれる。時間ポインタが進むとき、最下位
のサブチェーンのスロットで待ち合わせしていたセル
は、より上位のサブチェーンのスロットに移されてゆ
き、最上位のサブチェーンのセルは送信待ち行列に移さ
れてそこから送信される。本発明の２次元タイミングチ
ェーンは、このようにして、非常な低速通信を支援し得
るとともに、多数のスロットを必要とすることなく通信
スケジューリング及び動的速度制御を容易にすることが
できる。
【００２７】本発明の実施の形態１のこれらの特徴及び
その他の特徴は、図面に従って以下の詳細な説明からよ
り明らかとなろう。
その他の特徴は、図面に従って以下の詳細な説明からよ
り明らかとなろう。
【００２８】図１は、この発明の実施の形態１に係る通
信制御装置を含む発信源終端システム等を示す図であ
り、ここでデータセルは通信制御装置１８により速度制
御されて通信網１０を介して宛先終端システム１４へ送
信される。図１において、通信網１０は、発信源ノード
である発信源終端システム１２を宛先ノードである宛先
終端システム１４に接続するために利用されている。発
信源終端システム１２は、通信網１０を通して仮想回線
（virtual circuit）を形成することにより宛先終端シ
ステム１４へセル１９を送る。通信網の輻輳とセルの喪
失とを避けるために、各仮想回線のセル送信速度はセル
タイム当たりＲセル以下に制御される。異なる仮想回線
はＲの異なる値を持つことができ、Ｒはフローコントロ
ール方式の速度に応じて動的に変更され得る。このよう
な速度制御機能を実現するには、通信網１０に形成され
た仮想回線の二つの連続するセルの間の時間間隔が１／
Ｒセルタイムより小さくならないように、入り通信１６
を遅延させる通信制御装置１８を必要とする。この発明
は、通信制御装置１８を低コストで実現する。
信制御装置を含む発信源終端システム等を示す図であ
り、ここでデータセルは通信制御装置１８により速度制
御されて通信網１０を介して宛先終端システム１４へ送
信される。図１において、通信網１０は、発信源ノード
である発信源終端システム１２を宛先ノードである宛先
終端システム１４に接続するために利用されている。発
信源終端システム１２は、通信網１０を通して仮想回線
（virtual circuit）を形成することにより宛先終端シ
ステム１４へセル１９を送る。通信網の輻輳とセルの喪
失とを避けるために、各仮想回線のセル送信速度はセル
タイム当たりＲセル以下に制御される。異なる仮想回線
はＲの異なる値を持つことができ、Ｒはフローコントロ
ール方式の速度に応じて動的に変更され得る。このよう
な速度制御機能を実現するには、通信網１０に形成され
た仮想回線の二つの連続するセルの間の時間間隔が１／
Ｒセルタイムより小さくならないように、入り通信１６
を遅延させる通信制御装置１８を必要とする。この発明
は、通信制御装置１８を低コストで実現する。
【００２９】図２は、従来の通信制御装置の１次元タイ
ミングチェーンの使用方法を説明するための図である。
図２において、タイミングチェーン２０は、図１の通信
制御装置１８を実現するために既に提案されている。こ
のタイミングチェーン２０は、各々１セルタイムを表す
多数のスロット２２から成っている。現時間ポインタ２
４は、現時間を表すスロットを指し、セルタイム毎に１
スロットだけ前進する。上記現時間ポインタ２４は、タ
イミングチェーン２０の終わりに到達すると、そのタイ
ミングチェーン２０の第１スロットへ戻る。現時間ポイ
ンタ２４が或るスロットへ移動すると、そのスロットで
待ち合わせしていたセルは送信適格となる。セルタイム
当たりＲセル以下の速度をとる仮想回線の送信速度を制
御するために、仮想回線の１セルが送信されるときに、
新しいセルは、現時間ポインタ２４が指しているスロッ
トから１／Ｒだけ離れているスロットに予定され、つま
り現時間から１／Ｒセルタイムだけ遅れた時点を表すス
ロットに予定される。そのタイミングチェーン２０では
仮想回線当たりせいぜい１個のセルが予定されるに過ぎ
ないことに注意しなければならない。到着するセルは、
同じ仮想回線の先に予定されているセルが送信されるま
では予定されない。通信制御装置を実現するためにこの
ようなタイミングチェーン２０を使うことにおける主要
な問題は、テキスト送信に使われるような低い送信速度
を支援するために多数のスロットが必要であるというこ
とにある。
ミングチェーンの使用方法を説明するための図である。
図２において、タイミングチェーン２０は、図１の通信
制御装置１８を実現するために既に提案されている。こ
のタイミングチェーン２０は、各々１セルタイムを表す
多数のスロット２２から成っている。現時間ポインタ２
４は、現時間を表すスロットを指し、セルタイム毎に１
スロットだけ前進する。上記現時間ポインタ２４は、タ
イミングチェーン２０の終わりに到達すると、そのタイ
ミングチェーン２０の第１スロットへ戻る。現時間ポイ
ンタ２４が或るスロットへ移動すると、そのスロットで
待ち合わせしていたセルは送信適格となる。セルタイム
当たりＲセル以下の速度をとる仮想回線の送信速度を制
御するために、仮想回線の１セルが送信されるときに、
新しいセルは、現時間ポインタ２４が指しているスロッ
トから１／Ｒだけ離れているスロットに予定され、つま
り現時間から１／Ｒセルタイムだけ遅れた時点を表すス
ロットに予定される。そのタイミングチェーン２０では
仮想回線当たりせいぜい１個のセルが予定されるに過ぎ
ないことに注意しなければならない。到着するセルは、
同じ仮想回線の先に予定されているセルが送信されるま
では予定されない。通信制御装置を実現するためにこの
ようなタイミングチェーン２０を使うことにおける主要
な問題は、テキスト送信に使われるような低い送信速度
を支援するために多数のスロットが必要であるというこ
とにある。
【００３０】図３は、この実施の形態１に係る通信制御
装置の２次元タイミングチェーンを示す図である。図３
において、本発明は、先に提案された１次元タイミング
チェーンシステムより少ないスロットで低速通信を支援
することのできる図１の通信制御装置１８のための２次
元タイミングチェーンシステムを提供する。この実施の
形態１では、ｍ×ｋ２次元タイミングチェーンは、ｋ個
のサブチェーン３０、３２、３４及び３６から成り、各
サブチェーンはｍ個のスロットと時間ポインタとを有す
る。ｉ＝１、・・・、ｋについて、ｉ番目のサブチェー
ンの中の各スロットは２i-1個のセルタイムを代表する
ので、ｉ番目のサブチェーンの時間ポインタは２i-1個
のセルタイム毎に１スロット前進する。時間ポインタが
サブチェーンの終わりに到達すると、時間ポインタはそ
のサブチェーンの第１スロットへ戻る。１番目のサブチ
ェーン３０を除いて、ｉ番目のサブチェーンの時間ポイ
ンタが或るスロットへ移動したとき、そのスロットで待
ち合わせていたセルは（ｉ−１)番目のサブチェーンの
末尾（テール）へ伝送されるが、それは、時間ポインタ
がちょうど立ち去ったばかりのスロットと定義される。
１番目のサブチェーン３０については、時間ポインタが
或るスロットへ移動したとき、そのスロットで待ち合わ
せていたセルは送信待ち行列３８へ移され、そこからセ
ルが送信される。仮想回線の送信速度をセルタイム当た
りＲセル以下に制御するために、仮想回線のセルが送信
されるときに、１番目のサブチェーンの時間ポインタが
指しているスロットから少なくとも１／Ｒセルタイムだ
け離れているスロットに新しいセルが予定される。換言
すると、そのセルは、そのセルが送信待ち行列に伝送さ
れるまでに少なくとも１／Ｒセルタイムだけの時間がか
かることとなるようなスロットに置かれなければならな
い。上記チェーンにおいて仮想回線当たりせいぜい１セ
ルしか予定されず、到達するセルは、先に予定されたセ
ルが送信されるまでは予定されない。タイミングチェー
ン内に仮想回線のセルが全く存在しないときにセルが到
着すると、そのセルは、現時点又は仮想回線の最後のセ
ルが送信された時点から少なくとも１／Ｒセルタイムだ
け離れたスロットに予定される。
装置の２次元タイミングチェーンを示す図である。図３
において、本発明は、先に提案された１次元タイミング
チェーンシステムより少ないスロットで低速通信を支援
することのできる図１の通信制御装置１８のための２次
元タイミングチェーンシステムを提供する。この実施の
形態１では、ｍ×ｋ２次元タイミングチェーンは、ｋ個
のサブチェーン３０、３２、３４及び３６から成り、各
サブチェーンはｍ個のスロットと時間ポインタとを有す
る。ｉ＝１、・・・、ｋについて、ｉ番目のサブチェー
ンの中の各スロットは２i-1個のセルタイムを代表する
ので、ｉ番目のサブチェーンの時間ポインタは２i-1個
のセルタイム毎に１スロット前進する。時間ポインタが
サブチェーンの終わりに到達すると、時間ポインタはそ
のサブチェーンの第１スロットへ戻る。１番目のサブチ
ェーン３０を除いて、ｉ番目のサブチェーンの時間ポイ
ンタが或るスロットへ移動したとき、そのスロットで待
ち合わせていたセルは（ｉ−１)番目のサブチェーンの
末尾（テール）へ伝送されるが、それは、時間ポインタ
がちょうど立ち去ったばかりのスロットと定義される。
１番目のサブチェーン３０については、時間ポインタが
或るスロットへ移動したとき、そのスロットで待ち合わ
せていたセルは送信待ち行列３８へ移され、そこからセ
ルが送信される。仮想回線の送信速度をセルタイム当た
りＲセル以下に制御するために、仮想回線のセルが送信
されるときに、１番目のサブチェーンの時間ポインタが
指しているスロットから少なくとも１／Ｒセルタイムだ
け離れているスロットに新しいセルが予定される。換言
すると、そのセルは、そのセルが送信待ち行列に伝送さ
れるまでに少なくとも１／Ｒセルタイムだけの時間がか
かることとなるようなスロットに置かれなければならな
い。上記チェーンにおいて仮想回線当たりせいぜい１セ
ルしか予定されず、到達するセルは、先に予定されたセ
ルが送信されるまでは予定されない。タイミングチェー
ン内に仮想回線のセルが全く存在しないときにセルが到
着すると、そのセルは、現時点又は仮想回線の最後のセ
ルが送信された時点から少なくとも１／Ｒセルタイムだ
け離れたスロットに予定される。
【００３１】上記のｍ×ｋ２次元タイミングチェーン
は、最大で（２k−１）ｍセルタイムだけセルを遅延さ
せることができ、従ってＢlink／（（２k−１）ｍ）の
最低送信速度を支援するが、ここでＢlinkは発信源終端
システム１２と通信網１０とを接続するリンクの送信帯
域幅である。１次元タイミングチェーンと同じ速度制御
精度を有する１番目のサブチェーン３０を除いて、δＲ
／Ｒ＝２／ｍの速度制御精度が保証される。ここでＲは
制御されるべき目標速度であり、δＲはタイミングチェ
ーンメカニズムにより導入される速度エラーである。よ
って、速度制御精度要件を満たすためにｍの適当な値を
選択することができる。時間ポインタの進みを同期させ
ることによって１／ｍの速度制御精度を達成できること
に注意しなければならない。また、その代わりとして、
与えられた任意の時点でせいぜい２個のポインタが前進
するように時間ポインタの進みを整合させ、それにより
１セルタイムでのタイミングチェーンへのアクセスの最
大数を最小とすることができる。例えば、４個のサブチ
ェーンを伴う２次元タイミングチェーンについては、時
間ポインタの進みが（１、２）、（１、３）、（１、
２）、（１、４）、（１、２）、（１、３）、・・・、
（このパターンの繰り返し）、となるように整合され得
る。ここで（ｉ、ｊ）は、サブチェーンｉ及びｊのポイ
ンタが１セルタイムに一緒に進むことを意味する。
は、最大で（２k−１）ｍセルタイムだけセルを遅延さ
せることができ、従ってＢlink／（（２k−１）ｍ）の
最低送信速度を支援するが、ここでＢlinkは発信源終端
システム１２と通信網１０とを接続するリンクの送信帯
域幅である。１次元タイミングチェーンと同じ速度制御
精度を有する１番目のサブチェーン３０を除いて、δＲ
／Ｒ＝２／ｍの速度制御精度が保証される。ここでＲは
制御されるべき目標速度であり、δＲはタイミングチェ
ーンメカニズムにより導入される速度エラーである。よ
って、速度制御精度要件を満たすためにｍの適当な値を
選択することができる。時間ポインタの進みを同期させ
ることによって１／ｍの速度制御精度を達成できること
に注意しなければならない。また、その代わりとして、
与えられた任意の時点でせいぜい２個のポインタが前進
するように時間ポインタの進みを整合させ、それにより
１セルタイムでのタイミングチェーンへのアクセスの最
大数を最小とすることができる。例えば、４個のサブチ
ェーンを伴う２次元タイミングチェーンについては、時
間ポインタの進みが（１、２）、（１、３）、（１、
２）、（１、４）、（１、２）、（１、３）、・・・、
（このパターンの繰り返し）、となるように整合され得
る。ここで（ｉ、ｊ）は、サブチェーンｉ及びｊのポイ
ンタが１セルタイムに一緒に進むことを意味する。
【００３２】下記の例は、１次元タイミングチェーンと
比べた場合の２次元タイミングチェーンの長所を示す。
Ｂlink＝１５５Ｍｂｐｓであるとする。１Ｋ個のスロッ
トを使うと、６４×１６の２次元タイミングチェーンは
２／６４＝３．１％の速度制御精度で１５５／（（２16
−１）×６４）Ｍｂｐｓ＝０．０４Ｋｂｐｓの最低速度
を支援することができる。一方、同数の即ち１Ｋ個のス
ロットを伴う１次元タイミングチェーンは１５５／１０
２４Ｍｂｐｓ＝１５１Ｋｂｐｓの最低速度を支援できる
に過ぎない。このことは、スロットの数が同じであれ
ば、２次元タイミングチェーンは１次元タイミングチェ
ーンが支援できるそれの数千分の一の速度を支援できる
ことを示す。
比べた場合の２次元タイミングチェーンの長所を示す。
Ｂlink＝１５５Ｍｂｐｓであるとする。１Ｋ個のスロッ
トを使うと、６４×１６の２次元タイミングチェーンは
２／６４＝３．１％の速度制御精度で１５５／（（２16
−１）×６４）Ｍｂｐｓ＝０．０４Ｋｂｐｓの最低速度
を支援することができる。一方、同数の即ち１Ｋ個のス
ロットを伴う１次元タイミングチェーンは１５５／１０
２４Ｍｂｐｓ＝１５１Ｋｂｐｓの最低速度を支援できる
に過ぎない。このことは、スロットの数が同じであれ
ば、２次元タイミングチェーンは１次元タイミングチェ
ーンが支援できるそれの数千分の一の速度を支援できる
ことを示す。
【００３３】異なる速度のセルが到着するとき、それら
は、例えば正しい遅延を伴う、正しい１／Ｒの距離だけ
離れているスロットを有するサブチェーンで待ち合わせ
させられる。そのサブチェーンは、スロットの数を最小
限にできるように適切な速度で動くポインタを有する。
このことは、低速セルが置かれるサブチェーンに付随す
るポインタの速度が遅いために最少限のスロットで低速
通信を処理し得ることを示す。
は、例えば正しい遅延を伴う、正しい１／Ｒの距離だけ
離れているスロットを有するサブチェーンで待ち合わせ
させられる。そのサブチェーンは、スロットの数を最小
限にできるように適切な速度で動くポインタを有する。
このことは、低速セルが置かれるサブチェーンに付随す
るポインタの速度が遅いために最少限のスロットで低速
通信を処理し得ることを示す。
【００３４】図３に示されている２次元タイミングチェ
ーンシステムは、低速通信制御を支援するために異なる
サブチェーンのポインタが異なる速度で進むようになっ
ているタイミングチェーンで高い制御精度を維持しなが
ら低コスト通信制御装置をどのようにして実現できるか
を示す例に過ぎないことに注意するべきである。種々の
速度制御精度及び支援可能な最低速度を達成するよう
に、このメカニズムの変形は容易に構成することができ
る。
ーンシステムは、低速通信制御を支援するために異なる
サブチェーンのポインタが異なる速度で進むようになっ
ているタイミングチェーンで高い制御精度を維持しなが
ら低コスト通信制御装置をどのようにして実現できるか
を示す例に過ぎないことに注意するべきである。種々の
速度制御精度及び支援可能な最低速度を達成するよう
に、このメカニズムの変形は容易に構成することができ
る。
【００３５】図４は、この実施の形態１に係る通信制御
装置における、リンクされたリストデータ構造を用いる
スロットにおけるセルの待ち合わせを示す図である。図
４において、図３に示されている２次元タイミングチェ
ーンについて、もし各サブチェーンの中のスロットの数
が２の累乗であるならば、即ちｍ＝２nであるならば、
図３に示されているｍ×ｋ２次元タイミングチェーンの
ｋ個の時間ポインタは、僅か１個の（ｋ＋ｎ）ビット幅
のカウンタ４０で実現できる。詳しく言うと、ｉ＝１、
・・・、ｋについて、そのカウンタのビット（ｉ）４２
とビット（ｉ＋ｎ）４４との間のビットは、サブチェー
ンｉの時間ポインタ４６として機能できる。換言すれ
ば、ビットｉからビットｉ＋ｎまでにより表される２進
値は、時間ポインタが指しているサブチェーンｉの中の
スロットを特定する。
装置における、リンクされたリストデータ構造を用いる
スロットにおけるセルの待ち合わせを示す図である。図
４において、図３に示されている２次元タイミングチェ
ーンについて、もし各サブチェーンの中のスロットの数
が２の累乗であるならば、即ちｍ＝２nであるならば、
図３に示されているｍ×ｋ２次元タイミングチェーンの
ｋ個の時間ポインタは、僅か１個の（ｋ＋ｎ）ビット幅
のカウンタ４０で実現できる。詳しく言うと、ｉ＝１、
・・・、ｋについて、そのカウンタのビット（ｉ）４２
とビット（ｉ＋ｎ）４４との間のビットは、サブチェー
ンｉの時間ポインタ４６として機能できる。換言すれ
ば、ビットｉからビットｉ＋ｎまでにより表される２進
値は、時間ポインタが指しているサブチェーンｉの中の
スロットを特定する。
【００３６】図５は、この実施の形態１に係る通信制御
装置のタイミングチェーン方式による多数の優先セル送
信スケジューリングの実例を示す図である。図５におい
て、スロットでのセルの待ち合わせは、リンクされたリ
ストデータ構造を使って実現することができる。各仮想
回線はタイミングチェーンにせいぜい１個のセルを待ち
合わせさせることができるに過ぎないので、セルの待ち
行列は実際には仮想回線の待ち行列として実現でき、つ
まり、次仮想回線ポインタ５５−５９を仮想回線テーブ
ル５０に付加することにより実現でき、各次仮想回線ポ
インタは、リンクされたリストの中の次の仮想回線を指
す。リンクされたリストのテール（末尾）及びヘッダを
それぞれ表すテールポインタ５２及びヘッダポインタ５
４がタイミングチェーンの各スロットに格納される。図
３の送信待ち行列３８も、このようにヘッダポインタ及
びテールポインタを使って実現することができる。仮想
回線を待ち行列に付加し、待ち行列を送信待ち行列の末
尾に移動させることは、仮想回線又はセルの実際の移動
を必要とすることなく、通常のリンクされたリストポイ
ンタ操作で実現できる。
装置のタイミングチェーン方式による多数の優先セル送
信スケジューリングの実例を示す図である。図５におい
て、スロットでのセルの待ち合わせは、リンクされたリ
ストデータ構造を使って実現することができる。各仮想
回線はタイミングチェーンにせいぜい１個のセルを待ち
合わせさせることができるに過ぎないので、セルの待ち
行列は実際には仮想回線の待ち行列として実現でき、つ
まり、次仮想回線ポインタ５５−５９を仮想回線テーブ
ル５０に付加することにより実現でき、各次仮想回線ポ
インタは、リンクされたリストの中の次の仮想回線を指
す。リンクされたリストのテール（末尾）及びヘッダを
それぞれ表すテールポインタ５２及びヘッダポインタ５
４がタイミングチェーンの各スロットに格納される。図
３の送信待ち行列３８も、このようにヘッダポインタ及
びテールポインタを使って実現することができる。仮想
回線を待ち行列に付加し、待ち行列を送信待ち行列の末
尾に移動させることは、仮想回線又はセルの実際の移動
を必要とすることなく、通常のリンクされたリストポイ
ンタ操作で実現できる。
【００３７】図６は、この実施の形態１に係る通信制御
装置のタイミングチェーン方式で多数の優先スケジュー
リングを実施する他の方法を示す図である。図６におい
て、優先スケジューリングは、各スロットで並列な複数
の待ち行列６０、６２を使い、また複数の送信待ち行列
６４、６６を使うことによって支援することができる。
セルがスロットにスケジューリング即ち予定されると
き、そのセルはそのスロットの対応する優先順位の待ち
行列の末尾に置かれる。時間ポインタが前進するとき、
スロットに存する待ち行列は、同じ優先順位の送信待ち
行列の末尾に鎖状につながれる。優先順位の高い送信待
ち行列の中のセルは、優先順位の低い送信待ち行列のセ
ルより先に送信される。優先スケジューリングは、他の
仮想回線より高い送信優先順位を有する仮想回線がある
ときに有益である。例えば、ビデオ／オーディオデータ
を伝送している仮想回線は、実時間ビデオ／オーディオ
信号の適時の着信を保証するために、普通はテキストデ
ータを伝送している仮想回線より優先される。
装置のタイミングチェーン方式で多数の優先スケジュー
リングを実施する他の方法を示す図である。図６におい
て、優先スケジューリングは、各スロットで並列な複数
の待ち行列６０、６２を使い、また複数の送信待ち行列
６４、６６を使うことによって支援することができる。
セルがスロットにスケジューリング即ち予定されると
き、そのセルはそのスロットの対応する優先順位の待ち
行列の末尾に置かれる。時間ポインタが前進するとき、
スロットに存する待ち行列は、同じ優先順位の送信待ち
行列の末尾に鎖状につながれる。優先順位の高い送信待
ち行列の中のセルは、優先順位の低い送信待ち行列のセ
ルより先に送信される。優先スケジューリングは、他の
仮想回線より高い送信優先順位を有する仮想回線がある
ときに有益である。例えば、ビデオ／オーディオデータ
を伝送している仮想回線は、実時間ビデオ／オーディオ
信号の適時の着信を保証するために、普通はテキストデ
ータを伝送している仮想回線より優先される。
【００３８】図７は、この実施の形態１に係る通信制御
装置のタイミングチェーン方式で多数の優先スケジュー
リングを実施する他の方法を示す図である。図７におい
て、優先スケジューリングは、スロットに優先待ち行列
７０、７２を配列し、送信待ち行列７４、７６を直列に
配列することによって支援することもできる。このデー
タ構造は、図６に示されているものと比べると、優先待
ち行列の各々を指す多数のポインタを各スロットが保持
することを必要とすることなく多数の優先順位に対処し
得る能力を持っているという利点を有する。しかし、或
る優先順位のセルを直列優先待ち行列の中の対応する位
置に付加し、又は優先順位に応じたセルの順序を維持し
ながら二つの待ち行列を併合するためには、検索操作が
必要である。
装置のタイミングチェーン方式で多数の優先スケジュー
リングを実施する他の方法を示す図である。図７におい
て、優先スケジューリングは、スロットに優先待ち行列
７０、７２を配列し、送信待ち行列７４、７６を直列に
配列することによって支援することもできる。このデー
タ構造は、図６に示されているものと比べると、優先待
ち行列の各々を指す多数のポインタを各スロットが保持
することを必要とすることなく多数の優先順位に対処し
得る能力を持っているという利点を有する。しかし、或
る優先順位のセルを直列優先待ち行列の中の対応する位
置に付加し、又は優先順位に応じたセルの順序を維持し
ながら二つの待ち行列を併合するためには、検索操作が
必要である。
【００３９】図８は、図７に示されている方式のための
検索を促進するために、次の優先順位へのポインタをど
のようにして付加できるかを示す図である。図８におい
て、検索を促進するために、図７のシステムにポインタ
８０、８２を付加することができる。詳しく述べると、
優先順位の低いセルを直列優先待ち行列に付加するため
に、正しい位置を発見するようにより高い優先順位の全
てのセルを検索する必要はない。むしろ、次の優先順位
を指すポインタ８０、８２を使って、次の優先順位の待
ち行列の末尾を直接発見することができる。
検索を促進するために、次の優先順位へのポインタをど
のようにして付加できるかを示す図である。図８におい
て、検索を促進するために、図７のシステムにポインタ
８０、８２を付加することができる。詳しく述べると、
優先順位の低いセルを直列優先待ち行列に付加するため
に、正しい位置を発見するようにより高い優先順位の全
てのセルを検索する必要はない。むしろ、次の優先順位
を指すポインタ８０、８２を使って、次の優先順位の待
ち行列の末尾を直接発見することができる。
【００４０】図９は、この実施の形態１に係る通信制御
装置における、セルの再スケジューリングと高速更新と
を容易にする二重にリンクされたリスト待ち合わせ構造
を示す図である。図９において、二重にリンクされたリ
スト構造９０を使って、既にタイミングチェーン内にあ
るセルを再予定し、高速更新を達成することができる。
図９に示されている例においては、リンク９８及びリン
ク１００を単に除去し、新しいリンク１０２を仮想回線
テーブルに付加することによって、仮想回線９４に属す
るセルをタイミングチェーンから除去することができ
る。その除去されたセルは、新しい速度値Ｒを使って、
タイミングチェーンの中に再予定することができる。こ
のようにして、仮想回線の先に予定されたセルが送信さ
れるまで待たずにその仮想回線の送信速度を動的に変更
することができる。
装置における、セルの再スケジューリングと高速更新と
を容易にする二重にリンクされたリスト待ち合わせ構造
を示す図である。図９において、二重にリンクされたリ
スト構造９０を使って、既にタイミングチェーン内にあ
るセルを再予定し、高速更新を達成することができる。
図９に示されている例においては、リンク９８及びリン
ク１００を単に除去し、新しいリンク１０２を仮想回線
テーブルに付加することによって、仮想回線９４に属す
るセルをタイミングチェーンから除去することができ
る。その除去されたセルは、新しい速度値Ｒを使って、
タイミングチェーンの中に再予定することができる。こ
のようにして、仮想回線の先に予定されたセルが送信さ
れるまで待たずにその仮想回線の送信速度を動的に変更
することができる。
【００４１】本発明の好ましい実施の形態を以上に開示
したので、本発明の範囲内で修正及び置換をなし得るこ
とに当業者は想到するであろう。従って、本発明の範囲
は、特許請求の範囲の欄において定義されるものとす
る。
したので、本発明の範囲内で修正及び置換をなし得るこ
とに当業者は想到するであろう。従って、本発明の範囲
は、特許請求の範囲の欄において定義されるものとす
る。
【００４２】
【発明の効果】この発明に係る通信制御装置は、以上説
明したとおり、通信網により規定された値を上回らない
速度で発信源終端システムから前記通信網を経由して宛
先終端システムへデータのセルを送信するセル交換式デ
ジタル通信網で、入り通信を受信し前記通信網を経由す
るセルの送信を制御する通信制御装置において、複数の
サブチェーンからなり、各サブチェーンは前記セルを受
け入れる複数のスロットと、一つのスロットから次のス
ロットへ所定速度で移動し所定のスロットに到達すると
そのスロットのセルの転送が可能となる時間ポインタを
有し、各自が有する時間ポインタの速度により順序づけ
られ、最上位のサブチェーンは前記通信網の最高速度の
データ通信速度に対応する最高速度の時間ポインタを有
し、最下位のサブチェーンは前記通信網の最低速度のデ
ータ通信速度に対応する最低速度の時間ポインタを有す
るタイミングチェーンと、入力されたセルを前記入力さ
れたセルの通信速度に対応する速度の時間ポインタを有
するサブチェーンのスロットへ格納するためのセル格納
手段と、前記時間ポインタによる選択時に対応するスロ
ットからセルを転送するためのセル転送手段とを備えた
ので、少ないスロットつまり低コストで低速のデータ伝
送を実現できるという効果を奏する。
明したとおり、通信網により規定された値を上回らない
速度で発信源終端システムから前記通信網を経由して宛
先終端システムへデータのセルを送信するセル交換式デ
ジタル通信網で、入り通信を受信し前記通信網を経由す
るセルの送信を制御する通信制御装置において、複数の
サブチェーンからなり、各サブチェーンは前記セルを受
け入れる複数のスロットと、一つのスロットから次のス
ロットへ所定速度で移動し所定のスロットに到達すると
そのスロットのセルの転送が可能となる時間ポインタを
有し、各自が有する時間ポインタの速度により順序づけ
られ、最上位のサブチェーンは前記通信網の最高速度の
データ通信速度に対応する最高速度の時間ポインタを有
し、最下位のサブチェーンは前記通信網の最低速度のデ
ータ通信速度に対応する最低速度の時間ポインタを有す
るタイミングチェーンと、入力されたセルを前記入力さ
れたセルの通信速度に対応する速度の時間ポインタを有
するサブチェーンのスロットへ格納するためのセル格納
手段と、前記時間ポインタによる選択時に対応するスロ
ットからセルを転送するためのセル転送手段とを備えた
ので、少ないスロットつまり低コストで低速のデータ伝
送を実現できるという効果を奏する。
【００４３】また、この発明に係る通信制御装置は、以
上説明したとおり、前記入力されたセルは遅延されて前
記通信網へ送信され、前記入力されたセルが転送された
サブチェーンのスロットは前記入力されたセルが前記通
信網へ送信されるまでの遅延に対応するスロットとした
ので、少ないスロットつまり低コストで低速のデータ伝
送を実現できるという効果を奏する。
上説明したとおり、前記入力されたセルは遅延されて前
記通信網へ送信され、前記入力されたセルが転送された
サブチェーンのスロットは前記入力されたセルが前記通
信網へ送信されるまでの遅延に対応するスロットとした
ので、少ないスロットつまり低コストで低速のデータ伝
送を実現できるという効果を奏する。
【００４４】また、この発明に係る通信制御装置は、以
上説明したとおり、前記セルは所定の許容されるデータ
通信速度を有する特定の種類のセル通信と関連してお
り、前記遅延は１／Ｒより小さくはなく、このＲを前記
通信網が前記特定の種類のセル通信について規定するデ
ータ通信速度としたので、少ないスロットつまり低コス
トで低速のデータ伝送を実現できるという効果を奏す
る。
上説明したとおり、前記セルは所定の許容されるデータ
通信速度を有する特定の種類のセル通信と関連してお
り、前記遅延は１／Ｒより小さくはなく、このＲを前記
通信網が前記特定の種類のセル通信について規定するデ
ータ通信速度としたので、少ないスロットつまり低コス
トで低速のデータ伝送を実現できるという効果を奏す
る。
【００４５】また、この発明に係る通信制御装置は、以
上説明したとおり、サブチェーンのスロットに格納され
たセルを直上位のサブチェーンの時間ポインタが指し示
すスロットの直前にあるスロットに転送する手段と、前
記最高速度の時間ポインタにより選択されたセルを前記
通信網に送信する手段とを含むセル転送手段を備えたの
で、少ないスロットつまり低コストで低速のデータ伝送
を実現できるという効果を奏する。
上説明したとおり、サブチェーンのスロットに格納され
たセルを直上位のサブチェーンの時間ポインタが指し示
すスロットの直前にあるスロットに転送する手段と、前
記最高速度の時間ポインタにより選択されたセルを前記
通信網に送信する手段とを含むセル転送手段を備えたの
で、少ないスロットつまり低コストで低速のデータ伝送
を実現できるという効果を奏する。
【００４６】また、この発明に係る通信制御装置は、以
上説明したとおり、前記セルをスロットに待ち合わせて
待ち行列を形成する手段と、前記スロットから前記通信
網への送信を待ち合わせて送信待ち行列を形成する手段
とをさらに備えたので、少ないスロットつまり低コスト
で低速のデータ伝送を実現できるという効果を奏する。
上説明したとおり、前記セルをスロットに待ち合わせて
待ち行列を形成する手段と、前記スロットから前記通信
網への送信を待ち合わせて送信待ち行列を形成する手段
とをさらに備えたので、少ないスロットつまり低コスト
で低速のデータ伝送を実現できるという効果を奏する。
【００４７】また、この発明に係る通信制御装置は、以
上説明したとおり、リンクされたリストデータ構造を含
む待ち行列を形成する手段を備えたので、少ないスロッ
トつまり低コストで低速のデータ伝送を実現できるとい
う効果を奏する。
上説明したとおり、リンクされたリストデータ構造を含
む待ち行列を形成する手段を備えたので、少ないスロッ
トつまり低コストで低速のデータ伝送を実現できるとい
う効果を奏する。
【００４８】また、この発明に係る通信制御装置は、以
上説明したとおり、前記リンクされたリストデータ構造
が、仮想回線のリンクされたリストを含み、その各項目
はヘッダとテールとを有し、仮想回線テーブルに一連の
次仮想回線ポインタが配列され、連続する仮想回線ポイ
ンタは連続する仮想回線を指し、前記各スロットのテー
ルポインタ及びヘッダポインタはそれぞれ前記リンクさ
れたリストの対応するヘッダ及びテールを指し、前記ス
ロットの出力に対応するセルの待ち行列が仮想回線の待
ち行列として実現され、簡単なポインタ操作で要素が待
ち行列に付加され又は二つの待ち行列が併合されるの
で、少ないスロットつまり低コストで低速のデータ伝送
を実現できるという効果を奏する。
上説明したとおり、前記リンクされたリストデータ構造
が、仮想回線のリンクされたリストを含み、その各項目
はヘッダとテールとを有し、仮想回線テーブルに一連の
次仮想回線ポインタが配列され、連続する仮想回線ポイ
ンタは連続する仮想回線を指し、前記各スロットのテー
ルポインタ及びヘッダポインタはそれぞれ前記リンクさ
れたリストの対応するヘッダ及びテールを指し、前記ス
ロットの出力に対応するセルの待ち行列が仮想回線の待
ち行列として実現され、簡単なポインタ操作で要素が待
ち行列に付加され又は二つの待ち行列が併合されるの
で、少ないスロットつまり低コストで低速のデータ伝送
を実現できるという効果を奏する。
【００４９】また、この発明に係る通信制御装置は、以
上説明したとおり、前記スロットに存する複数の優先待
ち行列と、セルが対応する優先待ち行列の末尾に置かれ
ることとなるようにセルをスロットに予定するための手
段とを含む待ち行列を形成する手段と、対応するサブチ
ェーンのスロットに付随する対応するポインタの前進に
応じて、異なるスロットに存する優先待ち行列の同じ優
先順位に付随する送信待ち行列の末尾にスロットの出力
を鎖状につなぐ手段を含む送信待ち行列を形成する手段
とを備えたので、少ないスロットつまり低コストで低速
のデータ伝送を実現できるという効果を奏する。
上説明したとおり、前記スロットに存する複数の優先待
ち行列と、セルが対応する優先待ち行列の末尾に置かれ
ることとなるようにセルをスロットに予定するための手
段とを含む待ち行列を形成する手段と、対応するサブチ
ェーンのスロットに付随する対応するポインタの前進に
応じて、異なるスロットに存する優先待ち行列の同じ優
先順位に付随する送信待ち行列の末尾にスロットの出力
を鎖状につなぐ手段を含む送信待ち行列を形成する手段
とを備えたので、少ないスロットつまり低コストで低速
のデータ伝送を実現できるという効果を奏する。
【００５０】また、この発明に係る通信制御装置は、以
上説明したとおり、スロットに存する数個の直列の優先
待ち行列を含む待ち行列を形成する手段と、直列の優先
送信待ち行列を用いて前記通信網へのセルの送信を待ち
合わせするための手段を含む送信待ち行列を形成する手
段とを備えたので、少ないスロットつまり低コストで低
速のデータ伝送を実現できるという効果を奏する。
上説明したとおり、スロットに存する数個の直列の優先
待ち行列を含む待ち行列を形成する手段と、直列の優先
送信待ち行列を用いて前記通信網へのセルの送信を待ち
合わせするための手段を含む送信待ち行列を形成する手
段とを備えたので、少ないスロットつまり低コストで低
速のデータ伝送を実現できるという効果を奏する。
【００５１】また、この発明に係る通信制御装置は、以
上説明したとおり、所定の優先順位のセルを前記直列の
優先待ち行列及び前記直列の優先送信待ち行列の中の対
応する位置に追加するための検索を促進する追加のポイ
ンタをさらに含み、次の優先順位を指す前記追加のポイ
ンタを使って次の優先順位の待ち行列のテールを直接発
見し、これにより適当な位置を発見するためにより高い
優先順位のセルを全て検索することを必要とせずに低い
優先順位のセルを前記直列の優先待ち行列及び前記直列
の優先送信待ち行列に付加し得るので、少ないスロット
つまり低コストで低速のデータ伝送を実現できるという
効果を奏する。
上説明したとおり、所定の優先順位のセルを前記直列の
優先待ち行列及び前記直列の優先送信待ち行列の中の対
応する位置に追加するための検索を促進する追加のポイ
ンタをさらに含み、次の優先順位を指す前記追加のポイ
ンタを使って次の優先順位の待ち行列のテールを直接発
見し、これにより適当な位置を発見するためにより高い
優先順位のセルを全て検索することを必要とせずに低い
優先順位のセルを前記直列の優先待ち行列及び前記直列
の優先送信待ち行列に付加し得るので、少ないスロット
つまり低コストで低速のデータ伝送を実現できるという
効果を奏する。
【００５２】また、この発明に係る通信制御装置は、以
上説明したとおり、二重にリンクされたリスト構造を含
む待ち行列を形成する手段と、前記二重にリンクされた
リスト構造は、既にタイミングチェーン内に存するセル
の再予定を可能にするので、少ないスロットつまり低コ
ストで低速のデータ伝送を実現できるという効果を奏す
る。
上説明したとおり、二重にリンクされたリスト構造を含
む待ち行列を形成する手段と、前記二重にリンクされた
リスト構造は、既にタイミングチェーン内に存するセル
の再予定を可能にするので、少ないスロットつまり低コ
ストで低速のデータ伝送を実現できるという効果を奏す
る。
【００５３】また、この発明に係る通信制御装置は、以
上説明したとおり、適切なリンクを前記リストから除去
し、新しいリンクを前記リストに付加することによって
タイミングチェーンからセルを取り戻すために前記二重
にリンクされたリスト構造に結合されたポインタをさら
に含むので、少ないスロットつまり低コストで低速のデ
ータ伝送を実現できるという効果を奏する。
上説明したとおり、適切なリンクを前記リストから除去
し、新しいリンクを前記リストに付加することによって
タイミングチェーンからセルを取り戻すために前記二重
にリンクされたリスト構造に結合されたポインタをさら
に含むので、少ないスロットつまり低コストで低速のデ
ータ伝送を実現できるという効果を奏する。
【００５４】さらに、この発明に係る通信制御装置は、
以上説明したとおり、新しいデータ伝送速度値を使うこ
とによって、前記通信網を介して送られる通信量の調節
を可能とするための手段を有し、除去されたセルを再予
定するための手段をさらに含むので、少ないスロットつ
まり低コストで低速のデータ伝送を実現できるという効
果を奏する。
以上説明したとおり、新しいデータ伝送速度値を使うこ
とによって、前記通信網を介して送られる通信量の調節
を可能とするための手段を有し、除去されたセルを再予
定するための手段をさらに含むので、少ないスロットつ
まり低コストで低速のデータ伝送を実現できるという効
果を奏する。
【図１】 この発明の実施の形態１に係る通信制御装置
を含む通信システムの全体構成を示す図である。
を含む通信システムの全体構成を示す図である。
【図２】 従来の通信制御装置の１次元タイミングチェ
ーンの使用方法を説明するための図である。
ーンの使用方法を説明するための図である。
【図３】 この発明の実施の形態１に係る通信制御装置
の２次元タイミングチェーンを示す図である。
の２次元タイミングチェーンを示す図である。
【図４】 この発明の実施の形態１に係る通信制御装置
のカウンタ、つまり時間ポインタを示す図である。
のカウンタ、つまり時間ポインタを示す図である。
【図５】 この発明の実施の形態１に係る通信制御装置
のタイミングチェーン方式による多数の優先セル送信ス
ケジューリングの様子を示す図である。
のタイミングチェーン方式による多数の優先セル送信ス
ケジューリングの様子を示す図である。
【図６】 この発明の実施の形態１に係る通信制御装置
のタイミングチェーン方式で多数の優先スケジューリン
グを実施する他の方法を示す図である。
のタイミングチェーン方式で多数の優先スケジューリン
グを実施する他の方法を示す図である。
【図７】 この発明の実施の形態１に係る通信制御装置
のタイミングチェーン方式で多数の優先スケジューリン
グを実施する他の方法を示す図である。
のタイミングチェーン方式で多数の優先スケジューリン
グを実施する他の方法を示す図である。
【図８】 図７に示されている方式のための検索を促進
するために、次の優先順位へのポインタをどのようにし
て付加できるかを示す図である。
するために、次の優先順位へのポインタをどのようにし
て付加できるかを示す図である。
【図９】 この発明の実施の形態１に係る通信制御装置
における、セルの再スケジューリングと高速更新とを容
易にする二重にリンクされたリスト待ち合わせ構造を示
す図である。
における、セルの再スケジューリングと高速更新とを容
易にする二重にリンクされたリスト待ち合わせ構造を示
す図である。
１０ 通信網、１２ 発信源終端システム、１４ 宛先
終端システム、１８通信制御装置、３０，３２，３４，
３６ サブチェーン、３８ 送信待ち行列。
終端システム、１８通信制御装置、３０，３２，３４，
３６ サブチェーン、３８ 送信待ち行列。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 595151497 201 ＢＲＯＡＤＷＡＹ， ＣＡＭＢＲＩ ＤＧＥ， ＭＡＳＳＡＣＨＵＳＥＴＴＳ 02139， Ｕ．Ｓ．Ａ.
Claims (13)
- 【請求項１】 通信網により規定された値を上回らない
速度で発信源終端システムから前記通信網を経由して宛
先終端システムへデータのセルを送信するセル交換式デ
ジタル通信網で、入り通信を受信し前記通信網を経由す
るセルの送信を制御する通信制御装置において、 複数のサブチェーンからなり、各サブチェーンは前記セ
ルを受け入れる複数のスロットと、一つのスロットから
次のスロットへ所定速度で移動し所定のスロットに到達
するとそのスロットのセルの転送が可能となる時間ポイ
ンタを有し、各自が有する時間ポインタの速度により順
序づけられ、最上位のサブチェーンは前記通信網の最高
速度のデータ通信速度に対応する最高速度の時間ポイン
タを有し、最下位のサブチェーンは前記通信網の最低速
度のデータ通信速度に対応する最低速度の時間ポインタ
を有するタイミングチェーンと、 入力されたセルを前記入力されたセルの通信速度に対応
する速度の時間ポインタを有するサブチェーンのスロッ
トへ格納するためのセル格納手段と、 前記時間ポインタによる選択時に対応するスロットから
セルを転送するためのセル転送手段とを備えたことを特
徴とする通信制御装置。 - 【請求項２】 前記入力されたセルは遅延されて前記通
信網へ送信され、前記入力されたセルが転送されたサブ
チェーンのスロットは前記入力されたセルが前記通信網
へ送信されるまでの遅延に対応するスロットであること
を特徴とする請求項１記載の通信制御装置。 - 【請求項３】 前記セルは所定の許容されるデータ通信
速度を有する特定の種類のセル通信と関連しており、前
記遅延は１／Ｒより小さくはなく、このＲは前記通信網
が前記特定の種類のセル通信について規定するデータ通
信速度であることを特徴とする請求項２記載の通信制御
装置。 - 【請求項４】 前記セル転送手段は、サブチェーンのス
ロットに格納されたセルを直上位のサブチェーンの時間
ポインタが指し示すスロットの直前にあるスロットに転
送する手段と、前記最高速度の時間ポインタにより選択
されたセルを前記通信網に送信する手段とを含むことを
特徴とする請求項１記載の通信制御装置。 - 【請求項５】 前記セルをスロットに待ち合わせて待ち
行列を形成する手段と、前記スロットから前記通信網へ
の送信を待ち合わせて送信待ち行列を形成する手段とを
さらに備えたことを特徴とする請求項１記載の通信制御
装置。 - 【請求項６】 前記待ち行列を形成する手段は、リンク
されたリストデータ構造を含むことを特徴とする請求項
５記載の通信制御装置。 - 【請求項７】 前記リンクされたリストデータ構造は、
仮想回線のリンクされたリストを含み、その各項目はヘ
ッダとテールとを有し、仮想回線テーブルに一連の次仮
想回線ポインタが配列され、連続する仮想回線ポインタ
は連続する仮想回線を指し、前記各スロットのテールポ
インタ及びヘッダポインタはそれぞれ前記リンクされた
リストの対応するヘッダ及びテールを指し、前記スロッ
トの出力に対応するセルの待ち行列が仮想回線の待ち行
列として実現され、簡単なポインタ操作で要素が待ち行
列に付加され又は二つの待ち行列が併合されることを特
徴とする請求項６記載の通信制御装置。 - 【請求項８】 前記待ち行列を形成する手段は、前記ス
ロットに存する複数の優先待ち行列と、セルが対応する
優先待ち行列の末尾に置かれることとなるようにセルを
スロットに予定するための手段とを含み、前記送信待ち
行列を形成する手段は、対応するサブチェーンのスロッ
トに付随する対応するポインタの前進に応じて、異なる
スロットに存する優先待ち行列の同じ優先順位に付随す
る送信待ち行列の末尾にスロットの出力を鎖状につなぐ
手段を含むことを特徴とする請求項５記載の通信制御装
置。 - 【請求項９】 前記待ち行列を形成する手段は、スロッ
トに存する数個の直列の優先待ち行列を含み、前記送信
待ち行列を形成する手段は、直列の優先送信待ち行列を
用いて前記通信網へのセルの送信を待ち合わせするため
の手段を含むことを特徴とする請求項５記載の通信制御
装置。 - 【請求項１０】 所定の優先順位のセルを前記直列の優
先待ち行列及び前記直列の優先送信待ち行列の中の対応
する位置に追加するための検索を促進する追加のポイン
タをさらに含み、次の優先順位を指す前記追加のポイン
タを使って次の優先順位の待ち行列のテールを直接発見
し、これにより適当な位置を発見するためにより高い優
先順位のセルを全て検索することを必要とせずに低い優
先順位のセルを前記直列の優先待ち行列及び前記直列の
優先送信待ち行列に付加し得ることを特徴とする請求項
９記載の通信制御装置。 - 【請求項１１】 前記待ち行列を形成する手段は、二重
にリンクされたリスト構造を含み、前記二重にリンクさ
れたリスト構造は、既にタイミングチェーン内に存する
セルの再予定を可能にすることを特徴とする請求項５記
載の通信制御装置。 - 【請求項１２】 適切なリンクを前記リストから除去
し、新しいリンクを前記リストに付加することによって
タイミングチェーンからセルを取り戻すために前記二重
にリンクされたリスト構造に結合されたポインタをさら
に含むことを特徴とする請求項１１記載の通信制御装
置。 - 【請求項１３】 新しいデータ伝送速度値を使うことに
よって、前記通信網を介して送られる通信量の調節を可
能とするための手段を有し、除去されたセルを再予定す
るための手段をさらに含むことを特徴とする請求項１２
記載の通信制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/438,352 US5535201A (en) | 1995-05-10 | 1995-05-10 | Traffic shaping system using two dimensional timing chains |
| US08/438352 | 1995-05-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316971A true JPH08316971A (ja) | 1996-11-29 |
| JP2962673B2 JP2962673B2 (ja) | 1999-10-12 |
Family
ID=23740315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1179496A Expired - Fee Related JP2962673B2 (ja) | 1995-05-10 | 1996-01-26 | 通信制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5535201A (ja) |
| JP (1) | JP2962673B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015185920A (ja) * | 2014-03-20 | 2015-10-22 | 株式会社Ｋｄｄｉ研究所 | 無線中継装置、無人航空機システム、プログラムおよび無線中継方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE506955C2 (sv) * | 1995-07-06 | 1998-03-09 | Ericsson Telefon Ab L M | ATM-flödesstyrning |
| JP2959448B2 (ja) * | 1995-10-13 | 1999-10-06 | 日本電気株式会社 | 時分割多重ハイウェイのａｔｍインタフェース装置 |
| US6201807B1 (en) * | 1996-02-27 | 2001-03-13 | Lucent Technologies | Real-time hardware method and apparatus for reducing queue processing |
| US6134217A (en) * | 1996-04-15 | 2000-10-17 | The Regents Of The University Of California | Traffic scheduling system and method for packet-switched networks with fairness and low latency |
| JP2795257B2 (ja) * | 1996-04-15 | 1998-09-10 | 日本電気株式会社 | トラフィックシェーパのセル出力競合制御方式 |
| US5748630A (en) * | 1996-05-09 | 1998-05-05 | Maker Communications, Inc. | Asynchronous transfer mode cell processing system with load multiple instruction and memory write-back |
| US6128303A (en) | 1996-05-09 | 2000-10-03 | Maker Communications, Inc. | Asynchronous transfer mode cell processing system with scoreboard scheduling |
| US5794025A (en) * | 1996-05-09 | 1998-08-11 | Maker Communications, Inc. | Method and device for performing modulo-based arithmetic operations in an asynchronous transfer mode cell processing system |
| US5748631A (en) * | 1996-05-09 | 1998-05-05 | Maker Communications, Inc. | Asynchronous transfer mode cell processing system with multiple cell source multiplexing |
| JPH1023037A (ja) * | 1996-07-05 | 1998-01-23 | Nec Corp | トラヒックシェーピング方式 |
| EP0853408A3 (en) * | 1997-01-08 | 2003-03-26 | Oki Electric Industry Co., Ltd. | Apparatus for controlling cell transmission timing |
| US6028843A (en) * | 1997-03-25 | 2000-02-22 | International Business Machines Corporation | Earliest deadline first communications cell scheduler and scheduling method for transmitting earliest deadline cells first |
| GB2341751B (en) * | 1997-03-25 | 2000-08-09 | Ibm | An earliest deadline first communications cell scheduler |
| US5930525A (en) * | 1997-04-30 | 1999-07-27 | Adaptec, Inc. | Method and apparatus for network interface fetching initial and data burst blocks and segmenting blocks and scheduling blocks compatible for transmission over multiple virtual circuits |
| US6226262B1 (en) * | 1997-06-19 | 2001-05-01 | Alcatel Canada Inc. | Correction of calendar based ATM cell scheduling for downstream cell insertion |
| US6157654A (en) * | 1997-06-24 | 2000-12-05 | Alcatel Networks Corporation | Adaptive service weight assignments for ATM scheduling |
| US5818839A (en) * | 1997-06-27 | 1998-10-06 | Newbridge Networks Corporation | Timing reference for scheduling data traffic on multiple ports |
| US6154459A (en) * | 1997-07-11 | 2000-11-28 | Telefonaktiebolaget Lm Ericsson | Data shaper for ATM traffic |
| US6198724B1 (en) | 1997-10-02 | 2001-03-06 | Vertex Networks, Inc. | ATM cell scheduling method and apparatus |
| US6597698B1 (en) * | 1997-12-19 | 2003-07-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Coordinated cell discharge from ATM queue |
| KR100256677B1 (ko) | 1997-12-24 | 2000-05-15 | 이계철 | 공유 매체 액세스가 가능한 비동기 전달 모드 호스트 어뎁팅 장치 |
| US6178159B1 (en) * | 1998-03-02 | 2001-01-23 | Lucent Technologies Inc. | Available bit rate flow control algorithms for ATM networks |
| GB2337406B (en) | 1998-05-11 | 2003-05-14 | Fujitsu Ltd | Scheduling circuitry and methods |
| US6728249B2 (en) | 1998-06-27 | 2004-04-27 | Intel Corporation | System and method for performing cut-through forwarding in an ATM network supporting LAN emulation |
| US6724767B1 (en) * | 1998-06-27 | 2004-04-20 | Intel Corporation | Two-dimensional queuing/de-queuing methods and systems for implementing the same |
| US6735773B1 (en) | 1998-06-27 | 2004-05-11 | Intel Corporation | Method and apparatus for issuing commands to a network processor configured to provide a plurality of APIs |
| US6603768B1 (en) | 1998-06-27 | 2003-08-05 | Intel Corporation | Multi-protocol conversion assistance method and system for a network accelerator |
| US6657959B1 (en) | 1998-06-27 | 2003-12-02 | Intel Corporation | Systems and methods for implementing ABR with guaranteed MCR |
| US6501731B1 (en) | 1998-06-27 | 2002-12-31 | Intel Corporation | CBR/VBR traffic scheduler |
| US6604136B1 (en) | 1998-06-27 | 2003-08-05 | Intel Corporation | Application programming interfaces and methods enabling a host to interface with a network processor |
| US6829218B1 (en) | 1998-09-15 | 2004-12-07 | Lucent Technologies Inc. | High speed weighted fair queuing system for ATM switches |
| FR2789195B1 (fr) * | 1999-01-29 | 2001-09-21 | St Microelectronics Sa | Systeme de regulation de debit de plusieurs transmissions concourantes sur une voie de communication |
| US6498782B1 (en) * | 1999-02-03 | 2002-12-24 | International Business Machines Corporation | Communications methods and gigabit ethernet communications adapter providing quality of service and receiver connection speed differentiation |
| US6765911B1 (en) | 1999-02-03 | 2004-07-20 | International Business Machines Corporation | Communications adapter for implementing communications in a network and providing multiple modes of communications |
| US6625122B1 (en) | 1999-11-24 | 2003-09-23 | Applied Micro Circuits Corporation | Selection of data for network transmission |
| US6987732B2 (en) * | 2000-12-15 | 2006-01-17 | Tellabs San Jose, Inc. | Apparatus and methods for scheduling packets in a broadband data stream |
| KR100548214B1 (ko) * | 2003-12-10 | 2006-02-02 | 삼성전자주식회사 | 복수의 인터페이스를 통해 패킷을 전송하기 위한 정보 독출을 미리 수행하여 패킷 전송을 빠르게 수행하는 패킷 포워딩 시스템 및 그 방법 |
| US7697436B2 (en) * | 2006-02-15 | 2010-04-13 | Fujitsu Limited | Bandwidth allocation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0548995A2 (en) * | 1991-12-26 | 1993-06-30 | Fujitsu Limited | Usage parameter control circuit |
| US5381407A (en) * | 1992-06-04 | 1995-01-10 | Bell Communications Research, Inc. | Method and system for controlling user traffic to a fast packet switching system |
| US5448567A (en) * | 1993-07-27 | 1995-09-05 | Nec Research Institute, Inc. | Control architecture for ATM networks |
| US5446726A (en) * | 1993-10-20 | 1995-08-29 | Lsi Logic Corporation | Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device |
| US5392280A (en) * | 1994-04-07 | 1995-02-21 | Mitsubishi Electric Research Laboratories, Inc. | Data transmission system and scheduling protocol for connection-oriented packet or cell switching networks |
-
1995
- 1995-05-10 US US08/438,352 patent/US5535201A/en not_active Expired - Lifetime
-
1996
- 1996-01-26 JP JP1179496A patent/JP2962673B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015185920A (ja) * | 2014-03-20 | 2015-10-22 | 株式会社Ｋｄｄｉ研究所 | 無線中継装置、無人航空機システム、プログラムおよび無線中継方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2962673B2 (ja) | 1999-10-12 |
| US5535201A (en) | 1996-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962673B2 (ja) | 通信制御装置 | |
| KR100452951B1 (ko) | 에이티엠 교환 큐잉 시스템 | |
| US6907041B1 (en) | Communications interconnection network with distributed resequencing | |
| JP3984680B2 (ja) | 仮想メッセージ転送経路上への転送スケジューリングの効率を高めるために、転送サービスレートが近い仮想メッセージ転送経路同士をまとめるメカニズムを有するデジタルネットワーク | |
| US5406556A (en) | Output buffered packet switch with a flexible buffer management scheme | |
| EP0514462B1 (en) | Multiple buffer time division multiplexing ring | |
| US4993018A (en) | Self-routing switching system with multiple link connections between incoming and outgoing lines | |
| US6487171B1 (en) | Crossbar switching matrix with broadcast buffering | |
| US6052376A (en) | Distributed buffering system for ATM switches | |
| JPH08298522A (ja) | 共有メモリ非同期転送モードスイッチ内において使用されるための空間優先度を維持するための選択的押出しシステム及び方法 | |
| WO1995025393A1 (en) | High-speed switched network architecture | |
| US7292576B2 (en) | ATM switch having output buffers | |
| US6445680B1 (en) | Linked list based least recently used arbiter | |
| US6046982A (en) | Method and apparatus for reducing data loss in data transfer devices | |
| US6307859B1 (en) | Device and method related to telecommunication networks | |
| JP3368881B2 (ja) | 入力バッファ型パケット交換機 | |
| US20030193943A1 (en) | Controlled shared memory smart switch system | |
| JPH10200532A (ja) | バッファ制御装置 | |
| CA1335609C (en) | Communication switching element | |
| US6496513B1 (en) | Traffic priority control system for a concentration-type ATM switch | |
| JP3543725B2 (ja) | パケット交換装置およびパケット交換方法 | |
| Obara et al. | High speed transport processor for broad-band burst transport system | |
| JPH06338905A (ja) | Ａｔｍ交換網における優先制御装置 | |
| JP3516869B2 (ja) | Ａｔｍスイッチ | |
| JP3099325B2 (ja) | クロスバスイッチ装置及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |