JPH08316042A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH08316042A JPH08316042A JP11493295A JP11493295A JPH08316042A JP H08316042 A JPH08316042 A JP H08316042A JP 11493295 A JP11493295 A JP 11493295A JP 11493295 A JP11493295 A JP 11493295A JP H08316042 A JPH08316042 A JP H08316042A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- layer
- layers
- electronic component
- ceramic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 特性の異なる複数のセラミック層を含む場合
に、セラミック層のそれぞれの特性を合わせた特性を取
り出す。 【構成】 セラミック基体１の内部に回路要素２１、２
２を埋設してある。回路要素２１、２２は、セラミック
層２１０と、導体層２２０とを含む。セラミック層２１
０及び導体層２２０は交互に積層して設けられている。
セラミック層２１０は、特性の異なる複数のセラミック
層２１１、２１２を含む。複数のセラミック層２１１、
２１２は、積層方向を縦方向Ｙとし、直交する方向を横
方向Ｘとしたとき、横方向Ｘに連続する１つの複合層を
構成している。
に、セラミック層のそれぞれの特性を合わせた特性を取
り出す。 【構成】 セラミック基体１の内部に回路要素２１、２
２を埋設してある。回路要素２１、２２は、セラミック
層２１０と、導体層２２０とを含む。セラミック層２１
０及び導体層２２０は交互に積層して設けられている。
セラミック層２１０は、特性の異なる複数のセラミック
層２１１、２１２を含む。複数のセラミック層２１１、
２１２は、積層方向を縦方向Ｙとし、直交する方向を横
方向Ｘとしたとき、横方向Ｘに連続する１つの複合層を
構成している。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック基体の内部
に少なくとも１つの回路要素を埋設した電子部品に関す
る。
に少なくとも１つの回路要素を埋設した電子部品に関す
る。
【０００２】
【従来の技術】コンデンサ、インダクタ、ＬＣ複合部品
またはこれらの各部品に集積回路部品もしくは抵抗を組
込んだ混成集積回路部品として、誘電体もしくは磁性体
でなるセラミック基体の内部に、回路要素を構成する複
数の導体層を埋設した積層型の電子部品が提案されてい
る。これらの電子部品の一般的な構造は、厚膜印刷法等
によって、セラミック層と導体層とを、定められたパタ
ーンで積層した構造となっている。セラミック層は、同
一の電気的特性または磁気的特性を有するセラミック材
料によって構成される。この構造の電子部品は、最終製
品としての特性がセラミック層の電気的特性及び磁気的
特性に依存して定まるので、特性の改善に限界がある。
このような問題点を解決するための手段として、従来
は、電気的または磁気的特性の異なる複数のセラミック
層を積層する技術が知られている。例えば、特公平３ー
３０２８２号公報には、高透磁率の磁性体と、低透磁率
の磁性体とを積層して重畳一体化し、その内部にこれら
の全ての磁性体を貫いてその内部に導体層を周回させた
伝送装置が開示されている。また、特公平４ー３０１７
２号公報には、誘電体層と、印刷導電パターンとを積層
して設ける場合に、誘電体層の一部を抵抗体層によって
置き換えた積層型ＲＣ複合部品が開示されている。
またはこれらの各部品に集積回路部品もしくは抵抗を組
込んだ混成集積回路部品として、誘電体もしくは磁性体
でなるセラミック基体の内部に、回路要素を構成する複
数の導体層を埋設した積層型の電子部品が提案されてい
る。これらの電子部品の一般的な構造は、厚膜印刷法等
によって、セラミック層と導体層とを、定められたパタ
ーンで積層した構造となっている。セラミック層は、同
一の電気的特性または磁気的特性を有するセラミック材
料によって構成される。この構造の電子部品は、最終製
品としての特性がセラミック層の電気的特性及び磁気的
特性に依存して定まるので、特性の改善に限界がある。
このような問題点を解決するための手段として、従来
は、電気的または磁気的特性の異なる複数のセラミック
層を積層する技術が知られている。例えば、特公平３ー
３０２８２号公報には、高透磁率の磁性体と、低透磁率
の磁性体とを積層して重畳一体化し、その内部にこれら
の全ての磁性体を貫いてその内部に導体層を周回させた
伝送装置が開示されている。また、特公平４ー３０１７
２号公報には、誘電体層と、印刷導電パターンとを積層
して設ける場合に、誘電体層の一部を抵抗体層によって
置き換えた積層型ＲＣ複合部品が開示されている。
【０００３】
【発明が解決しようとする課題】上記先行技術文献に開
示された技術の問題点は、電気的または磁気的特性の異
なる複数のセラミック層が上下方向に積層されていて、
導体層が積層方向に配置されているため、全体としての
特性が、特性のよくないセラミック層の特性によって支
配されてしまうということである。例えば、特公平３ー
３０２８２号公報に開示された伝送装置の場合、高透磁
率の磁性体と、低透磁率の磁性体とを積層して重畳一体
化された磁性体を貫いて、その内部に導体層を周回させ
てあり、導体層に発生した磁束が、高透磁率の磁性体
と、低透磁率の磁性体の両者を通過する。このため、高
透磁率の磁性体が高周波において高透磁率特性を失って
しまうような場合、高透磁率の磁性体がエアギャップと
等価になってしまうことがある。
示された技術の問題点は、電気的または磁気的特性の異
なる複数のセラミック層が上下方向に積層されていて、
導体層が積層方向に配置されているため、全体としての
特性が、特性のよくないセラミック層の特性によって支
配されてしまうということである。例えば、特公平３ー
３０２８２号公報に開示された伝送装置の場合、高透磁
率の磁性体と、低透磁率の磁性体とを積層して重畳一体
化された磁性体を貫いて、その内部に導体層を周回させ
てあり、導体層に発生した磁束が、高透磁率の磁性体
と、低透磁率の磁性体の両者を通過する。このため、高
透磁率の磁性体が高周波において高透磁率特性を失って
しまうような場合、高透磁率の磁性体がエアギャップと
等価になってしまうことがある。
【０００４】また、高誘電率材料でなるセラミック層
と、低誘電率材料でなるセラミック層を上下方向に積層
し、高誘電率材料でなるセラミック層及び低誘電率材料
でなるセラミック層のそれぞれの内部に、コンデンサ電
極となる導体層を埋設したコンデンサを想定した場合、
高誘電率材料でなるセラミック層に埋設された導体層
と、低誘電率材料でなるセラミック層の内部に埋設され
た導体層の間に分布容量が発生することがある。分布容
量を抑制するには、分布容量を発生する部分の厚みを大
きくしなければならず、必然的に厚みが増大し、大型に
なる。
と、低誘電率材料でなるセラミック層を上下方向に積層
し、高誘電率材料でなるセラミック層及び低誘電率材料
でなるセラミック層のそれぞれの内部に、コンデンサ電
極となる導体層を埋設したコンデンサを想定した場合、
高誘電率材料でなるセラミック層に埋設された導体層
と、低誘電率材料でなるセラミック層の内部に埋設され
た導体層の間に分布容量が発生することがある。分布容
量を抑制するには、分布容量を発生する部分の厚みを大
きくしなければならず、必然的に厚みが増大し、大型に
なる。
【０００５】本発明の課題は、特性の異なる複数のセラ
ミック層を含む場合に、セラミック層のそれぞれの特性
を合わせた特性を取り出し得る電子部品を提供すること
である。
ミック層を含む場合に、セラミック層のそれぞれの特性
を合わせた特性を取り出し得る電子部品を提供すること
である。
【０００６】
【課題を解決するための手段】上述した課題解決のた
め、本発明に係る電子部品は、セラミック基体の内部に
少なくとも１つの回路要素を埋設してある。前記回路要
素は、セラミック層と、導体層とを含み、前記セラミッ
ク層及び前記導体層が互に積層して設けられている。前
記セラミック層は、特性の異なる複数のセラミック層を
含み、前記複数のセラミック層は、積層方向を縦方向と
し、直交する方向を横方向としたとき、横方向に連続す
る１つの複合層を構成している。
め、本発明に係る電子部品は、セラミック基体の内部に
少なくとも１つの回路要素を埋設してある。前記回路要
素は、セラミック層と、導体層とを含み、前記セラミッ
ク層及び前記導体層が互に積層して設けられている。前
記セラミック層は、特性の異なる複数のセラミック層を
含み、前記複数のセラミック層は、積層方向を縦方向と
し、直交する方向を横方向としたとき、横方向に連続す
る１つの複合層を構成している。
【０００７】具体的態様において、前記回路要素は、少
なくとも２種類であり、前記回路要素のそれぞれは前記
セラミック基体によって一体化されていることがある。
なくとも２種類であり、前記回路要素のそれぞれは前記
セラミック基体によって一体化されていることがある。
【０００８】別の具体的態様として、前記複数のセラミ
ック層は、誘電率が互いに異なることがあり、または、
透磁率が互いに異なることがある。
ック層は、誘電率が互いに異なることがあり、または、
透磁率が互いに異なることがある。
【０００９】更に別の態様において、能動回路部品及び
受動回路部品の少なくとも１つの含み、前記能動回路部
品及び受動回路部品が前記セラミック基体上に搭載され
ていることがある。
受動回路部品の少なくとも１つの含み、前記能動回路部
品及び受動回路部品が前記セラミック基体上に搭載され
ていることがある。
【００１０】
【作用】回路要素は、セラミック層と、導体層とを含
み、セラミック層及び導体層が交互に積層して設けられ
ている。セラミック層は、特性の異なる複数のセラミッ
ク層を含んでいる。従って、複数のセラミック層の各特
性を利用して、全体として、改善された特性を得ること
が可能である。
み、セラミック層及び導体層が交互に積層して設けられ
ている。セラミック層は、特性の異なる複数のセラミッ
ク層を含んでいる。従って、複数のセラミック層の各特
性を利用して、全体として、改善された特性を得ること
が可能である。
【００１１】特性の異なる複数のセラミック層は、積層
方向を縦方向とし、直交する方向を横方向としたとき、
横方向に連続する１つの複合層を構成している。このた
め、セラミック層のそれぞれの特性を個別に取り出し得
る。製品全体としては、セラミック層のそれぞれの特性
を合わせた特性を得ることができる。
方向を縦方向とし、直交する方向を横方向としたとき、
横方向に連続する１つの複合層を構成している。このた
め、セラミック層のそれぞれの特性を個別に取り出し得
る。製品全体としては、セラミック層のそれぞれの特性
を合わせた特性を得ることができる。
【００１２】
【実施例】図１は本発明に係る電子部品の断面図であ
る。実施例に示す電子部品は、セラミック基体１の内部
に２つの回路要素２１、２２を埋設してある。回路要素
２１、２２は、セラミック層２１０と、導体層２２０と
を含む。セラミック層２１０及び導体層２２０は交互に
積層して設けられている。
る。実施例に示す電子部品は、セラミック基体１の内部
に２つの回路要素２１、２２を埋設してある。回路要素
２１、２２は、セラミック層２１０と、導体層２２０と
を含む。セラミック層２１０及び導体層２２０は交互に
積層して設けられている。
【００１３】セラミック層２１０は、特性の異なる複数
のセラミック層２１１、２１２を含む。複数のセラミッ
ク層２１１、２１２は、積層方向を縦方向Ｙとし、直交
する方向を横方向Ｘとしたとき、横方向Ｘに連続する１
つの複合層を構成している。
のセラミック層２１１、２１２を含む。複数のセラミッ
ク層２１１、２１２は、積層方向を縦方向Ｙとし、直交
する方向を横方向Ｘとしたとき、横方向Ｘに連続する１
つの複合層を構成している。
【００１４】上述したように、本発明に係る電子部品に
おいて、特性の異なる複数のセラミック層２１１、２１
２は、積層方向を縦方向Ｙとし、直交する方向を横方向
Ｘとしたとき、横方向Ｘに連続する１つの複合層を構成
している。このため、セラミック層２１１、２１２のそ
れぞれの特性を個別に取り出し得る。製品全体として
は、セラミック層２１１、２１２のそれぞれの特性を合
せた特性を得ることができる。
おいて、特性の異なる複数のセラミック層２１１、２１
２は、積層方向を縦方向Ｙとし、直交する方向を横方向
Ｘとしたとき、横方向Ｘに連続する１つの複合層を構成
している。このため、セラミック層２１１、２１２のそ
れぞれの特性を個別に取り出し得る。製品全体として
は、セラミック層２１１、２１２のそれぞれの特性を合
せた特性を得ることができる。
【００１５】図１の実施例において、回路要素２１、２
２はインダクタである。複数のセラミック層２１１、２
１２は透磁率μが互いに異なる。より具体的には、セラ
ミック層２１１は、高透磁率セラミック材料で構成さ
れ、セラミック層２１２は低透磁率セラミック材料で構
成されている。セラミック層２１１を構成する高透磁率
セラミック材料の例は、Ｎｉ−Ｃｕ−Ｚｎ系（Ｚｎリッ
チ）高透磁率フェライトセラミックスである。セラミッ
ク層２１２を構成する低透磁率セラミック材料の例は、
Ｎｉ−Ｃｕ−Ｚｎ系（Ｎｉリッチ）高透磁率フェライト
セラミックスである。セラミック層２１２は非磁性セラ
ミック材料で構成されていてもよい。
２はインダクタである。複数のセラミック層２１１、２
１２は透磁率μが互いに異なる。より具体的には、セラ
ミック層２１１は、高透磁率セラミック材料で構成さ
れ、セラミック層２１２は低透磁率セラミック材料で構
成されている。セラミック層２１１を構成する高透磁率
セラミック材料の例は、Ｎｉ−Ｃｕ−Ｚｎ系（Ｚｎリッ
チ）高透磁率フェライトセラミックスである。セラミッ
ク層２１２を構成する低透磁率セラミック材料の例は、
Ｎｉ−Ｃｕ−Ｚｎ系（Ｎｉリッチ）高透磁率フェライト
セラミックスである。セラミック層２１２は非磁性セラ
ミック材料で構成されていてもよい。
【００１６】導体層２２０は、コイル２１及びコイル２
２を構成する。コイル２１はセラミック層２１１の内部
において、積層方向Ｙに向かって、スパイラル状に巻回
されている。コイル２２はセラミック層２１２の内部に
おいて、積層方向Ｙに向かって、スパイラル状に巻回さ
れている。コイル２１及びコイル２２は、接続導体を通
して直列に接続され、磁束が加わる方向に巻回されてい
るものとする。
２を構成する。コイル２１はセラミック層２１１の内部
において、積層方向Ｙに向かって、スパイラル状に巻回
されている。コイル２２はセラミック層２１２の内部に
おいて、積層方向Ｙに向かって、スパイラル状に巻回さ
れている。コイル２１及びコイル２２は、接続導体を通
して直列に接続され、磁束が加わる方向に巻回されてい
るものとする。
【００１７】導体層２２０の両端は、セラミック基体１
の端面に設けられた取り出し電極３１、３２に導通させ
てある。このような導体層２２０は、スクリーン印刷プ
ロセス、フォトリソグラフィを主体とした高精度パター
ン形成技術、スパッタ、蒸着等の成膜技術等を用いて形
成できる。
の端面に設けられた取り出し電極３１、３２に導通させ
てある。このような導体層２２０は、スクリーン印刷プ
ロセス、フォトリソグラフィを主体とした高精度パター
ン形成技術、スパッタ、蒸着等の成膜技術等を用いて形
成できる。
【００１８】セラミック層２１０は上述したセラミック
材料の粉末を主成分としてペースト化したセラミック塗
料をスクリーン印刷することによって形成できる。
材料の粉末を主成分としてペースト化したセラミック塗
料をスクリーン印刷することによって形成できる。
【００１９】実施例に示す電子部品の場合、セラミック
層２１０は、高透磁率セラミック材料で構成されたセラ
ミック層２１１と、低透磁率セラミック材料で構成され
たセラミック層２１２とを含んでいる。コイル２１はセ
ラミック層２１１の内部において、積層方向Ｙに向かっ
て、スパイラル状に巻回されている。コイル２２はセラ
ミック層２１２の内部において、積層方向Ｙに向かっ
て、スパイラル状に巻回されている。従って、図２に示
すように、セラミック層２１１の特性Ｌ１と、セラミッ
ク層２１２の特性Ｌ２が個別に発生し、製品全体として
は、セラミック層２１１、２１２のそれぞれの特性Ｌ
１、Ｌ２を合成した特性Ｌを得ることができる。
層２１０は、高透磁率セラミック材料で構成されたセラ
ミック層２１１と、低透磁率セラミック材料で構成され
たセラミック層２１２とを含んでいる。コイル２１はセ
ラミック層２１１の内部において、積層方向Ｙに向かっ
て、スパイラル状に巻回されている。コイル２２はセラ
ミック層２１２の内部において、積層方向Ｙに向かっ
て、スパイラル状に巻回されている。従って、図２に示
すように、セラミック層２１１の特性Ｌ１と、セラミッ
ク層２１２の特性Ｌ２が個別に発生し、製品全体として
は、セラミック層２１１、２１２のそれぞれの特性Ｌ
１、Ｌ２を合成した特性Ｌを得ることができる。
【００２０】図３は本発明に係る電子部品の更に別の実
施例を示している。セラミック基体１の内部に１つの回
路要素２１を埋設してある。回路要素２１は、セラミッ
ク層２１０と、導体層２２０とを含む。セラミック層２
１０及び導体層２２０は交互に積層して設けられてい
る。セラミック層２１０は、特性の異なる複数のセラミ
ック層２１１、２１２を含む。複数のセラミック層２１
１、２１２は、積層方向を縦方向Ｙとし、直交する方向
を横方向Ｘとしたとき、横方向Ｘに連続する１つの複合
層を構成している。セラミック層２１１は、高透磁率セ
ラミック材料で構成され、セラミック層２１２は非磁性
セラミック材料で構成されている。非磁性セラミック材
料で構成されたセラミック層２１２は導体層２２０の巻
回路に沿って設けられ、高透磁率セラミック材料で構成
されたセラミック層２１１は、セラミック層２１２の内
外を埋めるような位置に配置されている。セラミック層
２１１を構成する高透磁率セラミック材料の具体例は、
上述した通りである。
施例を示している。セラミック基体１の内部に１つの回
路要素２１を埋設してある。回路要素２１は、セラミッ
ク層２１０と、導体層２２０とを含む。セラミック層２
１０及び導体層２２０は交互に積層して設けられてい
る。セラミック層２１０は、特性の異なる複数のセラミ
ック層２１１、２１２を含む。複数のセラミック層２１
１、２１２は、積層方向を縦方向Ｙとし、直交する方向
を横方向Ｘとしたとき、横方向Ｘに連続する１つの複合
層を構成している。セラミック層２１１は、高透磁率セ
ラミック材料で構成され、セラミック層２１２は非磁性
セラミック材料で構成されている。非磁性セラミック材
料で構成されたセラミック層２１２は導体層２２０の巻
回路に沿って設けられ、高透磁率セラミック材料で構成
されたセラミック層２１１は、セラミック層２１２の内
外を埋めるような位置に配置されている。セラミック層
２１１を構成する高透磁率セラミック材料の具体例は、
上述した通りである。
【００２１】導体層２２０は、コイル２１を構成する。
コイル２１はセラミック層２１２の内部において、積層
方向Ｙに向かって、スパイラル状に巻回されている。
コイル２１はセラミック層２１２の内部において、積層
方向Ｙに向かって、スパイラル状に巻回されている。
【００２２】導体層２２０の両端は、セラミック基体１
の端面に設けられた取り出し電極３１、３２に導通させ
てある。導体層２２０の形成方法は前述した通りであ
る。
の端面に設けられた取り出し電極３１、３２に導通させ
てある。導体層２２０の形成方法は前述した通りであ
る。
【００２３】実施例に示す電子部品の場合、セラミック
層２１０は、高透磁率セラミック材料で構成されたセラ
ミック層２１１と、非磁性セラミック材料で構成された
セラミック層２１２とを含んでいる。コイル２１はセラ
ミック層２１２の内部において、積層方向Ｙに向かっ
て、スパイラル状に巻回されている。従って、高透磁率
セラミック材料で構成されたセラミック層２１１がほぼ
閉じられた磁路を構成し、磁気効率が上がる。
層２１０は、高透磁率セラミック材料で構成されたセラ
ミック層２１１と、非磁性セラミック材料で構成された
セラミック層２１２とを含んでいる。コイル２１はセラ
ミック層２１２の内部において、積層方向Ｙに向かっ
て、スパイラル状に巻回されている。従って、高透磁率
セラミック材料で構成されたセラミック層２１１がほぼ
閉じられた磁路を構成し、磁気効率が上がる。
【００２４】しかも、コイル２１は非磁性セラミック材
料で構成されたセラミック層２１２の内部に形成されて
いるから、絶縁が高くなる。
料で構成されたセラミック層２１２の内部に形成されて
いるから、絶縁が高くなる。
【００２５】上述のように、セラミック層２１１の磁気
特性と、セラミック層２１２の絶縁特性が個別に発生
し、製品全体としては、セラミック層２１１、２１２の
それぞれの特性を合わせた特性を有する電子部品を得る
ことができる。
特性と、セラミック層２１２の絶縁特性が個別に発生
し、製品全体としては、セラミック層２１１、２１２の
それぞれの特性を合わせた特性を有する電子部品を得る
ことができる。
【００２６】図４は本発明に係る電子部品の更に別の実
施例を示す断面図である。実施例において、セラミック
基体１の内部に埋設された回路要素２１、２２はコンデ
ンサである。回路要素２１、２２はセラミック層２１０
と、導体層２２１、２２２とを含む。セラミック層２１
０及び導体層２２１、２２２は交互に積層して設けられ
ている。
施例を示す断面図である。実施例において、セラミック
基体１の内部に埋設された回路要素２１、２２はコンデ
ンサである。回路要素２１、２２はセラミック層２１０
と、導体層２２１、２２２とを含む。セラミック層２１
０及び導体層２２１、２２２は交互に積層して設けられ
ている。
【００２７】セラミック層２１０は、特性の異なる複数
のセラミック層２１１、２１２を含む。複数のセラミッ
ク層２１１、２１２は、積層方向を縦方向Ｙとし、直交
する方向を横方向Ｘとしたとき、横方向Ｘに連続する１
つの複合層を構成している。複数のセラミック層２１
１、２１２は、誘電率εが互いに異なる。より具体的に
は、セラミック層２１１は、高誘電率セラミック材料で
構成され、セラミック層２１２は低誘電率セラミック材
料で構成されている。セラミック層２１１を構成する高
誘電率セラミック材料の例は、チタン酸バリウム系高誘
電率セラミックスである。セラミック層２１２を構成す
る低透磁率セラミック材料の例は、酸化チタン系セラミ
ックスである。
のセラミック層２１１、２１２を含む。複数のセラミッ
ク層２１１、２１２は、積層方向を縦方向Ｙとし、直交
する方向を横方向Ｘとしたとき、横方向Ｘに連続する１
つの複合層を構成している。複数のセラミック層２１
１、２１２は、誘電率εが互いに異なる。より具体的に
は、セラミック層２１１は、高誘電率セラミック材料で
構成され、セラミック層２１２は低誘電率セラミック材
料で構成されている。セラミック層２１１を構成する高
誘電率セラミック材料の例は、チタン酸バリウム系高誘
電率セラミックスである。セラミック層２１２を構成す
る低透磁率セラミック材料の例は、酸化チタン系セラミ
ックスである。
【００２８】導体層２２１及び２２２は、高誘電率セラ
ミック材料で構成されたセラミック層２１１と、低誘電
率セラミック材料でなるセラミック層２１２を介して対
向している。導体層２２１の一端は、取り出し端子３１
に接続され、導体層２２２は、取り出し端子３２に接続
されている。
ミック材料で構成されたセラミック層２１１と、低誘電
率セラミック材料でなるセラミック層２１２を介して対
向している。導体層２２１の一端は、取り出し端子３１
に接続され、導体層２２２は、取り出し端子３２に接続
されている。
【００２９】上記実施例の場合、高誘電率セラミック材
料でなるセラミック層２１１の特性と、低誘電率セラミ
ック材料でなるセラミック層２１２の特性が、導電層２
２１ー２２２の間で、個別に発生し、製品全体として
は、セラミック層２１１、２１２のそれぞれの特性を合
成したコンデンサ特性を得ることができる。
料でなるセラミック層２１１の特性と、低誘電率セラミ
ック材料でなるセラミック層２１２の特性が、導電層２
２１ー２２２の間で、個別に発生し、製品全体として
は、セラミック層２１１、２１２のそれぞれの特性を合
成したコンデンサ特性を得ることができる。
【００３０】図５は本発明に係る電子部品の更に別の実
施例を示す断面図である。実施例において、セラミック
基体１の内部に埋設された回路要素２１、２２はコンデ
ンサである。セラミック層２１０と、導体層２２１〜２
２４とを含む。セラミック層２１０及び導体層２２１〜
２２４は交互に積層して設けられている。
施例を示す断面図である。実施例において、セラミック
基体１の内部に埋設された回路要素２１、２２はコンデ
ンサである。セラミック層２１０と、導体層２２１〜２
２４とを含む。セラミック層２１０及び導体層２２１〜
２２４は交互に積層して設けられている。
【００３１】セラミック層２１０は、特性の異なる複数
のセラミック層２１１、２１２を含む。複数のセラミッ
ク層２１１、２１２は、積層方向を縦方向Ｙとし、直交
する方向を横方向Ｘとしたとき、横方向Ｘに連続する１
つの複合層を構成している。複数のセラミック層２１
１、２１２は、誘電率εが互いに異なる。より具体的に
は、セラミック層２１１は、高誘電率セラミック材料で
構成され、セラミック層２１２は低誘電率セラミック材
料で構成されている。セラミック層２１１を構成する高
誘電率セラミック材料及びセラミック層２１２を構成す
る低透磁率セラミック材料の例は上述した通りである。
のセラミック層２１１、２１２を含む。複数のセラミッ
ク層２１１、２１２は、積層方向を縦方向Ｙとし、直交
する方向を横方向Ｘとしたとき、横方向Ｘに連続する１
つの複合層を構成している。複数のセラミック層２１
１、２１２は、誘電率εが互いに異なる。より具体的に
は、セラミック層２１１は、高誘電率セラミック材料で
構成され、セラミック層２１２は低誘電率セラミック材
料で構成されている。セラミック層２１１を構成する高
誘電率セラミック材料及びセラミック層２１２を構成す
る低透磁率セラミック材料の例は上述した通りである。
【００３２】導体層２２１〜２２４のうち、導体層２２
１と導体層２２３は、高誘電率セラミック材料で構成さ
れたセラミック層２１１を介して対向し、回路要素２１
としてのコンデンサ２１を構成している。導体層２２
１、２２１の一端は、取り出し端子３１に接続されてい
る。導体層２２３は導体層２２１と導体層２２１の間に
配置され、中間電極として用いられている。
１と導体層２２３は、高誘電率セラミック材料で構成さ
れたセラミック層２１１を介して対向し、回路要素２１
としてのコンデンサ２１を構成している。導体層２２
１、２２１の一端は、取り出し端子３１に接続されてい
る。導体層２２３は導体層２２１と導体層２２１の間に
配置され、中間電極として用いられている。
【００３３】導体層２２２と導体層２２４は、低誘電率
セラミック材料でなるセラミック層２１２を介して対向
し、回路要素２２としてのコンデンサを構成している。
導体層２２２、２２２の一端は、取り出し端子３２に接
続されている。導体層２２４は導体層２２２と導体層２
２２の間に配置され、中間電極として用いられている。
セラミック材料でなるセラミック層２１２を介して対向
し、回路要素２２としてのコンデンサを構成している。
導体層２２２、２２２の一端は、取り出し端子３２に接
続されている。導体層２２４は導体層２２２と導体層２
２２の間に配置され、中間電極として用いられている。
【００３４】上記実施例の場合、高誘電率セラミック材
料でなるセラミック層２１１の特性と、低誘電率セラミ
ック材料でなるセラミック層２１２の特性が、導電層２
２１ー２２２の間で、個別に発生し、製品全体として
は、セラミック層２１１、２１２のそれぞれの特性を合
成したコンデンサ特性を得ることができる。また、セラ
ミック層２１１、２１２の間に更に誘電率の低い材料で
なるセラミック層２１３を介して、コンデンサ２１、２
２の間の分布容量を小さくすることもできる。
料でなるセラミック層２１１の特性と、低誘電率セラミ
ック材料でなるセラミック層２１２の特性が、導電層２
２１ー２２２の間で、個別に発生し、製品全体として
は、セラミック層２１１、２１２のそれぞれの特性を合
成したコンデンサ特性を得ることができる。また、セラ
ミック層２１１、２１２の間に更に誘電率の低い材料で
なるセラミック層２１３を介して、コンデンサ２１、２
２の間の分布容量を小さくすることもできる。
【００３５】本発明は、積層コンデンサ、積層インダク
タ、積層ＬＣ複合部品またはこれらの各部品に集積回路
部品もしくは抵抗を組込んだ混成集積回路部品に広く適
用できる。図６は混成集積回路部品に適用した例を示
す。図において、４は集積回路部品である。集積回路部
品４は能動部品を含んでおり、セラミック基体１の表面
１Ａに搭載され、導体層パターン５１、５２に接続して
ある。セラミック基体１の内部には、コンデンサ とな
る２個の回路要素２１、２２と、インダクタとなる２個
の回路要素２３、２４が埋設されている。但し、各回路
要素及び集積回路部品、及び抵抗等の個数及び種類を限
定するものではない。
タ、積層ＬＣ複合部品またはこれらの各部品に集積回路
部品もしくは抵抗を組込んだ混成集積回路部品に広く適
用できる。図６は混成集積回路部品に適用した例を示
す。図において、４は集積回路部品である。集積回路部
品４は能動部品を含んでおり、セラミック基体１の表面
１Ａに搭載され、導体層パターン５１、５２に接続して
ある。セラミック基体１の内部には、コンデンサ とな
る２個の回路要素２１、２２と、インダクタとなる２個
の回路要素２３、２４が埋設されている。但し、各回路
要素及び集積回路部品、及び抵抗等の個数及び種類を限
定するものではない。
【００３６】
【発明の効果】以上述べたように、本発明によれば、特
性の異なる複数のセラミック層を含む場合に、セラミッ
ク層のそれぞれの特性を合わせた特性を取り出し得る電
子部品を提供することができる。
性の異なる複数のセラミック層を含む場合に、セラミッ
ク層のそれぞれの特性を合わせた特性を取り出し得る電
子部品を提供することができる。
【図１】本発明に係る電子部品の構造を概略的に示す断
面図である。
面図である。
【図２】図１に示した電子部品の特性を概略的に示す断
面図である。
面図である。
【図３】本発明に係る電子部品の構造を概略的に示す断
面図である。
面図である。
【図４】本発明に係る電子部品の構造を概略的に示す断
面図である。
面図である。
【図５】本発明に係る電子部品の構造を概略的に示す断
面図である。
面図である。
【図６】本発明に係る電子部品の構造を概略的に示す部
分断面図である。
分断面図である。
１ セラミック基体 ２１〜２４ 回路要素 ２１０、２１１、２１２、２１３ セラミック層 ２２０〜２２４ 導体層
Claims (8)
- 【請求項１】 セラミック基体の内部に少なくとも１つ
の回路要素を埋設した電子部品であって、 前記回路要素は、セラミック層と、導体層とを含み、前
記セラミック層及び前記導体層が互に積層して設けられ
ており、 前記セラミック層は、特性の異なる複数のセラミック層
を含み、前記複数のセラミック層は、積層方向を縦方向
とし、直交する方向を横方向としたとき、横方向に連続
する１つの複合層を構成している電子部品。 - 【請求項２】 請求項１に記載された電子部品であっ
て、 前記回路要素は、少なくとも２種類であり、前記回路要
素のそれぞれは前記セラミック基体によって一体化され
ている電子部品。 - 【請求項３】 請求項１または２に記載された電子部品
であって、 前記複数のセラミック層は、誘電率が互いに異なる電子
部品。 - 【請求項４】 請求項３に記載された電子部品であっ
て、 前記複数のセラミック層の一方は、高誘電率セラミック
材料で構成され、他方は低誘電率セラミック材料で構成
されている電子部品。 - 【請求項５】 請求項１または２に記載された電子部品
であって、 前記複数のセラミック層は、透磁率が互いに異なる電子
部品。 - 【請求項６】 請求項５に記載された電子部品であっ
て、 前記複数のセラミック層の一方は、高透磁率セラミック
材料で構成され、他方は低透磁率セラミック材料で構成
されている電子部品。 - 【請求項７】 請求項６に記載された電子部品であっ
て、 前記導体層は、コイルを構成する電子部品。 - 【請求項８】 請求項１ないし７に記載された電子部品
であって、 能動回路部品及び受動回路部品の少なくとも１つの含
み、前記能動回路部品及び受動回路部品が前記セラミッ
ク基体上に搭載されている電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11493295A JPH08316042A (ja) | 1995-05-12 | 1995-05-12 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11493295A JPH08316042A (ja) | 1995-05-12 | 1995-05-12 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316042A true JPH08316042A (ja) | 1996-11-29 |
Family
ID=14650236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11493295A Pending JPH08316042A (ja) | 1995-05-12 | 1995-05-12 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316042A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061190A (ja) * | 2009-08-11 | 2011-03-24 | Ngk Insulators Ltd | 複合電子部品の製造方法及び複合電子部品 |
| JP2013143471A (ja) * | 2012-01-11 | 2013-07-22 | Murata Mfg Co Ltd | 電子部品 |
| JP2016162892A (ja) * | 2015-03-02 | 2016-09-05 | 株式会社村田製作所 | 電子部品およびその製造方法 |
-
1995
- 1995-05-12 JP JP11493295A patent/JPH08316042A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061190A (ja) * | 2009-08-11 | 2011-03-24 | Ngk Insulators Ltd | 複合電子部品の製造方法及び複合電子部品 |
| JP2013143471A (ja) * | 2012-01-11 | 2013-07-22 | Murata Mfg Co Ltd | 電子部品 |
| JP2016162892A (ja) * | 2015-03-02 | 2016-09-05 | 株式会社村田製作所 | 電子部品およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106328339B (zh) | 线圈部件 | |
| KR100466884B1 (ko) | 적층형 코일 부품 및 그 제조방법 | |
| KR101983150B1 (ko) | 적층형 인덕터 및 그 제조 방법 | |
| US6871391B2 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
| US9251943B2 (en) | Multilayer type inductor and method of manufacturing the same | |
| KR102105389B1 (ko) | 적층 전자부품 | |
| KR20150058869A (ko) | 적층형 인덕터 | |
| JPH1126243A (ja) | 複合電子部品 | |
| JP2007035877A (ja) | 積層コンデンサ | |
| JP2002343649A (ja) | 積層セラミックチップ部品 | |
| JP3186776B2 (ja) | 電子部品の製造方法 | |
| JP3319449B2 (ja) | 積層インダクタ及びその製造方法 | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| JPH08316042A (ja) | 電子部品 | |
| JP3126244B2 (ja) | 高周波ｌｃ複合部品 | |
| JP2835122B2 (ja) | 積層複合部品とその製造方法 | |
| JP2008092454A (ja) | 積層電子部品及びその製造方法 | |
| JP2909122B2 (ja) | 積層複合部品 | |
| JP3048593B2 (ja) | 混成集積回路部品 | |
| JPH0993069A (ja) | 多連ノイズフィルタ | |
| JP2958804B2 (ja) | 積層チップコモンモードチョークコイル | |
| WO2018070105A1 (ja) | 積層型ｌｃフィルタアレイ | |
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JP2971124B2 (ja) | 電子部品 | |
| JPH03159206A (ja) | 混成集積回路部品の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031217 |
|
| A521 | Written amendment |
Effective date: 20040219 Free format text: JAPANESE INTERMEDIATE CODE: A523 |