JPH0831124A - Clock generating method and magnetic disk device - Google Patents

Abstract

PURPOSE:To generate a reference clock of a servo system from a PLL loop to be phase locked to servo data reproduced from a head without lowering a format capacity. CONSTITUTION:A servo PLL circuit 32 generates the reference clock phase locked to the servo data inputted through a magnetic head 2, a head amplifier 10 and a pulse peak detector 11 and supplies reference clock to a servo control circuit 14. On the other hand, a reference clock generating circuit forms the reference clock from the oscillation signal generated from a crystal oscillator built therein. The reference clock is supplied to a CPU 19, an interface circuit 20 and a write PLL circuit 17. As a result, the reference clock for a servo system of the magnetic head 2 including the servo control circuit 14, VCM control circuit 9, VCM driving circuit 7, VCM 5, etc., is supplied from the servo PLL circuit 32. One piece of the crystal oscillator is thus only necessitated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はセクタサーボ方式を採る
磁気ディスク装置に係わり、特にサーボ系用の基準クロ
ックを発生するクロック発生方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic disk device adopting a sector servo system, and more particularly to a clock generation method for generating a reference clock for a servo system.

【０００２】[0002]

【従来の技術】従来この種のセクタサーボ方式を採用す
る磁気ディスク装置は図６に示すような構成を有してい
る。１はデータが読み書きされる磁気記録媒体である磁
気ディスク（メディアと称することもある）、２はメデ
ィア１上にデータを記録再生する磁気ヘッド、３は前記
メディア１を回転させるスピンドルモータ、４は前記磁
気ヘッド２を先端に取り付けて移動するキャリッジ、５
は前記キャリッジ４を前記メディア１の半径方向に回動
させるボイスコイルモータ（ＶＣＭ）、６は前記スピン
ドルモータ３に電力を供給し、一定回転させるスピンド
ルモータ駆動回路、７は前記ＶＣＭ５に電力を供給して
駆動するＶＣＭ駆動回路、８は前記スピンドルモータ駆
動回路６への供給電力を制御して前記モータ３を一定回
転させる制御を行うスピンドルモータ制御回路、９はサ
ーボ制御回路１４より制御信号を受け、前記ＶＣＭ駆動
回路７への供給電力を制御してＶＣＭ５を指定通りに動
作させるＶＣＭ制御回路、１０はデータの読み出し時に
磁気ヘッド２から再生された信号を増幅し、データ書き
込み時にはエンコーダ１８から送られる書き込みデータ
に従って前記磁気ヘッド２へ書き込み電流を供給するヘ
ッドアンプ、１１は前記ヘッドアンプ１０から読み出さ
れた信号の磁気変換位置に相当する波形ピーク点を検出
して２値化データに変換するパルスピークディテクタ、
１２は前記メディア１から前記磁気ヘッド２により読み
出された信号の中から位置決め情報を検出するサーボ信
号検出回路、１３は前記サーボ信号検出回路１２にて検
出されたアナログの位置決め信号をデジタル信号に変換
するＡ／Ｄ変換器、１４は前記パルスピークディテクタ
１１から得られるシリンダコードデータ及び前記Ａ／Ｄ
変換器１３から得られる位置決めデータを受けて、磁気
ヘッド２のシーク及び位置ズレ量を統括的に検出して制
御するサーボ制御回路、１５は前記パルスピークディテ
クタ１１から得られる読み出しデータパルスに位相同期
した読み出しクロックを作成するリードＰＬＬ回路、１
６は前記パルスピークディテクタ１１から得られる変調
リードデータをＮＲＺ信号に復調するデコーダ、１７は
基準クロック発生回路２１から発生される基準クロック
を適切な分周比で分周し、且つ帰還ループにも適切な分
周比の分周器を挿入したＰＬＬループを形成して書き込
みクロックを作成するライトＰＬＬ回路、１８はインタ
フェース制御回路２０から得られるＮＲＺ信号を、前記
ライトＰＬＬ回路１７のライトクロックに同期して変調
するエンコーダ、１９は本磁気ディスク装置の各種動作
を統括制御するＣＰＵ、２０は本磁気ディスク装置と図
示されないホストコンピュータとの間の信号の送受を統
括的に制御するインタフェース制御回路、２１は前記Ｃ
ＰＵ１９とインタフェース制御回路２１の基準クロック
と、前記サーボ制御回路１４に代表されるサーボ系用の
基準クロックをそれぞれ異なる２個の水晶振動子より作
成する基準クロック発生回路である。2. Description of the Related Art Conventionally, a magnetic disk drive adopting this type of sector servo system has a structure as shown in FIG. 1 is a magnetic disk (also referred to as a medium) which is a magnetic recording medium for reading and writing data, 2 is a magnetic head for recording and reproducing data on the medium 1, 3 is a spindle motor for rotating the medium 1, and 4 is A carriage that moves with the magnetic head 2 attached to the tip.
Is a voice coil motor (VCM) that rotates the carriage 4 in the radial direction of the medium 1, 6 is a spindle motor drive circuit that supplies electric power to the spindle motor 3 and rotates it at a constant speed, and 7 is electric power that is supplied to the VCM 5. A spindle motor control circuit for controlling the electric power supplied to the spindle motor drive circuit 6 to control the motor 3 to rotate at a constant speed, and 9 for receiving a control signal from the servo control circuit 14. A VCM control circuit 10 that controls the power supplied to the VCM drive circuit 7 to operate the VCM 5 as specified, amplifies a signal reproduced from the magnetic head 2 when reading data, and sends it from an encoder 18 when writing data. A head amplifier for supplying a write current to the magnetic head 2 according to write data to be written, 11 Pulse peak detector and converting the detected waveform peak point corresponding to a magnetic transformation position of the signal read from the head amplifier 10 into binary data,
Reference numeral 12 is a servo signal detection circuit for detecting positioning information from the signal read from the medium 1 by the magnetic head 2, and 13 is a digital signal based on the analog positioning signal detected by the servo signal detection circuit 12. A / D converter for converting, 14 is cylinder code data obtained from the pulse peak detector 11 and the A / D
A servo control circuit that receives the positioning data obtained from the converter 13 and comprehensively detects and controls the seek amount and the positional deviation amount of the magnetic head 2, and 15 is phase-synchronized with the read data pulse obtained from the pulse peak detector 11. Read PLL circuit for creating a read clock, 1
Reference numeral 6 is a decoder for demodulating the modulated read data obtained from the pulse peak detector 11 into an NRZ signal, 17 is a reference clock generated from the reference clock generation circuit 21, and is also divided into a feedback loop. A write PLL circuit that forms a write clock by forming a PLL loop in which a frequency divider having an appropriate frequency division ratio is inserted, and 18 synchronizes the NRZ signal obtained from the interface control circuit 20 with the write clock of the write PLL circuit 17. An encoder 19 for centrally controlling various operations of the magnetic disk apparatus, a reference numeral 20 for an interface control circuit for overall control of signal transmission / reception between the magnetic disk apparatus and a host computer (not shown), and 21. Is the above C
This is a reference clock generation circuit that creates a reference clock for the PU 19 and the interface control circuit 21 and a reference clock for the servo system represented by the servo control circuit 14 from two different crystal oscillators.

【０００３】図７は図６に示した基準クロック発生回路
２１の詳細例を示した回路図である。２２は前記ＣＰＵ
系の基準クロックの生成用であり、前記基準クロックの
２倍の周波数で発振する第１水晶振動子、２３は前記第
１水晶振動子の発振周波数に従ってＴＴＬ若しくはＣＭ
ＯＳ相当レベルのクロックを出力する第１発振回路、２
４は前記第１発振回路２３の出力クロックを２分周し、
この分周出力をＣＰＵ系の基準クロックにする２分周回
路、２５はサーボ及びリード／ライト基準クロックの生
成用であり、シリンダコード転送速度の３倍の周波数で
発振する第２水晶振動子、２６は前記第２水晶振動子２
５の発振周波数に従ってＴＬＬ若しくはＣＭＯＳ相当レ
ベルのクロックを出力する第２発振回路、２７は第２水
晶発振子２５が目的の高調波発振をするように時定数が
設定された補助発振回路（ＬＣ回路）である。FIG. 7 is a circuit diagram showing a detailed example of the reference clock generating circuit 21 shown in FIG. 22 is the CPU
A first crystal oscillator for generating a system reference clock and oscillating at a frequency twice that of the reference clock, and 23 is a TTL or CM according to the oscillation frequency of the first crystal oscillator.
A first oscillation circuit that outputs a clock at a level equivalent to the OS, 2
4 divides the output clock of the first oscillation circuit 23 by two,
A frequency-dividing circuit that uses this frequency-divided output as a reference clock for the CPU system, 25 is a second crystal oscillator for generating servo and read / write reference clocks, which oscillates at a frequency three times the cylinder code transfer speed, 26 is the second crystal unit 2
A second oscillating circuit that outputs a clock of a level equivalent to TLL or CMOS in accordance with the oscillating frequency of 5, and 27 is an auxiliary oscillating circuit (LC circuit) in which a time constant is set so that the second crystal oscillator 25 oscillates a desired harmonic. ).

【０００４】ところで、ＣＰＵ１９の最高スピードを得
るため、ＣＰＵ系の基準クロックを例えば１６ＭＨｚに
する必要があり、しかもクロックの周波数及びデューテ
ィの精度を上げるため、水晶振動子２２は３２ＭＨｚと
し、これを２分周して使用している。一方、サーボ系の
基準クロックはサーボデータの転送速度から１７．３Ｍ
Ｈｚが必要だったと仮定すると、一般にグレイコード等
を用いているサーボデータのデコード精度を向上させる
ため、第２水晶振動子２５は１７．３ＭＨｚの３倍の５
２ＭＨｚにしている。By the way, in order to obtain the maximum speed of the CPU 19, it is necessary to set the reference clock of the CPU system to, for example, 16 MHz, and in order to improve the accuracy of the frequency and duty of the clock, the crystal oscillator 22 is set to 32 MHz, which is 2 MHz. It is used by dividing. On the other hand, the reference clock of the servo system is 17.3M from the transfer rate of the servo data.
Assuming that Hz is required, in order to improve the decoding accuracy of the servo data that generally uses the Gray code or the like, the second crystal unit 25 has 5 times 3 times that of 17.3 MHz.
It is set to 2 MHz.

【０００５】水晶振動子の場合、２５〜３０ＭＨｚを越
えると、機械的信頼性が低下するため、それらを改善す
るのに急激に高価となってくるにも拘らず、上記した従
来の基準クロック発生回路２１では発振回路に接続する
水晶振動子として３０ＭＨｚ以上のものを２個も使用し
ており、回路規模が大きくなると共に高価になるという
不具合があった。水晶振動子は３０ＭＨｚを越えると、
基本波（１発振周波数）で発振するのが困難になり、３
次高調波や５次高調波を使用せざるを得ない。そこで、
高調波成分で発振しやすいようにＲ、Ｌ、Ｃを使用した
補助発振回路２７を用いたり、誤って基本波で発振した
ためにＣＰＵが異常動作しないように発振周波数を監視
する回路等を取り付ける必要が生じるため、上記したよ
うに回路規模が大きくなってしまう。In the case of a crystal unit, if the frequency exceeds 25 to 30 MHz, the mechanical reliability is lowered, and although the cost is rapidly increased to improve them, the conventional reference clock generation described above is generated. In the circuit 21, two crystal oscillators having a frequency of 30 MHz or more are used as the crystal oscillator connected to the oscillation circuit, which causes a problem that the circuit scale becomes large and the cost becomes high. If the crystal oscillator exceeds 30MHz,
It becomes difficult to oscillate with the fundamental wave (1 oscillation frequency), and 3
There is no choice but to use the 5th and 5th harmonics. Therefore,
It is necessary to use an auxiliary oscillator circuit 27 that uses R, L, and C to facilitate oscillation with harmonic components, or to install a circuit that monitors the oscillation frequency so that the CPU does not operate abnormally due to accidental oscillation of the fundamental wave. As a result, the circuit scale becomes large as described above.

【０００６】従来のような磁気ディスク装置では、ＣＰ
Ｕ１９とサーボ制御回路１４等のサーボ系のそれぞれの
パフォーマンスを最大限に発揮させるために、ＣＰＵ系
とサーボ系とで別々のクロックを持つ必要があり、基準
クロック発生回路２１の第１発振回路２３から発生した
信号が分周回路２４によって１／２に分周されて、クロ
ックが作成される。このクロックがＣＰＵ１９とインタ
フェース制御回路２０に供給される。又、基準クロック
発生回路２１の第２発振回路２６から発生したクロック
がサーボ制御回路１４とライトＰＬＬ回路１７に供給さ
れている。尚、昨今の磁気ディスク装置は高機能、大容
量化のためデータ転送速度が上昇し、ＣＰＵ系クロック
も高速化している。In the conventional magnetic disk device, the CP
In order to maximize the performance of each servo system such as U19 and the servo control circuit 14, it is necessary to have separate clocks for the CPU system and the servo system, and the first oscillation circuit 23 of the reference clock generation circuit 21. The signal generated from is divided by a frequency by the frequency dividing circuit 24 to generate a clock. This clock is supplied to the CPU 19 and the interface control circuit 20. The clock generated from the second oscillation circuit 26 of the reference clock generation circuit 21 is supplied to the servo control circuit 14 and the write PLL circuit 17. It should be noted that the magnetic disk devices of recent years have increased in data transfer speed due to higher functionality and larger capacity, and CPU clocks have also become faster.

【０００７】ところで、磁気ヘッド２のメディア半径方
向の移動（シーク）には、各シリンダ毎に異なる値を示
すアドレスコードデータが用いられる。このアドレスコ
ードは製造時に行われるサーボデータ書き込み時に記録
されるものであるが、一般に前記グレイコード等の２値
化データが用いられる。磁気ヘッド２があるシリンダ上
に位置するか、或いは各シリンダ上を横切る時には、磁
気ヘッド２はメディア１上のアドレスコードを読み出
し、これがパルスピークディテクタ１１で２値化データ
に変換されるため、サーボ制御回路１４は磁気ヘッド２
がメディア１上のどのシリンダ上にいるのか識別するこ
とができる。又、サーボ制御回路１４ではサーボ基準ク
ロックをカウントし、アドレスコードの内容をデコード
している。即ち、サーボ基準クロックはアドレスコード
デコードウィンドゥに相当することになる。By the way, for the movement (seek) of the magnetic head 2 in the radial direction of the medium, address code data indicating a different value for each cylinder is used. This address code is recorded at the time of writing servo data at the time of manufacturing, but generally, the binarized data such as the gray code is used. When the magnetic head 2 is located on one cylinder or crosses over each cylinder, the magnetic head 2 reads the address code on the medium 1 and this is converted into binary data by the pulse peak detector 11, so that the servo is performed. The control circuit 14 is the magnetic head 2
It is possible to identify which cylinder on the medium 1 is on. Further, the servo control circuit 14 counts the servo reference clock and decodes the content of the address code. That is, the servo reference clock corresponds to the address code decode window.

【０００８】サーボデータはサーボライト時に特定のデ
ータ転送速度で記録されているが、スピンドルモータ３
の回転むらで変動する。基準クロック発生回路２１から
発生されるサーボ基準クロックはモータ３の回転変動と
非同期なので、この回転変動分がアドレスコードデコー
ドウィンドウロスになってしまう。従来より、サーボ面
サーボを使用する磁気ディスク装置において、サーボク
ロックはサーボＰＬＬにて作られていた。サーボ面サー
ボの場合、サーボ面とサーボヘッドが独立しているた
め、常にＰＬＬにはサーボデータが入力され、ＰＬＬを
常に位相同期することが可能であった。しかし、セクタ
サーボの場合、サーボデータがメディア上に間欠的に配
置されているため、前記ＰＬＬはサーボデータが入力さ
れる度に引き込み動作を繰り返す必要があり、引き込み
のための同期パターンエリアが前記メデイアの記録領域
を狭め、磁気ディスク装置のフォーマット容量を減少さ
せてしまうので、セクタサーボの場合は上記したＰＬＬ
を使用することができなかった。Although the servo data is recorded at a specific data transfer rate at the time of servo writing, the spindle motor 3
Fluctuates due to uneven rotation. Since the servo reference clock generated from the reference clock generation circuit 21 is asynchronous with the rotation fluctuation of the motor 3, this rotation fluctuation causes an address code decoding window loss. Conventionally, in a magnetic disk device that uses a servo surface servo, the servo clock is generated by a servo PLL. In the case of the servo surface servo, since the servo surface and the servo head are independent, the servo data is always input to the PLL, and the PLL can always be phase-synchronized. However, in the case of the sector servo, since the servo data is intermittently arranged on the medium, the PLL needs to repeat the pull-in operation every time the servo data is input, and the synchronization pattern area for pull-in has the media pattern. Since the recording area is narrowed and the format capacity of the magnetic disk device is reduced, the above-mentioned PLL is used in the case of sector servo.
Could not be used.

【０００９】このため、基準クロック発生回路２１に３
０ＭＨｚを越える高価な水晶振動子を２個搭載して、Ｃ
ＰＵ系とサーボ系の２種類の基準クロックを発生しなけ
ればならず、回路が高価になると共に大型化してしまう
という欠点があった。又、サーボデータはサーボライト
時に特定のデータ転送速度で記録されているが、スピン
ドルモータ３の回転むらで前記サーボデータの周波数が
変動する。それにも拘らず、サーボ用の前記基準クロッ
クはモータ３の回転変動と非同期なので、前記回転変動
分がデコードウィンドゥロスになってしまうという欠点
があった。Therefore, the reference clock generation circuit 21 has three
Equipped with two expensive crystal units exceeding 0MHz, C
Two types of reference clocks, a PU system and a servo system, must be generated, which has a drawback that the circuit becomes expensive and becomes large in size. Further, the servo data is recorded at a specific data transfer rate at the time of servo writing, but the frequency of the servo data fluctuates due to uneven rotation of the spindle motor 3. Nevertheless, since the reference clock for servo is asynchronous with the rotation fluctuation of the motor 3, there is a drawback that the rotation fluctuation becomes a decoding window loss.

【００１０】[0010]

【発明が解決しようとする課題】そこで本発明は上記の
欠点を除去し、フォーマット容量を落とさずにサーボデ
ータに位相同期するＰＬＬループによりサーボ系用の基
準クロックを発生させて、デコードウインドゥロスをな
くし且つ回路を小型で安価にすることができるクロック
発生方法及びこのクロック発生方法を採用した磁気ディ
スク装置を提供することを目的としている。SUMMARY OF THE INVENTION Therefore, the present invention eliminates the above-mentioned drawbacks and generates a reference clock for a servo system by a PLL loop which is phase-locked with servo data without reducing the format capacity, thereby eliminating the decode window loss. It is an object of the present invention to provide a clock generating method which can be eliminated and the circuit can be made small and inexpensive, and a magnetic disk device adopting this clock generating method.

【００１１】[0011]

【課題を解決するための手段】請求項１〜８の発明はセ
クタ・サーボ方式で記録媒体上にヘッドを用いてデータ
を記録再生する磁気ディスク装置の前記ヘッドサーボ系
用の基準クロックを発生する基準クロック発生方法にあ
って、前記ヘッドから再生されるサーボデータに位相同
期するフェイズロックループを有し、且つこのフェイズ
ロックループは位相引き込みが遅い第１のフェイズロッ
クループと位相引き込みが速い第２のフェイズロックル
ープから成り、引き込みの遅い第１のフェイズロックル
ープは前記ヘッドから再生されるデータ領域で動作さ
せ、且つこの時この第１のフェイズロックループから発
生される基準クロックを出力するようにし、又、前記位
相引き込みが速い第２のフェイズロックループは前記ヘ
ッドから再生されるサーボデータ領域で動作させ、且つ
この時この第２のフェイズロックループから発生される
基準クロックを出力するステップを有する。According to a first aspect of the present invention, a reference clock for the head servo system of a magnetic disk device for recording / reproducing data by using a head on a recording medium by a sector servo system is generated. The reference clock generating method has a phase lock loop that is in phase synchronization with servo data reproduced from the head, and the phase lock loop has a first phase lock loop with a slow phase pull-in and a second phase lock loop with a fast phase pull-in. The first phase-locked loop, which is slow to pull in, operates in the data area reproduced from the head, and at this time outputs the reference clock generated from the first phase-locked loop. Also, the second phase-locked loop with fast phase pull-in is reproduced from the head. It is operated in Bodeta region, and has a step of outputting the time reference clock generated from the second phase-locked loop.

【００１２】請求項９の発明は磁気ディスク上の目標シ
リンダに磁気ヘッドをシークして位置決めするヘッドサ
ーボ系を備え、このヘッドサーボ系で位置決めされた磁
気ヘッドを介して前記磁気ディスクにデータを読み書き
する制御を行うデータ読みだし書き込み制御系を備えた
磁気ディスク装置において、請求項１記載のクロック発
生方法により前記ヘッドサーボ系を動作させる基準信号
を発生する第１の基準信号発生手段と、水晶発振回路に
より前記データ読み出し書き込み制御系を動作させる基
準信号を発生する第２の基準信号発生手段とを具備した
構成を有する。According to a ninth aspect of the present invention, a head servo system for seeking and positioning the magnetic head in a target cylinder on the magnetic disk is provided, and data is read from and written to the magnetic disk via the magnetic head positioned by the head servo system. In a magnetic disk device provided with a data read / write control system for performing control for controlling, a first reference signal generating means for generating a reference signal for operating the head servo system by the clock generating method according to claim 1, and a crystal oscillation. Second reference signal generating means for generating a reference signal for operating the data read / write control system by means of a circuit.

【００１３】[0013]

【作用】請求項１〜８の発明の第１のフェイズロックル
ープはヘッドから再生されるサーボデータの中のシリン
ダコード読み出しパルスに直ぐに位相同期して、ヘッド
サーボ系用の基準クロックを発生する。その後、前記ヘ
ッドからデータが再生されるデータ領域では、前記シリ
ンダコード読み出しパルスに緩慢で安定に位相同期した
第２のフェイズロックループから発生される基準クロッ
クを出力することにより、このフェイズロックループを
位相同期させるための同期信号領域を大きくすることな
く、ヘッドサーボ系用の基準クロックを前記サーボデー
タに位相同期するフェイズロックループにより発生で
き、このため、磁気ディスク装置から高価な水晶発振振
動子を１つ省略することができ、装置を小型化且つ安価
にすることができる。又、前記基準信号は記録媒体を回
転させるモータの回転変動に追従しているため、デコー
ドウインドゥロスをなくすことができる。The first phase-locked loop according to the first to eighth aspects of the present invention generates a reference clock for the head servo system immediately in phase synchronization with the cylinder code read pulse in the servo data reproduced from the head. Then, in the data area where the data is reproduced from the head, the phase-locked loop is generated by outputting the reference clock generated from the second phase-locked loop that is slow and stable in phase synchronization with the cylinder code read pulse. A reference clock for the head servo system can be generated by a phase lock loop that is in phase with the servo data without increasing the synchronization signal area for phase synchronization. Therefore, an expensive crystal oscillator can be generated from the magnetic disk device. One can be omitted, and the device can be downsized and inexpensive. Further, since the reference signal follows the rotational fluctuation of the motor that rotates the recording medium, it is possible to eliminate the decode window loss.

【００１４】請求項９の発明の磁気ディスク装置におい
て、第１の基準信号発生手段は請求項１記載のクロック
発生方法により前記ヘッドサーボ系を動作させる基準信
号を発生する。第２の基準信号発生手段は水晶発振回路
により前記データ読み出し書き込み制御系を動作させる
基準信号を発生する。In the magnetic disk drive of the ninth aspect of the present invention, the first reference signal generating means generates the reference signal for operating the head servo system by the clock generating method of the first aspect. The second reference signal generating means generates a reference signal for operating the data read / write control system by a crystal oscillation circuit.

【００１５】[0015]

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明のクロック発生方法を採用した本
発明の磁気ディスク装置の一実施例を示したブロック図
である。１はデータが読み書きされる磁気記録媒体であ
る磁気ディスク（メディアと称することもある）、２は
メディア１上にデータを記録再生する磁気ヘッド、３は
前記メディア１を回転させるスピンドルモータ、４は前
記磁気ヘッド２を先端に取り付けて移動するキャリッ
ジ、５は前記キャリッジ４を前記メディア１の半径方向
に回動させるボイスコイルモータ（ＶＣＭ）、６は前記
スピンドルモータ３に電力を供給し、一定回転させるス
ピンドルモータ駆動回路、７は前記ＶＣＭ５に電力を供
給して駆動するＶＣＭ駆動回路、８は前記スピンドルモ
ータ駆動回路６への供給電力を制御して前記モータ３を
一定回転させる制御を行うスピンドルモータ制御回路、
９はサーボ制御回路１４より制御信号を受け、前記ＶＣ
Ｍ駆動回路７への供給電力を制御してＶＣＭ５を指定通
りに動作させるＶＣＭ制御回路、１０はデータの読み出
し時に磁気ヘッド２から再生された信号を増幅し、デー
タ書き込み時にはエンコーダ１８から送られる書き込み
データに従って前記磁気ヘッド２へ書き込み電流を供給
するヘッドアンプ、１１は前記ヘッドアンプ１０から読
み出された信号の磁気変換位置に相当する波形ピーク点
を検出して２値化データに変換するパルスピークディテ
クタ、１２は前記メディア１から前記磁気ヘッド２によ
り読み出された信号の中から位置決め情報を検出するサ
ーボ信号検出回路、１３は前記サーボ信号検出回路１２
にて検出されたアナログの位置決め信号をデジタル信号
に変換するＡ／Ｄ変換器、１４は前記パルスピークディ
テクタ１１から得られるシリンダコードデータ及び前記
Ａ／Ｄ変換器１３から得られる位置決めデータを受け
て、磁気ヘッド２のシーク及び位置ズレ量を統括的に検
出して制御するサーボ制御回路、１５は前記パルスピー
クディテクタ１１から得られる読み出しデータパルスに
位相同期した読み出しクロックを作成するリードＰＬＬ
回路、１６は前記パルスピークディテクタ１１から得ら
れる変調リードデータをＮＲＺ信号に復調するデコー
ダ、１７は基準クロック発生回路３１から発生される基
準クロックを適切な分周比で分周し、且つ帰還ループに
も適切な分周比の分周器を挿入したＰＬＬループを形成
して書き込みクロックを作成するライトＰＬＬ回路、１
８はインタフェース制御回路２０から得られるＮＲＺ信
号を、前記ライトＰＬＬ回路１７のライトクロックに同
期して変調するエンコーダ、１９は本磁気ディスク装置
の各種動作を統括制御するＣＰＵ、２０は本磁気ディス
ク装置と図示されないホストコンピュータとの間の信号
の送受を統括的に制御するインタフェース制御回路、３
１は前記ＣＰＵ１９とインタフェース制御回路２０用の
基準クロックを水晶発振子から作成して供給する基準ク
ロック発生回路、３２は前記メディア１上に記録された
シリンダコードを読み出しパルスに位相同期したサーボ
基準クロックを作成してサーボ制御回路１４へ出力する
サーボＰＬＬ回路である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a magnetic disk device of the present invention which employs the clock generation method of the present invention. 1 is a magnetic disk (also referred to as a medium) which is a magnetic recording medium for reading and writing data, 2 is a magnetic head for recording and reproducing data on the medium 1, 3 is a spindle motor for rotating the medium 1, and 4 is A carriage 5 with the magnetic head 2 attached to the tip thereof and moving, a voice coil motor (VCM) 5 for rotating the carriage 4 in the radial direction of the medium 1, and a constant rotation 6 for supplying electric power to the spindle motor 3. A spindle motor drive circuit 7 for supplying electric power to the VCM 5 to drive the VCM 5; 8 a spindle motor for controlling the electric power supplied to the spindle motor drive circuit 6 to control the motor 3 to rotate at a constant speed. Control circuit,
9 receives the control signal from the servo control circuit 14,
The VCM control circuit 10 that controls the power supply to the M drive circuit 7 to operate the VCM 5 as specified, amplifies the signal reproduced from the magnetic head 2 when reading data, and the writing sent from the encoder 18 when writing data. A head amplifier for supplying a write current to the magnetic head 2 in accordance with data, 11 is a pulse peak for detecting a waveform peak point corresponding to a magnetic conversion position of a signal read from the head amplifier 10 and converting it into binary data. The detector 12 is a servo signal detection circuit for detecting positioning information from the signal read from the medium 1 by the magnetic head 2, and 13 is the servo signal detection circuit 12
The A / D converter for converting the analog positioning signal detected in step S1 into a digital signal, 14 receives the cylinder code data obtained from the pulse peak detector 11 and the positioning data obtained from the A / D converter 13. , A servo control circuit for comprehensively detecting and controlling the seek and position shift amount of the magnetic head 2, and a read PLL 15 for creating a read clock phase-synchronized with the read data pulse obtained from the pulse peak detector 11.
Reference numeral 16 is a circuit, 16 is a decoder for demodulating the modulated read data obtained from the pulse peak detector 11 into an NRZ signal, 17 is a reference clock generated from the reference clock generation circuit 31, and is divided by an appropriate division ratio, and a feedback loop is provided. Also, a write PLL circuit for forming a write clock by forming a PLL loop in which a frequency divider having an appropriate frequency division ratio is inserted, 1
Reference numeral 8 is an encoder that modulates the NRZ signal obtained from the interface control circuit 20 in synchronization with the write clock of the write PLL circuit 17, reference numeral 19 is a CPU that controls various operations of the magnetic disk apparatus, and reference numeral 20 is the magnetic disk apparatus. And an interface control circuit for comprehensively controlling transmission / reception of signals between a host computer (not shown) and 3
Reference numeral 1 is a reference clock generation circuit for generating and supplying a reference clock for the CPU 19 and the interface control circuit 20 from a crystal oscillator, and 32 is a servo reference clock in which a cylinder code recorded on the medium 1 is phase-synchronized with a read pulse. Is a servo PLL circuit for creating and outputting to the servo control circuit 14.

【００１６】尚、上記サーボＰＬＬ回路３２は第１の基
準信号発生手段を構成し、基準クロック発生回路３１は
第２の基準信号発生手段を構成している。次に上記した
磁気ディスク装置の概略動作について説明する。インタ
フェース制御回路２０が図示されないホストコンピュ−
タからデータの読みだし指令を受けると、ＣＰＵ１９は
スピンドルモータ制御回路２８を制御して磁気ディスク
１をスピンドルモータ３によって一定回転させると共
に、サーボ制御回路１４によって前記磁気ヘッド２を磁
気ディスク１上の目的のシリンダへシークさせる制御を
行う。これにより、磁気ヘッド２から読み出されたサー
ボデータはヘッドアンプ１０を介してサーボ信号検出回
路１２により検出され、更にＡ／Ｄ変換回路１３により
デジタル化された後、サーボ制御回路１４にフィードバ
ックされる。サーボ制御回路１４はこのフードバックさ
れたサーボデータに基づいてＶＣＭ制御回路９に前記磁
気ヘッド２を目的のシリンダへ移動させるための制御信
号を出す。これにより、ＶＣＭ制御回路９はＶＣＭ駆動
回路７を駆動してＶＣＭ５を回動させ、キャリッジ４の
先端に取り付けてある磁気ヘッド２を目的のシリンダ上
に移動させる。こうして目的のシリンダ上に磁気ヘッド
２が位置決めされ、目的のセクタから磁気ヘッド２によ
り再生された読み出し信号はヘッドアンプ１０を介して
パルスピークディテクタ１１に入って、２値化され、こ
の２値化された信号はデコーダ１６によりＮＲＺ信号に
復調されてインタフェース制御回路２０から前記ホスト
コンピュ−タに送られる。この時、リードＰＬＬ回路１
５はパルスピークディテクタ１１から入力される２値化
信号に同期した読み出しクロックを作成し、これをデコ
ーダ１６に供給する。デコーダ１６はこのクロックに従
って前記２値化信号を復調する。The servo PLL circuit 32 constitutes a first reference signal generating means, and the reference clock generating circuit 31 constitutes a second reference signal generating means. Next, the general operation of the above magnetic disk device will be described. The interface control circuit 20 is not shown in the figure.
When a data read command is received from the CPU, the CPU 19 controls the spindle motor control circuit 28 to rotate the magnetic disk 1 by the spindle motor 3 at a constant speed, and the servo control circuit 14 moves the magnetic head 2 onto the magnetic disk 1. Performs control to seek to the target cylinder. As a result, the servo data read from the magnetic head 2 is detected by the servo signal detection circuit 12 via the head amplifier 10, further digitized by the A / D conversion circuit 13, and then fed back to the servo control circuit 14. It The servo control circuit 14 outputs a control signal for moving the magnetic head 2 to a target cylinder to the VCM control circuit 9 based on the hood-backed servo data. As a result, the VCM control circuit 9 drives the VCM drive circuit 7 to rotate the VCM 5 and move the magnetic head 2 attached to the tip of the carriage 4 onto the target cylinder. In this way, the magnetic head 2 is positioned on the target cylinder, and the read signal reproduced by the magnetic head 2 from the target sector enters the pulse peak detector 11 via the head amplifier 10 and is binarized. The generated signal is demodulated into an NRZ signal by the decoder 16 and sent from the interface control circuit 20 to the host computer. At this time, the read PLL circuit 1
Reference numeral 5 creates a read clock synchronized with the binarized signal input from the pulse peak detector 11, and supplies this to the decoder 16. The decoder 16 demodulates the binarized signal according to this clock.

【００１７】一方、インタフェース制御回路２０が前記
ホストコンピュ−タからデータ書き込み指令を受ける
と、ＣＰＵ１９は前記と同様にしてサーボ制御系を動作
させることにより磁気ヘッド２を目的のシリンダへ移動
させる。エンコーダ１８はインタフェース制御回路２０
から入力される書き込み用のＮＲＺ信号を変調し、その
変調した信号をヘッドアンプ１０を通して磁気ヘッド２
に送って、この磁気ヘッド２により目的のセクタにデー
タを書き込む。上記のような動作時に、ライトＰＬＬ回
路１７は基準クロック発生回路１８から発生される基準
クロック（ＣＰＵ系）に従って作成した書き込みクロッ
クをエンコーダ１８に供給し、エンコーダ１８はこの書
き込みクロックに従って前記書き込みデータを変調す
る。又、サーボＰＬＬ回路３２はパルスピークディテク
タ１１経由で入力したサーボデータに基づいて作成した
スピンドルモータ３の回転に同期したサーボ用の基準ク
ロックをサーボ制御回路１４に供給し、サーボ制御回路
１４はこの基準クロックに基づいて上記した磁気ヘッド
２のシーク及び位置決め制御等を行う。On the other hand, when the interface control circuit 20 receives a data write command from the host computer, the CPU 19 operates the servo control system in the same manner as described above to move the magnetic head 2 to the target cylinder. The encoder 18 is an interface control circuit 20.
An NRZ signal for writing input from the magnetic head 2 is modulated and the modulated signal is passed through the head amplifier 10.
Then, the magnetic head 2 writes data in the target sector. At the time of the above operation, the write PLL circuit 17 supplies the write clock created according to the reference clock (CPU system) generated from the reference clock generation circuit 18 to the encoder 18, and the encoder 18 outputs the write data according to the write clock. Modulate. Further, the servo PLL circuit 32 supplies the servo control circuit 14 with a reference clock for servo synchronized with the rotation of the spindle motor 3 created based on the servo data input via the pulse peak detector 11, and the servo control circuit 14 receives the reference clock. The above-described seek and positioning control of the magnetic head 2 are performed based on the reference clock.

【００１８】図２は図１に示したサーボＰＬＬ回路３２
の詳細例を示したブロック図である。５１は電圧制御発
振器（ＶＣＯ）５８の発振信号と、ヘッド起動時には後
述するＣＳＳゾーンの同期パターン（サーボデータ１０
０内にある）とを位相比較し、ヘッド起動後は前記発振
信号とサーボデータ１００とを位相比較する位相比較
器、５２は前記位相比較器５１から出力される誤差信号
に応じた電流をループフィルタ５３へ供給するチャージ
ポンプ、５３は前記チャージポンプ５２から出力される
電流を平滑して得た発振制御電圧を電圧制御発振器５８
に供給する積分型のフィルタであって、前記位相比較器
５４にサーボデータ１００が入力されていない時には出
力電圧をホールドして、電圧制御発振器５８の発振周波
数を一定に保つ機能を有するループフィルタ、５４は入
力されるサーボデータ１００と電圧制御発振器５８の出
力信号を位相比較する位相比較器、５５は前記位相比較
器５４から出力される誤差信号に応じた電流をループフ
ィルタ５６へ供給するチャージポンプ、５６は前記チャ
ージ・ポンプ５５から出力される電流を平滑して得た発
振制御電圧を電圧制御発振器５８に出力する積分型のル
ープフィルタ、５７はサーボデータが入力された時、制
御ロジック回路６１よりスタートイネーブル信号３００
を受けて、電圧制御発振器５８の出力信号（サーボクロ
ック）とサーボデータ間に位相ずれがない時点で前記位
相比較器５４をスタートさせるゼロ位相リスタート回
路、５８はスイッチ６０によって選択された周波数制御
電圧を入力すると、この入力された制御電圧に応じた周
波数で発振する電圧制御発振回路（ＶＣＯ）、５９は制
御ロジック回路６１の制御信号に応じて、ヘッド起動時
とサーボデータが入力された時のみ前記チャージポンプ
５２の出力電流のループフィルタ５３への供給をオン、
オフするスイッチ、６０は制御ロジック回路６１の制御
信号に応じて、電圧制御発振器５８へ与える周波数制御
電圧をループフィルタ５３の出力にするか、又は前記ル
ープフィルタ５６の出力にするかを切り替えるスイッ
チ、６１は図１に示したサーボ制御回路１４の制御信号
に応じて、位相比較器５１、位相比較器５４、ゼロ位相
リスタート回路５７のイネーブル信号及び前記スイッチ
５９、前記スイッチ６０を切り替える制御信号を出力す
る制御ロジック回路である。尚、位相比較器５４、チャ
ージポンプ５５及びループフィルタ５６のＰＬＬループ
には上記のようにゼロ位相リスタート回路５７が設けら
れているため、位相比較の再スタート時に、ＰＬＬの引
き込み時間を短くすることができ、前記ＰＬＬループの
応答度を鋭敏にしている。尚、位相比較器５１、チャー
ジポンプ５２、ループフィルタ５３及びＶＣＯ５８は遅
いフェイズロックループ（ＰＬＬ）を形成し、位相比較
器５４、チャージポンプ５５、ループフィルタ５６及び
ＶＣＯ５８は速いフェイズロックループ（ＰＬＬ）を形
成している。FIG. 2 shows the servo PLL circuit 32 shown in FIG.
3 is a block diagram showing a detailed example of FIG. Reference numeral 51 indicates an oscillation signal of a voltage controlled oscillator (VCO) 58 and a synchronization pattern (servo data 10) of a CSS zone which will be described later when the head is activated.
0)) and the phase comparison between the oscillation signal and the servo data 100 after the head is activated. Reference numeral 52 denotes a current loop corresponding to the error signal output from the phase comparator 51. A charge pump to be supplied to the filter 53, 53 is a voltage controlled oscillator 58 which is an oscillation control voltage obtained by smoothing the current output from the charge pump 52.
A loop filter having a function of holding the output voltage when the servo data 100 is not input to the phase comparator 54 to keep the oscillation frequency of the voltage controlled oscillator 58 constant. Reference numeral 54 is a phase comparator for phase-comparing the input servo data 100 and the output signal of the voltage controlled oscillator 58. Reference numeral 55 is a charge pump for supplying a current corresponding to the error signal output from the phase comparator 54 to the loop filter 56. , 56 is an integral type loop filter for outputting an oscillation control voltage obtained by smoothing the current output from the charge pump 55 to a voltage controlled oscillator 58, and 57 is a control logic circuit 61 when servo data is input. Start enable signal 300
In response to this, a zero phase restart circuit for starting the phase comparator 54 at the time when there is no phase shift between the output signal (servo clock) of the voltage controlled oscillator 58 and the servo data, and 58 is the frequency control selected by the switch 60. When a voltage is input, a voltage controlled oscillator (VCO) 59 that oscillates at a frequency according to the input control voltage, 59 is provided at the time of head activation and when servo data is input, according to the control signal of the control logic circuit 61. Only the supply of the output current of the charge pump 52 to the loop filter 53 is turned on,
A switch for turning off 60 is a switch for switching between the output of the loop filter 53 and the output of the loop filter 56 as the frequency control voltage applied to the voltage controlled oscillator 58 according to the control signal of the control logic circuit 61, Reference numeral 61 denotes an enable signal for the phase comparator 51, the phase comparator 54, the zero phase restart circuit 57, and a control signal for switching the switch 59 and the switch 60 according to the control signal of the servo control circuit 14 shown in FIG. It is a control logic circuit for outputting. Since the PLL loop of the phase comparator 54, the charge pump 55 and the loop filter 56 is provided with the zero phase restart circuit 57 as described above, the pull-in time of the PLL is shortened when the phase comparison is restarted. The response of the PLL loop is sharp. The phase comparator 51, the charge pump 52, the loop filter 53 and the VCO 58 form a slow phase lock loop (PLL), and the phase comparator 54, the charge pump 55, the loop filter 56 and the VCO 58 form a fast phase lock loop (PLL). Is formed.

【００１９】図３（Ａ）〜（Ｅ）は図１に示した磁気ヘ
ッド２で磁気ディスク１から読み出されるサーボデータ
のリードデータパルスの状態を示した図である。図３
（Ａ）はサーボデータ部のリードデータ１００のパルス
を示し、図３（Ｂ）は前記サーボデータに位相同期し、
図２のＶＣＯ５８から出力される基準クロック２００
で、アドレスコードのデコードに使用される。図３
（Ｃ）は制御ロジック回路６１から前記ゼロ位相リスタ
ート回路５７を動作させるために出力されるゼロ位相リ
スタートイネーブル信号３００を示し、図３（Ｄ）は制
御ロッジ回路６１から出力される位相比較器５１及びス
イッチ５９を制御するイネーブル信号４００を示し、図
３（Ｅ）は図３（Ａ）に示したサーボデータ１００から
検出されたセクタのスタート信号であるセクタパルス５
００を示している。FIGS. 3A to 3E are diagrams showing the states of read data pulses of servo data read from the magnetic disk 1 by the magnetic head 2 shown in FIG. FIG.
(A) shows a pulse of the read data 100 of the servo data part, and FIG. 3 (B) shows a phase synchronization with the servo data.
Reference clock 200 output from VCO 58 in FIG.
Used to decode the address code. FIG.
3C shows a zero phase restart enable signal 300 output from the control logic circuit 61 to operate the zero phase restart circuit 57, and FIG. 3D shows a phase comparison output from the control lodge circuit 61. 3E shows an enable signal 400 for controlling the device 51 and the switch 59. FIG. 3E shows a sector pulse 5 which is a start signal of a sector detected from the servo data 100 shown in FIG.
00 is shown.

【００２０】尚、図３（Ａ）に示したサーボデータは、
セクタのデータ１０１、サーボＰＬＬの位相引き込みの
ための繰り返し周波数データから成るサーボＰＬＬ同期
データ１０２、後に続くアドレスコードスタート検出に
使用されるイレーズ部１０３、ヘッドシークに使用され
るシリンダコードであるアドレスコード１０４、図１に
示したサーボ信号検出回路１２及びＡ／Ｄ変換器１３で
振幅検波を行なうことによりヘッドの微小位置決めに使
用されるバーストデータ１０５から成り、１０６はこの
セクタに記録されているデータである。The servo data shown in FIG. 3A is
Sector data 101, servo PLL synchronization data 102 composed of repetitive frequency data for pulling in the phase of servo PLL, erase section 103 used for subsequent address code start detection, address code which is a cylinder code used for head seek 104, burst data 105 used for fine positioning of the head by performing amplitude detection by the servo signal detection circuit 12 and the A / D converter 13 shown in FIG. 1, and 106 is data recorded in this sector. Is.

【００２１】次に図２に示したサーボＰＬＬ回路の動作
について説明する。今、磁気ヘッド２のシーク又は位置
決め中であったとすると、図２の回路に入力されるサー
ボデータ部のリードデータパルスは図３（Ａ）のように
なる。このサーボデータ部のデータエリア１０６では、
図２の制御ロジック回路６１によってスイッチ５９がオ
ン状態で、スイッチ６０が端子ａ側に切り替わってい
る。従って、予め位相比較器５１、チャージポンプ５
２、ループフィルタ５３を含むＰＬＬループの位相同期
によって決められて、ホールドされているループフィル
タ５３の出力電圧に対応した周波数で電圧制御発振器５
８が発振し、サーボ系用のクロックを出力する。ここ
で、サーボＰＬＬ同期データ１０２が入力される時点
で、制御ロジック回路６１はスイッチ５９をオフすると
共にスイッチ６０を端子ｂ側に切り替え、更にゼロ位相
リスタート回路５７を起動し、位相比較器５４が動作を
開始する。この時、電圧制御発振器５８の制御電圧はル
ープフィルタ５６から入力され、位相比較器５４、チャ
ージポンプ５５、ループフィルタ５６を含むＰＬＬルー
プで位相同期が行われ、電圧制御発振器５８からサーボ
系用の基準クロックが出力される。その後、再びデータ
エリア１０６が入力されると、制御ロジック回路６１は
位相比較器５１を起動しすると共にスイッチ５９をオン
とし、更にスイッチ６０を端子ａ側に切り替えて、ルー
プフィルタ５３の出力電圧に対応した周波数で電圧制御
発振器５８を発振させて、サーボ系用の基準クロックを
出力させる。Next, the operation of the servo PLL circuit shown in FIG. 2 will be described. Now, assuming that the seek or positioning of the magnetic head 2 is being performed, the read data pulse of the servo data portion input to the circuit of FIG. 2 becomes as shown in FIG. In the data area 106 of this servo data section,
The switch 59 is turned on by the control logic circuit 61 of FIG. 2, and the switch 60 is switched to the terminal a side. Therefore, the phase comparator 51 and the charge pump 5 are previously set.
2. The voltage controlled oscillator 5 has a frequency determined by the phase synchronization of the PLL loop including the loop filter 53 and held at the frequency corresponding to the output voltage of the loop filter 53.
8 oscillates and outputs the clock for the servo system. Here, when the servo PLL synchronization data 102 is input, the control logic circuit 61 turns off the switch 59, switches the switch 60 to the terminal b side, further activates the zero phase restart circuit 57, and the phase comparator 54. Starts to work. At this time, the control voltage of the voltage-controlled oscillator 58 is input from the loop filter 56, phase-locked by a PLL loop including the phase comparator 54, the charge pump 55, and the loop filter 56, and the voltage-controlled oscillator 58 is used for the servo system. The reference clock is output. After that, when the data area 106 is input again, the control logic circuit 61 activates the phase comparator 51 and turns on the switch 59, and further switches the switch 60 to the terminal a side to output the output voltage of the loop filter 53. The voltage controlled oscillator 58 is oscillated at the corresponding frequency to output the reference clock for the servo system.

【００２２】しかし、サーボＰＬＬ回路３２に上記した
動作をさせる際、サーボデータ１００は間欠的に入力さ
れるため、位相同期の引き込みが高速に追従されない
と、サーボデータ部のサーボＰＬＬ同期１０２のエリア
を大きくすることになり、フォーマット容量を減少させ
ることになる。そこで、本例では、ゼロ位相リスタート
回路５７と、高速引き込み可能な位相比較器５４、チャ
ージポンプ５５、ループフィルタ５６を含むＰＬＬルー
プを図２の回路に備えることによって、フォーマット容
量の減少を回避している。しかし、高速引き込み可能な
上記ＰＬＬループはノイズ等の外乱に敏感な反面を持っ
ており、サーボデータ１００が入力されないデータエリ
ア１０６では、こうしたループだけでは安定したサーボ
基準クロックは得られない。これを解決するために、デ
ータエリア１０６では上記したＰＬＬループを水晶発振
信号にロックさせておく方法も考えられるが、従来技術
で説明したようにサーボ基準クロックに相当する周波数
の水晶振動子が高価であるため、本例では外乱に強いこ
とと安定に重点を置いたもう１つの位相比較器５１、チ
ャージポンプ５２、ループフィルタ５３を含むＰＬＬル
ープを設け、前記のようにデータエリア１０６ではこの
ループフィルタの出力電圧に応じた周波数で電圧制御発
振器５８を発振させている。However, when the servo PLL circuit 32 is caused to perform the above-mentioned operation, the servo data 100 is intermittently input, so unless the pull-in of the phase synchronization is followed at a high speed, the area of the servo PLL synchronization 102 of the servo data portion. Will be increased, which will reduce the format capacity. Therefore, in this example, a zero phase restart circuit 57, and a PLL loop including a phase comparator 54, a charge pump 55, and a loop filter 56 capable of high-speed pull-in are provided in the circuit of FIG. are doing. However, the PLL loop that can be pulled in at a high speed has a side that is sensitive to disturbances such as noise, and in the data area 106 where the servo data 100 is not input, a stable servo reference clock cannot be obtained by such a loop alone. In order to solve this, a method of locking the above-mentioned PLL loop to the crystal oscillation signal in the data area 106 may be considered, but as explained in the prior art, a crystal oscillator having a frequency corresponding to the servo reference clock is expensive. Therefore, in this example, another PLL loop including a phase comparator 51, a charge pump 52, and a loop filter 53, which emphasizes resistance to disturbance and stability, is provided, and this loop is provided in the data area 106 as described above. The voltage controlled oscillator 58 is oscillated at a frequency according to the output voltage of the filter.

【００２３】図４（Ａ）〜（Ｆ）は図２に示した制御ロ
ジック回路６１から出力される制御信号のシーケンス例
を示した図である。図４（Ａ）は１つのセクタにおける
サーボデータとホストコンピュータに読み書きされるデ
ータとの位置関係を示しているリードデータ６００を示
し、図４（Ｂ）は前記ゼロ位相リスタート回路５７を動
作させる信号であるゼロ位相リスタートイネーブル３０
０を示し、図４（Ｃ）は前記ゼロ位相リスタート回路５
７の動作後、ハイレベルとなって位相比較器５４を動作
させるイネーブル信号７００を示し、図４（Ｄ）はヘッ
ド２の起動前のＣＳＳゾーンの時にハイレベルとなって
位相比較器５１を動作させ、且つスイッチ５９をオンさ
せるイネーブル信号４００を示し、図４（Ｅ）はハイレ
ベルの時にスイッチ６０を端子ｂ側に、ローレベルの時
にスイッチ６０を端子ａ側に切り替える制御信号８０
０、図４（Ｆ）はサーボデータより検出されたセクタの
スタート信号であるセクタパルス５００を示している。FIGS. 4A to 4F are diagrams showing a sequence example of control signals output from the control logic circuit 61 shown in FIG. FIG. 4A shows read data 600 showing the positional relationship between the servo data in one sector and the data read / written by the host computer, and FIG. 4B shows the zero phase restart circuit 57 operating. Zero phase restart enable 30 which is a signal
0, and FIG. 4C shows the zero phase restart circuit 5
7 shows the enable signal 700 which becomes high level to operate the phase comparator 54 after the operation of FIG. 7, and FIG. 4 (D) becomes high level to operate the phase comparator 51 in the CSS zone before the head 2 is activated. 4E shows an enable signal 400 for turning on the switch 59. FIG. 4E shows a control signal 80 for switching the switch 60 to the terminal b side at the high level and switching the switch 60 to the terminal a side at the low level.
0, FIG. 4 (F) shows the sector pulse 500 which is the start signal of the sector detected from the servo data.

【００２４】６００はリードデータであり、ここでは１
個のセクタにおけるサーボデータとホストコンピュータ
に読み書きされるデータとの位置関係を示している。前
にも説明したが、サーボＰＬＬ回路３２にサーボデータ
１００が入力されると、サーボＰＬＬ同期１０２の最初
の数クロックでゼロ位相リスタート回路５７が働き、位
相比較器５４は位相ズレ量なしでＰＬＬの引き込み動作
を行ってロックする。ゼロ位相リスタート回路５４は制
御ロジック回路６１よりイネーブル信号３００が入力さ
れた時点で、ループフィルタ５３の出力電圧で発振して
いる電圧制御発振器５８の出力クロックを前記したサー
ボＰＬＬ同期データ１０２の位相に合わせて、位相比較
器５４側のＰＬＬループをスタートさせる。その後、制
御ロジック回路６１よりイネーブル信号８００によって
スイッチ６０が端子ｂ側に切り換わり、電圧制御発振器
５８はループフィルタ５６の出力電圧で発振し始める。
更に前記ＰＬＬループの微小補正を行うために制御ロジ
ック回路６１からのイネーブル信号４００によってスイ
ッチ５９もオンし、位相比較器５１側のＰＬＬループも
位相比較を行う。更にアドレスコードが取り込み終わる
と、制御ロジック回路６１からのイネーブル信号８００
によってスイッチ５９がオフし、且つスイッチ６０は制
御ロジック回路６１からのイネーブル信号８００によっ
て端子ｂ側に切り替わってループフィルタ５６の出力電
圧が電圧制御発振器５８に供給される。その後、データ
エリア１０１が入力される期間、電圧制御発振器５８は
安定したループフィルタ５３の出力電圧で発振すること
になる。Reference numeral 600 is read data, and here, 1
The positional relationship between the servo data in each sector and the data read / written by the host computer is shown. As described above, when the servo data 100 is input to the servo PLL circuit 32, the zero phase restart circuit 57 operates at the first several clocks of the servo PLL synchronization 102, and the phase comparator 54 causes no phase shift amount. The PLL is pulled in and locked. When the enable signal 300 is input from the control logic circuit 61, the zero phase restart circuit 54 outputs the output clock of the voltage controlled oscillator 58 oscillating at the output voltage of the loop filter 53 to the phase of the servo PLL synchronization data 102. Then, the PLL loop on the phase comparator 54 side is started. After that, the switch 60 is switched to the terminal b side by the enable signal 800 from the control logic circuit 61, and the voltage controlled oscillator 58 starts oscillating at the output voltage of the loop filter 56.
Further, the switch 59 is turned on by the enable signal 400 from the control logic circuit 61 in order to perform the minute correction of the PLL loop, and the PLL loop on the side of the phase comparator 51 also performs the phase comparison. When the address code is further fetched, the enable signal 800 from the control logic circuit 61 is sent.
Then, the switch 59 is turned off, and the switch 60 is switched to the terminal b side by the enable signal 800 from the control logic circuit 61, and the output voltage of the loop filter 56 is supplied to the voltage controlled oscillator 58. After that, during the period when the data area 101 is input, the voltage controlled oscillator 58 oscillates with the stable output voltage of the loop filter 53.

【００２５】このような制御ロジック回路６１により発
生されるイネーブル信号の出力タイミングは、サーボ制
御回路１４に搭載されたサーボデータのデコーダにより
検出されたセクタ・パルスから得られるクロックをカウ
ントした数で決定されている。図４に示すように符号３
００、４００、７００、８００の制御信号の立上がりは
前のセクタパルスのカウント数ｔ１、ｔ２で決まり、立
ち下がりは自らのセクタパルスのカウント数ｔ３で決め
られている。The output timing of the enable signal generated by the control logic circuit 61 is determined by the counted number of clocks obtained from sector pulses detected by the servo data decoder mounted on the servo control circuit 14. Has been done. As shown in FIG.
The rising edges of the control signals 00, 400, 700 and 800 are determined by the count numbers t1 and t2 of the previous sector pulse, and the falling edges are determined by the count number t3 of their own sector pulse.

【００２６】磁気ディスク装置が一旦スタートしてしま
うと、先のようにＰＬＬループの切り換えを行うことが
できるが、位相比較器５１のＰＬＬループは安定に重点
をおいているため、安定発振に至るにはサーボデータエ
リアを位相比較するだけでは引き込めない場合が考えら
れる。そこで本例では、磁気ディスク１のＣＳＳゾーン
にサーボデータの同期パターンと同一周波数の繰り返し
パターンを予め書いておくことで（サーボライト時）、
ヘッド２の起動前に、まず位相比較器５１のＰＬＬルー
プを位相同期させてしまうことによって解決している。Once the magnetic disk device is started, the PLL loop can be switched as described above, but the PLL loop of the phase comparator 51 focuses on stability, and thus stable oscillation is reached. In some cases, it may not be possible to pull in just by comparing the phases of the servo data areas. Therefore, in this example, a repetitive pattern having the same frequency as the servo data synchronization pattern is written in the CSS zone of the magnetic disk 1 in advance (during servo writing).
This is solved by first phase-locking the PLL loop of the phase comparator 51 before starting the head 2.

【００２７】図５は磁気ディスク１上に配置されたサー
ボデータとヘッド起動前のサーボＰＬＬ同期データ例を
示した図である。７１は図のように半径方向に放射状に
配置されるサーボデータ、７２はホストコンピュータが
読み書きするデータが記録されるエリアであり、各サー
ボデータ間が使用されるデータエリアである。７３は起
動する前に磁気ヘッド２が退避しているエリアであり、
前記サーボＰＬＬ同期データと同じ繰り返し周波数デー
タが全面に亙って記録されているＣＳＳゾーン、７４は
ヘッド移動方向を示す矢印である。起動する前、磁気ヘ
ッド２は図５の斜線部分に退避している。スピンドルモ
ータ３が定常回転に入っている場合、磁気ヘッド２はＣ
ＳＳゾーン７３に書かれた同期データを読み出すことが
できるため、位相比較器５１側のＰＬＬループの引き込
みを行うことができる。また、この同期データは１周に
同じ繰り返し周波数を予め書いておけば、同期データは
間欠的ではなく連続してサーボＰＬＬ回路３２に入って
くるため、引き込みの遅い位相比較器５１のＰＬＬルー
プでもロックが可能となる。FIG. 5 is a diagram showing an example of servo data arranged on the magnetic disk 1 and servo PLL synchronization data before head activation. Reference numeral 71 is servo data radially arranged as shown in the figure, and 72 is an area where data read and written by the host computer is recorded, and a data area used between each servo data. 73 is an area where the magnetic head 2 is retracted before starting,
The CSS zone in which the same repetition frequency data as the servo PLL synchronization data is recorded over the entire surface, and 74 is an arrow indicating the head moving direction. Before starting, the magnetic head 2 is retracted to the shaded area in FIG. When the spindle motor 3 is in the steady rotation, the magnetic head 2 moves to C
Since the synchronous data written in the SS zone 73 can be read, the PLL loop on the phase comparator 51 side can be pulled in. Further, if the same repetition frequency is written in advance for one cycle of this synchronization data, the synchronization data will enter the servo PLL circuit 32 continuously rather than intermittently, so even in the PLL loop of the phase comparator 51 that is slow to pull in. It becomes possible to lock.

【００２８】本実施例によれば、基準クロック発生回路
３１はＣＰＵ系の基準クロックを１つの水晶振動子で作
成しているため、回路規模が小さく且つ安価となる。サ
ーボ系の基準クロックはサーボＰＬＬ回路３２により磁
気ヘッド２により再生されるサーボデータに基づいて作
成され、且つサーボＰＬＬ回路３２はＰＬＬと分周回路
により構成されるため、基準クロックの周波数精度を非
常に高くでき、しかもスピンドルモータ３の回転変動に
追従しているため、デコードウインドゥロスをなくすこ
とができる。しかも、前記サーボＰＬＬ回路３２はＰＬ
Ｌの引き込みが速い鋭敏なＰＬＬループ系により、短時
間にＰＬＬループをロックした後、ノイズ等の外乱に強
い安定した第２のＰＬＬループで上記サーボ用の基準ク
ロックを作成する構成のため、磁気ディスク１上に書か
れる前記引き込みのための同期パターンエリアは少なく
て済み、磁気ディスク装置１のフォーマット容量の減少
を防止することができる。結局、本例では高価な高速水
晶発信振動子を１つ削減できるため、この分、回路規模
を小さくして装置の小型化に寄与できると共に、装置を
安価に構成することができる。According to the present embodiment, the reference clock generation circuit 31 uses the single crystal oscillator as the reference clock for the CPU system, so the circuit scale is small and the cost is low. The reference clock of the servo system is created based on the servo data reproduced by the magnetic head 2 by the servo PLL circuit 32, and the servo PLL circuit 32 is composed of a PLL and a frequency dividing circuit. Therefore, the frequency accuracy of the reference clock is extremely high. The decoding window loss can be eliminated because it can be made extremely high and the rotation fluctuation of the spindle motor 3 is followed. Moreover, the servo PLL circuit 32 is PL
Since the PLL loop system that is sensitive to pulling in L quickly locks the PLL loop in a short time, and the stable second PLL loop that is resistant to disturbance such as noise creates the reference clock for the servo, The synchronization pattern area for the pull-in written on the disk 1 can be small, and the decrease in the format capacity of the magnetic disk device 1 can be prevented. After all, since one expensive high-speed crystal oscillator can be eliminated in this example, the circuit scale can be reduced accordingly, contributing to the miniaturization of the device, and the device can be constructed at low cost.

【００２９】尚、本発明は回転する記録媒体にヘッドで
データを記録再生し、且つセクタサーボ方式を採る装置
であれば、磁気ディスク装置に限らず、光ディスク装
置、光磁気ディスク装置等、各種のデータ記録装置に適
用して同様の効果を得ることができる。The present invention is not limited to magnetic disk devices as long as it is a device that records / reproduces data on / from a rotating recording medium by a head and employs a sector servo system, and various data such as optical disk devices and magneto-optical disk devices. The same effect can be obtained by applying to a recording device.

【００３０】[0030]

【発明の効果】以上記述した如く請求項１〜９の発明の
クロック発生方法及びこのクロック発生方法を用いた磁
気ディスク装置によれば、フォーマット容量を落とさず
にサーボデータに位相同期するＰＬＬループによりサー
ボ系用の基準クロックを発生させて、デコードウインド
ゥロスをなくし且つ回路を小型で安価にすることができ
る。As described above, according to the clock generating method of the present invention and the magnetic disk device using this clock generating method, the PLL loop which is phase-synchronized with the servo data without reducing the format capacity is used. By generating the reference clock for the servo system, the decode window loss can be eliminated and the circuit can be made small and inexpensive.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のクロック発生方法を採用した本発明の
磁気ディスク装置の一実施例を示したブロック図。FIG. 1 is a block diagram showing an embodiment of a magnetic disk device of the present invention that employs a clock generation method of the present invention.

【図２】図１に示したサーボＰＬＬ回路の詳細例を示し
たブロック図。2 is a block diagram showing a detailed example of a servo PLL circuit shown in FIG.

【図３】図１に示した磁気ヘッドで磁気ディスクから読
み出されるサーボ・データのリード・データ・パルスの
状態を示した図。3 is a diagram showing a state of read data pulses of servo data read from a magnetic disk by the magnetic head shown in FIG.

【図４】図２に示した制御ロジック回路から出力される
制御信号のシーケンス例を示した図。4 is a diagram showing a sequence example of a control signal output from the control logic circuit shown in FIG.

【図５】図１に示した磁気ディスク上に配置されたサー
ボデータとヘッド起動前のサーボＰＬＬ・同期データ例
を示した図。5 is a diagram showing an example of servo data arranged on the magnetic disk shown in FIG. 1 and servo PLL / synchronous data before head activation.

【図６】従来の磁気ディスク装置の一例を示したブロッ
ク図。FIG. 6 is a block diagram showing an example of a conventional magnetic disk device.

【図７】図６に示した基準クロック発生回路の詳細例を
示した回路図。7 is a circuit diagram showing a detailed example of the reference clock generation circuit shown in FIG.

【符号の説明】[Explanation of symbols]

１…磁気ディスク ２…磁気ヘッド ３…スピンドルモータ ４…キャリッジ ５…ＶＣＭ ６…スピンドルモ
ータ駆動回路 ７…ＶＣＭ駆動回路 ８…スピンドルモ
ータ制御回路 ９…ＶＣＭ制御回路 １０…ヘッドアン
プ １１…パルスピークディテクタ １２…サーボ信号
検出回路 １３…Ａ／Ｄ変換器 １４…サーボ制御
回路 １５…リードＰＬＬ回路 １６…デコーダ １７…ライトＰＬＬ回路 １８…エンコーダ １９…ＣＰＵ ２０…インタフェ
ース制御回路 ３１…基準クロック発生回路 ３２…サーボＰＬ
Ｌ回路 ５１、５４…位相比較器 ５２、５５…チャ
ージポンプ ５３、５６…ループフィルタ ５７…ゼロ位相リ
スタート回路 ５８…ＶＣＯ ５９、６０…スイ
ッチ ６１…制御ロジック回路1 ... Magnetic disk 2 ... Magnetic head 3 ... Spindle motor 4 ... Carriage 5 ... VCM 6 ... Spindle motor drive circuit 7 ... VCM drive circuit 8 ... Spindle motor control circuit 9 ... VCM control circuit 10 ... Head amplifier 11 ... Pulse peak detector 12 Servo signal detection circuit 13 A / D converter 14 Servo control circuit 15 Read PLL circuit 16 Decoder 17 Write PLL circuit 18 Encoder 19 CPU 20 Interface control circuit 31 Reference clock generation circuit 32 Servo PL
L circuit 51, 54 ... Phase comparator 52, 55 ... Charge pump 53, 56 ... Loop filter 57 ... Zero phase restart circuit 58 ... VCO 59, 60 ... Switch 61 ... Control logic circuit

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 セクタ・サーボ方式で記録媒体上にヘッ
ドを用いてデータを記録再生する装置のヘッドサーボ系
用の基準クロックを発生する基準クロック発生方法にあ
って、前記ヘッドから再生されるサーボデータに位相同
期するフェイズロックループによって前記基準クロック
を発生することを特徴としたクロック発生方法。1. A reference clock generation method for generating a reference clock for a head servo system of a device for recording / reproducing data on / from a recording medium using a sector servo system, wherein the servo reproduced from the head A clock generation method characterized in that the reference clock is generated by a phase-locked loop that is phase-locked with data. 【請求項２】 前記フェイズロックループは前記ヘッド
から再生されるサーボデータの中のシリンダコード読み
出しパルスに位相同期することを特徴とした請求項１記
載のクロック発生方法。2. The clock generation method according to claim 1, wherein the phase lock loop is phase-locked with a cylinder code read pulse in servo data reproduced from the head. 【請求項３】 前記フェイズロックループは前記ヘッド
により再生されるサーボデータ領域で前記基準クロック
を発生し、前記ヘッドで再生されるデータ領域では別途
設けられた水晶発振回路から前記基準クロックを発生す
ることを特徴とした請求項１記載のクロック発生方法。3. The phase lock loop generates the reference clock in a servo data area reproduced by the head, and generates the reference clock from a separately provided crystal oscillation circuit in a data area reproduced by the head. 2. The clock generation method according to claim 1, wherein 【請求項４】 前記フェイズロックループは位相引き込
みが遅い第１のフェイズロックループと位相引き込みが
速い第２のフェイズロックループを有し、これら第１、
第２のフェイズロックループから発生される基準クロッ
クを切り替えて出力することを特徴とした請求項１記載
のクロック発生方法。4. The phase-locked loop has a first phase-locked loop with a slow phase pull-in and a second phase-locked loop with a fast phase pull-in.
2. The clock generating method according to claim 1, wherein the reference clock generated from the second phase lock loop is switched and output. 【請求項５】 前記位相引き込みが速い第２のクロック
フェーズはサーボデータ信号とサーボクロック信号の位
相ずれを無くした後に前記基準クロックを発生すること
を特徴とした請求項４記載のクロック発生方法。5. The clock generation method according to claim 4, wherein in the second clock phase in which the phase pull-in is fast, the reference clock is generated after eliminating the phase shift between the servo data signal and the servo clock signal. 【請求項６】 前記位相引き込みの遅い第１のフェイズ
ロックループは前記ヘッドから再生されるデータ領域で
動作させ、且つこの時この第１のフェイズロックループ
から発生される基準クロックを出力するようにし、又、
前記位相引き込みが速い第２のフェイズロックループは
前記ヘッドから再生されるサーボデータ領域で動作さ
せ、且つこの時この第２のフェイズロックループから発
生される基準クロックを出力することを特徴とした請求
項４記載のクロック発生方法。6. The first phase-locked loop having a slow phase pull-in is operated in a data area reproduced from the head, and at this time, a reference clock generated from the first phase-locked loop is output. ,or,
The second phase-locked loop having a fast phase pull-in is operated in a servo data area reproduced from the head, and at this time, a reference clock generated from the second phase-locked loop is output. Item 4. The clock generation method according to Item 4. 【請求項７】 前記位相引き込みが遅い第１のフェイズ
ロックループは前記データ領域にてこのループ内の電圧
制御発振器の発振制御電圧をホールドして、前記電圧制
御発振器を固定発振させることを特徴とした請求項６記
載のクロック発生方法。7. The first phase-locked loop having a slow phase pull-in holds an oscillation control voltage of a voltage-controlled oscillator in the loop in the data area to cause the voltage-controlled oscillator to oscillate fixedly. 7. The clock generation method according to claim 6, wherein. 【請求項８】 前記位相引き込みが遅い第１のフェイズ
ロックループの位相引き込み用として、専用の同期信号
領域を記録媒体上に設けたことを特徴とした請求項１記
載のクロック発生方法。8. The clock generation method according to claim 1, wherein a dedicated synchronization signal area is provided on the recording medium for phase pull-in of the first phase-locked loop having a slow phase pull-in. 【請求項９】 磁気ディスク上の目標シリンダに磁気ヘ
ッドをシークして位置決めするヘッドサーボ系を備え、
このヘッドサーボ系で位置決めされた磁気ヘッドを介し
て前記磁気ディスクにデータを読み書きする制御を行う
データ読みだし書き込み制御系を備えた磁気ディスク装
置において、請求項１記載のクロック発生方法により前
記ヘッドサーボ系を動作させる基準信号を発生する第１
の基準信号発生手段と、水晶発振回路により前記データ
読み出し書き込み制御系を動作させる基準信号を発生す
る第２の基準信号発生手段とを具備したことを特徴とす
る磁気ディスク装置。9. A head servo system for seeking and positioning a magnetic head to a target cylinder on a magnetic disk,
A magnetic disk device comprising a data read / write control system for controlling the reading / writing of data from / to the magnetic disk via a magnetic head positioned by the head servo system, wherein the head servo is performed by the clock generation method according to claim 1. First to generate a reference signal for operating the system
And a second reference signal generating means for generating a reference signal for operating the data read / write control system by a crystal oscillating circuit.