JPH08306934A - 多重トンネル接合の製造方法 - Google Patents
多重トンネル接合の製造方法Info
- Publication number
- JPH08306934A JPH08306934A JP7110423A JP11042395A JPH08306934A JP H08306934 A JPH08306934 A JP H08306934A JP 7110423 A JP7110423 A JP 7110423A JP 11042395 A JP11042395 A JP 11042395A JP H08306934 A JPH08306934 A JP H08306934A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- thin wire
- fine wire
- tunnel junction
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 構造を制御した多重トンネル接合の製造方法
を提供する 【構成】 Ｓｉ酸化膜１表面に形成されたＳｉ細線２の
両端にＡｌ電極３を作製した後、大気中で、ＡＦＭの導
電性探針４を細線２に接触させ、探針に負電圧を印加し
酸化物５が作製する。この操作を繰り返すことにより、
Ｓｉで形成された島６を形成し多重トンネル接合を作製
する。
を提供する 【構成】 Ｓｉ酸化膜１表面に形成されたＳｉ細線２の
両端にＡｌ電極３を作製した後、大気中で、ＡＦＭの導
電性探針４を細線２に接触させ、探針に負電圧を印加し
酸化物５が作製する。この操作を繰り返すことにより、
Ｓｉで形成された島６を形成し多重トンネル接合を作製
する。
Description
【０００１】
【産業上の利用分野】本発明は、電子１個単位で動作が
可能な単一電子トンネル素子に用いられる多重トンネル
接合の製造方法に関するものである。
可能な単一電子トンネル素子に用いられる多重トンネル
接合の製造方法に関するものである。
【０００２】
【従来の技術】情報化社会を支えるＬＳＩは、半導体素
子すなわちトランジスタの微細化により高集積化を行っ
ている。また、素子を微細化することにより、キャリア
の走行距離や容量が縮小され、高速化等、ＬＳＩの高性
能化が可能となる。現在量産が進んでいる１６ＭＤＲＡ
Ｍでは、ゲート長が０．５μｍ、また、サンプル出荷が
行われ始めた６４ＭＤＲＡＭでは、ゲート長が０．３５
μｍ程度となっており、研究段階では０．１μｍ以下の
ゲート長でも動作確認が行われている。
子すなわちトランジスタの微細化により高集積化を行っ
ている。また、素子を微細化することにより、キャリア
の走行距離や容量が縮小され、高速化等、ＬＳＩの高性
能化が可能となる。現在量産が進んでいる１６ＭＤＲＡ
Ｍでは、ゲート長が０．５μｍ、また、サンプル出荷が
行われ始めた６４ＭＤＲＡＭでは、ゲート長が０．３５
μｍ程度となっており、研究段階では０．１μｍ以下の
ゲート長でも動作確認が行われている。
【０００３】しかし、このような素子の微細化をさらに
進めた場合、ゲート電極と半導体基板間にトンネル漏れ
電流が発生するなど物理的な問題や、さらには、１動作
当りの電子数が減ってくるために、統計的な電子数のゆ
らぎが増大し、誤動作を起こし易くなるといった根本的
な問題が発生する。このために、現在のＬＳＩのよう
に、電子の統計的な性質に動作の基礎をおくのではな
く、個々の電子を制御することにより動作する単一電子
トンネル素子が提案されている。この素子の特徴は、微
細化が進む程、動作が完全になり究極の特性を引き出せ
る点にあり、例えばこれをメモリに応用することによ
り、人間の脳より６桁速く、現在の半導体メモリより６
桁大容量のメモリが得られる。
進めた場合、ゲート電極と半導体基板間にトンネル漏れ
電流が発生するなど物理的な問題や、さらには、１動作
当りの電子数が減ってくるために、統計的な電子数のゆ
らぎが増大し、誤動作を起こし易くなるといった根本的
な問題が発生する。このために、現在のＬＳＩのよう
に、電子の統計的な性質に動作の基礎をおくのではな
く、個々の電子を制御することにより動作する単一電子
トンネル素子が提案されている。この素子の特徴は、微
細化が進む程、動作が完全になり究極の特性を引き出せ
る点にあり、例えばこれをメモリに応用することによ
り、人間の脳より６桁速く、現在の半導体メモリより６
桁大容量のメモリが得られる。
【０００４】
【発明が解決しようとする課題】単一電子トンネル素子
は、クーロンブロッケード効果にその動作原理を置いて
いるが、この効果を引き出すには、トンネル接合が２個
以上直列に接続された多重トンネル接合が有用となり、
かつ、トンネル接合で挟まれた島の静電容量を小さくす
る必要がある。特に室温動作を考えると、島の静電容量
を１ａＦ以下にする必要があり、このような構造を作製
するためには、ｎｍレベルの構造形成技術が必要であ
る。
は、クーロンブロッケード効果にその動作原理を置いて
いるが、この効果を引き出すには、トンネル接合が２個
以上直列に接続された多重トンネル接合が有用となり、
かつ、トンネル接合で挟まれた島の静電容量を小さくす
る必要がある。特に室温動作を考えると、島の静電容量
を１ａＦ以下にする必要があり、このような構造を作製
するためには、ｎｍレベルの構造形成技術が必要であ
る。
【０００５】現在、このような微細構造を作製する技術
は乏しく、自然構造を利用した素子がいくつか提案され
ている。例えば、"Appl. Phys. Lett., Vol.61, 1992,
p3145"に記載されているような原子層ドーピングＧａＡ
ｓ細線の横にサイドゲートを設けた多重トンネル接合
や、"Proc. IEDM, 1993, p541"に記載されているような
極薄ポリシリコンをチャンネルとして用いた単一電子メ
モリが作製されている。
は乏しく、自然構造を利用した素子がいくつか提案され
ている。例えば、"Appl. Phys. Lett., Vol.61, 1992,
p3145"に記載されているような原子層ドーピングＧａＡ
ｓ細線の横にサイドゲートを設けた多重トンネル接合
や、"Proc. IEDM, 1993, p541"に記載されているような
極薄ポリシリコンをチャンネルとして用いた単一電子メ
モリが作製されている。
【０００６】しかし、前者はＧａＡｓ細線中に存在す荷
電不純物のランダム配置を利用してトンネル接合を形成
し、また後者はポリシリコン中のグレインを島として利
用し、電子が流れ易い部分をチャンネルとしているた
め、どちらもその構造を制御性良く作製することが難し
く、作製される素子にもその特性にばらつきが現れてい
た。
電不純物のランダム配置を利用してトンネル接合を形成
し、また後者はポリシリコン中のグレインを島として利
用し、電子が流れ易い部分をチャンネルとしているた
め、どちらもその構造を制御性良く作製することが難し
く、作製される素子にもその特性にばらつきが現れてい
た。
【０００７】本発明は、上記の従来技術の課題を解決
し、その構造を制御することの可能な多重トンネル接合
の製造方法を提供することを目的とする。
し、その構造を制御することの可能な多重トンネル接合
の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の多重トンネル接合の製造方法は、電気絶縁
性基板上に、金属あるいは半導体で形成された高さ１ｎ
ｍ以上、１０ｎｍ以下、幅１ｎｍ以上１００ｎｍ以下の
細線を作製し、少なくとも酸素あるいは水蒸気を有する
雰囲気中で、前記細線表面に導電性探針を接近あるいは
接触させ、前記細線と前記導電性探針間に電圧を印加す
ることにより少なくとも前記細線の表面に局所的に前記
細線の構成材料の酸化物を形成することを特徴とする。
め、本発明の多重トンネル接合の製造方法は、電気絶縁
性基板上に、金属あるいは半導体で形成された高さ１ｎ
ｍ以上、１０ｎｍ以下、幅１ｎｍ以上１００ｎｍ以下の
細線を作製し、少なくとも酸素あるいは水蒸気を有する
雰囲気中で、前記細線表面に導電性探針を接近あるいは
接触させ、前記細線と前記導電性探針間に電圧を印加す
ることにより少なくとも前記細線の表面に局所的に前記
細線の構成材料の酸化物を形成することを特徴とする。
【０００９】前記構成において、局所的に酸化物が形成
された細線近傍に、電極を作製することが好ましい。
された細線近傍に、電極を作製することが好ましい。
【００１０】また、導電性探針側が相対的に負電圧にな
るように電圧を印加することが好ましい。
るように電圧を印加することが好ましい。
【００１１】さらに、酸化物が、細線の表面から電気絶
縁性基板の表面の深さまで形成されていることが好まし
い。
縁性基板の表面の深さまで形成されていることが好まし
い。
【００１２】また、酸化物の最も薄い部分の長さが５ｎ
ｍ以下であることが好ましい。さらに、金属あるいは半
導体がＳｉ、Ｇｅ，ＧａＡｓ、Ｔｉ、Ｔａ、Ａｌまたは
ランタナイド元素から選ばれた少なくとも１種の金属あ
るいは半導体であることが好ましい。
ｍ以下であることが好ましい。さらに、金属あるいは半
導体がＳｉ、Ｇｅ，ＧａＡｓ、Ｔｉ、Ｔａ、Ａｌまたは
ランタナイド元素から選ばれた少なくとも１種の金属あ
るいは半導体であることが好ましい。
【００１３】また、局所的に酸化物が形成された細線を
作製後、前記細線を熱処理することが好ましい。
作製後、前記細線を熱処理することが好ましい。
【００１４】
【作用】本発明の製造方法によれば、走査トンネル顕微
鏡（ＳＴＭ）や原子間力顕微鏡（ＡＦＭ）を利用して、
構造の制御性が良く多重トンネル接合を作製することが
できる。即ち、金属あるいは半導体で形成された高さ１
ｎｍ以上、１０ｎｍ以下、幅１ｎｍ以上１００ｎｍ以下
の細線を、ＳＴＭやＡＦＭの導電性探針を用いて局所的
に酸化することができるので、前記導電性探針を操作す
ることによって、多重トンネル接合を制御性良く作製で
きる。
鏡（ＳＴＭ）や原子間力顕微鏡（ＡＦＭ）を利用して、
構造の制御性が良く多重トンネル接合を作製することが
できる。即ち、金属あるいは半導体で形成された高さ１
ｎｍ以上、１０ｎｍ以下、幅１ｎｍ以上１００ｎｍ以下
の細線を、ＳＴＭやＡＦＭの導電性探針を用いて局所的
に酸化することができるので、前記導電性探針を操作す
ることによって、多重トンネル接合を制御性良く作製で
きる。
【００１５】また、局所的に酸化物が形成された細線近
傍に、電極を作製することで、金属あるいは半導体を完
全に切り離さなくても、前記電極に印加する電圧により
ポテンシャル障壁を制御することで、多重トンネル接合
が形成される。
傍に、電極を作製することで、金属あるいは半導体を完
全に切り離さなくても、前記電極に印加する電圧により
ポテンシャル障壁を制御することで、多重トンネル接合
が形成される。
【００１６】さらに、導電性探針側が相対的に負電圧に
なるように電圧を印加することによって、陽極酸化を利
用して酸化物を作製できる。
なるように電圧を印加することによって、陽極酸化を利
用して酸化物を作製できる。
【００１７】また、酸化物を細線表面から電気絶縁性基
板表面の深さまで形成すれば、安定した構造の多重トン
ネル接合が形成される。
板表面の深さまで形成すれば、安定した構造の多重トン
ネル接合が形成される。
【００１８】さらに、５ｎｍ以下の間隔で切り離すこと
により、低電圧動作が可能となる。また、Ｓｉ、Ｇｅ、
ＧａＡｓ、Ｔｉ、Ｔａ、Ａｌまたはランタナイド元素か
ら選ばれた少なくとも１種の金属あるいは半導体で細線
を作製することで、比較的低電圧で安定な酸化物を形成
することが可能になる。
により、低電圧動作が可能となる。また、Ｓｉ、Ｇｅ、
ＧａＡｓ、Ｔｉ、Ｔａ、Ａｌまたはランタナイド元素か
ら選ばれた少なくとも１種の金属あるいは半導体で細線
を作製することで、比較的低電圧で安定な酸化物を形成
することが可能になる。
【００１９】さらに、細線を熱処理することにより、細
線中の金属あるいは半導体の結晶性が向上するため、所
望の優れた特性のトンネル接合を実現できる。さらに、
酸素あるいは水蒸気中で熱処理することによ、細線に形
成された酸化物の品質や大きさを制御でき、特性の優れ
た接合を形成できる。
線中の金属あるいは半導体の結晶性が向上するため、所
望の優れた特性のトンネル接合を実現できる。さらに、
酸素あるいは水蒸気中で熱処理することによ、細線に形
成された酸化物の品質や大きさを制御でき、特性の優れ
た接合を形成できる。
【００２０】
【実施例】以下に本発明の多重トンネル接合の製造方法
について説明する。
について説明する。
【００２１】図１は、本発明の実施例における多重トン
ネル接合の製造方法を示したものである。
ネル接合の製造方法を示したものである。
【００２２】まずＳｉ酸化膜１表面に形成された厚さ５
ｎｍのＳｉ膜を電子線露光法を用いて、幅５０ｎｍ、長
さ０．５μｍの細線２に加工する。次に作製した細線２
の両端にＡｌ電極３を作製した後、大気中で、ＡＦＭの
導電性探針４を細線２のトンネル障壁を形成したい部分
に接触させる。なお、この時ＡＦＭの導電性探針４は、
カンチレバーと一体化したＳｉＮ探針表面に、５００Å
の金を蒸着したものを用いた。さらに、導電性探針４と
細線２間に探針側が負となるように１０Ｖの電圧を印加
しながら、導電性探針４を５μｍ／秒の速度で、細線２
を横切るように走査する。上記のようにして走査を行な
うと、細線２にはＳｉ酸化膜１表面まで到達する酸化物
５が作製され、これにより完全に絶縁分離を行なうこと
が可能となる。上記の酸化膜は陽極酸化により形成され
ていると考えられるため、上記のように負電圧を印加す
るのが望ましい。作製された酸化物５は、Ｓｉ酸化膜１
表面で一番薄くなり、幅１ｎｍ程度である。このように
本実施例では最も薄い部分の幅は１ｎｍであるが、トン
ネル接合を実現するためには、５ｎｍ以下でなければな
らない。次に導電性探針４を１０ｎｍ離れた位置に移動
し、再び同じ操作により細線２を酸化し、この操作によ
り、Ｓｉで形成された島６を形成し多重トンネル接合を
作製する。
ｎｍのＳｉ膜を電子線露光法を用いて、幅５０ｎｍ、長
さ０．５μｍの細線２に加工する。次に作製した細線２
の両端にＡｌ電極３を作製した後、大気中で、ＡＦＭの
導電性探針４を細線２のトンネル障壁を形成したい部分
に接触させる。なお、この時ＡＦＭの導電性探針４は、
カンチレバーと一体化したＳｉＮ探針表面に、５００Å
の金を蒸着したものを用いた。さらに、導電性探針４と
細線２間に探針側が負となるように１０Ｖの電圧を印加
しながら、導電性探針４を５μｍ／秒の速度で、細線２
を横切るように走査する。上記のようにして走査を行な
うと、細線２にはＳｉ酸化膜１表面まで到達する酸化物
５が作製され、これにより完全に絶縁分離を行なうこと
が可能となる。上記の酸化膜は陽極酸化により形成され
ていると考えられるため、上記のように負電圧を印加す
るのが望ましい。作製された酸化物５は、Ｓｉ酸化膜１
表面で一番薄くなり、幅１ｎｍ程度である。このように
本実施例では最も薄い部分の幅は１ｎｍであるが、トン
ネル接合を実現するためには、５ｎｍ以下でなければな
らない。次に導電性探針４を１０ｎｍ離れた位置に移動
し、再び同じ操作により細線２を酸化し、この操作によ
り、Ｓｉで形成された島６を形成し多重トンネル接合を
作製する。
【００２３】作製した多重トンネル接合の両端のＡｌ電
極をそれぞれソース電極、ドレイン電極とし、さらに、
多重トンネル接合表面に絶縁層を成膜し、その表面にＡ
ｌゲート電極を設けることにより、単一電子トンネル素
子を作製し、その特性を測定した。
極をそれぞれソース電極、ドレイン電極とし、さらに、
多重トンネル接合表面に絶縁層を成膜し、その表面にＡ
ｌゲート電極を設けることにより、単一電子トンネル素
子を作製し、その特性を測定した。
【００２４】図２は、上記のように作成された単一電子
トンネル素子のソース電極とドレイン電極間に電圧（ド
レイン電圧）を印加した時の電圧−電流特性を示したも
のである。流れる電流（ドレイン電流）はドレイン電圧
の増加に伴って、階段状に増加することが観測された。
これは、クーロンブロッケード効果により電子が１個づ
つトンネル接合を移動した結果であると考えられる。
トンネル素子のソース電極とドレイン電極間に電圧（ド
レイン電圧）を印加した時の電圧−電流特性を示したも
のである。流れる電流（ドレイン電流）はドレイン電圧
の増加に伴って、階段状に増加することが観測された。
これは、クーロンブロッケード効果により電子が１個づ
つトンネル接合を移動した結果であると考えられる。
【００２５】さらに、ゲート電極に電圧を印加した時の
ドレイン電流を測定した結果を図３に示す。ドレイン電
流は、ゲート電圧によって周期的に変化し、ゲート電極
を用いてドレイン電流を制御することが可能であった。
ドレイン電流を測定した結果を図３に示す。ドレイン電
流は、ゲート電圧によって周期的に変化し、ゲート電極
を用いてドレイン電流を制御することが可能であった。
【００２６】上記の実施例では、探針を用いて酸化した
酸化物によって、Ｓｉの島を完全に切り離した構造の多
重トンネル接合を作製したが、深さ方向に対して途中ま
で酸化させた構造により、さらに小さな島を有する多重
トンネル接合を作製することができる。この時の多重ト
ンネル接合の構成を図４に示す。図４に示すように、絶
縁性基板７上に両端にｎ型Ｓｉ電極８を有する厚さ５ｎ
ｍのｐ型Ｓｉ細線９を形成後、ＡＦＭの導電性探針を細
線９表面に接触し、導電性探針に−５Ｖの電圧を印加し
た状態で、導電性探針を５μｍ／秒の速度で、細線９を
横切るように走査しｐ型Ｓｉ細線９を酸化した。作製さ
れた酸化物１０は、深さ約３ｎｍまで達している。前記
操作を５ｎｍ間隔で行った。その後、細線９表面にＳｉ
Ｏ2絶縁層１１を成膜後、Ａｌゲート電極１２を作製し
た。このゲート電極１２に正電圧を印加し、電界効果に
より細線内部に形成される反転層を制御することによ
り、酸化物１０の薄い部分の下部に形成される反転層を
島とした等間隔の島状のチャンネルが形成され、多重ト
ンネル接合を形成することができる。
酸化物によって、Ｓｉの島を完全に切り離した構造の多
重トンネル接合を作製したが、深さ方向に対して途中ま
で酸化させた構造により、さらに小さな島を有する多重
トンネル接合を作製することができる。この時の多重ト
ンネル接合の構成を図４に示す。図４に示すように、絶
縁性基板７上に両端にｎ型Ｓｉ電極８を有する厚さ５ｎ
ｍのｐ型Ｓｉ細線９を形成後、ＡＦＭの導電性探針を細
線９表面に接触し、導電性探針に−５Ｖの電圧を印加し
た状態で、導電性探針を５μｍ／秒の速度で、細線９を
横切るように走査しｐ型Ｓｉ細線９を酸化した。作製さ
れた酸化物１０は、深さ約３ｎｍまで達している。前記
操作を５ｎｍ間隔で行った。その後、細線９表面にＳｉ
Ｏ2絶縁層１１を成膜後、Ａｌゲート電極１２を作製し
た。このゲート電極１２に正電圧を印加し、電界効果に
より細線内部に形成される反転層を制御することによ
り、酸化物１０の薄い部分の下部に形成される反転層を
島とした等間隔の島状のチャンネルが形成され、多重ト
ンネル接合を形成することができる。
【００２７】なお、ｎ型Ｓｉ細線を用いた場合は、ゲー
ト電極に負電圧を印加することで、多重トンネル接合を
形成できた。
ト電極に負電圧を印加することで、多重トンネル接合を
形成できた。
【００２８】また、細線を酸化する場合、必ずしも探針
を接触させる必要はない。例えばＳＴＭを用いた場合
は、探針を細線表面に接近させトンネル電流を用いて酸
化させることができた。
を接触させる必要はない。例えばＳＴＭを用いた場合
は、探針を細線表面に接近させトンネル電流を用いて酸
化させることができた。
【００２９】また、細線材料はＳｉに限られるものでは
なく、Ｇｅ，ＧａＡｓ，Ｔｉ、Ｔａ，Ａｌ、ランタナイ
ド元素など探針と細線間に電圧を印加することにより酸
化される半導体あるいは金属を用いることで多重トンネ
ル接合を形成できた。
なく、Ｇｅ，ＧａＡｓ，Ｔｉ、Ｔａ，Ａｌ、ランタナイ
ド元素など探針と細線間に電圧を印加することにより酸
化される半導体あるいは金属を用いることで多重トンネ
ル接合を形成できた。
【００３０】さらに、これらの多重トンネル接合は、熱
処理を行なうことにより素子の特性を向上することがで
きた。この熱処理は用いた金属あるいは半導体材料の融
点の５分の１から５分の３の間の温度で行なうのが適切
であった。熱処理により、島部分の材料の歪や欠陥が除
去されるため、特性が向上したものと考えられる。
処理を行なうことにより素子の特性を向上することがで
きた。この熱処理は用いた金属あるいは半導体材料の融
点の５分の１から５分の３の間の温度で行なうのが適切
であった。熱処理により、島部分の材料の歪や欠陥が除
去されるため、特性が向上したものと考えられる。
【００３１】また、酸素あるいは水蒸気中で熱処理する
ことにより酸化物の厚さや幅を増大させることができ、
探針を用いた酸化では制御が困難な微妙な制御が可能と
なり、特性の優れた多重トンネル接合を形成することが
できた。
ことにより酸化物の厚さや幅を増大させることができ、
探針を用いた酸化では制御が困難な微妙な制御が可能と
なり、特性の優れた多重トンネル接合を形成することが
できた。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
島の大きさやトンネル障壁の厚さを均一に制御した多重
トンネル接合が得られ、その特性を制御した単一電子ト
ンネル素子を再現性よく製造することができる。この単
一電子トンネル素子は、電極構成を変えることで、トラ
ンジスタやメモリとして機能し、アナログ回路あるいは
デジタル回路に応用することができる。
島の大きさやトンネル障壁の厚さを均一に制御した多重
トンネル接合が得られ、その特性を制御した単一電子ト
ンネル素子を再現性よく製造することができる。この単
一電子トンネル素子は、電極構成を変えることで、トラ
ンジスタやメモリとして機能し、アナログ回路あるいは
デジタル回路に応用することができる。
【図１】本発明の実施例における多重トンネル接合の製
造工程図
造工程図
【図２】本発明の実施例における多重トンネル接合のド
レイン電圧−ドレイン電流特性を示す図
レイン電圧−ドレイン電流特性を示す図
【図３】本発明の実施例における多重トンネル接合のゲ
ート電圧−ドレイン電流特性を示す図
ート電圧−ドレイン電流特性を示す図
【図４】本発明の実施例における多重トンネル接合の概
略断面図
略断面図
１ Ｓｉ酸化膜 ２ 細線 ３ Ａｌ電極 ４ ＡＦＭ導電性探針 ５ 酸化物 ６ 島 ７ 絶縁性基板 ８ ｎ型Ｓｉ電極 ９ ｐ型Ｓｉ細線 １０ 酸化物 １１ ＳｉＯ2絶縁層 １２ Ａｌゲート電極
Claims (6)
- 【請求項１】電気絶縁性基板上に、金属あるいは半導体
で形成された高さが１ｎｍ以上１０ｎｍ以下、幅が１ｎ
ｍ以上１００ｎｍ以下の細線を作製する工程と、前記細
線を少なくとも酸素あるいは水蒸気を有する雰囲気中で
前記細線表面に導電性探針を接近あるいは接触させ、前
記細線と前記導電性探針間に電圧を印加することにより
少なくとも前記細線の表面に局所的に前記細線の構成材
料の酸化物を形成する工程とを有する多重トンネル接合
の製造方法。 - 【請求項２】導電性探針側が相対的に負電圧になるよう
に電圧を印加して酸化物を形成することを特徴とする請
求項１記載の多重トンネル接合の製造方法。 - 【請求項３】酸化物が細線の表面から電気絶縁性基板の
表面の深さまで形成されていることを特徴とする請求項
１記載の多重トンネル接合の製造方法。 - 【請求項４】酸化物の最も薄い部分の長さが５ｎｍ以下
であることを特徴とする請求項３記載の多重トンネル接
合の製造方法。 - 【請求項５】細線の材料がＳｉ、Ｇｅ，ＧａＡｓ、Ｔ
ｉ、Ｔａ、Ａｌまたはランタナイド元素から選ばれた少
なくとも１種の金属あるいは半導体であることを特徴と
する請求項１記載の多重トンネル接合の製造方法。 - 【請求項６】局所的に酸化物が形成された細線を作製
後、前記細線を熱処理することを特徴とする請求項１記
載の多重トンネル接合の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7110423A JPH08306934A (ja) | 1995-05-09 | 1995-05-09 | 多重トンネル接合の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7110423A JPH08306934A (ja) | 1995-05-09 | 1995-05-09 | 多重トンネル接合の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306934A true JPH08306934A (ja) | 1996-11-22 |
Family
ID=14535389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7110423A Pending JPH08306934A (ja) | 1995-05-09 | 1995-05-09 | 多重トンネル接合の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08306934A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007274005A (ja) * | 2007-06-05 | 2007-10-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN102313625A (zh) * | 2011-05-27 | 2012-01-11 | 北京大学 | 碳纳米管皮拉尼真空计及其真空度检测方法 |
-
1995
- 1995-05-09 JP JP7110423A patent/JPH08306934A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007274005A (ja) * | 2007-06-05 | 2007-10-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN102313625A (zh) * | 2011-05-27 | 2012-01-11 | 北京大学 | 碳纳米管皮拉尼真空计及其真空度检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310376B1 (en) | Semiconductor storage device capable of improving controllability of density and size of floating gate | |
| Yano et al. | Transport characteristics of polycrystalline‐silicon wire influenced by single‐electron charging at room temperature | |
| US7939398B2 (en) | Method to manufacture silicon quantum islands and single-electron devices | |
| JP2007281489A (ja) | 静電的に制御されるトンネリング・トランジスタ | |
| JP4026191B2 (ja) | シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法 | |
| US6010934A (en) | Method of making nanometer Si islands for single electron transistors | |
| JP3761319B2 (ja) | 半導体装置の製造方法 | |
| TW550797B (en) | Single electron transistor structure with self-aligned polysilicon spacer gate and its manufacturing method | |
| KR100327496B1 (ko) | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 | |
| US5972744A (en) | Quantum effect device, method of manufacturing the same | |
| KR100434534B1 (ko) | 쇼트키 터널 장벽을 이용한 단일 전자 트랜지스터 및 그 제조방법 | |
| US20020088969A1 (en) | Single electron transistor using porous silicon and manufacturing method thereof | |
| US6204517B1 (en) | Single electron transistor memory array | |
| US6800511B2 (en) | Method for fabricating semiconductor device with negative differential conductance or transconductance | |
| CN108538850B (zh) | 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺 | |
| JPH08306934A (ja) | 多重トンネル接合の製造方法 | |
| JP4309869B2 (ja) | 半導体装置およびその製造方法 | |
| KR100276431B1 (ko) | 규칙적인 실리콘 양자점 형성방법 및 그를 이용한 초미세 반도체 소자 제작방법 | |
| KR100558287B1 (ko) | 단전자 소자, 그 제조 방법 및 단전자 소자와 ｍｏｓ트랜지스터를 동시에 형성하는 제조방법 | |
| KR20030043513A (ko) | 실리콘 단전자 기억 소자의 제작방법 | |
| JPH09246536A (ja) | 半導体素子 | |
| JP2904095B2 (ja) | 単一電子素子の製造方法 | |
| JP4059299B2 (ja) | シリコン薄膜、シリコン単結晶粒子群、半導体装置、及び、フラッシュメモリセル | |
| JP2924699B2 (ja) | 単一電子素子およびその製造方法 | |
| JP3329627B2 (ja) | 半導体素子 |