JPH08294005A - Image processing unit - Google Patents
Image processing unitInfo
- Publication number
- JPH08294005A JPH08294005A JP7096790A JP9679095A JPH08294005A JP H08294005 A JPH08294005 A JP H08294005A JP 7096790 A JP7096790 A JP 7096790A JP 9679095 A JP9679095 A JP 9679095A JP H08294005 A JPH08294005 A JP H08294005A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- image data
- output
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color, Gradation (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、例えばディジタル複
写機やフルカラープリンタにおいて階調性を損なわずに
印刷のような網点構造の画像を形成することができる画
像処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus capable of forming an image having a halftone dot structure such as printing in a digital copying machine or a full color printer without impairing gradation.
【０００２】[0002]
【従来の技術】従来のディジタル複写機では、画像の解
像度と階調性を両立させるため、例えば特開昭６２−３
９９７２号等に記載されているように、ディジタル画像
データを一旦アナログ信号に変換し、三角波等の周期的
な基準波形信号と比較するパルス幅変調方式が主として
採用されている。このパルス幅変調方式においては、図
１７に示すように、ドットパターンが副走査方向につな
がるため、９０°のラインスクリーンすなわち縦縞状の
画像構造となる。2. Description of the Related Art In a conventional digital copying machine, in order to achieve both image resolution and gradation, for example, Japanese Patent Laid-Open No. 62-3
As described in Japanese Patent No. 9972 and the like, a pulse width modulation method in which digital image data is once converted into an analog signal and compared with a periodic reference waveform signal such as a triangular wave is mainly adopted. In this pulse width modulation method, as shown in FIG. 17, since the dot patterns are connected in the sub-scanning direction, a 90 ° line screen, that is, a vertical striped image structure is formed.
【０００３】ところで、上記のようなパルス幅変調方式
を採用したディジタル複写機やフルカラープリンタにお
いても、印刷のような網点画像を出力したいとの要求が
あり、従来からこうした要求に応えようと種々の技術が
提案されている。例えば特開平２−１５５７７０号に
は、一走査毎に基準波形信号の位相と振幅を変化させる
制御を一定の周期で繰り返すことにより網点状の画像構
造を形成する、という技術が開示されている。By the way, even in digital copying machines and full-color printers that employ the pulse width modulation method as described above, there is a demand for outputting a halftone dot image for printing, and various methods have been conventionally used to meet such demand. The technology of is proposed. For example, Japanese Patent Application Laid-Open No. 2-155770 discloses a technique of forming a halftone dot image structure by repeating control for changing the phase and amplitude of a reference waveform signal for each scanning at a constant cycle. .
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記特
開平２−１５５７７０号に示される従来技術によれば、
網点構造の画像形成が可能となるものの、その一方で解
像度が犠牲になる。例えば、入力画像の解像度が１６ｄ
ｐｍ（ｄｏｔ／ｍｍ）程度の場合、上記従来技術では、
得られる網点構造の密度が粗く、印刷の場合に要求され
るような画質を得ることができないという問題があっ
た。However, according to the prior art disclosed in the above-mentioned Japanese Patent Laid-Open No. 2-155770,
Although it is possible to form a halftone dot image, resolution is sacrificed at the same time. For example, if the resolution of the input image is 16d
In the case of about pm (dot / mm),
There is a problem in that the density of the obtained halftone dot structure is rough and the image quality required for printing cannot be obtained.
【０００５】この発明は、このような背景の下になされ
たもので、パルス幅変調方式によって中間調画像を再現
する画像出力において、網点密度の高い網点構造の画像
形成を可能とし、印刷画像に近似した出力画像を得るこ
とができる画像処理装置を提供することを目的としてい
る。The present invention has been made under such a background, and enables image formation of a halftone dot structure having a high halftone dot density in image output for reproducing a halftone image by a pulse width modulation method, and printing. An object is to provide an image processing device that can obtain an output image that is similar to an image.
【０００６】[0006]
【課題を解決するための手段】上述した課題を解決する
ために、請求項１記載の発明は、外部より供給される多
値のディジタル画像データをアナログ信号に変換し、該
信号を所定周期の基準波形信号と比較してパルス幅変調
する画像処理装置において、前記画像データの解像度を
主走査方向に拡大する高解像度化手段と、前記拡大され
た画像データを複数画素からなる画素ブロックにまと
め、これら画素ブロックを周期とする網点構造を形成す
べく、各画素ブロックの画像データに対し、各々の画素
ブロック内の画素位置に対応した重み付けをする網点構
造形成手段とを具備することを特徴としている。In order to solve the above-mentioned problems, the invention according to claim 1 converts multivalued digital image data supplied from the outside into an analog signal, and converts the signal into a predetermined cycle. In an image processing device that performs pulse width modulation in comparison with a reference waveform signal, a resolution increasing unit that expands the resolution of the image data in the main scanning direction, and the expanded image data is collected in a pixel block composed of a plurality of pixels, In order to form a halftone dot structure having these pixel blocks as a cycle, a halftone dot structure forming means is provided for weighting the image data of each pixel block corresponding to the pixel position in each pixel block. I am trying.
【０００７】また、請求項２記載の発明は、外部より供
給される多値のディジタル画像データをアナログ信号に
変換し、該信号を所定周期の基準波形信号と比較してパ
ルス幅変調する画像処理装置において、デューティ比の
異なる２種以上のパルス信号を発生し、これらパルス信
号を複合した複合信号に対応した基準波形信号を生成す
る複合基準信号生成手段と、走査ライン毎に前記基準波
形信号の位相を制御する位相制御手段とを具備すること
を特徴としている。According to a second aspect of the present invention, image processing for converting multivalued digital image data supplied from the outside into an analog signal, comparing the signal with a reference waveform signal of a predetermined cycle, and performing pulse width modulation. In the apparatus, two or more kinds of pulse signals having different duty ratios are generated, and a composite reference signal generating means for generating a reference waveform signal corresponding to a composite signal obtained by combining these pulse signals, and the reference waveform signal of each reference scanning line And a phase control means for controlling the phase.
【０００８】[0008]
【作用】請求項１記載の発明によれば、高解像度化手段
は、外部より供給される画像データの解像度を主走査方
向に拡大し、網点構造形成手段は、この拡大された画像
データを複数画素からなる画素ブロックにまとめ、各画
素ブロックの画像データに対し、各々の画素ブロック内
の画素位置に対応した重み付けをすることにより、画素
ブロックを周期とする網点構造を形成する。これによ
り、パルス幅変調方式によって中間調画像を再現する画
像出力において、出力画像の解像度を高めつつ画素ブロ
ックを周期とする所望の網点構造を形成することができ
る。According to the invention described in claim 1, the resolution increasing means enlarges the resolution of the image data supplied from the outside in the main scanning direction, and the halftone dot structure forming means enlarges the enlarged image data. A halftone dot structure having a period of pixel blocks is formed by grouping the pixel blocks into a plurality of pixels and weighting the image data of each pixel block in accordance with the pixel position in each pixel block. As a result, in the image output for reproducing a halftone image by the pulse width modulation method, it is possible to form a desired halftone dot structure having the pixel block as a period while increasing the resolution of the output image.
【０００９】また、請求項２記載の発明によれば、複合
基準信号発生手段は、デューティ比の異なる２種以上の
パルス信号を発生して、これらパルス信号を複合した複
合信号に対応した基準波形信号を生成し、位相制御手段
は、走査ライン毎に上記生成された基準波形信号の位相
を制御する。これにより、パルス幅変調方式によって中
間調画像を再現する画像出力において、画素ブロック単
位で網点を形成するなど入力画像の解像度を犠牲にする
ことなく、複合基準波形信号に対応した網点構造を得る
ことができる。According to the second aspect of the present invention, the composite reference signal generating means generates two or more kinds of pulse signals having different duty ratios, and the reference waveform corresponding to the composite signal combining these pulse signals. A signal is generated, and the phase control means controls the phase of the generated reference waveform signal for each scanning line. As a result, in the image output for reproducing a halftone image by the pulse width modulation method, a halftone dot structure corresponding to the composite reference waveform signal can be obtained without sacrificing the resolution of the input image such as forming a halftone dot in pixel block units. Obtainable.
【００１０】[0010]
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。 Ａ：第１実施例 （１）実施例の構成 図１はこの発明の第１実施例による画像処理装置の構成
を示すブロック図である。なお、この画像処理装置は、
１６ｄｐｍ（ｄｏｔ／ｍｍ）の解像度で８ビット階調の
入力画像データに対し、レーザの一走査毎に信号処理を
行うものである。Embodiments of the present invention will be described below with reference to the drawings. A: First Embodiment (1) Configuration of Embodiment FIG. 1 is a block diagram showing the configuration of an image processing apparatus according to the first embodiment of the present invention. In addition, this image processing device,
The input image data of 8-bit gradation with a resolution of 16 dpm (dot / mm) is subjected to signal processing every laser scanning.
【００１１】図１において、ＳＯＳはレーザ走査の開始
を示すタイミング信号であり、Ｐａｇｅは１ページ分の
画像の出力期間を示すタイミング信号である。基準信号
発振器１は、３６ＭＨｚのクロックｆ0を発生し、これ
を周波数同期回路２へ供給する。周波数同期回路２は、
基準信号発振器１から供給されるクロックｆ0を信号Ｓ
ＯＳに同期させ、３２ｄｐｍ画像用のクロックＣｋ１
（３６ＭＨｚ）と１６ｄｐｍ画像用のクロックＣｋ２
（１８ＭＨｚ）を出力する。In FIG. 1, SOS is a timing signal indicating the start of laser scanning, and Page is a timing signal indicating the output period of an image for one page. The reference signal oscillator 1 generates a 36 MHz clock f 0 and supplies it to the frequency synchronization circuit 2. The frequency synchronization circuit 2 is
The clock f 0 supplied from the reference signal oscillator 1 is converted into the signal S
Clock Ck1 for 32dpm image synchronized with OS
(36 MHz) and clock Ck2 for 16 dpm images
(18 MHz) is output.
【００１２】高解像度変換器４は、図示しない前段の画
像処理装置から画像データインタフェース（図示略）を
介し供給される１６ｄｐｍの画像データ（８ビット階
調）ＩＤをクロックＣｋ２と同期して取り込む。そし
て、高解像度変換器４は、入力画像データＩＤを３２ｄ
ｐｍの解像度に変換するとともに、入力画素のアドレス
情報（後述する）に基づき網点構造に変調し、この結果
を出力する。なお、この高解像度変換器４の詳細につい
ては後述する。The high-resolution converter 4 takes in 16 dpm image data (8-bit gradation) ID supplied from an image processing device (not shown) at the preceding stage through an image data interface (not shown) in synchronization with the clock Ck2. Then, the high resolution converter 4 sets the input image data ID to 32d.
The resolution is converted into a resolution of pm, and a halftone dot structure is modulated based on address information (described later) of the input pixel, and the result is output. The details of the high resolution converter 4 will be described later.
【００１３】また、Ｄ／Ａ（ディジタル／アナログ）変
換器５は、高解像度変換器４から出力されるディジタル
画像データＯＤをアナログビデオ信号ＯＳに変換し、こ
の結果を出力する。また、三角波発生器３は、周波数同
期回路２から出力される３２ｄｐｍ画像用のクロックＣ
ｋ１に基づき、３２ｌｐｍ（ｌｉｎｅ／ｍｍ）の基準波
形信号（例えば、三角波）ＳＳを発生する。さらに、比
較器６は、Ｄ／Ａ変換器５から出力されるアナログビデ
オ信号ＯＳを三角波発生器３から出力される基準波形信
号ＳＳと比較することによりパルス幅変調し、３２ｌｐ
ｍ周期のパルス列ＭＳを出力する。Further, the D / A (digital / analog) converter 5 converts the digital image data OD output from the high resolution converter 4 into an analog video signal OS and outputs the result. Further, the triangular wave generator 3 outputs a clock C for a 32 dpm image output from the frequency synchronization circuit 2.
Based on k1, a 32 lpm (line / mm) reference waveform signal (for example, triangular wave) SS is generated. Further, the comparator 6 performs pulse width modulation by comparing the analog video signal OS output from the D / A converter 5 with the reference waveform signal SS output from the triangular wave generator 3 to obtain 32 lp.
A pulse train MS of m cycles is output.
【００１４】次に、図２および図３を参照し、高解像度
変換器４の詳細を説明する。図２は高解像度変換器４の
構成を示すブロック図である。この図に示すように、高
解像度変換器４は、アドレスカウンタ４１、メモリ回路
４２，４３、ラッチ回路４４，４５およびセレクタ４６
から構成されている。Next, the details of the high resolution converter 4 will be described with reference to FIGS. 2 and 3. FIG. 2 is a block diagram showing the configuration of the high resolution converter 4. As shown in this figure, the high resolution converter 4 includes an address counter 41, memory circuits 42 and 43, latch circuits 44 and 45, and a selector 46.
It consists of
【００１５】また、図３は高解像度変換器４の動作を説
明するためのタイミングチャートである。この図におい
て、アドレスカウンタ４１は、図示しないラインカウン
タと画素カウンタから構成されており、ラインカウンタ
は、信号ＰａｇｅがＨｉｇｈレベルとなってからタイミ
ングパルスＳＯＳのカウントを開始し、タイミングパル
スＳＯＳが入力される毎に、１，２，３，４，０，１，
２……というサイクルでカウント値ＣＮ１を出力する。
一方、画素カウンタは、タイミングパルスＳＯＳが入力
されると１６ｄｐｍ画像用のクロックＣｋ２のカウント
を開始し、このクロックＣｋ２が入力される毎に、１，
２，３，４，０，１，２……というサイクルでカウント
値ＣＮ２を出力する。FIG. 3 is a timing chart for explaining the operation of the high resolution converter 4. In this figure, the address counter 41 is composed of a line counter and a pixel counter (not shown). The line counter starts counting the timing pulse SOS after the signal Page becomes High level, and the timing pulse SOS is input. Each time 1, 2, 3, 4, 0, 1,
The count value CN1 is output in the cycle of 2 ...
On the other hand, when the timing pulse SOS is input, the pixel counter starts counting the clock Ck2 for the 16 dpm image, and 1 is input each time the clock Ck2 is input.
The count value CN2 is output in the cycle of 2, 3, 4, 0, 1, ...
【００１６】すなわち、これら２つのカウンタ出力ＣＮ
１，ＣＮ２により５×５の画素ブロック内のアドレス
（以下、画素ブロックアドレスという）ＡＤが定まり、
画素ブロックアドレスの第２桁はラインカウンタの値Ｃ
Ｎ１、第１桁は画素カウンタの値ＣＮ２によって定義さ
れる。また、第２桁と第１桁はそれぞれ０から４の５値
をとるので、各々３ビットずつ合計６ビットで表現可能
であるが、データ数は５×５＝２５通りであるので、５
ビットで表現される。That is, these two counter outputs CN
An address (hereinafter referred to as a pixel block address) AD in a 5 × 5 pixel block is determined by 1 and CN2,
The second digit of the pixel block address is the line counter value C
N1, the first digit is defined by the value CN2 of the pixel counter. Further, since the second digit and the first digit each take five values from 0 to 4, it is possible to represent each 3 bits by 6 bits in total, but since the number of data is 5 × 5 = 25, 5
Expressed in bits.
【００１７】また、メモリ回路４２，４３には、一画素
を右画素と左画素に分割したときの左右の各画素に対応
した入出力テーブルが各々記憶されている。これら入出
力テーブルには、画素ブロックを周期とした網点構造を
形成すべく、入力画像データＩＤに対してその画素ブロ
ックアドレスＡＤに応じた重み付けをした画像データの
出力値が保持されている。Further, the memory circuits 42 and 43 respectively store input / output tables corresponding to left and right pixels when one pixel is divided into a right pixel and a left pixel. These input / output tables hold output values of image data obtained by weighting the input image data ID in accordance with the pixel block address AD so as to form a halftone dot structure having a pixel block as a cycle.
【００１８】すなわち、各メモリ回路４２，４３に５ビ
ットの画素ブロックアドレスＡＤと８ビットの画像デー
タＩＤが入力されると、互いに異なる重み付けがなされ
た左画素と右画素の画像データＬＤ，ＲＤがメモリ回路
４２，４３から各々読み出される。そして、これら左右
二画素の画像データＬＤ，ＲＤは、各々１６ｄｐｍ画像
用のクロックＣｋ２と同期してラッチ回路４４，４５に
一旦保持された後、セレクタ４６によって３２ｄｐｍ画
像用のクロックＣｋ１（上記クロックＣｋ２と同期する
２倍の周波数のクロック）と同期して交互に選択され、
２倍に高解像度化された網点構造の画像データＯＤとし
て出力される。That is, when the pixel block address AD of 5 bits and the image data ID of 8 bits are input to each of the memory circuits 42 and 43, the image data LD and RD of the left pixel and the right pixel, which are weighted differently from each other, are obtained. It is read from each of the memory circuits 42 and 43. The image data LD and RD of the left and right two pixels are once held in the latch circuits 44 and 45 in synchronization with the clock Ck2 for the 16 dpm image, respectively, and then the selector 46 selects the clock Ck1 for the 32 dpm image (the clock Ck2 described above). Clock of double frequency that is synchronized with
It is output as image data OD of a halftone dot structure which is doubled in resolution.
【００１９】（２）実施例の全体動作 次に、図４を参照し、この実施例の全体動作を説明す
る。図４はこの実施例の全体動作を説明するためのタイ
ミングチャートである。この図において、クロックＣｋ
２とともに１６ｄｐｍの画像データＩＤ（例えば、値
「１００」）が入力されると、高解像度変換器４は、ク
ロックＣｋ１に基づき、入力画素を左右２画素に分割し
（すなわち、主走査方向に高解像度化し）、各々の画素
に対して網点構造に対応した異なる重み付けをした後、
３２ｄｐｍの画像データＯＤを出力する。そして、この
出力画像データＯＤは、Ｄ／Ａ変換器５によってアナロ
グ信号ＯＳに変換された後、比較器６において３２ｌｐ
ｍの基準波形信号ＳＳと比較され、パルス幅変調信号Ｍ
Ｓとして出力される。(2) Overall Operation of Embodiment Next, the overall operation of this embodiment will be described with reference to FIG. FIG. 4 is a timing chart for explaining the overall operation of this embodiment. In this figure, the clock Ck
When the image data ID of 16 dpm (for example, the value “100”) is input together with 2, the high resolution converter 4 divides the input pixel into two pixels on the left and right based on the clock Ck1 (that is, high pixel in the main scanning direction). Resolution), and weighting each pixel differently corresponding to the halftone dot structure,
The image data OD of 32 dpm is output. Then, this output image data OD is converted into an analog signal OS by the D / A converter 5, and then 32 lp in the comparator 6.
pulse width modulation signal M compared with the reference waveform signal SS of m
It is output as S.
【００２０】このように、本実施例においては、例えば
図５に示すような十字型の網点構造を形成する場合に、
十字の中央部で画像データを大きな値とし、十字の周辺
部で小さな値となるよう左右画素に対して重み付けをす
ることができるので、図６に示すような画像構造を得る
ことができる（ただし、図示の中間調は一画素内のドッ
ト幅を模式的に表したものである）。この画像構造は、
印刷網点の表現によれば１８２線、６３．４°の網点と
なり、一般の高級印刷に相当する画像構造となる。As described above, in this embodiment, for example, when a cross-shaped halftone dot structure as shown in FIG. 5 is formed,
Since the left and right pixels can be weighted so that the image data has a large value at the center of the cross and the small value at the periphery of the cross, the image structure shown in FIG. 6 can be obtained (however, , The halftone shown is a schematic representation of the dot width within one pixel). This image structure is
According to the expression of the printed halftone dots, the halftone dots are 182 lines and 63.4 °, and the image structure corresponds to general high-grade printing.
【００２１】Ｂ：第２実施例 次に、この発明の第２実施例について説明する。 （１）実施例の構成 図７はこの発明の第２実施例による画像処理装置の構成
を示すブロック図である。この図において、３１は画像
信号入力部であり、入力画像を多値のディジタル画像デ
ータＩＤとしてＤ／Ａ変換部３５へ出力する。Ｄ／Ａ変
換部３５は、画像信号入力部３１から画素クロック信号
Ｃｋに同期して供給される画像データＩＤをアナログ信
号ＡＳに変換し、これを比較器３３へ出力する。B: Second Embodiment Next, a second embodiment of the present invention will be described. (1) Configuration of Embodiment FIG. 7 is a block diagram showing the configuration of an image processing apparatus according to the second embodiment of the present invention. In the figure, reference numeral 31 is an image signal input unit, which outputs the input image to the D / A conversion unit 35 as multivalued digital image data ID. The D / A conversion unit 35 converts the image data ID supplied from the image signal input unit 31 in synchronization with the pixel clock signal Ck into an analog signal AS and outputs the analog signal AS to the comparator 33.
【００２２】３２は複合信号発生部であり、画素クロッ
ク信号Ｃｋに基づきデューティ比の異なるパルス信号を
生成し、これらを複合した複合信号ＭＰを出力する。ま
た、３４は位相制御部であり、入力画像の１ライン毎に
供給される走査開始信号ＳＣに応じ、複合信号発生部３
２から出力される複合信号ＭＰの位相を制御する。さら
に、３６は三角波変換回路であり、位相制御部３４によ
って位相を制御された複合信号ＭＰ′を三角波（以下、
複合三角波信号という）ＴＳに変換し、これを比較器３
３へ出力する。Reference numeral 32 denotes a composite signal generator, which generates pulse signals having different duty ratios based on the pixel clock signal Ck and outputs a composite signal MP which combines these. Reference numeral 34 is a phase control unit, which responds to the scanning start signal SC supplied for each line of the input image by the composite signal generation unit 3
2 controls the phase of the composite signal MP output. Further, reference numeral 36 denotes a triangular wave conversion circuit, which converts the composite signal MP ′ whose phase is controlled by the phase control unit 34 into a triangular wave (hereinafter,
It is converted to TS (called composite triangular wave signal), and this is converted to a comparator 3
Output to 3.
【００２３】比較器３３は、Ｄ／Ａ変換部３５から出力
されるアナログ信号ＡＳを三角波変換回路３６から出力
される複合三角波信号ＴＳと比較することによりパルス
幅変調し、得られるパルス幅変調信号ＯＳを出力する。The comparator 33 performs pulse width modulation by comparing the analog signal AS output from the D / A conversion unit 35 with the composite triangular wave signal TS output from the triangular wave conversion circuit 36, and the obtained pulse width modulation signal. Output OS.
【００２４】次に、図８および図９を参照し、複合信号
発生部３２の詳細を説明する。図８は複合信号発生部３
２の構成を示すブロック図である。この図において、複
合信号発生部３２は、分周回路６１ａ，６１ｂと合成回
路６２ａ，６２ｂから構成されており、画素クロック信
号Ｃｋを異なるデューティ比で分周した信号を合成する
ことにより複合信号ＭＰを生成する。Next, the details of the composite signal generator 32 will be described with reference to FIGS. 8 and 9. FIG. 8 shows the composite signal generator 3
It is a block diagram which shows the structure of 2. In this figure, the composite signal generator 32 is composed of frequency dividing circuits 61a and 61b and combining circuits 62a and 62b, and combines the signals obtained by dividing the pixel clock signal Ck with different duty ratios to generate the composite signal MP. To generate.
【００２５】すなわち図９に示すように、分周回路６１
ａは、画素クロック信号Ｃｋをデューティ比１：７で４
分周した信号Ｐ１を出力する。一方、分周回路６１ｂ
は、画素クロック信号Ｃｋをデューティ比１：１で４分
周した信号Ｐ２を出力する。そして、合成回路６２ａ
は、上記信号Ｐ１，Ｐ２のＯＲをとることにより複合信
号ＭＰを生成する。また、合成回路６２ｂは、上記信号
Ｐ１，Ｐ２に基づき、三角波変換部３６へ供給すべき容
量選択信号ＣＳ１，ＣＳ２を生成する。That is, as shown in FIG. 9, the frequency dividing circuit 61
a is a pixel clock signal Ck with a duty ratio of 1: 7
The frequency-divided signal P1 is output. On the other hand, the frequency dividing circuit 61b
Outputs a signal P2 obtained by dividing the pixel clock signal Ck by 4 with a duty ratio of 1: 1. Then, the synthesis circuit 62a
Generates a composite signal MP by ORing the signals P1 and P2. Further, the synthesis circuit 62b generates the capacitance selection signals CS1 and CS2 to be supplied to the triangular wave conversion unit 36 based on the signals P1 and P2.
【００２６】次に、図１０を参照し、位相制御部３４の
詳細を説明する。図１０に示すように、位相制御部３４
は、多段接続された複数の遅延回路７１ａ〜７１ｅと、
各段の遅延回路の出力を走査開始信号ＳＣに応じて選択
的に出力する選択回路７２によって構成されている。そ
して、１つの遅延回路による遅延を２画素分とし、走査
ライン毎に、遅延回路７１ａの出力、遅延回路７２ｂの
出力、遅延回路７２ｃの出力、……というように各遅延
回路７１ａ〜７１ｅの出力を選択回路７２によって順次
選択することにより、１ライン毎に位相が２画素分シフ
トした複合信号ＭＰ′を出力する。Next, the details of the phase controller 34 will be described with reference to FIG. As shown in FIG. 10, the phase controller 34
Is a plurality of delay circuits 71a to 71e connected in multiple stages,
The selector circuit 72 is configured to selectively output the output of the delay circuit of each stage according to the scan start signal SC. Then, the delay by one delay circuit is set to 2 pixels, and the output of the delay circuit 71a, the output of the delay circuit 72b, the output of the delay circuit 72c, ... Are sequentially selected by the selection circuit 72, a composite signal MP 'whose phase is shifted by two pixels is output for each line.
【００２７】次に、図１１および図１２を参照し、三角
波変換回路３６の詳細を説明する。図１１に示すよう
に、三角波変換回路３６は、複合信号ＭＰ′の各成分に
対応した波形をもつ三角波を生成すべく、コンデンサＣ
１〜Ｃ３からなる３つの積分回路によって構成され、こ
のうちコンデンサＣ２，Ｃ３に対応する積分回路は、前
述の容量選択信号ＣＳ１，ＣＳ２によってオンオフ制御
され、複合信号ＭＰ′の区間に対応して合成容量が切り
替わるようになっている。例えば図１２に示すように、
２つの容量選択信号ＣＳ１，ＣＳ２によって、複合信号
ＭＰ′の区間ＡではコンデンサＣ１、区間Ｂではコンデ
ンサＣ１＋Ｃ２、区間ＣではコンデンサＣ１＋Ｃ３によ
る合成容量がそれぞれ与えられ、各々の区間における合
成容量に対応した波形を有する複合三角波信号ＴＳが生
成される。Next, the details of the triangular wave conversion circuit 36 will be described with reference to FIGS. 11 and 12. As shown in FIG. 11, the triangular wave conversion circuit 36 generates a triangular wave having a waveform corresponding to each component of the composite signal MP 'in order to generate a triangular wave.
The integrator circuit is composed of three integrator circuits 1 to C3, of which the integrator circuit corresponding to the capacitors C2 and C3 is on / off controlled by the capacitance selection signals CS1 and CS2 described above, and is combined in correspondence with the section of the composite signal MP '. The capacity is switched. For example, as shown in FIG.
By the two capacitance selection signals CS1 and CS2, the combined capacitance of the capacitor C1 in the section A of the composite signal MP ', the capacitor C1 + C2 in the section B, and the capacitor C1 + C3 in the section C is given, and the waveform corresponding to the combined capacitance in each section is given. A composite triangular wave signal TS having is generated.
【００２８】（２）実施例の全体動作 次に、図１３および図１４を参照し、この実施例の全体
動作を説明する。図１３に示すように、複合信号発生部
３２が画素クロック信号Ｃｋに基づき複合信号ＭＰを生
成すると、三角波変換回路３６は、この複合信号ＭＰに
対応した複合三角波信号ＴＳを生成する。この複合三角
波信号ＴＳによって入力画像信号ＡＳがパルス幅変調さ
れ、１ラインのドットパターンＯＳが生成される。ま
た、複合信号ＭＰの位相は、位相制御部３４によって一
定周期でライン毎に２画素分遅延されることから、結果
的に図１４に示すような網点画像が得られる。この図に
示す画像構造は、印刷網点の表現によれば１７９線、６
３°となる。(2) Overall Operation of Embodiment Next, the overall operation of this embodiment will be described with reference to FIGS. 13 and 14. As shown in FIG. 13, when the composite signal generator 32 generates the composite signal MP based on the pixel clock signal Ck, the triangular wave conversion circuit 36 generates the composite triangular wave signal TS corresponding to the composite signal MP. The input triangular image signal AS is pulse-width modulated by the composite triangular wave signal TS to generate a dot pattern OS for one line. Further, the phase of the composite signal MP is delayed by two pixels for each line at a constant cycle by the phase control unit 34, and as a result, a halftone image as shown in FIG. 14 is obtained. The image structure shown in this figure has 179 lines and 6 lines according to the representation of the printed dots.
It becomes 3 °.
【００２９】また、例えば図１５に示すように、複合信
号発生部３２が２種類の複合信号ＭＰ１，ＭＰ２を１ラ
インおきに交互に切り替えて生成するようにすれば、複
合三角波信号ＴＳ１，ＴＳ２に基づき、２種類のドット
パターンＯＳ１，ＯＳ２が交互に得られ、結果として図
１６に示すような網点画像が得られる。Further, as shown in FIG. 15, for example, if the composite signal generator 32 alternately generates two kinds of composite signals MP1 and MP2 every other line to generate composite composite triangular wave signals TS1 and TS2. Based on this, two types of dot patterns OS1 and OS2 are obtained alternately, and as a result, a halftone image as shown in FIG. 16 is obtained.
【００３０】Ｃ：変更例 （１）既述した２つの実施例では、基準波形信号として
三角波を用いた例を示したが、これに限らず、のこぎり
波などその他の波形の基準波形信号としてもよい。 （２）また、第１実施例では２倍の高解像度化を行った
が、これに限らず、必要であれば３倍、４倍等に高解像
度化してもよい。 （３）また、第２実施例ではデューティ比が異なる２種
類のパルス信号によって複合信号を合成したが、これに
限らず、例えば異なる周期をもつパルス信号を合成した
り、あるいは、さらに多くの種類の信号によって複合信
号を合成するようにしてもよい。C: Modified Example (1) In the above-mentioned two embodiments, the example in which the triangular wave is used as the reference waveform signal is shown, but the present invention is not limited to this, and the reference waveform signal of other waveforms such as a sawtooth wave may be used. Good. (2) In the first embodiment, the resolution is doubled. However, the resolution is not limited to this, and the resolution may be tripled or quadruple if necessary. (3) In the second embodiment, the composite signal is composed of two types of pulse signals having different duty ratios. However, the present invention is not limited to this, and, for example, a combination of pulse signals having different periods, or more types is possible. The composite signal may be combined with the signal of.
【００３１】[0031]
【発明の効果】以上説明したように、この発明によれ
ば、パルス幅変調方式によって中間調画像を再現する画
像出力において、入力画像の高解像度化（請求項１）、
あるいは複合基準波形信号の生成及び位相制御（請求項
２）によって、網点密度の高い網点構造の画像形成が可
能となり、より印刷画像に近似した出力画像を得ること
ができる。As described above, according to the present invention, in the image output for reproducing the halftone image by the pulse width modulation method, the resolution of the input image is increased (claim 1),
Alternatively, by generating the composite reference waveform signal and controlling the phase (claim 2), it is possible to form an image having a halftone dot structure with a high halftone dot density, and to obtain an output image that is closer to the printed image.
【図１】 この発明の第１実施例による画像処理装置の
構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an image processing apparatus according to a first embodiment of the present invention.
【図２】 同実施例の高解像度変換器の構成を示すブロ
ック図である。FIG. 2 is a block diagram showing a configuration of a high resolution converter of the embodiment.
【図３】 同高解像度変換器の動作を説明するためのタ
イミングチャートである。FIG. 3 is a timing chart for explaining the operation of the high resolution converter.
【図４】 同実施例の全体動作を説明するためのタイミ
ングチャートである。FIG. 4 is a timing chart for explaining the overall operation of the embodiment.
【図５】 高解像度化を行わない網点画像の例を示す図
である。FIG. 5 is a diagram showing an example of a halftone image that is not subjected to high resolution.
【図６】 同実施例による高解像度化を行った網点画像
の例を示す図である。FIG. 6 is a diagram showing an example of a halftone dot image with high resolution according to the embodiment.
【図７】 この発明の第２実施例による画像処理装置の
構成を示すブロック図である。FIG. 7 is a block diagram showing a configuration of an image processing apparatus according to a second embodiment of the present invention.
【図８】 同実施例の複合信号発生部の構成を示すブロ
ック図である。FIG. 8 is a block diagram showing a configuration of a composite signal generation unit of the embodiment.
【図９】 同複合信号発生部の動作を説明するためのタ
イミングチャートである。FIG. 9 is a timing chart for explaining the operation of the composite signal generation unit.
【図１０】 同実施例の位相制御部の構成を示すブロッ
ク図である。FIG. 10 is a block diagram showing a configuration of a phase control unit of the embodiment.
【図１１】 同実施例の三角波変換回路の構成を示す回
路図である。FIG. 11 is a circuit diagram showing a configuration of a triangular wave conversion circuit of the same embodiment.
【図１２】 同三角波変換回路の動作を説明するための
タイミングチャートである。FIG. 12 is a timing chart for explaining the operation of the triangular wave conversion circuit.
【図１３】 同実施例の全体動作を説明するためのタイ
ミングチャートである。FIG. 13 is a timing chart for explaining the overall operation of the embodiment.
【図１４】 同実施例によって得られる網点画像の一例
を示す図である。FIG. 14 is a diagram showing an example of a halftone image obtained in the same example.
【図１５】 同実施例の全体動作を説明するためのタイ
ミングチャートである。FIG. 15 is a timing chart for explaining the overall operation of the embodiment.
【図１６】 同実施例によって得られる網点画像の一例
を示す図である。FIG. 16 is a diagram showing an example of a halftone image obtained in the same example.
【図１７】 従来のパルス幅変調方式によって得られる
画像構造を示す図である。FIG. 17 is a diagram showing an image structure obtained by a conventional pulse width modulation method.
１ 基準周波数発振器 ２ 周波数同期回路 ３ 三角波発生器 ４ 高解像度変換器（高解像度化手段、網点構造形成手
段） ５ Ｄ／Ａ変換器 ６ 比較器 ３１ 画像信号入力部 ３２ 複合信号発生部（複合基準信号生成手段） ３３ 比較器 ３４ 位相制御部（位相制御手段） ３５ Ｄ／Ａ変換部 ３６ 三角波変換回路（複合基準信号生成手段） ４１ アドレスカウンタ ４２，４３ メモリ回路 ４４，４５ ラッチ回路 ４６ セレクタ1 Reference frequency oscillator 2 Frequency synchronization circuit 3 Triangular wave generator 4 High resolution converter (high resolution means, halftone dot structure forming means) 5 D / A converter 6 Comparator 31 Image signal input section 32 Composite signal generation section (Composite Reference signal generation means) 33 Comparator 34 Phase control section (phase control means) 35 D / A conversion section 36 Triangular wave conversion circuit (composite reference signal generation means) 41 Address counter 42, 43 Memory circuit 44, 45 Latch circuit 46 Selector
Claims (2)
像データをアナログ信号に変換し、該信号を所定周期の
基準波形信号と比較してパルス幅変調する画像処理装置
において、 前記画像データの解像度を主走査方向に拡大する高解像
度化手段と、 前記拡大された画像データを複数画素からなる画素ブロ
ックにまとめ、これら画素ブロックを周期とする網点構
造を形成すべく、各画素ブロックの画像データに対し、
各々の画素ブロック内の画素位置に対応した重み付けを
する網点構造形成手段とを具備することを特徴とする画
像処理装置。1. An image processing apparatus for converting multi-valued digital image data supplied from the outside into an analog signal, comparing the signal with a reference waveform signal of a predetermined cycle, and performing pulse width modulation, the resolution of the image data. And a resolution increasing means for enlarging the enlarged image data in the main scanning direction, the enlarged image data is collected in a pixel block composed of a plurality of pixels, and image data of each pixel block is formed to form a halftone dot structure having these pixel blocks as a cycle. As opposed to
An image processing apparatus, comprising: a halftone dot structure forming means for performing weighting corresponding to a pixel position in each pixel block.
像データをアナログ信号に変換し、該信号を所定周期の
基準波形信号と比較してパルス幅変調する画像処理装置
において、 デューティ比の異なる２種以上のパルス信号を発生し、
これらパルス信号を複合した複合信号に対応した基準波
形信号を生成する複合基準信号生成手段と、 走査ライン毎に前記基準波形信号の位相を制御する位相
制御手段とを具備することを特徴とする画像処理装置。2. An image processing apparatus for converting multi-valued digital image data supplied from the outside into an analog signal, and comparing the signal with a reference waveform signal of a predetermined cycle to perform pulse width modulation. Generate more than one kind of pulse signal,
An image characterized by comprising a composite reference signal generation means for generating a reference waveform signal corresponding to a composite signal obtained by combining these pulse signals, and a phase control means for controlling the phase of the reference waveform signal for each scanning line. Processing equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7096790A JPH08294005A (en) | 1995-04-21 | 1995-04-21 | Image processing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7096790A JPH08294005A (en) | 1995-04-21 | 1995-04-21 | Image processing unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08294005A true JPH08294005A (en) | 1996-11-05 |
Family
ID=14174442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7096790A Pending JPH08294005A (en) | 1995-04-21 | 1995-04-21 | Image processing unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08294005A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6997624B2 (en) | 2002-08-08 | 2006-02-14 | Minolta Co., Ltd. | Image forming apparatus and image forming method |
-
1995
- 1995-04-21 JP JP7096790A patent/JPH08294005A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6997624B2 (en) | 2002-08-08 | 2006-02-14 | Minolta Co., Ltd. | Image forming apparatus and image forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0717551B1 (en) | Image processing apparatus | |
| JP2532399B2 (en) | Image processing device | |
| US4980757A (en) | Image processing apparatus for gradation processing of an image signal to output a pulse width modulated signal | |
| US4814873A (en) | Method and apparatus for converting an image signal | |
| JP2710118B2 (en) | Image processing device | |
| JPH08294005A (en) | Image processing unit | |
| JP3368030B2 (en) | Color image reproducing apparatus and method | |
| JP2716967B2 (en) | Image processing device | |
| JP2675984B2 (en) | Image processing device | |
| JP3185973B2 (en) | Special effect waveform generator | |
| JP2908870B2 (en) | Image storage device | |
| JP2974318B2 (en) | Image processing device | |
| JPH07104928B2 (en) | Image processing device | |
| JPH0795806B2 (en) | Image processing device | |
| JPH02153765A (en) | Image forming apparatus | |
| JP2663963B2 (en) | Image processing device | |
| JPS62101177A (en) | Picture processor | |
| JPH0795805B2 (en) | Image processing device | |
| JPH06141194A (en) | Image forming device | |
| JPS62101175A (en) | Picture processor | |
| JPS62185464A (en) | Picture processor | |
| JPH08116458A (en) | Image processing unit and its method | |
| JPS62181564A (en) | Image information processor | |
| JPH02228169A (en) | Laser beam modulated signal generating circuit | |
| JPH09163181A (en) | Synchronizing signal generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080309 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090309 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |